CN105206521A - 一种hkmg器件的制备方法 - Google Patents
一种hkmg器件的制备方法 Download PDFInfo
- Publication number
- CN105206521A CN105206521A CN201510532360.0A CN201510532360A CN105206521A CN 105206521 A CN105206521 A CN 105206521A CN 201510532360 A CN201510532360 A CN 201510532360A CN 105206521 A CN105206521 A CN 105206521A
- Authority
- CN
- China
- Prior art keywords
- grid
- silicon dioxide
- preparation
- polysilicon
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 99
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 50
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 38
- 239000001301 oxygen Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 238000011031 large-scale manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000010421 standard material Substances 0.000 description 2
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011513 prestressed concrete Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Weting (AREA)
Abstract
本发明公开了一种HKMG器件的制备方法，包括：步骤1：提供半导体衬底；步骤2：在所述半导体衬底上依次沉积厚栅氧、氮化硅膜和二氧化硅膜，并在所述二氧化硅膜上沉积多晶硅；步骤3：对所述多晶硅进行图形化处理，以在所述多晶硅上待形成栅极的区域之外形成隔离层，所述隔离层与半导体衬底以及栅极区域之间形成有刻蚀停止层；步骤4：刻蚀去除栅极区域的多晶硅；步骤5：剥离去除栅极区域剩余的二氧化硅膜和氮化硅膜；步骤6：在栅极区域填充高k介质层和金属栅材料。本发明形成的氧-氮化硅-氧组合膜可以直接在已有设备中进行，没有额外的设备投入，并且无需担心污染或热稳定性问题。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种HKMG(高k栅极绝缘层+金属栅极)器件的制备方法。
背景技术
随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小，通常包括：MOSFET器件沟道长度的减小，栅氧化层厚度的减薄等以获得更快的器件速度。但是发展至超深亚微米级，特别是45纳米及以下技术节点时，已无法承受持续降低栅氧厚度所带来的高漏电。业界在45纳米及以下工艺引入了高k栅极绝缘层和金属栅的设计，在28纳米以后，出于高k(高介电值)材料的热稳定性考虑更是统一使用HKMG(高k栅极绝缘层+金属栅极)的后栅极工艺。
现有技术利用业界熟知的冗余多晶硅成形技术制备HKMG器件，具体流程如图1～4所示，步骤包括：
首先，在半导体衬底1上生长一层厚栅氧2；
接着，正常流程生长多晶硅层3，对所述多晶硅层3进行图形化处理，以在所述多晶硅层3上待形成栅极区域之外的其它区域形成隔离层4，具体如图2所示。
接着，如图3所示，采用干法刻蚀栅极区域冗余的多晶硅层3，并以厚栅氧2为截止层。由于HKMG器件对厚栅氧2厚度的要求较高，这就需要多晶硅与二氧化硅刻蚀选择比必须到达1：100甚至更高，因此，此步骤中对多晶硅层3的刻蚀调整和控制非常困难。另外也有干法刻蚀加湿法刻蚀组合，但干法刻蚀对机台的稳定性有极高的要求。同时湿法刻蚀也需要保持非常多的过刻蚀来保证无残留，对底层厚栅氧2的损失较大。
最后，如图4所示，按照正常流程图形化剥离厚栅氧2，成长初始氧化层和淀积高k材料5以及填充金属栅材料6。
由此可知，上述流程对刻蚀工艺的精度控制要求极其高，稍微过刻就会影响初始氧化膜的厚度和沟道区硅衬底的表面平整度，少刻就会导致多晶硅残留，工艺窗口极小。
发明内容
本发明提供一种HKMG器件的制备方法，以解决现有技术中存在的上述技术问题。
为解决上述技术问题，本发明提供一种HKMG器件的制备方法，包括：
步骤1：提供半导体衬底；
步骤2：在所述半导体衬底上依次沉积厚栅氧、氮化硅膜和二氧化硅膜，并在所述二氧化硅膜上沉积多晶硅；
步骤3：对所述多晶硅进行图形化处理，以在所述多晶硅上待形成栅极的区域之外形成隔离层，所述隔离层与半导体衬底以及栅极区域之间形成有刻蚀停止层；
步骤4：刻蚀去除栅极区域的多晶硅；
步骤5：剥离去除栅极区域剩余的二氧化硅膜和氮化硅膜；
步骤6：在栅极区域填充高k介质层和金属栅材料。
作为优选，所述步骤2中，采用原子位沉积方法在所述厚栅氧上沉积所述氮化硅膜和二氧化硅膜。
作为优选，所述氮化硅膜的厚度为40～100埃，所述二氧化硅膜的厚度为20～100埃。
作为优选，所述步骤3包括：
步骤31：在所述多晶硅上待形成栅极的区域涂覆光刻胶；
步骤32：以所述光刻胶为掩膜，以半导体衬底为截止层，刻蚀栅极区域以外的所述多晶硅、二氧化硅膜、氮化硅膜和厚栅氧，以形成凹槽；
步骤33：在所述凹槽内的所述半导体衬底上以及凹槽边缘形成刻蚀停止层，并在所述凹槽中填充绝缘材料形成隔离层。
作为优选，所述步骤5中，采用湿法剥离工艺去除剩余的二氧化硅膜和氮化硅膜。
作为优选，采用DHF(稀氢氟酸)去除剩余的二氧化硅膜，采用磷酸去除所述氮化硅膜。
作为优选，在形成核心低电压器件时，所述步骤6包括：剥离去除所述厚栅氧，并在半导体衬底上依次沉积初始氧化层，在所述初始氧化层上依次填充高k介质层、功函数金属层和金属栅材料。
作为优选，在形成IO器件时，所述步骤6包括：在所述厚栅氧上依次填充高k介质层、功函数金属层和金属栅材料。
作为优选，所述金属栅材料采用铝，所述厚栅氧采用二氧化硅。
作为优选，所述步骤4中，采用干法刻蚀工艺去除栅极区域的多晶硅层。
与现有技术相比，本发明具有以下优点：
1、本发明通过在半导体衬底上形成氧(厚栅氧)-氮化硅-氧(二氧化硅膜)组合膜，各层的沉积均可以直接在已有设备中进行，没有额外的设备投入，并且氧-氮化硅-氧属于前段标准材料，无需担心污染或热稳定性问题；
2、在刻蚀多晶硅步骤中，刻蚀停在最上层二氧化硅膜上，由于最上层二氧化硅膜属于牺牲层，允许多晶硅与二氧化硅刻蚀选择比低至1：10，相对于现有技术，本发明的刻蚀容易调整和控制，更易于大规模生产；
3、在剥离剩余的少量最上层二氧化硅膜和氮化硅膜时，对底层的厚栅氧影响很小且差异固定，一般厚栅氧的膜厚损失在2A以内，能有效提高器件的稳定性；
4、本发明的氧-氮化硅-氧组合膜的作用为：最上层二氧化硅用来作干法刻蚀的牺牲层，中间层氮化硅膜用来保护最低层的厚栅氧；
5、本发明首先干法刻蚀多晶硅，停在最上层二氧化硅膜上，然后湿法剥离少量最上层二氧化硅膜和中间层氮化硅膜，可以保护多晶硅剥离的流程。
附图说明
图1为现有的HKMG器件的制备方法中沉积多晶硅后的器件示意图；
图2为现有的HKMG器件的制备方法中形成隔离层后的器件示意图；
图3为现有的HKMG器件的制备方法中刻蚀多晶硅后的器件示意图；
图4为现有的HKMG器件的制备方法中形成HKMG器件后的器件示意图；
图5为本发明的HKMG器件的制备方法中沉积多晶硅后的器件示意图；
图6为本发明的HKMG器件的制备方法中形成隔离层后的器件示意图；
图7为本发明的HKMG器件的制备方法中刻蚀去除多晶硅和部分二氧化硅膜后的器件示意图；
图8为本发明的HKMG器件的制备方法中去除剩余二氧化硅膜和氮化硅膜后的器件示意图；
图9为本发明的HKMG器件的制备方法中形成HKMG器件后的器件示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图5至图9所示，本发明的一种HKMG器件的制备方法，具体包括以下步骤：
步骤1：提供半导体衬底10，该半导体衬底10通常为硅基底。
步骤2：在所述半导体衬底10上依次沉积厚栅氧20、氮化硅膜30和二氧化硅膜40，并在所述二氧化硅膜40上沉积多晶硅50。形成后的器件如图5所示，具体地，所述厚栅氧20采用二氧化硅，沉积所述厚栅氧20后，利用ALD(原子位沉积)设备在厚栅氧20上原子位沉积氮化硅膜30，厚度范围在40～100A，再在无等离子体的ALD设备中采用原子位沉积二氧化硅膜40，所述二氧化硅膜40的厚度为20～100埃。
步骤3：对所述多晶硅50进行图形化处理，以在所述多晶硅50上待形成栅极的区域之外形成隔离层70，所述隔离层70与半导体衬底10以及栅极区域之间形成有刻蚀停止层60，形成后的器件结构如图6所示。
较佳的，所述步骤3主要包括：
步骤31：在所述多晶硅50上待形成栅极的区域涂覆光刻胶；
步骤32：以所述光刻胶为掩膜，以半导体衬底10为截止层，刻蚀栅极区域以外的所述多晶硅50、二氧化硅膜40、氮化硅膜30和厚栅氧20，以形成凹槽；
步骤33：在所述凹槽内的所述半导体衬底10上以及凹槽边缘形成刻蚀停止层60，并在所述凹槽中填充绝缘材料形成隔离层70。
进一步的，所述刻蚀停止层60采用氮化硅，所述刻蚀停止层60可以在后续对多晶硅50的刻蚀过程中，避免刻蚀对隔离层70造成影响。
步骤4：如图7所示，刻蚀去除栅极区域的多晶硅50；具体可以采用干法刻蚀工艺去除栅极区域的多晶硅50，且刻蚀停在最上层二氧化硅膜40上，由于最上层二氧化硅膜40属于牺牲层，允许多晶硅50与二氧化硅的刻蚀选择比低至1：10，相对于现有技术，本发明的刻蚀容易调整和控制，更易于大规模生产。
步骤5：如图8所示，采用湿法剥离工艺去除栅极区域剩余的二氧化硅膜40和氮化硅膜30，具体地，可以先采用DHF(稀氢氟酸)去除剩余的二氧化硅膜40，再采用热磷酸去除所述氮化硅膜30。
步骤6：在栅极区域填充高k介质层和金属栅材料。由于形成的器件不同，其栅极的结构也不同。本发明中对于核心低电压器件和IO器件的栅极形成方式存在区别点。
如图9所示，形成所述核心低电压器件时，步骤6包括：剥离去除所述厚栅氧20，并在半导体衬底10上依次沉积初始氧化层80，在所述初始氧化层80上依次填充高k介质层90、功函数金属层100和金属栅材料110。
而在形成IO器件时，无需去除厚栅氧20，因此步骤6包括：在所述厚栅氧20上依次填充高k介质层90、功函数金属层100和金属栅材料110，进一步的，所述金属栅材料110采用铝。
综上所述，本发明提供一种HKMG器件的制备方法，包括：步骤1：提供半导体衬底10；步骤2：在所述半导体衬底10上依次沉积厚栅氧20、氮化硅膜30和二氧化硅膜40，并在所述二氧化硅膜40上沉积多晶硅50；步骤3：对所述多晶硅50进行图形化处理，以在所述多晶硅50上待形成栅极的区域之外形成隔离层70，所述隔离层70与半导体衬底10以及栅极区域之间形成有刻蚀停止层60；步骤4：刻蚀去除栅极区域的多晶硅50；步骤5：剥离去除栅极区域剩余的二氧化硅膜40和氮化硅膜30；步骤6：在栅极区域填充高k介质层90和金属栅材料110。本发明通过在半导体衬底10上形成氧-氮化硅-二氧化硅组合膜，可以直接在已有设备中进行，没有额外的设备投入，并且氧-氮化硅-氧属于前段标准材料，无需担心污染或热稳定性问题；在步骤4中，刻蚀停在最上层二氧化硅膜40上，由于最上层二氧化硅膜40属于牺牲层，允许多晶硅50与二氧化硅刻蚀选择比低至1：10，相对于现有技术，本发明的刻蚀容易调整和控制，更易于大规模生产；而在剥离剩余的少量最上层二氧化硅膜40和氮化硅膜30时，对底层的厚栅氧20影响很小且差异固定，一般厚栅氧20膜厚损失在2A以内，能有效提高器件的稳定性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (10)
1.一种HKMG器件的制备方法，包括：
步骤1：提供半导体衬底；
步骤2：在所述半导体衬底上依次沉积厚栅氧、氮化硅膜和二氧化硅膜，并在所述二氧化硅膜上沉积多晶硅；
步骤3：对所述多晶硅进行图形化处理，以在所述多晶硅上待形成栅极的区域之外形成隔离层，所述隔离层与半导体衬底以及栅极区域之间形成有刻蚀停止层；
步骤4：刻蚀去除栅极区域的多晶硅；
步骤5：剥离去除栅极区域剩余的二氧化硅膜和氮化硅膜；
步骤6：在栅极区域填充高k介质层和金属栅材料。
2.如权利要求1所述的HKMG器件的制备方法，其特征在于，所述步骤2中，采用原子位沉积方法在所述厚栅氧上沉积所述氮化硅膜和二氧化硅膜。
3.如权利要求1或2所述的HKMG器件的制备方法，其特征在于，所述氮化硅膜的厚度为40～100埃，所述二氧化硅膜的厚度为20～100埃。
4.如权利要求1所述的HKMG器件的制备方法，其特征在于，所述步骤3包括：
步骤31：在所述多晶硅上待形成栅极的区域涂覆光刻胶；
步骤32：以所述光刻胶为掩膜，以半导体衬底为截止层，刻蚀栅极区域以外的所述多晶硅、二氧化硅膜、氮化硅膜和厚栅氧，以形成凹槽；
步骤33：在所述凹槽内的所述半导体衬底上以及凹槽边缘形成刻蚀停止层，并在所述凹槽中填充绝缘材料形成隔离层。
5.如权利要求1所述的HKMG器件的制备方法，其特征在于，所述步骤5中，采用湿法剥离工艺去除剩余的二氧化硅膜和氮化硅膜。
6.如权利要求5所述的HKMG器件的制备方法，其特征在于，采用DHF去除剩余的二氧化硅膜，采用磷酸去除所述氮化硅膜。
7.如权利要求1所述的HKMG器件的制备方法，其特征在于，在形成核心低电压器件时，所述步骤6包括：剥离去除所述厚栅氧，并在半导体衬底上依次沉积初始氧化层，在所述初始氧化层上依次填充高k介质层、功函数金属层和金属栅材料。
8.如权利要求1所述的HKMG器件的制备方法，其特征在于，在形成IO器件时，所述步骤6包括：在所述厚栅氧上依次填充高k介质层、功函数金属层和金属栅材料。
9.如权利要求7或8所述的HKMG器件的制备方法，其特征在于，所述金属栅材料采用铝，所述厚栅氧采用二氧化硅。
10.如权利要求1所述的HKMG器件的制备方法，其特征在于，所述步骤4中，采用干法刻蚀工艺去除栅极区域的多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510532360.0A CN105206521A (zh) | 2015-08-26 | 2015-08-26 | 一种hkmg器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510532360.0A CN105206521A (zh) | 2015-08-26 | 2015-08-26 | 一种hkmg器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105206521A true CN105206521A (zh) | 2015-12-30 |
Family
ID=54954117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510532360.0A Pending CN105206521A (zh) | 2015-08-26 | 2015-08-26 | 一种hkmg器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105206521A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110707047A (zh) * | 2019-09-17 | 2020-01-17 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法和显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050272191A1 (en) * | 2004-06-03 | 2005-12-08 | Uday Shah | Replacement gate process for making a semiconductor device that includes a metal gate electrode |
| JP2010129978A (ja) * | 2008-12-01 | 2010-06-10 | Rohm Co Ltd | 半導体装置の製造方法 |
| TW201209926A (en) * | 2010-08-23 | 2012-03-01 | United Microelectronics Corp | Metal gate transistor and method for fabricating the same |
| US20120256275A1 (en) * | 2011-04-06 | 2012-10-11 | Hsin-Fu Huang | Metal gate structure and manufacturing method thereof |
| CN103545209A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 形成高k金属栅极器件的方法 |
-
2015
- 2015-08-26 CN CN201510532360.0A patent/CN105206521A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050272191A1 (en) * | 2004-06-03 | 2005-12-08 | Uday Shah | Replacement gate process for making a semiconductor device that includes a metal gate electrode |
| JP2010129978A (ja) * | 2008-12-01 | 2010-06-10 | Rohm Co Ltd | 半導体装置の製造方法 |
| TW201209926A (en) * | 2010-08-23 | 2012-03-01 | United Microelectronics Corp | Metal gate transistor and method for fabricating the same |
| US20120256275A1 (en) * | 2011-04-06 | 2012-10-11 | Hsin-Fu Huang | Metal gate structure and manufacturing method thereof |
| CN103545209A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 形成高k金属栅极器件的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110707047A (zh) * | 2019-09-17 | 2020-01-17 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法和显示面板 |
| CN110707047B (zh) * | 2019-09-17 | 2022-07-01 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9929147B2 (en) | High density capacitors formed from thin vertical semiconductor structures such as FinFETs | |
| US9343530B2 (en) | Method for manufacturing fin structure of finFET | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN107403721A (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| CN105448741A (zh) | 屏蔽栅沟槽型mosfet工艺方法 | |
| CN103337476A (zh) | 一种减小铜互连沟槽关键尺寸的方法 | |
| CN103681274B (zh) | 半导体器件制造方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN104952706A (zh) | 一种半导体器件的制备方法 | |
| CN102184868A (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| CN105742237B (zh) | 双结构接触孔同步刻蚀工艺 | |
| CN108257860A (zh) | 一种栅极氧化层的制作方法 | |
| CN105206521A (zh) | 一种hkmg器件的制备方法 | |
| CN105914178B (zh) | 浅沟槽隔离结构的制作方法 | |
| CN105161409B (zh) | U形栅极的形成方法 | |
| CN102130036B (zh) | 浅沟槽隔离结构制作方法 | |
| CN107799531B (zh) | 一种3d nand存储器等级层堆栈制造方法 | |
| CN105206522A (zh) | 一种hkmg器件的制备方法 | |
| CN103855071A (zh) | 一种半导体器件的制备方法 | |
| US20140084479A1 (en) | Integrated Circuit Formed Using Spacer-Like Copper Deposition | |
| CN105185713A (zh) | 一种hkmg器件的制备方法 | |
| CN106531680A (zh) | 隔离结构及其制造方法 | |
| CN106504984B (zh) | 半导体器件的制备方法 | |
| CN105047613A (zh) | 金属栅极形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151230 |
|
| RJ01 | Rejection of invention patent application after publication |