CN110707047B - 阵列基板及制作方法和显示面板 - Google Patents

阵列基板及制作方法和显示面板 Download PDF

Info

Publication number
CN110707047B
CN110707047B CN201910878321.4A CN201910878321A CN110707047B CN 110707047 B CN110707047 B CN 110707047B CN 201910878321 A CN201910878321 A CN 201910878321A CN 110707047 B CN110707047 B CN 110707047B
Authority
CN
China
Prior art keywords
insulating layer
layer
transparent conductive
contact hole
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910878321.4A
Other languages
English (en)
Other versions
CN110707047A (zh
Inventor
钟德镇
郑会龙
张军
杨国栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201910878321.4A priority Critical patent/CN110707047B/zh
Publication of CN110707047A publication Critical patent/CN110707047A/zh
Application granted granted Critical
Publication of CN110707047B publication Critical patent/CN110707047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明提供一种阵列基板，包括在阵列基板的公共电极上覆盖第二绝缘层；形成在第二绝缘层上的第三绝缘层；形成在第三绝缘层上的相互间隔的多个像素电极，每个像素电极通过接触孔与一个对应的TFT导电连接；其中，每个像素电极为具有像素电极条与第一狭缝的图案化结构，第三绝缘层被蚀刻而形成相互间隔的多个绝缘层图案，每个绝缘层图案与一个像素电极条相对应，绝缘层图案与像素电极条具有相同的图案且两者上下相互重叠，第二绝缘层采用能被干蚀刻的材料，第三绝缘层采用能被湿蚀刻的材料。本发明还提供一种阵列基板的制作方法及显示面板。该阵列基板能够改善绝缘层蚀刻后的膜厚均一性问题，从而降低面内不同区域驱动电压的差异。

Description

阵列基板及制作方法和显示面板
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及制作方法和显示面板。
背景技术
液晶显示器(liquid crystal display，LCD)具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低的优点，各种便携式电子产品几乎都以液晶显示器作为显示面板，在平板显示领域占主导地位。
现有的显示面板通常包括彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，ThinFilm Transistor)基板以及夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，LiquidCrystal)。
根据驱动液晶的电场方向，薄膜晶体管液晶显示器(TFT-LCD)可分为垂直电场型和水平电场型。其中，垂直电场型TFT-LCD需要在薄膜晶体管阵列基板上形成像素电极，在彩膜基板上形成公共电极；而水平电场型TFT-LCD需要在薄膜晶体管阵列基板上同时形成像素电极和公共电极。垂直电场型TFT-LCD包括：扭曲向列(Twist Nematic，简称为TN)型TFT-LCD；水平电场型TFT-LCD包括：边缘电场切换(Fringe Field Switching，简称为FFS)型TFT-LCD、共平面切换(In-Plane Switching，简称为IPS)型TFT-LCD。水平电场型TFT-LCD，尤其是FFS型TFT-LCD具有高透光率、广视角、响应速度快及低功耗等优点，广泛应用于液晶显示器领域。
但是目前FFS型薄膜晶体管阵列基板的像素电极在湿蚀刻后，对像素电极与公共电极之间的单层绝缘层增加干蚀刻工艺，以使位于像素电极的像素电极条之间的狭缝位置下方的绝缘层部分减薄，形成具有狭缝的绝缘层结构，由于绝缘层成膜U％(均匀度)与蚀刻U％同时存在的问题，精度把控较差，导致现有技术中的该绝缘层进行干蚀刻时无法确保对应狭缝位置下方的绝缘层膜厚保持均一性，致使显示面板内不同区域驱动电压不一样，容易产生显示画面不均(mura)的现象。
目前解决上述问题的办法是优化设备工艺精度，加强化学气相沉积(CVD，Chemical Vapor Deposition)膜厚监控精度及提高蚀刻均一性，改善绝缘层膜厚均一性问题。现有工艺技术无法有效的监控绝缘层蚀刻U％，工艺优化难度大，需购买新的监控机台，成本增大。
发明内容
本发明的目的在于提供一种阵列基板及制作方法和显示面板，能够改善绝缘层蚀刻后的膜厚均一性问题，从而降低面内不同区域驱动电压的差异。
本发明提供一种阵列基板，包括：
衬底；
形成在所述衬底上呈阵列排布的多个TFT；
覆盖多个所述TFT的第一绝缘层；
覆盖所述第一绝缘层的平坦层；
形成在所述平坦层上的公共电极；
覆盖所述公共电极的第二绝缘层；
形成在所述第二绝缘层上的第三绝缘层；
形成在所述第三绝缘层上的相互间隔的多个像素电极，每个像素电极通过接触孔与一个对应的TFT导电连接；
其中，每个像素电极为具有像素电极条与第一狭缝的图案化结构，所述第三绝缘层被蚀刻而形成相互间隔的多个绝缘层图案，每个绝缘层图案与一个像素电极相对应，所述绝缘层图案与所述像素电极具有相同的图案且两者上下相互重叠，所述第二绝缘层采用能被干蚀刻的材料，所述第三绝缘层采用能被湿蚀刻的材料。
进一步地，所述第二绝缘层采用氮化硅、氧化硅或氮氧化硅，所述第三绝缘层采用氧化铝或氧化锌。
进一步地，所述第三绝缘层的膜厚与所述阵列基板的像素数目成正比。
进一步地，每个绝缘层图案具有绝缘条与第二狭缝，所述绝缘条与所述像素电极条上下重叠，所述第二狭缝与所述第一狭缝上下对应且连通。
进一步地，所述第二绝缘层通过所述第一狭缝和所述第二狭缝而露出。
进一步地，所述接触孔贯穿所述第三绝缘层、所述第二绝缘层、所述平坦层及所述第一绝缘层，以露出对应所述TFT的一个导电极，每个像素电极通过所述接触孔与对应的TFT露出的导电极导电连接。
一种阵列基板的制作方法，包括：在衬底上形成呈阵列排布的多个TFT；
形成覆盖多个所述TFT的第一绝缘层；
形成覆盖所述第一绝缘层的平坦层，并对所述平坦层进行图案化，在对应于每个接触孔的位置处去除所述平坦层而露出下方的所述第一绝缘层；
在所述平坦层上沉积第一透明导电层，并对所述第一透明导电层进行蚀刻图案化，在对应于每个TFT的位置处去除所述第一透明导电层而露出下方的所述平坦层，所述第一透明导电层在图案化之后形成公共电极；
形成覆盖所述公共电极的第二绝缘层，所述第二绝缘层还同时覆盖露出的所述平坦层和所述第一绝缘层；
形成覆盖所述第二绝缘层的第三绝缘层，其中所述第二绝缘层采用可以被干蚀刻的材料，所述第三绝缘层采用可以被湿蚀刻的材料，然后采用湿蚀刻工艺去除每个接触孔位置处的所述第三绝缘层，并接着采用干蚀刻工艺去除每个接触孔位置处的所述第二绝缘层和所述第一绝缘层，以在每个接触孔的位置处露出每个TFT的一个导电极；
在所述第三绝缘层上沉积第二透明导电层，所述第二透明导电层填入每个TFT的接触孔中并与每个TFT露出的导电极接触；
在所述第二透明导电层上涂布光阻，并利用光罩对所述光阻进行曝光显影，然后以留下的所述光阻为遮罩对所述第二透明导电层进行蚀刻图案化，所述第二透明导电层在蚀刻图案化之后形成多个像素电极，其中每个像素电极为具有像素电极条与第一狭缝的图案化结构，且每个像素电极通过所述接触孔与对应的TFT的一个导电极导电连接；
在所述第二透明导电层被蚀刻图案化形成多个所述像素电极之后，继续以留下的所述光阻为遮罩对所述第三绝缘层进行湿蚀刻工艺，使所述第三绝缘层被蚀刻而形成相互间隔的多个绝缘层图案，每个绝缘层图案与一个像素电极相对应，所述绝缘层图案与所述像素电极具有相同的图案且两者上下相互重叠；
去除所述光阻。
一种阵列基板的制作方法，包括：在衬底上形成呈阵列排布的多个TFT；
形成覆盖多个所述TFT的第一绝缘层；
形成覆盖所述第一绝缘层的平坦层，并对所述平坦层进行图案化，在对应于每个接触孔的位置处去除所述平坦层而露出下方的所述第一绝缘层；
在所述平坦层上沉积第一透明导电层，并对所述第一透明导电层进行蚀刻图案化，在对应于每个TFT的位置处去除所述第一透明导电层而露出下方的所述平坦层，所述第一透明导电层在图案化之后形成公共电极；
形成覆盖所述公共电极的第二绝缘层，所述第二绝缘层还同时覆盖露出的所述平坦层和所述第一绝缘层；
采用干蚀刻工艺去除每个接触孔位置处的所述第二绝缘层，以在每个接触孔的位置处露出下方的所述第一绝缘层；
形成覆盖所述第二绝缘层的第三绝缘层，所述第三绝缘层还同时覆盖露出的所述第一绝缘层，其中所述第二绝缘层采用可以被干蚀刻的材料，所述第三绝缘层采用可以被湿蚀刻的材料，然后采用湿蚀刻工艺去除每个接触孔位置处的所述第三绝缘层，并接着采用干蚀刻工艺去除每个接触孔位置处的所述第一绝缘层，以在每个接触孔的位置处露出每个TFT的一个导电极；
在所述第三绝缘层上沉积第二透明导电层，所述第二透明导电层填入每个TFT的接触孔中并与每个TFT露出的导电极接触；
在所述第二透明导电层上涂布光阻，并利用光罩对所述光阻进行曝光显影，然后以留下的所述光阻为遮罩对所述第二透明导电层进行蚀刻图案化，所述第二透明导电层在蚀刻图案化之后形成多个像素电极，其中每个像素电极为具有像素电极条与第一狭缝的图案化结构，且每个像素电极通过所述接触孔与对应的TFT的一个导电极导电连接；
在所述第二透明导电层被蚀刻图案化形成所述多个像素电极之后，继续以留下的所述光阻为遮罩对所述第三绝缘层进行湿蚀刻工艺，使所述第三绝缘层被蚀刻而形成相互间隔的多个绝缘层图案，每个绝缘层图案与一个像素电极相对应，所述绝缘层图案与所述像素电极具有相同的图案且两者上下相互重叠；
去除所述光阻。
进一步地，所述第二绝缘层采用氮化硅、氧化硅或氮氧化硅，所述第三绝缘层采用氧化铝或氧化锌。
本发明还提供一种显示面板，包括如上所述的阵列基板的制作方法制成的阵列基板。
本发明提供的阵列基板及制作方法和显示面板，通过在公共电极与像素电极之间设置两种蚀刻特性不同的第二绝缘层和第三绝缘层，其中，第二绝缘层采用能被干蚀刻的材料，第三绝缘层采用能被湿蚀刻的材料，对第三绝缘层对应像素电极第一狭缝的位置进行湿蚀刻去除时，由于蚀刻特性不同，不会对下层的第二绝缘层产生损伤，因此可以避免第二绝缘层被误蚀刻，更好地保护了下面的公共电极，公共电极不会露出，像素电极与公共电极之间不易发生短路(Short)风险，提升了制程良率，而且由于第二绝缘层的存在，对第三绝缘层蚀刻时间的精度要求不高，可以在第三绝缘层被完全充分蚀刻之后再停止蚀刻，无需担心因蚀刻速率控制不当导致第三绝缘层蚀刻不足或第三绝缘层过度蚀刻而误蚀刻第二绝缘层的问题，提高了制程弹性；同时又因为第二绝缘层设置在公共电极上对其进行保护，第三绝缘层被湿蚀刻而形成相互间隔的多个绝缘层图案，减薄了多个绝缘层图案之间的第三绝缘层的厚度，可以使公共电极更多地被显露出来，大大增强像素电极与公共电极之间的边缘电场，可大幅度降低饱和电压(Vsat)，达到节省功耗的目的，本发明确保了第二绝缘层膜层的完整及均一性，并且节省了生产成本。
附图说明
图1为本发明实施例中阵列基板的结构示意图；
图2a-2k为本发明第一实施例中阵列基板的制作过程示意图；
图3a-3k为本发明第二实施例中阵列基板的制作过程示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
图1为本发明实施例中阵列基板的结构示意图，如图1所示，本发明实施例提供一种阵列基板，包括：衬底11，该衬底11可为玻璃基板或石英基板；形成在衬底11上呈阵列排布的多个TFT12；覆盖多个TFT12的第一绝缘层13；覆盖第一绝缘层13的平坦层14；形成在平坦层14上的公共电极15；覆盖公共电极15的第二绝缘层16；形成在第二绝缘层16上的第三绝缘层17；形成在第三绝缘层17上的相互间隔的多个像素电极18，每个像素电极18通过接触孔19与一个对应的TFT12导电连接。
其中，每个像素电极18为具有像素电极条181与第一狭缝182的图案化结构。具体地，该图案化结构为像素电极条181和第一狭缝182交替排列的梳状结构，第一狭缝182位于相邻两像素电极条181之间。第三绝缘层17被蚀刻而形成相互间隔的多个绝缘层图案170，每个绝缘层图案170与一个像素电极18相对应，绝缘层图案170与像素电极18具有相同的图案且两者上下相互重叠。优选地，接触孔19贯穿第三绝缘层17、第二绝缘层16、平坦层14及第一绝缘层13，以露出对应TFT12的一个导电极(源极124或漏极125)，每个像素电极18通过接触孔19与对应的TFT12露出的导电极导电连接。
在本实施例中，每个绝缘层图案170具有绝缘条171与第二狭缝172，绝缘条171与像素电极条181上下重叠，第二狭缝172与第一狭缝182上下对应且连通。值得一提的是，第二绝缘层16通过第一狭缝182和第二狭缝172而露出，即，除了与每个像素电极18的像素电极条181相对应的位置之外，第三绝缘层17的其余区域被蚀刻掉，降低了操作电压。针对边缘场开关模式(Fringe Field Switching，FFS)的液晶显示面板而言，是利用像素电极18与公共电极15之间产生的边缘电场来实现对液晶分子的驱动，将第三绝缘层17除了与每个像素电极18的像素电极条181相对应的位置之外的其余区域蚀刻掉，可以使公共电极15更多地被显露出来，大大增强像素电极18与公共电极15之间的边缘电场，可大幅度降低饱和电压(Vsat)，并且提高了穿透率。
其中，第二绝缘层16采用能被干蚀刻的材料，第三绝缘层17采用能被湿蚀刻的材料，即在对第三绝缘层17对应像素电极18第一狭缝182的位置进行湿蚀刻去除时，由于蚀刻特性不同，不会对下层的第二绝缘层16产生损伤，即不影响第二绝缘层16的膜厚均一性。其中，第二绝缘层16的主要作用是保护下面的公共电极15不露出，避免像素电极18与公共电极15之间发生短路(short)的风险，因此第二绝缘层16只需较小的膜厚即可。该第二绝缘层16的膜厚为
Figure BDA0002205075370000071
优选
Figure BDA0002205075370000072
例如，第二绝缘层16可以采用氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)，但不限于此。第三绝缘层17采用氧化铝(Al2O3)或氧化锌(ZnO)，或其他能被湿蚀刻的物质，本实施例不以此为限。当第三绝缘层17是氧化铝时，氧化铝属于两性两性氧化物，其可以和强酸或者强碱反应，采用的蚀刻液可以为盐酸(HCl)或烧碱溶液(NaOH)，但不限于此；当第三绝缘层17是氧化锌时，可以采用了过氧化氢(H2O2)溶液作为蚀刻液，可以保证蚀刻表面平整，蚀刻速率可控。
本领域技术人员能够理解地，阵列基板上还设有多条扫描线(图未示)与多条数据线(图未示)，由该多条扫描线与该多条数据线相互绝缘交叉限定形成多个像素单元，像素电极18设置在每个像素单元内，像素电极18通过TFT12(薄膜晶体管)与对应的扫描线和数据线连接。
在本实施例中，第三绝缘层17的膜厚与阵列基板的像素数目(PPI，PixelsPerInch)成正比。随着液晶显示装置的显示屏幕越来越大，而在大尺寸的显示屏幕中，每英寸所拥有的像素数目数值越高，即代表显示屏幕能够以越高的密度显示图像，图像的细节就会越丰富。针对不同尺寸的显示面板，像素数目的数值不一样，所以像素的大小也不一样，则充电能力和维持电荷能力也不同，存储电容Cst相应变化。
在本实施例中，第二绝缘层16的膜厚可以设计得较薄，则相应的驱动电压较小，并且该阵列基板能够根据像素数目的不同数值灵活调整第三绝缘层17的膜厚，实现存储电容Cst最佳化且不影响饱和电压。实际运用中，像素数目越大，则可以将该第三绝缘层17的膜厚设计得越厚。为了使存储电容Cst维持在最佳化，来保持像素电极18的电压维持到下一次扫描时重新充电，针对不同尺寸的显示面板，可以灵活调整第三绝缘层17的膜厚来配合存储电容Cst。例如应用到高像素数目的显示面板时，由于像素数目越高，充电能力越差，需要较小的存储电容Cst，第三绝缘层17可以设计得较厚。优选地，第三绝缘层17的膜厚为
Figure BDA0002205075370000081
综上所述，本发明提供的阵列基板通过在公共电极15与像素电极18之间设置两种蚀刻特性不同的第二绝缘层16和第三绝缘层17，其中，第二绝缘层16采用能被干蚀刻的材料，第三绝缘层17采用能被湿蚀刻的材料，对第三绝缘层17对应像素电极18第一狭缝182的位置进行湿蚀刻去除时，由于蚀刻特性不同，不会对下层的第二绝缘层16产生损伤，因此可以避免第二绝缘层16被误蚀刻，更好地保护了下面的公共电极15，公共电极15不会露出，像素电极18与公共电极15之间不易发生短路(Short)风险，提升了制程良率，而且由于第二绝缘层16的存在，对第三绝缘层17蚀刻时间的精度要求不高，可以在第三绝缘层17被完全充分蚀刻之后再停止蚀刻，无需担心因蚀刻速率控制不当导致第三绝缘层17蚀刻不足或第三绝缘层17过度蚀刻而误蚀刻第二绝缘层16的问题，提高了制程弹性。
同时又因为第二绝缘层16设置在公共电极15上对其进行保护，第三绝缘层17被湿蚀刻而形成相互间隔的多个绝缘层图案170，减薄了多个绝缘层图案170之间的第三绝缘层17的厚度，可以使公共电极15更多地被显露出来，大大增强像素电极18与公共电极15之间的边缘电场，可大幅度降低饱和电压(Vsat)，达到节省功耗的目的；本发明实施例的阵列基板通过改善了显示面板中第二绝缘层16的膜厚均一性，确保了第二绝缘层16膜层的完整及均一性，从而降低了显示面板内不同区域驱动电压的差异，避免了现有技术中每个像素对应的绝缘层因蚀刻精度难以掌控，造成蚀刻膜厚不均，而引起显示面板内不同区域驱动电压差异较大的问题。
第一实施例
图2a至图2k为本发明第一实施例中阵列基板的制作过程示意图，用于制作上述的阵列基板，如图2a至图2k所示，该制作方法包括：在衬底11上形成呈阵列排布的多个TFT12，每个TFT12包括栅极121、栅极绝缘层122、有源层123、源极124和漏极125。具体地，在衬底11上沉积第一金属层(图未示)，对该第一金属层进行图案化制作形成扫描线(图未示)和栅极121；在衬底11上沉积栅极绝缘层122，栅极绝缘层122覆盖扫描线和栅极121；在栅极绝缘层122上沉积有源层薄膜，对该有源层薄膜进行图案化制作形成有源层123，有源层123可以为非晶硅(a-Si)、多晶硅(p-Si)、金属氧化物半导体(如IGZO、ITZO)等；在栅极绝缘层122上沉积第二金属层，对该第二金属层进行图案化制作形成数据线、源极124和漏极125。
形成覆盖多个TFT12的第一绝缘层13；形成覆盖第一绝缘层13的平坦层14，并对平坦层14进行图案化，在对应于每个接触孔19的位置处去除平坦层14而露出下方的第一绝缘层13；在平坦层14上沉积第一透明导电层150，并对第一透明导电层150进行蚀刻图案化，在对应于每个TFT12的位置处去除第一透明导电层150而露出下方的平坦层14，第一透明导电层150在图案化之后形成公共电极15。
形成覆盖公共电极15的第二绝缘层16，第二绝缘层16还同时覆盖露出的平坦层14和第一绝缘层13；形成覆盖第二绝缘层16的第三绝缘层17，其中第二绝缘层16采用可以被干蚀刻的材料，第三绝缘层17采用可以被湿蚀刻的材料，然后采用湿蚀刻工艺去除每个接触孔19位置处的第三绝缘层17，并接着采用干蚀刻工艺去除每个接触孔19位置处的第二绝缘层16和第一绝缘层13，以在每个接触孔19的位置处露出每个TFT12的一个导电极；优选地，该第一绝缘层13与该第二绝缘层16材料相同，可以采用氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)，但不限于此。
在第三绝缘层17上沉积第二透明导电层180，具体地，第一透明导电层150和第二透明导电层180可以使用溅射、电镀、蒸镀、原子层沉积等技术沉积，并且第一透明导电层150和第二透明导电层180均可采用氧化铟锡(Indium Tin Oxide，ITO)、氧化锌锡(ZincTin Oxide，ZTO)、或铟锌氧化物(Indium ZincOxide，IZO)等非晶态透明导电金属氧化物。
第二透明导电层180填入每个TFT12的接触孔19中并与每个TFT12露出的导电极接触；在第二透明导电层180上涂布光阻40，并利用光罩50对光阻40进行曝光显影，然后以留下的光阻40为遮罩对第二透明导电层180进行蚀刻图案化，第二透明导电层180在蚀刻图案化之后形成多个像素电极18，其中每个像素电极18为具有像素电极条181与第一狭缝182的图案化结构，且每个像素电极18通过接触孔19与对应的TFT12的一个导电极导电连接。具体地，光阻40可以采用正性光阻或负性光阻，图中以正性光阻为例。对第二透明导电层180进行图案化时，可以采用湿蚀刻的方式。
在第二透明导电层180被蚀刻图案化形成多个像素电极18之后，进行退火处理，继续以留下的光阻40为遮罩对第三绝缘层17进行湿蚀刻工艺，使第三绝缘层17被蚀刻而形成相互间隔的多个绝缘层图案170，每个绝缘层图案170与一个像素电极18相对应，绝缘层图案170与像素电极18具有相同的图案且两者上下相互重叠，实施方式简单，易于实现，不需要耗费额外的光罩费用。
去除光阻40。
第二实施例
图3a至图3k为本发明第二实施例中阵列基板的制作过程示意图，本实施例的实施方式与第一实施例基本相同，相同之处在此不再赘述，不同之处包括：
形成覆盖公共电极15的第二绝缘层16，第二绝缘层16还同时覆盖露出的平坦层14和第一绝缘层13；
采用干蚀刻工艺去除每个接触孔19位置处的第二绝缘层16，以在每个接触孔19的位置处露出下方的第一绝缘层13；
形成覆盖第二绝缘层16的第三绝缘层17，第三绝缘层17还同时覆盖露出的第一绝缘层13，其中第二绝缘层16采用可以被干蚀刻的材料，例如，采用氮化硅、氧化硅或氮氧化硅，第三绝缘层17采用可以被湿蚀刻的材料，例如，采用氧化铝或氧化锌；然后采用湿蚀刻工艺去除每个接触孔19位置处的第三绝缘层17，并接着采用干蚀刻工艺去除每个接触孔19位置处的第一绝缘层13，以在每个接触孔19的位置处露出每个TFT12的一个导电极；
在第三绝缘层17上沉积第二透明导电层180，第二透明导电层180填入每个TFT12的接触孔19中并与每个TFT12露出的导电极接触；
在第二透明导电层180上涂布光阻40，并利用光罩50对光阻40进行曝光显影，然后以留下的光阻40为遮罩对第二透明导电层180进行蚀刻图案化，第二透明导电层180在蚀刻图案化之后形成多个像素电极18，其中每个像素电极18为具有像素电极条181与第一狭缝182的图案化结构，且每个像素电极18通过接触孔19与对应的TFT12的一个导电极导电连接；
在第二透明导电层180被蚀刻图案化形成多个像素电极18之后，继续以留下的光阻40为遮罩对第三绝缘层17进行湿蚀刻工艺，使第三绝缘层17被蚀刻而形成相互间隔的多个绝缘层图案170，每个绝缘层图案170与一个像素电极18相对应，绝缘层图案170与像素电极18具有相同的图案且两者上下相互重叠，实施方式简单，易于实现，不需要耗费额外的光罩费用。
去除光阻40。
本发明还提供一种显示面板，包括如上所述的阵列基板的制作方法制成的阵列基板。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (8)

1.一种阵列基板，其特征在于，包括：
衬底(11)；
形成在所述衬底(11)上呈阵列排布的多个TFT(12)；
覆盖多个所述TFT(12)的第一绝缘层(13)；
覆盖所述第一绝缘层(13)的平坦层(14)；
形成在所述平坦层(14)上的公共电极(15)；
覆盖所述公共电极(15)的第二绝缘层(16)；
形成在所述第二绝缘层(16)上的第三绝缘层(17)；
形成在所述第三绝缘层(17)上的相互间隔的多个像素电极(18)，每个像素电极(18)通过接触孔(19)与一个对应的TFT(12)导电连接；
其中，每个像素电极(18)为具有像素电极条(181)与第一狭缝(182)的图案化结构，所述第三绝缘层(17)被蚀刻而形成相互间隔的多个绝缘层图案(170)，每个绝缘层图案(170)与一个像素电极(18)相对应，所述绝缘层图案(170)与所述像素电极(18)具有相同的图案且两者上下相互重叠，所述第二绝缘层(16)采用能被干蚀刻的材料，所述第三绝缘层(17)采用能被湿蚀刻的材料，所述第二绝缘层(16)采用氮化硅、氧化硅或氮氧化硅，所述第三绝缘层(17)采用氧化铝或氧化锌。
2.根据权利要求1所述的阵列基板，其特征在于，所述第三绝缘层(17)的膜厚与所述阵列基板的像素数目成正比。
3.根据权利要求1所述的阵列基板，其特征在于，每个所述绝缘层图案(170)具有绝缘条(171)与第二狭缝(172)，所述绝缘条(171)与所述像素电极条(181)上下重叠，所述第二狭缝(172)与所述第一狭缝(182)上下对应且连通。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二绝缘层(16)通过所述第一狭缝(182)和所述第二狭缝(172)而露出。
5.根据权利要求1所述的阵列基板，其特征在于，所述接触孔(19)贯穿所述第三绝缘层(17)、所述第二绝缘层(16)、所述平坦层(14)及所述第一绝缘层(13)，以露出对应所述TFT(12)的一个导电极，每个像素电极(18)通过所述接触孔(19)与对应的TFT(12)露出的导电极导电连接。
6.一种阵列基板的制作方法，其特征在于，包括：
在衬底(11)上形成呈阵列排布的多个TFT(12)；
形成覆盖多个所述TFT(12)的第一绝缘层(13)；
形成覆盖所述第一绝缘层(13)的平坦层(14)，并对所述平坦层(14)进行图案化，在对应于每个接触孔(19)的位置处去除所述平坦层(14)而露出下方的所述第一绝缘层(13)；
在所述平坦层(14)上沉积第一透明导电层(150)，并对所述第一透明导电层(150)进行蚀刻图案化，在对应于每个TFT(12)的位置处去除所述第一透明导电层(150)而露出下方的所述平坦层(14)，所述第一透明导电层(150)在图案化之后形成公共电极(15)；
形成覆盖所述公共电极(15)的第二绝缘层(16)，所述第二绝缘层(16)还同时覆盖露出的所述平坦层(14)和所述第一绝缘层(13)；
形成覆盖所述第二绝缘层(16)的第三绝缘层(17)，其中所述第二绝缘层(16)采用能被干蚀刻的材料，所述第三绝缘层(17)采用能被湿蚀刻的材料，然后采用湿蚀刻工艺去除每个接触孔(19)位置处的所述第三绝缘层(17)，并接着采用干蚀刻工艺去除每个接触孔(19)位置处的所述第二绝缘层(16)和所述第一绝缘层(13)，以在每个接触孔(19)的位置处露出每个TFT(12)的一个导电极；
在所述第三绝缘层(17)上沉积第二透明导电层(180)，所述第二透明导电层(180)填入每个TFT(12)的接触孔(19)中并与每个TFT(12)露出的导电极接触；
在所述第二透明导电层(180)上涂布光阻(40)，并利用光罩(50)对所述光阻(40)进行曝光显影，然后以留下的所述光阻(40)为遮罩对所述第二透明导电层(180)进行蚀刻图案化，所述第二透明导电层(180)在蚀刻图案化之后形成多个像素电极(18)，其中每个像素电极(18)为具有像素电极条(181)与第一狭缝(182)的图案化结构，且每个像素电极(18)通过所述接触孔(19)与对应的TFT(12)的一个导电极导电连接；
在所述第二透明导电层(180)被蚀刻图案化形成多个所述像素电极(18)之后，继续以留下的所述光阻(40)为遮罩对所述第三绝缘层(17)进行湿蚀刻工艺，使所述第三绝缘层(17)被蚀刻而形成相互间隔的多个绝缘层图案(170)，每个绝缘层图案(170)与一个像素电极(18)相对应，所述绝缘层图案(170)与所述像素电极(18)具有相同的图案且两者上下相互重叠；
去除所述光阻(40)；
所述第二绝缘层(16)采用氮化硅、氧化硅或氮氧化硅，所述第三绝缘层(17)采用氧化铝或氧化锌。
7.一种阵列基板的制作方法，其特征在于，包括：
在衬底(11)上形成呈阵列排布的多个TFT(12)；
形成覆盖多个所述TFT(12)的第一绝缘层(13)；
形成覆盖所述第一绝缘层(13)的平坦层(14)，并对所述平坦层(14)进行图案化，在对应于每个接触孔(19)的位置处去除所述平坦层(14)而露出下方的所述第一绝缘层(13)；
在所述平坦层(14)上沉积第一透明导电层(150)，并对所述第一透明导电层(150)进行蚀刻图案化，在对应于每个TFT(12)的位置处去除所述第一透明导电层(150)而露出下方的所述平坦层(14)，所述第一透明导电层(150)在图案化之后形成公共电极(15)；
形成覆盖所述公共电极(15)的第二绝缘层(16)，所述第二绝缘层(16)还同时覆盖露出的所述平坦层(14)和所述第一绝缘层(13)；
采用干蚀刻工艺去除每个接触孔(19)位置处的所述第二绝缘层(16)，以在每个接触孔(19)的位置处露出下方的所述第一绝缘层(13)；
形成覆盖所述第二绝缘层(16)的第三绝缘层(17)，所述第三绝缘层(17)还同时覆盖露出的所述第一绝缘层(13)，其中所述第二绝缘层(16)采用能被干蚀刻的材料，所述第三绝缘层(17)采用能被湿蚀刻的材料，然后采用湿蚀刻工艺去除每个接触孔(19)位置处的所述第三绝缘层(17)，并接着采用干蚀刻工艺去除每个接触孔(19)位置处的所述第一绝缘层(13)，以在每个接触孔(19)的位置处露出每个TFT(12)的一个导电极；
在所述第三绝缘层(17)上沉积第二透明导电层(180)，所述第二透明导电层(180)填入每个TFT(12)的接触孔(19)中并与每个TFT(12)露出的导电极接触；
在所述第二透明导电层(180)上涂布光阻(40)，并利用光罩(50)对所述光阻(40)进行曝光显影，然后以留下的所述光阻(40)为遮罩对所述第二透明导电层(180)进行蚀刻图案化，所述第二透明导电层(180)在蚀刻图案化之后形成多个像素电极(18)，其中每个像素电极(18)为具有像素电极条(181)与第一狭缝(182)的图案化结构，且每个像素电极(18)通过所述接触孔(19)与对应的TFT(12)的一个导电极导电连接；
在所述第二透明导电层(180)被蚀刻图案化形成所述多个像素电极(18)之后，继续以留下的所述光阻(40)为遮罩对所述第三绝缘层(17)进行湿蚀刻工艺，使所述第三绝缘层(17)被蚀刻而形成相互间隔的多个绝缘层图案(170)，每个绝缘层图案(170)与一个像素电极(18)相对应，所述绝缘层图案(170)与所述像素电极(18)具有相同的图案且两者上下相互重叠；
去除所述光阻(40)；
所述第二绝缘层(16)采用氮化硅、氧化硅或氮氧化硅，所述第三绝缘层(17)采用氧化铝或氧化锌。
8.一种显示面板，其特征在于，包括由权利要求6-7任一项所述的阵列基板的制作方法制成的阵列基板。
CN201910878321.4A 2019-09-17 2019-09-17 阵列基板及制作方法和显示面板 Active CN110707047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910878321.4A CN110707047B (zh) 2019-09-17 2019-09-17 阵列基板及制作方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910878321.4A CN110707047B (zh) 2019-09-17 2019-09-17 阵列基板及制作方法和显示面板

Publications (2)

Publication Number Publication Date
CN110707047A CN110707047A (zh) 2020-01-17
CN110707047B true CN110707047B (zh) 2022-07-01

Family

ID=69195052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910878321.4A Active CN110707047B (zh) 2019-09-17 2019-09-17 阵列基板及制作方法和显示面板

Country Status (1)

Country Link
CN (1) CN110707047B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725135B (zh) * 2020-06-30 2023-08-29 昆山龙腾光电股份有限公司 阵列基板的制作方法及阵列基板
CN113433742B (zh) * 2021-06-17 2023-05-02 深圳市华星光电半导体显示技术有限公司 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206521A (zh) * 2015-08-26 2015-12-30 上海华力微电子有限公司 一种hkmg器件的制备方法
US9236399B1 (en) * 2013-12-31 2016-01-12 Lg Display Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN106876476A (zh) * 2017-02-16 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN109445214A (zh) * 2018-12-13 2019-03-08 昆山龙腾光电有限公司 阵列基板及制作方法和液晶显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236399B1 (en) * 2013-12-31 2016-01-12 Lg Display Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN105206521A (zh) * 2015-08-26 2015-12-30 上海华力微电子有限公司 一种hkmg器件的制备方法
CN106876476A (zh) * 2017-02-16 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN109445214A (zh) * 2018-12-13 2019-03-08 昆山龙腾光电有限公司 阵列基板及制作方法和液晶显示面板

Also Published As

Publication number Publication date
CN110707047A (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
EP2782153B1 (en) Display device, thin film transistor, array substrate and manufacturing method thereof
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
US9530807B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display device
KR20110105654A (ko) 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
KR101323412B1 (ko) 액정표시장치 및 그 제조 방법
KR20110105653A (ko) 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
EP2518558A2 (en) Liquid crystal display and array substrate
JP2009180981A (ja) アクティブマトリックス基板及びその製造方法
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN103309100B (zh) 液晶显示装置及其制造方法
JP2009139929A (ja) 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法
KR102059371B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR20140129504A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US9911765B2 (en) Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same
CN103730475A (zh) 一种阵列基板及其制造方法、显示装置
CN110707047B (zh) 阵列基板及制作方法和显示面板
US20140175448A1 (en) Array substrate, manufacturing method thereof and display device
KR20040031370A (ko) 액정표시패널 및 그 제조방법
US8421941B2 (en) TFT substrate and method of manufacturing the same
KR20120136239A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20130114017A1 (en) Array substrate and method for manufacturing the same, and display device
KR102044199B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
JP2002365640A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant