JP2002365640A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JP2002365640A JP2002365640A JP2002085600A JP2002085600A JP2002365640A JP 2002365640 A JP2002365640 A JP 2002365640A JP 2002085600 A JP2002085600 A JP 2002085600A JP 2002085600 A JP2002085600 A JP 2002085600A JP 2002365640 A JP2002365640 A JP 2002365640A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- forming
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
- G02F1/133723—Polyimide, polyamide-imide
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明はマスクの数及び工程時間を減らすこ
とができる液晶表示装置及びその製造方法に関するもの
である。 【解決手段】 本発明による液晶表示装置はスキャン信
号が供給されるゲートラインと、データ信号が供給され
るデータラインと、前記ゲートラインとデータラインが
交差されて形成された画素領域に形成されて液晶セルを
駆動するための画素電極と、前記スキャン信号に応答し
て前記データ信号を前記画素電極に切り換えるための薄
膜トランジスタと、前記ゲートライン、データライン及
び画素電極を含む信号配線などと薄膜トランジスタを保
護すると共に液晶の初期配向膜方向を決定するために基
板上に全面塗布された配向膜とを具備する。本発明によ
ると、液晶表示装置の製造過程の中、基板から配向膜ま
で形成する段階でソース及びドレイン電極上に画素電極
をパターンニングしてすぐポリイミド樹脂を全面蒸着す
ることで保護層及び配向膜の機能を同時に遂行できるよ
うになる。
とができる液晶表示装置及びその製造方法に関するもの
である。 【解決手段】 本発明による液晶表示装置はスキャン信
号が供給されるゲートラインと、データ信号が供給され
るデータラインと、前記ゲートラインとデータラインが
交差されて形成された画素領域に形成されて液晶セルを
駆動するための画素電極と、前記スキャン信号に応答し
て前記データ信号を前記画素電極に切り換えるための薄
膜トランジスタと、前記ゲートライン、データライン及
び画素電極を含む信号配線などと薄膜トランジスタを保
護すると共に液晶の初期配向膜方向を決定するために基
板上に全面塗布された配向膜とを具備する。本発明によ
ると、液晶表示装置の製造過程の中、基板から配向膜ま
で形成する段階でソース及びドレイン電極上に画素電極
をパターンニングしてすぐポリイミド樹脂を全面蒸着す
ることで保護層及び配向膜の機能を同時に遂行できるよ
うになる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置及びそ
の製造方法に関するもので、特にマスク数及び工程時間
を減らすことができるようにした液晶表示装置及びその
駆動方法及びその製造方法に関するものである。
の製造方法に関するもので、特にマスク数及び工程時間
を減らすことができるようにした液晶表示装置及びその
駆動方法及びその製造方法に関するものである。
【０００２】
【従来の技術】アクティブ・マトリックス駆動方式の液
晶表示装置はスイッチング素子として薄膜トランジスタ
（Thin Film Transistor：以下、″ＴＦＴ″という）を
利用して自然な動画像を表示している。このような液晶
表示素子はブラウン管に比べて小型化が可能であり、パ
ーソナル・コンピュータ（Personal Computer）とノー
トブック・コンピュータ（Note Book Computer）は勿論
であり、コピー機などの事務自動化機器、携帯電話機か
ポケットベル（登録商標）などの携帯機器まで広範囲に
利用されている。
晶表示装置はスイッチング素子として薄膜トランジスタ
（Thin Film Transistor：以下、″ＴＦＴ″という）を
利用して自然な動画像を表示している。このような液晶
表示素子はブラウン管に比べて小型化が可能であり、パ
ーソナル・コンピュータ（Personal Computer）とノー
トブック・コンピュータ（Note Book Computer）は勿論
であり、コピー機などの事務自動化機器、携帯電話機か
ポケットベル（登録商標）などの携帯機器まで広範囲に
利用されている。
【０００３】アクティブ・マトリックス・タイプの液晶
表示装置は画素などがゲートラインなどとデータライン
などの交差部それぞれに配列された画素マトリックス
（Picture Element Matrix またはPixel Matrix）にテ
レビジョン信号に当たる画像を表示する。画素などそれ
ぞれはデータラインからのデータ信号の電圧レベルによ
り透過光量を調節する液晶セルを含む。ＴＦＴはゲート
ラインとデータラインなどの交差部に設置されてゲート
ラインからのスキャン信号（ゲートパルス）に応答して
液晶セル側に転送されるデータ信号を切り換えさせる。
表示装置は画素などがゲートラインなどとデータライン
などの交差部それぞれに配列された画素マトリックス
（Picture Element Matrix またはPixel Matrix）にテ
レビジョン信号に当たる画像を表示する。画素などそれ
ぞれはデータラインからのデータ信号の電圧レベルによ
り透過光量を調節する液晶セルを含む。ＴＦＴはゲート
ラインとデータラインなどの交差部に設置されてゲート
ラインからのスキャン信号（ゲートパルス）に応答して
液晶セル側に転送されるデータ信号を切り換えさせる。
【０００４】このような液晶表示装置は液晶を駆動させ
る電界の方向により垂直方向電界が印加されるツイステ
ード・ネマチック（Twisted Nematic：以下″ＴＮ″と
いう）モード水平電界が印加されて視野角が広くなるイ
ン・プレーン・スイッチ（InPlane Switch：以下″ＩＰ
Ｓ″という）モードに大別することができる。
る電界の方向により垂直方向電界が印加されるツイステ
ード・ネマチック（Twisted Nematic：以下″ＴＮ″と
いう）モード水平電界が印加されて視野角が広くなるイ
ン・プレーン・スイッチ（InPlane Switch：以下″ＩＰ
Ｓ″という）モードに大別することができる。
【０００５】図１は従来のＴＮモード液晶表示装置のＴ
ＦＴ基板に対する電極配置であり、図２は図１に図示さ
れたＴＦＴ基板をＡ−Ａ′線により切り取った断面図で
ある。
ＦＴ基板に対する電極配置であり、図２は図１に図示さ
れたＴＦＴ基板をＡ−Ａ′線により切り取った断面図で
ある。
【０００６】図１及び図２を結びつけて参照すると、ゲ
ートライン（１５）とデータライン（１３）の交差部に
形成されたＴＦＴと、ゲートライン（１５）とデータラ
イン（１３）の交差構造で設けられた画素領域に形成さ
れた画素電極（２６）とを具備する。
ートライン（１５）とデータライン（１３）の交差部に
形成されたＴＦＴと、ゲートライン（１５）とデータラ
イン（１３）の交差構造で設けられた画素領域に形成さ
れた画素電極（２６）とを具備する。
【０００７】ＴＦＴは基板（１０）上に形成された、ゲ
ート電極（１２）、ゲート絶縁膜（１４）、活性層（１
８）、ソース電極（２０）及びドレイン電極（２２）が
順次的に積層されて構成される。ゲート電極（１２）は
ゲートライン（１５）と連結されて、ソース電極（２
０）はデータライン（１３）と連結される。
ート電極（１２）、ゲート絶縁膜（１４）、活性層（１
８）、ソース電極（２０）及びドレイン電極（２２）が
順次的に積層されて構成される。ゲート電極（１２）は
ゲートライン（１５）と連結されて、ソース電極（２
０）はデータライン（１３）と連結される。
【０００８】このような、ＴＦＴはゲート電極（１２）
に印加されるスキャンパルス供給期間の間にデータライ
ン（１３）上のデータ信号を画素電極（２６）に供給し
て液晶セルを駆動する。ドレイン電極（２２）は保護層
（２４）に形成されたコンタクトホール（３０）を通し
て画素電極（２６）と接触される。画素電極（２６）は
透明電導性物質であるインジウム−真鍮−オキサイド
（Indium−Tin−Oxide：以下“ＩＴＯ”という）、イン
ジウム−亜鉛−オキサイド（Indium−Zinc−Oxide：以
下“ＩＺＯ”という）、インジウム−真鍮−亜鉛−オキ
サイド（Indium−Tin−Zinc−Oxide：以下“ＩＴＺＯ”
という）などの中から選ばれた一つからなる。ゲート絶
縁膜（１４）は無機絶縁膜で形成されて、保護層（２
４）は有機絶縁膜で形成される。
に印加されるスキャンパルス供給期間の間にデータライ
ン（１３）上のデータ信号を画素電極（２６）に供給し
て液晶セルを駆動する。ドレイン電極（２２）は保護層
（２４）に形成されたコンタクトホール（３０）を通し
て画素電極（２６）と接触される。画素電極（２６）は
透明電導性物質であるインジウム−真鍮−オキサイド
（Indium−Tin−Oxide：以下“ＩＴＯ”という）、イン
ジウム−亜鉛−オキサイド（Indium−Zinc−Oxide：以
下“ＩＺＯ”という）、インジウム−真鍮−亜鉛−オキ
サイド（Indium−Tin−Zinc−Oxide：以下“ＩＴＺＯ”
という）などの中から選ばれた一つからなる。ゲート絶
縁膜（１４）は無機絶縁膜で形成されて、保護層（２
４）は有機絶縁膜で形成される。
【０００９】図３ａ乃至図３ｇは図２に図示されたＴＦ
Ｔの製造方法を段階的に図示する図面である。図３ａを
参照すると、ゲート電極（１２）が形成される。ゲート
電極（１２）は透明基板（１０）上にスパッタリング
（Sputtering）などの方法で金属薄膜を形成した後、湿
式方法を含むフォトリソグラフィー方法でパターンニン
グすることでゲートライン（１５）と共に形成される。
ゲート電極（１２）の材料としてはアルミニウム（Ａ
ｌ）、銅（Ｃｕ）またはクロム（Ｃｒ）などの金属物質
が使用されて、蝕刻液としては（ＮＨ４）２Ｓ２Ｏ８溶
液などが使用される。
Ｔの製造方法を段階的に図示する図面である。図３ａを
参照すると、ゲート電極（１２）が形成される。ゲート
電極（１２）は透明基板（１０）上にスパッタリング
（Sputtering）などの方法で金属薄膜を形成した後、湿
式方法を含むフォトリソグラフィー方法でパターンニン
グすることでゲートライン（１５）と共に形成される。
ゲート電極（１２）の材料としてはアルミニウム（Ａ
ｌ）、銅（Ｃｕ）またはクロム（Ｃｒ）などの金属物質
が使用されて、蝕刻液としては（ＮＨ４）２Ｓ２Ｏ８溶
液などが使用される。
【００１０】図３ｂを参照すると、ゲート電極（１２）
が形成された透明基板（１０）上にゲート絶縁膜（１
４）、活性層（１６）及びオーミック接触層（１８）が
積層される。ゲート絶縁膜（１４）は窒化シリコン（Ｓ
ｉＮｘ）または酸化シリコン（ＳｉＯｘ）の絶縁物質を
透明基板（１０）上に全面蒸着することで形成される。
ゲート絶縁膜（１４）上に非晶質シリコン（ａ−Ｓi）
及び不純物がトッピングされた非晶質シリコン（ｎ＋ａ
−Ｓi）は化学気相蒸着（Chemical Vapor Depositio
n：以下″ＣＶＤ″という）方法を利用して順次的に積
層する。このような非晶質シリコン（ａ−Ｓi）及び不
純物がトッピングされた非晶質シリコン（ｎ＋ａ−Ｓ
i）層を乾式蝕刻を含めたフォトリソグラフィー方法を
利用してパターンニングして活性層（１６）及びオーミ
ック接触層（１８）を形成する。
が形成された透明基板（１０）上にゲート絶縁膜（１
４）、活性層（１６）及びオーミック接触層（１８）が
積層される。ゲート絶縁膜（１４）は窒化シリコン（Ｓ
ｉＮｘ）または酸化シリコン（ＳｉＯｘ）の絶縁物質を
透明基板（１０）上に全面蒸着することで形成される。
ゲート絶縁膜（１４）上に非晶質シリコン（ａ−Ｓi）
及び不純物がトッピングされた非晶質シリコン（ｎ＋ａ
−Ｓi）は化学気相蒸着（Chemical Vapor Depositio
n：以下″ＣＶＤ″という）方法を利用して順次的に積
層する。このような非晶質シリコン（ａ−Ｓi）及び不
純物がトッピングされた非晶質シリコン（ｎ＋ａ−Ｓ
i）層を乾式蝕刻を含めたフォトリソグラフィー方法を
利用してパターンニングして活性層（１６）及びオーミ
ック接触層（１８）を形成する。
【００１１】図３ｃを参照すると、オーミック接触層
（１８）上にソース電極（２０）及びドレイン電極（２
２）が形成される。ソース電極（２０）及びドレイン電
極（２２）はゲート絶縁膜（１４）上にスパッタリング
方法を通してオーミック接触層（１８）を囲むように金
属層を形成した後湿式蝕刻方法を含めたフォトリソグラ
フィー方法でパターンニングしてデータライン（１３）
と共に形成される。このソース電極（２０）及びドレイ
ン電極（２２）としてはモリブデン（Ｍｏ）、ＭｏＷ、
ＭｏＴａまたはＭｏＮｂなどのモリブデン合金（Ｍｏ
alloy）を使用して、蝕刻液としては（ＮＨ４）２Ｓ２
Ｏ８溶液などが使用される。この次、図３ｄのようにソ
ース電極及びドレイン電極（２２）をマスクで利用して
露出されたオーミック接触層（１８）を乾式蝕刻するこ
とでソース電極（２０）及びドレイン電極（２２）の間
を通して活性層（１６）が露出されるようにする。
（１８）上にソース電極（２０）及びドレイン電極（２
２）が形成される。ソース電極（２０）及びドレイン電
極（２２）はゲート絶縁膜（１４）上にスパッタリング
方法を通してオーミック接触層（１８）を囲むように金
属層を形成した後湿式蝕刻方法を含めたフォトリソグラ
フィー方法でパターンニングしてデータライン（１３）
と共に形成される。このソース電極（２０）及びドレイ
ン電極（２２）としてはモリブデン（Ｍｏ）、ＭｏＷ、
ＭｏＴａまたはＭｏＮｂなどのモリブデン合金（Ｍｏ
alloy）を使用して、蝕刻液としては（ＮＨ４）２Ｓ２
Ｏ８溶液などが使用される。この次、図３ｄのようにソ
ース電極及びドレイン電極（２２）をマスクで利用して
露出されたオーミック接触層（１８）を乾式蝕刻するこ
とでソース電極（２０）及びドレイン電極（２２）の間
を通して活性層（１６）が露出されるようにする。
【００１２】図３ｅを参照すると、保護層（２４）がゲ
ート絶縁膜（１４）上にソース電極（２０）及びドレイ
ン電極（２２）を囲むように形成される。保護層（２
４）は絶縁物質を全面蒸着した後、パターンニングする
ことで形成される。この場合、ドレイン電極（２２）上
の保護層（２４）にはコンタクトホール（３０）が形成
される。保護層（２４）は窒化シリコン（ＳｉＮｘ）ま
たは酸化シリコン（ＳｉＯｘ）の無機絶縁物質またはア
クリル系（Acryl）有機化合物、テフロン（登録商標）
（Teflon）、ＢＣＢ（Benzocyclobutene）、サイトップ
（Cytop）またはＰＦＣＢ（Perfluorocyclobutane）な
どの誘電常数が小さい有機絶縁物で形成される。
ート絶縁膜（１４）上にソース電極（２０）及びドレイ
ン電極（２２）を囲むように形成される。保護層（２
４）は絶縁物質を全面蒸着した後、パターンニングする
ことで形成される。この場合、ドレイン電極（２２）上
の保護層（２４）にはコンタクトホール（３０）が形成
される。保護層（２４）は窒化シリコン（ＳｉＮｘ）ま
たは酸化シリコン（ＳｉＯｘ）の無機絶縁物質またはア
クリル系（Acryl）有機化合物、テフロン（登録商標）
（Teflon）、ＢＣＢ（Benzocyclobutene）、サイトップ
（Cytop）またはＰＦＣＢ（Perfluorocyclobutane）な
どの誘電常数が小さい有機絶縁物で形成される。
【００１３】図３ｇを参考すると、保護層（２４）上に
ドレイン電極（２２）と接触する画素電極（２６）が形
成される。画素電極（２６）は透明電導性物質を保護層
（２４）上に蒸着した後、パターンニングすることで形
成される。画素電極（２６）としてはＩＴＯ、ＩＺＯ、
ＩＴＺＯなどが使用される。画素電極（２６）はドレイ
ン電極（２２）とコンタクトホール（３０）を通して電
気的に接触する。
ドレイン電極（２２）と接触する画素電極（２６）が形
成される。画素電極（２６）は透明電導性物質を保護層
（２４）上に蒸着した後、パターンニングすることで形
成される。画素電極（２６）としてはＩＴＯ、ＩＺＯ、
ＩＴＺＯなどが使用される。画素電極（２６）はドレイ
ン電極（２２）とコンタクトホール（３０）を通して電
気的に接触する。
【００１４】図３ｆを参照すると、画素電極（２６）が
形成された基板上に配向膜（２８）を形成する。配向膜
を形成する前に、保護層（２４）と画素電極（２６）が
形成された基板の歪を除く焼成及びアニーリング（Anne
aling）作業と、ＴＦＴのオン/オフ（On/Off）の正常可
否を確認するために電気的な信号を印加する検査作業が
遂行される。
形成された基板上に配向膜（２８）を形成する。配向膜
を形成する前に、保護層（２４）と画素電極（２６）が
形成された基板の歪を除く焼成及びアニーリング（Anne
aling）作業と、ＴＦＴのオン/オフ（On/Off）の正常可
否を確認するために電気的な信号を印加する検査作業が
遂行される。
【００１５】検査作業を通して正常動作が確認されると
ローラーによりポリイミド（Polymide：以下″ＰＩ″と
いう）樹脂をプリントすることで１０００Å以下の初期
背向膜（２８）を形成して前記配向膜（２８）上をルビ
ング（Rubbing）することで正常の配向膜（２８）を形
成するようになる。図４は従来のＩＰＳモード液晶表示
装置のＴＦＴ基板に対する電極配置であり、図５は図４
に図示されたＴＦＴ基板をＢ−Ｂ′線により切り取った
断面図である。
ローラーによりポリイミド（Polymide：以下″ＰＩ″と
いう）樹脂をプリントすることで１０００Å以下の初期
背向膜（２８）を形成して前記配向膜（２８）上をルビ
ング（Rubbing）することで正常の配向膜（２８）を形
成するようになる。図４は従来のＩＰＳモード液晶表示
装置のＴＦＴ基板に対する電極配置であり、図５は図４
に図示されたＴＦＴ基板をＢ−Ｂ′線により切り取った
断面図である。
【００１６】図４及び図５を参照すると、ＩＰＳモード
液晶表示装置はデータライン（３３）とゲートライン
（３５）の交差部に形成されたＴＦＴが形成されて、デ
ータライン（３３）とゲートライン（３５）の間の画素
領域に画素電極（４６）と共通電極（４４）が形成され
る。
液晶表示装置はデータライン（３３）とゲートライン
（３５）の交差部に形成されたＴＦＴが形成されて、デ
ータライン（３３）とゲートライン（３５）の間の画素
領域に画素電極（４６）と共通電極（４４）が形成され
る。
【００１７】ＴＦＴは透明基板（３１）上に形成されて
ゲートライン（３５）に接続されたゲート電極（３
２）、データライン（３３）に接続されたソース電極
（４０）及び画素電極（４６）に接続されたドレイン電
極（４２）を含む。
ゲートライン（３５）に接続されたゲート電極（３
２）、データライン（３３）に接続されたソース電極
（４０）及び画素電極（４６）に接続されたドレイン電
極（４２）を含む。
【００１８】透明基板（３１）にはアルミニウム（Ａ
ｌ）、銅（Ｃｕ）またはクロム（Ｃｒ）などの金属を蒸
着してパターンニングしてゲート電極（３２）、ゲート
ライン（３５）及び共通電極（４４）が形成される。こ
こで、共通電極（４４）は画素セル領域内で三つ列のス
トライプ（Stripe）形態でパターンニングされる。
ｌ）、銅（Ｃｕ）またはクロム（Ｃｒ）などの金属を蒸
着してパターンニングしてゲート電極（３２）、ゲート
ライン（３５）及び共通電極（４４）が形成される。こ
こで、共通電極（４４）は画素セル領域内で三つ列のス
トライプ（Stripe）形態でパターンニングされる。
【００１９】ゲート電極（３２）及び共通電極（４４）
が形成された背面基板（３１）上には窒化シリコン（Ｓ
ｉＮｘ）または酸化シリコン（ＳｉＯｘ）などの誘電体
からなるゲート絶縁膜（３４）が全面蒸着される。この
ゲート絶縁膜（３４）の上にはａ−Ｓiからなる活性層
（３６）とａ−Ｓiにｎ＋イオンがトッピングされたオ
ーミック接触層（３８）が順次的に形成される。オーミ
ック接触層（３８）の上には金属からなるソース電極
（４０）及びドレイン電極（４２）とデータ電極（３
８）が形成される。ソース電極（４０）及びドレイン電
極（４２）はすでに設定されたチャンネル幅ほど離隔さ
れるようにパターンニングされる。そしてＩＴＯがドレ
イン電極（４２）とゲート絶縁膜（３４）の上に蒸着さ
れた後、パターンニングされることで画素電極（４６）
が形成される。ここで、画素電極（４６）はドレイン電
極（４２）に接触されて画素セル領域内で共通電極（４
４）と交番になるように二列のストライプ形態でパター
ンニングされる。ここで、ソース電極（４０）及びドレ
イン電極（４２）の間に形成されたオーミック接触層
（３８）がエッチングされて活性層（３６）を露出させ
るようになる。そして無機絶縁物質または誘電常数が小
さい油脂絶縁膜などで保護層（４８）が透明基板（３
１）上に全面蒸着されてＴＦＴを覆うようになる。
が形成された背面基板（３１）上には窒化シリコン（Ｓ
ｉＮｘ）または酸化シリコン（ＳｉＯｘ）などの誘電体
からなるゲート絶縁膜（３４）が全面蒸着される。この
ゲート絶縁膜（３４）の上にはａ−Ｓiからなる活性層
（３６）とａ−Ｓiにｎ＋イオンがトッピングされたオ
ーミック接触層（３８）が順次的に形成される。オーミ
ック接触層（３８）の上には金属からなるソース電極
（４０）及びドレイン電極（４２）とデータ電極（３
８）が形成される。ソース電極（４０）及びドレイン電
極（４２）はすでに設定されたチャンネル幅ほど離隔さ
れるようにパターンニングされる。そしてＩＴＯがドレ
イン電極（４２）とゲート絶縁膜（３４）の上に蒸着さ
れた後、パターンニングされることで画素電極（４６）
が形成される。ここで、画素電極（４６）はドレイン電
極（４２）に接触されて画素セル領域内で共通電極（４
４）と交番になるように二列のストライプ形態でパター
ンニングされる。ここで、ソース電極（４０）及びドレ
イン電極（４２）の間に形成されたオーミック接触層
（３８）がエッチングされて活性層（３６）を露出させ
るようになる。そして無機絶縁物質または誘電常数が小
さい油脂絶縁膜などで保護層（４８）が透明基板（３
１）上に全面蒸着されてＴＦＴを覆うようになる。
【００２０】以後、保護層（４８）が形成された基板上
に配向膜（５０）を形成する。配向膜を形成する前に、
保護層（４８）が形成された基板（３１）上の歪を除く
焼成及びアニーリング作業とＴＦＴのオン/オフ（On/Of
f）の正常可否を確認するために電気的な信号を印加す
る検査作業が遂行さる。
に配向膜（５０）を形成する。配向膜を形成する前に、
保護層（４８）が形成された基板（３１）上の歪を除く
焼成及びアニーリング作業とＴＦＴのオン/オフ（On/Of
f）の正常可否を確認するために電気的な信号を印加す
る検査作業が遂行さる。
【００２１】検査作業を通して正常動作が確認されると
ローラーによりＰＩをプリントすることで１０００Å以
下の初期配向膜（５０）を形成して前記配向膜（５０）
上をルビングすることで正常の配向膜（５０）を形成す
るようになる。
ローラーによりＰＩをプリントすることで１０００Å以
下の初期配向膜（５０）を形成して前記配向膜（５０）
上をルビングすることで正常の配向膜（５０）を形成す
るようになる。
【００２２】しかし、従来のＴＮ及びＩＰＳモード液晶
表示装置を製造するにおいて、アニーリング、電気的信
号の印加、ＰＩプリント及びルビング作用などのマスク
工程が多くなってこれにより工程時間が長くなる短所が
ある。
表示装置を製造するにおいて、アニーリング、電気的信
号の印加、ＰＩプリント及びルビング作用などのマスク
工程が多くなってこれにより工程時間が長くなる短所が
ある。
【００２３】
【発明が解決しようとする課題】従って、本発明の目的
はポリイミド樹脂を塗布することで保護層と配向膜の機
能を同時に遂行させるようにして製造工程を単純化させ
た液晶表示装置及びその製造方法を提供することにあ
る。
はポリイミド樹脂を塗布することで保護層と配向膜の機
能を同時に遂行させるようにして製造工程を単純化させ
た液晶表示装置及びその製造方法を提供することにあ
る。
【００２４】
【課題を解決するための手段】前記目的を達成するため
に、本発明による液晶表示装置は、液晶セルなどがマト
リックス形態で配列された液晶表示装置において、スキ
ャン信号が供給されるゲートラインと、データ信号が供
給されるデータラインと、前記ゲートラインとデータラ
インが交差されて形成された画素領域に形成されて液晶
セルを駆動するための画素電極と、前記スキャン信号に
応答して前記データ信号を前記画素電極に切り換えるた
めの薄膜トランジスタと、前記ゲートライン、データラ
イン及び画素電極を含む信号配線などと薄膜トランジス
タを保護すると共に液晶の初期配向膜方向を決定するた
めに基板上に全面塗布された配向膜とを具備する。
に、本発明による液晶表示装置は、液晶セルなどがマト
リックス形態で配列された液晶表示装置において、スキ
ャン信号が供給されるゲートラインと、データ信号が供
給されるデータラインと、前記ゲートラインとデータラ
インが交差されて形成された画素領域に形成されて液晶
セルを駆動するための画素電極と、前記スキャン信号に
応答して前記データ信号を前記画素電極に切り換えるた
めの薄膜トランジスタと、前記ゲートライン、データラ
イン及び画素電極を含む信号配線などと薄膜トランジス
タを保護すると共に液晶の初期配向膜方向を決定するた
めに基板上に全面塗布された配向膜とを具備する。
【００２５】本発明による異なる液晶表示装置は、液晶
セルなどがマトリックス形態で配列された液晶表示装置
において、スキャン信号が供給されるゲートラインと、
データ信号が供給されるデータラインと、前記ゲートラ
インとデータラインが交差されて形成された画素領域に
形成されて液晶セルを駆動するための画素電極及び共通
電極と、前記スキャン信号に応答して前記データ信号を
前記画素電極に切り換えるための薄膜トランジスタと、
前記ゲートライン、データライン及び画素電極及び共通
電極を含む信号配線などと薄膜トランジスタを保護する
と共に液晶の初期配向膜方向を決定するために基板上に
全面塗布された配向膜とを具備する。
セルなどがマトリックス形態で配列された液晶表示装置
において、スキャン信号が供給されるゲートラインと、
データ信号が供給されるデータラインと、前記ゲートラ
インとデータラインが交差されて形成された画素領域に
形成されて液晶セルを駆動するための画素電極及び共通
電極と、前記スキャン信号に応答して前記データ信号を
前記画素電極に切り換えるための薄膜トランジスタと、
前記ゲートライン、データライン及び画素電極及び共通
電極を含む信号配線などと薄膜トランジスタを保護する
と共に液晶の初期配向膜方向を決定するために基板上に
全面塗布された配向膜とを具備する。
【００２６】本発明による液晶表示装置の製造方法は、
基板上にゲートラインと薄膜トランジスタのゲート電極
を形成する段階と、ゲート絶縁層を全面塗布する段階
と、前記薄膜トランジスタの半導体層を形成する段階
と、データラインと薄膜トランジスタのソース及びドレ
イン電極を形成する段階と、前記ドレイン電極と接触す
るように画素電極を形成する段階と、前記ゲート電極、
データ電極及び画素電極を含む配線など及び前記薄膜ト
ランジスタを保護すると共に液晶の初期配向膜方向を決
定するための配向膜を全面形成する段階を含む。
基板上にゲートラインと薄膜トランジスタのゲート電極
を形成する段階と、ゲート絶縁層を全面塗布する段階
と、前記薄膜トランジスタの半導体層を形成する段階
と、データラインと薄膜トランジスタのソース及びドレ
イン電極を形成する段階と、前記ドレイン電極と接触す
るように画素電極を形成する段階と、前記ゲート電極、
データ電極及び画素電極を含む配線など及び前記薄膜ト
ランジスタを保護すると共に液晶の初期配向膜方向を決
定するための配向膜を全面形成する段階を含む。
【００２７】本発明による異なる液晶表示装置の製造方
法は基板上にゲートラインと薄膜トランジスタのゲート
電極及び共通電極を形成する段階と、ゲート絶縁層を全
面塗布する段階と、前記薄膜トランジスタの半導体層を
形成する段階と、データラインと薄膜トランジスタのソ
ース及びドレイン電極を形成する段階と、前記ドレイン
電極と接触されるように画素電極を形成する段階と、前
記ゲート電極、データ電極、画素電極及び共通電極を含
む信号配線など及び前記薄膜トランジスタを保護すると
共に液晶の初期配向膜を決定するための配向膜を全面形
成する段階を含む。
法は基板上にゲートラインと薄膜トランジスタのゲート
電極及び共通電極を形成する段階と、ゲート絶縁層を全
面塗布する段階と、前記薄膜トランジスタの半導体層を
形成する段階と、データラインと薄膜トランジスタのソ
ース及びドレイン電極を形成する段階と、前記ドレイン
電極と接触されるように画素電極を形成する段階と、前
記ゲート電極、データ電極、画素電極及び共通電極を含
む信号配線など及び前記薄膜トランジスタを保護すると
共に液晶の初期配向膜を決定するための配向膜を全面形
成する段階を含む。
【００２８】本発明によるまた異なる液晶表示装置の製
造方法は、基板上にゲートラインと薄膜トランジスタの
ゲート電極を形成する段階と、ゲート絶縁層を全面塗布
する段階と、前記薄膜トランジスタの半導体層を形成す
る段階と、データラインとソース及びドレイン電極を形
成する段階と、前記ドレイン電極と接触されるように画
素電極と共通電極を形成する段階と、前記ゲート電極、
データ電極、画素電極及び共通電極を含む信号配線など
及び前記薄膜トランジスタを保護すると共に液晶の初期
配向膜を決定するための配向膜を全面形成する段階を含
む。
造方法は、基板上にゲートラインと薄膜トランジスタの
ゲート電極を形成する段階と、ゲート絶縁層を全面塗布
する段階と、前記薄膜トランジスタの半導体層を形成す
る段階と、データラインとソース及びドレイン電極を形
成する段階と、前記ドレイン電極と接触されるように画
素電極と共通電極を形成する段階と、前記ゲート電極、
データ電極、画素電極及び共通電極を含む信号配線など
及び前記薄膜トランジスタを保護すると共に液晶の初期
配向膜を決定するための配向膜を全面形成する段階を含
む。
【００２９】
【作用】本発明による液晶表示装置及びその製造方法は
液晶表示装置の製造過程の中、基板から配向膜まで形成
する段階でソース及びドレイン電極上に画素電極をパタ
ーンニングしてすぐポリイミド樹脂を全面蒸着すること
で保護層及び配向膜の機能を同時に遂行するようにな
る。
液晶表示装置の製造過程の中、基板から配向膜まで形成
する段階でソース及びドレイン電極上に画素電極をパタ
ーンニングしてすぐポリイミド樹脂を全面蒸着すること
で保護層及び配向膜の機能を同時に遂行するようにな
る。
【００３０】
【発明の実施態様】以下、図６乃至図１４を参照して本
発明の好ましい実施例に対して説明する。図６は本発明
の実施例によるＴＮモード液晶表示装置のＴＦＴ基板に
対する電極配置を図示した平面図である。
発明の好ましい実施例に対して説明する。図６は本発明
の実施例によるＴＮモード液晶表示装置のＴＦＴ基板に
対する電極配置を図示した平面図である。
【００３１】図７は図６に図示されたＴＦＴ基板をＣ−
Ｃ′線により切り取った断面図である。図６及び図７を
結びつけて参照すると、ゲートライン（６５）とデータ
ライン（６３）の交差部に形成されたＴＦＴと、ゲート
ライン（６５）とデータライン（６３）の交差構造で設
けられた画素領域に形成された画素電極（７６）とを具
備する。
Ｃ′線により切り取った断面図である。図６及び図７を
結びつけて参照すると、ゲートライン（６５）とデータ
ライン（６３）の交差部に形成されたＴＦＴと、ゲート
ライン（６５）とデータライン（６３）の交差構造で設
けられた画素領域に形成された画素電極（７６）とを具
備する。
【００３２】ＴＦＴは基板（６０）上に形成された、ゲ
ート電極（６２）、ゲート絶縁膜（６４）、活性層（６
８）、ソース電極（７０）及びドレイン電極（７２）が
順次的に積層されて構成される。ゲート電極（６２）は
ゲートライン（６５）と連結されて、ソース電極（７
０）はデータライン（６３）と連結される。
ート電極（６２）、ゲート絶縁膜（６４）、活性層（６
８）、ソース電極（７０）及びドレイン電極（７２）が
順次的に積層されて構成される。ゲート電極（６２）は
ゲートライン（６５）と連結されて、ソース電極（７
０）はデータライン（６３）と連結される。
【００３３】このような、ＴＦＴはゲート電極（６２）
に印加されるスキャンパルス供給期間の間にデータライ
ン（６３）上のデータ信号を画素電極（７６）に供給し
て液晶セルを駆動するようになる。画素電極（７６）は
透明電導性物質であるインジウム−真鍮−オキサイド
（ＩＴＯ）、インジウム−亜鉛−オキサイド（ＩＺ
Ｏ）、インジウム−真鍮−亜鉛−オキサイド（ＩＴＺ
Ｏ）などが使用される。ゲート絶縁膜（６４）は無機絶
縁膜で形成されて、配向膜（７８）はＰＩ樹脂で形成さ
れる。
に印加されるスキャンパルス供給期間の間にデータライ
ン（６３）上のデータ信号を画素電極（７６）に供給し
て液晶セルを駆動するようになる。画素電極（７６）は
透明電導性物質であるインジウム−真鍮−オキサイド
（ＩＴＯ）、インジウム−亜鉛−オキサイド（ＩＺ
Ｏ）、インジウム−真鍮−亜鉛−オキサイド（ＩＴＺ
Ｏ）などが使用される。ゲート絶縁膜（６４）は無機絶
縁膜で形成されて、配向膜（７８）はＰＩ樹脂で形成さ
れる。
【００３４】図８ａ乃至図８ｆは図７に図示されたＴＦ
Ｔの製造方法を段階的に図示する図面である。図８ａを
参照すると、ゲート電極（６２）が形成される。ゲート
電極（６２）は透明基板（６０）上にスパッタリングな
どの方法で金属薄膜を形成した後、湿式方法を含むフォ
トリソグラフィー方法でパターンニングすることでゲー
トライン（６５）と共に形成される。ゲート電極（６
２）の材料としてはアルミニウム（Ａｌ）、銅（Ｃｕ）
またはクロム（Ｃｒ）などの金属物質が使用されて、蝕
刻液としては（ＮＨ４）２Ｓ２Ｏ８溶液などが使用され
る。
Ｔの製造方法を段階的に図示する図面である。図８ａを
参照すると、ゲート電極（６２）が形成される。ゲート
電極（６２）は透明基板（６０）上にスパッタリングな
どの方法で金属薄膜を形成した後、湿式方法を含むフォ
トリソグラフィー方法でパターンニングすることでゲー
トライン（６５）と共に形成される。ゲート電極（６
２）の材料としてはアルミニウム（Ａｌ）、銅（Ｃｕ）
またはクロム（Ｃｒ）などの金属物質が使用されて、蝕
刻液としては（ＮＨ４）２Ｓ２Ｏ８溶液などが使用され
る。
【００３５】図８ｂを参照すると、ゲート電極（６２）
が形成された透明基板（６０）上にゲート絶縁膜（６
４）、活性層（６６）及びオーミック接触層（６８）が
積層される。
が形成された透明基板（６０）上にゲート絶縁膜（６
４）、活性層（６６）及びオーミック接触層（６８）が
積層される。
【００３６】ゲート絶縁膜（６４）は窒化シリコン（Ｓ
ｉＮｘ）または酸化シリコン（ＳｉＯｘ）の絶縁物質を
透明基板（６０）上に全面蒸着することで形成される。
ゲート絶縁膜（６４）上に非晶質シリコン（ａ−Ｓi）
及び不純物がトッピングされた非晶質シリコン（ｎ＋ａ
−Ｓi）はＣＶＤ方法を利用して順次的に積層する。こ
のような非晶質シリコン（ｎ＋ａ−Ｓi）層を乾式蝕刻
を含めたフォトリソグラフィー方法を利用してパターン
ニングして活性層（６６）及びオーミック接触層（６
８）を形成する。
ｉＮｘ）または酸化シリコン（ＳｉＯｘ）の絶縁物質を
透明基板（６０）上に全面蒸着することで形成される。
ゲート絶縁膜（６４）上に非晶質シリコン（ａ−Ｓi）
及び不純物がトッピングされた非晶質シリコン（ｎ＋ａ
−Ｓi）はＣＶＤ方法を利用して順次的に積層する。こ
のような非晶質シリコン（ｎ＋ａ−Ｓi）層を乾式蝕刻
を含めたフォトリソグラフィー方法を利用してパターン
ニングして活性層（６６）及びオーミック接触層（６
８）を形成する。
【００３７】図８ｃを参照すると、オーミック接触層
（６８）上にソース電極（７０）及びドレイン電極（７
２）が形成される。
（６８）上にソース電極（７０）及びドレイン電極（７
２）が形成される。
【００３８】ソース電極（７０）及びドレイン電極（７
２）はゲート絶縁膜（６４）上にスパッタリング方法を
通してオーミック接触層（６８）を囲むように金属層を
形成した後湿式蝕刻方法を含めたフォトリソグラフィー
方法でパターンニングしてデータライン（６３）と共に
形成される。このソース電極（７０）及びドレイン電極
（７２）としてはＭｏ、ＭｏＷ、ＭｏＴａまたはＭｏＮ
ｂなどのモリブデン合金を使用して、蝕刻液としては
（ＮＨ４）２Ｓ２Ｏ８溶液などが使用される。
２）はゲート絶縁膜（６４）上にスパッタリング方法を
通してオーミック接触層（６８）を囲むように金属層を
形成した後湿式蝕刻方法を含めたフォトリソグラフィー
方法でパターンニングしてデータライン（６３）と共に
形成される。このソース電極（７０）及びドレイン電極
（７２）としてはＭｏ、ＭｏＷ、ＭｏＴａまたはＭｏＮ
ｂなどのモリブデン合金を使用して、蝕刻液としては
（ＮＨ４）２Ｓ２Ｏ８溶液などが使用される。
【００３９】図８ｄを参照すると、ソース及びドレイン
電極（７０、７２）上に透明な電導性物質であるＩＴ
Ｏ、ＩＺＯ、ＩＴＺＯを蒸着してＴＦＴと対応される部
分を除いた部分に画素電極（７６）を形成する。
電極（７０、７２）上に透明な電導性物質であるＩＴ
Ｏ、ＩＺＯ、ＩＴＺＯを蒸着してＴＦＴと対応される部
分を除いた部分に画素電極（７６）を形成する。
【００４０】図８ｅを参照すると、ソース電極（７０）
及びドレイン電極（７２）をマスクで利用して露出され
たオーミック接触層（６８）を乾式蝕刻することでソー
ス電極（７０）及びドレイン電極（７２）の間を通して
活性層（６６）が露出されるようにする。
及びドレイン電極（７２）をマスクで利用して露出され
たオーミック接触層（６８）を乾式蝕刻することでソー
ス電極（７０）及びドレイン電極（７２）の間を通して
活性層（６６）が露出されるようにする。
【００４１】図８ｆを参照すると、画素電極（７６）が
形成された基板上に配向膜（７８）を形成する。配向膜
を形成する前に、画素電極（７６）が形成された基板の
歪を除くために熱処理をするアニーリング作業とＴＦＴ
のオン/オフ（On/Off）の正常可否を確認するために電
気的な信号を印加する検査作業が遂行される。
形成された基板上に配向膜（７８）を形成する。配向膜
を形成する前に、画素電極（７６）が形成された基板の
歪を除くために熱処理をするアニーリング作業とＴＦＴ
のオン/オフ（On/Off）の正常可否を確認するために電
気的な信号を印加する検査作業が遂行される。
【００４２】検査作業を通して正常動作が確認されると
ローラーにより保護層（２４）と配向膜（２８）の役割
を同時にするＰＩ樹脂をプリンターすることで初期配向
膜（１０００Å、以下：７８）を塗布して前記配向膜
（７８）上をルビング（Rubbing）することで正常の配
向膜（７８）を形成するようになる。
ローラーにより保護層（２４）と配向膜（２８）の役割
を同時にするＰＩ樹脂をプリンターすることで初期配向
膜（１０００Å、以下：７８）を塗布して前記配向膜
（７８）上をルビング（Rubbing）することで正常の配
向膜（７８）を形成するようになる。
【００４３】図９は本発明による第２実施例によるＩＰ
Ｓモード液晶表示装置のＴＦＴ基板に対する電極配置図
である。
Ｓモード液晶表示装置のＴＦＴ基板に対する電極配置図
である。
【００４４】図１０は図９に図示されたＴＦＴ基板をＤ
−Ｄ′線により切り取った断面図である。図９及び図１
０を参照すると、ＩＰＳモード液晶表示装置はデータラ
イン（８３）とゲートライン（８５）の交差部に形成さ
れたＴＦＴが形成されて、データライン（８３）とゲー
トライン（８５）の間の画素領域に画素電極（９６）と
共通電極（１００）が形成される。
−Ｄ′線により切り取った断面図である。図９及び図１
０を参照すると、ＩＰＳモード液晶表示装置はデータラ
イン（８３）とゲートライン（８５）の交差部に形成さ
れたＴＦＴが形成されて、データライン（８３）とゲー
トライン（８５）の間の画素領域に画素電極（９６）と
共通電極（１００）が形成される。
【００４５】ＴＦＴは透明基板（８０）上に形成されて
ゲートライン（８５）に接続されたゲート電極（８
２）、データライン（８３）に接続されたソース電極
（９０）及び画素電極（９６）に接続されたドレイン電
極（９２）を含む。
ゲートライン（８５）に接続されたゲート電極（８
２）、データライン（８３）に接続されたソース電極
（９０）及び画素電極（９６）に接続されたドレイン電
極（９２）を含む。
【００４６】透明基板（８０）にはアルミニウム（Ａ
ｌ）、銅（Ｃｕ）またはクロム（Ｃｒ）などの金属を蒸
着してパターンニングしてゲート電極（８２）が形成さ
れる。ゲート電極（８２）が形成された透明基板（８
０）上には窒化シリコン（ＳｉＮｘ）などの無機誘電体
からなるゲート絶縁膜（８４）が全面蒸着される。この
ゲート絶縁膜（８４）の上にはａ−Ｓiからなる活性層
（８６）とａ−Ｓiにｎ＋イオンがトッピングされたオ
ーミック接触層（８８）が順次的に形成される。オーミ
ック接触層（８８）の上には金属からなるソース電極
（９０）及びドレイン電極（９２）とデータ電極（８
３）が形成される。ソース電極（９０）及びドレイン電
極（９２）はすでに設定されたチャンネル幅ほど離隔さ
れるようにパターンニングされる。そしてＩＴＯがドレ
イン電極（９２）とゲート絶縁膜（８４）の上に蒸着さ
れた後、パターンニングされることで画素電極（４６）
が形成される。ここで、共通電極（１００）は画素セル
領域の内でストライプ形態でパターンニングされる。こ
の際、画素電極（９６）はドレイン電極（９２）に接続
されて画素セル領域の内で共通電極（１００）と交番に
なるようにストライプ形態でパターンニングされる。
ｌ）、銅（Ｃｕ）またはクロム（Ｃｒ）などの金属を蒸
着してパターンニングしてゲート電極（８２）が形成さ
れる。ゲート電極（８２）が形成された透明基板（８
０）上には窒化シリコン（ＳｉＮｘ）などの無機誘電体
からなるゲート絶縁膜（８４）が全面蒸着される。この
ゲート絶縁膜（８４）の上にはａ−Ｓiからなる活性層
（８６）とａ−Ｓiにｎ＋イオンがトッピングされたオ
ーミック接触層（８８）が順次的に形成される。オーミ
ック接触層（８８）の上には金属からなるソース電極
（９０）及びドレイン電極（９２）とデータ電極（８
３）が形成される。ソース電極（９０）及びドレイン電
極（９２）はすでに設定されたチャンネル幅ほど離隔さ
れるようにパターンニングされる。そしてＩＴＯがドレ
イン電極（９２）とゲート絶縁膜（８４）の上に蒸着さ
れた後、パターンニングされることで画素電極（４６）
が形成される。ここで、共通電極（１００）は画素セル
領域の内でストライプ形態でパターンニングされる。こ
の際、画素電極（９６）はドレイン電極（９２）に接続
されて画素セル領域の内で共通電極（１００）と交番に
なるようにストライプ形態でパターンニングされる。
【００４７】図１１ａ乃至図１１ｆは図１０に図示され
たＴＦＴの製造方法を段階的に図示する図面である。図
１１ａを参照すると、ゲート電極（８２）が形成され
る。ゲート電極（８２）は透明基板（８０）上にスパッ
タリングなどの方法で金属薄膜を形成した後、湿式方法
を含むフォトリソグラフィー方法でパターンニングする
ことでゲートライン（８５）と共に形成される。ゲート
電極（８２）の材料としてはアルミニウム（Ａｌ）、銅
（Ｃｕ）またはクロム（Ｃｒ）などの金属物質が使用さ
れて、蝕刻液としては（ＮＨ４）２Ｓ２Ｏ８溶液などが
使用される。
たＴＦＴの製造方法を段階的に図示する図面である。図
１１ａを参照すると、ゲート電極（８２）が形成され
る。ゲート電極（８２）は透明基板（８０）上にスパッ
タリングなどの方法で金属薄膜を形成した後、湿式方法
を含むフォトリソグラフィー方法でパターンニングする
ことでゲートライン（８５）と共に形成される。ゲート
電極（８２）の材料としてはアルミニウム（Ａｌ）、銅
（Ｃｕ）またはクロム（Ｃｒ）などの金属物質が使用さ
れて、蝕刻液としては（ＮＨ４）２Ｓ２Ｏ８溶液などが
使用される。
【００４８】図１１ｂを参照すると、ゲート電極（８
２）が形成された透明基板（８０）上にゲート絶縁膜
（８４）、活性層（８６）及びオーミック接触層（８
８）が積層される。
２）が形成された透明基板（８０）上にゲート絶縁膜
（８４）、活性層（８６）及びオーミック接触層（８
８）が積層される。
【００４９】ゲート絶縁膜（８４）は窒化シリコン（Ｓ
ｉＮｘ）または酸化シリコン（ＳｉＯｘ）の絶縁物質を
透明基板（８０）上に全面蒸着することで形成される。
ゲート絶縁膜（８４）上に非晶質シリコン（ａ−Ｓi）
及び不純物がトッピングされた非晶質シリコン（ｎ＋ａ
−Ｓi）をＣＶＤ方法を利用して順次的に積層する。こ
のような非晶質シリコン（ａ−Ｓi）及び不純物がトッ
ピングされた非晶質シリコン（ｎ＋ａ−Ｓi）層を乾式
蝕刻を含めた方法を利用してパターンニングして活性層
（８６）及びオーミック接触層（８８）を形成する。
ｉＮｘ）または酸化シリコン（ＳｉＯｘ）の絶縁物質を
透明基板（８０）上に全面蒸着することで形成される。
ゲート絶縁膜（８４）上に非晶質シリコン（ａ−Ｓi）
及び不純物がトッピングされた非晶質シリコン（ｎ＋ａ
−Ｓi）をＣＶＤ方法を利用して順次的に積層する。こ
のような非晶質シリコン（ａ−Ｓi）及び不純物がトッ
ピングされた非晶質シリコン（ｎ＋ａ−Ｓi）層を乾式
蝕刻を含めた方法を利用してパターンニングして活性層
（８６）及びオーミック接触層（８８）を形成する。
【００５０】図１１ｃを参照すると、オーミック接触層
（８８）上にソース電極（９０）及びドレイン電極（９
２）が形成される。
（８８）上にソース電極（９０）及びドレイン電極（９
２）が形成される。
【００５１】ソース電極（９０）及びドレイン電極（９
２）はゲート絶縁膜（８４）上にスパッタリング方法を
通してオーミック接触層（８８）を囲むように金属層を
形成した後湿式蝕刻方法を含めたフォトリソグラフィー
方法でパターンニングしてデータライン（８３）と共に
形成される。このソース電極（９０）及びドレイン電極
（９２）としてはＭｏ、ＭｏＷ、ＭｏＴａまたはＭｏＮ
ｂなどのモリブデン合金を使用して、蝕刻液としては
（ＮＨ４）２Ｓ２Ｏ８溶液などが使用される。
２）はゲート絶縁膜（８４）上にスパッタリング方法を
通してオーミック接触層（８８）を囲むように金属層を
形成した後湿式蝕刻方法を含めたフォトリソグラフィー
方法でパターンニングしてデータライン（８３）と共に
形成される。このソース電極（９０）及びドレイン電極
（９２）としてはＭｏ、ＭｏＷ、ＭｏＴａまたはＭｏＮ
ｂなどのモリブデン合金を使用して、蝕刻液としては
（ＮＨ４）２Ｓ２Ｏ８溶液などが使用される。
【００５２】図１１ｄを参照すると、ゲート絶縁膜及び
ドレイン電極（８４、９２）上に画素電極（９６）と共
通電極（１００）を形成する。
ドレイン電極（８４、９２）上に画素電極（９６）と共
通電極（１００）を形成する。
【００５３】画素電極（９６）と共通電極（１００）は
透明な電導性物質であるＩＴＯ、ＩＺＯ、ＩＴＺＯなど
が使用される。この際、ＴＦＴと対応される部分を除い
た部分には画素電極（９６）を形成して、画素電極と一
定間隔に交番になるように共通電極（１００）を形成す
る。
透明な電導性物質であるＩＴＯ、ＩＺＯ、ＩＴＺＯなど
が使用される。この際、ＴＦＴと対応される部分を除い
た部分には画素電極（９６）を形成して、画素電極と一
定間隔に交番になるように共通電極（１００）を形成す
る。
【００５４】図１１ｅを参照すると、ソース電極（９
０）及びドレイン電極（９２）をマスクで利用して露出
されたオーミック接触層（８８）を乾式蝕刻することで
ソース電極（９０）及びドレイン電極（９２）の間を通
して活性層（８６）が露出されるようにする。
０）及びドレイン電極（９２）をマスクで利用して露出
されたオーミック接触層（８８）を乾式蝕刻することで
ソース電極（９０）及びドレイン電極（９２）の間を通
して活性層（８６）が露出されるようにする。
【００５５】図１１ｆを参照すると、ソース電極（９
０）及びドレイン電極（９２）、画素電極（９６）及び
共通電極（１００）が形成された基板全面に塗布される
ように配向膜（９８）を形成する。配向膜を形成する前
に、画素電極（９６）が形成された基板の歪を除く焼成
及びアニーリング作業とＴＦＴのオン/オフ（On/Off）
の正常可否を確認するために電気的な信号を印加する検
査作業が遂行される。
０）及びドレイン電極（９２）、画素電極（９６）及び
共通電極（１００）が形成された基板全面に塗布される
ように配向膜（９８）を形成する。配向膜を形成する前
に、画素電極（９６）が形成された基板の歪を除く焼成
及びアニーリング作業とＴＦＴのオン/オフ（On/Off）
の正常可否を確認するために電気的な信号を印加する検
査作業が遂行される。
【００５６】検査作業を通して正常動作が確認されると
ローラーにより保護層（４８）と配向膜（５０）の役割
を同時にするＰＩ樹脂をプリントすることで初期配向膜
（１０００Å、以下：９８）を塗布して前記配向膜（９
８）上をルビングすることで正常の配向膜（９８）を形
成する。
ローラーにより保護層（４８）と配向膜（５０）の役割
を同時にするＰＩ樹脂をプリントすることで初期配向膜
（１０００Å、以下：９８）を塗布して前記配向膜（９
８）上をルビングすることで正常の配向膜（９８）を形
成する。
【００５７】図１２は本発明による第３実施例によるＩ
ＰＳモード液晶表示装置のＴＦＴ基板に対する電極配置
図である。
ＰＳモード液晶表示装置のＴＦＴ基板に対する電極配置
図である。
【００５８】図１３は図１２に図示されたＴＦＴ基板を
Ｂ−Ｂ′線により切り取った断面図である。図１２及び
図１３を参照すると、ＩＰＳモード液晶表示装置はデー
タライン（１１３）とゲートライン（１１５）の交差部
に形成されたＴＦＴが形成されて、データライン（１１
３）とゲートライン（１１５）の間の画素領域に画素電
極（１２６）と共通電極（１２４）が形成される。
Ｂ−Ｂ′線により切り取った断面図である。図１２及び
図１３を参照すると、ＩＰＳモード液晶表示装置はデー
タライン（１１３）とゲートライン（１１５）の交差部
に形成されたＴＦＴが形成されて、データライン（１１
３）とゲートライン（１１５）の間の画素領域に画素電
極（１２６）と共通電極（１２４）が形成される。
【００５９】ＴＦＴは透明基板（１１０）上に形成され
てゲートライン（１１５）に接続されたゲート電極（１
１２）、データライン（１１３）に接続されたソース電
極（１２０）及び画素電極（１２６）に接続されたドレ
イン電極（１２２）を含む。
てゲートライン（１１５）に接続されたゲート電極（１
１２）、データライン（１１３）に接続されたソース電
極（１２０）及び画素電極（１２６）に接続されたドレ
イン電極（１２２）を含む。
【００６０】透明基板（１１０）にはアルミニウム（Ａ
ｌ）、銅（Ｃｕ）またはクロム（Ｃｒ）などの金属を蒸
着してパターンニングしてゲート電極（１１２）及びゲ
ートライン（１１５）と共通電極（１２４）が形成され
る。ここで、共通電極（１２４）は画素セル領域の内で
三つ列のストライプ形態でパターンニングされる。
ｌ）、銅（Ｃｕ）またはクロム（Ｃｒ）などの金属を蒸
着してパターンニングしてゲート電極（１１２）及びゲ
ートライン（１１５）と共通電極（１２４）が形成され
る。ここで、共通電極（１２４）は画素セル領域の内で
三つ列のストライプ形態でパターンニングされる。
【００６１】ゲート電極（１１２）及び共通電極（１２
４）が形成された透明基板（１１０）上には窒化シリコ
ン（ＳｉＮｘ）などの無機誘電体からなるゲート絶縁膜
（１１４）が全面蒸着される。このゲート絶縁膜（１１
４）の上にはａ−Ｓiとなった活性層（１１６）とａ−
Ｓiにｎ＋イオンがトッピングされたオーミック接触層
（１１８）が順次的に形成される。オーミック接触層
（１１８）の上には金属からなるソース電極（１２０）
及びドレイン電極（１２２）とデータ電極（１１３）が
形成される。ソース電極（１２０）及び電極（１２２）
はすでに設定されたチャンネル幅ほど離隔されるように
パターンニングされる。そしてＩＴＯがドレイン電極
（１２２）とゲート絶縁膜（１１４）の上に蒸着された
後、パターンニングされることで画素電極（１２６）が
形成される。ここで、画素電極（１２６）はドレイン電
極（１２２）に接続されて画素セル領域の内で共通電極
（１２４）と交番になるようにストライプ形態でパター
ンニングされる。ここで、ソース電極（１２０）及びド
レイン電極（１２２）の間に形成されたオーミック接触
層（１１８）がエッチングされて活性層（１１６）を露
出させるようになる。
４）が形成された透明基板（１１０）上には窒化シリコ
ン（ＳｉＮｘ）などの無機誘電体からなるゲート絶縁膜
（１１４）が全面蒸着される。このゲート絶縁膜（１１
４）の上にはａ−Ｓiとなった活性層（１１６）とａ−
Ｓiにｎ＋イオンがトッピングされたオーミック接触層
（１１８）が順次的に形成される。オーミック接触層
（１１８）の上には金属からなるソース電極（１２０）
及びドレイン電極（１２２）とデータ電極（１１３）が
形成される。ソース電極（１２０）及び電極（１２２）
はすでに設定されたチャンネル幅ほど離隔されるように
パターンニングされる。そしてＩＴＯがドレイン電極
（１２２）とゲート絶縁膜（１１４）の上に蒸着された
後、パターンニングされることで画素電極（１２６）が
形成される。ここで、画素電極（１２６）はドレイン電
極（１２２）に接続されて画素セル領域の内で共通電極
（１２４）と交番になるようにストライプ形態でパター
ンニングされる。ここで、ソース電極（１２０）及びド
レイン電極（１２２）の間に形成されたオーミック接触
層（１１８）がエッチングされて活性層（１１６）を露
出させるようになる。
【００６２】またソース電極（１２０）、ドレイン電極
（１２２）及び画素電極（１２６）が形成された基板上
に配向膜（１２８）を形成する。
（１２２）及び画素電極（１２６）が形成された基板上
に配向膜（１２８）を形成する。
【００６３】図１４ａ乃至図１４ｆは図１３に図示され
たＴＦＴの製造方法を段階的に図示する図面である。図
１４ａを参照すると、ゲート電極（１１２）と共通電極
（１２４）が形成される。ゲート電極（１１２）と共通
電極（１２４）は透明基板（１１０）上にスパッタリン
グなどの方法で金属薄膜を形成した後、湿式方法を含む
フォトリソグラフィー方法でパターンニングすることで
ゲートライン（１１５）と共に形成される。ゲート電極
（１１２）と共通電極（１２４）の材料としてはアルミ
ニウム（Ａｌ）、銅（Ｃｕ）またはクロム（Ｃｒ）など
の金属物質が使用されて、蝕刻液としては（ＮＨ４）２
Ｓ２Ｏ８溶液などが使用される。
たＴＦＴの製造方法を段階的に図示する図面である。図
１４ａを参照すると、ゲート電極（１１２）と共通電極
（１２４）が形成される。ゲート電極（１１２）と共通
電極（１２４）は透明基板（１１０）上にスパッタリン
グなどの方法で金属薄膜を形成した後、湿式方法を含む
フォトリソグラフィー方法でパターンニングすることで
ゲートライン（１１５）と共に形成される。ゲート電極
（１１２）と共通電極（１２４）の材料としてはアルミ
ニウム（Ａｌ）、銅（Ｃｕ）またはクロム（Ｃｒ）など
の金属物質が使用されて、蝕刻液としては（ＮＨ４）２
Ｓ２Ｏ８溶液などが使用される。
【００６４】図１４ｂを参照すると、ゲート電極（１１
２）及び共通電極（１２４）が形成された透明基板（１
１０）上にゲート絶縁膜（１１４）、活性層（１１６）
及びオーミック接触層（１１８）が積層される。
２）及び共通電極（１２４）が形成された透明基板（１
１０）上にゲート絶縁膜（１１４）、活性層（１１６）
及びオーミック接触層（１１８）が積層される。
【００６５】ゲート絶縁膜（１１４）は窒化シリコン
（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の絶縁物
質を透明基板（１１０）上に全面蒸着することで形成さ
れる。ゲート絶縁膜（１１４）上に非晶質シリコン（ａ
−Ｓi）及び不純物がトッピングされた非晶質シリコン
（ｎ＋ａ−Ｓi）をＣＶＤ方法を利用して順次的に積層
する。このような非晶質シリコン（ａ−Ｓi）及び不純
物がトッピングされた非晶質シリコン（ｎ＋ａ−Ｓi）
層を乾式蝕刻を含めたフォトリソグラフィー方法を利用
してパターンニングして活性層（１１６）及びオーミッ
ク接触層（１１８）を形成する。
（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）の絶縁物
質を透明基板（１１０）上に全面蒸着することで形成さ
れる。ゲート絶縁膜（１１４）上に非晶質シリコン（ａ
−Ｓi）及び不純物がトッピングされた非晶質シリコン
（ｎ＋ａ−Ｓi）をＣＶＤ方法を利用して順次的に積層
する。このような非晶質シリコン（ａ−Ｓi）及び不純
物がトッピングされた非晶質シリコン（ｎ＋ａ−Ｓi）
層を乾式蝕刻を含めたフォトリソグラフィー方法を利用
してパターンニングして活性層（１１６）及びオーミッ
ク接触層（１１８）を形成する。
【００６６】図１４ｃを参照すると、オーミック接触層
（１１８）上にソース電極（１２０）及びドレイン電極
（１２２）が形成される。
（１１８）上にソース電極（１２０）及びドレイン電極
（１２２）が形成される。
【００６７】ソース電極（１２０）及びドレイン電極
（１２２）はゲート絶縁膜（１１４）上にスパッタリン
グ方法を通してオーミック接触層（１１８）を囲むよう
に金属層を形成した後湿式蝕刻方法を含めたフォトリソ
グラフィー方法にパターンニングしてデータライン（１
１３）と共に形成される。
（１２２）はゲート絶縁膜（１１４）上にスパッタリン
グ方法を通してオーミック接触層（１１８）を囲むよう
に金属層を形成した後湿式蝕刻方法を含めたフォトリソ
グラフィー方法にパターンニングしてデータライン（１
１３）と共に形成される。
【００６８】ソース電極（１２０）及びドレイン電極
（１２２）としてはＭｏ、ＭｏＷ、ＭｏＴａまたはＭｏ
Ｎｂなどのモリブデン合金を使用して、蝕刻液としては
（ＮＨ ４）２Ｓ２Ｏ８溶液などが使用される。
（１２２）としてはＭｏ、ＭｏＷ、ＭｏＴａまたはＭｏ
Ｎｂなどのモリブデン合金を使用して、蝕刻液としては
（ＮＨ ４）２Ｓ２Ｏ８溶液などが使用される。
【００６９】図１４ｄを参照すると、ソース及びドレイ
ン電極（１２０、１２２）上に透明な電導性物質である
ＩＴＯ、ＩＺＯ、ＩＴＺＯを蒸着してＴＦＴと対応され
る部分を除いた部分には画素電極（１２６）を形成す
る。
ン電極（１２０、１２２）上に透明な電導性物質である
ＩＴＯ、ＩＺＯ、ＩＴＺＯを蒸着してＴＦＴと対応され
る部分を除いた部分には画素電極（１２６）を形成す
る。
【００７０】図１４ｅを参照すると、ソース電極（１２
０）及びドレイン電極（１２２）をマスクで利用して露
出されたオーミック接触層（１１８）を乾式蝕刻するこ
とでソース電極（１２０）及びドレイン電極（１２２）
の間を通して活性層（１１６）が露出されるようにす
る。
０）及びドレイン電極（１２２）をマスクで利用して露
出されたオーミック接触層（１１８）を乾式蝕刻するこ
とでソース電極（１２０）及びドレイン電極（１２２）
の間を通して活性層（１１６）が露出されるようにす
る。
【００７１】図１４ｆを参照すると、画素電極（１２
６）が形成された基板全面に塗布されるように配向膜
（１２８）を形成する。配向膜（１２８）を形成する前
に、画素電極（９６）が形成された基板の歪を除く焼成
及びアニーリング作業とＴＦＴのオン/オフ（On/Off）
の正常可否を確認するために電気的な信号を印加する検
査作業が遂行される。
６）が形成された基板全面に塗布されるように配向膜
（１２８）を形成する。配向膜（１２８）を形成する前
に、画素電極（９６）が形成された基板の歪を除く焼成
及びアニーリング作業とＴＦＴのオン/オフ（On/Off）
の正常可否を確認するために電気的な信号を印加する検
査作業が遂行される。
【００７２】検査作業を通して正常動作が確認されると
ローラーにより保護層（４８）と配向膜（５０）の役割
を同時にするＰＩ樹脂をプリントする１０００Å以下の
初期配向膜（１２８）を塗布して前記配向膜（１２８）
上をルビングすることで正常の配向膜（１２８）を形成
する。
ローラーにより保護層（４８）と配向膜（５０）の役割
を同時にするＰＩ樹脂をプリントする１０００Å以下の
初期配向膜（１２８）を塗布して前記配向膜（１２８）
上をルビングすることで正常の配向膜（１２８）を形成
する。
【００７３】これで従来の５マスク液晶表示装置の構造
で保護層を形成する工程をスキップしてＰＩ樹脂で形成
される配向膜として保護層と配向膜の機能を有すること
で工程を単純化して工程時間も短縮することができる。
で保護層を形成する工程をスキップしてＰＩ樹脂で形成
される配向膜として保護層と配向膜の機能を有すること
で工程を単純化して工程時間も短縮することができる。
【００７４】
【発明の効果】上述したように、本発明による液晶表示
装置及びその製造方法は液晶表示装置の製造過程の中、
基板から配向膜まで形成する段階でソース及びドレイン
電極上に画素電極をパターンニングしてすぐポリイミド
樹脂を全面蒸着することで保護層及び配向膜の機能を同
時に遂行させるようにした。これにより液晶表示装置の
製造工程においてマスクの数を節減することができ、工
程時間及び費用を節減することができる。
装置及びその製造方法は液晶表示装置の製造過程の中、
基板から配向膜まで形成する段階でソース及びドレイン
電極上に画素電極をパターンニングしてすぐポリイミド
樹脂を全面蒸着することで保護層及び配向膜の機能を同
時に遂行させるようにした。これにより液晶表示装置の
製造工程においてマスクの数を節減することができ、工
程時間及び費用を節減することができる。
【００７５】以上説明した内容を通して当業者であれば
本発明の技術思想を逸脱しない範囲で多様な変更及び修
正の可能であることが分かる。従って、本発明の技術的
な範囲は明細書の詳細な説明に記載された内容に限らず
特許請求の範囲によって定めなければならない。
本発明の技術思想を逸脱しない範囲で多様な変更及び修
正の可能であることが分かる。従って、本発明の技術的
な範囲は明細書の詳細な説明に記載された内容に限らず
特許請求の範囲によって定めなければならない。
【図１】従来のＴＮモード液晶表示装置のＴＦＴ基板に
対する電極配置図である。
対する電極配置図である。
【図２】図１に図示されたＴＦＴ基板をＡ−Ａ′線によ
り切り取った断面図である。
り切り取った断面図である。
【図３ａ】図２に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図３ｂ】図２に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図３ｃ】図２に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図３ｄ】図２に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図３ｅ】図２に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図３ｆ】図２に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図３ｇ】図２に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図４】従来のＩＰＳモード液晶表示装置のＴＦＴ基板
に対する電極配置図である。
に対する電極配置図である。
【図５】図１に図示されたＴＦＴ基板をＢ−Ｂ′線によ
り切り取った断面図である。
り切り取った断面図である。
【図６】本発明の実施例によるＴＮモード液晶表示装置
のＴＦＴ基板に対する電極配置図である。
のＴＦＴ基板に対する電極配置図である。
【図７】図６に図示されたＴＦＴ基板をＣ−Ｃ′線によ
り切り取った断面図である。
り切り取った断面図である。
【図８ａ】図７に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図８ｂ】図７に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図８ｃ】図７に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図８ｄ】図７に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図８ｅ】図７に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図８ｆ】図７に図示されたＴＦＴの製造方法を段階的
に図示する図面である。
に図示する図面である。
【図９】本発明の第２実施例によるＩＰＳモード液晶表
示装置のＴＦＴ基板に対する電極配置図である。
示装置のＴＦＴ基板に対する電極配置図である。
【図１０】図９に図示されたＴＦＴ基板をＤ−Ｄ′線に
より切り取った断面図である。
より切り取った断面図である。
【図１１ａ】図１０に図示されたＴＦＴ基板に対する断
面図である。
面図である。
【図１１ｂ】図１０に図示されたＴＦＴ基板に対する断
面図である。
面図である。
【図１１ｃ】図１０に図示されたＴＦＴ基板に対する断
面図である。
面図である。
【図１１ｄ】図１０に図示されたＴＦＴ基板に対する断
面図である。
面図である。
【図１１ｅ】図１０に図示されたＴＦＴ基板に対する断
面図である。
面図である。
【図１１ｆ】図１０に図示されたＴＦＴ基板に対する断
面図である。
面図である。
【図１２】本発明の第３実施例によるＩＰＳモード液晶
表示装置のＴＦＴ基板に対する平面図である。
表示装置のＴＦＴ基板に対する平面図である。
【図１３】図１２に図示されたＴＦＴ基板をＥーＥ′線
により切り取った断面図である。
により切り取った断面図である。
【図１４ａ】図１３に図示されたＴＦＴ基板の製造方法
を段階的に図示した断面図である。
を段階的に図示した断面図である。
【図１４ｂ】図１３に図示されたＴＦＴ基板の製造方法
を段階的に図示した断面図である。
を段階的に図示した断面図である。
【図１４ｃ】図１３に図示されたＴＦＴ基板の製造方法
を段階的に図示した断面図である。
を段階的に図示した断面図である。
【図１４ｄ】図１３に図示されたＴＦＴ基板の製造方法
を段階的に図示した断面図である。
を段階的に図示した断面図である。
【図１４ｅ】図１３に図示されたＴＦＴ基板の製造方法
を段階的に図示した断面図である。
を段階的に図示した断面図である。
【図１４ｆ】図１３に図示されたＴＦＴ基板の製造方法
を段階的に図示した断面図である。
を段階的に図示した断面図である。
１０、３１、６０、８０、１１０：透明基板 １２、３２、６２、８２、１１２：ゲート電極 １３、３３、６３、８３、１１３：データライン １４、３４、６４、８４、１１４：ゲート絶縁膜 １５、３５、６５、８５、１１５：ゲートライン １６、３６、６６、８６：活性層 １８、３８、６８、８８、１１８：オーミック接触層 ２０、４０、７０、９０、１２０：ソース電極 ２２、４２、７２、９２、１２２：ドレイン電極 ２４、４８：保護層 ２６、４６、７６、９６、１２６：画素電極 ２８、５０、７８、９８、１２８：配向膜 ３０：コンタクトホール ４４、１００、１２４：共通電極
Claims (18)
- 【請求項１】 液晶セルなどがマトリックス形態で配列
された液晶表示装置において、スキャン信号が供給され
るゲートラインと、データ信号が供給されるデータライ
ンと、前記ゲートラインとデータラインが交差されて形
成された画素領域に形成されている液晶セルを駆動する
ための画素電極と、前記スキャン信号に応答して前記デ
ータ信号を前記画素電極に切り換えるための薄膜トラン
ジスタと、前記ゲートライン、データライン及び画素電
極を含む信号配線などと薄膜トランジスタを保護すると
共に液晶の初期配向膜方向を決定するために、基板上に
全面塗布された配向膜とを具備することを特徴とする液
晶表示装置。 - 【請求項２】 前記配向膜はポリイミド樹脂とすること
を特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 前記ポリイミド樹脂は厚さが５００〜７
００Åであることを特徴とする請求項２記載の液晶表示
装置。 - 【請求項４】 液晶セルなどがマトリックス形態で配列
された液晶表示装置において、スキャン信号が供給され
るゲートラインと、データ信号が供給されるデータライ
ンと、前記ゲートラインとデータラインが交差されて形
成された画素領域に形成されている液晶セルを駆動する
ための画素電極及び共通電極と、前記スキャン信号に応
答して前記データ信号を前記画素電極に切り換えるため
の薄膜トランジスタと、前記ゲートライン、データライ
ン及び画素電極及び共通電極を含む信号配線などと薄膜
トランジスタを保護すると共に液晶の初期配向膜方向を
決定するために基板上に全面塗布された配向膜とを具備
することを特徴とする液晶表示装置。 - 【請求項５】 前記共通電極は画素電極と同一層に重畳
されないように透明電導性物質で形成されることを特徴
とする請求項４記載の液晶表示装置。 - 【請求項６】 前記共通電極は前記画素電極と異なる層
に形成されることを特徴とする請求項４記載の液晶表示
装置。 - 【請求項７】 前記配向膜はポリイミド樹脂とすること
を特徴とする請求項４記載の液晶表示装置。 - 【請求項８】 前記ポリイミド樹脂は厚さが５００〜７
００Åであることを特徴とする請求項２記載の液晶表示
装置。 - 【請求項９】 基板上にゲートラインと薄膜トランジス
タのゲート電極を形成する段階と、ゲート絶縁層を全面
塗布する段階と、前記薄膜トランジスタの半導体層を形
成する段階と、データラインと薄膜トランジスタのソー
ス電極及びドレイン電極を形成する段階と、前記ドレイ
ン電極と接触するように画素電極を形成する段階と、前
記ゲート電極、データ電極及び画素電極を含む配線など
及び前記薄膜トランジスタを保護すると共に液晶の初期
配向膜方向を決定するための配向膜を全面形成する段階
を含むことを特徴とする液晶表示装置の製造方法。 - 【請求項１０】 前記配向膜を形成する段階はポリイミ
ド樹脂をプリントする段階と、前記ポリイミド樹脂を焼
成及びアニーリングする段階と、前記配向膜をルビング
する段階を含むことを特徴とする請求項１１記載の液晶
表示装置の製造方法。 - 【請求項１１】 前記薄膜トランジスタの正常動作を確
認するために電気的な信号を印加する段階を更に具備す
ることを特徴とする請求項１０記載の液晶表示装置の製
造方法。 - 【請求項１２】 基板上にゲートラインと薄膜トランジ
スタのゲート電極及び共通電極を形成する段階と、ゲー
ト絶縁層を全面塗布する段階と、前記薄膜トランジスタ
の半導体層を形成する段階と、データラインと薄膜トラ
ンジスタのソース及びドレイン電極を形成する段階と、
前記ドレイン電極と接触するように画素電極を形成する
段階と、前記ゲート電極、データ電極、画素電極及び共
通電極を含む信号配線など及び前記薄膜トランジスタを
保護すると共に液晶の初期配向膜を決定するための配向
膜を全面形成する段階を含むことを特徴とする液晶表示
装置の製造方法。 - 【請求項１３】 前記配向膜を形成する段階はポリイミ
ド樹脂をププリントする段階と、前記ポリイミド樹脂を
焼成及びアニーリングする段階と、前記基板上をルビン
グする段階を含むことを特徴とする請求項１２記載の液
晶表示装置の製造方法。 - 【請求項１４】 前記薄膜トランジスタの正常動作を確
認するために電気的な信号を印加する段階を更に含むこ
とを特徴とする請求項１３記載の液晶表示装置の製造方
法。 - 【請求項１５】 基板上にゲートラインと薄膜トランジ
スタのゲート電極を形成する段階と、ゲート絶縁層を全
面塗布する段階と、前記薄膜トランジスタの半導体層を
形成する段階と、データラインとソース及びドレイン電
極を形成する段階と、前記ドレイン電極と接触するよう
に画素電極と共通電極を形成する段階と、前記ゲート電
極、データ電極、画素電極及び共通電極を含む信号配線
など及び前記薄膜トランジスタを保護すると共に液晶の
初期配向膜を決定するための配向膜を全面形成する段階
を含むことを特徴とする液晶表示装置の製造方法。 - 【請求項１６】 前記画素電極と共通電極を同時に形成
する段階を含むことを特徴とする請求項１５記載の液晶
表示装置の製造方法。 - 【請求項１７】 前記配向膜を形成する段階はポリイミ
ド樹脂をプリントする段階と、前記ポリイミド樹脂を焼
成及びアニーリングする段階と、前記基板上をルビング
する段階を含むことを特徴とする請求項１５記載の液晶
表示装置の製造方法。 - 【請求項１８】 前記薄膜トランジスタの正常動作を確
認するために電気的な信号を印加する段階を更に含むこ
とを特徴とする請求項１７記載の液晶表示装置の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010015744A KR100857719B1 (ko) | 2001-03-26 | 2001-03-26 | 액정표시장치 및 그 제조방법 |
| KR2001-015744 | 2001-03-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002365640A true JP2002365640A (ja) | 2002-12-18 |
Family
ID=19707431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002085600A Pending JP2002365640A (ja) | 2001-03-26 | 2002-03-26 | 液晶表示装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7474372B2 (ja) |
| JP (1) | JP2002365640A (ja) |
| KR (1) | KR100857719B1 (ja) |
| CN (1) | CN1299251C (ja) |
| TW (1) | TW573155B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057260A (ja) * | 2003-07-22 | 2005-03-03 | Nec Lcd Technologies Ltd | 薄膜トランジスタ回路装置およびその製造方法および薄膜トランジスタ回路装置を用いた液晶表示装置 |
| JP2007036259A (ja) * | 2005-07-27 | 2007-02-08 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| JP2007192854A (ja) * | 2006-01-17 | 2007-08-02 | Stanley Electric Co Ltd | 液晶表示装置 |
| JP2015152876A (ja) * | 2014-02-19 | 2015-08-24 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100862075B1 (ko) * | 2002-12-30 | 2008-10-09 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| KR100663624B1 (ko) * | 2004-04-29 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| KR100659759B1 (ko) * | 2004-10-06 | 2006-12-19 | 삼성에스디아이 주식회사 | 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법 |
| KR101369258B1 (ko) * | 2007-03-22 | 2014-03-04 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치의 제조방법 |
| JP5544692B2 (ja) * | 2007-12-07 | 2014-07-09 | 大日本印刷株式会社 | カラーフィルタおよびカラーフィルタの製造方法 |
| CN102629587A (zh) | 2011-11-24 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103217840B (zh) * | 2013-04-18 | 2015-09-16 | 合肥京东方光电科技有限公司 | 一种阵列基板、制备方法以及液晶显示装置 |
| CN104865758A (zh) * | 2015-06-09 | 2015-08-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、液晶面板及液晶显示装置 |
| US11036322B2 (en) * | 2019-06-24 | 2021-06-15 | Wuhan China Star Optoelectronics Technology Co., Ltd | Array substrate and method of manufacturing same |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6111724A (ja) * | 1984-06-28 | 1986-01-20 | Canon Inc | 液晶素子 |
| JPH01169427A (ja) * | 1987-12-25 | 1989-07-04 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
| JPH10123526A (ja) * | 1996-10-24 | 1998-05-15 | Fujitsu Ltd | 液晶表示パネル |
| JPH10186351A (ja) * | 1996-12-24 | 1998-07-14 | Hitachi Ltd | 液晶表示装置 |
| JPH10325961A (ja) * | 1994-03-17 | 1998-12-08 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| JP2000001613A (ja) * | 1998-05-21 | 2000-01-07 | E I Du Pont De Nemours & Co | 液晶ディスプレイ用の、３，３’，４，４’―ベンゾフェノンテトラカルボン酸二無水物およびオルト置換芳香族ジアミンに由来するポリイミド光配向膜 |
| JP2000284290A (ja) * | 1999-03-30 | 2000-10-13 | Sharp Corp | 液晶表示装置 |
| JP2001066617A (ja) * | 1999-08-27 | 2001-03-16 | Nec Corp | 液晶表示装置およびその製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2749624B2 (ja) * | 1989-04-07 | 1998-05-13 | シチズン時計株式会社 | アクティブマトリクス液晶表示素子の液晶分子配向処理方法 |
| US5184236A (en) * | 1990-08-10 | 1993-02-02 | Casio Computer Co., Ltd. | Twisted nematic liquid crystal display device with retardation plates having phase axis direction within 15° of alignment direction |
| US5687211A (en) * | 1993-11-22 | 1997-11-11 | Hologic, Inc. | Bone densitometry scanning system and method for selecting scan parametric values using x-ray thickness measurement |
| US6014190A (en) * | 1995-11-30 | 2000-01-11 | Samsung Electronics Co., Ltd. | In-plane switching liquid crystal display and a manufacturing method thereof |
| KR100223900B1 (ko) * | 1996-01-10 | 1999-10-15 | 구자홍 | 액정표시장치의 제조방법 |
| KR970076039A (ko) * | 1996-05-23 | 1997-12-10 | 구자홍 | 액정표시장치의 제조방법 |
| JP3883244B2 (ja) * | 1997-01-23 | 2007-02-21 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
| KR100257369B1 (ko) * | 1997-05-19 | 2000-05-15 | 구본준 | 횡전계방식액정표시장치 |
| KR100477130B1 (ko) * | 1997-09-25 | 2005-08-29 | 삼성전자주식회사 | 평면구동방식액정표시장치의박막트랜지스터기판및제조방법 |
| US6215541B1 (en) * | 1997-11-20 | 2001-04-10 | Samsung Electronics Co., Ltd. | Liquid crystal displays and manufacturing methods thereof |
| KR100320661B1 (ko) * | 1998-04-17 | 2002-01-17 | 니시무로 타이죠 | 액정표시장치, 매트릭스 어레이기판 및 그 제조방법 |
| KR100320416B1 (ko) * | 1998-08-26 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | 횡전계방식액정표시소자 |
| JP4215905B2 (ja) * | 1999-02-15 | 2009-01-28 | シャープ株式会社 | 液晶表示装置 |
| US7202924B1 (en) * | 1999-03-17 | 2007-04-10 | Lg.Philips Lcd Co., Ltd | Liquid crystal display and a fabricating method thereof |
| KR100498630B1 (ko) * | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100493867B1 (ko) * | 1999-12-09 | 2005-06-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이기판 및 액정표시장치 |
| KR100697374B1 (ko) * | 2000-12-28 | 2007-03-20 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터의 어레이기판 제조방법 |
| KR100704510B1 (ko) * | 2001-02-12 | 2007-04-09 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법 |
-
2001
- 2001-03-26 KR KR1020010015744A patent/KR100857719B1/ko active IP Right Grant
- 2001-12-21 TW TW90131924A patent/TW573155B/zh not_active IP Right Cessation
- 2001-12-31 US US10/032,062 patent/US7474372B2/en not_active Expired - Fee Related
-
2002
- 2002-01-17 CN CNB021023395A patent/CN1299251C/zh not_active Expired - Fee Related
- 2002-03-26 JP JP2002085600A patent/JP2002365640A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6111724A (ja) * | 1984-06-28 | 1986-01-20 | Canon Inc | 液晶素子 |
| JPH01169427A (ja) * | 1987-12-25 | 1989-07-04 | Casio Comput Co Ltd | 薄膜トランジスタパネル及びその製造方法 |
| JPH10325961A (ja) * | 1994-03-17 | 1998-12-08 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| JPH10123526A (ja) * | 1996-10-24 | 1998-05-15 | Fujitsu Ltd | 液晶表示パネル |
| JPH10186351A (ja) * | 1996-12-24 | 1998-07-14 | Hitachi Ltd | 液晶表示装置 |
| JP2000001613A (ja) * | 1998-05-21 | 2000-01-07 | E I Du Pont De Nemours & Co | 液晶ディスプレイ用の、３，３’，４，４’―ベンゾフェノンテトラカルボン酸二無水物およびオルト置換芳香族ジアミンに由来するポリイミド光配向膜 |
| JP2000284290A (ja) * | 1999-03-30 | 2000-10-13 | Sharp Corp | 液晶表示装置 |
| JP2001066617A (ja) * | 1999-08-27 | 2001-03-16 | Nec Corp | 液晶表示装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057260A (ja) * | 2003-07-22 | 2005-03-03 | Nec Lcd Technologies Ltd | 薄膜トランジスタ回路装置およびその製造方法および薄膜トランジスタ回路装置を用いた液晶表示装置 |
| JP2007036259A (ja) * | 2005-07-27 | 2007-02-08 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| US7808044B2 (en) | 2005-07-27 | 2010-10-05 | Samsung Electronics Co., Ltd. | Thin film transistor substrate and method of making the same |
| JP2007192854A (ja) * | 2006-01-17 | 2007-08-02 | Stanley Electric Co Ltd | 液晶表示装置 |
| JP2015152876A (ja) * | 2014-02-19 | 2015-08-24 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1299251C (zh) | 2007-02-07 |
| TW573155B (en) | 2004-01-21 |
| KR20020075625A (ko) | 2002-10-05 |
| US7474372B2 (en) | 2009-01-06 |
| CN1377020A (zh) | 2002-10-30 |
| US20020135722A1 (en) | 2002-09-26 |
| KR100857719B1 (ko) | 2008-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11143923B2 (en) | Display device | |
| US7599034B2 (en) | Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof | |
| US9059296B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| JP4499337B2 (ja) | ２層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法 | |
| US9530807B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display device | |
| JP2009139929A (ja) | 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法 | |
| US7858412B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2009180981A (ja) | アクティブマトリックス基板及びその製造方法 | |
| KR20070072179A (ko) | 액정표시장치의 제조방법 | |
| JP2002365640A (ja) | 液晶表示装置及びその製造方法 | |
| US20070001170A1 (en) | Thin film transistor substrate and fabricating method thereof | |
| KR20080050679A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20030050981A (ko) | 액정표시소자 및 그 제조방법 | |
| CN110707047B (zh) | 阵列基板及制作方法和显示面板 | |
| KR20080048261A (ko) | 수평 전계 인가형 액정표시패널 및 그 제조방법 | |
| KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| US7388226B2 (en) | Liquid crystal display of horizontal electronic field applying type and fabricated method thereof | |
| US20150187825A1 (en) | Method of Manufacturing Array Substrate of LCD | |
| KR100799465B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20110067369A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20080061183A (ko) | 액정표시장치 및 그 제조방법 | |
| KR102083305B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| KR101045462B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100697368B1 (ko) | 박막트랜지스터-액정표시패널의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060417 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060714 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061017 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070619 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070831 |