JP4499337B2 - 2層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法 - Google Patents
2層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法 Download PDFInfo
- Publication number
- JP4499337B2 JP4499337B2 JP2002079429A JP2002079429A JP4499337B2 JP 4499337 B2 JP4499337 B2 JP 4499337B2 JP 2002079429 A JP2002079429 A JP 2002079429A JP 2002079429 A JP2002079429 A JP 2002079429A JP 4499337 B2 JP4499337 B2 JP 4499337B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- metal layer
- liquid crystal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Description
【発明の属する技術分野】
本発明は液晶表示素子に関するもので、特に画質を向上させることができる2層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法に関するものである。
【0002】
【従来の技術】
通常の液晶表示素子は電界を利用して液晶の光透過率を調節することで画像を表示する。このために、液晶表示素子は液晶セルなどがマトリックス形態で配列された液晶パネルと、液晶パネルを駆動するための駆動回路とを具備する。液晶パネルには液晶セルなどそれぞれに電界を印加するための画素電極などと共通電極が設けられる。通常、画素電極は下部基板上に液晶セル別に形成される反面、共通電極は上部基板の全面に一体化されて形成される。画素電極などそれぞれはスイッチ素子として使用される薄膜トランジスタ(Thin Film Transistor:以下、″TFT″という)に接続される。画素電極は薄膜トランジスタを通して供給されるデータ信号により共通電極と共に液晶セルを駆動する。
【0003】
図1及び図2を参照すると、液晶表示素子の下部基板(1)は、データライン(13)とゲートライン(11)の交差部に位置するTFT(T)と、TFT(T)のドレイン電極(7)に接続される画素電極(23)と、画素電極(23)と以前段のゲートライン(11)との重畳部分に位置するストレージ・キャパシティ(S)とを具備する。
【0004】
TFT(T)は、ゲートライン(11)に接続されたゲート電極(3)、データライン(13)に接続されたソース電極(5)及びドレイン接触ホール(19a)を通して画素電極(23)に接続されたドレイン電極(7)とを具備する。また、TFT(T)はゲート電極(3)に供給されるゲート電圧によりソース電極(5)及びドレイン電極(7)間にチャンネルを形成するための半導体層(15、17)とを更に具備する。このようなTFT(T)はゲートライン(11)からのゲート信号に応答してデータライン(13)からのデータ信号を選択的に画素電極(23)に供給する。
【0005】
画素電極(23)は、データライン(13)とゲートライン(11)により分割されたセル領域に位置して光透過率が高い透明電導性物質からなる。この画素電極(23)は、ドレイン接触ホール(19a)を経由して供給されるデータ信号により上部基板(図示しない)に形成される共通電極(図示しない)と電位差を発生させるようになる。この電位差により下部基板(1)と上部基板(図示しない)の間に位置する液晶は誘電率異方性により回転するようになる。これにより、光源から画素電極(23)を経由して供給される光が上部基板側に透過されるようにする。
【0006】
ストレージ・キャパシティ(S)は以前段ゲートライン(11)にゲートハイ電圧が印加される期間に電圧を充電して、画素電極(23)にデータ信号が供給される期間に充電された電圧を放電して画素電極(23)の電圧変動を防止する役割をする。このようなストレージ・キャパシティ(S)はゲートライン(11)と、ゲート絶縁膜(9)を間に置いてそのゲートライン(11)と重畳的に形成された保護膜(21)に形成されたストレージ接触ホール(19b)を通して、画素電極(23)と電気的に接続されるストレージ電極(25)により形成されている。
【0007】
このような構成を有する液晶表示素子の下部基板(1)の製造方法を見ると次のようである。
【0008】
先に、下部基板(1)上にゲート金属層を蒸着した後、パターンニングすることで図3Aに図示されたようにゲートライン(11)とゲート電極(3)が形成される。ゲートライン(11)及びゲート電極(3)を囲むように下部基板(1)上に絶縁膜(9)が形成される。ゲート絶縁膜(9)上に第1及び第2半導体物質を順次的に蒸着した後にパターンニングすることで活性層(15)とオーミック接触層(17)が形成される。続いて、ゲート絶縁膜(9)上にデータ金属層を蒸着した後にパターンニングすることで図3Cに図示されたようにストレージ電極(25)、ソース電極(5)及びドレイン電極(7)が形成される。その次に、ゲート絶縁膜(9)上に保護膜(21)を形成した後にパターンニングすることで図3Dに図示されたようにドレイン電極(7)及びストレージ電極(25)が露出されるようにドレイン接触ホール(19a)及びストレージ接触ホール(19b)が形成される。以後、保護膜(21)上に透明電導性物質を蒸着した後にパターンニングすることで図3Eに図示したようにドレイン電極(7)及びストレージ電極(25)と電気的に接続される画素電極(23)が形成される。
【0009】
このような液晶表示素子の下部基板(1)上に形成されるソース電極(5)及びドレイン電極(7)はデータ金属層であるクロム(Cr)またはモリブデン(Mo)などを利用して断層に形成される。このようなデータ金属層は液晶表示素子が高精細化されていくほど図4Aに図示されたように2層構造である第1及び第2金属層(6a、6b)に形成される。この中、第1金属層(6a)はモリブデン(Mo)またはチタニウム(Ti)で形成されて、第2金属層(6b)はアルミニウム(Al)またはアルミニウム合金で形成される。この2層構造のデータ金属層を湿式蝕刻でパターンニングの際、データ金属層がフォトレジストパターン(27)より所定領域(D1)程度過蝕刻される場合がある。このフォトレジストパターン(27)を利用してゲート電極(3)と対応する部分のオーミック接触層(17)を乾式蝕刻にパターンニングすると、図4Bに図示されたように活性層(15)が露出される。これにより、過蝕刻されるデータ金属層によりゲート金属層とデータ金属層の間の寄生容量(Cgd)にD2程度の偏差が発生するようになり均一な画質が得られにくい問題点がある。
【0010】
【発明が解決しようとする課題】
従って、本発明の目的は、画質を向上させることができる2層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法を提供することにある。
【0011】
【課題を解決するための手段】
前記目的を達成するために、本発明による2層構造のソース電極及びドレイン電極を有する液晶表示装置は、基板上に形成されるゲート電極と、前記基板の上部に形成される第1半導体層と、前記第1半導体層の上部に所定の間隔に離隔されるように形成されて、同一のパターンの第1及び第2金属層に形成されるソース及びドレイン電極とを具備する。
【0012】
前記基板と第1半導体層の間の前記ゲート電極を覆うように形成されるゲート絶縁膜と、前記第1半導体層と第1金属層の間に形成されて、前記第1及び第2金属層と同一のパターンに所定間隔に離隔されるように形成される第2半導体層と、前記ソース及びドレイン電極を覆うように形成される保護層と、前記保護層の上に形成される画素電極を更に具備することを特徴とする。
【0013】
前記第1金属層はモリブデン(Mo)またはチタニウム(Ti)などで形成されることを特徴とする。
【0014】
前記データ金属層はアルミニウム(Al)、アルミニウム合金、銅(Cu)または銅合金で形成されることを特徴とする。
【0015】
前記目的を達成するために、本発明による2層構造のソース電極及びドレイン電極を有する液晶表示素子は基板上に形成されるゲート電極と、前記ゲート電極の上部に形成される第1半導体層と、前記第1半導体層の上に所定間隔に離隔されるように形成されて、第1及び第2金属層に形成されるソース及びドレイン電極と、前記第1金属層の下部に前記第1金属層と同一のパターンに形成される第2半導体層とを具備する。
【0016】
前記ゲート電極を覆うように形成されるゲート絶縁膜と、前記ソース及びドレイン電極を覆うように形成される保護層と、前記保護層の上に形成される画素電極を更に具備することを特徴とする。
【0017】
前記第1金属層はモリブデン(Mo)またはチタニウム(Ti)などで形成されることを特徴とする。
【0018】
前記第2金属層はアルミニウム(Al)、アルミニウム合金、銅(Cu)または銅合金で形成されることを特徴とする。
【0019】
前記目的を達成するために、本発明による2層構造のソース電極及びドレイン電極を有する液晶表示素子の製造方法は、基板上にゲート電極を形成する段階と、前記基板の上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上に第1半導体層を形成する段階と、前記第1半導体層の上に第1金属層と、前記第1金属層の上に第2金属層を形成する段階と、前記第1金属層と第2金属層をパターンニングして所定の間隔に離隔されるソース及びドレイン電極を形成する段階と、前記第1金属層と前記第1半導体層を同一のパターンにパターンニングする段階を含む。
【0020】
前記ゲート絶縁膜と第1半導体層の間に第2半導体層を形成して、前記ゲート電極と対応する領域の第2半導体層の一部が露出されるように前記第1半導体層をパターンニングする段階と、前記ソース及びドレイン電極の上に保護層を形成する段階と、前記保護層の上に画素電極を形成する段階を含むことを特徴とする。
【0021】
前記第1半導体層と第1金属層は乾式蝕刻にパターンニングして形成されることを特徴とする。
【0022】
前記ソース及びドレイン電極は第2金属層を湿式蝕刻でパターンニングして形成されて、前記第1半導体層と前記第1金属層は湿式蝕刻の際に利用されたマスクを利用して乾式蝕刻でパターンニングして形成されることを特徴とする。
【0023】
前記第1半導体層と前記第1金属層は前記第2金属層をマスクで利用してパターンニングすることを特徴とする。
【0024】
前記第1金属層はモリブデン(Mo)またはチタニウム(Ti)などで形成されることを特徴とする。
【0025】
前記第2金属層はアルミニウム(Al)、アルミニウム合金、銅(Cu)または銅合金で形成されることを特徴とする。
【0026】
前記目的を達成するために、本発明による2層構造のソース電極及びドレイン電極を有する液晶表示素子の製造方法は基板上にゲート電極を形成する段階と、前記基板の上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上に第1半導体層を形成する段階と、前記第1半導体層の上に第1金属層と、第1金属層の上に第2金属層を形成する段階と、所定間隔を間に置いて同一のパターンに形成されるように第1及び第2金属層をパターンニングしてソース及びドレイン電極を形成する段階を含む。
【0027】
前記ソース及びドレイン電極を形成する段階は前記第2金属層を湿式蝕刻した後、前記第1金属層を乾式蝕刻することを特徴とする。
【0028】
前記ゲート絶縁膜と第1半導体層の間に第2半導体層を形成する段階と、前記ゲート絶縁膜の上に保護層を形成する段階と、前記保護層の上に画素電極を形成する段階を含むことを特徴とする。
【0029】
前記第1金属層はモリブデン(Mo)またはチタニウム(Ti)などで形成されることを特徴とする。
【0030】
前記第2金属層はアルミニウム(Al)、アルミニウム合金、銅(Cu)または銅合金で形成されることを特徴とする。
【0031】
【作用】
本発明による液晶表示素子及びその製造方法は基板上に形成されるゲート電極と、基板上部に形成される第1半導体層と、第1半導体層の上部に所定間隔に離隔されるように形成されて、同一のパターンの第1及び第2金属層に形成されるソース及びドレイン電極とを具備する。これにより、TFTの寄生容量の分布が均一になり、フリッカ及びクロストークが減少されて均一な画質が得られる。
【0032】
【発明の実施態様】
以下、本発明の実施例を添付した図5乃至図8を参照して詳細に説明する。
【0033】
図5は本発明の第1実施例による液晶表示素子の下部基板(51)を図示した断面図として、特に薄膜トランジスタ(TP)とストレージ・キャパシティ(SP)を図示したものである。
【0034】
薄膜トランジスタ(TP)はゲート電極(33)とゲート電極(33)とゲート絶縁膜(39)を間に置いて積層された活性層(45)及びオーミック接触層(47)と、オーミック接触層(47)と同一のパターンに形成されるバッファ金属層(36a)と、バッファ金属層(36a)上に分離されて形成されるデータ金属層(36b)となったソース電極(35)及びドレイン電極(37)で構成される。
【0035】
ソース及びドレイン電極(35、37)のそれぞれはバッファ金属層(36a1、36a2)の上に分離されて形成されるデータ金属層(36b1、36b2)を含む。
【0036】
バッファ金属層(36a1、36a2)はオーミック接触層(47)と同一のパターンに形成される。データ金属層(36b1、36b2)はゲート絶縁膜(39)と各バッファ金属層(36a1、36a2)の上に形成される。バッファ金属層(36a1、36a2)はモリブデン(Mo)またはチタニウム(Ti)などで形成されて、データ金属層(36b1、36b2)はアルミニウム(Al)、アルミニウム合金、銅(Cu)または銅合金で形成される。
【0037】
このような薄膜トランジスタ(TP)を保護するための保護層(51)が形成される。この保護層(51)上には保護層(51)を貫通するドレイン接触ホール(49a)を通してドレイン電極(37)と接触する画素電極(53)が形成される。
【0038】
画素電極(53)はドレイン接触ホール(49a)を経由して供給されるデータ信号により上部基板(図示しない)に形成される共通電極(図示しない)と電位差を発生させるようになる。この電位差により下部基板(31)と上部基板(図示しない)の間に位置する液晶は誘電率異方性により回転するようになる。これにより、光源から画素電極(53)を経由して供給される光が上部基板側に透過されるようにする。
【0039】
ストレージ・キャパシティ部(SP)は以前段ゲートライン(41)にゲートハイ電圧が印加される期間に電圧を充電して、画素電極(53)にデータ信号が供給される期間に充電された電圧を放電して画素電極(53)の電圧変動を防止する役割をするようになる。
【0040】
ストレージ・キャパシティ部(SP)はゲートライン(41)と、ゲート絶縁膜(39)を間に置いてそのゲートライン(41)と重畳されるストレージ電極(55)により形成される。ストレージ電極(55)はデータ金属層(36b)に形成される。このストレージ電極(55)は保護膜(51)を貫通するストレージ接触ホール(49b)を通して画素電極(53)と電気的に接続される。
【0041】
図6A乃至図6Eは図5に図示された液晶表示素子の下部基板(31)の製造方法を段階的に図示したものである。
【0042】
図6Aを参照すると、下部基板(31)上にゲートライン(41)及びゲート電極(33)が形成される。
【0043】
ゲートライン(41)及びゲート電極(33)はスパッタリング(sputtering)などの蒸着方法にアルミニウム(Al)または銅(Cu)などを蒸着した後にパターンニングすることで形成される。
【0044】
図6Bを参照すると、ゲート絶縁膜(39)上に活性層(45)、オーミック接触層(47)及びバッファ金属層(36a)が形成される。
【0045】
ゲート絶縁膜(39)はゲートライン(41)及びゲート電極(33)を囲むように下部基板(31)上に絶縁物質をPECVD(Plasma Enhanced Chemical Vapor Deposition)方式に全面蒸着して形成される。活性層(45)、オーミック接触層(47)及びバッファ金属層(36a)はゲート絶縁膜(39)上に第1及び第2半導体層とバッファ金属を蒸着した後に同時に同一のパターンにパターンニングして形成される。
【0046】
ゲート絶縁膜(39)は窒化シリコン(SiNx)または酸化シリコン(SiOx)などの絶縁物質に形成される。活性層(45)は第1半導体層である不純物がドーピングされない非晶質シリコンに形成される。オーミック接触層(47)は第2半導体層であるN型またはP型の不純物がドーピングされた非晶質シリコンに形成される。バッファ金属層(36a)はバッファ金属であるモリブデン(Mo)またはチタニウム(Ti)などで形成される。
【0047】
図6Cを参照すると、ゲート絶縁膜(39)上にストレージ電極(55)、データ金属層(36b1、36b2)のソース電極(35)及びドレイン電極(37)が形成される。
【0048】
ストレージ電極(55)、ソース電極(35)及びドレイン電極(37)を形成するデータ金属層(36b1、36b2)はCVD方法またはスパッタリング(sputtering)方法で蒸着される。以後、湿式蝕刻を利用してソース及びドレイン電極(35、37)のデータ金属層(36b1、36b2)をパターンニングして分離領域を形成する。パターンニングの際に分離領域がゲート電極(33)と対応される領域に形成されるようにする。分離領域の間のゲート電極(33)と対応するバッファ金属層(36a1、36a2)とオーミック接触層(47)を活性層(45)が露出されるように乾式蝕刻を利用してパターンニングする。乾式蝕刻はデータ金属層(36b、36b2)の湿式蝕刻の際に使用されたマスクまたはデータ金属層をマスクに利用して実行する。活性層(45)でソース及びドレイン電極(35、37)の間のゲート電極(33)と対応する部分はチャンネルになる。
【0049】
ストレージ電極(55)、ソース電極(35)及びドレイン電極(37)はアルミニウム(Al)、アルミニウム合金、銅(Cu)または銅合金などで形成される。
【0050】
図6Dを参照すると、ゲート絶縁膜(39)上に保護層(51)が形成される。
【0051】
保護層(51)はストレージ電極(55)、ソース電極(35)及びドレイン電極(37)を囲むようにゲート絶縁膜(39)上に蒸着した後にパターンニングすることで形成される。保護層(51)を貫通してドレイン電極(37)とストレージ電極(55)の表面が一部露出されるようにドレイン接触ホール(49a)とストレージ接触ホール(49b)が形成される。
【0052】
保護層(51)は窒化シリコン(SiNx)または酸化シリコン(SiOx)などの無機絶縁物質またはアクリル系(acryl)有機化合物、BCB(benzocyclobutene)、フルオロ樹脂(fluoro resin)またはPFCB(perfiuorocyclobutane)などの有機絶縁物で形成される。
【0053】
図6Eを参照すると、保護層(51)上に画素電極(53)が形成される。
【0054】
画素電極(53)は保護層(51)上に透明電導性物質を蒸着した後にパターンニングすることで形成される。
【0055】
画素電極(53)はドレイン接触ホール(49a)を通してドレイン電極(37)と電気的に接触されて、ストレージ接触ホール(49b)を通してストレージ電極(55)と電気的に接続される。
【0056】
画素電極(53)は透明電導性物質であるインジウム−スズ−オキサイド(Indium−Tin−Oxide:以下″ITO″という)、インジウム−亜鉛−オキサイド(Indium−Zinc−Oxide:以下″IZO″という)、またはインジウム−スズ−亜鉛−オキサイド(Indium−Tin−Zinc−Oxide:以下″ITZO″という)の中のいずれか一つに形成される。
【0057】
上述したように、ソース及びドレイン電極(35、37)はデータ金属層(36b1、36b2)を湿式蝕刻を利用してパターンニングすることにより形成される。その後、ゲート電極(33)と対応される領域のオーミック接触層(47)とバッファ金属層(36a1、36a2)は乾式蝕刻を利用することで形成される。結局、従来の湿式蝕刻だけでパターンニングすることで発生される過蝕刻を防ぐことができる。これはTFTのゲート端子とドレイン端子の寄生容量(Cgd)の位相偏差を防ぐことができる。
【0058】
図7は本発明の第2実施例による液晶表示素子の下部基板を図示した断面図として、特に薄膜トランジスタ(TP)とストレージ・キャパシティ部(SP)を図示したものである。
【0059】
図7に図示された液晶表示素子は図5に図示された液晶表示素子と比較してストリッジ(55)が2層構造で形成されて、ソース及びドレイン電極(35、37)が2層の相互に異なる金属層を同一パターンに形成されることを除いては同一の構成要素を有する。この構造は、データ金属層を湿式蝕刻でパターンニングした後、データ金属層(36b)をマスクとしてバッファ金属層(36a)とオーミック接触層(47)を乾式蝕刻でパターンニングすることを除いては同一の要素を有する。
【0060】
即ち、ソース及びドレイン電極(35、37)をなすデータ金属層(36b1、36b2)とバッファ金属層(36a1、36a2)は同一のパターンで形成される。また、チャンネル領域でデータ金属層(36b1、36b2)とバッファ金属層(36a1、36a2)の一番縁側の領域(a、b)は同一の長さを有するようになる。それだけではなく、データ金属層(36b1、36b2)とバッファ金属層(36a1、36a2)は活性層(45)より幅が相対的に伸張されて形成される。
【0061】
図8A乃至図8Fは図7に図示された液晶表示素子の下部基板(31)の製造方法を段階的に図示したものである。
【0062】
図8Aを参照すると、下部基板(31)上にゲートライン(41)及びゲート電極(33)が形成される。
【0063】
ゲートライン(41)及びゲート電極(33)はスパッタリング(sputtering)などの蒸着方法にアルミニウム(Al)または銅(Cu)などを蒸着した後にパターンニングすることで形成される。
【0064】
図8Bを参照すると、ゲート絶縁膜(39)上に活性層(45)、オーミック接触層(47)が形成される。
【0065】
ゲート絶縁膜(39)はゲートライン(41)及びゲート電極(33)を囲むように下部基板(31)上に絶縁物質をPECVD(Plasma Enhanced Chemical Vapor Deposition)方式で全面蒸着して形成される。活性層(45)、オーミック接触層(47)はゲート絶縁膜(39)上に第1及び第2半導体層とバッファ金属を蒸着した後にパターンにパターンニングして形成される。
【0066】
ゲート絶縁膜(39)は窒化シリコン(SiNx)または酸化シリコン(SiOx)などの絶縁物質で形成される。活性層(45)は第1半導体層である不純物がドーピングされない非晶質シリコンに形成される。オーミック接触層(47)は第2半導体層であるN型またはP型の不純物がドーピングされた非晶質シリコンに形成される。バッファ金属層(36a)はバッファ金属である
モリブデン(Mo)またはチタニウム(Ti)などで形成される。
【0067】
図8Cを参照すると、ゲート絶縁膜(39)の上にバッファ金属物質(36a)及びデータ金属物質を順次的に全面蒸着する。ここで、バッファ金属層(36a)はモリブデン(Mo)またはチタニウム(Ti)などで形成される。データ金属物質はアルミニウム(Al)、アルミニウム合金、銅(Cu)または層合金で形成される。以後、データ金属物質を湿式蝕刻を利用してパターンニングすることでデータ金属層(36b1、36b2、36b3)が形成される。
【0068】
図8Dを参照すると、ゲート絶縁膜(39)の上にストレージ電極(55)、ソース電極(35)及びドレイン電極(37)が形成される。
【0069】
ストレージ電極(55)、ソース電極(35)及びドレイン電極(37)はデータ金属層(36b1、36b2、36b3)と、データ金属層(36b1、36b2、36b3)をマスクにして乾式蝕刻にパターンニングされるバッファ金属層(36a1、36a2、36a3)に形成される。この際、データ金属層(36b1、36b2、36b3)とバッファ金属層(36a1、36a2、36a3)は同一のパターンに形成されて、ゲート電極(33)と対応される部分のオーミック接触層(47)も乾式蝕刻にパターンニングされることにより活性層(45)が露出される。活性層(45)でソース及びドレイン電極(35、37)の間のゲート電極(33)と対応する部分はチャンネルになる。
【0070】
図8Eを参照すると、ゲート絶縁膜(39)上に保護層(51)が形成される。
【0071】
保護層(51)はストレージ電極(55)、ソース電極(35)及びドレイン電極(37)を囲むようにゲート絶縁膜(39)上に蒸着した後にパターンニングすることで形成される。保護層(51)を貫通してドレイン電極(37)とストレージ電極(55)の表面が一部露出されるようにドレイン接触ホール(49a)とストレージ接触ホール(49b)が形成される。
【0072】
保護層(51)は窒化シリコン(SiNx)または酸化シリコン(SiOx)などの無機絶縁物質またはアクリル系(acryl)有機化合物、テフロン(Teflon)、BCB(benzocyclobutene)、フロオル樹脂(fluoro resin)またはPFCB(perfiuorocyclobutane)などの有機絶縁物で形成される。
【0073】
図6Fを参照すると、保護層(51)上に画素電極(53)が形成される。
【0074】
画素電極(53)は保護層(51)上に透明電導性物質を蒸着した後にパターンニングすることで形成される。
【0075】
画素電極(53)はドレイン接触ホール(49a)を通してドレイン電極(37)と電気的に接触されて、ストレージ接触ホール(49b)を通してストレージ電極(55)と電気的に接続される。
【0076】
画素電極(53)は透明電導性物質であるITO、IZOまたはITZOに形成される。
【0077】
上述したように、本発明による液晶表示素子及びその製造方法はソース及びドレイン電極(35、37)をバッファ金属層(36a1、36a2)とデータ金属層(36b1、36b2)で形成する。本発明による液晶表示装置及びその製造方法はデータ金属層(36b1、36b2)を湿式蝕刻でパターンニングした後、バッファ金属層(36a1、36a2)とオーミック接触層(47)を湿式蝕刻際に使用したマスクで乾式蝕刻してパターンニングすることでソース電及びドレイン電極(35、37)を形成する。これにより、バッファ金属層(36a1、36a2)はデータ金属層(36b1、36b2)と同一のパターンに形成されて、ゲート電極(33)と対応される領域のオーミック接触層(47)は活性層(45)が露出されるように乾式蝕刻にパターンニングされる。結局、従来の湿式蝕刻だけでパターンニングすることにより発生する過蝕刻を防ぐことができる。
【0078】
【発明の効果】
上述したように、本発明による液晶表示素子及びその製造方法は、2層構造のソース電極及びドレイン電極のパターンニングの際に第2金属層を湿式蝕刻にパターンニングした後に第1金属層とオーミック接触層を乾式蝕刻する。
【0079】
従って、本発明による液晶表示素子及びその製造方法はTFTの寄生容量の分布が均一になる。これによりプリッカ及びクロストークが減少されて均一な画質が得られる。
【0080】
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正の可能であることが分かる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。
【図面の簡単な説明】
【図1】 従来の技術による液晶表示素子の下部基板を表す平面図である。
【図2】図1で線A−A′により切り取った液晶表示素子の下部基板を表した断面図である。
【図3A】図2に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図3B】図2に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図3C】図2に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図3D】図2に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図3E】図2に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図4A】ソース及びドレイン電極の形成過程を表した断面図である。
【図4B】ソース及びドレイン電極の形成過程を表した断面図である。
【図5】本発明の第1実施例による液晶表示素子の下部基板を表した断面図である。
【図6A】図2に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図6B】図2に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図6C】図2に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図6D】図2に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図6E】図2に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図7】本発明の第2実施例による液晶表示素子の下部基板を表した断面図である。
【図8A】図7に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図8B】図7に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図8C】図7に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図8D】図7に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図8E】図7に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【図8F】図7に図示された液晶表示素子の下部基板の製造方法を表した断面図である。
【符号の説明】
1、31:下部基板
3、33:ゲート電極
5、35:ソース電極
6a:第1金属層
6b:第2金属層
7、37:ドレイン電極
9、39:ゲート絶縁膜
11、41:ゲートライン
13、43:データライン
15、45:活性層
17、47:オーミック接触層
19a:ドレイン接触ホール
19b:ストレージ接触ホール
21:保護膜
23、53:画素電極
25、55:ストレージ電極
36a:バッファ金属層
36b:データ金属層
49a:ドレイン接触ホール
51:保護層
Claims (1)
- 基板上にゲート電極(33)及びゲートライン(41)を形成する段階と、
前記基板の上にゲート絶縁膜(39)を形成する段階と、
前記ゲート絶縁膜(39)の上に第1半導体層(45)を形成する段階と、
前記第1半導体層(45)の上に第2半導体層(47)を形成する段階と、
前記第2半導体層(47)の上にモリブデン(Mo)またはチタニウム(Ti)で形成される第1金属層(36a)を形成する段階と、
前記ゲート電極(33)に対応する領域に、前記第1半導体層(45)、第2半導体層(47)及び第1金属層(36a)を同時に同一のパターンにパターンニングする段階と、
前記第1金属層(36a)及びゲート絶縁膜(39)上にアルミニウム(Al)、アルミニウム合金、銅(Cu)または銅合金で形成される第2金属層(36b)を形成する段階と、
前記第2金属層(36b)を湿式蝕刻によってパターンニングして、前記ゲート電極(33)に対応する領域に所定の間隔に離隔されるソース電極(35)及びドレイン電極(37)を形成し、前記ゲートライン(41)に対応する領域にストレージ電極(55)を形成する段階と、
前記第1金属層(36a)と前記第2半導体層(47)を、前記第1半導体層(45)の一部が露出されるように、前記第2金属層をマスクとして利用して、前記湿式蝕刻と同一のパターンに乾式蝕刻によってパターンニングする段階と、
前記ソース電極(35)、ドレイン電極(37)及びストレージ電極(55)を囲むように、保護層(51)を形成する段階であって、前記保護層(51)は、前記ドレイン電極(37)の表面の一部とストレージ電極(55)の表面の一部が露出するようにパターニングされる、段階と、
前記保護層(51)の上に画素電極(53)を形成する段階であって、前記画素電極(53)は、前記露出したドレイン電極(37)の表面の一部とストレージ電極(55)の表面の一部とに電気的に接続される、段階と
を含むことを特徴とする2層構造のソース電極及びドレイン電極並びにストレージ電極を有する液晶表示素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-014651 | 2001-03-21 | ||
KR1020010014651A KR100799464B1 (ko) | 2001-03-21 | 2001-03-21 | 액정표시장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003005220A JP2003005220A (ja) | 2003-01-08 |
JP4499337B2 true JP4499337B2 (ja) | 2010-07-07 |
Family
ID=19707201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002079429A Expired - Fee Related JP4499337B2 (ja) | 2001-03-21 | 2002-03-20 | 2層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7170571B2 (ja) |
JP (1) | JP4499337B2 (ja) |
KR (1) | KR100799464B1 (ja) |
CN (1) | CN100501540C (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866976B1 (ko) * | 2002-09-03 | 2008-11-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
KR100904270B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100652214B1 (ko) * | 2003-04-03 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
KR20070009013A (ko) * | 2005-07-14 | 2007-01-18 | 삼성전자주식회사 | 평판표시장치 및 평판표시장치의 제조방법 |
KR100670379B1 (ko) * | 2005-12-15 | 2007-01-16 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치 |
JP5250944B2 (ja) * | 2006-04-28 | 2013-07-31 | 凸版印刷株式会社 | 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法 |
KR101284697B1 (ko) * | 2006-06-30 | 2013-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
KR101257811B1 (ko) * | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
KR20080008562A (ko) * | 2006-07-20 | 2008-01-24 | 삼성전자주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
KR100937173B1 (ko) * | 2006-12-26 | 2010-01-15 | 엘지디스플레이 주식회사 | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 |
KR101373735B1 (ko) | 2007-02-22 | 2014-03-14 | 삼성디스플레이 주식회사 | 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법 |
JP5121299B2 (ja) * | 2007-05-09 | 2013-01-16 | アルティアム サービシズ リミテッド エルエルシー | 液晶表示装置 |
US7782413B2 (en) | 2007-05-09 | 2010-08-24 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
KR100920483B1 (ko) * | 2007-07-20 | 2009-10-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
JP4844767B2 (ja) * | 2008-10-03 | 2011-12-28 | ソニー株式会社 | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 |
KR101682078B1 (ko) * | 2010-07-30 | 2016-12-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
JP5347071B2 (ja) | 2010-12-27 | 2013-11-20 | シャープ株式会社 | アクティブマトリクス基板の製造方法及びその方法により製造されたアクティブマトリクス基板、並びに表示パネル |
TWI416498B (zh) | 2010-12-30 | 2013-11-21 | Au Optronics Corp | 液晶顯示裝置與其驅動方法 |
JP5315468B2 (ja) * | 2011-02-07 | 2013-10-16 | シャープ株式会社 | アクティブマトリクス基板の製造方法、表示パネル、及び表示装置 |
US9040416B2 (en) * | 2013-05-10 | 2015-05-26 | Samsung Display Co., Ltd. | Manufacturing method of metal wire and thin transistor array panel |
KR102130139B1 (ko) * | 2013-07-30 | 2020-07-03 | 엘지디스플레이 주식회사 | 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법 |
KR102248645B1 (ko) * | 2013-12-02 | 2021-05-04 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
TWI572020B (zh) | 2016-01-19 | 2017-02-21 | 友達光電股份有限公司 | 陣列基板以及其製作方法 |
US10446632B2 (en) | 2017-12-28 | 2019-10-15 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Organic light-emitting diode display panel |
CN108183125B (zh) * | 2017-12-28 | 2020-12-29 | 武汉华星光电半导体显示技术有限公司 | 有机发光二极管显示面板 |
US10553614B2 (en) | 2018-02-05 | 2020-02-04 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin-film transistor array substrate and manufacturing method for the same |
CN108231674A (zh) * | 2018-02-05 | 2018-06-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
JP3316566B2 (ja) | 1993-12-17 | 2002-08-19 | 財団法人石油産業活性化センター | 窒素酸化物含有排ガスの還元浄化方法 |
JPH07191347A (ja) * | 1993-12-27 | 1995-07-28 | Casio Comput Co Ltd | 薄膜トランジスタアレイの製造方法 |
JP3281167B2 (ja) * | 1994-03-17 | 2002-05-13 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
JP3413000B2 (ja) * | 1996-01-25 | 2003-06-03 | 株式会社東芝 | アクティブマトリックス液晶パネル |
US5731216A (en) * | 1996-03-27 | 1998-03-24 | Image Quest Technologies, Inc. | Method of making an active matrix display incorporating an improved TFT |
JPH1022508A (ja) * | 1996-07-04 | 1998-01-23 | Sharp Corp | 薄膜トランジスタの製造方法 |
JPH1027910A (ja) * | 1996-07-11 | 1998-01-27 | Hitachi Ltd | Tft基板の製造方法 |
KR100272537B1 (ko) * | 1997-10-09 | 2000-11-15 | 구본준 | 횡전계방식액정표시소자구조및제조방법 |
US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
TW413949B (en) | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
KR100486719B1 (ko) * | 1998-12-12 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
JP3916334B2 (ja) * | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
JP3362008B2 (ja) | 1999-02-23 | 2003-01-07 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
JP2000307118A (ja) * | 1999-04-21 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
US6759281B1 (en) * | 1999-04-26 | 2004-07-06 | Samsung Electronics Co., Ltd. | Method of making a display switch having a contact hole through a passivation layer and a color filter |
JP2000349294A (ja) | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
KR20000072230A (ko) * | 2000-08-19 | 2000-12-05 | 장진 | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 |
KR100799463B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
-
2001
- 2001-03-21 KR KR1020010014651A patent/KR100799464B1/ko active IP Right Grant
- 2001-12-28 US US10/028,768 patent/US7170571B2/en not_active Expired - Lifetime
-
2002
- 2002-03-18 CN CNB021075727A patent/CN100501540C/zh not_active Expired - Fee Related
- 2002-03-20 JP JP2002079429A patent/JP4499337B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-03 US US11/648,831 patent/US7863120B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7863120B2 (en) | 2011-01-04 |
US20070109458A1 (en) | 2007-05-17 |
KR100799464B1 (ko) | 2008-02-01 |
CN100501540C (zh) | 2009-06-17 |
US20020135710A1 (en) | 2002-09-26 |
KR20020074702A (ko) | 2002-10-04 |
CN1375733A (zh) | 2002-10-23 |
US7170571B2 (en) | 2007-01-30 |
JP2003005220A (ja) | 2003-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4499337B2 (ja) | 2層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法 | |
KR100598737B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
US7212255B2 (en) | Liquid crystal display device and fabricating method thereof | |
KR20030082651A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
US20010013910A1 (en) | Array substrate for use in LCD device | |
KR20100063493A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100799463B1 (ko) | 액정표시장치 및 그 제조방법 | |
US6940567B2 (en) | Liquid crystal display device having reduced optical pumping current and method of fabricating the same | |
KR100493435B1 (ko) | 액정표시소자 및 그 제조방법 | |
US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
JP5329019B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
US6958788B2 (en) | Liquid crystal display device and method of fabricating the same | |
KR100897487B1 (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
KR100443829B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
KR20080055093A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
KR100799465B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101055201B1 (ko) | Cot형 액정표시소자의 제조방법 | |
KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
KR100696265B1 (ko) | 액정표시장치 및 그 제조방법과 이를 이용한액정표시장치의 리페어방법 | |
KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
KR100843959B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
KR100683142B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080711 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080815 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100113 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4499337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |