KR20080048261A - 수평 전계 인가형 액정표시패널 및 그 제조방법 - Google Patents

수평 전계 인가형 액정표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR20080048261A
KR20080048261A KR1020060118415A KR20060118415A KR20080048261A KR 20080048261 A KR20080048261 A KR 20080048261A KR 1020060118415 A KR1020060118415 A KR 1020060118415A KR 20060118415 A KR20060118415 A KR 20060118415A KR 20080048261 A KR20080048261 A KR 20080048261A
Authority
KR
South Korea
Prior art keywords
electrode
forming
pixel electrode
gate
line
Prior art date
Application number
KR1020060118415A
Other languages
English (en)
Other versions
KR101320651B1 (ko
Inventor
양희정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060118415A priority Critical patent/KR101320651B1/ko
Publication of KR20080048261A publication Critical patent/KR20080048261A/ko
Application granted granted Critical
Publication of KR101320651B1 publication Critical patent/KR101320651B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 콘트라스트비를 향상시킴과 아울러 리워크(rework) 공정이 정상적으로 이루어질 수 있는 수평전계인가형 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 수평전계인가형 액정표시패널은 서로 교차되게 형성되는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속된 화소전극과; 상기 화소전극과 수평전계를 이루는 공통전극을 포함하고, 상기 화소전극은 불투명도전물질로 형성된 것을 특징으로 한다.

Description

수평 전계 인가형 액정표시패널 및 그 제조방법{Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type and Method of Fabricating the same}
도 1은 종래의 수평 전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도.
도 2는 도 1에서 선Ⅰ-Ⅰ'을 따라 절취한 박막 트랜지스터 어레이 기판을 나타내는 단면도.
도 3a 내지 도 3d는 도 2에 도시된 수평 전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판의 제조공정을 단계적으로 나타내는 단면도들.
도 4는 본 발명의 제1 실시예에 따른 수평 전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도.
도 5는 도 4에서 선Ⅱ-Ⅱ'을 따라 절취한 박막 트랜지스터 어레이 기판을 나타내는 단면도.
도 6a 내지 도 6d는 도 5에 도시된 수평 전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판의 제조공정을 단계적으로 나타내는 단면도들.
도 7a 및 도 7b는 도 6d의 단계를 좀더 구체적으로 나타내는 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10 : 소스 전극 12, 112 : 드레인 전극
14, 114 : 화소전극 16, 116 : 공통 라인
18, 118 : 공통 전극 52, 152 : 보호막
46,146 : 게이트 절연막 17, 117 : 제1 접촉홀
27,127 : 제2 접촉홀
본 발명은 액정표시패널에 관한 것으로, 특히 콘트라스트비를 향상시킴과 아울러 리워크(rework) 공정이 정상적으로 이루어질 수 있는 수평 전계 인가형 액정표시패널 및 그 제조방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.
수직 전계 인가형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부 기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계 인가형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계 인가형 액정 표시 장치에 대하여 상세히 살펴보기로 한다.
수평 전계 인가형 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 어레이 기판(하부 기판) 및 칼러 필터 어레이 기판(상부 기판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.
박막 트랜지스터 어레이 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 라인들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 칼라 필터 어레이 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
도 1은 종래의 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판을 나타낸 평면도이며, 도 2는 도 1에서 선Ⅰ-Ⅰ'을 따라 절취한 박막 트랜지 스터 어레이 기판을 나타낸 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부 기판(45) 상에 교차되게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 화소 영역(5)에 수평 전계를 이루도록 형성된 화소 전극(14) 및 공통 전극(18)과, 공통 전극(18)들이 공통으로 접속된 공통 라인(16)을 구비한다.
게이트라인(2)은 박막트랜지스터(6)의 게이트전극(8)에 게이트신호를 공급한다. 데이터라인(4)은 박막트랜지스터(6)의 드레인전극(12)을 통해 화소전극(14)에 화소신호를 공급한다. 게이트라인(2)과 데이터라인(4)은 교차구조로 형성되어 화소영역(5)을 정의한다.
공통라인(16)은 화소영역(5)을 사이에 두고 게이트라인(2)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(18)에 공급한다.
박막 트랜지스터(6)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(14)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(14)에 접속된 드레인 전극(12)을 구비한다. 또한, 박막 트랜지스터(6)는 게이트 전극(8)과 게이트 절연막(46)을 사이에 두고 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(48)을 포함하는 반도체 패턴(49)이 더 구비된다. 반도체 패턴(49)에는 활성층(48)위에 위치하여 데이터 라인(4), 소스 전극(10), 드레인 전극(12)과 오믹 접촉을 위한 오믹 접촉층(50)이 더 포함된다.
화소 전극(14)은 박막 트랜지스터(6)의 드레인 전극(12)과 제1 접촉홀(17)을 통해 접속된다. 화소 전극(14)은 드레인 전극(12)과 접속되고 인접한 게이트 라인(2)과 나란하게 형성된 수평부(14a)와, 수평부(14a)로부터 신장되어 공통전극(18)과 나란하게 형성된 핑거부(14b)를 포함한다.
공통 전극(18)은 게이트 절연막(146) 및 보호막(152)을 관통하여 공통라인(116)을 노출시키는 제2 접촉홀(27)을 통해 공통 라인(16)과 접속된다. 공통전극(118)은 화소전극(14)과 동일물질로 동시에 형성된다.
한편, 공통전극(18)은 공통 라인(16)과 접속되어 화소 영역(5)에 게이트라인(2) 및 게이트전극(8)과 동일금속으로 형성될 수도 있다.
상술한 구조를 가지는 수평전계인가형 액정표시패널은 박막 트랜지스터(6)를 통해 화소 신호가 공급된 화소 전극(14)과 공통 라인(16)을 통해 기준 전압이 공급된 공통 전극(18) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(14)의 핑거부(14b)와 공통 전극(18) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역(5)을 투과하는 광 투과율이 달라지게 됨으로써 화상이 구현된다.
이하, 도 1, 도 3a 내지 도 3d를 참조하여 종래 수평전계인가형 액정표시패널의 박막 트랜지스터 어레이 기판의 제조방법에 대해 설명하면 다음과 같다.
도 3a를 참조하면, 제1 마스크 공정에 의해 형성된 게이트 패턴이 형성된다.
하부 기판(45) 상에 스퍼터링 등의 증착방법을 통해 게이트 금속층이 형성된 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 게이트 금속층이 패터닝된다. 이에 따라, 게이트 전극(8), 게이트 라인(2), 공통라인(16)인을 포함하는 게이트 패턴이 형성된다. 게이트 금속으로는 크롬(Cr), 알루미늄네오듐(AlNd) 등의 알루미늄 합금 등이 이용된다.
도 3b를 참조하면, 제2 마스크 공정에 의해 반도체 패턴(49), 소스/드레인 패턴이 형성된다.
구체적으로, 게이트 패턴이 형성된 하부기판(45) 상에 무기절연물질이 PECVD 등의 증착방법을 통해 전면증착됨으로써 게이트 절연막(46)이 형성된다. 여기서, 게이트 절연막(46)의 재료로는 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등이 이용된다.
게이트 절연막(46)이 형성된 하부기판(45) 상에 PECVD, 스퍼터링 등의 증착방법을 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 소스/드레인 금속으로는 도전성이 높은 구리(Cu)가 이용된다.
이후, 제2 마스크를 이용한 포토리쏘그래피 공정에 의해 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층 이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(50)과 활성층(48)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(50)이 식각된다. 이에 따라, 채널부의 활성층(48)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다. 이에 따라, 게이트 전극(8), 반도체 패턴(49), 소스전극(10) 및 드레인 전극(12)을 포함하는 박막 트랜지스터(6)가 형성된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
도 6c를 참조하면, 소스/드레인 패턴 및 반도체 패턴(49)이 형성된 하부기판(45) 위에 절연물질이 증착된 후 제3 마스트를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 절연물질이 패터닝됨으로써 제1 및 제2 접촉홀(17,27)을 포함하는 보호막(52)이 형성된다.
제1 접촉홀(17)은 보호막(52)을 관통하여 박막 트랜지스터(6)의 드레인 전극(12)을 노출시키고, 제2 접촉홀(27)은 보호막(52) 및 게이트 절연막(46)을 관통하여 공통라인(16)을 노출시킨다.
여기서, 보호막(152)의 재료로는 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등이 이용된다.
도 6d를 참조하면, 보호막(52)이 위에 화소전극(14)과 공통전극(18)이 형성된다.
보호막(52)이 형성된 하부기판(45) 상에 스퍼터링 등의 증착방법으로 투명전극물질이 증착된 후 제4 마스크를 이용한 포토리쏘그래피 공정에 의해 포토레지스트 패턴이 형성된다.
이후, 포토레지스트 패턴을 마스크로 이용한 식각 공정이 실시됨으로서 제1 접촉홀(17)을 통해 박막 트랜지스터(6)의 드레인 전극(12)와 접촉되는 화소전극(14)이 형성된다. 이와 동시에, 제2 접촉홀(27)을 통해 공통라인(16)과 접촉되는 공통전극(18)이 형성된다.
화소전극(14)은 드레인 전극(14)와 접촉되며 게이트 라인(2), 공통라인(16)과 나란한 수평부(14a)와, 수평부(14a)에서 신장되며 공통전극(18)과 나란하게 위치하는 핑거부(14b)를 포함한다.
여기서, 투명전극패턴의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : 이하 "ITO" 라고 한다), 틴 옥사이드(Tin Oxide : 이하 "TO" 라고 한다), 인듐 징크 옥사이드(Indium Zinc Oxide : 이하 "IZO" 라고 한다) 또는 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : 이하 "ITZO" 하고 한다) 등이 이용된다.
상술한 바와 같은 제조방법에 의해 형성된 수평전계인가형 액정표시패널의 콘트라스트비는 화이트보다 블랙에 의해 좌우된다. 따라서, 화이트보다는 블랙구현 특성을 향상시킴으로써 전체 콘트라스트비를 향상시기 위한 연구가 진행되고 있다.
뿐만 아니라, 종래 공통전극(18) 및 화소전극(14) 물질인 ITO 등은 도전성이 낮은 물질이므로 수평전계력이 다소 떨어지는 단점이 있다.
따라서, 본 발명의 목적은 콘트라스트비를 향상시킴과 아울러 리워크(rework) 공정이 정상적으로 이루어질 수 있는 수평전계 인가형 액정표시패널 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 수평전계 인가형 액정표시패널은 서로 교차되게 형성되는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속된 화소전극과; 상기 화소전극과 수평전계를 이루는 공통전극을 포함하고, 상기 화소전극은 불투명도전물질로 형성된 것을 특징으로 한다.
상기 공통전극은 상기 화소전극과 동일물질로 동시에 형성된다.
상기 불투명도전물질은 몰리브덴 합금이다.
상기 몰리브덴 합금에는 텅스텐(W), 지르코늄(Zr), 티타늄(Ti), 네오듐(Nd), 나이트라이드(Nx) 중 적어도 어느 하나가 포함된다.
상기 데이터 라인, 상기 박막 트랜지스터의 소스전극 및 드레인 전극은 구 리(Cu)를 포함한다.
본 발명에 따른 수평전계 인가형 액정표시패널의 제조방법은 기판 상에 게이트 라인, 게이트 라인과 나란한 공통라인을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴 위에 게이트 절연막을 형성하는 단계와; 상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속된 소스전극, 상기 소스전극과 마주보는 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와; 상기 드레인 전극을 노출시키는 제1 접촉홀을 가지는 보호막을 형성하는 단계와; 상기 제1 접촉홀을 통해 드레인 전극과 접촉되며 불투명도전물질로 이루어진 화소전극을 형성하는 단계를 포함한다.
상기 화소전극을 형성하는 단계는 상기 게이트 절연막 및 보호막을 관통하여 상기 공통라인을 노출시키는 제2 접촉홀을 통해 상기 공통라인과 접촉되는 공통전극을 형성하는 단계를 포함한다.
상기 게이트 패턴을 형성하는 단계는 상기 공통라인과 접속되며 상기 화소전극과 수평전계를 이루는 공통전극을 형성하는 단계를 포함한다.
상기 화소전극을 형성하는 단계는 상기 보호막 위에 상기 불투명도전물질을 형성하는 단계와; 상기 불투명도전물질 위에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 이용한 건식 식각 공정에 의해 상기 불투명도전물질을 패터닝하는 단계와; 상기 포토레지스트 패턴을 건식 스트립 공정을 이용하여 제거하는 단계를 포함한다.
상기 건식 식각 공정에 이용되는 식각 가스는 SF6 및 CF4 중 어느 하나이다.
상기 건식 스트립 공정은 SF6 및 O2의 혼합가스를 이용한 플라즈마 또는 O2 플라즈마를 이용한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 7b를 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 수평전계 인가형 액정표시패널의 박막 트랜지스터 어레이 기판을 나타낸 평면도이며, 도 5는 도 4에서 선Ⅱ-Ⅱ'을 따라 절취한 박막 트랜지스터 어레이 기판을 나타낸 단면도이다.
도 4 및 5에 도시된 박막 트랜지스터 어레이 기판은 하부 기판(145) 상에 교차되게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역(105)에 수평 전계를 이루도록 형성된 화소 전극(114) 및 공통 전극(118)과, 공통 전극(118)들이 공통으로 접속된 공통 라인(116)을 구비한다.
게이트라인(102)은 박막트랜지스터(106)의 게이트전극(108)에 게이트신호를 공급한다. 데이터라인(104)은 박막트랜지스터(106)의 드레인전극(112)을 통해 화소전극(114)에 화소신호를 공급한다. 게이트라인(102)과 데이터라인(104)은 교차구조로 형성되어 화소영역(105)을 정의한다.
공통라인(116)은 화소영역(105)을 사이에 두고 게이트라인(102)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(118)에 공급한다.
박막 트랜지스터(106)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(114)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)에 접속된 게이트 전극(108)과, 데이터 라인(104)에 접속된 소스 전극(110)과, 화소 전극(114)에 접속된 드레인 전극(112)을 구비한다. 또한, 박막 트랜지스터(106)는 게이트 전극(108)과 게이트 절연막(146)을 사이에 두고 중첩되면서 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(148)을 포함하는 반도체 패턴(149)이 더 구비된다. 반도체 패턴(149)에는 활성층(48)위에 위치하여 데이터 라인(104), 소스 전극(10), 드레인 전극(112)과 오믹 접촉을 위한 오믹 접촉층(150)이 더 포함된다.
화소 전극(114)은 박막 트랜지스터(106)의 드레인 전극(112)과 제1 접촉홀(117)을 통해 접속된다. 화소 전극(114)은 드레인 전극(112)과 접속되고 인접한 게이트 라인(102)과 나란하게 형성된 수평부(114a)와, 수평부(114a)로부터 신장되어 공통전극(18)과 나란하게 형성된 핑거부(114b)를 포함한다.
공통 전극(118)은 게이트 절연막(146) 및 보호막(152)을 관통하여 공통라인(116)을 노출시키는 제2 접촉홀(127)을 통해 공통 라인(116)과 접속된다. 공통전극(118)은 화소전극(114)과 동일물질로 동시에 형성된다.
화소전극(114) 및 공통전극(118)은 불투명도전물질로 형성된다. 이에 따라, 블랙 구현 특성을 향상시킬 수 있게 됨으로써 전체 콘트라스트비를 향상시킬 수 있 게 된다.
이를 좀더 상세히 설명하면, 수평전계인가형 액정표시패널은 공통전극 및 화소전극을 ITO 등의 투명전극물질로 형성하더라도 화소영역(5) 내에서의 공통전극(18) 및 화소전극(14)이 모두 위치함에 따라 개구율은 축소되게 된다. 따라서, 화소전극(114) 및 공통전극(118)은 불투명도전물질로 형성되더라도 종래 비하여 화이트 휘도가 크게 저하되지는 않는다.
반면에, 화소전극(114) 및 공통전극(118)을 불투명도전물질로 형성하게 되면 블랙 구현시 빛샘 등이 나타나지 않게 됨으로서 블랙 구현특성은 매우 향상될 수 있게 된다. 그 결과 전체 콘트라스트비는 향상될 수 있게 된다.
또한, 불투명도전물질로는 몰리브덴 합금(Mo alloy)이 이용된다. 예를 들어, 몰리브덴(Mo)에 텅스텐(W), 지르코늄(Zr), 티타늄(Ti), 네오듐(Nd), 나이트라이드(Nx) 등이 첨가될 수 있게 된다.
특히, 몰리브덴(Mo)은 ITO 보다 도전성이 향상됨으로써 공통전극과 화소전극 사이의 수평전계력이 향상될 수 있게 된다.
이하, 도 4 및 도 6a 내지 도 7b를 참조하여 종래 수평전계인가형 액정표시패널의 박막 트랜지스터 어레이 기판의 제조방법에 대해 설명하면 다음과 같다.
도 6a를 참조하면, 제1 마스크 공정에 의해 형성된 게이트 패턴이 형성된다.
하부 기판(145) 상에 스퍼터링 등의 증착방법을 통해 게이트 금속층이 형성된 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 게이트 금속층이 패터닝된다. 이에 따라, 게이트 전극(108), 게이트 라인(102), 공통라인(116)인을 포함하는 게이트 패턴이 형성된다. 게이트 금속으로는 크롬(Cr), 알루미늄네오듐(AlNd) 등의 알루미늄 합금 등이 이용된다.
도 6b를 참조하면, 제2 마스크 공정에 의해 반도체 패턴(149), 소스/드레인 패턴이 형성된다.
구체적으로, 게이트 패턴이 형성된 하부기판(145) 상에 무기절연물질이 PECVD 등의 증착방법을 통해 전면증착됨으로써 게이트 절연막(146)이 형성된다. 여기서, 게이트 절연막(146)의 재료로는 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등이 이용된다.
게이트 절연막(146)이 형성된 하부기판(145) 상에 PECVD, 스퍼터링 등의 증착방법을 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 소스/드레인 금속으로는 도전성이 높은 구리(Cu)가 이용된다.
이후, 제2 마스크를 이용한 포토리쏘그래피 공정에 의해 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴(71b)이 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), 소스 전극(110), 그 소스 전극(110)과 일체화된 드레인 전극(112)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(150)과 활성 층(148)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(150)이 식각된다. 이에 따라, 채널부의 활성층(148)이 노출되어 소스 전극(110)과 드레인 전극(112)이 분리된다. 이에 따라, 게이트 전극(108), 반도체 패턴(149), 소스전극(110) 및 드레인 전극(112)을 포함하는 박막 트랜지스터(106)가 형성된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
도 6c를 참조하면, 소스/드레인 패턴 및 반도체 패턴(149)이 형성된 하부기판(145) 위에 절연물질이 증착된 후 제3 마스트를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 절연물질이 패터닝됨으로써 제1 및 제2 접촉홀(117,127)을 포함하는 보호막(52)이 형성된다.
제1 접촉홀(117)은 보호막(152)을 관통하여 박막 트랜지스터(106)의 드레인 전극(112)을 노출시키고, 제2 접촉홀(127)은 보호막(152) 및 게이트 절연막(146)을 관통하여 공통라인(116)을 노출시킨다.
여기서, 보호막(152)의 재료로는 무기절연물질인 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등이 이용된다.
도 6d를 참조하면, 보호막(152)이 위에 불투명물질의 화소전극(114)과 공통전극(118)이 형성된다.
보호막(152)이 형성된 하부기판(145) 상에 스퍼터링 등의 증착방법으로 불투명전극물질이 증착된 후 제4 마스크를 이용한 포토리쏘그래피 공정에 의해 포토레지스트 패턴이 형성된다. 불투명도전물질로는 몰리브덴 합금(Mo alloy)이 이용된다. 예를 들어, 몰리브덴(Mo)에 텅스텐(W), 지르코늄(Zr), 티타늄(Ti), 네오듐(Nd), 나이트라이드(Nx) 등이 첨가될 수 있게 된다.
이후, 도 7a에 도시된 바와 같이 포토레지스트 패턴(180)을 마스크로 이용한 건식 식각(dry etch) 공정이 실시된다.
여기서, 불투명도전물질(118a)은 SF6,CF4 등의 식각 가스를 이용한 건식식각 공정에 의해 패터닝된다. 만일, 습식 식각 공정을 이용하여 불투명도전물질(118a)을 패터닝하게 되면 식각액에 의해 구리(Cu)로 이루어지는 소스/드레인 패턴이 손상될 수 있게 된다. 즉, 식각액이 소스/드레인 금속으로 침투하여 데이터 라인, 소스전극 및 드레인 전극 등이 손상되게 된다.
이후, 도 7b에 도시된 바와 같이 SF6 와 O2의 혼합가스를 이용한 플라즈마 또는 O2 플라즈마를 이용한 스트립 공정이 실시된다. 스트립 공정에서도 O2 플라즈마 등을 이용한 건식 스트립 공정이 실시되어야 한다. 만일, 습식 스트립 공정이 실시되면 스트립액에 의해 구리(Cu)로 이루어지는 소스/드레인 패턴 등이 손상을 받게 된다.
이에 따라, 포토레지스트 패턴(180)이 제거됨에 따라 제1 접촉홀(117)을 통해 드레인 전극(112)과 접촉되는 화소전극(114) 및 제2 접촉홀(127)을 통해 공통라 인(116)과 접촉된 공통전극(118)이 형성된다. 화소전극(114)은 드레인 전극(114)와 접촉되며 게이트 라인(102), 공통라인(116)과 나란한 수평부(114a)와, 수평부(114a)에서 신장되며 공통전극(118)과 나란하게 위치하는 핑거부(114b)를 포함한다.
이와 같이, 본원발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법에서는 제4 마스크 공정에서 습식 식각 공정이 아닌 건식 식각 공정 만이 실시됨에 따라 구리(Cu)로 이루어진 소스/드레인 패턴들을 보호할 수 있게 된다.
한편, 제4 마스크 공정에 의해 화소전극(114) 등을 형성하는 과정에서의 공정상의 편차, 또는 불량 등이 발생하는 경우 형성된 화소전극(114) 등을 제거한 후 다시 화소전극(114) 등을 형성하는 리워크(rework) 공정이 실시된다.
이 경우, 역시 건식 식각 공정에 의해 비정상적으로 형성된 화소전극(114) 등을 제거하게 된다. 이에 따라, 구리(Cu)로 이루어진 소스/드레인 패턴의 손상을 방지할 수 있게 된다.
한편, 본 발명에서는 공통전극(118)이 보호막(52) 위에 형성됨과 아울러 화소전극(114)과 동일물질로 동시에 형성되는 경우만을 나타내었다. 그러나, 공통전극(118)은 게이트 전극(108), 공통라인(116) 등의 게이트 금속으로 게이트 패턴 형성시 동시에 형성될 수도 있다.
상술한 바와 같이 화소전극을 도전성이 높은 불투명금속물질로 형성하는 구조 및 제조방법은 프린지 필드(Fringe Field)에 의해 동작되는 프린지 필드 스위칭(Fringe Field Switching; 이하, FFS) 타입의 액정표시장치에도 이용될 수 있다.
상술한 바와 같이, 본 발명에 따른 수평 전계 인가형 액정표시패널은 화소전극을 도전성이 높은 불투명금속물질로 형성한다. 이에 따라, 블랙구현 특성을 향상시킬 수 있게 됨으로써 전체 콘트라스트비를 향상시킬 수 있게 됨과 아울러 공통전극과 화소전극 간의 수평전계력을 향상시킬 수 있게 된다.
또한, 본 발명에 따른 수평전계 인가형 액정표시패널의 제조방법은 제4 마스크 공정에서 습식 식각 공정이 아닌 건식 식각 공정에 의해 박막 들을 패터닝한다. 이에 따라, 구리 등으로 형성되는 소스/드레인 패턴을 보호할 수 있게 되고 리워크 공정이 정상적으로 실시될 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (12)

  1. 서로 교차되게 형성되는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와;
    상기 박막 트랜지스터와 접속된 화소전극과;
    상기 화소전극과 수평전계를 이루는 공통전극을 포함하고,
    상기 화소전극은 불투명도전물질로 형성된 것을 특징으로 하는 수평전계 인가형 액정표시패널.
  2. 제 1 항에 있어서,
    상기 공통전극은
    상기 화소전극과 동일물질로 동시에 형성된 것을 특징으로 하는 수평전계 인가형 액정표시패널.
  3. 제 1 항에 있어서,
    상기 불투명도전물질은 몰리브덴 합금인 것을 특징으로 하는 수평전계 인가형 액정표시패널.
  4. 제 3 항에 있어서,
    상기 몰리브덴 합금에는 텅스텐(W), 지르코늄(Zr), 티타늄(Ti), 네오듐(Nd), 나이트라이드(Nx) 중 적어도 어느 하나가 포함된 것을 특징으로 하는 수평전계 인가형 액정표시패널.
  5. 제 1 항에 있어서,
    상기 데이터 라인, 상기 박막 트랜지스터의 소스전극 및 드레인 전극은 구리(Cu)를 포함하는 것을 특징으로 하는 수평전계 인가형 액정표시패널.
  6. 기판 상에 게이트 라인, 게이트 라인과 나란한 공통라인을 포함하는 게이트 패턴을 형성하는 단계와;
    상기 게이트 패턴 위에 게이트 절연막을 형성하는 단계와;
    상기 게이트 라인과 교차되는 데이터 라인, 상기 데이터 라인과 접속된 소스전극, 상기 소스전극과 마주보는 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와;
    상기 드레인 전극을 노출시키는 제1 접촉홀을 가지는 보호막을 형성하는 단계와;
    상기 제1 접촉홀을 통해 드레인 전극과 접촉되며 불투명도전물질로 이루어진 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 수평전계 인가형 액정표시패널의 제조방법.
  7. 제 6 항에 있어서,
    상기 화소전극을 형성하는 단계는
    상기 게이트 절연막 및 보호막을 관통하여 상기 공통라인을 노출시키는 제2 접촉홀을 통해 상기 공통라인과 접촉되는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 수평전계 인가형 액정표시패널의 제조방법.
  8. 제 6 항에 있어서,
    상기 게이트 패턴을 형성하는 단계는
    상기 공통라인과 접속되며 상기 화소전극과 수평전계를 이루는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 수평전계 인가형 액정표시패널의 제조방법.
  9. 제 6 항에 있어서,
    상기 화소전극을 형성하는 단계는
    상기 보호막 위에 상기 불투명도전물질을 형성하는 단계와;
    상기 불투명도전물질 위에 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴을 마스크로 이용한 건식 식각 공정에 의해 상기 불투명도전물질을 패터닝하는 단계와;
    상기 포토레지스트 패턴을 건식 스트립 공정을 이용하여 제거하는 단계를 포함하는 것을 특징으로 하는 수평전계 인가형 액정표시패널의 제조방법.
  10. 제 9 항에 있어서,
    상기 건식 식각 공정에 이용되는 식각 가스는 SF6 및 CF4 중 어느 하나인 것을 특징으로 하는 수평전계 인가형 액정표시패널의 제조방법.
  11. 제 9 항에 있어서,
    상기 건식 스트립 공정은 SF6 및 O2의 혼합가스를 이용한 플라즈마 또는 O2 플라즈마를 이용하는 것을 특징으로 하는 수평전계 인가형 액정표시패널의 제조방법.
  12. 제 6 항에 있어서,
    상기 소스/드레인 패턴은 구리(Cu)를 포함하는 것을 특징으로 하는 수평전계 인가형 액정표시패널의 제조방법.
KR1020060118415A 2006-11-28 2006-11-28 수평 전계 인가형 액정표시패널의 제조방법 KR101320651B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118415A KR101320651B1 (ko) 2006-11-28 2006-11-28 수평 전계 인가형 액정표시패널의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118415A KR101320651B1 (ko) 2006-11-28 2006-11-28 수평 전계 인가형 액정표시패널의 제조방법

Publications (2)

Publication Number Publication Date
KR20080048261A true KR20080048261A (ko) 2008-06-02
KR101320651B1 KR101320651B1 (ko) 2013-10-22

Family

ID=39804511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118415A KR101320651B1 (ko) 2006-11-28 2006-11-28 수평 전계 인가형 액정표시패널의 제조방법

Country Status (1)

Country Link
KR (1) KR101320651B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120001407A (ko) * 2010-06-29 2012-01-04 엘지디스플레이 주식회사 횡전계 모드 액정 표시 장치 및 이의 제조 방법
KR20120115020A (ko) * 2011-04-08 2012-10-17 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20130066967A (ko) * 2011-12-13 2013-06-21 엘지디스플레이 주식회사 어레이 기판의 제조방법
US20130270562A1 (en) * 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210036653A (ko) 2019-09-26 2021-04-05 김진섭 식탁 살균 세척기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026588A (ko) * 1997-09-25 1999-04-15 윤종용 몰리브덴 또는 몰리브덴 합금을 이용한 액정 표시 장치 및 그제조 방법
KR100870668B1 (ko) * 2002-10-01 2008-11-26 엘지디스플레이 주식회사 횡전계방식 액정 표시 소자
KR100915864B1 (ko) * 2002-12-26 2009-09-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR100969622B1 (ko) * 2003-04-17 2010-07-14 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120001407A (ko) * 2010-06-29 2012-01-04 엘지디스플레이 주식회사 횡전계 모드 액정 표시 장치 및 이의 제조 방법
KR20120115020A (ko) * 2011-04-08 2012-10-17 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20130066967A (ko) * 2011-12-13 2013-06-21 엘지디스플레이 주식회사 어레이 기판의 제조방법
US20130270562A1 (en) * 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130116016A (ko) * 2012-04-13 2013-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9166054B2 (en) * 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10153307B2 (en) 2012-04-13 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with reduced electrostatic discharge (ESD) in a manufacturing process
KR20210036653A (ko) 2019-09-26 2021-04-05 김진섭 식탁 살균 세척기

Also Published As

Publication number Publication date
KR101320651B1 (ko) 2013-10-22

Similar Documents

Publication Publication Date Title
KR20070000893A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101362960B1 (ko) 액정표시장치와 그 제조방법
KR20050058058A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
KR20150015978A (ko) 표시 장치의 방법
US7289180B2 (en) Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof
KR101236511B1 (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
US8294862B2 (en) Liquid crystal display device and method of fabricating the same
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20080057921A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101147267B1 (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
KR101123452B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101001453B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20060000962A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101136207B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20050054345A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7