KR20150015978A - 표시 장치의 방법 - Google Patents

표시 장치의 방법 Download PDF

Info

Publication number
KR20150015978A
KR20150015978A KR1020130092103A KR20130092103A KR20150015978A KR 20150015978 A KR20150015978 A KR 20150015978A KR 1020130092103 A KR1020130092103 A KR 1020130092103A KR 20130092103 A KR20130092103 A KR 20130092103A KR 20150015978 A KR20150015978 A KR 20150015978A
Authority
KR
South Korea
Prior art keywords
insulating layer
forming
electrode
common electrode
photoresist pattern
Prior art date
Application number
KR1020130092103A
Other languages
English (en)
Inventor
박지영
김동일
김상갑
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130092103A priority Critical patent/KR20150015978A/ko
Priority to US14/081,033 priority patent/US9466623B2/en
Publication of KR20150015978A publication Critical patent/KR20150015978A/ko
Priority to US15/262,943 priority patent/US9711545B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

표시 장치의 제조 방법이 제공된다.
일례로, 표시 장치의 제조 방법은 기판에 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터 상에 제1 절연층 및 제2 절연층을 형성하는 단계; 상기 제2 절연층 상에 공통 전극 물질을 증착하고, 상기 공통 전극 물질 상에 형성되는 포토레지스트 패턴의 표면에 플라즈마 처리를 한 후, 상기 플라즈마 처리된 포토레지스트 패턴을 마스크로 이용하여 상기 공통 전극 물질을 식각함으로써 상기 제2 절연층 상에 공통 전극을 형성하는 단계; 상기 플라즈마 처리된 포토레지스트 패턴과 상기 공통 전극을 마스크로 이용하여 상기 제2 절연층 중 상기 드레인 전극과 대응되는 영역에 컨택홀을 형성하는 단계; 상기 컨택홀과 상기 드레인 전극을 노출하도록 상기 제2 절연층 및 상기 공통 전극 상에 제3 절연층을 형성하는 단계; 및 상기 제3 절연층 상에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.

Description

표시 장치의 방법{METHOD OF FABRICATING DISPLAY DEVICE}
본 발명은 표시 장치의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 표시 장치 중 하나로서, 대향하는 2개의 전극에 전압을 인가하여 그 사이에 개재된 액정층의 액정 분자들의 배열을 제어함으로써 투과되는 빛의 양을 조정하는 표시 장치이다.
액정 표시 장치는 박형화가 용이한 장점을 지니고 있지만, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다.
광시야각을 구현하기 위한 방법으로서, 전기장 생성 전극(공통 전극 및 화소 전극)을 하나의 기판에 모두 형성하는 액정 표시 장치가 주목받고 있다. 즉, 전기장 생성 전극인 공통 전극 및 화소 전극을 하나의 기판에 형성하고, 공통 전극 및 화소 전극 사이의 간격을 두 개의 기판 사이의 간격보다 작게 형성하여, 공통 전극과 화소 전극의 상부에 프린지 필드(fringe field)가 형성되도록 하는 PLS(Plane to Line Switching) 모드가 연구되고 있다.
한편, 공통 전극과 화소 전극의 하부에 절연층이 배치되는데, 그 절연층에 컨택홀을 형성시 절연층 상에 포토레지스트 패턴이 필요하다. 즉, 포토레지스트 패턴을 마스크로 이용하여 건식 식각에 의해 절연층을 식각하여 절연층에 컨택홀을 형성한다.
그런데, 절연층의 형성 물질과 포토레지스트 패턴의 형성 물질이 유사하기 때문에, 절연층의 식각률과 포토레지스트 패턴의 식각률이 유사하다. 이에 따라, 절연층에 형성되는 컨택홀의 깊이 이상의 두께를 가지는 포토레지스트 패턴이 필요하다. 이로 인해, 포토레지스트 사용량이 증가할 뿐 아니라, 두꺼운 두께를 가지는 포토레지스트 패턴으로 인해 절연층에 미세한 폭을 가지는 컨택홀을 형성하기 어렵다.
이에, 본 발명이 해결하고자 하는 과제는 절연층에 컨택홀을 형성할 때 포토레지스트 사용량을 줄이고, 얇은 두께를 가지는 포토레지스트 패턴으로 미세한 폭을 가지는 컨택홀의 구현을 가능하게 하는 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 기판에 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터 상에 제1 절연층 및 제2 절연층을 형성하는 단계; 상기 제2 절연층 상에 공통 전극 물질을 증착하고, 상기 공통 전극 물질 상에 형성되는 포토레지스트 패턴의 표면에 플라즈마 처리를 한 후, 상기 플라즈마 처리된 포토레지스트 패턴을 마스크로 이용하여 상기 공통 전극 물질을 식각함으로써 상기 제2 절연층 상에 공통 전극을 형성하는 단계; 상기 플라즈마 처리된 포토레지스트 패턴과 상기 공통 전극을 마스크로 이용하여 상기 제2 절연층 중 상기 드레인 전극과 대응되는 영역에 컨택홀을 형성하는 단계; 상기 컨택홀과 상기 드레인 전극을 노출하도록 상기 제2 절연층 및 상기 공통 전극 상에 제3 절연층을 형성하는 단계; 및 상기 제3 절연층 상에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 제2 절연층을 형성하는 단계는 상기 제1 절연층 상에 유기 물질을 전체적으로 코팅함으로써 이루어질 수 있다.
상기 컨택홀을 형성하는 단계는 건식 식각 방법에 의해 이루어질 수 있다.
상기 컨택홀을 형성하는 단계에서 상기 플라즈마 처리된 포토레지스트 패턴의 두께는 상기 컨택홀의 깊이보다 작을 수 있다.
상기 플라즈마 처리는 브롬화 수소(Hbr)를 포함하는 Hbr 플라즈마를 이용할 수 있다.
상기 공통 전극은 인듐징크옥사이드(IZO) 또는 비정질-인듐틴옥사이드(a-ITO)로 형성될 수 있다.
상기 박막 트랜지스터를 형성하는 단계는 상기 기판에 공통 라인을 함께 형성하는 것을 더 포함하고, 상기 제3 절연층을 형성하는 단계는 상기 공통 라인과 상기 공통 전극을 노출하는 것을 더 포함하고, 상기 화소 전극을 형성하는 단계는 상기 공통 라인과 상기 공통 전극을 연결하는 연결 전극을 형성하는 것을 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 상기 제1 절연층과 상기 제2 절연층 사이에 블랙 매트릭스 또는 컬러 필터를 형성하는 단계를 더 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 기판에 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터 상에 제1 절연층 및 제2 절연층을 형성하는 단계; 상기 제2 절연층 상에 공통 전극 물질을 증착하고, 상기 공통 전극 물질 상에 형성되는 포토레지스트 패턴을 마스크로 이용하여 상기 공통 전극 물질을 식각한 후, 상기 포토레지스트 패턴의 표면에 플라즈마 처리를 함으로써 상기 제2 절연층 상에 공통 전극을 형성하는 단계; 상기 플라즈마 처리된 포토레지스트 패턴과 상기 공통 전극을 마스크로 이용하여 상기 제2 절연층 중 상기 드레인 전극과 대응되는 영역에 컨택홀을 형성하는 단계; 상기 컨택홀과 상기 드레인 전극을 노출하도록 상기 제2 절연층 및 상기 공통 전극 상에 제3 절연층을 형성하는 단계; 및 상기 제3 절연층 상에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 제2 절연층을 형성하는 단계는 상기 제1 절연층 상에 유기 물질을 전체적으로 코팅함으로써 이루어질 수 있다.
상기 컨택홀을 형성하는 단계는 건식 식각 방법에 의해 이루어질 수 있다.
상기 컨택홀을 형성하는 단계에서 상기 플라즈마 처리된 포토레지스트 패턴의 두께는 상기 컨택홀의 깊이보다 작을 수 있다.
상기 플라즈마 처리는 브롬화 수소(Hbr)를 포함하는 Hbr 플라즈마를 이용할 수 있다.
상기 공통 전극은 인듐징크옥사이드(IZO) 또는 비정질-인듐틴옥사이드(a-ITO)로 형성될 수 있다.
상기 박막 트랜지스터를 형성하는 단계는 상기 기판에 공통 라인을 함께 형성하는 것을 더 포함하고, 상기 제3 절연층을 형성하는 단계는 상기 공통 라인과 상기 공통 전극을 노출하는 것을 더 포함하고, 상기 화소 전극을 형성하는 단계는 상기 공통 라인과 상기 공통 전극을 연결하는 연결 전극을 형성하는 것을 더 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 상기 제1 절연층과 상기 제2 절연층 사이에 블랙 매트릭스 또는 컬러 필터를 형성하는 단계를 더 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
본 발명의 실시예에 따른 표시 장치의 제조 방법은 절연층의 식각률보다 감소된 식각률을 가지는 플라즈마 처리되어 경화된 포토레지스트 패턴과 공통 전극을 마스크로 이용하여 건식 식각에 의해 절연층을 식각하여 컨택홀들을 형성함으로써, 컨택홀들의 형성을 위해 필요한 포토레지스트 패턴의 두께를 줄일 수 있다.
따라서, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 절연층에 컨택홀을 형성할 때 포토레지스트 사용량을 줄일 수 있으며, 또한 얇은 두께를 가지는 포토레지스트 패턴을 통해 미세한 폭의 컨택홀들을 구현 가능하게 하여 표시 장치의 해상도를 증가시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 의해 제조된 표시 장치의 사시도이다.
도 2는 도 1에 도시된 표시 장치의 부분 평면도이다.
도 3은 도 2의 I-I', II-II', III-III', IV-IV' 선을 따라 자른 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 순서도이다.
도 5는 도 4의 공통 전극 형성 단계를 구체적으로 보여주는 순서도이다.
도 6 내지 도 16은 도 4의 표시 장치의 제조 방법을 설명하기 위한 공정 단계별 단면도들이다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법의 순서도이다.
도 18은 도 17의 공통 전극 형성 단계를 구체적으로 보여주는 순서도이다.
도 19 내지 도 21은 도 17의 공통 전극 형성 단계를 설명하기 위한 공정 과정별 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다. 먼저, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 의해 제조된 표시 장치의 구조에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 의해 제조된 표시 장치의 사시도이고, 도 2는 도 1에 도시된 표시 장치의 부분 평면도이고, 도 3은 도 2의 I-I', II-II', III-III', IV-IV' 선을 따라 자른 단면도이다.
표시 장치는 복수의 화소들을 가지며 영상을 표시한다. 표시 장치는 특별히 한정되는 것은 아니지만, 예를 들어 액정 표시 장치(liquid crystal display device), 유기 발광 표시 장치(organic light emitting display device), 전기영동 표시 장치(electrophoretic display device), 일렉트로 웨팅 표시 장치(electrowetting display device), MEMS 표시 장치(microelectromechanical system display device) 등일 수 있다. 도 1 내지 도 3에서는, 표시 장치 중 액정 표시 장치를 일 예로서 도시하였다.
도 1 내지 도 3을 참조하면, 표시 장치는 제1 패널(PA1), 제1 기판(PA1)에 대향하는 제2 패널(PA2) 및 제1 패널(PA1)과 제2 패널(PA2) 사이에 형성된 액정층(LC)을 포함한다.
제1 패널(PA1)은 제1 기판(100), 적어도 하나의 게이트 라인(GL), 적어도 하나의 데이터 라인(DL), 적어도 하나의 공통 라인(CL), 게이트 패드(GP), 데이터 패드(DP), 게이트 절연막(110), 박막 트랜지스터(TFT), 제1 절연층(120), 제2 절연층(130), 공통 전극(140), 제3 절연층(150), 화소 전극(160), 연결 전극(170), 게이트 패드 전극(GPE) 및 데이터 패드 전극(DPE)을 포함할 수 있다.
제1 기판(100)은 표시 영역(DA)과, 표시 영역(DA)의 적어도 일측에 제공되는 패드 영역(PDA)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서 적어도 하나의 화소 영역(PXA)을 포함할 수 있다. 화소 영역(PXA)에는 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 연결되는 화소 전극(160)이 배치될 수 있다. 패드 영역(PDA)은 상기 영상이 표시되지 않는 비표시 영역에 배치될 수 있다.
게이트 라인(GL)은 제1 기판(100)의 표시 영역(DA)에 배치되며, 제1 방향으로 연장된다. 데이터 라인(DL)은 제1 기판(100)의 표시 영역(DA)에 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 게이트 라인(GL)과 절연된다. 공통 라인(CL)은 제1 기판(100)의 표시 영역(DA)에 배치되며, 제1 방향으로 연장되고, 게이트 라인(GL) 및 데이터 라인(DL)과 절연된다.
게이트 패드(GP)는 제1 기판(100)의 패드 영역(PDA)에 배치되며, 게이트 라인(GL)의 일단에 연결된다. 데이터 패드(DP)는 제1 기판(100)의 패드 영역(PDA)에 배치되며, 데이터 라인(DL)의 일단에 연결된다.
이하에서는, 화소 영역(PXA)을 중심으로 표시 영역(DA)에 대해 상세히 설명한다. 또한, 게이트 패드(GP)와 데이터 패드(DP)를 중심으로 패드 영역(PDA)에 대해 상세히 설명한다.
게이트 절연막(110)은 표시 영역(DA) 및 패드 영역(PDA) 모두에 배치된다. 게이트 절연막(110)은 제1 기판(100)의 표면에 형성되는 게이트 라인(GL), 공통 라인(CL) 및 게이트 패드(GP)를 커버하고, 절연 물질로 형성된다. 예를 들어, 게이트 절연막(110)은 실리콘 질화물이나, 실리콘 산화물을 포함할 수 있다. 한편, 게이트 절연막(110) 상에는 데이터 라인(DL) 및 데이터 패드(DP)가 형성될 수 있다. 여기서, 게이트 절연막(110)은 공통 라인(CL) 및 게이트 패드(GP)를 노출하는 관통홀들을 가진다.
박막 트랜지스터(TFT)는 화소 영역(PXA)에 배치된다. 박막 트랜지스터(TFT)는 게이트 전극(GE), 반도체층(SM), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
게이트 전극(GE)은 평면상으로 게이트 라인(GL)으로부터 반도체층(SM) 측으로 돌출되어 형성될 수 있다. 게이트 전극(GE)은 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 인듐틴징크옥사이드(ITZO) 중 어느 하나를 포함할 수 있다. 또한, 게이트 전극(GE)은 상술한 물질로 구성된 제1 전극층과 후술하는 물질로 구성된 제2 전극층을 포함하는 2층 구조를 가질 수도 있다. 상기 제2 전극층은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 텅스텐(W), 크롬(Cr), 티타늄(Ti)과 같은 금속이나, 적어도 하나의 상기 금속을 포함하는 합금일 수 있다.
반도체층(SM)은 게이트 절연막(110)을 사이에 두고 게이트 전극(GE) 상에 형성된다. 반도체층(SM)은 게이트 절연막(110) 상에 제공되는 활성층과 상기 활성층 상에 제공되는 오믹 컨택층을 포함할 수 있다. 상기 활성층은 평면상에서 소스 전극(SE)과 드레인 전극(DE)이 형성된 영역 및 소스 전극(SE)과 드레인 전극(DE) 사이의 영역에 대응하는 영역에 형성된다. 상기 오믹 컨택층은 상기 활성층과 소스 전극(SE) 및 상기 활성층과 드레인 전극(DE) 사이에 형성된다. 한편, 반도체층(SM)은 데이터 라인(DL)과 게이트 절연막(110) 사이에 형성될 수 있다. 또한, 반도체층(SM)은 데이터 패드(DP)와 게이트 절연막(110) 사이에도 형성될 수 있다.
소스 전극(SE)은 데이터 라인(DL)에서 돌출되어 형성되며, 평면상으로 게이트 전극(GE)의 적어도 일부와 중첩한다. 드레인 전극(DE)은 소스 전극(SE)으로부터 이격되게 형성되며, 평면상으로 게이트 전극(GE)의 적어도 일부와 중첩한다. 소스 전극(SE)과 드레인 전극(DE)은 구리, 몰리브덴, 알루미늄, 텅스텐, 크롬, 티타늄과 같은 금속이나, 적어도 하나의 상기 금속을 포함하는 합금일 수 있다. 여기서, 소스 전극(SE)과 드레인 전극(DE)은 소스 전극(SE)과 드레인 전극(DE) 사이의 이격된 영역을 제외한 영역에서 반도체층(SM)의 일부와 중첩한다.
제1 절연층(120)은 표시 영역(DA) 및 패드 영역(PDA) 모두에 배치되며, 게이트 절연막(110) 상에 형성된다. 여기서, 제1 절연층(120)은 드레인 전극(DE), 공통 라인(CL), 게이트 패드(GP) 및 데이터 패드(DP)를 노출하는 관통홀들을 가진다. 제1 절연층(120)은 예를 들어 실리콘 질화물이나 실리콘 산화물을 포함할 수 있다.
제2 절연층(130)은 표시 영역(DA) 및 패드 영역(PDA) 모두에 배치되며, 제1 절연층(120) 상에 형성된다. 여기서, 제2 절연층(130)은 제1 절연층(120)의 관통홀들과 대응되는 컨택홀들을 가진다. 제2 절연층(120)은 유기 물질로 형성될 수 있다.
공통 전극(140)은 제2 절연층(130) 상에 형성된다. 공통 전극(140)은 제2 절연층(130)의 컨택홀들과 대응되는 패터닝홀들을 가진다. 공통 전극(140)은 공통 라인(CL)을 통해 전달된 공통 전압을 인가받는다. 공통 전극(140)은 투명한 도전성 물질, 예를 들어 인듐징크옥사이드(IZO) 또는 비정질-인듐틴옥사이드(a-ITO)로 형성될 수 있다.
제3 절연층(150)은 공통 전극(140) 상에 형성된다. 제3 절연층(150)은 제2 절연층(130)의 컨택홀들과 대응되는 연결홀들을 가진다. 제3 절연층(150)은 제1 절연층(120)과 동일한 물질로 형성될 수 있다.
화소 전극(160)은 표시 영역(DA)에 배치된 제3 절연층(150) 상에 형성되며, 제3 절연층(150)을 사이에 두고 공통 전극(140)과 마주한다. 화소 전극(160)은 투명한 도전성 물질, 예를 들어 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO), 인듐틴징크옥사이드(ITZO) 중 어느 하나를 포함할 수 있다.
화소 전극(160)은 드레인 전극(DE)과 연결된다. 화소 전극(160)은 평면상에서 적어도 하나의 줄기부(161)와, 줄기부(161)로부터 돌출되어 형성된 복수의 가지부(162)와, 줄기부(161)와 드레인 전극(DE)을 연결하는 연결부(163)를 포함한다. 가지부들(162)은 서로 일정 간격 이격된다. 가지부들(162)은 소정 방향으로 평행하게 연장되도록 형성될 수 있다. 줄기부(161)와 가지부(162)는 도 2에 도시된 배열 형태로 한정되는 것은 아니며, 다양한 배열 형태를 가질 수 있다. 예를 들어, 가지부들(162)이 줄기부(161)로부터 일 방향으로 돌출될 수 있다. 또한, 가지부들(162)이 줄기부(161)의 연장 방향과 수직한 양측 방향으로 모두 돌출되어 연장될 수도 있다. 또는 줄기부(161)나 가지부들(162)이 복수회 절곡된 형태로 형성될 수도 있다.
연결 전극(170)은 표시 영역(DA)에 배치된 제3 절연층(150) 상에 형성되며, 공통 라인(CL)과 공통 전극(140)을 연결한다. 즉, 연결 전극(170)의 일단은 공통 라인(CL)과 연결되며, 타단은 공통 전극(140)과 연결된다. 연결 전극(170)은 화소 전극(160)의 형성시 함께 형성되며 화소 전극(160)과 동일한 물질로 형성될 수 있다.
게이트 패드 전극(GPE)은 패드 영역(PDA)에 배치된 제3 절연층(150) 상에 형성되며, 게이트 패드(GP)와 연결된다. 데이터 패드 전극(DPE)은 패드 영역(PDA)에 배치된 제3 절연층(150) 상에 형성되며, 데이터 패드(DP)와 연결된다. 게이트 패드 전극(GPE)과 데이터 패드 전극(DPE)은 화소 전극((160)에 신호를 인가하기 위한 외부 배선들을 연결하기 위한 컨택 전극이다. 예를 들어, 게이트 패드 전극(GPE)과 데이터 패드 전극(DPE) 각각에는 가요성 회로 기판이 연결될 수 있다. 게이트 패드 전극(GPE)과 데이터 패드 전극(DPE)은 화소 전극(160)의 형성시 함께 형성되며 화소 전극(160)과 동일한 물질로 형성될 수 있다.
한편, 제2 패널(PA2)은 제2 기판(200)과, 화소(PX)에 대응하여 제2 기판(200) 상에 형성된 컬러 필터(CF), 컬러 필터(CF)를 둘러싸는 블랙 매트릭스(BM)를 포함한다. 그런데, 컬러 필터(CF) 또는 블랙 매트릭스(BM)는 제1 패널(PA1)의 제1 절연층(120)과 제2 절연층(130) 사이에 형성될 수도 있다.
상기와 같은 구조를 가지는 표시 장치에서는, 게이트 라인(GL)을 통해 제공되는 구동 신호에 응답하여 박막 트랜지스터(TFT)가 턴-온된다. 박막 트랜지스터(TFT)가 턴-온되면, 데이터 라인(DL)을 통해 제공되는 화상 신호가 박막 트랜지스터(TFT)를 통해 화소 전극(160)으로 제공된다. 이에 따라, 화소 전극(160)과 공통 전극(140) 사이에 전계가 형성되고, 상기 전계에 따라 액정층(LC)의 액정이 구동되며, 그 결과 영상이 표시된다.
이하, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법의 순서도이고, 도 5는 도 4의 공통 전극 형성 단계를 구체적으로 보여주는 순서도이고, 도 6 내지 도 16은 도 4의 표시 장치의 제조 방법을 설명하기 위한 공정 단계별 단면도들이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 박막 트랜지스터 형성 단계(S10), 제1 절연층 및 제2 절연층 형성 단계(S20), 공통 전극 형성 단계(S30), 컨택홀 형성 단계(S40), 제3 절연층 형성 단계(S50) 및 화소 전극 형성 단계(S60)를 포함한다. 도 5를 참조하면, 공통 전극 형성 단계(S30)는 공통 전극 물질 증착 과정(S31), 포토레지스트 패턴 형성 과정(S32), 플라즈마 처리 과정(S33) 및 공통 전극 물질 식각 과정(S34)을 포함할 수 있다.
먼저, 도 4 및 도 6을 참조하면, 박막 트랜지스터 형성 단계(S10)에서 표시 영역(도 1의 DA)과 표시 영역(DA)의 적어도 일측에 제공되는 패드 영역(도 1의 PDA)이 정의된 제1 기판(100)에 박막 트랜지스터(TFT)를 형성한다. 박막 트랜지스터(TFT)는 게이트 전극(GE), 반도체층(SM), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
구체적으로, 제1 기판(100) 위에 스퍼터링 공정 등을 통해 도전층을 형성하고 제1 포토레지스트 패턴(미도시)을 이용하여 패터닝하여, 게이트 라인(도 1의 GL)과 공통 라인(CL)을 형성한다. 이때, 게이트 패드(GP)와 게이트 전극(GE)을 동시에 형성한다. 상기 제1 포토레지스트 패턴은 유기 감광 물질 등의 포토레지스트 물질로 형성될 수 있다.
그리고, 게이트 패드(GP), 게이트 전극(GE) 및 공통 라인(CL)이 형성된 제1 기판(100) 위에 플라즈마 가속 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition: PECVD) 공정 등을 통해 게이트 절연막(110)을 형성한다.
그리고, 게이트 절연막(110) 위에 반도체층과 도전층을 순차적으로 적층하고 제2 포토레지스트 패턴(미도시)을 이용하여 패터닝하여, 데이터 라인(도 1의 DL), 데이터 라인(도 1의 DL)에 연결되는 소스 전극(SE), 소스 전극(SE)과 이격되는 드레인 전극(DE)을 형성한다. 이때, 데이터 패드(DP)를 동시에 형성한다. 상기 제2 포토레지스트 패턴은 유기 감광 물질 등의 포토레지스트 물질로 형성될 수 있다.
이어서, 도 4 및 도 7을 참조하면, 제1 절연층 및 제2 절연층 형성 단계(S20)에서 박막 트랜지스터(TFT) 상에 제1 절연층(120) 및 제2 절연층(130)을 순차적으로 형성한다.
구체적으로, 게이트 절연막(110) 상에 박막 트랜지스터(TFT)와 데이터 패드(DP)를 커버하도록 제1 절연층(120)을 형성한다. 제1 절연층(120)은 보호막으로서 플라즈마 가속 화학 기상 증착 공정을 통해 실리콘 질화물이나 실리콘 산화물로 형성될 수 있다.
그리고, 제1 절연층(120) 상에 전체적으로 제2 절연층(130)을 형성한다. 제2 절연층(130)은 노광 공정 없이 증착, 코팅, 프린팅 공정 등을 통해 아크릴 수지와 같은 유기 물질로 형성될 수 있다.
이어서, 도 4 및 도 8 내지 도 12를 참조하면, 공통 전극 형성 단계(S30)에서 제2 절연층(130) 상에 공통 전극(140)을 형성한다.
구체적으로, 도 8에 도시된 바와 같이 제2 절연층(130) 상에 공통 전극 물질(140a)을 증착한다(S31).
그리고, 도 9에 도시된 바와 같이 공통 전극 물질(140a) 상에 형성되는 제3 포토레지스트 패턴(10)을 형성한다(S32). 제3 포토레지스트 패턴(10)은 공통 전극 물질(140a) 상에 포토레지스트막을 형성하고 노광 및 현상 공정을 통해 패터닝함으로써 형성될 수 있다. 여기서, 제3 포토레지스트 패턴(10)은 제1 두께(PT1)를 가질 수 있다. 제3 포토레지스트 패턴(10)은 유기 감광 물질 등의 포토레지스트 물질로 형성될 수 있다. 제3 포토레지스트 패턴(10)은 베이킹 공정이 적어도 부분적으로 생략되어 이루어진 것일 수 있다. 예를 들어, 제3 포토레지스트 패턴(10)은 소프트 베이킹만 이루어지고 하드 베이킹은 생략되어 이루어지거나, 소프트 베이킹과 하드 베이킹 모두가 생략되어 이루어질 수도 있다.
그리고, 도 10에 도시된 바와 같이 제3 포토레지스트 패턴(10)의 표면에 플라즈마 처리를 수행한다(S33). 상기 플라즈마 처리는 브롬화 수소(Hbr)를 포함하는 Hbr 플라즈마를 이용하여 이루어질 수 있다. 상기 Hbr 플라즈마는 헬륨(He), 산소(O2) 및 질소(N2) 중 선택된 적어도 어느 하나의 첨가제를 포함할 수 있다. 이와 같이, 제3 포토레지스트 패턴(10)이 플라즈마 처리됨으로써 도 11에 도시된 바와 같이 경화된 상태의 포토레지스트 패턴(10a)이 형성될 수 있다.
그리고, 플라즈마 처리된 포토레지스트 패턴(10a)을 마스크로 이용하여 공통 전극 물질(140a)을 식각함으로써 도 12에 도시된 바와 같이 패터닝홀들(141, 142, 143, 144)을 가지는 공통 전극(140)을 형성한다(S34). 여기서, 공통 전극 물질(140a)의 식각은 습식 식각에 의해 이루어질 수 있다.
이어서, 도 4, 도 13 및 도 14를 참조하면, 컨택홀 형성 단계(S40)에서 제2 절연층(130)에 컨택홀들(131, 132, 133, 134)을 형성한다.
구체적으로, 도 13에 도시된 바와 같이 플라즈마 처리된 포토레지스트 패턴(10a)과 공통 전극(140)을 마스크로 이용하여 제2 절연층(130)을 식각 함으로써, 제2 절연층(130) 중 게이트 패드(GP), 데이터 패드(DP), 드레인 전극(DE) 및 공통 라인(CL) 각각과 대응되는 영역에 컨택홀들(131, 132, 133, 134)을 형성한다. 여기서, 제2 절연층(130)의 식각은 건식 식각에 의해 이루어질 수 있으며, 상기 건식 식각은 산소(O2) 또는 산소(O2)+플루오루(F)를 포함하는 플라즈마를 이용한 식각일 수 있다.
이와 같이, 제2 절연층(130)을 식각하기 전에 포토레지스트 패턴(10a)이 경화된 상태이므로 포토레지스트 패턴(10a)의 식각률이 베이킹 공정이 적어도 부분적으로 생략된 제3 포토레지스트 패턴(도 9의 10)의 식각률보다 감소되며 또한 노광 공정 없이 증착, 코팅, 프린팅 공정 등을 통해 형성된 제2 절연층(130)의 식각률보다 감소된다.
이에 따라, 포토레지스트 패턴(10a)을 마스크로 이용하여 건식 식각에 의해 제2 절연층(130)을 식각하여 컨택홀들(131, 132, 134, 135)을 형성할 때, 컨택홀들(131, 132, 134, 135)의 깊이 이상의 두께를 가지는 포토레지스트 패턴(10a)이 요구되지 않는다. 즉, 포토레지스트 패턴(10a)의 두께(PT1)가 컨택홀들(131, 132, 134, 135)의 깊이보다 작을 수 있다. 이에 따라, 컨택홀들(131, 132, 134, 135)의 형성시 포토레지스트 사용량이 줄어들 수 있다. 한편, 절연층의 식각률과 절연층 상의 포토레지스트 패턴의 식각률이 같으면, 상기 포토레지스트 패턴을 마스크로 이용하여 건식 식각에 의해 상기 절연층을 식각하여 컨택홀을 형성하는 경우 상기 컨택홀의 깊이 이상의 두께를 가지는 상기 포토레지스트 패턴이 요구된다. 이는 상기 컨택홀을 형성하기 위해 상기 절연층의 일부분이 제거될 때, 상기 포토레지스트 패턴에서 컨택홀의 깊이와 동일한 두께에 해당하는 부분이 제거되기 때문이다.
또한, 포토레지스트 패턴(10a)이 제2 절연층(130)에 형성하는 컨택홀들(131, 132, 133, 134)의 깊이보다 작은 두께(PT1)를 가지기 때문에, 제2 절연층(130)에 미세한 폭의 컨택홀들을 구현 가능하게 할 수 있으며 이에 따라 표시 장치의 해상도를 증가시킬 수 있다.
그리고, 도 14에 도시된 바와 같이 제2 절연층(130)에 컨택홀들(131, 132, 134, 135)이 형성되면, 포토레지스트 패턴(10a)은 스트립 공정 등을 통해 제거된다.
이어서, 도 4 및 도 15를 참조하면, 제3 절연층 형성 단계(S50)에서 공통 전극(140)을 커버하도록 제3 절연층(150)을 형성한다.
구체적으로, 제3 절연층(150)은 플라즈마 가속 화학 기상 증착 공정을 통해 공통 전극(140), 제2 절연층(130) 및 제1 절연층(120) 상에 실리콘 질화물층이나 실리콘 산화물층을 형성하고 제4 포토레지스트 패턴(미도시)을 이용하여 패터닝하여 형성된다. 이때, 게이트 패드(GP)를 노출시키는 게이트 절연막(110)의 관통홀(111)과 제1 절연층(120)의 관통홀(121)과 제3 절연층(150)의 연결홀(151)이 형성되며, 데이터 패드(DP)를 노출시키는 제1 절연층(120)의 관통홀(122)과 제3 절연층(150)의 연결홀(152)이 형성되고, 드레인 전극(DE)을 노출시키는 제1 절연층(120)의 관통홀(123)과 제3 절연층(150)의 연결홀(153)이 형성되며, 공통 라인(CL)을 노출시키는 게이트 절연막(110)의 관통홀(112)과 제1 절연층(120)의 관통홀(124)과 제3 절연층(150)의 연결홀(154)이 형성되고, 공통 전극(140)을 노출시키는 제3 절연층(150)의 연결홀(155)이 형성될 수 있다.
이어서, 도 4 및 도 16을 참조하면 화소 전극 형성 단계(S60)에서 제3 절연층(150) 상에 드레인 전극(DE)과 연결되는 화소 전극(160)을 형성한다.
구체적으로, 화소 전극(160)은 제3 절연층(150) 상에 투명한 도전성 물질층을 형성하고 제5 포토레지스트 패턴(미도시)을 이용하여 패터닝하여 형성된다. 이때, 게이트 패드(GP)와 연결되는 게이트 패드 전극(GPE), 데이터 패드(DP)와 연결되는 데이터 패드 전극(DPE) 및 공통 라인(CL)과 공통 전극(140)을 연결하는 연결 전극(170)이 함께 형성될 수 있다.
한편 도시하진 않았지만, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 제1 절연층(120)과 제2 절연층(130) 사이에 블랙 매트릭스 또는 컬러 필터를 형성하는 단계를 포함하여, BOA(Black matrix On Array) 표시 장치 또는 COA(Color filter On Array) 장치를 구현할 수 있다.
상기와 같이 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 제2 절연층(130)의 식각률보다 감소된 식각률을 가지는 플라즈마 처리되어 경화된 포토레지스트 패턴(10a)과 공통 전극(140)을 마스크로 이용하여 건식 식각에 의해 제2 절연층(130)을 식각하여 컨택홀들(131, 132, 133, 134)을 형성함으로써, 컨택홀들(131, 132, 133, 134)의 형성을 위해 필요한 포토레지스트 패턴(10a)의 두께를 줄일 수 있다.
따라서, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 제2 절연층(130)에 컨택홀(131, 132, 133, 134)을 형성할 때 포토레지스트 사용량을 줄일 수 있으며, 또한 얇은 두께를 가지는 포토레지스트 패턴(10a)을 통해 미세한 폭의 컨택홀들을 구현 가능하게 하여 표시 장치의 해상도를 증가시킬 수 있다.
다음은 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법에 대해 설명하기로 한다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법의 순서도이고, 도 18은 도 17의 공통 전극 형성 단계를 구체적으로 보여주는 순서도이고, 도 19 내지 도 21은 도 17의 공통 전극 형성 단계를 설명하기 위한 공정 과정별 단면도들이다.
도 17을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 박막 트랜지스터 형성 단계(S10), 제1 절연층 및 제2 절연층 형성 단계(S20), 공통 전극 형성 단계(S130), 컨택홀 형성 단계(S40), 제3 절연층 형성 단계(S50) 및 화소 전극 형성 단계(60)를 포함한다. 도 18을 참조하면, 공통 전극 형성 단계(S130)는 공통 전극 물질 증착 과정(S131), 포토레지스트 패턴 형성 과정(S132), 공통 전극 물질 식각 과정(S133) 및 플라즈마 처리 과정(S134)을 포함할 수 있다.
박막 트랜지스터 형성 단계(S10), 제1 절연층 및 제2 절연층 형성 단계(S20), 컨택홀 형성 단계(S40), 제3 절연층 형성 단계(S50) 및 화소 전극 형성 단계(60)는 앞에서 설명되었으므로, 중복된 설명은 생략하기로 한다.
도 17 내지 도 22를 참조하면, 공통 전극 형성 단계(S130)에서 제2 절연층(130) 상에 공통 전극(140)을 형성한다. 공통 전극 형성 단계(S130)는 도 4의 공통 전극 형성 단계(S30)와 비교하여 플라즈마 처리 과정(S134)이 공통 전극 물질 식각 과정(133) 후에 이루어지는 점만 상이하다.
구체적으로, 제2 절연층(130) 상에 공통 전극 물질(140a)을 증착한다(S131; 도8의 S31 참조).
그리고, 공통 전극 물질(140a) 상에 제3 포토레지스트 패턴(10)을 형성한다(S132; 도 9의 S32 참조).
그리고, 제3 포토레지스트 패턴(10)을 마스크로 이용하여 공통 전극 물질(도 9의 140a)을 식각함으로써, 도 19에 도시된 바와 같이 패터닝홀들(141, 142, 143, 144)을 가지는 공통 전극(140)을 형성한다(S133). 여기서, 공통 전극 물질(도 9의 140a)의 식각은 습식 식각에 의해 이루어질 수 있다.
그리고, 도 20에 도시된 바와 같이 제3 포토레지스트 패턴(10)의 표면에 플라즈마 처리를 수행한다(S134). 이와 같이, 제3 포토레지스트 패턴(10)이 플라즈마 처리됨으로써 도 21에 도시된 바와 같이 경화된 상태의 포토레지스트 패턴(10a)이 형성될 수 있다.
상기와 같이 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 절연층(130)의 식각률보다 감소된 식각률을 가지는 플라즈마 처리되어 경화된 포토레지스트 패턴(10a)과 공통 전극(140)을 마스크로 이용하여 건식 식각에 의해 제2 절연층(130)을 식각하여 컨택홀들(131, 132, 133, 134)을 형성함으로써, 컨택홀들(131, 132, 133, 134)의 형성을 위해 필요한 포토레지스트 패턴(10a)의 두께를 줄일 수 있다.
따라서, 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 제2 절연층(130)에 컨택홀(131, 132, 133, 134)을 형성할 때 포토레지스트 사용량을 줄일 수 있으며, 또한 얇은 두께를 가지는 포토레지스트 패턴(10a)을 통해 미세한 폭의 컨택홀들을 구현 가능하게 하여 표시 장치의 해상도를 증가시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 제1 기판 110: 게이트 절연막
120: 제1 절연층 130: 제2 절연층
140: 공통 전극 150: 제3 절연층
160: 화소 전극 170: 연결 전극
200: 제2 기판

Claims (16)

  1. 기판에 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 제1 절연층 및 제2 절연층을 형성하는 단계;
    상기 제2 절연층 상에 공통 전극 물질을 증착하고, 상기 공통 전극 물질 상에 형성되는 포토레지스트 패턴의 표면에 플라즈마 처리를 한 후, 상기 플라즈마 처리된 포토레지스트 패턴을 마스크로 이용하여 상기 공통 전극 물질을 식각함으로써 상기 제2 절연층 상에 공통 전극을 형성하는 단계;
    상기 플라즈마 처리된 포토레지스트 패턴과 상기 공통 전극을 마스크로 이용하여 상기 제2 절연층 중 상기 드레인 전극과 대응되는 영역에 컨택홀을 형성하는 단계;
    상기 컨택홀과 상기 드레인 전극을 노출하도록 상기 제2 절연층 및 상기 공통 전극 상에 제3 절연층을 형성하는 단계; 및
    상기 제3 절연층 상에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 제2 절연층을 형성하는 단계는 상기 제1 절연층 상에 유기 물질을 전체적으로 코팅함으로써 이루어지는 표시 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 컨택홀을 형성하는 단계는 건식 식각 방법에 의해 이루어지는 표시 장치의 제조 방법.
  4. 제1 항에 있어서,
    상기 컨택홀을 형성하는 단계에서 상기 플라즈마 처리된 포토레지스트 패턴의 두께는 상기 컨택홀의 깊이보다 작은 표시 장치의 제조 방법.
  5. 제1 항에 있어서,
    상기 플라즈마 처리는 브롬화 수소(Hbr)를 포함하는 Hbr 플라즈마를 이용하는 표시 장치의 제조 방법.
  6. 제1 항에 있어서,
    상기 공통 전극은 인듐징크옥사이드(IZO) 또는 비정질-인듐틴옥사이드(a-ITO)로 형성되는 표시 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 박막 트랜지스터를 형성하는 단계는 상기 기판에 공통 라인을 함께 형성하는 것을 더 포함하고,
    상기 제3 절연층을 형성하는 단계는 상기 공통 라인과 상기 공통 전극을 노출하는 것을 더 포함하고,
    상기 화소 전극을 형성하는 단계는 상기 공통 라인과 상기 공통 전극을 연결하는 연결 전극을 형성하는 것을 더 포함하는 표시 장치의 제조 방법.
  8. 제1 항에 있어서,
    상기 제1 절연층과 상기 제2 절연층 사이에 블랙 매트릭스 또는 컬러 필터를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  9. 기판에 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 제1 절연층 및 제2 절연층을 형성하는 단계;
    상기 제2 절연층 상에 공통 전극 물질을 증착하고, 상기 공통 전극 물질 상에 형성되는 포토레지스트 패턴을 마스크로 이용하여 상기 공통 전극 물질을 식각한 후, 상기 포토레지스트 패턴의 표면에 플라즈마 처리를 함으로써 상기 제2 절연층 상에 공통 전극을 형성하는 단계;
    상기 플라즈마 처리된 포토레지스트 패턴과 상기 공통 전극을 마스크로 이용하여 상기 제2 절연층 중 상기 드레인 전극과 대응되는 영역에 컨택홀을 형성하는 단계;
    상기 컨택홀과 상기 드레인 전극을 노출하도록 상기 제2 절연층 및 상기 공통 전극 상에 제3 절연층을 형성하는 단계; 및
    상기 제3 절연층 상에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  10. 제9 항에 있어서,
    상기 제2 절연층을 형성하는 단계는 상기 제1 절연층 상에 유기 물질을 전체적으로 코팅함으로써 이루어지는 표시 장치의 제조 방법.
  11. 제9 항에 있어서,
    상기 컨택홀을 형성하는 단계는 건식 식각 방법에 의해 이루어지는 표시 장치의 제조 방법.
  12. 제9 항에 있어서,
    상기 컨택홀을 형성하는 단계에서 상기 플라즈마 처리된 포토레지스트 패턴의 두께는 상기 컨택홀의 깊이보다 작은 표시 장치의 제조 방법.
  13. 제9 항에 있어서,
    상기 플라즈마 처리는 브롬화 수소(Hbr)를 포함하는 Hbr 플라즈마를 이용하는 표시 장치의 제조 방법.
  14. 제9 항에 있어서,
    상기 공통 전극은 인듐징크옥사이드(IZO) 또는 비정질-인듐틴옥사이드(a-ITO)로 형성되는 표시 장치의 제조 방법.
  15. 제9 항에 있어서,
    상기 박막 트랜지스터를 형성하는 단계는 상기 기판에 공통 라인을 함께 형성하는 것을 더 포함하고,
    상기 제3 절연층을 형성하는 단계는 상기 공통 라인과 상기 공통 전극을 노출하는 것을 더 포함하고,
    상기 화소 전극을 형성하는 단계는 상기 공통 라인과 상기 공통 전극을 연결하는 연결 전극을 형성하는 것을 더 포함하는 표시 장치의 제조 방법.
  16. 제9 항에 있어서,
    상기 제1 절연층과 상기 제2 절연층 사이에 블랙 매트릭스 또는 컬러 필터를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020130092103A 2013-08-02 2013-08-02 표시 장치의 방법 KR20150015978A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130092103A KR20150015978A (ko) 2013-08-02 2013-08-02 표시 장치의 방법
US14/081,033 US9466623B2 (en) 2013-08-02 2013-11-15 Method of fabricating display device
US15/262,943 US9711545B2 (en) 2013-08-02 2016-09-12 Method of fabricating display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130092103A KR20150015978A (ko) 2013-08-02 2013-08-02 표시 장치의 방법

Publications (1)

Publication Number Publication Date
KR20150015978A true KR20150015978A (ko) 2015-02-11

Family

ID=52428040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130092103A KR20150015978A (ko) 2013-08-02 2013-08-02 표시 장치의 방법

Country Status (2)

Country Link
US (2) US9466623B2 (ko)
KR (1) KR20150015978A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952879B (zh) * 2015-05-05 2018-01-30 深圳市华星光电技术有限公司 采用coa技术的双栅极tft基板结构
US10284604B2 (en) * 2016-06-10 2019-05-07 OneTrust, LLC Data processing and scanning systems for generating and populating a data inventory
CN105974699B (zh) 2016-06-29 2019-05-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN107564803B (zh) * 2017-08-31 2020-04-17 京东方科技集团股份有限公司 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法
CN108831895B (zh) 2018-08-28 2023-10-13 武汉华星光电技术有限公司 显示面板及其制造方法
JP7195113B2 (ja) * 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818327A (en) * 1987-07-16 1989-04-04 Texas Instruments Incorporated Wafer processing apparatus
US5166757A (en) * 1989-03-31 1992-11-24 Nippon Steel Corporation Dry-etched amorphous silicon device with recessed electrode
KR0172526B1 (ko) 1995-12-29 1999-03-30 김주용 반도체 소자의 제조방법
KR100386432B1 (ko) 1998-09-24 2003-08-25 삼성전자주식회사 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법
KR100777695B1 (ko) 2001-05-12 2007-11-21 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR101493224B1 (ko) 2008-09-22 2015-02-17 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
JP5203340B2 (ja) 2009-12-01 2013-06-05 東京エレクトロン株式会社 半導体装置の製造方法
KR20110071313A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Ｆｆｓ 모드 액정표시장치용 기판 및 그 제조방법
KR101666368B1 (ko) 2010-05-20 2016-10-25 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
KR20120061540A (ko) 2010-12-03 2012-06-13 엘지디스플레이 주식회사 횡전계 모드 반사투과형 액정표시장치용 어레이 기판의 제조 방법
KR20130011856A (ko) 2011-07-22 2013-01-30 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR101870986B1 (ko) * 2011-09-19 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 제조방법

Also Published As

Publication number Publication date
US9711545B2 (en) 2017-07-18
US20160380011A1 (en) 2016-12-29
US9466623B2 (en) 2016-10-11
US20150037943A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
US8643799B2 (en) TFT-LCD array substrate and manufacturing method thereof
US10139685B2 (en) Array substrate, manufacturing method thereof and display device
US9711545B2 (en) Method of fabricating display device
JP2006330470A (ja) 液晶表示装置及びその製造方法
KR20070000893A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US9472582B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101362960B1 (ko) 액정표시장치와 그 제조방법
US9690146B2 (en) Array substrate, its manufacturing method, and display device
KR20120129746A (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US9741861B2 (en) Display device and method for manufacturing the same
US20060092351A1 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
US20140071553A1 (en) Color filter substrate, tft array substrate, manufacturing method of the same, and liquid crystal display panel
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
KR20130098655A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20060131316A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20160083999A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080057921A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조방법
KR101147267B1 (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
US9520415B2 (en) Display device and method of fabricating the same
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid