KR101493224B1 - 액정표시장치용 어레이 기판의 제조방법 - Google Patents

액정표시장치용 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR101493224B1
KR101493224B1 KR20080092705A KR20080092705A KR101493224B1 KR 101493224 B1 KR101493224 B1 KR 101493224B1 KR 20080092705 A KR20080092705 A KR 20080092705A KR 20080092705 A KR20080092705 A KR 20080092705A KR 101493224 B1 KR101493224 B1 KR 101493224B1
Authority
KR
South Korea
Prior art keywords
forming
passivation layer
layer
electrode
drain electrode
Prior art date
Application number
KR20080092705A
Other languages
English (en)
Other versions
KR20100033710A (ko
Inventor
김호수
김기승
정상철
이정훈
권당
조항섭
이은하
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20080092705A priority Critical patent/KR101493224B1/ko
Publication of KR20100033710A publication Critical patent/KR20100033710A/ko
Application granted granted Critical
Publication of KR101493224B1 publication Critical patent/KR101493224B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 더블 패시베이션층 계면에서 사이드 에치를 방지하여 포인트 디펙트(point defect)를 방지할 수 있도록 한 액정표시장치용 어레이 기판의 제조방법에 관한 것으로서, 기판상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 기판의 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극과 대응되는 상기 게이트 절연막상에 액티브층, 오믹콘택층, 소오스 전극 및 드레인 전극을 형성하는 단계와, 상기 소오스 전극 및 드레인 전극을 포함한 기판의 전면에 제 1 패시베이션층을 형성하는 단계와, 상기 제 1 패시베이션층의 표면에 플라즈마 처리를 실시하는 단계와, 상기 표면이 플라즈마 처리된 제 1 패시베이션층상에 칼라 필터층을 형성하는 단계와, 상기 칼라 필터층을 포함한 기판의 전면에 제 2 패시베이션층을 형성하는 단계와, 상기 드레인 전극의 표면이 소정부분 노출되도록 제 2 패시베이션층 및 제 1 패시베이션층을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 형성하는 것을 특징으로 한다.
액정표시장치, 패시베이션층, 사이드 에치, 버퍼층

Description

액정표시장치용 어레이 기판의 제조방법{Method for manufacturing Of Array substrate for Liquid Crystal Display Device}
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 더블 구조를 갖는 패시베이션층의 계면에서 발생하는 역 테이퍼(taper)를 개선하도록 한 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고, 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 일반적인 액정표시장치를 나타낸 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선에 따른 COT 구조를 갖는 액정표시장치를 나타낸 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 투명한 기판(11) 위에 금속과 같은 도전 물질로 이루어진 게이트 전극(12)이 형성되어 있고, 상기 게이트 전극(12) 위에 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(13)이 게이트 전극(12)을 덮고 있다.
상기 게이트 전극(12) 상부의 게이트 절연막(13) 위에는 비정질 실리콘으로 이루어진 액티브층(14)이 형성되어 있으며, 상기 액티브층(14) 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(15)을 개재하여 일정한 간격을 갖고 소오스 전극(16a) 및 드레인 전극(16b)이 형성되어 있는데, 상기 소오스 및 드레인 전극(16a, 16b)은 상기 게이트 전극(12)과 함께 박막트랜지스터(T)를 이룬다.
상기 박막트랜지스터(T)를 포함한 제 1 기판(11)의 전면에 제 1 패시베이션층(17)이 형성되어 있고, 상기 제 1 패시베이션층(17)상에 일정한 간격을 갖고 R, G, B의 칼라 필터층(18)이 형성되어 있다.
상기 칼라 필터층(18)을 포함한 제 1 기판(11)의 전면에 제 2 패시베이션층(19)이 형성되어 있고, 상기 제 1 패시베이션층(17)과 제 2 패시베이션층(19)을 관통하여 상기 드레인 전극(16b)과 전기적으로 연결되게 화소전극(20)이 형성되어 있으며, 상기 화소전극(20)과 일정한 간격을 갖게 복수의 공통전극(도시되지 않음)이 형성되어 있다.
한편, 도면에는 도시하지 않았지만, 상기 게이트 전극(12)은 게이트 배선과 연결되어 있고, 상기 소오스 전극(16a)은 데이터 배선과 연결되어 있으며, 게이트 배선과 데이터 배선(16)은 서로 직교하여 화소 영역을 정의한다.
또한, 상기 게이트 배선과 동일한 방향으로 갖고 상기 공통전극에 연결되되도록 상기 게이트 전극(12)과 일정한 간격을 갖고 상기 기판(11)상에 공통배선(21)이 형성되어 있다.
상기와 같이 컬러 필터층(18)을 기판(하부 기판)(11)상에 형성할 경우, 컬러 필터층(18)과 화소 전극(20)간의 오정렬을 방지하여 블랙 매트릭스(도시되지 않음)의 폭을 넓게 형성하지 않아도 되므로 개구율을 향상시킬 수 있다.
도 3a 내지 도 3e는 종래 기술에 의한 액정표시장치용 어레이 기판의 제조방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 투명한 재질의 기판(31)상에 금속 물질을 증착하고, 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 제거하여 게이트 전극(32)을 형성한다.
여기서, 상기 게이트 전극(32)의 형성시 게이트 전극(32)과 연결되어 일방향으로 연장되어 있는 게이트 배선(도시하지 않음)과 함께 공통배선(33)도 함께 형성된다.
이어서, 상기 게이트 전극(32)을 포함한 기판(31)의 전면에 실리콘 질화막 또는 실리콘 산화막과 같은 절연 물질을 증착하여 게이트 절연막(34)을 형성한다.
도 3b에 도시한 바와 같이, 상기 게이트 절연막(34)상에 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층을 차례로 증착한다.
이어서, 상기 비정질 실리콘층상에 소오스 및 드레인 전극용 금속막을 연속 하여 증착한다.
그리고 포토 및 식각 공정을 통해 상기 금속막, 불순물이 도핑된 비정질 실리콘층 및 비정질 실리콘층을 선택적으로 제거하여 액티브층(35)과 오믹콘택층(36) 및 소오스 전극(37a) 및 드레인 전극(37b)을 형성한다.
여기서, 상기 소오스 전극(37a) 및 드레인 전극(37b)의 형성시 상기 소오스 전극(37a)에 연장되어 상기 게이트 배선과 직교하여 화소영역을 정의하는 데이터 배선(도시하지 않음)도 함께 형성된다.
그리고 상기 소오스 전극(37a) 및 드레인 전극(37b)에 의해 노출된 오믹콘택층(36)을 선택적으로 제거한다.
이때, 상기 소오스 전극(37a) 및 드레인 전극(37b)은 추후 공정에서 채널을 형성하기 위해, 서로 일정간격 이격되도록 형성한다.
전술한 바와 같이, 상기 소오스 및 드레인 전극(37a,37b)은 게이트 전극(32)과 함께 박막트랜지스터를 이룬다.
도 3c에 도시한 바와 같이, 상기 소오스 및 드레인 전극(37a,37b)을 포함한 기판(31)의 전면에 제 1 패시베이션층(38)을 형성한다.
도 3d에 도시한 바와 같이, 상기 제 1 패시베이션층(38)상에 감광성 물질을 도포하고 노광 및 패터닝함으로써 화소 영역에 컬러 필터층(39)을 형성한다.
여기서, 상기 컬러 필터층(39)은 적, 녹, 청의 세 가지 색으로 이루어지므로, 이러한 도포와 노광 및 현상 공정을 세 번 반복하여 각각의 색을 구현하는 컬러필터를 형성한다.
이어서, 상기 컬러 필터층(39)을 포함한 기판(31)의 전면에 제 2 패시베이션층(40)을 형성하고, 상기 드레인 전극(37b)의 표면이 노출되도록 상기 칼라 필터층(39) 경계 부분의 제 2 패시베이션층(40)과 제 1 패시베이션층(38)을 선택적으로 제거하여 콘택홀(41)을 형성한다.
도 3e에 도시한 바와 같이, 상기 콘택홀(41)을 포함한 기판(31)의 전면에 투명 도전 물질을 증착하고 패터닝하여 상기 드레인 전극(37b)과 전기적으로 연결되는 화소전극(42)을 형성함과 함께 상기 화소전극(42)과 일정한 간격을 갖는 공통전극(43)을 형성한다.
그러나 상기와 같은 액정표시장치용 어레이 기판의 제조방법은 제 1 패시베이션층과 제 2 패시베이션층의 계면에서 접착(adhesion)이 취약하여 상기 제 2 패시베이션층과 제 1 패시베이션층을 선택적으로 식각하여 콘택홀을 형성할 때 사이드 에치(side etch)(도 4)가 발생하여 역 테이퍼(taper)가 형성되어 포인트 디펙트(point defect)가 발생하는 문제점이 있었다.
즉, 도 4는 종래 기술에 의한 액정표시장치용 어레이 기판의 제조시 발생하는 문제를 설명하기 위한 도면이다.
도 4에 도시한 바와 같이, 제 1 패시베이션층(38)과 제 2 패시베이션층(40)의 계면에서 오염 또는 C, H, O와 같은 물질에 의해 SiNx의 증착을 방해하여 결합력이 약화되어 콘택홀을 형성하기 위한 식각 공정시 계면에서 에칭 속도가 빠르게 진행하여 사이드 에치가 발생하게 된다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로서 더블 패시베이션층 계면에서 사이드 에치를 방지하여 포인트 디펙트(point defect)를 방지할 수 있도록 한 액정표시장치용 어레이 기판의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 의한 액정표시장치용 어레이 기판의 제조방법은 기판상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 기판의 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극과 대응되는 상기 게이트 절연막상에 액티브층, 오믹콘택층, 소오스 전극 및 드레인 전극을 형성하는 단계와, 상기 소오스 전극 및 드레인 전극을 포함한 기판의 전면에 제 1 패시베이션층을 형성하는 단계와, 상기 제 1 패시베이션층의 표면에 플라즈마 처리를 실시하는 단계와, 상기 표면이 플라즈마 처리된 제 1 패시베이션층상에 칼라 필터층을 형성하는 단계와, 상기 칼라 필터층을 포함한 기판의 전면에 제 2 패시베이션층을 형성하는 단계와, 상기 드레인 전극의 표면이 소정부분 노출되도록 제 2 패시베이션층 및 제 1 패시베이션층을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 형성하는 것을 특징으로 한다.
본 발명에 의한 액정표시장치용 어레이 기판의 제조방법은 다음과 같은 효과 가 있다.
즉, 제 1 패시베이층을 형성한 후에 표면에 N2 플라즈마 처리를 실시하거나 제 2 패시베이션층을 형성할 때 가스 유량을 변화시켜 에칭비가 낮은 실리콘 리치층을 형성함으로써 패시베이션층의 계면에서 사이드 에치를 방지하여 포인트 디펙트(point defect)를 방지할 수 있다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치용 어레이 기판의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 5a 내지 도 5e는 본 발명의 제 1 실시예에 의한 액정표시장치용 어레이 기판의 제조방법을 나타낸 공정 단면도이다.
도 5a에 도시한 바와 같이, 투명한 재질의 기판(101)상에 금속 물질을 증착하고, 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 제거하여 게이트 전극(102)을 형성한다.
여기서, 상기 게이트 전극(102)의 형성시 게이트 전극(102)과 연결되어 일방향으로 연장되어 있는 게이트 배선(도시하지 않음)과 함께 공통배선(103)도 함께 형성된다.
이어, 상기 게이트 전극(102)을 포함한 기판(101)의 전면에 실리콘 질화막 또는 실리콘 산화막과 같은 절연 물질을 증착하여 게이트 절연막(104)을 형성한다.
도 5b에 도시한 바와 같이, 상기 게이트 절연막(104)상에 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층을 차례로 증착한다.
이어서, 상기 비정질 실리콘층상에 소오스 및 드레인 전극용 금속막을 연속하여 증착한다.
그리고 포토 및 식각 공정을 통해 상기 금속막, 불순물이 도핑된 비정질 실리콘층 및 비정질 실리콘층을 선택적으로 제거하여 액티브층(105)과 오믹콘택층(106) 및 소오스 전극(107a) 및 드레인 전극(107b)을 형성한다.
여기서, 상기 소오스 전극(107a) 및 드레인 전극(107b)의 형성시 상기 소오스 전극(107a)에 연장되어 상기 게이트 배선과 직교하여 화소영역을 정의하는 데이터 배선(도시하지 않음)도 함께 형성된다.
그리고 상기 소오스 전극(107a) 및 드레인 전극(107b)에 의해 노출된 오믹콘택층(106)을 선택적으로 제거한다.
이때, 상기 소오스 전극(107a) 및 드레인 전극(107b)은 추후 공정에서 채널을 형성하기 위해, 서로 일정간격 이격되도록 형성한다.
전술한 바와 같이, 상기 소오스 및 드레인 전극(107a,107b)은 게이트 전극(102)과 함께 박막트랜지스터를 이룬다.
도 5c에 도시한 바와 같이, 상기 소오스 및 드레인 전극(107a,107b)을 포함한 기판(101)의 전면에 제 1 패시베이션층(108)을 형성한다.
이어서, 상기 제 1 패시베이션층(108)의 표면에 N2 플라즈마 처리를 실시한다.
도 5d에 도시한 바와 같이, 상기 표면이 N2 플라즈마 처리된 제 1 패시베이션층(108)상에 감광성 물질을 도포하고 노광 및 패터닝함으로써 화소 영역에 컬러 필터층(109)을 형성한다.
여기서, 상기 컬러 필터층(109)은 적, 녹, 청의 세 가지 색으로 이루어지므로, 이러한 도포와 노광 및 현상 공정을 세 번 반복하여 각각의 색을 구현하는 컬러필터를 형성한다.
이어서, 상기 컬러 필터층(109)을 포함한 기판(101)의 전면에 제 2 패시베이션층(110)을 형성하고, 상기 드레인 전극(107b)의 표면이 노출되도록 상기 칼라 필터층(109) 경계 부분의 제 2 패시베이션층(110)과 제 1 패시베이션층(108)을 선택적으로 제거하여 콘택홀(111)을 형성한다.
여기서, 상기 콘택홀(111)을 형성할 때 상기 제 1 패시베이션층(108)의 표면에 N2 플라즈마 처리로 물리적 세정효과 및 N흡착에 의해 계면 접착력을 강화시켜 상기 제 1 패시베이션층(108)과 제 2 패시베이션층(110)의 계면에서 사이드 에치를 방지하여 역테이퍼를 방지할 수 있다.
도 5e에 도시한 바와 같이, 상기 콘택홀(111)을 포함한 기판(101)의 전면에 투명 도전 물질을 증착하고 패터닝하여 상기 드레인 전극(107b)과 전기적으로 연결되는 화소전극(112)을 형성함과 함께 상기 화소전극(112)과 일정한 간격을 갖는 공통전극(113)을 형성한다.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 의한 액정표시장치용 어레이 기판의 제조방법을 나타낸 공정 단면도이다.
도 6a에 도시한 바와 같이, 투명한 재질의 기판(201)상에 금속 물질을 증착하고, 포토 및 식각 공정을 통해 상기 금속 물질을 선택적으로 제거하여 게이트 전극(102)을 형성한다.
여기서, 상기 게이트 전극(202)의 형성시 게이트 전극(202)과 연결되어 일방향으로 연장되어 있는 게이트 배선(도시하지 않음)과 함께 공통배선(203)도 함께 형성된다.
이어서, 상기 게이트 전극(202)을 포함한 기판(201)의 전면에 실리콘 질화막 또는 실리콘 산화막과 같은 절연 물질을 증착하여 게이트 절연막(204)을 형성한다.
도 6b에 도시한 바와 같이, 상기 게이트 절연막(204)상에 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층을 차례로 증착한다.
이어서, 상기 비정질 실리콘층상에 소오스 및 드레인 전극용 금속막을 연속하여 증착한다.
그리고 포토 및 식각 공정을 통해 상기 금속막, 불순물이 도핑된 비정질 실리콘층 및 비정질 실리콘층을 선택적으로 제거하여 액티브층(205)과 오믹콘택층(206) 및 소오스 전극(207a) 및 드레인 전극(207b)을 형성한다.
여기서, 상기 소오스 전극(207a) 및 드레인 전극(207b)의 형성시 상기 소오스 전극(207a)에 연장되어 상기 게이트 배선과 직교하여 화소영역을 정의하는 데이터 배선(도시하지 않음)도 함께 형성된다.
그리고 상기 소오스 전극(207a) 및 드레인 전극(207b)에 의해 노출된 오믹콘 택층(206)을 선택적으로 제거한다.
이때, 상기 소오스 전극(207a) 및 드레인 전극(207b)은 추후 공정에서 채널을 형성하기 위해, 서로 일정간격 이격되도록 형성한다.
전술한 바와 같이, 상기 소오스 및 드레인 전극(207a,207b)은 게이트 전극(202)과 함께 박막트랜지스터를 이룬다.
도 6c에 도시한 바와 같이, 상기 소오스 및 드레인 전극(207a,207b)을 포함한 기판(201)의 전면에 제 1 패시베이션층(208)을 형성한다.
도 6d에 도시한 바와 같이, 상기 제 1 패시베이션층(208)상에 감광성 물질을 도포하고 노광 및 패터닝함으로써 화소 영역에 컬러 필터층(209)을 형성한다.
여기서, 상기 컬러 필터층(209)은 적, 녹, 청의 세 가지 색으로 이루어지므로, 이러한 도포와 노광 및 현상 공정을 세 번 반복하여 각각의 색을 구현하는 컬러필터를 형성한다.
이어서, 상기 컬러 필터층(209)을 포함한 기판(201)의 전면에 가스 유량비를 변화시켜 에칭 비(etching rate)가 낮은 버퍼층(210)을 형성함과 함께 제 2 패시베이션층(211)을 형성한다.
여기서, 상기 가스는 SiH4 + NH3을 주로 사용하는데, 상기 SiH4 가스의 유량을 높이면서 상기 제 2 패시베이션층(211)을 증착한다. 이때 상기 제 2 패시베이션층(211)과 함께 버퍼층(210)이 동시에 형성된다.
도 6e에 도시한 바와 같이, 상기 드레인 전극(207b)의 표면이 노출되도록 상 기 칼라 필터층(209) 경계 부분의 제 2 패시베이션층(211) 및 버퍼층(210)과 제 1 패시베이션층(208)을 선택적으로 제거하여 콘택홀(212)을 형성한다.
여기서, 상기 콘택홀(212)을 형성할 때 상기 제 2 패시베이션층(211)을 형성할 때 가스 유량비를 조절하여 에칭 비가 낮은 버퍼층(210)을 형성함으로써 상기 제 1 패시베이션층(208)과 제 2 패시베이션층(211)의 계면에서 사이드 에치를 방지하여 역테이퍼를 방지할 수 있다.
도 6f에 도시한 바와 같이, 상기 콘택홀(212)을 포함한 기판(201)의 전면에 투명 도전 물질을 증착하고 패터닝하여 상기 드레인 전극(207b)과 전기적으로 연결되는 화소전극(213)을 형성함과 함께 상기 화소전극(213)과 일정한 간격을 갖는 공통전극(214)을 형성한다.
도 7은 본 발명의 제 2 실시예에 의한 액정표시장치용 어레이 기판의 제조시 가스 유량을 변화시켜 버퍼층을 형성한 후 패시배이션층간의 식각된 계면을 나타낸 도면이다.
도 7에서와 같이, 가스 유량비의 변경으로 버퍼층(210)과 제 2 패시베이션층(211)을 동시에 형성하여 콘택홀을 형성할 때 패시베이션층의 계면에 발생하는 사이드 에치를 방지할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 일반적인 액정표시장치를 나타낸 평면도
도 2는 도 1의 Ⅰ-Ⅰ'선에 따른 COT 구조를 갖는 액정표시장치를 나타낸 단면도
도 3a 내지 도 3e는 종래 기술에 의한 액정표시장치용 어레이 기판의 제조방법을 나타낸 공정단면도
도 4는 종래 기술에 의한 액정표시장치용 어레이 기판의 제조시 발생하는 문제를 설명하기 위한 도면
도 5a 내지 도 5e는 본 발명의 제 1 실시예에 의한 액정표시장치용 어레이 기판의 제조방법을 나타낸 공정 단면도
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 의한 액정표시장치용 어레이 기판의 제조방법을 나타낸 공정 단면도
도 7은 본 발명의 제 2 실시예에 의한 액정표시장치용 어레이 기판의 제조시 가스 유량을 변화시켜 버퍼층을 형성한 후 식각된 계면을 나타낸 도면
*도면의 주요 부분에 대한 부호의 설명*
108 : 제 1 패시베이션층 109 : 칼라 필터층
110 : 제 2 패시베이션층 112 : 화소전극

Claims (6)

  1. 기판상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극과 대응되는 상기 게이트 절연막상에 액티브층, 오믹콘택층, 소오스 전극 및 드레인 전극을 형성하는 단계;
    상기 소오스 전극 및 드레인 전극을 포함한 기판의 전면에 제 1 패시베이션층을 형성하는 단계;
    상기 제 1 패시베이션층의 표면에 플라즈마 처리를 실시하는 단계;
    상기 표면이 플라즈마 처리된 제 1 패시베이션층상에 칼라 필터층을 형성하는 단계;
    상기 칼라 필터층을 포함한 기판의 전면에 제 2 패시베이션층을 형성하는 단계;
    상기 드레인 전극의 표면이 소정부분 노출되도록 제 2 패시베이션층 및 제 1 패시베이션층을 선택적으로 제거하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 패시베이션층의 표면에 N2 플라즈마 처리를 실시하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  3. 제 1 항에 있어서, 상기 게이트 전극을 형성할 때 상기 게이트 전극과 일정한 간격을 갖는 공통배선을 동시에 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  4. 제 1 항에 있어서, 상기 화소전극을 형성할 때 상기 화소전극과 일정한 간격을 갖는 공통전극을 동시에 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  5. 기판상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 전극과 대응되는 상기 게이트 절연막상에 액티브층, 오믹콘택층, 소오스 전극 및 드레인 전극을 형성하는 단계;
    상기 소오스 전극 및 드레인 전극을 포함한 기판의 전면에 제 1 패시베이션층을 형성하는 단계;
    상기 제 1 패시베이션층상에 칼라 필터층을 형성하는 단계;
    상기 칼라 필터층을 포함한 기판의 전면에 가스 유량비를 변화시키면서 버퍼 층과 동시에 제 2 패시베이션층을 형성하는 단계;
    상기 드레인 전극의 표면이 소정부분 노출되도록 제 2 패시베이션층, 버퍼층 및 제 1 패시베이션층을 선택적으로 제거하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하여 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  6. 제 5 항에 있어서, 상기 가스는 SiH4 + NH3을 사용하고, 상기 SiH4 가스의 유량을 높이면서 상기 제 2 패시베이션층을 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
KR20080092705A 2008-09-22 2008-09-22 액정표시장치용 어레이 기판의 제조방법 KR101493224B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080092705A KR101493224B1 (ko) 2008-09-22 2008-09-22 액정표시장치용 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080092705A KR101493224B1 (ko) 2008-09-22 2008-09-22 액정표시장치용 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100033710A KR20100033710A (ko) 2010-03-31
KR101493224B1 true KR101493224B1 (ko) 2015-02-17

Family

ID=42182507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080092705A KR101493224B1 (ko) 2008-09-22 2008-09-22 액정표시장치용 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101493224B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101957490B1 (ko) * 2012-07-09 2019-03-12 엘지디스플레이 주식회사 유기 절연막 조성물 및 이를 포함하는 표시장치
KR102098712B1 (ko) 2013-07-16 2020-04-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20150015978A (ko) 2013-08-02 2015-02-11 삼성디스플레이 주식회사 표시 장치의 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283934A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JP2001066617A (ja) * 1999-08-27 2001-03-16 Nec Corp 液晶表示装置およびその製造方法
KR20030076004A (ko) * 2002-03-22 2003-09-26 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283934A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
JP2001066617A (ja) * 1999-08-27 2001-03-16 Nec Corp 液晶表示装置およびその製造方法
KR20030076004A (ko) * 2002-03-22 2003-09-26 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
KR20100033710A (ko) 2010-03-31

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
US20060172470A1 (en) Method of manufacturing thin film element
KR101272488B1 (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
KR20120002759A (ko) 어레이 기판, 그 제조 방법, 및 상기 어레이 기판을 포함하는 표시 장치
JP5917015B2 (ja) 薄膜トランジスタ表示板の製造方法
JP2004145266A (ja) 薄膜トランジスタ表示板
JP2008165242A (ja) 液晶表示装置及びその製造方法
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
JP2010002594A (ja) 液晶表示装置およびその製造方法
KR101493224B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100652052B1 (ko) 액정표시장치용 어레이 기판의 제조방법
JP5042662B2 (ja) 液晶表示装置及びその製造方法
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR101268388B1 (ko) 액정표시소자 제조방법
JPH04324938A (ja) 薄膜トランジスタとその製造方法
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR20070001548A (ko) 액정표시장치용 어레이 기판의 제조방법
US5916737A (en) Method for fabricating liquid crystal display device
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2014015622A1 (zh) Tft阵列基板、制造方法及液晶显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5