JP2010002594A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010002594A JP2010002594A JP2008160506A JP2008160506A JP2010002594A JP 2010002594 A JP2010002594 A JP 2010002594A JP 2008160506 A JP2008160506 A JP 2008160506A JP 2008160506 A JP2008160506 A JP 2008160506A JP 2010002594 A JP2010002594 A JP 2010002594A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- resist
- recess
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】櫛歯状の画素電極を有するIPS方式の液晶表示装置において、櫛歯電極と櫛歯電極の間が十分にラビングされないために、画像のコントラストが低下する現象を対策する。
【解決手段】コモン電極110が平坦化膜109の上に形成され、コモン電極110の上に第2層間絶縁膜111が形成され、第2層間絶縁膜111に凹部121を形成し、凹部121内にITOによって画素電極112を形成する。第2層間絶縁膜111の凹部121はハーフトーン露光とドライエッチングを用いて形成する。不用なITOはドライエッチング後に残ったレジスト120を除去するときに同時に除去する。したがって、画素電極112と第2層間絶縁膜111の表面がほぼ平坦となる。これによって、画素電極112を構成する櫛歯電極と櫛歯電極の間がラビングされないという現象を回避する。
【選択図】図6
【解決手段】コモン電極110が平坦化膜109の上に形成され、コモン電極110の上に第2層間絶縁膜111が形成され、第2層間絶縁膜111に凹部121を形成し、凹部121内にITOによって画素電極112を形成する。第2層間絶縁膜111の凹部121はハーフトーン露光とドライエッチングを用いて形成する。不用なITOはドライエッチング後に残ったレジスト120を除去するときに同時に除去する。したがって、画素電極112と第2層間絶縁膜111の表面がほぼ平坦となる。これによって、画素電極112を構成する櫛歯電極と櫛歯電極の間がラビングされないという現象を回避する。
【選択図】図6
Description
本発明は液晶表示装置に係り、画素電極付近におけるラビング不可領域に起因するコントラストの低下を防止したIPS(In Plane Switching)方式の液晶表示装置に関する。
液晶表示装置はフラットで軽量であることから、TV等の大型表示装置から、携帯電話やDSC(Digital Still Camera)等、色々な分野で用途が広がっている。液晶表示装置では画素電極および薄膜トランジスタ(TFT)等がマトリクス状に形成されたTFT基板と、TFT基板に対向して、TFT基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、TFT基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
液晶表示装置では視野角が問題である。IPS方式は、液晶分子をTFT基板あるいは、対向基板の主面と平行方向の電界によって液晶分子を回転させて光の透過を制御するものであり、他の方式に比べて優れた視野角特性を有している。IPS方式にも種々の構成が提案されているが、現在主流のものは、コモン電極として透明導電膜であるITO(Indium Tin Oxide)を平面の膜で形成し、その上に絶縁膜を形成し、その上に櫛歯状の画素電極を形成する構成である。
この方式では、櫛歯状の画素電極に映像信号を印加し、基準電圧が印加された平面状のコモン電極との間の電界によって液晶分子を回転させて、液晶層の透過光を制御する。画面が高精細になるにつれて、画素電極のサイズが小さくなり、画素電極における櫛歯電極の幅および間隔が小さくなる。IPS方式の液晶表示装置では、TFT基板および対向基板の表面をラビングして液晶分子に対して初期配向をさせる必要がある。
ところが、画素電極が小さくなり、櫛歯状の画素電極の幅および間隔が小さくなると、櫛歯電極と櫛歯電極の間がラビングされないという現象を生ずる。すなわち、ラビングは布状の繊維によって配向膜が形成された基板の表面を擦ることによって行われるが、ラビングをする繊維の太さは6μm程度である。これに対して、画素電極が小さくなると、櫛歯電極と櫛歯電極の間隔が2μm程度となり、櫛歯電極と櫛歯電極の間のラビングが困難になる。
「特許文献1」には、このような問題を解決するために、画素電極を形成後、さらに絶縁膜を画素電極上に形成し、その後、絶縁膜を化学機械研磨することによって、櫛歯電極と櫛歯電極の間を絶縁膜で埋め、その上に配向膜を形成することによって、櫛歯電極と櫛歯電極の間のラビング不可領域の現象を対策する構成が記載されている。
「特許文献1」には、また、画素電極を形成する前に、絶縁膜に凹部を形成し、その後画素電極を被着し、その後、画素電極の表面を化学機械研磨することによって、櫛歯電極と櫛歯電極の間に絶縁膜を形成し、その上に配向膜を形成することによってラビング不可領域を無くす構成が記載されている。
「特許文献1」に記載の第1の構成では、ITO膜を形成後、絶縁膜を被着し、その後化学機械研磨を行う必要がある。しかし、TFT等が形成され、かつ、細かな電極パターンが形成されている対向基板を化学機械研磨することは、電極あるいは、配線等の断線を引き起こしやすく、製造歩留まりを低下させる危険が増大する。
また、「特許文献1」に記載の第2の構成では、ITO膜を形成後、別な絶縁膜を被着する必要は無いが、画素電極であるITOの表面を化学機械研磨する必要があることは同様であり、第1の構成と同じ問題を有している。
本発明の課題は、以上のような問題点を解決し、ラビング不可領域を無くし、コントラストの低下を抑制したIPS方式の液晶表示装置を実現することである。
本発明は以上のような課題を解決するものであり、具体的な手段は次のとおりである。
(1)平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置であって、
前記層間絶縁膜は凹部を有し、前記画素電極は前記層間絶縁膜の前記凹部に形成されており、前記画素電極の膜厚は、前記層間絶縁膜の前記凹部の深さよりも薄いことを特徴とする液晶表示装置。
前記層間絶縁膜は凹部を有し、前記画素電極は前記層間絶縁膜の前記凹部に形成されており、前記画素電極の膜厚は、前記層間絶縁膜の前記凹部の深さよりも薄いことを特徴とする液晶表示装置。
(2)前記画素電極の前記層間絶縁膜の前記凹部内における厚さは、前記凹部の中央部よりも、前記凹部の壁付近において薄いことを特徴とする(1)に記載の液晶表示装置。
(3)平面状に形成された画素電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状のコモン電極が形成されている液晶表示装置であって、前記層間絶縁膜は凹部を有し、前記コモン電極は前記層間絶縁膜の前記凹部に形成されており、前記コモン電極の膜厚は、前記層間絶縁膜の前記凹部の深さよりも薄いことを特徴とする液晶表示装置。
(4)前記コモン電極の前記層間絶縁膜の前記凹部内における厚さは、前記凹部の中央部よりも、前記凹部の壁付近において薄いことを特徴とする(3)に記載の液晶表示装置。
(5)平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置の製造方法であって、前記コモン電極を覆って層間絶縁膜を形成する工程と、前記層間絶縁膜の上にレジストを形成し、前記レジストをハーフトーン露光によって露光して、レジストの厚い部分と薄い部分を形成する工程と、前記レジストおよび前記層間絶縁膜をドライエッチングすることによって層間絶縁膜の一部に凹部を形成し、他の部分にレジストを残す工程と、前記層間絶縁膜の凹部、および、前記層間絶縁膜の他の部分のレジストの上に透明導電膜を形成する工程と、前記層間絶縁膜の他の部分のレジストの上に形成された透明導電膜を前記他の部分のレジストと同時に除去して画素電極を形成する工程を有することを特徴とする液晶表示装置の製造方法。
(6)前記透明導電膜の膜厚を前記層間絶縁膜の凹部の深さよりも薄く形成することを特徴とする(5)に記載の液晶表示装置の製造方法。
(7)平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置の製造方法であって、前記コモン電極を覆って層間絶縁膜を形成する工程と、前記層間絶縁膜の上にレジストを形成し、前記レジストをハーフトーン露光によって露光して、レジストの厚い部分と薄い部分と無い部分とを形成する工程と、前記レジストおよび前記層間絶縁膜をドライエッチングすることによって層間絶縁膜の一部に凹部を形成し、一部に孔を形成し、他の部分にレジストを残す工程と、前記層間絶縁膜の前記凹部、前記孔部、および、前記層間絶縁膜の他の部分のレジストの上に透明導電膜を形成する工程と、前記層間絶縁膜の他の部分のレジストの上に形成された透明導電膜を前記他の部分のレジストと同時に除去して画素電極を形成する工程を有することを特徴とする液晶表示装置の製造方法。
(8)前記孔部は前記画素電極に映像信号を供給するためのスルーホールであることを特徴とする(7)に記載の液晶表示装置。
本発明によれば、櫛歯状の画素電極の櫛歯と櫛歯の間のラビングされない領域を無くすことが出来るので、液晶分子の初期配向を適正に行うことが出来る。本発明は、画面が高精細になって、画素のサイズが小さくなった場合に特有効である。
また、本発明によれば、スルーホールにおいて、コモン電極と画素電極の間の絶縁膜を除去するときに行う露光を、ハーフトーン露光として画素部も同時に露光し、かつ、ドライエッチングを行うことによって、絶縁膜に孔部と凹部とレジストが残っている部分を形成し、その上にITOを被着し、その後、残ったレンジストを剥離することによって、同時に不用なITOを除去して画素電極を形成することが出来るので、画素電極のパンターニング工程を省略することが出来る。
実施例によって本発明の内容を詳細に説明する。
図1は表示領域における画素部の平面透視図である。図2は図1のA−A’面図、図3は図1のB−B’断面図、図4は図1のC−C’断面図およびD−D’断面図である。図1において、走査線1051と映像信号線1071とで囲まれた領域がサブ画素である。対向基板には、各サブ画素に対応して、赤、緑、青等のカラーフィルタが形成されている。サブ画素が3個並列に並んで画素が形成される。したがって、画素は赤、緑、青のサブ画素を含む。サブ画素の大きさは例えば、縦寸法が90μm、横寸法が30μmである。したがって、画素の大きさは例えば一辺が90μmの正方形となっている。なお、本明細書では、表現を複雑化しないために、サブ画素を単に画素と呼ぶことがある。
図1において、映像信号線1071と画素電極112の間には、T1、T2の2個のTFTが形成されている。トランジスタT1のドレインは、映像信号線1071とSDスルーホール60を介して接続している。トランジスタT1のゲート電極105は走査線1051が分岐して形成されている。ゲート電極105の下がチャネル領域となっている。なお、半導体層103がゲート電極105で覆われた以外の部分には、リン、ボロン等の不純物がドープされて導電性が付与されており、TFTのドレインあるいはソースの役割を有している。
トランジスタT1のソースはトランジスタT2のドレインとなっている。トランジスタT2のゲートも走査線1051が分岐して形成されている。トランジスタT2のソースはソース電極107の下部にまで伸び、スルーホールを介してソース電極107と接続している。なお半導体層103とソース電極107の間にはゲート絶縁膜105および第1層間絶縁膜106が形成されている。ソース電極107の上には、図示しない、無機パッシベーション膜108および平坦化膜109が形成されている。
図1において、映像信号線1071と走査線1051で囲まれたサブ画素内には、画素電極112が形成されている。画素電極112は先端が閉じた櫛歯状の電極である。画素電極112は、透明電極であるITOによって形成されている。画素電極112の下には、図示しない第2層間絶縁膜111を介して平面ベタで、ITOによって形成されたコモン電極110が形成されている。そして、画素電極112に映像信号線1071から映像信号が印加されると、コモン電極110との間に電界が発生し、この電界によって液晶分子が回転して液晶層の透過光を制御する。
画素電極112は、図示しない平坦化膜109、無機パッシベーション膜108、および、第2層間絶縁膜111に形成されたスルーホールを介してソース電極107と接続している。平坦化膜109は厚さが厚いので、スルーホール50も大きくなる。図1において、501は平坦化膜109に形成されたスルーホール50の上端を示し、502は平坦化膜109に形成されたスルーホールの下端を示す。またスルーホール60は、ゲート絶縁膜105および第1層間絶縁膜106に形成されたスルーホールであり、ソース電極107と、不純物がドープされて導電性が付与された半導体層103を接続する。
図3は、図1のB−B’断面図であり、トランジスタT1の断面図を示している。図3においてガラスで形成されたTFT基板10の上には第1下地膜101がSiNによって形成され、その上には、第2下地膜102がSiO2によって形成されている。第1下地膜101、第2下地膜102ともに、TFTの半導体層103をガラスから析出する不純物から保護するために形成されている。
第2下地膜102の上には、半導体層103が形成されている。本実施例では半導体層103はpoly−Siで形成されている。poly−Si膜は、最初にa−Si膜をCVD等によって被着し、このa−Si膜にレーザを照射してアニールすることによって形成する。半導体層103の上にはゲート絶縁膜105が形成される。ゲート絶縁膜105の上にはゲート電極105が形成されるが、このゲート電極105は、走査線1051が分岐したものである。
ゲート電極105が形成された後、半導体層103にリンあるいはボロン等をイオンインプランテーションによってドープし、ゲート電極105で覆われている部分以外の半導体層103に導電性を付与して導体とする。その後、ゲート電極105を覆って第1層間絶縁膜106を形成する。第1層間絶縁膜106の上に、映像信号線1071、ドレイン電極、ソース電極107等を形成する。映像信号線1071、ドレイン電極、ソース電極107は同層で同時に形成される。図2において、トランジスタT1のドレインは映像信号線1071が兼ねている。
映像信号線1071を覆って、SiNによる無機パッシベーション膜108が形成される。無機パッシベーション膜108の役割は、TFTを保護することである。無機パッシベーション膜108を覆って、有機膜による平坦化膜109が形成される。平坦化膜109は、図2では示されていないコモン電極110あるいは画素電極112の平坦性を保つために形成される。平坦化膜109は、膜上部を平坦とする必要があるので、1μmから3μmというように、厚く形成される。
また、平坦化膜109は、TFTを保護するパッシベーション膜108としての役割も有している。平坦化膜109はアクリル樹脂、ポリイミド樹脂等の感光性の膜によって形成され、後にスルーホールを形成するときに、レジスト120の形成を行うことなく、エッチング、現像を行うことが出来る。
平坦化膜109の上には、第2層間絶縁膜111が形成されている。第2層間絶縁膜111は、図2等で示すように、コモン電極110と画素電極112の絶縁を保つために形成される。
図2は、図1のA−A’断面図であり、画素電極112が形成された部分のTFT基板10の断面図を示している。ただし、図2はTFT部の断面は含まれていない。図2において、ガラスで形成されたTFT基板10の上には第1下地膜101がSiNによって形成され、その上には、第2下地膜102がSiO2によって形成されている。役割は図2で説明したとおりである。
第2下地膜102に上には、ゲート絶縁膜105が形成され、ゲート絶縁膜105の上には、第1層間絶縁膜106が形成されている。層間絶縁膜の上には、映像信号線1071が形成されている。この映像信号線1071は、図1で示すように、トランジスタT1のドレイン電極を兼ねている。映像信号線1071を覆って無機パッシベーション膜108が形成される。無機パッシベーション膜108の上には平坦化膜109が感光性のアクリル樹脂等によって形成される。
平坦化膜109は、1〜3μmというように、厚く形成されるので、平坦化膜109の表面は平坦となっており、この上にITOによるコモン電極110が平面ベタで形成される。コモン電極110の上には、第2層間絶縁膜111がSiNによって形成される。第2層間絶縁膜111には凹部121が形成されており、この凹部121に画素電極112がITOによって形成される。図2において、画素電極112における櫛歯電極の断面が示されている。
画素電極112は第2層間絶縁膜111に形成された凹部121に形成されるので、層間絶縁膜と画素電極112の表面はほぼ平面となっている。ただし、後で述べるように、本発明の製造プロセスの関係で、凹部121の深さよりも画素電極112の膜厚のほうが若干薄く形成されることが多いが、従来例に比較して、実質平坦であることには変わりがない。したがって、画素電極112および第2層間絶縁膜111の上に液晶を配向させるための配向膜が形成されても配向膜の表面は平坦となり、ラビング不可領域が生ずることは無い。
これに対して従来の画素電極112の例を図5に示す。図5において、第2層間絶縁膜111の上にITOによる画素電極112が形成されている。図5において、画素電極112における櫛歯電極が描かれている。画素電極112は80nm程度の厚さを有しており、櫛歯電極と櫛歯電極の間は2μm〜3μm程度と狭い。一方ラビングを行う布の繊維は6μm程度であり、櫛歯電極と櫛歯電極の間はラビングを十分に施すことが出来ない。そうすると、液晶分子の初期配向を適性に行うことが出来ず、光漏れが生じてコントラストが低下する。
図4は、図1におけるスルーホールの断面図を示すものであり、図4(a)は図1のC−C’断面図であり、図4(b)は図1のD−D’断面図である。図4(a)において、第1下地膜101と第2下地膜102の上には、半導体層103が形成されている。この部分の半導体層103は、不純物がドープされており、導体として働いている。
半導体層103を覆って、ゲート絶縁膜105が形成されており、ゲート絶縁膜105の上にはゲート電極105が形成されている。ゲート電極105の上には層間絶縁膜が形成され、層間絶縁膜の上には、ソース電極107が形成されている。ソース電極107は、図4(b)に示すように、画素電極112とTFTのソースを接続する役割を有する。ソース電極107の上には無機パッシベーション膜108が形成される。
図4(a)において、無機パッシベーション膜108の上には平坦化膜109が形成されている。平坦化膜109は感光性の樹脂で形成され、スルーホールの形成は感光性樹脂を直接露光することによって行われ、レジスト120プロセスを必要としない。スルーホールが形成された平坦化膜109をレジスト120として無機パッシベーション膜108にスルーホールを形成する。
その後、コモン電極110としてのITOを平面ベタで形成する。ただし、コモン電極110はスルーホールからは除去されている。その後、第2層間絶縁膜111を形成する。第2層間絶縁膜111は図2で説明したように、画素電極112が形成される部分には凹部121が形成されている。一方、スルーホールにおいては、凹部121と完全に除去された部分とが形成されている。スルーホールにおいて、コンタクトを取る部分は、絶縁膜を完全に除去する必要がある。しかし、その他の部分、例えば、スルーホールの壁部分等は完全に除去する必要は無く、画素部と同じ、層間絶縁膜が薄くなった凹部121を形成して、その部分に画素電極112を形成している。このように、第2層間絶縁膜111に対して膜厚を変えて形成するプロセスは、後に述べるハーフエッチングの技術を用いて行うことが出来る。
図4(b)は図1のD−D’断面図であり、図1におけるスルーホールの図4(a)と直角方向における断面図である。したがって、図4(b)は図4(a)とほぼ同様の構成となっているので、図4(a)と異なる部分について説明する。図4(b)の左側において、第2下地膜102の上に形成された半導体層103とソース電極107がゲート絶縁膜105に形成されたスルーホールを介して接続している。また、平坦化膜109の上にはコモン電極110が形成され、コモン電極110の上には第2層間絶縁膜111が形成されている。そして第2層間絶縁膜111の上には画素電極112が形成されている。
ソース電極107は、無機パッシベーション膜108、平坦化膜109、第2層間絶縁膜111に形成されたスルーホールを介して画素電極112と接続している。第2層間絶縁膜111はスルーホールの底部においては、完全に除去されているが、スルーホールの側部においては、膜厚が薄くなった凹部121が形成されており、この凹部121に画素電極112が被着している。すなわち、第2層間絶縁膜111はスルーホールの底部においては、完全に除去され、スルーホールの側部において、画素電極112が形成された部分は膜厚が薄くなっており、画素電極112が形成されていない部分では、本来の厚さの膜となっている。
このように第2層間絶縁膜111の膜厚を2段階とするのは、図2に示すように、第2層間絶縁膜111に凹部121を形成して、その部分に画素電極112を形成することによって、画素電極112による凹凸を軽減してラビング不可領域を無くすためである。なお、スルーホールの側壁についても第2層間絶縁膜111を完全に無くすことは出来る。後で述べるフォトリソグラフィ工程におけるレジスト120の形成の仕方を変えれば良い。
図6は画素電極112が形成されている領域において、画素電極112を第2層間絶縁膜111の凹部121に形成するプロセスを示すものである。図6(a)は画素電極112領域の断面図を示す。図6(a)において、無機パッシベーション膜108から下の層は省略されている。図6(a)において、平坦化膜109の上にコモン電極110が形成され、コモン電極110の上に第2層間絶縁膜111が形成され、第2層間絶縁膜111の凹部121に画素電極112が形成されている。
図6(b)〜図6(e)は、本発明において、第2層間絶縁膜111の凹部121に画素電極112を形成するプロセスを示すものである。図6(b)においてハーフトーン露光を用いて第1層間絶縁膜111の上に、膜厚の異なるレジスト120を形成する。ポジレジスト120を使用すると、光が当たった部分のレジスト120が除去される。図6(b)において、レジスト120が薄くなった部分は、レジスト120を完全に除去する部分に比較して、少なく光を照射する(ハーフトーン露光)。そうすると、レジスト120は光によって完全には反応を終了しないために、現像すると、ハーフトーン露光の部分はレジスト120が所定の膜厚だけ残存する。残存するレジスト120の膜厚は、ハーフトーン露光の露光量によって制御することが出来る。図6(b)において、露光されない部分のレジスト120の膜厚は1.9μm、ハーフトーン露光された部分のレジスト120の膜厚は0.2μmとなるように露光量を設定している。
このようにして、図6(b)に示すように、第2層間絶縁膜111の上に膜厚の異なるレジスト120が形成される。このような状態のレジスト120が形成された膜に対してドライエッチングを行う。ドライエッチングはレジスト120および第2層間絶縁膜111に対して行う。レジスト120が薄い部分はレジスト120がエッチングされた後、さらに第2層間絶縁膜111をエッチングする。一方、レジスト120が厚い部分はレジスト120のみエッチングされる。
ドライエッチングを所定の量行うと、部分的にレジスト120が残存している部分と、ドライエッチングによって第2層間絶縁膜111がエッチングされて、第2層間絶縁膜111に凹部121が形成された部分とが存在する。ドライエッチングの詳細なプロセスは次のとおりである。
第2層間絶縁膜111の当初の膜厚は300nmである。これをレジスト120が付いた状態でドライエッチングする。ハーフトーン露光された部分はレジスト120が薄くなっており、ドライエッチングによって完全にレジスト120が除去されるのみでなく、第2層間絶縁膜111も100nm程度ドライエッチングされる。したがって、第2層間絶縁膜111には深さ100nmの凹部121が形成される。また、ハーフトーン露光された部分では、第2層間絶縁膜111の厚さは200nmの膜厚が確保される。なお、ドライエッチング後もレジスト120が残っている層間絶縁膜の厚さは当初と同じ300nmである。
一方、レジスト120が露光されなかった部分は、当初のレジスト120の厚さは1.9μmである。この部分をドライエッチング行った後も100nm以上のレジスト120が残るようにドライエッチング条件を設定する。なお、レジスト120のドライエッチングスピードは第2層間絶縁膜111であるSiNのドライエッチングスピードよりも速い。
この状態で、図6(d)に示すように、画素電極112となるITOをスパッタリングによって被着する。図6(d)においては、ITOの膜厚は第2層間絶縁膜111に形成された凹部121の深さと同程度に設定されている。ただし、後の工程で行われるリフトオフによる不用なITOの除去工程を考慮すると、ITOの厚さは、第2層間絶縁膜111の凹部121の深さ100nmよりも薄く形成することが望ましい。
その後、レジスト120の現像をすると、レジスト120が残った部分はリフトオフ作用によって、ITOとレジスト120が一緒に除去される。この状態が図6(e)である。図6(e)の状態では、画素電極112と第2層間絶縁膜111の表面がほぼ同一面となっている。したがって、これらの膜の上に配向膜を形成すれば、均一なラビングを行うことが出来る。
図7は画素電極112付近の詳細断面図である。図7(a)は平坦化膜109から画素電極112までの断面図であり、図7(b)は第2層間絶縁膜111に形成された凹部121の端部の詳細断面図である。図7(a)において、平坦化膜109の上にコモン電極110が形成され、その上に第2層間絶縁膜111が形成されている。第2層間絶縁膜111には図6に示すようなプロセスによって凹部121が形成され、凹部121の中に画素電極112であるITOが形成されている。
図7(a)において、画素電極112の厚さは77nm程度であり、第2層間絶縁膜111に形成された凹部121の深さ100nmよりも小さい。このような構成とすることによって、第2層間絶縁膜111の凹部121以外の部分のITOをレジスト120現像時にリフトオフによって除去する作業が容易になる。
図7(b)は第2層間絶縁膜111に形成された凹部121の端部の詳細断面図である。図7(b)において、画素電極112を形成するITOはスパッタリングによって凹部121に被着するが、凹部121の壁の効果によって、ITOの端部の厚さは小さくなっている。ITOの膜厚は、第2層間絶縁膜111の凹部121の端部で最も小さく、図7(b)に示す壁からの距離dが10nm〜50nm程度で、膜厚が一定となる。
また、図7(b)において、ITOの膜厚は第2層間絶縁膜111の凹部121の深さよりも寸法h程度小さく、hの値は、10nm〜50nm程度、好ましくは10nm〜30nmである。このように、ITOの膜厚を第2層間絶縁膜111の凹部121の深さよりも小さくするのは、ITOの不用な部分を除去するときのリフトオフのやり易さを考慮したものである。
本発明の他の特徴は、第2絶縁膜上へのITO膜の形成プロセスを従来よりも減らすことが出来るということである。この理由を図8を例にとって説明する。図8において、図8(a)から図8(d)までは、画素電極112部分における第2層間絶縁膜111および画素電極112の構成を形成するプロセスを示す図であり、図8(e)から図8(h)までは、スルーホールにおける第2層間絶縁膜111および画素電極112の構成を形成するプロセスを示す図である。
画素電極112部でのプロセスを示す図8(a)から図8(d)では、第2層間絶縁膜111の下には、コモン電極110が形成されており、コモン電極110よりも下の層は省略されている。スルーホールでのプロセスを示す図8(e)から図8(h)では、第2層間絶縁膜111の下にはソース電極107が形成されている。スルーホールは、画素電極112をソース電極107との導通を取るものだからである。ソース電極107より下の層は省略されている。
図8(a)〜図8(d)のプロセスは、図6において説明したのと同様であるので、説明は省略する。スルーホールにおける図8(e)から図8(h)の各々は、は図8(a)から図8(d)と対応していおり、同時に行われるプロセスを示す。図8(e)において、層間絶縁膜の上にはレジスト120が形成され、レジスト120はハーフトーン露光によって、2段階の露光がなされている。
図8(e)において、TH1は完全に露光されているために、現像後はレジスト120は残っていない。この部分は、図4(b)におけるスルーホールの底部、すなわち、画素電極112がソース電極107と接する部分である。TH2はハーフトーン露光が行われた領域であり、レジスト120が薄く残っている。この部分は図4(b)におけるスルーホールの側部に対応する部分である。TH3は露光されていない部分であり、レジスト120の厚さは現像前と同じである。この部分は図4(a)におけるスルーホール周辺において画素電極112が形成されていない部分である。
図8(e)に示す状態を形成した後、図8(f)に示すように、全面に渡ってドライエッチングを行う。このドライエッチングは、レジスト120の残っていないTH1においては、第2層間絶縁膜111を完全に除去するまで行う。図8(f)においては、TH1において、ソース電極107の丁度表面までドライエッチングを行っている。しかし、TH1に第2層間絶縁膜111が残っていると、スルーホールにおける接触不良を引き起こすので、ソース電極107を削る程度まで、ドライエッチングを行うことが望ましい。
ハーフトーン露光が行われたTH2の部分においては、第2層間絶縁膜111が薄く残っている。また、露光されていない、TH3の部分では、レジスト120がまだ、薄く残っている。したがって、TH2とTH3との間には第2層間絶縁膜111の段差が生じている。
次に、ITOを全面にスパッタリングによって被着する。図8(g)がこの状態である。図8(g)において、TH1とTH2との間は、ITOによって接続している。一方、TH3の部分は、ITOが薄く残ったレジスト120の上に形成されている。図8(g)の状態で現像すると、TH3におけるレジスト120が剥離し、TH3におけるITOも同時に剥離する。そうすると、ITOはTH1およびTH2にのみ残ることになる。
このようにして、ITOがTH3から除去された状態が図8(h)である。すなわち、図8(h)に示すように、スルーホールにおいては、第2層間絶縁膜111が完全に除去された領域、第2層間絶縁膜111が薄く残った領域、層間絶縁膜がもとの厚さのまま残る領域が存在することになる。そして、層間絶縁膜が完全に除去された領域TH1において、ソース電極107と導通し、映像信号線1071から画素電極112に映像信号が供給されることになる。
本発明の大きな利点は、画素電極112を形成するためのフォトリスグラフィ工程が省略できることである。すなわち、従来例においても、スルーホールにおいては、第2層間絶縁膜111をフォトリソグラフィ工程によって除去し、その後、ITOを被着して、ITOに対してフォトリスグラフィ工程を加えてパターニングしていた。
本発明によれば、スルーホールにおいて、第2層間絶縁膜111を除去するときに行う露光をハーフトーン露光とし、かつ、ドライエッチングを行い、ドライエッチングのエッチング量を制御することによって、ITOを形成しない部分には、レジスト120を残し、このレジスト120を現像することによって同時にITOのパターニングを行うことが出来る。また、本発明では、同時に、第2層間絶縁膜111に凹部121を形成し、その凹部121に画素電極112となるITOを形成することが出来るので、画素電極112と第2層間絶縁膜111の表面が平坦となり、ラビング不可領域を無くすことが出来る。また、本発明によれば、このような構成を化学機械研磨等を行わなくとも実現することが出来る。
以上の説明では、サブ画素は、平坦化膜109の上に平面ベタでコモン電極110が形成され、その上に第2層間絶縁膜111が形成され、その上に櫛歯状の画素電極112が形成される構成として説明した。この構成とは逆に、まず、平坦化膜109の上に平面ベタで画素電極112が形成され、その上に第2層間絶縁膜111が形成され、その上に櫛歯状のコモン電極110が形成される構成のIPS方式の液晶表示装置も存在する。本発明は、このような構成の液晶表示装置に対しても同様に適用することが出来る。なお、この場合は、櫛歯状のコモン電極110が第2層間絶縁膜111に形成された凹部121に存在することになる。
なお、本明細書では、凹部に埋め込む電極の厚さは、第2層間絶縁膜の凹部の深さよりも薄く形成することが望ましい、としているが、図7(b)に示すように、凹部の電極端部の厚さは小さくなる傾向があるため、凹部に埋め込む電極の厚さを、凹部の深さと同一、或いは、若干大きくしたとしても、リフトオフによって不用なITOを除去することが可能である。逆に言えば、凹部に埋め込む電極の厚さを、凹部の深さと同一、或いは、若干大きくする場合は電極端部の厚さを凹部の深さよりも小さくしておく必要がある。
また、第2層間絶縁膜に形成された凹部に櫛歯状の画素電極或いはコモン電極上に配向膜が設けられる構成であるが、櫛歯電極と配向膜との間に他の絶縁層が形成されたとしても、前記他の絶縁層の上面を平坦化することができ、配向膜がラビングされない領域を低減することができる。
さらに、本発明では、平面の電極上の第2層間絶縁膜に凹部を設け、その凹部に櫛歯電極を設ける構成としているが、平坦化膜上に櫛歯電極を設け、平坦化膜上と櫛歯電極上とに第2層間絶縁膜を設け、第2層間絶縁膜上に平面電極を設けるような構成のIPS方式の液晶表示装置にも適用できる。つまり、平坦化膜に凹部を設けて櫛歯電極を埋め込むことで、配向膜をより平坦化することが可能となる。この場合も、櫛歯電極と平面電極のどちらを画素電極或いはコモン電極とするかは任意である。
10…TFT基板、 50…平坦化膜スルーホール、 60…ソース電極用またはドレイン電極用スルーホール、 101…第1下地膜、 102…第2下地膜、 103…半導体層、 104…ゲート絶縁膜、 105…ゲート電極、 106…第1層間絶縁膜、 107…ソース電極、 108…パッシベーション膜、 109…平坦化膜、 110…コモン電極、 111…第2層間絶縁膜、 112…画素電極、 120…レジスト、 121…第2層間絶縁膜凹部、 501…平坦化膜スルーホールの上部、 502…平坦化膜スルーホールの下部、 1051…走査線、 1071…映像信号線。
Claims (8)
- 平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置であって、
前記層間絶縁膜は凹部を有し、前記画素電極は前記層間絶縁膜の前記凹部に形成されており、
前記画素電極の膜厚は、前記層間絶縁膜の前記凹部の深さよりも薄いことを特徴とする液晶表示装置。 - 前記画素電極の前記層間絶縁膜の前記凹部内における厚さは、前記凹部の中央部よりも、前記凹部の壁付近において薄いことを特徴とする請求項1に記載の液晶表示装置。
- 平面状に形成された画素電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状のコモン電極が形成されている液晶表示装置であって、
前記層間絶縁膜は凹部を有し、前記コモン電極は前記層間絶縁膜の前記凹部に形成されており、
前記コモン電極の膜厚は、前記層間絶縁膜の前記凹部の深さよりも薄いことを特徴とする液晶表示装置。 - 前記コモン電極の前記層間絶縁膜の前記凹部内における厚さは、前記凹部の中央部よりも、前記凹部の壁付近において薄いことを特徴とする請求項3に記載の液晶表示装置。
- 平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置の製造方法であって、
前記コモン電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜の上にレジストを形成し、前記レジストをハーフトーン露光によって露光して、レジストの厚い部分と薄い部分を形成する工程と、
前記レジストおよび前記層間絶縁膜をドライエッチングすることによって層間絶縁膜の一部に凹部を形成し、他の部分にレジストを残す工程と、
前記層間絶縁膜の凹部、および、前記層間絶縁膜の他の部分のレジストの上に透明導電膜を形成する工程と、
前記層間絶縁膜の他の部分のレジストの上に形成された透明導電膜を前記他の部分のレジストと同時に除去して画素電極を形成する工程を有することを特徴とする液晶表示装置の製造方法。 - 前記透明導電膜の膜厚を前記層間絶縁膜の凹部の深さよりも薄く形成することを特徴とする請求項5に記載の液晶表示装置の製造方法。
- 平面状に形成されたコモン電極を覆って層間絶縁膜が形成され、前記層間絶縁膜の上に櫛歯状の画素電極が形成されている液晶表示装置の製造方法であって、
前記コモン電極を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜の上にレジストを形成し、前記レジストをハーフトーン露光によって露光して、レジストの厚い部分と薄い部分と無い部分とを形成する工程と、
前記レジストおよび前記層間絶縁膜をドライエッチングすることによって層間絶縁膜の一部に凹部を形成し、一部に孔を形成し、他の部分にレジストを残す工程と、
前記層間絶縁膜の前記凹部、前記孔部、および、前記層間絶縁膜の他の部分のレジストの上に透明導電膜を形成する工程と、
前記層間絶縁膜の他の部分のレジストの上に形成された透明導電膜を前記他の部分のレジストと同時に除去して画素電極を形成する工程を有することを特徴とする液晶表示装置の製造方法。 - 前記孔部は前記画素電極に映像信号を供給するためのスルーホールであることを特徴とする請求項7に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160506A JP2010002594A (ja) | 2008-06-19 | 2008-06-19 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160506A JP2010002594A (ja) | 2008-06-19 | 2008-06-19 | 液晶表示装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010002594A true JP2010002594A (ja) | 2010-01-07 |
Family
ID=41584386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008160506A Pending JP2010002594A (ja) | 2008-06-19 | 2008-06-19 | 液晶表示装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010002594A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012123038A (ja) * | 2010-12-06 | 2012-06-28 | Toray Ind Inc | 液晶表示装置用カラーフィルタ基板の製造方法 |
JP2013246409A (ja) * | 2012-05-29 | 2013-12-09 | Japan Display Inc | 液晶表示装置 |
US9638971B2 (en) | 2013-11-06 | 2017-05-02 | Japan Display Inc. | Liquid crystal display device having asymmetrical through hole |
US9726946B2 (en) | 2014-06-17 | 2017-08-08 | Mitsubishi Electric Corporation | Liquid crystal display device and production method for same |
US10877337B2 (en) | 2013-12-09 | 2020-12-29 | Japan Display Inc. | Liquid crystal display device |
US10877325B2 (en) | 2013-10-31 | 2020-12-29 | Japan Display Inc. | Liquid crystal display device |
CN114415408A (zh) * | 2022-01-21 | 2022-04-29 | 合肥京东方显示技术有限公司 | 一种显示基板及其制备方法、显示装置 |
-
2008
- 2008-06-19 JP JP2008160506A patent/JP2010002594A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012123038A (ja) * | 2010-12-06 | 2012-06-28 | Toray Ind Inc | 液晶表示装置用カラーフィルタ基板の製造方法 |
JP2013246409A (ja) * | 2012-05-29 | 2013-12-09 | Japan Display Inc | 液晶表示装置 |
US10877325B2 (en) | 2013-10-31 | 2020-12-29 | Japan Display Inc. | Liquid crystal display device |
US9638971B2 (en) | 2013-11-06 | 2017-05-02 | Japan Display Inc. | Liquid crystal display device having asymmetrical through hole |
US9921445B2 (en) | 2013-11-06 | 2018-03-20 | Japan Display Inc. | Liquid crystal display device |
US10877337B2 (en) | 2013-12-09 | 2020-12-29 | Japan Display Inc. | Liquid crystal display device |
US9726946B2 (en) | 2014-06-17 | 2017-08-08 | Mitsubishi Electric Corporation | Liquid crystal display device and production method for same |
CN114415408A (zh) * | 2022-01-21 | 2022-04-29 | 合肥京东方显示技术有限公司 | 一种显示基板及其制备方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10061162B2 (en) | Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves | |
KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
US7605898B2 (en) | Liquid crystal display device having rectangular-shaped pixel electrodes overlapping with comb-shaped counter electrodes in plan view | |
KR101246570B1 (ko) | 액정표시장치의 제조방법 | |
US8895987B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
KR20130049104A (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
JP5553513B2 (ja) | 液晶表示装置及びその製造方法 | |
KR101870986B1 (ko) | 박막 트랜지스터 어레이 기판 제조방법 | |
KR20110086374A (ko) | 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치 | |
JP2007334003A (ja) | 液晶表示装置及びその製造方法 | |
KR101193381B1 (ko) | 액정표시장치의 제조방법 | |
JP5893604B2 (ja) | Ffs方式液晶表示装置用アレイ基板及びその製造方法 | |
JP2010002594A (ja) | 液晶表示装置およびその製造方法 | |
US9564459B2 (en) | Liquid crystal display panel and method for manufacturing liquid crystal display panel | |
JP2008009371A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
US20170192324A1 (en) | Liquid crystal display device | |
JP3841198B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
US9508761B2 (en) | Manufacturing method of display device | |
JP2008064954A (ja) | 液晶表示装置及びその製造方法 | |
US20120105781A1 (en) | Liquid crystal display device and manufacturing method thereof | |
US20170062494A1 (en) | Display device and method of fabricating the same | |
KR101946901B1 (ko) | 액정 표시장치와 이의 제조방법 | |
KR20100033710A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
JP2012242839A (ja) | アレイ基板及びその製造方法 | |
WO2016162978A1 (ja) | 薄膜トランジスタ、tft基板、表示装置及びtft基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |