KR101268388B1 - 액정표시소자 제조방법 - Google Patents

액정표시소자 제조방법 Download PDF

Info

Publication number
KR101268388B1
KR101268388B1 KR1020050136175A KR20050136175A KR101268388B1 KR 101268388 B1 KR101268388 B1 KR 101268388B1 KR 1020050136175 A KR1020050136175 A KR 1020050136175A KR 20050136175 A KR20050136175 A KR 20050136175A KR 101268388 B1 KR101268388 B1 KR 101268388B1
Authority
KR
South Korea
Prior art keywords
layer
etch stopper
substrate
mask
photoresist pattern
Prior art date
Application number
KR1020050136175A
Other languages
English (en)
Other versions
KR20070072182A (ko
Inventor
신동수
양준영
이정일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050136175A priority Critical patent/KR101268388B1/ko
Priority to US11/639,313 priority patent/US8435722B2/en
Publication of KR20070072182A publication Critical patent/KR20070072182A/ko
Application granted granted Critical
Publication of KR101268388B1 publication Critical patent/KR101268388B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

본 발명은 마스크공정의 추가없이 에치스톱퍼를 사용할 수 있는 액정표ㅣ소자 제조방법에 관한 것으로, 본 발명에 따른 액정표시소자 제조방법은, 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극상에 절연층, 반도체층, 에치스톱퍼층을 적층하는 단계; 상기 에치스톱퍼층과 반도체층을 패터닝하는 단계; 상기 에치스톱퍼층의 양측부분을 제거하여 상기 반도체층의 일부분을 노출시키는 단계; 상기 기판 전체에 도전층을 형성하는 단계; 상기 도전층을 패터닝하여 상기 소스/드레인전극 및 채널영역을 형성하는 단계; 상기 기판전체에 드레인전극 콘택부를 구비한 보호층을 형성하는 단계; 및 상기 보호층상에 상기 콘택부를 통해 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계를 포함하여 구성된다.
에치스톱퍼층, 반도체층, 채널영역, 회절노광, 콘택홀매립(contact hole filling)

Description

액정표시소자 제조방법{FABRICATION METHOD OF LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시소자의 단위화소를 나타내는 평면도.
도 2는 일반적인 액정표시소자의 단면구조를 나타내는 단면도로서, 도 1의 Ⅱ-Ⅱ선에 따른 단면도.
도 3a~3f는 일반적인 액정표시소자의 제조공정을 나타내는 공정단면도.
도 4a~4l는 본 발명의 액정표시소자 제조공정을 나타내는 공정단면도.
********도면의 주요부분에 대한 부호의 설명*********
101 : 제1기판 103 : 게이트전극
105 : 하부전극 107 : 게이트절연층
109 : 반도체층 111 : 에치스톱퍼층
113 : 감광막패턴 115 : 오믹콘택층
117 : 도전물질층 117a : 소스전극
117b : 드레인전극 119 : 보호층
121 : 콘택홀 123 : 화소전극
131 : 제2기판 133 : 블랙매트릭스
135 : 컬러필터층 137 : 공통전극
141 : 액정층
본 발명은 박막트랜지스터를 구비한 액정표시소자 제조방법에 관한 것으로서, 보다 상세하게는 마스크 추가없이 에치스톱퍼(etch stopper)를 사용할 수 있는 액정표시소자 제조방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
이러한 일반적인 액정표시소자의 제조방법에 대해 도 1을 참조하여 설명하면 다음과 같다.
도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다.
도 1을 참조하면, 일반적인 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor;10)를 사용하는 박막트랜지스터 액정표시소자이다.
또한, 액정표시소자는 종횡으로 N×M개의 화소가 배치된 박막트랜지스터 액정표시소자의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인 (13)과 화상신호가 인가되는 데이터라인(21)의 교차영역에 형성된 박막트랜지스터(10)를 포함하고 있다.
여기서, 상기 박막트랜지스터(10)는 상기 게이트라인(13)과 연결된 게이트 전극(13a)과, 상기 게이트 전극(13a) 위에 형성되어 게이트 전극(13a)에 주사신호가 인가됨에 따라 활성화되는 반도체층(17)과, 상기 반도체층(17) 위에 형성된 소스전극(21a) 및 드레인 전극(21b)으로 구성된다.
상기 화소의 표시영역에는 상기 소스전극(21a) 및 드레인 전극(21b)과 연결되어 반도체층(17)이 활성화됨에 따라 상기 소스전극(21a) 및 드레인 전극(21b)을 통해 화상신호가 인가되어 액정(미도시)을 동작시키는 화소전극(25)이 형성되어 있다.
한편, 일반적인 액정표시소자의 구조에 대해 도 2를 참조하여 설명하면 다음과 같다.
도 2는 일반적인 액정표시소자의 단면구조를 나타내는 단면도로서, 도 1의 Ⅱ-Ⅱ선에 따른 단면도이다.
도 2를 참조하면, 유리와 같은 투명한 물질로 이루어진 제1기판(11) 위에 박막트랜지스터(10)가 형성되어 있다.
또한, 상기 박막트랜지스터(10)는 제1기판(11) 위에 형성된 게이트 전극(13a)과, 상기 게이트 전극(13a)이 형성된 제1기판(11) 전체에 걸쳐 적층된 게이트절연층(15)과, 상기 절연층(15)위에 형성된 반도체층(17)과, 상기 반도체층(17)의 채널영역상에 형성된 에치스톱퍼(etch stopper)(19) 위에 형성된 소스전극(21a) 및 드레인 전극(21b)과, 상기 제1기판(11) 전체에 걸쳐 적층된 보호층(passivation layer; 23)으로 구성된다.
그리고, 상기 보호층(23) 위에는 보호층(23)에 형성된 컨택홀(미도시)을 통해 박막트랜지스터(10)의 드레인 전극(21a)에 접속되는 화소전극(25)이 형성되어 있다.
한편, 유리와 같은 투명한 물질로 이루어진 제2기판(31)에는 박막트랜지스터(10) 형성영역이나 화소와 화소 사이와 같은 화상 비표시영역에 형성되어 상기 화상비표시영역으로 광이 투과하는 것을 방지하는 블랙매트릭스(33)와, 적, 녹, 청색으로 이루어져 실제 컬러를 구현하는 컬러필터층(35)이 형성되어 있으며, 상기 제1기판(11) 및 제2기판(31)이 합착되고 그 사이에 액정층(41)이 형성되어 액정표시소자를 완성한다.
이러한 일반적인 액정표시소자는 주로 마스크를 이용한 포토리소그래피공정과 같은 복잡한 공정에 의해 제작되는데, 이러한 일반적인 액정표시소자 제조방법에 대해 도 3a∼3f를 참조하여 설명하면 다음과 같다.
도 3a~3f는 일반적인 액정표시소자의 제조공정을 나타내는 공정단면도이다.
도 3a에 도시된 바와 같이, 먼저 제1기판(11) 위에 금속을 적층하여 금속층 (미도시)을 형성한 후 그 위에 제1감광막(미도시)을 도포한후 상기 감광막을 일정한 온도에서 베이킹(baking)을 실시한다.
그다음, 상기 제1감광막위에 제1마스크공정으로 제1 마스크(미도시)를 위치시킨 상태에서 자외선(Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 제1감광막패턴(미도시)을 형성한다.
이어서, 상기 제1감광막패턴을 상기 금속층(미도시)을 블로킹한 상태에서 식각공정을 진행하여 상기 제1기판(11)상에 게이트라인(미도시; 13)과 함께 이 게이트라인에서 수직방향으로 연장된 게이트전극(13a)을 형성한다.
그다음, 상기 제1감광막패턴을 제거한후 상기 게이트전극(13a)을 포함한 제1기판(11) 전체에 게이트절연층(15)과, 반도체층(17) 및 에치스톱퍼(etch stopper)(19)을 차례로 적층한다.
이어서, 상기 에치스톱퍼(19)상에 제2감광막(미도시)을 도포한후 상기 제2감광막위에 제2마스크공정으로 제2마스크(미도시)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제2감광막패턴(미도시)을 형성한다.
그다음, 도 3b에 도시된 바와같이, 상기 제2감광막패턴(미도시)을 상기 채널영역상에 위치하는 에치스톱퍼(19)부분에 블로킹시킨 상태에서 상기 에치스톱퍼(19)를 선택적으로 식각하여 에치스톱퍼패턴(19a)을 형성한다.
이어서, 도 3c에 도시된 바와같이, 상기 제2감광막패턴을 제거한후 상기 제1기판(11) 전체에 n+ a-Si:H층(미도시)을 증착하고, 그 위에 다시 제3감광막(미도시)을 도포한후 상기 제3감광막위에 제3마스크공정으로 제3마스크(마스크)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제3감광막패턴(미도시)을 형성한다.
그다음, 상기 제3감광막패턴(미도시)을 상기 반도체층(17)의 일정부분을 블로킹시킨 상태에서 상기 n+ a-Si:H층 및 반도체층(17)을 선택적으로 식각하여 오 믹콘택층(미도시)과 반도체층패턴(17a)을 형성한다.
이어서, 도 3d에 도시된 바와같이, 제3감광막패턴을 제거한후 제1기판(11) 전체에 금속도전물질을 증착한후 상기 금속도전물질층상에 제4감광막(미도시)을 도포한후 상기 제4감광막위에 제4마스크공정으로 제4마스크(미도시)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제4감광막패턴(미도시)을 형성한다. 이때, 상기 제4감광막패턴(미도시)은 상기 소스/드레인전극 형성영역에 해당하는 지역에만 존재한다. 또한, 상기 제4감광막패턴(미도시)은 상기 채널영역에 위치하는 투명도전물질층지역에는 존재하지 않는다.
그다음, 상기 제4감광막패턴을 상기 금속도전물질층을 선택적으로 식각하여 소스스/드레인전극(21a)(21b)을 형성한다. 이때, 상기 채널영역위에 위치하는 투명도전물질층부분도 함께 제거되는데, 이 투명도전물질층아래에는 에치스톱퍼패턴(19a)이 존재하기 때문에, 채널의 데미지(damage)가 방지된다.
이어서, 도 3e에 도시된 바와같이, 상기 제4감광막패턴(미도시)을 제거하고, 상기 제1기판(11)상에 보호층(23)을 일정두께 이상으로 증착한후 그 위에 제5감광막(미도시)을 도포한다.
그다음, 상기 제5감광막위에 제5마스크공정으로 제5마스크(미도시)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제5감광막패턴(미도시)을 형성한다.
이어서, 상기 제5감광막패턴(미도시)을 이용하여 상기 보호층(23)을 선택적으로 식각하여 상기 드레인전극(21b)을 노출시키는 콘택홀(미도시)을 형성한다.
그다음, 상기 제5감광막패턴을 제거한후, 상기 콘택홀(미도시)을 포함한 보호층(23)상에 ITO와 같은 투명도전물질을 증착한다.
이어서, 상기 투명도전물질층상에 제6마스크공정으로 제6마스크(미도시)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제6감광막패턴(미도시)을 형성한다.
그다음, 상기 제6감광막패턴을 마스크로 상기 투명도전물질층을 선택적으로 식각하여 상기 드레인전극(21b)과 전기적으로 연결되는 화소전극(25)을 형성하고, 이어 제6감광막패턴을 제거한다.
한편, 도 3f에 도시된 바와 같이, 제2기판(31) 상에 블랙매트릭스(33)와 컬러필터층(35)을 형성한 후, 상기 제1기판(11) 및 제2기판(31)을 합착한 후 그 사이에 액정층(41)을 형성하여 액정표시소자를 완성한다.
상기한 바와같이, 종래기술에 따른 액정표시소자 제조방법에 의하면 다음과 같은 문제점이 있다.
종래기술에 따른 액정표시소자 제조방법에 의하면, 기존의 5 마스크 구조에서는 소스/드레인전극 형성을 위한 식각공정시에 반도체층의 채널영역이 플라즈마 데미지(plasma damage)를 받아 소자특성이 안 좋게 되었기 때문에, 위에서와 같이 에치스톱퍼(etch stopper)를 사용하게 되었다.
그런데, 이렇게 에치스톱퍼를 사용하게 되므로 인해 별도의 마스크공정이 추가되므로써 결국 마스크공정수가 늘어나게 되어 제조공정이 복잡해지고 그로 인해 제조공정비용이 증가하게 되는 문제점이 있었다.
이에 본 발명은 소자 제조시에 별도의 마스크공정의 추가없이 에치 스톱퍼를 이용하여 소자를 제조할 수 있는 액정표시소자 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자 제조방법은, 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극상에 절연층, 반도체층, 에치스톱퍼층을 적층하는 단계; 상기 에치스톱퍼층과 반도체층을 패터닝하는 단계; 상기 에치스톱퍼층의 양측부분을 제거하여 상기 반도체층의 일부분을 노출시키는 단계; 상기 기판 전체에 도전층을 형성하는 단계; 상기 도전층을 패터닝하여 상기 소스/드레인전극 및 채널영역을 형성하는 단계; 상기 기판전체에 드레인전극 콘택부를 구비한 보호층을 형성하는 단계; 및 상기 보호층상에 상기 콘택부를 통해 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자 제조방법은, 제1기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극상에 절연층, 반도체층, 에치스톱퍼층을 적층하는 단계; 상기 에치스톱퍼층과 반도체층을 패터닝하는 단계; 상기 에치스톱퍼층의 양측부분을 제거하여 상기 반도체층의 일부분을 노출시키는 단계; 상기 제1기판 전체에 도전층을 형성하는 단계; 상기 도전층을 패터닝하여 상기 소스/드레인전극 및 채널영역을 형성하는 단계; 상기 제1기판전체에 드레 인전극 콘택부를 구비한 보호층을 형성하는 단계; 상기 보호층상에 상기 콘택부를 통해 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계; 제2기판상에 블랙매트릭스와 컬러필터층 및 공통전극을 적층하는 단계; 상기 제1기판과 제2기판을 합착시키는 단계; 및 상기 제1기판과 제2기판사이에 액정층을 형성하는 단계;를 포함하여 구성되는 것을 특징으로한다.
[실시예]
이하 본 발명에 따른 액정표시소자 제조방법의 바람직한 실시예에 대해 도 4a ∼ 4i를 참조하여 상세히 설명한다.
도 4a~4j는 본 발명의 액정표시소자 제조공정을 나타내는 공정단면도이다.
도 4a에 도시된 바와 같이, 먼저 제1기판(101) 위에 금속을 적층하여 금속층 (미도시)을 형성한 후 그 위에 제1감광막(미도시)을 도포한다.
그다음, 상기 제1감광막위에 제1마스크공정으로 제1 마스크(미도시)를 위치시킨 상태에서 자외선(Ultraviolet light)과 같은 광을 조사하고 이어 현상공정을 진행하여, 제1감광막패턴(미도시)을 형성한다.
이어서, 상기 제1감광막패턴을 상기 금속층(미도시)을 블로킹한 상태에서 식각공정을 진행하여 상기 제1기판(101)상에 게이트라인(미도시)과 함께 이 게이트라인에서 다른 방향으로 연장된 게이트전극(103a)을 형성한다. 이때, 상기 게이트전극(103a) 형성시에 캐패시터의 하부전극(105)도 함께 형성된다.
그다음, 상기 제1감광막패턴을 제거한후 상기 게이트전극(103a)을 포함한 제1기판(101) 전체에 게이트절연층(107)을 증착한다.
이어서, 도 4b에 도시된 바와같이, 상기 게이트절연층(107)상에 반도체층(109)과 에치스톱퍼(etch stopper)(111)을 차례로 적층한다.
이어서, 도 4c에 도시된 바와같이, 상기 에치스톱퍼(111)상에 제2감광막(미도시)을 도포한후 상기 제2감광막위에 제2마스크공정으로 회절노광마스크인 제2마스크(미도시)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제2감광막패턴(113)을 형성한다. 이때, 상기 제2감광막패턴(113)의 중앙부분은 양측면보다 막 두께가 더 두껍게 형성된다. 즉, 이는 회절마스크를 이용하여 제2감광막의 중앙부분으로 광투과가 되지 않도록 한 반면에, 제2감광막의 양측면쪽으로는 약간의 광이 투과되도록 하므로써 가능하다. 또한, 상기 제2감광막패턴(113)은 소자의 반도체층 영역을 한정한다.
그다음, 도 4d에 도시된 바와같이, 상기 제2감광막패턴(113)을 상기 소자의 반도체층영역을 블로킹한 상태에서 상기 에치스톱퍼(111)와 반도체층(109)을 함께 식각하여 에치스톱퍼패턴(111a)과 반도체층패턴(109a)을 형성한다.
이어서, 상기 제2감광막패턴(113)을 에싱(ashing) 처리하여 상기 에치스톱퍼패턴(111a)의 가장자리부를 노출시킨다. 이때, 상기 에싱 공정은 산소활성종을 포함한는 가스를 유기막 성분의 감광막과 산화반응시켜 제거하는 공정인데, 상기 에싱 공정을 통해 상기 제2감광막패턴(113)의 중앙부분은 일부두께만큼 제거되고, 상기 에치스톱퍼패턴(111a)의 가장자리부에 있는 제2감광막패턴(113)의 양측면부분은 완전히 제거된다.
그다음, 도 4e 및 도 4f에 도시된 바와같이, 상기 제2감광막패턴(113a)을 마 스크로 상기 에치스톱퍼패턴(111a)의 노출된 가장자리부분을 선택적으로 제거하여 반도체층패턴(109a)의 일부분을 노출시킨후 상기 제2 감광막패턴(113a)은 제거한다.
이어서, 도 4g에 도시된 바와같이, 상기 제1기판(101) 전체에 N+ 불순물이 도핑된 비정실리콘 또는 폴리실리콘 등을 증착하여 오믹콘택층(115)을 형성한다. 이때, 상기 오믹 컨택층(115)은 소스 및 드레인 전극과 액티브층의 오믹 컨택을 위하여 형성되는 것으로, 반도체층에 고농도 불순물 이온을 주입하여 형성할 수도 있고, 반도체층을 증착하는 과정에 고농도 불순물 이온을 첨가하여 별도로 상기 반도체층상에 형성할 수도 있다.
그다음, 도 4h에 도시된 바와같이, 스퍼터링방법 또는 기타 다른 증착방법을 이용하여 상기 오믹콘택층(115)을 포함한 제1기판 전체에 도전물질층(117)을 증착한다.
이어서, 도면에는 도시하지 않았지만, 상기 도전물질층(117)상에 제3감광막(미도시)을 도포한후 상기 제3감광막위에 제3마스크공정으로 제3마스크(마스크)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제3감광막패턴(미도시)을 형성한다. 이때, 상기 제3감광막패턴(미도시)은 소스/드레인전극으로 형성될 투명도전물질층(117)부분만 블로킹한다.
그다음, 상기 제3감광막패턴(미도시)을 상기 투명도전물질층(117)을 선택적으로 식각하여 소스/드레인전극(117a)(117b)을 형성한다. 이때, 상기 투명도전물질층(117) 식각시에 소자의 채널부분에 위치하는 부분도 함게 제거된다. 또한, 상기 투명도전물질층(117) 식각시에 소자의 채널부분상에는 에치스톱퍼패턴(111a)이 존재하기 때문에 소자의 데미지(damage)가 발생하지 않게 된다.
이어서, 도 4j에 도시된 바와같이, 상기 제3감광막패턴(미도시)을 제거하고, 상기 제1기판(101)상에 보호층(119)을 일정두께 이상으로 증착한후 그 위에 제4감광막(미도시)을 도포한다.
그다음, 상기 제4감광막위에 제4마스크공정을 실시하기 위해 제4마스크(미도시)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제4감광막패턴(미도시)을 형성한다.
이어서, 도 4j에 도시된 바와같이, 상기 제4감광막패턴(미도시)을 이용하여 상기 보호층(119)을 선택적으로 식각하여 상기 드레인전극(117b)을 노출시키는 콘택홀(121)을 형성한다.
그다음, 상기 제4감광막패턴을 제거한후, 상기 콘택홀(미도시)을 포함한 보호층(119)상에 ITO와 같은 투명도전물질을 증착한다.
이어서, 상기 투명도전물질층상에 제5마스크공정을 실시하기 위해 제5마스크(미도시)를 위치시킨 상태에서 자외선과 같은 광을 조사하고 이어 현상공정을 진행하여, 제5감광막패턴(미도시)을 형성한다.
그다음, 도 4k에 도시된 바와같이, 상기 제5감광막패턴을 마스크로 상기 투명도전물질층을 선택적으로 식각하여 상기 드레인전극(117b)과 전기적으로 연결되는 화소전극(123)을 형성하고, 이어 제5감광막패턴을 제거한다.
한편, 도 4l에 도시된 바와 같이, 제2기판(131) 상에 블랙매트릭스(133)와 컬러필터층(135) 및 공통전극(137)을 차례로 형성하고 한 후, 상기 제1기판(11) 및 제2기판(31)을 합착한 후 그 사이에 액정층(41)을 형성하여 액정표시소자를 완성한다.
상기에서와 같이, 본 발명에 따른 액정표시소자 제조방법에 의하면, 기존에 소스/드레인전극을 형성하기 위한 식각공정시에 액티브영역이 데미지를 받아 소자특성이 좋지 않은 것을 방지하기 위해 에치 스톱퍼(etch stopper)를 사용하면서 에치 스톱퍼를 패터닝하기 위해 별도의 마스크공정이 추가로 사용되었지만, 본 발명에서는 이러한 별도의 마스크 추가없이도 에치 스톱퍼를 사용하여 소자 제조가 가능하다.
한편, 콘택홀매립(contact hole filling) 공정을 이용하면, 4 마스크로 에치스톱퍼를 사용한 박막트랜지스터를 회절노광을 사용하지 않고 제조할 수 있다.
또한, 회절노광을 사용한 4 마스크에 비해 웨이브 노이지(wavy noise) 불량과 같은 돌출된 액티브영영(active region)에 의한 불량이 사라질 뿐만 아니라 기존 4 마스크에서 좋지 않았던 박막트랜지스터 특성에 기인한 불량도 에치스톱퍼를 사용하므로써 해결할 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 액정표시소자의 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 액정표시소자 제조방법에 의하면, 기존에 소스/드레인전극을 형성하기 위한 식각공정시에 액티브영역이 데미지를 받아 소자특성이 좋지 않은 것 을 방지하기 위해 에치 스톱퍼(etch stopper)를 사용하면서 에치 스톱퍼를 패터닝하기 위해 별도의 마스크공정이 추가로 사용되었지만, 본 발명에서는 이러한 별도의 마스크 추가없이도 에치 스톱퍼를 사용하여 소자 제조가 가능하다.
또한, 별도의 마스크 추가없이도 에치스톱퍼(etch stopper)를 사용할 수 있어, 채널부 손상에 의한 불량 (예를 들어, 흑화, 얼룩 등)이 사라지게 된다.
한편, 콘택홀매립(contact hole filling) 공정을 이용하면, 4 마스크로 에치스톱퍼를 사용한 박막트랜지스터를 회절노광을 사용하지 않고 제조할 수 있다.
그리고, 회절노광을 사용한 4 마스크에 비해 웨이브 노이지(wavy noise) 불량과 같은 돌출된 액티브영영(active region)에 의한 불량이 사라질 뿐만 아니라 기존 4 마스크에서 좋지 않았던 박막트랜지스터 특성에 기인한 불량도 에치스톱퍼를 사용하므로써 해결할 수 있다.

Claims (14)

  1. 기판상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극상에 절연층, 반도체층, 에치스톱퍼층을 적층하는 단계;
    상기 에치스톱퍼층 상에 감광막을 도포하는 단계;
    회절 노광 마스크를 이용한 노광 및 현상공정을 통해 상기 감광막을 제거하여 제1 두께를 가진 중앙부와, 이 제1 두께보다 얇은 제2 두께를 가진 가장자리부로 구성된 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 식각 마스크로 상기 에치스톱퍼층과 반도체층을 패터닝하는 단계;
    에싱 공정을 통해 상기 감광막패턴의 가장자리부를 식각하여 상기 에치스톱퍼의 양측 부분을 노출시키는 단계;
    상기 감광막패턴의 중앙부를 식각 마스크로, 상기 에치스톱퍼층의 노출된 양측부분을 제거하여 상기 반도체층의 일부분을 노출시키는 단계;
    상기 감광막패턴의 중앙부를 제거한 후, 상기 기판 전체에 오믹콘택층과 도전층을 형성하는 단계;
    상기 도전층과 오믹콘택층을 패터닝하여 소스/드레인전극 및 채널영역을 형성하는 단계;
    상기 기판전체에 드레인전극 콘택부를 구비한 보호층을 형성하는 단계; 및
    상기 보호층상에 상기 콘택부를 통해 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서, 상기 에치스톱퍼층과 반도체층은 하나의 마스크를 사용하여 패터닝하는 것을 것을 특징으로하는 액정표시소자 제조방법.
  7. 제 1 항에 있어서, 상기 액정표시소자 제조방법은 5 마스크공정에 의해 이루어지는 것을 특징으로하는 액정표시소자 제조방법.
  8. 제1기판상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극상에 절연층, 반도체층, 에치스톱퍼층을 적층하는 단계;
    상기 에치스톱퍼층 상에 감광막을 도포하는 단계;
    회절 노광 마스크를 이용한 노광 및 현상공정을 통해 상기 감광막을 제거하여 제1 두께를 가진 중앙부와 이 제1 두께보다 얇은 제2 두께를 가진 가장자리부로 구성된 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 식각 마스크로 상기 에치스톱퍼층과 반도체층을 패터닝하는 단계;
    에싱 공정을 통해 상기 감광막패턴의 가장자리부를 식각하여 상기 에치스톱퍼의 양측 부분을 노출시키는 단계;
    상기 감광막패턴의 중앙부를 식각 마스크로, 상기 에치스톱퍼층의 노출된 양측부분을 제거하여 상기 반도체층의 일부분을 노출시키는 단계;
    상기 감광막패턴의 중앙부를 제거한 후, 상기 제1기판 전체에 도전층을 형성하는 단계;
    상기 도전층을 패터닝하여 소스/드레인전극 및 채널영역을 형성하는 단계;
    상기 제1기판전체에 드레인전극 콘택부를 구비한 보호층을 형성하는 단계;
    상기 보호층상에 상기 콘택부를 통해 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계;
    제2기판상에 블랙매트릭스와 컬러필터층 및 공통전극을 적층하는 단계;
    상기 제1기판과 제2기판을 합착시키는 단계; 및
    상기 제1기판과 제2기판사이에 액정층을 형성하는 단계;를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 8 항에 있어서, 상기 에치스톱퍼층과 반도체층은 하나의 마스크를 사용하여 패터닝하는 것을 것을 특징으로하는 액정표시소자 제조방법.
  14. 삭제
KR1020050136175A 2005-12-30 2005-12-30 액정표시소자 제조방법 KR101268388B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050136175A KR101268388B1 (ko) 2005-12-30 2005-12-30 액정표시소자 제조방법
US11/639,313 US8435722B2 (en) 2005-12-30 2006-12-15 Method for fabricating liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050136175A KR101268388B1 (ko) 2005-12-30 2005-12-30 액정표시소자 제조방법

Publications (2)

Publication Number Publication Date
KR20070072182A KR20070072182A (ko) 2007-07-04
KR101268388B1 true KR101268388B1 (ko) 2013-05-28

Family

ID=38224861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050136175A KR101268388B1 (ko) 2005-12-30 2005-12-30 액정표시소자 제조방법

Country Status (2)

Country Link
US (1) US8435722B2 (ko)
KR (1) KR101268388B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080060861A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8637140B2 (en) * 2010-10-13 2014-01-28 ISCS Inc. Method for defining an electrically conductive metal structure on a three-dimensional element and a device made from the method
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
KR100502093B1 (ko) 1997-09-25 2005-11-30 삼성전자주식회사 유기절연막을이용한액정표시장치및그제조방법
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR101037085B1 (ko) * 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20070154845A1 (en) 2007-07-05
US8435722B2 (en) 2013-05-07
KR20070072182A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
KR101266273B1 (ko) 액정표시소자의 제조방법
KR100966453B1 (ko) 액정표시소자 제조방법
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
JP4657587B2 (ja) 薄膜トランジスタ表示板
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
JP2008040502A (ja) 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
WO2013143321A1 (zh) 阵列基板及其制造方法和显示装置
KR20040086946A (ko) 액정표시장치의 제조방법
US8093596B2 (en) Pixel structure
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20040125254A1 (en) Liquid crystal display device and method of fabricating the same
KR101268388B1 (ko) 액정표시소자 제조방법
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101186514B1 (ko) 액정표시소자 및 그 제조방법
WO2014015622A1 (zh) Tft阵列基板、制造方法及液晶显示装置
KR101015335B1 (ko) ２마스크를 이용한 액정표시소자 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR101183377B1 (ko) 액정표시소자 제조방법
KR20070048049A (ko) 4 마스크를 이용한 액정표시소자 제조방법
KR20070072277A (ko) 액정표시소자 제조방법
KR101175562B1 (ko) 액정표시소자 및 그 제조방법
JP2007213075A (ja) 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、及びそれを有する表示パネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7