KR101175562B1 - 액정표시소자 및 그 제조방법 - Google Patents
액정표시소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101175562B1 KR101175562B1 KR1020050091622A KR20050091622A KR101175562B1 KR 101175562 B1 KR101175562 B1 KR 101175562B1 KR 1020050091622 A KR1020050091622 A KR 1020050091622A KR 20050091622 A KR20050091622 A KR 20050091622A KR 101175562 B1 KR101175562 B1 KR 101175562B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- insulating layer
- substrate
- gate line
- pixel electrode
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000003860 storage Methods 0.000 claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000007772 electrode material Substances 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 22
- 239000010410 layer Substances 0.000 description 103
- 239000010409 thin film Substances 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 238000002161 passivation Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
- B32B2457/202—LCD, i.e. liquid crystal displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 제 1 마스크를 적용하여 게이트 라인을 형성하는 것과, 제 2 마스크를 적용하여 액티브 패턴 및 소스 드레인 전극을 형성하는 것과, 제 3 마스크를 적용하여 게이트 라인과 더불어 스토리지 전극을 구성하는 화소전극을 형성할 수 있는 방법을 제공하므로써 액정표시소자의 제조 공정을 감축하고 개구율이 향상되는 액정표시소자를 제조한다.
3 마스크, 개구율, 스토리지 전극, 게이트 라인
Description
도 1은 일반적인 액정표시소자의 단위화소의 평면도.
도 2는 일반적인 액정표시소자의 절단면도.
도 3a~3e는 종래의 일반적인 액정표시소자의 제조공정을 나타내는 수순도.
도 4는 본 발명의 액정표시소자의 단위화소의 평면도.
도 5는 본 발명의 액정표시소자의 절단면도.
도 6a~6h는 본 발명의 액정표시소자의 제조공정을 단면도로 나타내는 수순도.
***********도면의 주요부분에 대한 부호의 설명************
401:게이트 라인 402:데이터 라인
403:액티브 패턴 402s,402d:소스,드레인 전극
401g:게이트 전극 410:화소전극
502,502:절연층 602,604,604a,606:감광막 패턴
본 발명은 3 마스크를 사용하여 제조되는 액정표시소자 및 그 제조방법에 관한 것으로 특히, 비정질 실리콘을 채널층으로 사용하면서도 3 마스크를 사용하여 제조되는 액정표시소자 및 그 제조방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다. 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor;10)를 사용하는 박막트랜지스터 액정표시소자이다. 도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배열되는 박막트랜지스터 액정표시소자의 각 화소는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(101)과 화상신호가 인가되는 데이터라인(102)의 교차영역에 형성된 박막트랜지스터(110)를 포함하고 있다.
박막트랜지스터(110)는 상기 게이트라인(101)과 연결된 게이트 전극(106)과, 상기 게이트 전극(106) 위에 형성되어 게이트 전극(106)에 주사신호가 인가됨에 따라 활성화되는 반도체층(103)과, 상기 반도체층(103) 위에 형성된 소스전극(104) 및 드레인 전극(105)으로 구성된다. 상기 화소의 표시영역에는 상기 소스전극(104) 및 드레인 전극(105)과 연결되어 반도체층(103)이 활성화됨에 따라 상기 소스전극(104) 및 드레인 전극(105)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(120)이 형성되어 있다.
도 2는 도 1의 I-I선의 단면도로서, 상기 도면을 참조하여 액정표시소자의 절단면 구조를 더욱 상세히 설명한다.
도 2를 참조하면, 박막트랜지스터(110)는 유리와 같은 투명한 물질로 이루어진 제1기판(201) 위에 형성되어 어레이 기판(210)을 구성한다. 상기 박막트랜지스터(110)는 제1기판(201) 위에 형성된 게이트 전극(106)과, 상기 게이트 전극(106)이 형성된 제1기판(201) 전체에 걸쳐 적층된 게이트절연층(203)과, 상기 절연층(203)위에 형성된 반도체층(103)과, 상기 반도체층(103) 위에 형성된 소스전극(104) 및 드레인 전극(105)과, 상기 제1기판(201) 전체에 걸쳐 적층된 보호층(passivation layer;204)으로 구성된다. 상기 보호층(204) 위에는 보호층(204)에 형성된 컨택홀(107)을 통해 박막트랜지스터(106)의 드레인 전극(105)에 접속되는 화소전극(120)이 형성되어 있다.
한편, 상기 어레이 기판(210)과 대향하는 컬러필터 기판(220)은 유리와 같은 투명한 물질로 이루어진 제2기판(202)과, 상기 제 2 기판(202)위에 형성되며 박막트랜지스터(110) 형성영역이나 화소와 화소 사이와 같은 화상 비표시영역에 형성되어 상기 화상비표시영역으로 광이 투과하는 것을 방지하는 블랙매트릭스(205)와, 적, 녹, 청색으로 이루어져 실제 컬러를 구현하는 컬러필터층(206)을 포함하여 구성된다. 상기 컬러필터 기판(220) 및 어레이 기판(210)이 합착되면 그 사이에 액정 층(240)이 채워져 액정표시소자가 완성된다. 한편, 상기 컬러필터층(206)위에는 상기 화소전극(120)과 더불어 액정층(240)에 전계를 제공하는 공통전극(207)이 더 형성될 수 있다.
이러한 액정표시소자는 주로 마스크를 이용한 포토리소그래피공정과 같은 복잡한 공정에 의해 제작되는데, 도 3을 참조하여 액정표시소자 제조방법을 살펴본다.
도 3a를 참조하면, 제1기판(201) 위의 전체 면에 금속층을 적층한 후 그 위에 포토레지스트를 도포하고 포토리소그래피(photolithography)공정을 진행하여 게이트 라인(미도시) 및 상기 게이트 라인에 연결되는 게이트 전극(106)을 형성한다.
그후, 도 3b를 참조하면, 게이트 전극(106)이 형성된 제1기판(201) 전체에 걸쳐서 게이트절연층(203)과, 반도체층(103a)과, 오믹 컨택층(211)을 차례로 형성한다. 이어서, 상기 오믹 컨택층(211)상에 감광막(230)을 도포하고 포토리소그래피 공정을 진행하여 액티브 패턴을 형성한다. 이때 상기 액티브 패턴은 반도체층과 오믹 컨택층의 적층으로 이루어진다.
이어서, 도 3c에 도시된 바와 같이, 제1기판(201) 전체에 걸쳐서 도전층(212)을 적층한 후 소스 및 드레인 전극을 정의하는 감광막 패턴(231)을 형성하고 상기 감광막 패턴(231)을 식각 마스크로 사용하여 소스(104) 및 드레인 전극(105)를 형성한다. 도 3d를 참조하면, 상기 도전층이 패턴닝되어 소스 및 드레인 전극이 형성될 때, 상기 액티브층(103)의 가운데 형성된 오믹 컨택층(211) 및 도전층(212)이 식각되어 액티브층 내에 채널 영역이 정의된다. 상기 공정을 통해 박막트랜지스 터가 완성된다.
한편, 도 3e에 도시된 바와 같이, 소스 전극(104) 및 드레인 전극(105)이 형성된 제1기판(201)에는 패시베이션층(204)이 더 형성되어 상기 박막트랜지스터를 보호한다. 이후, 상기 패시베이션층(204)상에 포토레지스트를 도포하고 포토리소그래피 공정을 더 진행하여 상기 드레인전극(105)을 노출시키는 컨택홀(contact hole;107)을 형성한다. 이어서, 상기 컨택홀(107)을 포함하는 패시베이션층(204) 상에 ITO(Indium Tin Oxide)와 같은 투명물질을 적층한 후 포토리소그래피 공정에 의해 식각하여 상기 패시베이션(204) 위에 화소전극(120)을 형성한다. 이때, 상기 화소전극(120)은 패시베이션층(120)에 형성된 컨택홀(107)을 통해 박막트랜지스터의 드레인 전극(105)에 전기적으로 접속된다.
한편, 도면에는 도시되지 않았지만, 제2기판 상에 블랙매트릭스와 컬러필터층을 형성한 후, 상기 제1기판(201) 및 제2기판을 합착한 후 그 사이에 액정층을 충진하여 액정표시소자를 완성한다.
그런데, 반도체층을 채널층으로 사용하는 상기 액정표시소자를 형성하기 위해서는 다수의 마스크 공정을 진행하여야 한다. 상기에서 설명된 액정표시소자의 제조공정은 박막트랜지스터를 형성하기 위해 5개의 마스크 공정이 진행되며, 화소전극을 형성하기까지는 6개의 마스크공정이 진행된다. 그러나 액정표시소자의 제조에 사용되는 마스크는 고가의 장비이며, 하나의 마스크 공정이 추가됨에 따라 여러 부차적 공정들이 더 진행됨으로써 제조 단가를 상승시키는 문제를 유발한다. 뿐만 아니라, 마스크 공정은 환경 유해 물질을 배출하는 식각 공정을 포함하므로 제조공정이 친환경적이지 못한 문제가 있다.
그러므로 오늘날 액정표시소자의 제조공정에 있어 사용되는 마스크 수를 줄이는 노력이 활발히 진행되고 있다.
본 발명은 상기와 같이 액정표시소자를 제조함에 있어 사용되는 마스크 수를 줄이는 것을 목적으로 한다. 또한, 적은 수의 마스크를 사용하여 액정표시소자를 제조함으로써 생산성을 향상시키는 것을 목적으로 한다.
또한, 본 발명은 스토리지 전극이 액정표시소자의 단위화소 영역 내에 형성되어 개구율을 감소시키는 것을 개선하는 것을 다른 목적으로 한다.
상기 목적을 이루기 위해 본 발명의 액정표시소자의 제조방법은 제 1 기판 상에 제 1 도전층으로 이루어진 게이트 라인을 형성하는 단계; 상기 게이트 라인이 형성된 제 1 기판 상에 제 1 절연층을 형성하는 단계; 상기 제 1 절연층 상에 반도체층으로 이루어진 액티브 패턴과 오믹 컨택층을 형성하는 동시에, 제 2 도전층으로 이루어진 소스 전극, 드레인 전극을 형성하는 단계; 상기 소스 전극, 드레인 전극이 형성된 제 1 기판 상에 제 2 절연층을 형성하는 단계; 상기 제 2 절연층 상에 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴을 마스크로, 화소전극이 형성되는 화소전극 영역의 제 1 절연층과 제 2 절연층을 제거하여 상기 제 1 기판을 노출시키는 단계; 상기 제 1 감광막 패턴을 에이싱 하여, 스토리지 전극이 형성되는 스토리지 전극 영역의 제 1 감광막 패턴을 제거하여 상기 스토리지 전극 영역의 제 2 절연층을 노출시키는 제 2 감광막 패턴을 형성하는 단계; 상기 제 2 감광막 패턴이 형성된 제 1 기판 전면에 투명전극물질을 증착하는 단계; 상기 투명전극물질 상에 감광막을 도포하는 단계; 상기 감광막을 에이싱 하여, 상기 화소전극 영역과 스토리지 전극 영역에 감광막이 남는 제 3 감광막 패턴을 형성하는 단계; 및 상기 제 3 감광막 패턴을 마스크로, 상기 투명전극물질을 선택적으로 제거하여 상기 화소전극 영역에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함한다.
상기 제조방법에 의해 형성되는 액정표시소자는 제 1 기판; 상기 제 1 기판 상에 형성되는 게이트 전극과 게이트 라인; 상기 게이트 전극과 게이트 라인이 형성된 제 1 기판 상에 형성되며, 상기 게이트 라인과 교차하는 데이터 라인; 상기 게이트 전극 상에 제 1 절연층을 개재하여 형성되는 액티브 패턴; 상기 액티브 패턴 상에 형성되며, 상기 데이터 라인으로부터 분기하여 상기 액티브 패턴과 연결되는 소스 전극 및 상기 소스 전극과 대응되는 드레인 전극; 상기 제 1 기판의 표면 상에 형성되며, 상기 드레인 전극과 직접 연결되는 화소전극; 및 상기 화소전극으로부터 연장되며 상기 제 1 절연층 및 제 2 절연층을 개재한 채 상기 게이트 라인과 중첩되는 스토리지 전극을 포함한다.
본 발명은 액정에 수직 전계를 형성하는 TN모드 액정표시소자에 있어 제조공정을 줄이며 스토리지 전극에 의해 개구율이 감소되는 것을 개선한다.
본 발명은 단위화소 내에 형성되는 화소전극이 제 1 기판상에 직접 형성되며, 단위화소를 정의하는 게이트 라인과 절연층을 개재한 채 중첩되어 스토리지 커패시터를 구성하는 것을 특징으로 한다. 그러므로 본 발명에 있어 스토리지 전극은 화소전극을 구성하는 투명전극과 동일한 물질로 구성되므로 통상 불투명의 금속으로 구성되는 종래의 스토리지 전극에 비해 단위화소의 개구율을 향상시킨다.
또한, 본 발명은 상기 구조를 가지는 액정표시소자를 제조하기 위해 제 1 마스크를 적용하여 제 1 기판상에 게이트 라인을 형성한다. 또한, 상기 게이트 라인을 덮는 제 1 절연층을 형성하고, 반도체층과, 오믹 컨택층과 제 2 도전층을 차례로 형성하고 제 2 마스크를 적용하는 포토리소그래피 공정을 진행하여 액티브 패턴과, 소스 및 드레인 전극을 형성한다.
또한, 본 발명은 상기 소스 및 드레인 전극 상에 제 2 절연층을 형성하고, 제 3 마스크를 적용하는 포토리소그래피 공정을 진행하여 상기 제 1 기판 상에 직접 화소전극을 형성한다. 상기 화소전극은 단위화소 영역에 형성되면서 상기 게이트 라인과 중첩되어 스토리지 커패시터를 형성한다. 상기 스토리지 커패시터는 게 이트 라인 및 화소전극의 연장인 투명전극과 그 사이에 개재되는 제 1 절연층 및 제 2 절연층을 포함한다. 그러므로 상기 스토리지 커패시터는 투명한 화소전극, 제 1,2 절연층을 구비하므로 단위화소의 개구율을 향상시킨다.
이하, 도 4 및 5를 참조하여 본 발명의 액정표시소자의 구조를 살펴본다.
도 4는 본 발명의 단위화소의 평면구조를 나타내는 것이며, 도 5는 도 4의 절단선 II-II에 의한 본 발명의 절단면도이다.
도 4 및 5를 참조하면, 제 1 기판(501)상에 게이트 라인들(401,401a)과 상기 게이트 라인들(401,401a)과 수직 교차하는 복수의 데이터 라인(402)에 의해 단위화소가 정의된다. 상기 단위화소 중 게이트 라인(401) 및 데이터 라인(402)의 교차 영역에 스위칭 소자인 박막트랜지스터(450)가 형성된다.
상기 박막트랜지스터(450)는 상기 게이트 라인(401)로부터 분기하는 게이트전극(401g)과, 상기 게이트 전극(401g)상에 형성되는 액티브 패턴(403)과, 상기 액티브 패턴(403)과 각각 연결되는 소스 및 드레인 전극(402s,402d)을 포함하여 구성된다.
상기 게이트 전극(401g)은 게이트 절연층인 제 1 절연층(502)에 의해 절연되며, 상기 소스 및 드레인 전극(402s,402d)은 제 2 절연층(503)에 의해 절연되어 있다. 상기 도면에는 도시되지 않았지만, 상기 액티브 패턴(403)과 소스 및 드레인 전극(402s,402d)을 오믹 컨택하기 위해 반도체층에 불순물 이온이 도핑된 오믹 컨택층이 상기 액티브 패턴상에 더 형성될 수 있다.
상기 제조공정상의 특징상 상기 드레인 전극(402d)과 액티브 패턴(403)은 그 끝단이 서로 일치된다.
액정표시소자의 화소영역에는 액정에 전계를 인가하는 화소전극이 단위화소마다 형성되는데, 본 발명의 화소전극(410)은 상기 드레인 전극(402d)와 직접 연결되면서 제 1 기판(501)상에 직접 형성되는 것이 특징이다. 즉, 단위화소내의 절연층들, 즉 화소영역 내에는 제 1 절연층(502) 및 제 2 절연층(503)이 제거되어 노출되는 제 1 기판(501)상에 직접 화소전극(410)이 형성된다. 그리고 상기 화소전극(410)은 단위화소의 전단 게이트 라인(401a)와 일부 겹쳐져 스토리지 커패시터를 구성한다. 즉, 상기 화소전극(410)의 일단은 제 1 절연층(502)와 제 2 절연층(503)을 개재한 채, 게이트 라인(401a)와 중첩되어 커패시터를 이룬다.
상기 게이트 라인 및 게이트 전극은 도전성의 금속 또는 금속합금을 사용할 수 있다. 예를 들어 상기 게이트 라인은 Al, AlNd, Mo 등일 수 있다. 상기 제 1 절연층(502) 및 제 2 절연층(503)은 실리콘 질화물 또는 실리콘 산화물일 수 있다. 상기 데이터 라인 및 소스, 드레인 전극은 도전성의 금속일 수 있으며, 예를 들어, Al, Cu, Cr 등일 수 있다. 상기 화소전극(410)은 투명한 전극물질로서 인듐 틴 옥사이드(ITO)일 수 있다.
상기 액티브 패턴은 반도체 물질일 수 있으며, 비정질 실리콘 또는 폴리실리콘일 수 있다.
이하, 상기 구조를 가지는 본 발명의 액정표시소자의 제조공정을 도 6a~6h를 참조하여 살펴본다.
도 6a를 참조하면, 유리등의 투명한 제 1 기판(501)상에 게이트 라인(401a) 및 게이트 전극(401g)을 형성한다. 도 6a는 단위화소의 전단 게이트(401a)와 게이트 전극(401g)를 도시하고 있다.
상기 게이트 전극(401g)은 제 1 도전층을 제 1 기판(501)상에 스퍼터링 방법에 의해 형성한 다음, 포토리소그래피 공정을 통해 게이트 라인을 형성한다. 상기 공정을 더 자세히 살펴본다.
상기 포토리소그래피 공정은 스퍼터링 방법으로 제 1 도전층을 상기 제 1 기판(501)상에 형성하는 단계와, 상기 제 1 도전층상에 제 1 감광막(미도시)을 도포하는 단계와, 상기 제 1 감광막을 제 1 마스크를 적용하여 노광하는 단계와, 상기 마스크에 의해 노광된 제 1 감광막을 현상하여 게이트 라인 패턴을 정의하는 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 식각 마스크로 적용하여 상기 제 1 도전층을 식각하여 게이트 라인을 형성하는 단계와, 상기 제 1 감광막 패턴을 제거하는 단계를 포함하여 이루어 진다.
이어서, 도 6b를 참조하면, 상기 게이트 라인(401g)이 형성된 제 1 기판(501)상에 제 1 절연층(502)와, 반도체층(403a)과, 오믹 컨택층(미도시)과, 제 2 도전층(402a)을 차례로 형성한다.
상기 제 1 절연층(502)은 실리콘 질화물 또는 실리콘 산화물을 플라즈마화학기상증착방법에 의해 형성할 수 있다. 상기 제 1 절연층(502)은 상기 게이트 라인(401a) 및 게이트 전극(401g)을 덮어 절연시킨다.
상기 반도체층(403a)는 비정질실리콘 또는 폴리실리콘 등의 반도체 물질을 화학기상증착방법에 의해 상기 제 1 절연층(502)상에 형성할 수 있다.
상기 제 2 도전층(402a)은 도전성의 금속으로서 스퍼터링 방법에 의해 형성할 수 있다.
이어서, 상기 제 2 도전층(402a)상에 제 2 감광막을 도포하고 제 2 마스크(601)을 적용하여 포토리소그래피 공정을 진행한다. 상기 포토리소그래피 공정을 통해 액티브 패턴(403)과 소스 및 드레인 전극(402s,402d)이 형성된다.
상기 제 2 마스크 공정에서 상기 제 2 마스크는 박막트랜지스터의 채널 영역을 정의하는 회절 마스크이다. 즉, 상기 제 2 마스크(601)을 통해 박막트랜지스터의 채널 영역이 회절노광되고 상기 채널 영역에는 다른 영역에 비해 상대적으로 얇은 감광막이 형성되는 제 2 감광막 패턴(602)이 형성된다. 상기 제 2 감광막 패턴(602)은 액티브 영역을 정의하며, 상기 액티브 영역의 일부에는 채널 영역이 정의된다. 상기 채널 영역은 상기 액티브 영역의 중앙일 수 있다.
이어서, 상기 제 2 감광막 패턴(602)를 식각 마스크로 사용하여 제 2 도전층(402a)과, 오믹 컨택층(미도시)과 반도체층(403a)을 차례로 제거한다. 그 결과, 액티브 패턴이 형성된다.
이어서, 상기 제 2 감광막 패턴(602)을 에이싱 하여 상대적으로 얇은 감광막이 도포되어 있는 채널 영역의 감광막을 제거하고 소스 및 드레인 전극을 정의하는 제 3 감광막 패턴을 형성한다.
상기 제 3 감광막 패턴(미도시)은 채널 영역의 제 2 도전층을 노출시킨다. 도 6c를 참조하면, 상기 제 3 감광막 패턴을 식각 마스크로 사용하여 상기 채널 영역의 제 2 도전층 및 오믹 컨택층을 식각하여 소스 및 드레인 전극(402s, 402d)을 형성한다.
상기 소스 및 드레인 전극(402s,402d)을 식각한 후, 도 6d를 참조하면, 상기 소스 및 드레인 전극(402s,402d)을 절연시키는 제 2 절연층(503)을 형성한다. 상기 제 2 절연층(503)은 패시베시션층으로서 실리콘질화물 또는 실리콘산화물을 PECVD방법에 의해 형성할 수 있다.
이어서, 제 3 마스크를 이용하여 화소전극을 형성한다. 도 6d~6h를 참조하여 화소전극(410)을 형성하는 공정을 살펴본다.
도 6d를 참조하면, 제 2 절연층(503)상에 감광막을 도포하고 제 3 마스크(603)을 적용하여 노광공정을 진행한다. 상기 제 3 마스크(603)를 통한 노광공정은 화소전극이 형성되는 화소전극 영역과, 화소전극의 연장이면서 상기 게이트 라인(401a)과 중첩되어 스토리지 전극을 형성하는 스토리지 전극 영역(605)을 정의한다.
즉, 상기 제 3 마스크는 스토리지 전극 영역을 회절노광시키는 회절마스크로서 화소전극 패턴과 슬릿부인 스토리지 전극 패턴을 구비한다.
도 6d는 노광된 부분이 제거되는 포지티브 형의 감광막을 예시한 것으로 제 3 마스크에 의해 화소영역과 스토리지 전극 영역을 정의하는 제 4 감광막 패턴(604)을 보여준다.
상기 제 4 감광막 패턴(604)를 식각 마스크로 적용하여 화소 전극 영역의 절연층들, 즉, 제 1,2 절연층(502,503)을 제거하여 제 1 기판(501)을 노출시킨다. 이때, 드레인 전극(402d)의 일부가 노출된다.
이어서, 상기 제 4 감광막 패턴(604)을 에이싱하여 상대적으로 얇은 감광막이 도포되어 있는 스토리지 전극 영역(605)의 감광막을 제거한다. 상기 제 4 감광막 패턴(604)이 에이싱되면, 도 6e에 도시된 바와 같이, 제 5 감광막 패턴(604a)이 된다.
이어서, 도 6f를 참조하면, 상기 제 5 감광막 패턴(604a)을 제거하지 않은 채, 제 1 기판(501)이 노출되는 화소전극 영역상에 ITO등의 투명전극물질(410a)을 증착한다.
이어서, 도 6g를 참조하면, 상기 투명전극 물질(410a)상에 제 1 기판 전체가 덮여지도록 감광막을 도포한다. 이때, 상기 화소전극 영역은 절연층들이 제거되어 있으므로 상대적으로 다른 영역에 비해 깊으므로 상기 감광막은 화소전극 영역에 더 두껍게 도포된다. 상기 공정을 컨택홀 필링(contact hole filling)효과라 부르기도 한다.
이어서, 도 6g를 참조하면, 상기 감광막에 에이싱 공정을 진행하여 상기 화소전극 영역에만 감광막이 남는 제 6 감광막 패턴(606)을 형성한다.
상기 제 6 감광막 패턴(606)은 화소전극 영역 및 스토리지 영역의 투명전극은 가리지만, 다른 영역의 투명전극은 노출시킨다.
이어서, 상기 제 6 감광막 패턴(606)을 식각 마스크로 적용하여 상기 투명전극을 식각한다. 그 결과, 상기 투명전극(410a)은 패턴닝되어 화소전극(410)이 된다. 상기 공정 결과, 도 6g를 참조하면, 상기 화소전극(410)은 드레인 전극(402d)과 연결되면서 단위화소의 전단 게이트(401a)와 절연층들을 개재한 채 중첩된다.
본 실시 예에서는 상기 화소전극(410)이 단위화소의 전단 게이트와 중첩되는 것을 예시하고 있지만, 본 발명의 화소전극은 이에 제한되지 않고 화소전극이 단위화소의 후단 게이트와 중첩되는 것도 가능하다. 단지, 본 발명은 게이트 라인과 중첩되는 화소전극부, 즉 스토리지 전극 영역이 회절노광에 의해 정의되어 투명전극물질인 화소전극이 스토리지 전극 역할을 수행할 수 있게 한다. 그 결과, 종래의 불투명 금속물질 등을 사용하여 스토리지 전극을 형성하는 구조에 비해 본 발명은 개구율을 향상시킬 수 있는 것이다.
이어서, 도 6g 및 6h를 참조하면, 화소전극이 형성된 후 남겨진 감광막 패턴, 즉, 제 5 및 6 감광막 패턴(604a,606)을 완전히 제거한다. 그 결과, 도 6h를 참조하면, 제 1 기판(501)에 직접 형성되며 드레인 전극(402d)과 연결되며 연장되어 게이트 라인(401a)과 중첩되면서 스토리지 커패시터를 이루는 화소전극(410)을 포함하는 액정표시소자를 형성할 수 있다.
상기와 같이, 본 발명은 단지 3개의 마스크만을 사용하여 액정표시소자를 제조하므로써 제조공정 단축에 크게 기여할 수 있다. 또한, 고가의 장비인 마스크의 사용 수를 줄임으로써 제조비용을 크게 줄일 수 있다. 뿐만 아니라, 본 발명은 투명전극물질인 화소전극이 절연층들을 개재한 채 게이트 라인과 중첩될 수 있게 하므로써 스토리지 커패시터에 의한 개구율 감소를 개선할 수 있다.
Claims (14)
- 제 1 기판 상에 제 1 도전층으로 이루어진 게이트 라인을 형성하는 단계;상기 게이트 라인이 형성된 제 1 기판 상에 제 1 절연층을 형성하는 단계;상기 제 1 절연층 상에 반도체층으로 이루어진 액티브 패턴과 오믹 컨택층을 형성하는 동시에, 제 2 도전층으로 이루어진 소스 전극, 드레인 전극을 형성하는 단계;상기 소스 전극, 드레인 전극이 형성된 제 1 기판 상에 제 2 절연층을 형성하는 단계;상기 제 2 절연층 상에 제 1 감광막 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 마스크로, 화소전극이 형성되는 화소전극 영역의 제 1 절연층과 제 2 절연층을 제거하여 상기 제 1 기판을 노출시키는 단계;상기 제 1 감광막 패턴을 에이싱 하여, 스토리지 전극이 형성되는 스토리지 전극 영역의 제 1 감광막 패턴을 제거하여 상기 스토리지 전극 영역의 제 2 절연층을 노출시키는 제 2 감광막 패턴을 형성하는 단계;상기 제 2 감광막 패턴이 형성된 제 1 기판 전면에 투명전극물질을 증착하는 단계;상기 투명전극물질 상에 감광막을 도포하는 단계;상기 감광막을 에이싱 하여, 상기 화소전극 영역과 스토리지 전극 영역에 감광막이 남는 제 3 감광막 패턴을 형성하는 단계; 및상기 제 3 감광막 패턴을 마스크로, 상기 투명전극물질을 선택적으로 제거하여 상기 화소전극 영역에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 화소전극은 상기 제 1 절연층 및 제 2 절연층을 개재한 채 상기 게이트 라인과 중첩되는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 제 3 감광막 패턴은 상기 화소전극 영역 및 스토리지 전극 영역에 형성된 투명전극물질을 가리는 한편, 그 외 영역에 형성된 투명전극물질을 노출시키는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 제 1 감광막 패턴을 형성하는 단계는상기 제 2 절연층 상에 제 1 감광막을 도포하는 단계; 및상기 게이트 라인과 인접하는 스토리지 전극 영역이 회절노광 되고, 상기 화소전극 영역의 제 2 절연층을 노출시키도록 상기 제 1 감광막을 노광 및 현상하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 삭제
- 삭제
- 제 1 항에 있어서, 상기 제 3 감광막 패턴을 마스크로, 상기 투명전극물질을 선택적으로 제거하여 상기 스토리지 전극 영역에 상기 게이트 라인과 중첩되는 스토리지 전극을 형성하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 7 항에 있어서, 상기 스토리지 전극은 상기 화소전극에서 연장되는 것을 특징으로 하는 액정표시소자 제조방법.
- 삭제
- 제 1 기판;상기 제 1 기판 상에 형성되는 게이트 전극과 게이트 라인;상기 게이트 전극과 게이트 라인이 형성된 제 1 기판 상에 형성되며, 상기 게이트 라인과 교차하는 데이터 라인;상기 게이트 전극 상에 제 1 절연층을 개재하여 형성되는 액티브 패턴;상기 액티브 패턴 상에 형성되며, 상기 데이터 라인으로부터 분기하여 상기 액티브 패턴과 연결되는 소스 전극 및 상기 소스 전극과 대응되는 드레인 전극;상기 제 1 기판의 표면 상에 형성되며, 상기 드레인 전극과 직접 연결되는 화소전극; 및상기 화소전극으로부터 연장되며 상기 제 1 절연층 및 제 2 절연층을 개재한 채 상기 게이트 라인과 중첩되는 스토리지 전극을 포함하는 액정표시소자.
- 제 10 항에 있어서, 상기 액티브 패턴 및 소스 전극, 드레인 전극은 상기 액티브 패턴 상에 형성되는 오믹 컨택층에 의해 서로 연결되는 것을 특징으로 하는 액정표시소자.
- 제 10항에 있어서, 상기 스토리지 전극은 상기 화소전극과 동일한 투명전극물질로 구성되는 것을 특징으로 하는 액정표시소자.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050091622A KR101175562B1 (ko) | 2005-09-29 | 2005-09-29 | 액정표시소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050091622A KR101175562B1 (ko) | 2005-09-29 | 2005-09-29 | 액정표시소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070036509A KR20070036509A (ko) | 2007-04-03 |
| KR101175562B1 true KR101175562B1 (ko) | 2012-08-21 |
Family
ID=38158676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050091622A KR101175562B1 (ko) | 2005-09-29 | 2005-09-29 | 액정표시소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101175562B1 (ko) |
-
2005
- 2005-09-29 KR KR1020050091622A patent/KR101175562B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070036509A (ko) | 2007-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100475442B1 (ko) | 컬러액정표시장치 및 그 제조방법 | |
| TWI579624B (zh) | 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法 | |
| JP5528475B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| JP2004199049A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| KR20070082157A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US20070264735A1 (en) | Array substrate and display panel | |
| KR20080002202A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| TWI490615B (zh) | 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法 | |
| US7550767B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR101341783B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR101175562B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR102090600B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| US7547588B2 (en) | Thin film transistor array panel | |
| KR20080054629A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR101186514B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20070072182A (ko) | 액정표시소자 제조방법 | |
| KR100980017B1 (ko) | 박막 트랜지스터 표시판 | |
| JP3662917B2 (ja) | カラー液晶表示装置の製造方法 | |
| KR20080000752A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070048049A (ko) | 4 마스크를 이용한 액정표시소자 제조방법 | |
| KR20070036508A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20070051570A (ko) | 액정표시소자 제조방법 | |
| KR20080100641A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101338713B1 (ko) | 액정 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |