KR20070051570A - 액정표시소자 제조방법 - Google Patents

액정표시소자 제조방법 Download PDF

Info

Publication number
KR20070051570A
KR20070051570A KR1020050109312A KR20050109312A KR20070051570A KR 20070051570 A KR20070051570 A KR 20070051570A KR 1020050109312 A KR1020050109312 A KR 1020050109312A KR 20050109312 A KR20050109312 A KR 20050109312A KR 20070051570 A KR20070051570 A KR 20070051570A
Authority
KR
South Korea
Prior art keywords
layer
forming
photoresist
pattern
photoresist pattern
Prior art date
Application number
KR1020050109312A
Other languages
English (en)
Inventor
양준영
이정일
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050109312A priority Critical patent/KR20070051570A/ko
Publication of KR20070051570A publication Critical patent/KR20070051570A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 제 1 마스크를 적용하여 게이트 라인을 형성하는 것과, 제 2 마스크를 적용하여 액티브 패턴 및 소스 드레인 전극을 형성하는 것과, 제 3 마스크를 적용하여 화소전극을 형성하되, 화소전극을 형성하는 단계에서 패시베이션층에 언더 컷이 발생하게 하여 상기 언더 컷으로 인해 화소전극이 정의되고 패터닝이 제한되게 하여 공정을 단축함과 더불어 양질의 화질을 구현하는 화소전극을 형성한다.
3 마스크, 언더 컷, 패시베이션층

Description

액정표시소자 제조방법{METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시소자의 단위화소의 평면도.
도 2는 일반적인 액정표시소자의 절단면도.
도 3a~3e는 종래의 일반적인 액정표시소자의 제조공정을 나타내는 수순도.
도 4는 본 발명의 액정표시소자의 단위화소의 평면도.
도 5a 및 5b는 본 발명의 액정표시소자의 절단면도.
도 6a~6k는 본 발명의 액정표시소자의 제조공정을 단면도로 나타내는 수순도.
도 7a~7h는 도 4의 절단선 Ⅲ-Ⅲ에 의해 나타나는 제조공정의 수순도.
***********도면의 주요부분에 대한 부호의 설명************
401:게이트 라인 402:데이터 라인
403:액티브 패턴 402s,402d:소스,드레인 전극
401g:게이트 전극 410:화소전극
502,503:절연층 530,540:감광막 패턴
본 발명은 3 마스크를 사용하여 제조하는 액정표시소자 및 그 제조방법에 관한 것으로 특히, 비정질 실리콘을 채널층으로 사용하면서도 3 마스크를 사용하여 제조하는 액정표시소자의 제조방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다. 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스 구동방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
도 1은 액티브 매트릭스 구동방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor;10)를 사용하는 박막트랜지스터 액정표시소자이다. 도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배열되는 박막트랜지스터 액정표시소자의 각 화소는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(101)과 화상신호가 인가되는 데이터라인(102)의 교차영역에 형성된 박막트랜지스터(110)를 포함하고 있다.
박막트랜지스터(110)는 상기 게이트라인(101)과 연결된 게이트 전극(106)과, 상기 게이트 전극(106) 위에 형성되어 게이트 전극(106)에 주사신호가 인가됨에 따라 활성화되는 반도체층(103)과, 상기 반도체층(103) 위에 형성된 소스전극(104) 및 드레인 전극(105)으로 구성된다. 상기 화소의 표시영역에는 상기 소스전극(104) 및 드레인 전극(105)과 연결되어 반도체층(103)이 활성화됨에 따라 상기 소스전극(104) 및 드레인 전극(105)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(120)이 형성되어 있다.
도 2는 도 1의 I-I선의 단면도로서, 상기 도면을 참조하여 액정표시소자의 절단면 구조를 더욱 상세히 설명한다.
도 2를 참조하면, 박막트랜지스터(110)는 유리와 같은 투명한 물질로 이루어진 제1기판(201) 위에 형성되어 어레이 기판(210)을 구성한다. 상기 박막트랜지스터(110)는 제1기판(201) 위에 형성된 게이트 전극(106)과, 상기 게이트 전극(106)이 형성된 제1기판(201) 전체에 걸쳐 적층된 게이트절연층(203)과, 상기 절연층(203)위에 형성된 반도체층(103)과, 상기 반도체층(103) 위에 형성된 소스전극(104) 및 드레인 전극(105)과, 상기 제1기판(201) 전체에 걸쳐 적층된 보호층(passivation layer;204)으로 구성된다. 상기 보호층(204) 위에는 보호층(204)에 형성된 컨택홀(107)을 통해 박막트랜지스터(106)의 드레인 전극(105)에 접속되는 화소전극(120)이 형성되어 있다.
한편, 상기 어레이 기판(210)과 대향하는 컬러필터 기판(220)은 유리와 같은 투명한 물질로 이루어진 제2기판(202)과, 상기 제 2 기판(202)위에 형성되며 박막트랜지스터(110) 형성영역이나 화소와 화소 사이와 같은 화상 비표시영역에 형성되어 상기 화상비표시영역으로 광이 투과하는 것을 방지하는 블랙매트릭스(205)와, 적, 녹, 청색으로 이루어져 실제 컬러를 구현하는 컬러필터층(206)을 포함하여 구 성된다. 상기 컬러필터 기판(220) 및 어레이 기판(210)이 합착되면 그 사이에 액정층(240)이 채워져 액정표시소자가 완성된다. 한편, 상기 컬러필터층(206)위에는 상기 화소전극(120)과 더불어 액정층(240)에 전계를 제공하는 공통전극(207)이 더 형성될 수 있다.
이러한 액정표시소자는 주로 마스크를 이용한 포토리소그래피공정과 같은 복잡한 공정에 의해 제작되는데, 도 3을 참조하여 액정표시소자 제조방법을 살펴본다.
도 3a를 참조하면, 제1기판(201) 위의 전체 면에 금속층을 적층한 후 그 위에 포토레지스트를 도포하고 포토리소그래피(photolithography)공정을 진행하여 게이트 라인(미도시) 및 상기 게이트 라인에 연결되는 게이트 전극(106)을 형성한다.
그후, 도 3b를 참조하면, 게이트 전극(106)이 형성된 제1기판(201) 전체에 걸쳐서 게이트절연층(203)과, 반도체층(103a)과, 오믹 컨택층(211)을 차례로 형성한다. 이어서, 상기 오믹 컨택층(211)상에 감광막(230)을 도포하고 포토리소그래피 공정을 진행하여 액티브 패턴을 형성한다. 이때 상기 액티브 패턴은 반도체층과 오믹 컨택층의 적층으로 이루어진다.
이어서, 도 3c에 도시된 바와 같이, 제1기판(201) 전체에 걸쳐서 도전층(212)을 적층한 후 소스 및 드레인 전극을 정의하는 감광막 패턴(231)을 형성하고 상기 감광막 패턴(231)을 식각 마스크로 사용하여 소스(104) 및 드레인 전극(105)를 형성한다. 도 3d를 참조하면, 상기 도전층이 패턴닝되어 소스 및 드레인 전극이 형성될 때, 상기 액티브층(103)의 가운데 형성된 오믹 컨택층(211) 및 도전층(212) 이 식각되어 액티브층 내에 채널 영역이 정의된다. 상기 공정을 통해 박막트랜지스터가 완성된다.
한편, 도 3e에 도시된 바와 같이, 소스 전극(104) 및 드레인 전극(105)이 형성된 제1기판(201)에는 패시베이션층(204)이 더 형성되어 상기 박막트랜지스터를 보호한다. 이후, 상기 패시베이션층(204)상에 포토레지스트를 도포하고 포토리소그래피 공정을 더 진행하여 상기 드레인전극(105)을 노출시키는 컨택홀(contact hole;107)을 형성한다. 이어서, 상기 컨택홀(107)을 포함하는 패시베이션층(204) 상에 ITO(Indium Tin Oxide)와 같은 투명물질을 적층한 후 포토리소그래피 공정에 의해 식각하여 상기 패시베이션(204) 위에 화소전극(120)을 형성한다. 이때, 상기 화소전극(120)은 패시베이션층(120)에 형성된 컨택홀(107)을 통해 박막트랜지스터의 드레인 전극(105)에 전기적으로 접속된다.
한편, 도면에는 도시되지 않았지만, 제2기판 상에 블랙매트릭스와 컬러필터층을 형성한 후, 상기 제1기판(201) 및 제2기판을 합착한 후 그 사이에 액정층을 충진하여 액정표시소자를 완성한다.
그런데, 반도체층을 채널층으로 사용하는 상기 액정표시소자를 형성하기 위해서는 다수의 마스크 공정을 진행하여야 한다. 상기에서 설명된 액정표시소자의 제조공정은 박막트랜지스트를 형성하기 위해 5개의 마스크 공정이 진행되며, 화소전극을 형성하기까지는 6개의 마스크공정이 진행된다. 그러나 액정표시소자의 제조에 사용되는 마스크는 고가의 장비이며, 하나의 마스크 공정이 추가됨에 따라 여러 부차적 공정들이 더 진행됨으로써 제조 단가를 상승시키는 문제를 유발한다. 뿐만 아니라, 마스크 공정은 환경 유해 물질을 배출하는 식각 공정을 포함하므로 제조공정이 친환경적이지 못한 문제가 있다.
그러므로 오늘날 액정표시소자의 제조공정에 있어 사용되는 마스크 수를 줄이는 노력이 활발히 진행되고 있다.
본 발명은 상기와 같이 액정표시소자를 제조함에 있어 사용되는 마스크 수를 줄이는 것을 목적으로 한다. 또한, 적은 수의 마스크를 사용하여 액정표시소자를 제조함으로써 생산성을 향상시키는 것을 목적으로 한다.
또한, 본 발명은 패시베이션층과 게이트 절연층를 서로 다른 식각비를 가지는 물질로 구성하고 그 식각속도의 차이를 이용하여 화소전극을 형성함으로써 정밀한 화소전극의 형상을 얻고 화소전극 형성 시간을 단축하여 전체 공정 시간을 단축한다.
상기 목적을 이루기 위해 본 발명은 제 1 기판 상에 게이트 라인을 형성하는 단계와; 상기 게이트 라인 상에 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층 상에 반도체층과 오믹 컨택층과 제 1 도전층을 차례로 형성하는 단계와; 상기 제 1 도전층과 오믹 컨택층과 반도체층을 패터닝하여 소스, 드레인 전극 및 액티브 패턴을 형성하는 단계와; 상기 소스, 드레인 전극 상에 상기 제 1 절연층보다 식각속도가 큰 제 2 절연층을 형성하는 단계와; 상기 게이트 라인 및 데이터 라인에 의해 정의되는 화소영역을 노출시키는 제 1 감광막 패턴을 형성하는 단계와; 상기 제 1 감광막 패턴을 식각 마스크로 적용하여 상기 제 1 감광막 패턴 아래로 상기 제 2 절연층의 언더 컷이 발생하면서 상기 제 1 및 제 2 절연층을 제거하는 단계와; 상기 제 1 감광막 패턴상과 상기 화소영역 내에 투명전극물질을 형성하는 단계와; 상기 화소영역의 화소전극을 정의하는 제 2 감광막 패턴을 형성하는 단계와; 상기 제 2 감광막 패턴에 의해 노출되는 투명전극물질을 제거함으로써 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법을 제공한다.
본 발명은 단위화소내에 형성되는 화소전극을 화소영역에 음각의 패턴을 형성한 다음, 상기 음각의 패턴 내에 감광막 패턴을 채워 넣고 상기 채워진 감광막 패턴을 마스크로 적용하여 화소전극을 형성한다. 이때, 상기 감광막 패턴을 따라 식각 액이 침투하여 화소전극의 가장자리를 더 식각하거나, 이물을 발생시키는 것을 방지하기 위해 본 발명은 화소전극을 구성하는 투명전극물질이 증착되는 과정에서 분리될 수 있도록 패시베이션층에 언더 컷을 형성하는 것을 특징으로 한다. 상기 패시베이션층의 언더 컷은 패시베이션층과 게이트 절연층의 식각 비율 차이를 이용한다.
이하, 도 4, 5a 및 5b를 참조하여 본 발명의 액정표시소자의 구조를 살펴본다.
도 4는 본 발명의 단위화소의 평면구조를 나타내는 것이며, 도 5a 및 5b는 도 4의 절단선 II-II 및 Ⅲ-Ⅲ에 의해 나타나는 단면도이다.
도 4, 5a 및 5b를 참조하면, 제 1 기판(501)상에 복수의 게이트 라인(401)과 상기 게이트 라인(401)과 수직 교차하는 복수의 데이터 라인(402)에 의해 단위화소 가 정의된다. 상기 단위화소 중 게이트 라인(401) 및 데이터 라인(402)의 교차 영역에 스위칭 소자인 박막트랜지스터(450)가 형성된다.
상기 박막트랜지스터(450)는 상기 게이트 라인(401)로부터 분기하는 게이트전극(401g)과, 상기 게이트 전극(401g)상에 형성되는 액티브 패턴(403)과, 상기 액티브 패턴(403)과 각각 연결되는 소스 및 드레인 전극(402s,402d)을 포함하여 구성된다.
상기 게이트 전극(401g)은 게이트 절연층인 제 1 절연층(502)에 의해 절연되며, 상기 소스 및 드레인 전극(402s,402d)은 제 2 절연층(503)에 의해 절연되어 있다. 상기 도면에는 도시되지 않았지만, 상기 액티브 패턴(403)과 소스 및 드레인 전극(402s,402d)을 오믹 컨택하기 위해 반도체층에 불순물 이온이 도핑된 오믹 컨택층이 상기 액티브 패턴상에 더 형성될 수 있다.
상기 제조공정 상의 특징상 상기 드레인 전극(402d)과 액티브 패턴(403)은 그 끝단이 서로 일치된다.
액정표시소자의 화소영역에는 액정에 전계를 인가하는 화소전극이 단위화소마다 형성되는데, 본 발명의 화소전극(410)은 상기 드레인 전극(402d)와 직접 연결되면서 제 1 기판(501)상에 직접 형성되는 것이 특징이다. 즉, 단위화소내의 절연층들, 즉 화소영역 내에는 제 1 절연층(502) 및 제 2 절연층(503)이 제거되어 노출되는 제 1 기판(501)상에 직접 화소전극(410)이 형성된다.
또한, 상기 화소전극(410)은 제 2 절연층(503)과 일정한 거리로 이격되어 형성된다. 즉, 상기 화소전극(410)은 화소영역에서 제 2 절연층(503)에 접촉하지 않 는다.
도 5b를 참조하여 제 2 절연층(503)과 화소전극(410) 간의 배치구조를 더 자세히 살펴본다.
도 5b는 도 4의 절단선 Ⅲ-Ⅲ에 의해 나타나는 단위화소의 가장자리의 단면도로서, 화소영역(550)은 제 1 절연층(502)과 제 2 절연층(503)이 제거되어 제 1 기판(501)을 노출시키면서 음각의 패턴을 형성하며, 제 1 절연층(502)은 제 2 절연층(503)보다 화소영역(550)으로 더 돌출되어 있다.
그리고 상기 화소전극(410)은 제 1 절연층(502)와 접촉할 뿐, 제 2 절연층(503)과는 이격되어 있다. 이는 제조공정상의 특징에 기인하는 것으로 화소전극을 형성할 때 화소전극의 형상을 유지시켜 주며, 화소전극의 가장자리를 균일한 프로파일이 되게 한다.
상기 게이트 라인 및 게이트 전극은 도전성의 금속 또는 금속합금을 사용할 수 있다. 예를 들어 상기 게이트 라인은 Al, AlNd,Mo등일 수 있다. 상기 제 1 절연층(502) 및 제 2 절연층(503)은 실리콘 질화물 또는 실리콘 산화물일 수 있다. 상기 데이터 라인 및 소스, 드레인 전극은 도전성의 금속일 수 있으며, 예를 들어, Al, Cu,Cr등일 수 있다. 상기 화소전극(410)은 투명한 전극물질로서 인듐 틴 옥사이드(ITO)일 수 있다. 상기 액티브 패턴은 반도체 물질일 수 있으며, 비정질 실리콘 또는 폴리실리콘일 수 있다.
특히, 상기 제 2 절연층(503)은 제 1 절연층(502)보다 성긴 밀도를 가지는 것으로 구성되며 동일한 식각 조건에서 제 1 절연층(502)보다 빨리 식각되는 것을 특징으로 한다. 이는 화소영역에 존재하는 제 1 절연층(502)와 제 2 절연층(503)을 제거하는 과정에서 제 2 절연층(503)이 오버 에치되어 감광막 패턴 아래로 언더 컷이 발생하게 하여 화소전극으로 사용되는 투명전극물질이 증착될 때 투명전극물질이 분리되도록 한다.
상기 제 1 및 제 2 절연층은 건 식각에 의해 식각될 수 있으며, 제 1 절연층은 실리콘산화물로 제 2 절연층은 실리콘질화물로 구성될 수 있다.
이하, 상기 구조를 가지는 본 발명의 액정표시소자의 제조공정을 도 6a~6k 및 7a~7h를 참조하여 살펴본다.
도 6a~6k는 단위화소의 박막트랜지스터의 제조공정을 중심으로 나타내는 본 발명의 제조공정 수순도이며, 도 7a~7h는 데이터 라인과 그 주위의 화소영역의 절단면도를 중심으로 나타내는 제조공정 수순도이다.
도 6a를 참조하면, 유리등의 투명한 제 1 기판(501)상에 게이트 라인(미도시) 및 게이트 전극(401g)을 제 1 마스크를 적용하여 형성한다.
상기 게이트 전극(401g)은 제 1 도전층을 제 1 기판(501)상에 스퍼터링 방법에 의해 형성한 다음, 포토리소그래피 공정을 통해 형성한다. 상기 공정을 더 자세히 살펴본다.
상기 포토리소그래피 공정은 스퍼터링 방법으로 제 1 도전층을 상기 제 1 기판(501)상에 형성하는 단계와, 상기 제 1 도전층상에 제 1 감광막(미도시)을 도포하는 단계와, 상기 제 1 감광막을 제 1 마스크를 적용하여 노광하는 단계와, 상기 마스크에 의해 노광된 제 1 감광막을 현상하여 게이트 라인 패턴을 정의하는 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 식각 마스크로 적용하여 상기 제 1 도전층을 식각하여 게이트 라인을 형성하는 단계와, 상기 제 1 감광막 패턴을 제거하는 단계를 포함하여 이루어 진다.
이어서, 도 6b를 참조하면, 상기 게이트 전극(401g)이 형성된 제 1 기판(501)상에 제 1 절연층(502)와, 반도체층(403a)과, 오믹 컨택층(미도시)과, 제 2 도전층(402m)을 차례로 형성한다.
상기 제 1 절연층(502)은 실리콘 질화물 또는 실리콘 산화물을 플라즈마화학기상증착방법에 의해 형성할 수 있다. 이때 상기 제 1 절연층(502)은 증착밀도가 상대적으로 큰 실리콘산화물일 수 있다. 상기 제 1 절연층(502)은 후 공정에서 형성되는 제 2 절연층과의 식각속도의 차이가 나도록 형성하는 것이 필요하다. 특히, 상기 게이트 절연층인 제 1 절연층(502)는 패시베이션층인 제 2 절연층(503)보다 식각 속도가 느린 것이 특징이다. 상기 제 1 절연층(502)은 상기 게이트 라인 및 게이트 전극(401g)을 덮어 절연시킨다.
상기 반도체층(403a)는 비정질실리콘 또는 폴리실리콘등의 반도체 물질을 화학기상증착방법에 의해 상기 제 1 절연층(502)상에 형성할 수 있다.
상기 제 2 도전층(402m)은 도전성의 금속으로서 스퍼터링 방법에 의해 형성할 수 있다.
이어서, 도 6c를 참조하면, 상기 제 2 도전층(402m)상에 감광막을 도포하고 제 2 마스크를 적용하여 포토리소그래피 공정을 진행한다. 상기 포토리소그래피 공정을 통해 액티브 패턴(403)과 소스 및 드레인 전극(402s,402d)이 형성된다.
상기 공정에 사용되는 마스크는 박막트랜지스터의 채널 영역을 정의하는 회절 마스크이다. 즉, 상기 마스크를 통해 박막트랜지스터의 채널 영역이 회절노광되고 상기 채널 영역에는 다른 영역에 비해 상대적으로 얇은 감광막이 형성되는 제 1 감광막 패턴(520)이 형성된다. 상기 제 1 감광막 패턴(520)은 액티브 영역을 정의하며, 상기 액티브 영역의 일부에는 채널 영역이 정의된다. 상기 채널 영역은 상기 액티브 영역의 중앙일 수 있다.
이어서, 상기 제 1 감광막 패턴(520)을 식각 마스크로 사용하여 제 2 도전층(402m)과,오믹 컨택층(미도시)과 반도체층(403a)을 차례로 패터닝한다. 그 결과,도 6d와 같이 액티브 패턴(403)이 형성된다.
이어서, 상기 제 1 감광막 패턴(520)을 에이싱 하여 상대적으로 얇은 감광막이 도포되어 있는 채널 영역의 감광막을 제거하고 소스 및 드레인 전극을 정의하는 제 2 감광막 패턴을 형성한다.
상기 제 2 감광막 패턴(미도시)은 채널 영역의 제 2 도전층을 노출시킨다. 상기 제 2 감광막 패턴(미도시)을 식각 마스크로 사용하여 상기 채널 영역의 제 2 도전층 및 오믹 컨택층을 식각하여 소스 및 드레인 전극(402s, 402d)을 형성한다.
이때, 도 7a를 참조하면, 상기 제 1 절연층(502)상에 데이터 라인(402)이 상기 소스 및 드레인 전극과 동시에 형성된다. 상기 데이터 라인(402)은 반도체층(403a)과 함께 패턴닝되어 형성된다. 상기 반도체층(403a)은 데이터 라인(402)의 잉여 배선역할을 할 수 있다.
상기 소스 및 드레인 전극(402s,402d)을 식각한 후, 도 6e 및 도 7b를 참조 하면, 상기 소스 및 드레인 전극(402s,402d) 및 데이터 라인(402)을 절연시키는 제 2 절연층(503)을 형성한다. 상기 제 2 절연층(503)은 패시베시션층으로서 실리콘질화물 또는 실리콘산화물을 PECVD방법에 의해 형성할 수 있다. 다만 상기 제 2 절연층(503)은 공정 조건을 조절하여 밀도가 낮은 성긴(porous) 조직을 가지도록 형성한다. 본 발명은 상기 제 2 절연층(503)의 두께를 약 1000Å으로 한다. 상기 제 2 절연층(503)은 PECVD공정을 통해 형성한다.
이어서, 제 3 마스크를 이용하여 화소전극을 형성한다. 도 6e~6k를 참조하여 화소전극(410)을 형성하는 공정을 살펴본다.
도 6e를 참조하면, 제 2 절연층(503)상에 감광막을 도포하고 제 3 마스크(미도시)을 적용하여 노광공정을 진행한다. 상기 제 3 마스크를 통한 노광공정은 화소전극이 형성되는 화소영역을 정의한다. 즉, 상기 제 3 마스크를 적용한 포토 공정에 의해 형성되는 제 2 감광막 패턴(530)은 게이트 라인(미도시), 데이터 라인(402) 및 스위칭 영역을 가리며 화소영역(550)을 노출시킨다.
상기 제 2 감광막 패턴(530)를 식각 마스크로 적용하여 화소영역(550)의 절연층들, 즉, 제 1,2 절연층(502,503)을 제거하여 제 1 기판(501)을 노출시킨다. 이때 제 2 절연층(503)은 제 1 절연층(502)보다 성긴 조직을 가진 절연층이기 때문에 동일한 식각 조건에서 더 빠르게 식각되고 제 2 감광막 패턴(530) 아래로 언더 컷(under cut)을 발생시킨다.
도 6f를 참조하면, 제 2 감광막 패턴(530) 아래의 제 2 절연층(503)이 언더 컷(560)이 발생한 것을 볼 수 있다. 상기 언더 컷(560)은 제 2 절연층(503)과 제 1 절연층(502)를 서로 단차지게 만든다.
상기 언더 컷(560)은 단위화소의 네 가장자리 모두에서 발생한다. 화소영역의 일 면을 도시하는 도 7c 및 7d를 참조하면, 화소영역(550)의 제 1 및 제 2 절연층(502,503)이 식각될 때, 제 2 감광막 패턴(530) 아래의 제 2 절연층(503)이 언더 컷이 발생하는 것을 볼 수 있다. 그 결과, 화소영역의 가장자리는 제 1 절연층과 제 2 절연층이 서로 단차 지면서 형성된다.
이어서, 도 6g 및 7e를 참조하면, 상기 제 2 감광막 패턴(530)을 남겨 둔 채 상기 제 2 감광막 패턴(530)과 화소영역(550)에 투명전극물질(410a)을 증착한다. 상기 투명전극물질(410a)은 ITO, TZO등일 수 있다.
상기 투명전극물질(410a)의 증착과정에서 상기 언더 컷(560)으로 인해 투명전극물질은 연결되지 못하고 분리되어 형성된다. 즉, 제 2투명전극물질(410a)은 화소영역(560)과 제 2 감광막 패턴(530) 상에 형성되는 두 부분으로 나뉜다. 나뉘는 두 개의 제 2 투명전극물질의 경계를 상기 언더 컷(560)이 이룬다. 상기 언더 컷(560)은 단위화소의 가장자리 4면에 형성되므로 투명전극물질의 증착과정에 화소전극의 패턴은 일차적으로 결정된다.
이어서, 도 6h와 7f를 참조하면, 상기 화소영역(550)의 제 1 절연층(502) 및 제 2 절연층(503)이 제거됨으로 형성되는 음각의 패턴 내에 감광막을 채워 넣는다. 상기 음각의 패턴은 게이트 라인 및 데이터 라인 상에 형성되는 제 1 감광막 패턴(530)에 의해 더 깊은 음각의 패턴을 이룬다. 상기 음각의 패턴을 이루는 화소영역(550)에 감광막(540a)을 채울 때, 상기 감광막(540a)은 제 1 감광막 패턴(530) 상 부에도 형성된다. 이때 화소영역(550)에는 제 1 감광막 패턴(530) 상부보다 두꺼운 감광막이 도포된다. 상기 감광막(540a)은 제 1 감광막 패턴(530) 아래의 언더 컷(560)을 채우면서 화소영역(550)에 채워진다.
이어서, 도 6i와 7g를 참조하면, 상기 화소영역(550)을 채우는 감광막을 에이싱(ashing)한다. 상기 에이싱에 의해 상대적으로 얇은 감광막이 도포된 제 1 감광막 패턴(530)상부의 상기 감광막(540a)은 제거되고 음각의 패턴으로 인해 상대적으로 두꺼운 감광막이 도포된 화소영역(550)에 만 감광막이 남는다. 상기 화소영역에 남는 감광막 패턴은 제 3 감광막 패턴(540)을 이루며 화소영역(550)의 화소전극을 정의한다.
이어서, 도 6j를 참고하면, 상기 제 3 감광막 패턴(540)에 의해 노출되는 투명전극물질을 제거하여 화소전극(420)을 형성한다. 상기 투명전극물질은 ITO 또는 IZO등으로 이루어지는 것으로 습식식각 방법에 의해 제거될 수 있다.
이때, 상기 습식 식각액은 언더 컷(560)에 의해 화소영역으로의 침투가 차단되기 때문에 화소영역(550)에 형성되는 투명전극물질을 더 이상 식각하지 않는다. 그 결과, 화소전극(410)은 균일한 프로파일의 가장자리를 가진다. 균일한 가장자리 프로파일을 가지는 화소전극은 데이터 라인과의 크로스 토크가 발생하더라도 위치에 따른 편차가 적기 때문에 가장자리에 돌기가 형성되는 화소전극에 비해 우수한 화질을 나타낸다.
또한, 언더 컷(560)에 의해 보호되는 화소전극(410)은 식각 액에 의해 추가로 식각되지 않기 때문에 식각에 의한 이물 발생도 줄어든다.
이어서, 도 6k 및 7h를 참조하면, 상기 제 2 감광막 패턴(530) 및 제 3 감광막 패턴(540)을 제거하여 본 발명의 액정표시소자를 완성한다.
상기와 같이, 본 발명은 단지 3개의 마스크만을 사용하여 액정표시소자를 제조하므로써 제조공정 단축에 크게 기여할 수 있다. 또한, 고가의 장비인 마스크의 사용 수를 줄임으로써 제조비용을 크게 줄일 수 있다. 뿐만 아니라, 본 발명은 식각 속도 차이가 나는 패시베이션층과 게이트절연층을 형성하여 화소영역의 가장자리로 패시베이션층의 언더 컷이 발생하게 하여 화소전극을 형성할 때 화소전극의 가장자리 프로파일을 균일하게 하여 화질을 개선하고, 화소전극의 패턴닝시 이물 발생을 줄일 수 있다.

Claims (6)

  1. 제 1 기판 상에 게이트 라인을 형성하는 단계와;
    상기 게이트 라인 상에 제 1 절연층을 형성하는 단계와;
    상기 제 1 절연층 상에 반도체층과 오믹 컨택층과 제 1 도전층을 차례로 형성하는 단계와;
    상기 제 1 도전층과 오믹 컨택층과 반도체층을 패터닝하여 소스, 드레인 전극 및 액티브 패턴을 형성하는 단계와;
    상기 소스, 드레인 전극 상에 상기 제 1 절연층보다 식각속도가 큰 제 2 절연층을 형성하는 단계와;
    상기 게이트 라인 및 데이터 라인에 의해 정의되는 화소영역을 노출시키는 제 1 감광막 패턴을 형성하는 단계와;
    상기 제 1 감광막 패턴을 식각 마스크로 적용하여 상기 제 1 감광막 패턴 아래로 상기 제 2 절연층의 언더 컷이 발생하면서 상기 제 1 및 제 2 절연층을 제거하는 단계와;
    상기 제 1 감광막 패턴상과 상기 화소영역 내에 투명전극물질을 형성하는 단계와;
    상기 화소영역의 화소전극을 정의하는 제 2 감광막 패턴을 형성하는 단계와;
    상기 제 2 감광막 패턴에 의해 노출되는 투명전극물질을 제거함으로써 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  2. 제 1 항에 있어서, 상기 투명전극물질을 형성하는 단계에서 상기 투명전극물질은 상기 언더 컷에 의해 분리되는 것을 특징으로 하는 액정표시소자 제조방법.
  3. 제 1 항에 있어서, 상기 제 2 감광막 패턴은 상기 언더 컷에 의해 형성되는 공간에 채워지는 것을 특징으로 하는 액정표시소자 제조방법.
  4. 제 3 항에 있어서, 상기 화소전극을 형성하는 단계에서 상기 언더 컷에 채워지는 제 2 감광막 패턴에 의해 식각액의 침투가 차단됨으로 화소전극이 형성되는 것을 특징으로 하는 액정표시소자 제조방법.
  5. 제 1 항에 있어서, 상기 제 2 감광막 패턴을 형성하는 단계는
    상기 제 1 감광막 패턴 및 음각으로 패터닝된 화소영역을 덮는 감광막을 도포하는 단계와;
    상기 감광막을 에이싱하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  6. 제 1 항에 있어서, 상기 액티브 패턴, 소스 전극 및 드레인 전극을 형성하는 단계는
    상기 제 1 도전층상에 감광막을 도포하는 단계와;
    상기 감광막을 회절노광하여 액티브 패턴을 정의하는 감광막 패턴을 형성하는 단계와;
    상기 감광막 패턴을 식각 마스크로 적용하여 제 1 도전층 및 반도체층을 패터닝하는 단계와;
    상기 감광막 패턴을 에이싱하여 소스 전극 및 드레인 전극을 정의하는 제 2 감광막 패턴을 형성하는 단계와;
    상기 제 2 감광막 패턴을 식각 마스크로 적용하여 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
KR1020050109312A 2005-11-15 2005-11-15 액정표시소자 제조방법 KR20070051570A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050109312A KR20070051570A (ko) 2005-11-15 2005-11-15 액정표시소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050109312A KR20070051570A (ko) 2005-11-15 2005-11-15 액정표시소자 제조방법

Publications (1)

Publication Number Publication Date
KR20070051570A true KR20070051570A (ko) 2007-05-18

Family

ID=38274693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050109312A KR20070051570A (ko) 2005-11-15 2005-11-15 액정표시소자 제조방법

Country Status (1)

Country Link
KR (1) KR20070051570A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087747B2 (en) 2008-02-12 2015-07-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087747B2 (en) 2008-02-12 2015-07-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US9613991B2 (en) 2008-02-12 2017-04-04 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20090125500A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070066070A (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2006189769A (ja) 液晶表示装置およびその製造方法
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
KR101172666B1 (ko) 액정표시소자 및 그 제조방법
KR100652052B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20060073377A (ko) 박막 트랜지스터 기판 및 그 제조 방법과, 이에 적용된박막 패터닝 방법
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101268388B1 (ko) 액정표시소자 제조방법
KR20070051570A (ko) 액정표시소자 제조방법
KR101186514B1 (ko) 액정표시소자 및 그 제조방법
KR101480007B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20090100046A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101175562B1 (ko) 액정표시소자 및 그 제조방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR101012495B1 (ko) 액정표시장치용 어레이 기판 제조 방법
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
KR100980017B1 (ko) 박막 트랜지스터 표시판
KR20080060401A (ko) 컬러필터 기판, 이의 제조 방법
KR100629686B1 (ko) 액정표시장치용 어레이기판 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination