KR20080100641A - 액정 표시 장치 및 이의 제조 방법 - Google Patents

액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20080100641A
KR20080100641A KR1020070046593A KR20070046593A KR20080100641A KR 20080100641 A KR20080100641 A KR 20080100641A KR 1020070046593 A KR1020070046593 A KR 1020070046593A KR 20070046593 A KR20070046593 A KR 20070046593A KR 20080100641 A KR20080100641 A KR 20080100641A
Authority
KR
South Korea
Prior art keywords
display panel
liquid crystal
electrode
forming
insulating substrate
Prior art date
Application number
KR1020070046593A
Other languages
English (en)
Inventor
박진원
유혜란
엄윤성
김훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070046593A priority Critical patent/KR20080100641A/ko
Publication of KR20080100641A publication Critical patent/KR20080100641A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

빛의 확산으로 인한 혼색을 방지하여 최적화된 콘트라스트비(contrast ratio)를 구현할 수 있는 액정 표시 장치 및 이의 제조 방법이 제공된다. 액정 표시 장치는, 절연 기판 상에 매트릭스(matrix) 형상으로 배열된 다수의 제1 화소 전극이 형성된 제1 표시판과, 일면에 다수의 제1 화소 전극과 대응되어 다수의 컬러 필터가 형성되고, 다수의 컬러 필터 상면에 제1 공통 전극이 형성된 제2 표시판과, 제2 표시판의 일면에 대향하는 타면에 형성된 제2 공통 전극과, 제2 공통 전극과 대응되어 매트릭스 형상으로 배열된 다수의 제2 화소 전극이 형성된 제3 표시판을 포함한다.
액정 표시 장치, 혼색, 콘트라스트비

Description

액정 표시 장치 및 이의 제조 방법{Liquid crystal display and manufacturing method thereof}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 레이아웃도이다.
도 2는 도 1의 액정 표시 장치를 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 3은 도 2의 다른 실시예에 따른 액정 표시 장치의 단면도이다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 액정 표시 장치의 제1 표시판의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 액정 표시 장치의 제2 표시판의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 액정 표시 장치의 제3 표시판의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
1: 제1 표시판 2: 제2 표시판
3: 제3 표시판 4, 5: 액정층
10, 11, 12: 절연 기판 24, 150: 게이트 전극
55, 56: 저항성 접촉층 65, 181: 소오스 전극
66, 182: 드레인 전극 70: 보호층
82: 제1 화소 전극 91, 120: 블랙 매트릭스
92R, 92B: 컬러 필터 패턴 97: 제1 공통 전극
98: 제2 공통 전극 110: 버퍼층
190: 제2 화소 전극
본 발명은 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 빛의 확산으로 인한 혼색을 방지하여 최적화된 콘트라스트비를 구현할 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
근래 들어 액정 표시 장치가 디스플레이 수단으로 각광받고 있다.
액정 표시 장치(Liquid Crystal Display)는 두 표시판 사이에 주입되어 있는 이방성 유전율을 갖는 액정(Liquid Crystal)에 세기가 조절된 전계를 인가하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 영상 신호를 얻는 표시 장치이다. 이러한 액정 표시 장치는 두 장의 표시판, 예를 들어 박막 트랜지스터 표시판과 컬러 필터 표시판이 서로 합착되어 구성될 수 있다.
최근 들어 액정 표시 장치의 화질의 중요성이 부각되면서, 액정 표시 장치의 콘트라스트비(contrast ratio)를 높이는 여러가지 방법이 연구되고 있다. 이 가운데 하나의 방법으로 액정 패널, 즉 두 장의 표시판으로 구성된 액정 패널 두 개를 겹친 상태로 각 액정 패널의 화소를 오버랩하여 콘트라스트비를 높이는 액정 표시 장치의 제조 방법이 사용되고 있다. 그러나 상기의 제조 방법에 의해 제조된 액정 표시 장치는 이웃하는 화소들에서 방출되는 빛의 확산에 의해 혼색 현상이 발생하여 측면에서의 시인성이 떨어지게 되고, 이에 따라 액정 표시 장치의 콘트라스트비가 감소하는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 최적화된 콘트라스트비를 구현할 수 있는 액정 표시 장치를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 액정 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 절연 기판 상에 매트릭스(matrix) 형상으로 배열된 다수의 제1 화소 전극이 형성된 제1 표시판과, 일면에 다수의 제1 화소 전극과 대응되어 다수의 컬러 필터가 형성되고, 다수의 컬러 필터 상면에 제1 공통 전극이 형성된 제2 표시판과, 제2 표시판의 일면에 대향하는 타면에 형성된 제2 공통 전극과, 제2 공통 전극과 대응되어 매트릭스 형상으로 배열된 다수의 제2 화소 전극이 형성된 제3 표시판을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은, 제1 절연 기판의 일면에 매트릭스(matrix) 형상으로 다수의 제1 화소 전극을 형성하는 단계와, 다수의 제1 화소 전극과 대응되는 제2 절연 기판의 일면에 다수의 컬러 필터를 형성하고, 다수의 컬러 필터 상면에 제1 공통 전극을 형성하는 단계와, 제2 절연 기판의 타면에 제2 공통 전극을 형성하는 단계와, 제2 공통 전극과 대응되는 제3 절연 기판의 일면에 매트릭스 형상으로 다수의 제2 화소 전극을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 레이아웃도이고, 도 2는 도 1의 액정 표시 장치를 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.
도 1 및 도 2를 참조하면, 액정 표시 장치(100)는 제1 표시판(1), 제2 표시 판(2) 및 제3 표시판(3)이 적층되어 형성될 수 있다.
제1 표시판(1)에는 매트릭스(matrix) 형상으로 배열된 다수개의 화소 및 각 화소별로 구비된 다수의 박막 트랜지스터를 포함하여 구성될 수 있다. 화소의 행 방향으로는 화소의 경계를 따라 제1 방향으로 뻗은 다수의 게이트 라인(22)이 배치되어 있고, 화소의 열 방향으로는 화소의 경계를 따라 다수의 게이트 라인(22)과 교차하도록 제2 방향으로 뻗은 다수의 데이터 라인(62)이 배치되어 있다. 게이트 라인(22)과 데이터 라인(62)이 교차하는 영역에는 게이트 전극(24), 소오스 전극(65) 및 드레인 전극(66)을 포함하는 박막 트랜지스터가 형성되어 있다. 제1 화소 전극(82)은 게이트 라인(22)과 데이터 라인(62)에 둘러싸여 있으며, 각 화소의 대부분의 영역을 점유한다. 또한, 제1 화소 전극(82)은 박막 트랜지스터의 드레인 전극(66)과 전기적으로 연결되어 박막 트랜지스터에 의해 화소 전압을 인가받는다.
제2 표시판(2)의 일면에는 제1 표시판(1)의 박막 트랜지스터, 게이트 라인(22) 및 데이터 라인(62)과 대응되어 빛샘을 방지할 수 있는 블랙 매트릭스(91)가 형성되어 있다. 또한, 블랙 매트릭스(91)에 의해 노출된 절연 기판(11) 상에는 제1 화소 전극(82)과 실질적으로 대응되는 컬러 필터 패턴(92R, 92B)이 형성되어 있다. 이러한 컬러 필터 패턴(92R, 92B)은 예를 들어 적색(red), 녹색(green) 및 청색(blue)의 컬러 필터가 스트라이프 형상으로 배치되어 형성될 수 있다. 제2 표시판(2)의 양면에는 외부로부터 소정의 전압이 인가되는 공통 전극(97, 98)이 각각 형성되어 있다. 즉, 컬러 필터 패턴(92R, 92B) 상에 제1 공통 전극(97)이 형성되어 위치하고, 절연 기판(11)의 타면에 제2 공통 전극(98)이 형성되어 위치할 수 있다.
제3 표시판(3)에는 제1 표시판(1)과 마찬가지로 매트릭스 형상으로 배열된 다수개의 화소 및 각 화소별로 구비된 다수의 박막 트랜지스터를 포함하여 구성될 수 있다. 여기서, 제3 표시판(3)에 형성된 다수의 박막 트랜지스터는, 예를 들어 탑 게이트(top-gate) 방식으로 형성될 수 있다. 이는 외부로부터 유입되는 빛에 의해 박막 트랜지스터가 열화되어 오동작하는 것을 방지하기 위함이며, 이에 따라 제3 표시판(3)의 다수의 박막 트랜지스터는, 예를 들어 폴리 실리콘(poly-silicon)을 이용하여 형성될 수 있다.
또한, 제1 및 제2 표시판(1, 2) 사이 및/또는 제2 및 제3 표시판(2, 3) 사이에는 광학적 이방성을 가지는 다수의 액정 분자들로 구성된 제1 및 제2 액정층(4, 5)이 각각 형성될 수 있다.
이하에서, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치를 좀 더 구체적으로 설명한다.
제1 표시판(1)에는 절연 기판(10), 예를 들어 투명한 유리, 석영 또는 플라스틱 등으로 이루어진 절연 기판(10)의 일면에 게이트 배선(22, 24), 예를 들어 제1 방향으로 뻗어있는 다수의 게이트 라인(22) 및 게이트 라인(22)과 연결되어 있는 게이트 전극(24)을 포함하는 게이트 배선(22, 24)이 형성되어 있다. 또한, 도면으로 도시하지는 않았지만, 게이트 배선(22, 24)과 동일한 층의 절연 기판(10)에는 유지 전극 라인(미도시)이 더 형성될 수도 있다. 여기서 게이트 배선(22, 24) 및 유지 전극 라인은, 예컨데 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등을 포함하는 단일층 또는 다 중층으로 이루어질 수 있다.
게이트 라인(22) 및 게이트 전극(24)은 게이트 절연막(30)에 의해 덮혀 있다. 여기서 게이트 절연막(30)은 예를 들어 산화 규소 또는 질화 규소로 이루어진 단일막 또는 이들의 적층막일 수 있다. 이러한 게이트 절연막(31)은 게이트 배선(22, 24) 및 유지 전극 라인을 덮으며, 이들이 형성되지 않은 영역에서는 절연 기판(10)의 바로 위에 형성된다.
게이트 절연막(31) 위에는 수소화 비정질 규소 등으로 이루어진 반도체층(44) 및 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등으로 이루어진 저항성 접촉층(55, 56)이 형성되어 있다. 반도체층(44)과 저항성 접촉층(55, 56)은 게이트 전극(24)과 오버랩되어 있다. 또한 저항성 접촉층(55, 56)은 채널 영역에서 서로 분리되어 하부의 반도체층(44)을 노출한다.
저항성 접촉층(55, 56) 위에는 도전성 물질로 이루어진 데이터 배선(62, 65, 66)이 형성되어 있다. 데이터 배선(62, 65, 66)은 제2 방향, 예컨데 다수의 게이트 라인(22)과 교차하는 제2 방향으로 뻗은 다수의 데이터 라인(62)과 데이터 라인(62)으로부터 분지된 소오스 전극(65), 및 드레인 전극(66)을 포함한다.
여기서 소오스 전극(65)은 데이터 라인(62)으로부터 게이트 전극(24) 측으로 분지되어 있다. 드레인 전극(66)은 게이트 전극(24)을 중심으로 소오스 전극(65)과 이격되어 마주한다. 소오스 전극(65) 및 드레인 전극(66)은 적어도 일부가 하부의 반도체층(44) 및 게이트 전극(24)과 오버랩되어 있다.
게이트 전극(24), 소오스 전극(65) 및 드레인 전극(66)은 상술한 바와 같이 박막 트랜지스터를 이룬다. 또한 게이트 전극(24)과 소오스 전극(65) 및 드레인 전극(66) 사이에 개재된 반도체층(44)은 박막 트랜지스터의 채널을 이룬다. 반도체층(44)과 소오스 전극(65) 및 드레인 전극(66) 사이에 개재된 저항성 접촉층(55, 56)은 이들간의 접촉 저항을 낮추는 역할을 한다. 여기서 데이터 라인(62), 소오스 전극(65) 및 드레인 전극(66)은, 예컨데 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등을 포함하는 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어 몰리브덴이나 티타늄 단일층, 티타늄/알루미늄 이중층 또는 티타늄/알루미늄/티타늄, 티타늄/알루미늄/질화티타늄, 몰리브덴/알루미늄/몰리브덴 등의 삼중층 등으로 이루어질 수 있으며, 이상의 예시에 제한되지 않음은 물론이다.
상술한 데이터 배선(62, 65, 66)의 위에는 질화 규소(SiNx) 및/또는 유기막 등으로 이루어진 보호층(70)이 형성되어 있다. 보호층(70)에는 하부의 드레인 전극(66)의 일부를 노출하는 콘택홀(76)이 형성되어 있다.
보호층(70) 위에는 콘택홀(76)을 통하여 드레인 전극(66)과 전기적으로 연결되는 제1 제1 화소 전극(82)이 형성되어 있다. 이러한 제1 화소 전극(82)은, 예컨데 ITO, IZO 등과 같은 투명한 도전막으로 이루어질 수 있다. 또한 제1 화소 전극(82)은 박막 트랜지스터 표시판이 적용되는 모드에 따라 알루미늄, 구리, 은 등과 같은 반사성이 우수한 도전성 물질로 이루어질 수도 있다. 또, 본 실시예에서는 하나의 화소당 하나의 제1 화소 전극(82)이 형성되어 있는 경우를 예시하지만, 제1 화소 전극(82)은 2개 이상으로 분할될 수도 있다. 또, 제1 화소 전극(82)은 공지된 다른 다양한 형상으로 이루어질 수도 있음은 물론이다.
제2 표시판(2)에는 컬러 필터 패턴(92R, 92B)과 블랙 매트릭스(91) 및 공통 전극(97, 98)이 형성되어 있다.
구체적으로, 제2 표시판(2)의 일면에는 상술한 제1 및 제3 표시판(1, 3)의 박막 트랜지스터와 대응되는 블랙 매트릭스(91)가 형성되어 있다. 블랙 매트릭스(91)는 백 라이트 어셈블리(미도시)로부터 제공되는 빛을 차단하는 역할을 하며, 상술한 게이트 배선(22, 24) 및 데이터 배선(62, 65, 66)에 중첩되도록 위치할 수 있다. 또한, 블랙 매트릭스(91)는 카본 블랙 등을 포함하는 유기 조성물로 이루어질 수 있으며, 이때 유기 조성물은 공정 단순화의 관점에서, 식각 공정이 필요하지 않도록 감광성 물질을 더 포함할 수도 있다. 그러나, 블랙 매트릭스(91)는 이에 제한되지 않으며, 크롬 등과 같은 불투명한 금속으로 이루어지거나, 불투명한 금속 및 유기물의 이중층으로 이루어질 수도 있다. 이와 같은 블랙 매트릭스(91)는 소정 두께를 가지고 형성되어 컬러 필터 패턴(92R, 92B)이 위치하는 개구부를 제공할 수 있다.
컬러 필터 패턴(92R, 92B)은 블랙 매트릭스(91)에 의해 제2 표시판(2)에 형성된 개구부에 형성되어 위치할 수 있다. 여기서 컬러 필터 패턴(92R, 92B)은 상술한 제1 표시판(1)의 제1 화소 전극(82)에 실질적으로 중첩되도록 위치할 수 있다. 이러한 컬러 필터 패턴(92R, 92B)은 예를 들어, 적색(R), 녹색(G) 및 청색(B) 등을 나타내는 색소 및 수지를 포함할 수 있다. 여기서 수지로는 이에 제한되는 것은 아니지만, 카세인, 젤라틴, 폴리비니 알코올, 카복시메틸 아세탈, 폴리이미드 수지, 아크릴 수지, 멜라닌 수지 등이 사용될 수 있다. 또한 컬러 필터 패턴(92R, 92B)은 색순도나 색번짐 여부 등을 정확하게 조절하기 위해서는 평탄한 표면을 갖는 것이 바람직하다.
상술한 컬러 필터 패턴(92R, 92B) 상에는 평탄화막(95)이 형성되어 위치할 수 있다. 또한, 평탄화막(95) 상에는 제1 공통 전극(97)이 형성되어 위치할 수 있다.
제2 표시판(2)의 타면, 즉 상술한 컬러 필터 패턴(92R, 92B) 및 제1 공통 전극(97)이 형성된 제2 표시판(2)의 일면에 대향하는 타면에는 제2 공통 전극(98)이 형성되어 있다. 여기서 제1 및 제2 공통 전극(97, 98)은 실질적으로 동일한 물질, 예를 들어 ITO 또는 IZO 등으로 형성될 수 있으며, 외부로부터 실질적으로 동일한 전압을 제공받을 수 있다. 예컨데, 제1 및 제2 공통 전극(97, 98)에는 외부로부터 공통 전압(Vcom)이 동일하게 제공될 수 있으며, 이에 따라 제1 공통 전극(97)은 상술한 제1 화소 전극(82)과 소정의 전위차를 형성하고, 제2 공통 전극(98)은 후술될 제2 화소 전극(190)과 소정의 전위차를 형성할 수 있다.
또한, 제1 표시판(1)과 제2 표시판(2) 사이, 즉 제1 표시판(1)의 제1 화소 전극(82)과 제2 표시판(2)의 제1 공통 전극(97) 사이에는 다수의 액정 분자들(6)로 구성된 제1 액정층(4)이 형성되어 위치할 수 있다. 여기서, 제1 액정층(4)의 다수의 액정 분자들(6)은 상술한 제1 화소 전극(82)과 제1 공통 전극(97)의 전위차에 의해 구동될 수 있으며, 이러한 다수의 액정 분자들(6)의 구동에 의해 백 라이트 어셈블리(미도시)로부터 제공된 빛을 선택적으로 통과시킬 수 있다.
한편, 제2 표시판(2)과 후술할 제3 표시판(3) 사이에도 다수의 액정 분자들(6)로 구성된 제2 액정층(5)이 형성되어 위치할 수 있다. 제2 액정층(5)의 다수의 액정 분자들(6)은 상술한 제2 공통 전극(98)과 제2 화소 전극(190)의 전위차에 의해 구동될 수 있으며, 이러한 다수의 액정 분자들(6)의 구동에 의해 백 라이트 어셈블리(미도시)로부터 제공된 빛, 즉 제1 액정층(4)을 통과한 빛을 선택적으로 통과시킬 수 있다.
여기서, 제1 액정층(4) 및/또는 제2 액정층(5)은 실질적으로 동일한 유전율을 가지는 액정 분자들로 구성될 수 있으며, 진공 주입법 또는 적하 주입법 등을 통해 각 표시판 사이에 개재될 수 있다.
제3 표시판(3)에는 앞서 설명한 제1 표시판(1)과 마찬가지로 게이트 라인 및 게이트 전극(150)을 포함하는 게이트 배선, 데이터 라인, 소오스 전극(181) 및 드레인 전극(182)을 포함하는 데이터 배선이 형성될 수 있다. 이러한 게이트 배선 및 데이터 배선은 제2 표시판(2)에 형성된 제2 공통 전극(98)과 대응되어 위치할 수 있다. 또한, 제3 표시판(3)에 형성된 박막 트랜지스터는, 예를 들어 폴리 실리콘을 이용한 탑 게이트(top-gate) 방식으로 형성될 수 있다. 이것은 외부로부터 유입되는 빛에 의해 박막 트랜지스터가 열화되어 오동작하는 것을 방지하기 위함이다. 이에 따라 제3 표시판(3)에 형성된 박막 트랜지스터는, 예를 들어 폴리 실리콘으로 형성된 채널 영역을 가질 수 있다.
구체적으로, 절연 기판(12)의 일면에 버퍼층(110)이 형성되어 위치하고, 버퍼층(110) 상부에 빛샘을 방지하는 블랙 매트릭스(120)가 형성되어 위치할 수 있 다. 블랙 매트릭스(120)의 상부에는 폴리 실리콘의 반도체층(130)이 형성되어 있다. 이러한 반도체층(130)의 상부에는 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140)의 상부에는 게이트 전극(150)이 형성되어 있다.
또한, 게이트 전극(150)의 상부에는 콘택홀(171, 172)들을 포함하는 층간 절연막(170)이 형성되어 있고, 콘택홀(171, 172)을 통해서 소오스 영역(134) 및 드레인 영역(135)과 각각 연결되며, 게이트 전극(150)과 소정의 간격으로 각각 이격되는 소오스 전극(181) 및 드레인 전극(182)이 형성되어 있다. 그리고 소오스 전극(181) 및 드레인 전극(182)의 상부에는 보호층(175)이 형성되어 있다. 보호층(175)에는 드레인 전극(182)의 일부를 노출하는 콘택홀(173)이 형성되어 있으며, 보호층(175) 위에는 콘택홀(173)을 통하여 드레인 전극(182)과 전기적으로 연결되는 제2 화소 전극(190)이 형성되어 있다.
여기에서 반도체층(130)은 게이트 전극(150)과 대향하는 채널 영역(131) 및 LDD 영역(132', 133'), 소오스 전극(181)과 연결되는 소오스 영역(134) 및 드레인 전극(182)과 연결되는 드레인 영역(135)을 포함할 수 있다. 또한, LDD 영역(132', 133')은 게이트 전극(150)에 오버랩 되어 형성되어 있고, 소오스 영역(134) 및 드레인 영역(135)의 고농도 불순물 이온(예를 들면, n 형 불순물 이온)의 주입 농도보다 낮은 농도의 저농도 불순물 이온으로 주입되어 형성되어 있다. 이러한 LDD 영역(132', 133')은 게이트 전극(150)과 오버랩 되어 형성되어 있으므로, 소오스 영역(134)의 정션이나 드레인 영역(135)의 정션에 인가되는 전계를 완화시킬 수 있다.
본 실시예에서는 폴리 실리콘을 이용한 탑 게이트 방식의 박막 트랜지스터에 대하여 설명하였다. 그러나 본 발명은 이에 제한되지 않으며, 박막 트랜지스터는 아몰퍼스(비정질) 실리콘을 이용하여 형성될 수도 있다. 그리고, 제3 표시판(3)의 게이트 배선, 데이터 배선, 절연막 및 보호층 등의 형성에 이용되는 물질은 제한되지 않으며, 예를 들어 제1 표시판(1)의 제조에 사용된 물질들과 실질적으로 동일한 물질들이 사용될 수 있음은 자명한 일이다.
이상에서, 본 발명의 일 실시예에 따른 액정 표시 장치에 대해 설명하였다. 본 실시예에서는 액정 표시 장치의 콘트라스트비를 높이기 위하여 듀얼 액정 패널을 제조함에 있어서, 빛의 확산에 의한 혼색을 방지하기 위하여 3장의 표시판을 겹쳐 제조된 듀얼 액정 패널에 대해 기술하였다. 이에 본 발명에서는 듀얼 액정 패널의 두께가 줄어듬으로 인해 빛의 확산이 감소될 수 있으며, 최적의 콘트라스트비를 가지는 액정 표시 장치를 구현할 수 있게 된다.
이하에서, 도 3을 참조하여 상기의 액정 표시 장치의 다른 실시예에 대해 상세히 설명한다. 본 실시예에서는 설명의 편의를 위하여 도 1 및 도 2에 도시된 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
도 3은 도 2의 다른 실시예에 따른 액정 표시 장치의 단면도이다.
도 3을 참조하면, 본 실시예의 액정 표시 장치(100')는 도 2에 도시된 액정 표시 장치(100)와 실질적으로 동일한 구조로 형성될 수 있다. 즉, 액정 표시 장치(100')는 제1 표시판(1), 제2 표시판(2) 및 제3 표시판(3)이 적층되어 형성될 수 있다.
구체적으로, 제1 표시판(1)의 일면에는 게이트 배선(22, 24) 및 데이터 배선(65, 66)과, 이들로 구성된 박막 트랜지스터 및 제1 화소 전극(82)이 형성되어 위치할 수 있다. 제2 표시판(2)의 일면에는 제1 화소 전극(82)에 대응되는 컬러 필터 패턴(92R, 92B)과 제1 공통 전극(97)이 형성되어 위치하고, 타면에는 제2 공통 전극(98)이 형성되어 위치할 수 있다. 제3 표시판(3)의 일면에는 제1 표시판(1)과 마찬가지로, 게이트 배선 및 데이터 배선과, 이들로 구성된 박막 트랜지스터 및 제2 화소 전극(190)이 제2 표시판(2)의 제2 공통 전극(98)에 대응되어 형성되어 위치할 수 있다. 여기서 제3 표시판(3)에 형성된 박막 트랜지스터는, 예를 들어 탑 게이트 방식으로 형성되어 위치할 수 있다.
또한, 제1 및 제2 표시판(1, 2) 사이 및/또는 제2 및 제3 표시판(2, 3) 사이에는 광학적 이방성을 가지는 다수의 액정 분자들(6)로 구성된 액정층, 예를 들어 제1 및 제2 액정층(4, 5)이 각각 형성될 수 있다.
한편, 본 실시예에서는 최적의 콘트라스트비를 구현하기 위하여 화소의 크기를 조정하는 방법이 이용될 수 있다. 다시 말하면, 제1 표시판(1)의 제1 화소 전극(82)보다 제3 표시판(3)의 제2 화소 전극(190)을 상대적으로 크게 형성하고, 이에 따라 백 라이트 어셈블리로부터 제공된 빛이 확산되더라도 혼색되는 현상을 방지할 수 있다.
이렇게 화소의 크기를 조정하는 방법으로는, 예를 들어 제2 표시판(2)의 컬러 필터 패턴(92R, 92B)의 크기를 조정하는 방법이 이용될 수 있다. 예를 들어, 제 1 표시판(1)은 앞서 설명한 구조로 제조하여 완성하고, 제2 표시판(2)과 제3 표시판(3)은 빛의 확산을 방지하기 위한 구조, 즉 제2 표시판(2)의 컬러 필터 패턴(92R, 92B)이 제3 표시판(3)의 제2 화소 전극(190)에 비하여 작은 크기로 형성되도록 제조하여 완성할 수 있다.
구체적으로, 제2 표시판(2)의 컬러 필터 패턴(92R, 92B)을 제3 표시판(3)의 제2 화소 전극(190)보다 모든 방향, 예를 들어 가로 및/또는 세로 길이 방향으로 비례적으로 작게 형성할 수 있다. 여기서 컬러 필터 패턴(92R)의 폭(d1)과 제2 화소 전극(190)의 폭(d2)은 대략 0.5~0.7:1의 비율로 형성될 수 있다.
이에 따라, 백 라이트 어셈블리로부터 제1 표시판(1), 제1 액정층(4) 및 제2 표시판(2)의 컬러 필터 패턴(92R, 92B)에 제공된 빛이 확산되더라도, 상기의 컬러 필터 패턴(92R)보다 비례적으로 크게 형성된 제2 화소 전극(190)에 의하여 빛이 혼색되는 현상을 방지할 수 있으며, 액정 표시 장치(100')는 최적의 콘트라스트비를 구현할 수 있게 된다.
한편, 상술한 바와 같이, 제2 표시판(2)의 컬러 필터 패턴(92R, 92B) 크기를 조정하는 방법으로, 예를 들어 블랙 매트릭스(91)의 크기를 증가시키는 방법이 이용될 수 있다. 구체적으로, 제2 표시판(2)의 블랙 매트릭스는(91), 앞서 설명한 바와 같이 제1 및 제3 표시판(1, 3)의 게이트 배선, 데이터 배선 및 박막 트랜지스터에 중첩되도록 위치할 수 있다. 또한, 블랙 매트릭스(91)에 의해 노출된 제2 표시판(2)의 일면에는 컬러 필터 패턴(92R, 92B)이 각각 형성되어 위치할 수 있다.
즉, 블랙 매트릭스(91)는 각각의 컬러 필터 패턴(92R, 92B)을 구획할 수 있 으며, 이에 블랙 매트릭스(91)의 폭을 증가시키면, 반비례적으로 컬러 필터 패턴(92R, 92B)의 폭(d1)은 작아질 수 있다. 아애 따라, 제2 표시판(2)의 컬러 필터 패턴(92R, 92B)은 제3 표시판(3)의 제2 화소 전극(190)에 비하여 모든 방향에서 작은 폭으로 형성될 수 있다. 여기서, 컬러 필터 패턴(92R, 92B)과 제2 화소 전극(190)의 폭(d1, d2)은, 앞서 설명한 바와 같이 대략 0.5~0.7:1의 비율로 형성될 수 있다.
이하에서, 상기한 구조의 액정 표시 장치를 제조하는 방법에 대해 상세히 설명한다. 도 4a 내지 도 6e는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이다. 즉, 도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 액정 표시 장치의 제1 표시판의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이고, 도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 액정 표시 장치의 제2 표시판의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이며, 도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 액정 표시 장치의 제3 표시판의 제조 방법의 공정 단계별 중간 구조물을 나타내는 단면도들이다. 본 실시예에서는 도 4a 내지 도 6e와 더불어 이미 설명한 도 1 및 도 2가 참조되어 설명될 것이다. 또한, 도 1 내지 도 3에서 이미 설명한 구성과 동일한 구성에 대한 구조, 위치 관계, 재질 등에 대해서는 중복 설명을 생략한다.
우선, 도 4a 내지 도 4g를 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치의 제1 표시판의 제조 방법에 대해 설명한다. 본 실시예에서는 설명의 편의를 위하여 4-마스크 제조 공정에 대해 예를 들어 설명한다.
도 4a를 참조하면, 절연 기판(10)의 일면에 스퍼터링 등의 방법으로 게이트 도전층을 적층한 다음, 이를 패터닝하여 게이트 전극(24), 게이트 라인 및 유지 전극 라인을 형성한다.
이어, 도 4b를 참조하면, 도 4a의 결과물 상에 게이트 절연막층(30), 진성 비정질 규소층(40) 및 도핑된 비정질 규소층(50)을 형성한다. 본 단계는 예컨대, CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등이 이용될 수 있으며, 연속 증착에 의해 또는 인시츄(in-situ)로 진행될 수 있다.
이어서, 도핑된 비정질 규소층(50) 상에 데이터 도전층(60)을 증착한다. 데이터 도전층(60)의 적층은 예컨데 스퍼터링 등이 이용될 수 있다.
계속해서, 도 4c를 참조하면, 데이터 도전층(60) 상에 포토레지스트막을 도포하고, 도포된 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴(101)을 형성한다. 이러한 포토레지스트 패턴(101)은 저항성 접촉층, 반도체층 및 소오스 전극과 드레인 전극을 포함하는 데이터 배선을 정의한다. 또한, 포토레지스트 패턴(101)은 후술할 식각 공정을 위해 서로 두께가 다른 제1 영역 및 제2 영역을 구비할 수 있다.
이어, 도 4d 및 도 4e를 참조하면, 도 4c의 포토레지스트 패턴(101)을 식각 마스크로 이용하여 데이터 도전층(60)을 식각함으로써, 데이터 라인, 소오스 전극(65) 및 드레인 전극(66)을 포함하는 데이터 배선을 완성한다. 이때 소오스 전극(65)과 드레인 전극(66)이 패터닝됨에 따라 하부에 위치하는 도핑된 비정질 규소 층(50)이 부분적으로 노출될 수 있다.
구체적으로, 도 4d를 참조하면, 도 4c의 포토레지스트 패턴(101)을 식각마스크로 이용하여 1차 식각하고, 포토레지스트 패턴(101)의 제2 영역을 애싱(ashing)한다. 계속해서, 포토레지스트 패턴(101)을 식각 마스크로 사용하여 2차 식각함으로써 데이터 라인, 소오스 전극(65) 및 드레인 전극(66)을 포함하는 데이터 배선을 완성한다.
이어서, 도 4e를 참조하면, 포토레지스트 패턴(101)을 식각 마스크로 이용하여 노출된 저항성 접촉층(51)을 식각한다. 그 결과, 반도체층(44) 상에서 소오스 전극(65) 및 드레인 전극(66)과 실질적으로 동일한 패턴을 갖는 저항성 접촉층(55, 56)이 완성된다. 또한, 본 단계에서의 식각은 건식 식각으로 이루어질 수 있으며, 사용될 수 있는 식각 가스의 종류는 식각 대상 물질, 즉 데이터 도전층(60), 도핑된 비정질 규소층(50), 진성 비정질 규소층(40)을 구성하는 물질의 종류에 따라 적절히 선택될 수 있다.
계속해서, 도 4f에 도시된 바와 같이, 포토레지스트막 스트리퍼 등을 이용하여 포토레지스트 패턴을 완전히 제거하고, 결과물의 전면에 절연 보호막을 적층하여, 보호층(70)을 완성한다. 여기서 절연 보호막의 적층은 예컨데 CVD 또는 PECVD 등이 이용될 수 있다. 이어서, 보호층(70)을 패터닝하여 드레인 전극(66)의 일부를 노출하는 콘택홀(76)을 형성한다.
이어, 도 4g를 참조하면, 보호층(70)상에 도전막을 적층하고, 이를 패터닝하여 제1 화소 전극(82)을 형성한다. 여기서 제1 화소 전극(82)은 보호층(70)의 콘택 홀(76)을 통해 드레인 전극(66)과 연결될 수 있으며, 투명한 ITO 또는 IZO 등이 이용될 수 있다.
이상의 공정으로 도 2에 도시된 바와 같이, 절연 기판(10)의 일면에 다수의 게이트 배선, 다수의 데이터 배선 및 제1 화소 전극(82)이 형성된 제1 표시판(1)을 완성할 수 있다.
이하에서, 도 5a 내지 도 5e를 참조하여 액정 표시 장치의 제2 표시판의 제조 방법에 대해 설명한다.
우선, 도 5a를 참조하면, 절연 기판(11)의 일면, 즉 제1 표시판(1)에 형성된 박막 트랜지스터 및 제1 화소 전극(82)에 대응되는 절연 기판(11)의 일면에 소정의 두께로 블랙 매트릭스(91)를 형성한다. 여기서 블랙 매트릭스(91)는 본 기술 분야에 공지된 통상의 방법으로 형성될 수 있다. 예컨데, 블랙 매트릭스(91)로서 카본 블랙 등을 포함하는 유기 조성물을 사용하는 경우, 절연 기판(11)의 일면에 이들을 도포한 다음 사진 식각 공정으로 패터닝한다. 유기 조성물이 감광 특성을 갖는 물질을 포함하는 경우에는 노광 및 현상만으로 패터닝될 수 있음은 물론이다. 블랙 매트릭스(91)로서 크롬 등의 불투명한 금속을 사용할 경우에는 절연 기판(11)의 일면에 이들을 증착한 다은 사진 식각 공정을 수행하여 패터닝할 수 있다. 다른 방법으로서, 전사 롤러를 이용한 요판 인쇄법이 적용될 수도 있으며, 본 단계가 이상 예시된 방법들에 의해 제한되지 않음은 물론이다.
이어, 도 5b를 참조하면, 적색 컬러 필터 패턴(92R)은 적색의 분광 특성을 갖는 안료가 분산된 감광성 수지물을 절연 기판(11), 즉 블랙 매트릭스(91)가 형성 된 절연 기판(11) 상에 블랙 매트릭스(91)가 중첩되도록 소정의 균일한 두께로 도포한다. 이어 도포된 감광성 수지물을 소정 시간 소프트 베이크 시킨 후, 마스크(210)를 이용하여 선택적으로 노광한 후, 현상액으로 현상하는 공정을 통해 형성할 수 있다.
계속해서, 도 5c를 참조하면, 청색 컬러 필터 패턴(92B)은 청색의 분광 특성을 갖는 안료가 분산된 감광성 수지물을 절연 기판(11), 즉 블랙 매트릭스(91) 및 적색 컬러 필터 패턴(92R)이 형성된 절연 기판(11) 상에 블랙 매트릭스(91) 및 적색 컬러 필터 패턴(92R)이 중첩되도록 소정의 균일한 두께로 도포한다. 이어 도포된 감광성 수지물을 소정 시간 소프트 베이크 시킨 후, 마스크(211)를 이용하여 선택적으로 노광한 후, 현상액으로 현상하는 공정을 통해 청색 컬러 필터 패턴(92B)을 형성한다. 또한, 본 단계에서는 적색 컬러 필터 패턴(92R)이 먼저 형성되는 예로써 설명하였으나, 컬러 필터 패턴(92R, 92B)의 형성 순서에는 특별한 제한이 없다.
한편, 도면에 도시하지는 않았으나, 상기한 공정과 실질적으로 동일한 방법으로 녹색 컬러 필터 패턴(미도시)을 형성할 수 있다.
이어, 도 5d를 참조하면, 도 5c의 결과물, 즉 블랙 매트릭스(91) 및 컬러 필터 패턴(92R, 92B) 상에 평탄화막(95)을 형성한다. 평탄화막(95)은 앞서 도 5a 내지 도 5c의 공정에서 형성된 블랙 매트릭스(91) 및 컬러 필터 패턴(92R, 92B)을 보호하고, 상면을 평탄하게 하는 역할을 할 수 있다.
계속해서, 평탄화막(95)의 전면에 도전막을 적층하여 제1 공통 전극(97)을 형성한다. 제1 공통 전극(97)은 제1 화소 전극(82)과 마찬가지로, 예를 들어 투명한 ITO 또는 IZO 등이 이용될 수 있다.
다음으로, 도 5e를 참조하면, 절연 기판(11)의 타면, 예를 들어 제1 공통 전극(97)이 형성된 절연 기판(11)의 일면에 대향하는 타면에 도전막을 적층하여 제2 공통 전극(98)을 형성한다. 여기서 제2 공통 전극(98)은 앞서 설명한 제1 공통 전극(97)과 실질적으로 동일한 물질로 형성될 수 있으며, 외부로부터 제1 공통 전극(97)과 동일한 전압이 인가될 수 있다.
상술한 공정을 통하여, 절연 기판(11)의 일면에 블랙 매트릭스(91), 컬러 필터 패턴(92R, 92B) 및 제1 공통 전극(97)이 형성되어 위치하고, 타면에 제2 공통 전극(98)이 형성되어 위치하는 제2 표시판(2)이 완성될 수 있다.
이하에서, 도 6a 내지 도 6e를 참조하여, 액정 표시 장치의 제3 표시판의 제조 방법에 대해 설명한다. 본 실시예의 제3 표시판에는 앞서 설명한 바와 같이, 폴리 실리콘을 이용한 탑 게이트 방식의 박막 트랜지스터가 형성되어 위치할 수 있다. 그러나, 본 발명은 이에 제한되지는 않으며, 비정질 실리콘을 이용한 탑 게이트 방식의 박막 트랜지스터가 형성될 수 있음은 자명한 일이다.
우선, 도 6a를 참조하면, 절연 기판(12) 상에 버퍼층(110)을 형성한다. 여기서 버퍼층(110)은 절연 기판(12)의 불순물 성분이 후술하는 비정질 실리콘으로 확산되는 것을 방지할 수 있으며, 예를 들어 질화 실리콘 또는 산화 실리콘 등을 이용하여 형성될 수 있다. 버퍼층(110)의 상면에는 외부로부터 유입되는 빛을 차단하기 위한 블랙 매트릭스(120)가 형성되어 위치할 수 있다. 여기서 블랙 매트릭 스(120)는 후술되는 반도체층(130)과 실질적으로 동일한 폭으로 형성될 수 있다. 또한, 이러한 블랙 매트릭스(120)는 버퍼층(110) 자체로 구현될 수 있으며, 이때 버퍼층(110)은 반도체층(130)과 대응되는 영역이 블랙 매트릭스(120)의 기능을 수행할 수도 있다. 본 실시예에서는 버퍼층(110) 상면에 블랙 매트릭스(120)가 형성되어 위치하는 예를 들어 설명한다.
이어, 블랙 매트릭스(120) 상면에 비정질 실리콘을 증착한다. 여기서, 비정질 실리콘의 증착법으로는, 예를 들어 PECVD(Plasma Enhanced Chemical Vapor Deposition)법이 이용될 수 있다. 또한, 증착된 비정질 실리콘에 열처리를 하여 탈수소화 공정을 진행하고, 이를 레이저를 이용한 다결정화 공정을 통해 폴리 실리콘을 형성한다.
계속해서, 상기의 폴리 실리콘 상에 포토레지스트막을 도포한 후, 마스크(미도시)를 이용한 사진 공정에 의해 포토레지스트 패턴(200)을 형성하고, 상기의 포토레지스트 패턴(200)을 식각 마스크로 이용하여 노출된 폴리 실리콘을 식각한다. 여기서, 포토레지스트 패턴(200)은 반도체층(130)의 채널 영역이 형성될 영역(도 6b의 131 참조)에 대응되는 제1 영역과 반도체층(130)의 채널 영역 이외의 영역이 형성될 영역(도 6b의 132, 133 참조)과 대응되는 제2 영역을 구비하며, 이때 제1 및 제2 영역은 그 두께가 서로 다를 수 있다.
이어서, 도 6b를 참조하면, 제2 영역의 포토레지스트 패턴(200), 즉 반도체층의 채널 영역 이외의 영역이 형성될 영역(132, 133)과 대응되는 포토레지스트 패턴(200)을 제거하고, 제1 영역의 포토레지스트 패턴(200), 즉 반도체층의 채널 영 역이 형성될 영역(131)과 대응되는 포토레지스트 패턴(200)을 이온 주입 마스크로 하여 저농도 불순물 이온을 주입한다. 여기서 제2 영역의 포토레지스트 패턴은, 예를 들어 플라즈마를 이용한 건식 식각, 애싱 및 스트립 공정 등을 통해 제거될 수 있다.
다음으로, 도 6c에 도시된 바와 같이, 제1 영역의 포토레지스트 패턴을 제거한 후, 게이트 절연막(140), 게이트 전극(150) 및 포토레지스트(201)를 순차적으로 형성한다. 이어, 채널 영역(131) 및 저농도 불순물 주입 영역(132', 133') 중 소정 영역이 겹치도록 게이트 절연막(140) 및 게이트 전극(150)을 패터닝 한다. 여기서, 게이트 절연막(140)은 실리콘 산화물 또는 실리콘 질화물 등의 절연 물질을 화학 기상 증착(Chemical Vapor Deposition; CVD)법을 이용하여 증착할 수 있고, 게이트 전극(150)은 알루미늄 네오디뮴(AlNd), 몰리브덴(Mo), 알루미늄 네오디뮴(AlNd)와 몰리브덴(Mo)의 합금과 같은 도전성 물질을 스퍼터링법을 이용하여 증착할 수 있다.
계속해서, 포토레지스트(201), 게이트 절연막(140) 및 게이트 전극(150)을 이온 주입 마스크로 하여 고농도 불순물 이온을 주입하여 소오스 영역(134) 및 드레인 영역(135)을 형성한다. 이와 같은 공정으로 게이트 전극(150)과 저농도 불순물 이온 주입 영역(132', 133,)이 중첩하게 되어, 게이트 전극(150)에 오버랩 되는 채널 영역(131)과, 고농도의 불순물 이온이 주입되어 형성된 소오스 영역(134) 및 드레인 영역(135)이 형성될 수 있다.
다음으로, 도 6d에 도시된 것처럼 질화 실리콘 또는 산화 실리콘 등의 물질 로 게이트 전극(150)의 상부에 콘택홀(171, 172)을 포함하는 층간 절연막(170)을 형성하고, 몰리브덴(Mo) 또는 알루미늄 네오디뮴(AlNd) 등의 물질로 콘택홀(171, 172)을 통해서 소오스 영역(134) 및 드레인 영역(135)과 각각 연결되며 게이트 전극(150)과 소정의 간격으로 각각 이격되는 소오스 전극(181) 및 드레인 전극(182)을 형성한다.
이어, 소오스 전극(181) 및 드레인 전극(182) 상에 질화 실리콘 등의 물질로 보호층(175)을 형성하고, 보호층(175)을 패터닝하여 상기의 드레인 전극(182)의 일부를 노출하는 콘택홀(173)을 형성한다.
계속해서, 도 6e를 참조하면, 보호층(175) 상에 도전막을 적층하고, 이를 패터닝하여 제2 화소 전극(190)을 형성한다. 여기서 제2 화소 전극(190)은 상기의 콘택홀(173)을 통해 드레인 전극(182)과 연결될 수 있으며, 투명한 ITO 또는 IZO 등이 이용될 수 있다.
이상의 공정으로, 도 2에 도시된 바와 같이, 절연 기판(12)의 일면에 탑 게이트 방식으로 형성된 다수의 박막 트랜지스터를 구비하는 제3 표시판(3)을 완성할 수 있다.
한편, 도면에는 도시하지 않았으나, 상기의 공정들로 완성된 제1 내지 제3 표시판(1, 2, 3)을 소정의 갭(gap)으로 합착하고, 그 사이에 다수의 액정 분자들을 주입하여 각각 제1 및 제2 액정층(도 2의 4, 5 참조)을 형성하는 공정을 통해 듀얼 액정 패널을 구비하는 액정 표시 장치를 완성하게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 액정 표시 장치 및 이의 제조 방법에 의하면, 3장의 표시판을 이용하여 듀얼 액정 패널을 제조하고, 이에 의해 듀얼 액정 패널의 두께를 감소시킴으로써 빛의 확산에 의한 혼색 현상을 방지할 수 있으며, 액정 표시 장치의 최적화된 콘트라스트비를 구현할 수 있다.

Claims (12)

  1. 절연 기판 상에 매트릭스(matrix) 형상으로 배열된 다수의 제1 화소 전극이 형성된 제1 표시판;
    일면에 다수의 상기 제1 화소 전극과 대응되어 다수의 컬러 필터가 형성되고, 다수의 상기 컬러 필터 상면에 제1 공통 전극이 형성된 제2 표시판;
    상기 제2 표시판의 상기 일면에 대향하는 타면에 형성된 제2 공통 전극; 및
    상기 제2 공통 전극과 대응되어 매트릭스 형상으로 배열된 다수의 제2 화소 전극이 형성된 제3 표시판을 포함하는 액정 표시 장치.
  2. 제 1항에 있어서,
    각 상기 컬러 필터의 폭은 각 상기 제2 화소 전극의 폭보다 작은 액정 표시 장치.
  3. 제 2항에 있어서,
    상기 컬러 필터와 상기 제2 화소 전극의 폭은 대략 0.5~0.7:1인 액정 표시 장치.
  4. 제 2항에 있어서,
    상기 제2 표시판은 다수의 상기 컬러 필터 사이를 구획하는 다수의 블랙 매 트릭스를 더 포함하며,
    다수의 상기 컬러 필터는 상기 블랙 매트릭스의 폭 조절에 의해 상기 제2 화소 전극보다 작은 폭으로 형성되는 액정 표시 장치.
  5. 제 1항에 있어서,
    상기 제1 및 제3 표시판은 다수의 상기 제1 및 제2 화소 전극에 각각 연결된 다수의 박막 트랜지스터를 더 포함하며,
    상기 제1 및 제3 표시판 중 하나의 표시판에 형성된 다수의 상기 박막 트랜지스터는 탑 게이트(top-gate)인 액정 표시 장치.
  6. 제 1항에 있어서,
    상기 제1 및 제2 표시판 사이 또는 상기 제2 및 제3 표시판 사이에 형성된 액정층을 더 포함하는 액정 표시 장치.
  7. 제 1항에 있어서,
    상기 제1 및 제2 공통 전극에는 외부로부터 실질적으로 동일한 전압이 인가되는 액정 표시 장치.
  8. 제1 절연 기판의 일면에 매트릭스(matrix) 형상으로 다수의 제1 화소 전극을 형성하는 단계;
    다수의 상기 제1 화소 전극과 대응되는 제2 절연 기판의 일면에 다수의 컬러 필터를 형성하고, 다수의 상기 컬러 필터 상면에 제1 공통 전극을 형성하는 단계;
    상기 제2 절연 기판의 타면에 제2 공통 전극을 형성하는 단계; 및
    상기 제2 공통 전극과 대응되는 제3 절연 기판의 일면에 매트릭스 형상으로 다수의 제2 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  9. 제 8항에 있어서, 다수의 컬러 필터를 형성하는 단계는,
    상기 제2 절연 기판의 일면에 다수의 블랙 매트릭스를 형성하는 단계; 및
    다수의 상기 블랙 매트릭스에 의해 노출된 상기 제2 절연 기판 상에 다수의 상기 제2 화소 전극보다 작은 폭으로 다수의 상기 컬러 필터를 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  10. 제 9항에 있어서,
    다수의 컬러 필터를 형성하는 단계는, 상기 컬러 필터의 폭을 상기 제2 화소 전극의 폭에 비해 대략 0.5~0.7:1의 비율로 형성하는 액정 표시 장치의 제조 방법.
  11. 제 9항에 있어서,
    다수의 컬러 필터를 형성하는 단계는, 상기 블랙 매트릭스의 폭을 크게 형성하여 상기 컬러 필터의 폭을 상기 제2 화소 전극의 폭보다 작게 형성하는 액정 표시 장치의 제조 방법.
  12. 제 8항에 있어서,
    다수의 상기 제1 및 제2 화소 전극을 형성하는 단계 전에, 상기 제1 및 제2 화소 전극과 연결되는 다수의 박막 트랜지스터를 형성하는 단계를 더 포함하며,
    다수의 상기 박막 트랜지스터는 상기 제1 및 제3 절연 기판 중 어느 하나의 표시판에 탑 게이트(top-gate)로 형성되는 액정 표시 장치의 제조 방법.
KR1020070046593A 2007-05-14 2007-05-14 액정 표시 장치 및 이의 제조 방법 KR20080100641A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070046593A KR20080100641A (ko) 2007-05-14 2007-05-14 액정 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070046593A KR20080100641A (ko) 2007-05-14 2007-05-14 액정 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080100641A true KR20080100641A (ko) 2008-11-19

Family

ID=40287085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070046593A KR20080100641A (ko) 2007-05-14 2007-05-14 액정 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080100641A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105511134A (zh) * 2016-02-03 2016-04-20 京东方科技集团股份有限公司 对盒基板、液晶显示面板及其驱动方法和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105511134A (zh) * 2016-02-03 2016-04-20 京东方科技集团股份有限公司 对盒基板、液晶显示面板及其驱动方法和显示装置
CN105511134B (zh) * 2016-02-03 2019-01-11 京东方科技集团股份有限公司 对盒基板、液晶显示面板及其驱动方法和显示装置

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
TWI357590B (en) Thin film transistor array panel and liquid crysta
JP4607418B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
US7855033B2 (en) Photo mask and method of fabricating array substrate for liquid crystal display device using the same
KR20040081947A (ko) 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
US9057923B2 (en) Wire, method of manufacture, and related apparatus
US8329486B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20050014060A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100973806B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20130054772A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7864283B2 (en) Liquid crystal display
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP2005250228A (ja) トランジスタアレイ基板
US8435722B2 (en) Method for fabricating liquid crystal display device
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
US7547588B2 (en) Thin film transistor array panel
KR101648702B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법
KR20080100641A (ko) 액정 표시 장치 및 이의 제조 방법
KR20070075159A (ko) 표시장치 및 그 제조방법
KR20150136363A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20050009039A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR100980017B1 (ko) 박막 트랜지스터 표시판
KR101175562B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination