KR100475442B1 - 컬러액정표시장치 및 그 제조방법 - Google Patents

컬러액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100475442B1
KR100475442B1 KR10-2001-0030180A KR20010030180A KR100475442B1 KR 100475442 B1 KR100475442 B1 KR 100475442B1 KR 20010030180 A KR20010030180 A KR 20010030180A KR 100475442 B1 KR100475442 B1 KR 100475442B1
Authority
KR
South Korea
Prior art keywords
film
forming
drain
gate
electrode
Prior art date
Application number
KR10-2001-0030180A
Other languages
English (en)
Other versions
KR20010109491A (ko
Inventor
다나카히로아키
사카모토미치아키
와타나베다카히코
하시모토요시아키
기도슈사쿠
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20010109491A publication Critical patent/KR20010109491A/ko
Application granted granted Critical
Publication of KR100475442B1 publication Critical patent/KR100475442B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

컬러액정표시장치의 제조방법에서는, 제1전도막이 투명절연기판 위에 형성되어 게이트전극 및 게이트버스선을 형성한다(제1PR공정). 게이트절연막, 반도체층, 오옴층 및 제2전도막이 막형성되어 박막트랜지스터의 아일랜드와 드레인버스선을 형성한다(제2PR공정). 그 후, 개개의 삼색 컬러필터들이 투명절연기판 위의 개개의 소정의 영역에 잇달아 형성된다(제3 내지 제5PR공정들). 흑매트릭스가 형성되고, 흑매트릭스를 마스크로서 사용하여 채널영역에 해당하는 영역의 제2전도막 및 오음층을 제거함으로써, 드레인전극 및 소스전극이 아일랜드에 형성된다(제6PR공정). 그 후, 평탄화막 및 화소전극이 형성된다(제7 및 제8PR공정들).

Description

컬러액정표시장치 및 그 제조방법{Color liquid crystal display device and manufacturing method of the same}
본 발명은 컬러액정패널과 같은 컬러액정표시장치, 및 그 제조방법에 관한 것으로, 보다 상세하게는, 박막트랜지스터들(이하, TFT들이라 함), 컬러필터들 및 화소전극들이 마련된 기판으로 이루어진 컬러능동매트릭스기판을 구비한 컬러액정표시장치, 및 그 제조방법에 관한 것이다.
오늘날의 능동매트릭스형 컬러액정표시장치는, 개개의 적색, 녹색 및 청색(RGB) 컬러필터들이 일체로 형성된 COT(color filter on transistor array)기판을, 화소전극들의 매트릭스 및 개개의 화소전극들에 인가되는 전압을 제어하기 위한 TFT들의 매트릭스가 마련된 능동매트릭스기판으로서 채용한다. 액정은 COT기판 및 이 COT기판에 마주하도록 마련된 대향기판 사이에 끼어있으며, 화소전극들과 대향기판을 가로질러 인가되는 전압에 의해 구동되어, 컬러필터들을 통과한 색광으로 컬러표시가 실현된다.
도 1은 기존의 COT기판의 일 예의 구성을 보여주는 단면도이며, 일본공개특허공보 평4-253028호에 개시된 COT기판의 구성을 보여준다. 도 2는 기존 COT기판의 제조방법을 보여주는 흐름도이다. 도 1 및 2를 참조하여 기존 COT기판의 구성을 설명한다. 먼저, 도 2의 단계 S401에 보인 것처럼, 게이트재료로서 탄탈(Ta)로 된 막이 투명유리기판(401)의 표면에 형성되고, 탄탈막이 제1포토리소그라피공정(이하, 'PR공정'이라 함)에서 소정의 패턴으로 만들어져, 게이트전극(402) 및 게이트버스선(미도시)이 형성된다. 그 후, 단계 S402에 보인 것처럼, SiNx로 이루어진 게이트절연막(403)이 형성된 후, 진성 비정질실리콘막(진성 a-Si막, 404)과 채널보호막(405)이 형성되고, 채널보호막(405)은 제2PR공정에서 소정의 패턴으로 만들어진다. 그 후, 단계 S403에 보인 것처럼, n+형 a-Si막(406)이 형성되고, n+형 a-Si막(406) 및 진성 a-Si막(404)은 제3PR공정에서 패터닝되어, 아일랜드(407)가 형성된다. 그 후, 단계 S404에 보인 것처럼, 티타늄(Ti)으로 된 막(408)이 제4PR공정에서 소정의 패턴으로 형성되어, 드레인전극(409), 소스전극(410) 및 드레인버스선(미도시)이 형성된다.
이어서, 단계 S405에 보인 것처럼, 투명수지막(411)이 전체 표면에 형성되고, 마스크(미도시)가 제5PR공정에서 소정의 패턴으로 만들어지며, 그 후 마스크를 사용하여 투명수지막(411)을 선택적으로 적색으로 착색함으로써 R컬러필터(412)가 형성된다. 마찬가지로, 단계 S406에 보인 것처럼, G컬러필터(미도시)가 제6PR공정에서 마스크(미도시)를 사용하여 투명수지막(411)의 다른 영역을 선택적으로 녹색으로 착색함으로써 형성된다. 또, 단계 S407에 보인 것처럼, B컬러필터(413)가 제7PR공정에서 마스크(미도시)를 사용하여 투명수지막(411)의 또다른 영역을 선택적으로 청색으로 착색함으로써 형성된다. 그 후, 단계 S408에 보인 것처럼, 접촉홀(414)이 제8PR공정에서 투명수지막(411)을 관통하게 만들어지고, 그래서 소스전극(410)은 부분적으로 노출된다. 그 후, 단계 S409에 보인 것처럼, ITO(Indium Tin Oxide)막이 전체 표면에 투명전극막으로서 형성되며, 이 막은 제9PR공정에서 개개의 컬러필터들(412, 413, …) 위의 영역들을 덮는 소정의 패턴으로 만들어져, 접촉홀(414)을 통해 소스전극(410)에 전기접속된 화소전극(415)이 형성된다. 또, 단계 S410에 보인 것처럼, 투명수지막(411) 중 아일랜드(407)를 덮는 영역은 화소전극(415)을 사용하여 선택적으로 흑색으로 착색되어, 흑매트릭스(BM, 416)가 형성된다. 이어서, 도면에는 보여지진 않지만, 배향막이 전체 표면에 형성되어, COT기판이 완성된다.
언급된 바와 같이, 기존의 COT기판에서는, 게이트전극(402), 게이트전극(402) 위쪽의 채널보호막(405), 아일랜드(407), 그리고 드레인 및 소스전극들(409 및 410)이 TFT형성단계에서 형성되어, 제1공정부터 제4PR공정까지 총 4개의 PR공정들을 필요로 한다. 또한, 개개의 RGB컬러필터들(412, 413, …) 및 화소전극들(415)을 형성하는 단계는, 제5공정부터 제9공정까지 총 5개의 PR공정들을 필요로 한다. 그래서, COT기판을 제조하는 전체 제조단계는 총 9개의 PR공정들을 필요로 하여, 너무 많은 제조단계들을 포함하게 되고, 그로 인해 능동매트릭스형 컬러액정표시장치의 비용이 증가된다.
본 발명의 목적은 제조단계들의 수를 줄임으로써, 특히, PR공정들의 수를 줄임으로써 비용절감을 달성하는 컬러액정표시장치 및 그 제조방법을 제공함에 있다.
본 발명의 제1 및 제2컬러액정표시장치의 각각은, 투명절연기판과 투명절연기판 위에 마련된 박막트랜지스터, 컬러필터, 흑매트릭스 및 화소전극을 가지는 컬러능동매트릭스기판을 포함한다. 박막트랜지스터는 게이트전극, 게이트절연막, 반도체층, 오옴층, 및 한 쌍의 소스 및 드레인전극들이 순차적으로 막형성된 역스태거형 구조를 가진다. 본 발명의 제1컬러액정표시장치에서, 오옴층, 소스 및 드레인전극들 및 흑매트릭스는 막형성(성막)방향에서 보여졌을 때 반도체층에 형성된 채널영역 위쪽에서 서로 동일한 형상으로 되어 있다.
또한, 본 발명의 제2실시예의 컬러액정표시장치에서, 오옴층과 소스 및 드레인전극들은 막형성방향에서 보여졌을 때 서로 동일한 형상으로 되어 있다.
제1 및 제2액정표시장치들에서, 드레인전극에 연결된 드레인버스선은 반도체층, 오옴층, 및 소스 및 드레인전극들을 각각 형성하는 금속막들과 동일한 금속막들의 적층구조로 되는 것이 좋다. 또한, 흑매트릭스가 컬러필터의 주변부의 적어도 일부를 덮는 식으로 형성되는 것이 바람직하다.
제1컬러액정표시장치에 따르면, 오옴층, 소스 및 드레인전극들, 및 흑매트릭스는 채널영역 위쪽에서 동일한 평면형상으로 되어있기 때문에, 이러한 구성요소들을 단일 PR공정으로 형성하는 것이 가능하다. 또한, 제2컬러액정표시장치에 따르면, 오옴층과 소스 및 드레인전극들이 동일한 평면형상으로 되어있기 때문에, 이러한 두 구성요소들을 단일 PR공정으로 형성할 수 있다.
부언하면, 여기서 언급된 역스태거형(inverted staggered) 구조는, 반도체층이 게이트전극/게이트절연막과 소스 및 드레인전극들 사이에 마련되고, 게이트전극은 바닥에 형성된 구조를 의미한다. 박막트랜지스터에 역스태거형 구조를 적용함으로써, 게이트절연막 및 반도체층이 연속적으로 형성될 수 있을 뿐만 아니라, MOS계면이 쉽사리 깨끗해질 수도 있고, 더구나, 소스 및 드레인전극들과 반도체층간의 오옴접촉이 보다 쉽게 이루어질 수 있다.
본 발명의 제1컬러액정표시장치의 제조방법은, 제1전도막을 투명절연기판의 전체 표면에 형성하고 상기 제1전도막을 패터닝하여 게이트전극 및 게이트버스선을 형성하는 단계; 게이트절연막, 반도체층, 오옴층 및 제2전도막을 전체 표면에 형성하고 그것들을 패터닝하여 박막트랜지스터의 아일랜드와 드레인버스선을 형성하는 단계; 투명절연기판 위의 소정의 영역에 컬러필터를 형성하는 단계; 전체 표면에 차광막을 형성하고 차광막을 패터닝하여 채널영역 이외의 아일랜드를 덮으며 적어도 컬러필터 이외의 영역을 덮는 흑매트릭스를 형성하는 단계; 흑매트릭스를 마스크로서 사용하여 채널영역에 해당하는 영역의 오옴층 및 상기 제2전도막을 제거하여 아일랜드에 드레인전극 및 소스전극을 형성하는 단계; 소스전극을 노출시키도록 전체 표면에 평탄화막을 형성하고 접촉홀을 만드는 단계; 및 전체 표면에 투명전도막을 형성하고 투명전도막을 패터닝하여, 적어도 컬러필터에 겹치는 영역을 포함하게 하는 식으로, 소스전극에 전기 접속된 화소전극을 형성하는 단계를 포함한다.
또한, 본 발명의 제2컬러액정표시장치의 제조방법은, 제1전도막을 투명절연기판의 전체 표면에 형성하고 제1전도막을 패터닝하여 게이트전극 및 게이트버스선을 형성하는 단계; 전체 표면에 게이트절연막, 반도체층, 오옴층 및 제2전도막을 형성하는 단계; 제2전도막, 오옴층, 및 반도체층을 단차 형태의 포토레지스트를 사용하여 소정의 패턴으로 만들어, 박막트랜지스터의 아일랜드와 드레인버스선을 형성하는 단계; 포토레지스트의 박막부를 애싱에 의해 제거하는 단계; 포토레지스트의 남아있는 부분을 사용하여 채널영역에 해당하는 영역의 제2전도막 및 오옴층을 제거함으로써 드레인전극 및 소스전극을 형성하는 단계; 투명절연기판 위의 소정의 영역에 컬러필터를 형성하는 단계; 전체 표면에 차광막을 형성하고 차광막을 패터닝하여, 아일랜드를 덮고 적어도 컬러필터 이외의 영역을 덮는 흑매트릭스를 형성하는 단계; 전체 표면에 평탄화막을 형성하고 접촉홀을 만들어 소스전극을 노출시키는 단계; 및 전체 표면에 투명전도막을 형성하고 투명전도막을 패터닝하여, 적어도 컬러필터에 겹치는 영역을 포함하게 하는 식으로, 소스전극에 전기 접속된 화소전극을 형성하는 단계를 포함한다.
또한, 본 발명의 제2컬러액정표시장치의 다른 제조방법은, 투명절연기판의 전체 표면에 제1전도막을 형성하고 제1전도막을 패터닝하여 게이트전극 및 게이트버스선을 형성하는 단계; 전체 표면에 게이트절연막, 반도체층, 오옴층 및 제2전도층을 형성하는 단계; 박막부 및 후막부로 이루어진 단차 형태의 포토레지스트를 투명절연기판 위에 형성하는 단계; 포토레지스트를 마스크로서 사용하여 제2전도막을 소정의 패턴으로 만듦으로써, 박막트랜지스터의 드레인전극 및 소스전극과, 드레인버스선을 형성하는 단계; 포토레지스트의 박막부를 애싱에 의해 제거하는 단계; 포토레지스트의 후막부를 드레인전극, 소스전극, 및 드레인전극 및 소스전극 사이의 영역을 보호하는 형상이 되게 리플로우시키는 단계; 포토레지스트를 리플로우를 받은 마스크로서 사용하여 오옴층 및 반도체층을 제거함으로써, 박막트랜지스터의 아일랜드를 형성하는 단계; 포토레지스트를 제거하는 단계; 드레인전극 및 소스전극 사이의 영역에 있는 오옴층을 드레인전극 및 소스전극을 마스크로서 사용하여 제거함으로써 채널영역을 형성하는 단계; 투명절연기판 위의 소정의 영역에 컬러필터를 형성하는 단계; 차광막을 투명절연기판 위에 형성하여 아일랜드 및 적어도 컬러필터 이외의 영역을 덮는 흑매트릭스를 형성하는 단계; 투명절연기판 위의 전체 표면에 평탄화막을 형성하고 접촉홀을 만들어 소스전극을 노출시키는 단계; 및 투명전도막을 형성하여, 적어도 컬러필터에 겹치는 영역을 포함하게 하는 식으로, 소스전극에 전기 접속된 화소전극을 형성하는 단계를 포함한다.
제2컬러액정표시장치의 제조방법은, 바람직하게는, 드레인전극 및 소스전극이 형성된 후에 전체 표면에 투명보호절연막을 형성하여, 컬러필터 및 흑매트릭스가 투명보호절연막 위에 형성되게 하는 단계를 포함한다.
본 발명의 제1 및 제2컬러액정표시장치들의 제조방법들에서, 컬러필터는 투명절연기판 위에 투명컬러수지를 코팅한 다음 소정의 패턴으로 노광 및 현상하여 형성되는 것이 좋고, 흑매트릭스는 투명절연기판 위에 흑색수지를 코팅한 다음 소정의 패턴으로 노광 및 현상하여 형성되는 것이 좋다. 또한, 컬러필터는 적색, 녹색 및 청색의 세 종류를 가질 것이다.
다르게는, 컬러필터는 투명절연기판 위에 소정의 패턴으로 투명컬러수지를 인쇄함으로써 형성되는 것이 좋고, 흑매트릭스는 투명절연기판 위에 흑색수지를 코팅한 다음 소정의 패턴으로 노광 및 현상하거나 흑색수지를 상기 투명절연기판 위에 소정의 패턴으로 인쇄하여 형성되는 것이 좋다.
게다가, 상기 투명절연기판 위에 흑색수지를 코팅한 다음 소정의 패턴으로 노광 및 현상하거나 상기 흑색수지를 상기 투명절연기판 위에 소정의 패턴으로 인쇄하여 흑매트릭스가 형성된 후, 컬러필터는 잉크젯법에 의해 형성되는 것이 좋다.
더구나, 제1 및 제2컬러액정표시장치들의 제조방법들에서는, 상기 접촉홀과 동시에, 게이트단자부접촉홀이 게이트버스선의 끝부분을 노출시키도록 형성되고 드레인단자부접촉홀이 드레인버스선의 끝부분을 노출시키도록 형성되며; 게이트버스선에 전기 접속된 게이트단자 및 드레인버스선에 전기 접속된 드레인단자는 투명전도막의 일부로 형성되도록 배치되어도 좋다.
또한, 차광막은 컬러필터의 주변부의 적어도 일부를 덮도록 하는 식으로 패터닝되는 것이 바람직하다.
이하, 첨부 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다.
맨 먼저, 본 발명의 제1실시예가 설명될 것이다. 도 3은 제1실시예의 능동매트릭스형 컬러액정표시장치에서의 COT기판을 보여주는 평면도이다. 이 COT기판은, 투명절연기판(101)을 구비하며, 이 기판 위에는 서로 평행하게 적당히 이격된 복수개의 게이트버스선들(201), 게이트버스선들(201)과 90도 각도로 교차하는 식으로 서로 평행하게 적당히 이격된 복수개의 드레인버스선들(202), 이러한 게이트 및 드레인버스선들에 의해 정해지는 영역들에 형성된 화소전극들(203), 그리고 게이트버스선들(201) 및 드레인버스선들(202)의 교차부들 부근에 마련된 TFT들(200)이 제공된다.
도 4a 내지 도 4f는 본 발명의 컬러액정표시장치의 구성을 보여주는 평면도들 및 단면도들이다. 도 4a는 능동매트릭스기판상의 하나의 화소에 해당하는 영역을 보여주는 평면도이며, 도 4b는 게이트단자부(251)를 보여주는 평면도이고, 도 4c는 드레인단자부(261)를 보여주는 평면도이다. 도 4d 내지 도 4f는 각각 도 4a 내지 도 4c의 선 AA', BB' 및 CC'을 따라 취해진 단면도들이다. 도 4d에 보인 것처럼, TFT(200, 도 3 참조)에서는, Ti/Al막(102)으로 이루어진 게이트전극이 투명절연기판(101) 위에 형성되고, SiN막(103)으로 이루어진 게이트절연막이 게이트전극 위에 형성된다. 또, 진성 a-Si막(104)으로 이루어진 반도체층이 게이트절연막 위에 게이트절연막을 개재하여 게이트전극에 대향하게 형성되고, n+형 a-Si막으로 이루어진 오옴(ohmic)층(105)이 반도체층 위에 형성된다. 게다가, 둘 다 Cr막으로 이루어진 소스 및 드레인전극들이 오옴층 위에 형성된다. 이 TFT(200)는 역스태거형(inverted staggered) 구조로 되어 있다.
흑매트릭스(240)가 TFT(200)의 위와 둘레에 마련된다. 또, 반도체층에 형성된 채널영역에서, 오옴층, 소스 및 드레인전극들, 및 흑매트릭스는 하나의 평면상에서 보여졌을 때 실질적으로 동일한 형상으로 되어 있다. 평탄화막(107)이 TFT(200), 게이트버스선(201), 드레인버스선(202), 및 개개의 RGB컬러필터들(230 내지 232) 위쪽에 마련되고, ITO막(108)으로 이루어진 화소전극(203)이 개개의 RGB컬러필터들(230 내지 232) 위의 영역들에 해당하는 평탄화막(107)상의 각각의 영역에 형성된다. 또, 접촉홀(221)이 소스전극(206) 위쪽에서 평탄화막(107)을 관통하게 만들어지고, ITO막(108)은 접촉홀(221)의 내벽에 형성된다. 이로써, 화소전극(203)은 접촉홀(221)을 통해 소스전극(206)에 전기적으로 접속된다.
게이트전극은 게이트버스선(201)에 연결되며, 드레인전극은 드레인버스선(202, 도 3 참조)에 연결되고, 소스전극은 화소전극(203, 도 3 참조)에 연결된다. 또, 개개의 RGB컬러필터들(230 내지 232)은 소정의 방식으로 형성 및 정렬되어, 각각의 컬러필터는 화소전극(203)의 바로 밑쪽에 위치된다. 또한, 게이트단자부(251)가 게이트버스선(201)의 한 끝에 마련되고, 드레인단자부(261)가 드레인버스선(202)의 한 끝 또는 양끝에 형성된다.
도 4b 및 도 4e에 보인 것처럼, 게이트단자부(251)에서는, Ti/Al막(102), SiN막(103), 및 평탄화막(107)은 그 순서대로 투명절연기판(101) 위에 형성된다. SiN막(103)과 평탄화막(107) 내에는 게이트단자부접촉홀(252)이 마련되고, ITO막(108)은 게이트단자부접촉홀(252)의 내벽에 형성된다. ITO막(108)은 Ti/Al막(102)에 연결되어 게이트단자(250)를 구성한다.
한편, 도 4c 및 도 4f에 보인 것처럼, 드레인단자부(261)에서, 진성 a-Si막(104), n+형 a-Si막(105), 및 Cr막(106)은 그 순서대로 투명절연기판(101) 위에 형성된다. 또, 흑매트릭스(240)와 평탄화막(107)은 진성 a-Si막(104), n+형 a-Si막(105), 및 Cr막(106)의 위와 둘레에 형성된다. 흑매트릭스(240)와 평탄화막(107)에는 드레인단자부접촉홀(262)이 마련되고, ITO막(108)은 드레인단자부접촉홀(262)의 내벽에 형성된다. ITO막(108)은 Cr막(106)에 연결되어 드레인단자(260)를 구성한다. 게이트단자들(250) 및 드레인단자들(260)은 투명절연기판(101)의 측면 주변부(도 3 참조)를 따라 정렬된다. 여기서, 게이트단자(250) 및 드레인단자(260)는 개개의 구동회로들(구동기들, 미도시)에 연결된 테이퍼 형태의 라인들(미도시)에 연결된다.
도 5는 본 발명의 컬러액정표시장치의 제조방법을 보여주는 흐름도이다. 도 5에 보인 것처럼, 이 실시예의 COT기판은 제1 내지 제8PR공정들로 제조된다. 보다 구체적으로는, 단계 S101에 보인 제1PR공정에서, 게이트전극 및 게이트버스선이 형성된다. 단계 S102에 보인 제2PR공정에서, TFT부의 아일랜드와 드레인버스선이 게이트절연막 위에 형성된다. 단계 S103 내지 S105에 각각 보여진 제3 내지 제5PR공정들에서는, RGB컬러필터들이 화소부에 하나씩 형성된다. 단계 S106에 보인 제6PR공정에서, 흑매트릭스가 채널영역 이외의 TFT의 아일랜드를 덮는 영역과 컬러필터들 이외의 영역에 형성되고, 동시에, 소스 및 드레인전극들이 형성된다. 게다가, 단계 S107에 보인 제7PR공정에서, 접촉홀들이 소스전극부와 게이트 및 드레인전극부들에 각각 마련된다. 그 후, 단계 S108에 보인 제8PR공정에서, 화소전극이 형성된다.
또한, 도 6a 내지 6f, 도 7a 내지 7f, 도 8a 내지 8f, 도 9a 내지 9f 및 도 10a 내지 10f는 제1실시예의 액정표시장치의 제조방법에서의 주요 단계들을 보여주는 평면도들 및 단면도들이다. 여기서, 도 6a, 7a, 8a, 9a, 10a 및 4a는 각각이 능동매트릭스기판상의 하나의 화소에 해당하는 영역을 보여주는 평면도들이다. 도 6b, 7b, 8b, 9b, 10b 및 4b는 각각이 게이트단자부를 보여주는 평면도들이다. 도 6c, 7c, 8c, 9c, 10c 및 4c는 각각이 드레인단자부를 보여주는 평면도들이다. 도 6d, 7d, 8d, 9d, 10d 및 4d는 각각이 선 AA'을 따라 취해진 단면도들이다. 도 6e, 7e, 8e, 9e, 10e 및 4e는 각각이 선 BB'을 따라 취해진 단면도들이다. 도 6f, 7f, 8f, 9f, 10f 및 4f는 각각이 선 CC'을 따라 취해진 단면도들이다. 이하 이러한 도면들을 참조하여 제조단계를 한 단계씩 설명할 것이다.
먼저, 도 6a 내지 6f에 보인 것처럼, Al 및 Ti의 적층물로 만들어진 Ti/Al막(102)이 유리 등으로 만들어진 투명절연기판(101) 위에 스퍼터링에 의해 0.1 내지 0.3㎛의 두께로 형성된다. 제1PR공정에서, 제1포토마스크(미도시)를 사용하여 제1포토레지스트(미도시)가 Ti/Al막(102) 위에 소정의 패턴으로 노광 및 현상된다. 그 후, Ti/Al막(102)은 제1포토레지스트를 마스크로 사용한 건식식각을 받아, 게이트전극(210) 및 게이트버스선(201)이 형성된다. 이 때, 게이트단자부(251)는 게이트버스선(201)의 끝에 형성된다.
이어서, 도 7a 내지 7f에 보인 것처럼, SiN막(103)이 전체 표면상의 게이트절연막으로서 플라즈마 CVD(Chemical Vapor Deposition)에 의하여 0.3 내지 0.6㎛의 두께로 형성된다. 또, 진성 a-Si막(104)이 SiN막(103)상의 반도체층으로서 플라즈마CVD에 의하여 0.05 내지 0.3㎛의 두께로 형성되고, 진성 a-Si막 위에는, 인으로 도핑된 n+형 a-Si막(105)이 플라즈마CVD에 의해 20 내지 100㎚의 두께의 오옴층으로서 형성된다. 게다가, Cr막(106)이 스퍼터링에 의하여 n+형 a-Si막(105) 위에 대략 0.1 내지 0.3㎛의 두께로 형성된다. 그 후, 제2PR공정에서, 전체 표면에 제2포토마스크(미도시)를 사용하여 제2포토레지스트(미도시)가 소정의 패턴으로 노광 및 현상되며, Cr막(106)은 제2포토레지스트를 마스크로서 사용한 습식식각을 받고, n+형 a-Si막(105) 및 진성 a-Si막(104)은 연속적으로 건식식각을 받아, 아일랜드(220)가 드레인버스선(202)과 함께 게이트절연막(Si막, 103)을 개재하여 게이트전극(210) 위쪽에 형성된다. 이 때, 드레인단자부(261)가 드레인버스선(202)의 끝에 형성된다. 아일랜드(220) 및 드레인버스선(202)은, 진성 a-Si막(104), n+형 a-Si막(105) 및 Cr막(106)을 그 순서대로 적층하여 형성된다.
이어서, 도 8a 내지 8f에 보인 것처럼, 적색감광성 아크릴수지가 전체 표면에 1.8㎛의 두께로 코팅된 다음 구워지며(baking), 제3PR공정에서, 제3포토마스크(미도시)를 사용하여 소정의 패턴으로 노광 및 현상되고, 그래서 적색감광성 아크릴수지는 게이트버스선들(201) 및 드레인버스선들(202)에 의해 정해지는 영역들 중의 선택된 영역에 남겨져, 적색컬러필터(230)가 형성된다. 이런 식으로, 적색컬러필터(230)만큼 두꺼운 녹색감광성 아크릴수지가 전체 표면에 코팅된 다음 구워지며, 제4PR공정에서, 제4포토마스크(미도시)를 사용하여 소정의 패턴으로 노광 및 현상되고, 그래서 녹색투명 아크릴수지는 게이트버스선들(201) 및 드레인버스선들(202)에 의해 정해지는 영역들 중에서 적색컬러필터(230)영역과는 다른 선택된 영역에 남겨져, 녹색컬러필터(231)가 형성된다. 또, 적색컬러필터(230)만큼 두꺼운 청색감광성 아크릴수지가 전체 표면에 코팅된 다음 구워지고, 제5PR공정에서, 제5포토마스크(미도시)를 사용하여 소정의 패턴으로 노광 및 현상되고, 그래서 청색투명 아크릴수지는 게이트버스선들(201) 및 드레인버스선들(202)에 의해 정해지는 영역들 중에서 적색컬러필터영역 및 녹색컬러필터영역 이외의 나머지 영역에 남겨져, 청색컬러필터(232)가 형성된다. 개개의 컬러필터들(230, 231 및 232)이 예를 들면 도 3에 보인 바와 같이 반복하는 방식으로 정렬됨이 이해될 것이다.
이어서, 도 9a 내지 9f에 보인 것처럼, 불투광성의 흑색감광성 아크릴수지가 전체 표면에 1.0㎛의 두께로 코팅된 다음 구워지며, 제6PR공정에서, 제6포토마스크(미도시)를 사용하여 소정의 패턴으로 노광 및 현상되고, 그래서 흑색감광성 아크릴수지는 개개의 RGB컬러필터들(230 내지 232)과는 다른 영역들 위에, 즉, 아일랜드(220, 도 8d 참조), 게이트버스선(201, 도 7a 참조) 및 드레인버스선(202, 도 7a 참조) 위쪽을 각각 덮고 있는 영역들에만 형성된다. 이로써, 흑매트릭스(240)는 흑색감광성 아크릴수지로 만들어지며, 개개의 RGB컬러필터들(230 내지 232)과는 다른 영역들을 덮어 이러한 영역들을 광으로부터 차단시킨다. 여기서, 아일랜드(220) 위에서 아일랜드(220)의 중앙 또는 거의 중앙의 채널영역에 있는 흑매트릭스(240)의 일부는 제거된다. 또한, 게이트단자부(251)에 있는 흑매트릭스(240)도 제거된다. 드레인단자부(261)에서, 흑매트릭스(240)는 드레인버스선(202)을 덮도록 형성된다.
그 후, 흑매트릭스(240)는 마스크되고, 그 밑에 마련된 Cr막(106)은 습식식각 및 건식식각되고, 또 n+형 a-Si막(105)은 건식식각된다. 이러한 식각들의 결과로서, 아일랜드(220, 도 8d 참조)에서, Cr막(106)은 분리되어 드레인전극(205) 및 소스전극(206)이 형성되고, n+형 a-Si막(105)으로 이루어진 오옴층이 전극들(205 및 206) 각각의 아래에 형성된다. 이렇게, TFT(200)가 제조된다.
이어서, 도 10a 내지 10f에 보인 것처럼, 무색투명한 감광성 아크릴수지가 컬러필터들(230 내지 232)위의 전체 표면에 2.5 내지 3.0㎛ 두께의 평탄화막(107)으로서 코팅된 다음 구워진다. 그 후, 제7PR공정에서, 제7포토마스크(미도시)를 사용하여 무색투명한 감광성 아크릴수지는 노광 및 현상되고, 그래서 개공들이 소스전극(206, 도9d 참조)의 일부, 게이트단자부(251)의 일부, 및 드레인단자부(261)의 일부 위쪽에 각각 만들어진다. 또, 흑매트릭스(240)는 평탄화막(107)을 마스크로 사용하여 건식식각된다. 게다가, 게이트단자부(251)에서, 게이트절연막을 형성하는 SiN막(103)은 건식식각된다. 그 결과, 아일랜드(220)를 관통하는 접촉홀(221)이 만들어지고, 소스전극(206)을 형성하는 Cr막(106)의 표면은 노출된다. 또한, 게이트단자부(251)에서, 게이트단자부접촉홀(252)이 만들어지고, 게이트버스선(201)의 일부를 형성하는 Ti/Al막(102)은 노출된다. 게다가, 드레인단자부(261)에서, 드레인단자부접촉홀(262)이 만들어지고, 드레인버스선(202)을 형성하는 Cr막(106)의 표면은 노출된다.
이어서, 도 4a 내지 4f에 보인 것처럼, ITO막(108)이 전체 표면상에 투명전극막으로서 30 내지 100㎚의 두께로 스퍼터링에 의해 형성된다. 그 후, 제8PR공정에서, ITO막(108) 위에 제8포트마스크(미도시)를 사용하여 제8포토레지스트(미도시)가 소정의 패턴으로 노광 및 현상되고, 그 후 ITO막(108)은 제8포토레지스트를 마스크로 사용하여 습식식각된다. 이로써, ITO막(108)으로 만들어진 화소전극(203)이 RGB컬러필터들(230 내지 232) 각각의 위에 형성되고, 화소전극(203)의 일부는 접촉홀(221)을 통해 소스전극(206)에 전기적으로 접속된다. 더구나, 게이트단자부(251)의 ITO막(108)은 게이트단자부접촉홀(252)을 통해 Ti/Al막(102)에 전기접속된 게이트단자(250)를 형성한다. 마찬가지로, 드레인단자부(261)의 ITO막(108)은 드레인단자부접촉홀(262)을 통해 Cr막(106)에 전기접속된 드레인단자(260)를 형성한다. 셀제조단계 동안 간극(gap)제어를 용이하게 하기 위하여, 선택적으로 뒤따르는 제9PR공정에서 무색투명한 감광성 아크릴수지를 코팅하고 구운 다음, 제9포토마스크(미도시)를 사용하여 노광 및 현상함으로써 칼럼(미도시)이 형성될 것이다.
이어서, 도면들에 보여지진 않지만, 배향막이 표면에 형성되어 COT기판이 제조된다. 그 후, 공통전극, 배향막 등이 마련된 대향기판이 COT기판에 대향하게 위치되고 두 개의 기판들은 그것들 사이에 초미세공간을 갖는 단일체로 적층된다. 그 후에, COT기판 및 대향기판 사이의 공간은 액정으로 채워지고 밀봉되어, 컬러액정표시장치가 완성된다. 또한, 게이트단자 및 드레인단자는 그것들 각각의 구동회로들에 전기적으로 접속된다.
언급된 바와 같이, 본 발명의 제1실시예에 따르면, 컬러능동매트릭스기판을 제1 내지 제8PR공정들(제9PR공정은 칼럼이 형성되는 경우에 추가됨)로 제조하는 것이 가능하다. 이로써, 9개의 PR공정들을 포함한 기존의 제조방법에 비하여, 하나의 PR공정이 생략될 수 있고, 이로 인해 컬러액정표시장치를 저가로 제공할 수 있게 된다.
제1실시예에서는, D/I(Drain and Island) 풀플레이트(full plate)식각이 제2PR공정에서 수행된다. TFT기판 제조 시에 D/I풀플레이트식각을 수행하면 일반적으로 아일랜드부분에는 큰 단차가 남게 되고, 이는 액정모듈들의 배향을 제어하기가 어렵고 측방향 전기장에 의해 액정을 구동하는 IPS(In Plane Switching)모드에서 특히 어렵다는 문제를 일으킨다. 또한 패시베이션막의 피복성(coverage)이 열화되어, 소스 및 드레인전극들을 형성하는 재료들이 액정 속으로 용해되어 액정표시장치의 작동 중에 디스플레이에 원치 않는 번짐을 쉽사리 야기하는 문제가 생기게 한다. 그러나, 본 실시예에서는, 아일랜드부의 단차가 흑매트릭스(240) 및 평탄화막(107)으로써 보정되기 때문에, 전술한 문제들의 발생을 억제할 수 있다. 이로써, 액정표시장치는 더 나은 배향제어를 달성하고 신뢰도를 향상시키게 된다.
또한, 본 발명의 제1실시예의 액정표시장치에서, 흑매트릭스는 개개의 RGB컬러필터들의 주변부들을 덮도록 형성된다. 이는 각 컬러필터의 주변부의 경계를 흑매트릭스에 의해 뚜렷하게 구분할 수 있게 하고, 그러므로 선명한 영상을 디스플레이하는데 효과적이다. 그러나, TFT의 채널 위쪽의 흑매트릭스는 이 실시예에서는 제거되기 때문에, 흑매트릭스도 대향기판 측에 형성되어야 함에 유념해야 한다.
이제 본 발명의 제2실시예를 설명한다. 이 실시예의 능동매트릭스형 컬러액정표시장치의 COT기판의 전체 구성은 도 1에 보인 COT기판의 구성과 동일하다. 도 11a 내지 11f는 이 실시예의 컬러액정표시장치의 구성을 보여주는 평면도들 및 단면도들이다. 도 11a는 능동매트릭스기판상의 하나의 화소에 해당하는 영역을 보여주는 평면도이며, 도 11b는 게이트단자부(251)를 보여주는 평면도이고, 도 11c는 드레인단자부(261)를 보여주는 평면도이다. 도 11d 내지 11f는 각각 도 11a 내지 11c의 선 AA', BB' 및 CC'을 따라 취해진 단면도들이다. 도 11d에 보인 것처럼, TFT(200)에서는, Ti/Al막(102)으로 이루어진 게이트전극이 투명절연기판(101) 위에 형성되고, SiN막(103)으로 만들어진 게이트절연막이 게이트전극 위에 형성된다. 진성 a-Si막(104)으로 만들어진 반도체층이 게이트절연막을 개재하여 게이트전극에 대향하도록 게이트절연막 위에 형성된다. n+형 a-Si막(미도시)으로 만들어진 오옴층이 반도체층 위에 형성된다. 게다가, Cr막(106)으로 만들어진 한 쌍의 소스 및 드레인전극들이 오옴층 위에 형성된다. 패시베이션막(109)이 TFT(200)의 위 및 둘레에 형성되고, 흑매트릭스(240) 또는 컬러필터들(230 내지 232)이 패시베이션막(109) 위에 마련된다. 또한, 반도체층의 채널영역에서, 오옴층과 소스 및 드레인전극들은 하나의 평면상에서 보여질 때 실질적으로 동일한 형상으로 되어 있다. 평탄화막(107)이 TFT(200), 게이트버스선(201), 드레인버스선(202), 개개의 RGB컬러필터들(230 내지 232), 및 흑매트릭스(240) 위쪽에 마련되고, ITO막(108)으로 만들어진 화소전극(203)이 개개의 RGB컬러필터들(230 내지 232)의 영역들에 해당하는 각각의 영역에 있는 평탄화막(107) 위에 형성된다. 또한, 접촉홀(221)이 평탄화막(107)을 개재하여 소스전극(206) 위쪽에 형성되고, ITO막(108)은 접촉홀(221)의 내벽에 형성된다. 이로써, 화소전극(203)이 접촉홀(221)을 통해 소스전극(206)에 전기적으로 접속된다.
게이트전극은 게이트버스선에 연결되며(201, 도 3 참조), 드레인전극은 드레인버스선에 연결되고(202, 도 3 참조), 소스전극은 화소전극(203)에 연결된다. 또한, 게이트단자부(251)는 게이트버스선(201)의 한 끝에 마련되고, 드레인단자부(61)는 드레인버스선(202)의 한 끝 또는 양끝에 형성된다.
도 11b 및 11e에 보인 것처럼, 게이트단자부(251)에서는, Ti/Al막(102), SiN막(103), 패시베이션막(109) 및 평탄화막(107)이 그 순서대로 투명절연기판(101) 위에 형성된다. SiN막(103), 패시베이션막(109), 및 평탄화막(107)에는 게이트단자부접촉홀(252)이 마련되고, ITO막(108)이 게이트단자부접촉홀(252)의 내벽에 형성된다. ITO막(108)은 Ti/Al막(102)에 연결되어 게이트단자(250)를 구성한다.
한편, 도 11c 및 11에 보인 것처럼, 드레인단자부(261)에서는, SiN막(103)이 투명절연기판(101) 위에 형성되고, 그 위에 진성 a-Si막(104), n+형 a-Si막(105), 및 Cr막(106)이 그 순서대로 형성되어, 드레인버스선(202)이 형성된다. 또한, 패시베이션막(109) 및 평탄화막(107)은 드레인버스선(202) 위쪽 및 둘레에 형성된다. 패시베이션막(109) 및 평탄화막(107)에는 드레인단자부접촉홀(262)이 마련되고, ITO막(108)이 드레인단자부접촉홀(262)의 내벽에 형성된다. ITO막(108)은 Cr막(106)에 연결되어 드레인단자(260)를 구성한다. 게이트단자들(250) 및 드레인단자들(260)은 투명절연기판(101)의 측면 주변부(도 3 참조)를 따라 정렬된다. 여기서, 게이트단자(250) 및 드레인단자(260)는 개개의 구동회로들(구동기들, 미도시)에 연결된 테이퍼 형태의 라인들(미도시)에 연결된다.
도 12는 본 발명의 제2실시예에 따른 액정표시장치의 제조방법을 보여주는 흐름도이다. 도 12에 보인 것처럼, 제1실시예와 마찬가지로, 제2실시예의 COT기판은 제1 내지 제8PR공정들로 제조된다. 보다 상세하게는, 단계 S201에 보인 제1PR공정에서, 게이트전극 및 게이트버스선이 형성된다. 단계 S202에 보인 제2PR공정에서, TFT부의 아일랜드가 게이트절연막 위에 형성되고, 그 후 소스전극, 드레인전극, 및 드레인버스선이 하프톤노광 또는 이중(double)노광에 의하여 형성되며, 이는 아래에서 설명될 것이다. 단계 S203 내지 S205에 보인 제3 내지 제5PR공정들에서는, RGB컬러필터들이 하나씩 화소부에 형성된다. 단계 S206에 보인 제6PR공정에서는, 흑매트릭스가 아일랜드를 덮으나 컬러필터들은 덮지 않는 영역에 형성된다. 또, 단계 S207에 보인 제7PR공정에서는, 접촉홀들이 소스전극부와 게이트 및 드레인단자부들 각각에 마련된다. 그 후, 단계 S208에 보인 제8PR공정에서, 화소전극이 형성된다.
또한, 도 13a 내지 13f, 14a 내지 14f, 15a 내지 15f, 16a 내지 16f, 및 17a 내지 17f는 제2실시예의 주요 단계들을 보여주는 평면도들 및 단면도들이다. 여기서, 도 13a, 14a, 15a, 16a, 17a 및 11a는 각각 능동매트릭기판상의 하나의 화소에 해당하는 영역을 보여주는 평면도들이다. 도 13b, 14b, 15b, 16b, 17b 및 11b는 각각 게이트단자부를 보여주는 평면도들이다. 도 13c, 14c, 15c, 16c, 17c 및 11c는 각각 드레인단자부를 보여주는 평면도들이다. 도 13d, 14d, 15d, 16d, 17d 및 11d는 각각 선 AA'을 따라 취해진 단면도들이다. 도 13e, 14e, 15e, 16e, 17e 및 11e는 각각 선 BB'을 따라 취해진 단면도들이다. 도 13f, 14f, 15f, 16f, 17f 및 11f는 각각 선 CC'을 따라 취해진 단면도들이다. 이 실시예의 제조방법을 이러한 도면들을 참조하여 한 단계씩 설명할 것이다. 이하, 제1실시예에 대하여, 유사한 구성요소들에는 유사한 번호들이 붙여졌다.
먼저, 도 13a 내지 13f에 보인 것처럼, Al 및 Ti의 적층물로 이루어진 Ti/Al막(102)이 유리 등으로 만들어진 투명절연기판(101) 위에 스퍼터링에 의하여 0.1 내지 0.3㎛의 두께로 형성된다. Ti/Al막(102)은 제1PR공정에서 포토레지스트(미도시)를 사용하여 소정의 패턴으로 만들어져, 게이트전극(210) 및 게이트버스선(201)이 형성된다. 이 때, 게이트단자부(251)가 게이트버스선(201)의 끝에 형성된다.
이어서, 도 14a 내지 14f에 보인 것처럼, SiN막(103)이 투명절연기판(101) 및 Ti/Al막(102)의 전체 표면상의 게이트절연막으로서 플라즈마CVD에 의하여 0.3 내지 0.6㎛의 두께로 형성된다. 잇달아, 진성 a-Si막(104)이 SiN막(103) 위에 0.05 내지 0.3㎛의 두께로 형성되고, 그 위에 n+형 a-Si막(105)이 20 내지 100㎚의 두께로 형성된다. 또, Cr막(106)이 n+형 a-Si막(105) 위에 스퍼터링에 의하여 대략 0.1내지 0.3㎛의 두께로 형성된다. 그 후, 제2PR공정에서, Cr막(106), n+형 a-Si막(105) 및 진성 a-Si막(104)은, 나중에 설명될 것처럼, 포토레지스트를 사용한 하프톤노광에 의해 식각되어, 진성 a-Si막(104) 및 n+형 a-Si막(105)과 Cr막(106)으로 만들어진 드레인전극(205) 및 소스전극(206)의 적층구조로 된 아일랜드(220)가 게이트전극(210) 위쪽에 형성된다. 동시에, 드레인전극(205)에 연결된 드레인버스선(202)이 형성된다. 여기서, 드레인버스선(202)의 끝에는, 드레인단자부(261)가 진성 a-Si막(104), n+형 a-Si막(105) 및 Cr막(106)의 적층구조로 형성된다.
다음으로, 하프톤노광을 설명할 것이다. 도 15a 내지 15c는 하프톤노광에 의한 아일랜드(220)의 제조단계를 한 단계씩 보여주는 단면도들이다. 포토레지스트(222)의 노광에 사용하기 위한 포토마스크(미도시)가 드레인버스선(202)에 해당하는 영역에서는 광을 거의 완전히 차단하는 완전(full)마스크부분을 가지도록(도 14a 참조) 그리고 아일랜드(220)에 형성된 TFT(200)의 채널영역(200a)에 해당하는 영역에서는 하프톤부를 가지도록 형성된다. 도면들에는 보여지진 않지만, 하프톤부에는 노광장치의 분해능한계 또는 이 분해능한계 아래로 적당히 이격시킨 미세한 차광패턴들이 마련된다. 다르게는, 하프톤부는 낮은 광투과도를 갖는 재료로 만들어진다. 그래서, 양화형(positive) 포토레지스트가 포토레지스트(222)로서 채용될 때, 포토레지스트에 대한 노광은 하프톤부에서는 적은 광량으로 수행된다. 따라서, 포토레지스트가 현상될 때, 포토레지스트(222)의 막두께는 완전마스크부분에 해당하는 영역(222a)에서 보다 하프톤부에 해당하는 영역에서 더 얇다. 결과적으로, 전술한 포토마스크를 사용하여 하프톤노광된 포토레지스트가 현상될 때, 이 포토레지스트는 도 15a에 보인 것처럼 단차 형상의 단면도를 가져, 완전마스크부분으로 노광되어 더 두꺼운 막두께를 갖는 영역(222a)과 하프톤부로 노광되어 더 얇은 막두께를 갖는 영역(222b) 둘 다가 동시에 나타나게 된다.
그 후, Cr막(106)은 전술한 방식으로 형성된 포토레지스트(222)를 사용하여 습식식각되고, n+형 a-Si막(105) 및 진성 a-Si막(104)은 잇달아 건식식각되어, 도 15b에 보인 것처럼, 적층된 구조의 아일랜드(220) 및 드레인버스선(202, 도 14a 참조)이 소정의 패턴으로 형성된다.
이어서, 포토레지스트(222)는 주표면측에서부터 그것의 두께를 줄이도록 하기 위하여 O2 애싱(ashing)된다. 그러면, 도 15b에 보인 것처럼, 채널영역에 해당하는 하프톤부를 위한 더 얇은 막두께를 갖는 영역(222b)에서 포토레지스트(222)는 완전히 제거되어, 그 아래에 제공된 Cr막(106)은 노출된다. 포토레지스트(222) 중 더 두꺼운 막두께를 갖는 영역(222a)의 막두께는 애싱에 의해 감소되나, 마스크로서의 포토레지스트(222)는 여전히 Cr막(106) 위에 남아있다. 그 후, Cr막(106)은 남아있는 포토레지스트(222)를 사용하여 습식식각 및 건식식각되고, 또 n+형 a-Si막(105)은 건식식각되어, 도 15c에 보인 것처럼, Cr막(106)으로 만들어진 것들인 드레인전극(205) 및 소스전극(206)과, 이러한 전극들 아래에서 n+형 a-Si막(105)으로 만들어진 오옴층이 형성되어, TFT(200)가 완성된다. 요컨대, TFT(200) 및 드레인버스선(202)은 단일 PR공정으로 형성된다.
이어서, 도 16a 내지 16f에 보인 것처럼, SiNx로 만들어진 보호절연막(패시베이션막, 109)이 전체 표면에 플라즈마CVD에 의해 0.1 내지 0.3㎛의 두께로 형성된다. 그 후, 제1실시예와 마찬가지로, 적색투명수지의 막이 투명절연기판(101)의 표면에 0.8㎛의 두께로 형성되고, 제3PR공정에서 소정의 패턴으로 만들어져, 적색컬러필터(230)가 형성된다. 이와 동일한 방식으로, 적색컬러필터(230)만큼 두꺼운 녹색투명수지가 제4PR공정에서 형성되고 소정의 패턴으로 만들어져 녹색컬러필터(231)가 형성된다. 게다가, R컬러필터(230) 및 녹색컬러필터(231)만큼 두꺼운 녹색투명수지로 된 막이 제5PR공정에서 형성되고 소정의 패턴으로 만들어져, 청색컬러필터(232)가 형성된다. 개개의 RGB컬러필터들(230 내지 232)의 배치패턴은 도 3에 보여진다.
이어서, 도 17a 내지 17f에 보인 것처럼, 차광 흑색수지의 막이 제6PR공정에서 개개의 RGB컬러필터들 이외의 영역들 및 소스전극(206) 위쪽의 영역(도 15c 참조)을 덮도록 하는 식으로 형성되고 패터닝되어, 흑매트릭스(240)가 형성된다. 흑매트릭스(240)는 컬러필터들(230 내지 232)이 형성되기 전에 형성되어도 좋다.
이어서, 도 18a 내지 18f에 보인 것처럼, 무색 투명한 광감성 아크릴수지가 제7PR공정에서 전체 표면상에 평탄화막(107)으로서 2.5 내지 3.0㎛의 두께로 형성되며, 평탄화막(107) 및 패시베이션막(109)은 잇달아 선택 식각을 받아, 접촉홀(221)이 마련되어 소스전극(206)을 노출시킨다. 동시에, 평탄화막(107), 패시베이션막(109) 및 게이트절연막(103)은 게이트단자부(251)에서 잇달아 선택 식각을 받아, 게이트단자부접촉홀(252)이 제공되어 게이트단자부(251)에서 Ti/Al막(102)을 노출시킨다. 또한, 드레인단자부(261)에서는, 평탄화막(107) 및 패시베이션막(109)은 잇달아 선택 식각되고, 그에 따라 드레인단자부접촉홀(262)이 제공되어 드레인단자부(261)에 있는 Cr막(106)을 노출시킨다. 다르게는, 평탄화막(107)이 이러한 단자영역들로부터 제거되어도 좋다.
이어서, 도 11a 내지 11f에 보인 것처럼, ITO막(108)이 전체 표면상의 투명전극막으로서 스퍼터링에 의하여 30 내지 100㎚의 두께로 형성된다. 그 후, 제8PR공정에서, ITO막(108)은 컬러필터들(230 내지 232) 각각 위의 영역을 포함하여 소정의 패턴으로 만들어져, 접촉홀(221)을 통해 소스전극(206)에 전기 접속된 화소전극(203)이 형성된다. 동시에, 게이트버스선(201)에 전기 접속된 게이트단자(250)가 게이트단자부접촉홀(252)을 포함한 영역에서 ITO막(108)으로 형성되고, 드레인버스선(202)에 전기접속된 드레인단자(260)는 드레인단자부접촉홀(262)을 포함한 영역에서 ITO막(108)으로 형성된다. 게다가, 셀제조단계 동안의 간극제어를 용이하게 하기 위하여, 칼럼이 제9PR공정에서 무색 투명한 감광성 아크릴수지로 형성되어도 좋다. 또한, 전술한 방법은 제2PR공정에서 하프톤노광을 채용한다. 그러나, 이 공정은 그 대신에 각각 다른 노광량을 갖는 두 스테이지들에서 노광을 달성하는 이중노광에 의해 행해져도 좋다. 이 경우, 하나의 단계가 노광단계에 더 추가되고 마스크가 하나 더 필요하나, 이중노광은 공정들이 더욱 쉽사리 제어될 수 있다는 점에서 하프톤노광보다 유익하다.
이어서, 도면들에 보여지진 않지만, 배향막이 그 표면에 형성되어 COT기판이 제조된 후에, 공통전극, 배향막 등을 구비한 대향기판이 COT기판에 대향하도록 위치되고 두 기판들은 그것들 사이에 초미세공간을 갖는 단일체로서 적층되고, 그 후 COT기판 및 대향기판 사이의 공간은 액정으로 채워지고 밀봉되어, 컬러액정표시장치가 완성된다. 또한, 게이트단자 및 드레인단자는 그것들의 개개의 구동회로들에 전기적으로 접속된다.
언급된 바와 같이, 본 발명의 제2실시예에 따르면, 제1 내지 제8PR공정들로 컬러능동매트릭스기판을 제조하는 것도 가능하다. 이로써, 9개의 PR공정들을 포함하는 기존의 제조방법에 비하여, 하나의 PR공정이 생략될 수 있고, 그로 인해 저가로 컬러액정표시장치를 제공할 수 있게 한다. 또한, 화소전극을 마스크로서 사용하는 착색(coloring)에 의해, 또는 기존의 예에서처럼 RGB의 3색들을 겹치게 함으로써 흑매트릭스가 형성된다면, PR공정을 하나 더 생략할 수 있다.
이 실시예에서는, 제1실시예와 유사하게, D/I풀플레이트식각이 제2PR공정에서 행해졌다. TFT기판을 제조할 때 D/I풀플레이트식각이 행해진다면 일반적으로 아일랜드부에 큰 단차가 남게 되고, 이는 특히 측방향 전기장에 의해 액정을 구동하기 위한 IPS(In Plane Swicthing)모드에서는 액정모듈들의 배향을 제어하기가 어렵게 되는 문제를 일으킨다. 또한, 패시베이션막의 피복성은 열화되어, 소스 및 드레인전극들을 형성하는 재료들이 액정 속으로 용해되며 액정표시장치의 작동 중에 디스플레이상의 원치 않는 번짐을 쉽사리 야기하는 문제가 생기게 한다. 그러나, 본 실시예에서는, 아일랜드부의 단차가 패시베이션막(109), 흑매트릭스(240) 및 평탄화막(107)으로써 보정되기 때문에, 단차를 줄일 수 있고, 그러므로 전술한 문제들의 발생을 억제할 수 있다. 이로써, 액정표시장치는 더 나은 배향제어를 달성하고 신뢰도를 향상시킨다.
또한, 이 실시예에서, 흑매트릭스를 형성하는 아크릴수지가, 적층구조 내의 a-Si막과 흑매트릭스가 서로 접촉하게 될 때에 적층구조 내의 a-Si막을 더럽히지 않는 종류의 것이라면, a-Si막의 더럽혀짐을 방지하기 위해 제공된 패시베이션막은 생략될 수 있어, PR공정들에서의 단계들 이외에도 단계수를 줄일 수 있게 한다.
게다가, 본 발명의 제2실시예의 액정표시장치에서는, 흑매트릭스도 개개의 RGB컬러필터들을 덮도록 형성된다. 이는 각 컬러필터의 주변부의 경계를 흑매트릭스에 의해 확실히 구분할 수 있게 하고, 그러므로 선명한 영상을 디스플레이하는데 효과적이다.
이제 본 발명의 제3실시예를 설명할 것이다. 이 실시예의 액정표시장치의 구성은 제2실시예의 대응 부분들의 구성과 동일하다. 도 19는 이 실시예의 액정표시장치의 제조방법을 보여주는 흐름도이다. 도 19에 보인 것처럼, 제1 및 제2실시예들과 마찬가지로, 제3실시예의 COT기판도 제1 내지 8PR공정들로 제조된다. 보다 상세하게는, 단계 S301에 보인 제1PR공정에서, 게이트전극 및 게이트버스선이 형성된다. 단계 S302에 보인 제2PR공정에서, 소스전극, 드레인전극, 및 드레인버스선이 오옴층 위에 형성되고, 그 후 아일랜드가, 아래에서 설명될 것처럼, 하프톤노광 또는 이중노광과 리플로우에 의해 형성된다. 단계 S303 내지 S305에 각각 보인 제3 내지 제5PR공정들에서, RGB컬러필터들이 화소부에 하나씩 형성된다. 단계 S306에 보인 제6PR공정에서, 흑매트릭스가 아일랜드를 덮지만 컬러필터들은 덮지 않는 영역에 형성된다. 또, 단계 S307에 보인 제7PR공정에서, 접촉홀들이 소스전극부와 게이트 및 드레인단자부들에 각각 마련된다. 그 후, 단계 S308에 보인 제8PR공정에서, 화소전극이 형성된다.
제2실시예와 유사하게, 도 11a 내지 11f, 13a 내지 13f, 14a 내지 14f, 15a 내지 15f, 16a 내지 16f, 17a 내지 17f, 및 18a 내지 18f는 제3실시예의 액정표시장치의 제조방법의 주요 단계들을 보여주는 평면도들 및 단면도들이다. 이제 이러한 도면들 및 도 19를 참조하여 본 발명의 제조방법에서의 제조단계들을 한 단계씩 설명할 것이다.
먼저, 도 13a 내지 13f에 보인 것처럼, Al 및 Ti의 적층물로 이루어진 Ti/Al막(102)이 유리 등으로 만들어진 투명절연기판(101) 위에 스퍼터링에 의해 0.1 내지 0.3㎛의 두께로 형성된다. 그 후, Ti/Al막(102)이 제1PR공정에서 포토레지스트(미도시)를 사용하여 소정의 패턴으로 형성되어, 게이트전극(210) 및 게이트버스선(201)이 형성된다. 이때, 게이트단자부(251)가 게이트버스선(201)의 끝에 형성된다.
이어서, 도 14a 내지 14f에 보인 것처럼, SiN막(103)이 투명절연기판(101)의 전체 표면상에 게이트절연막으로서 플라즈마CVD에 의해 0.3 내지 0.6㎛의 두께로 형성된다. 잇달아, 진성 a-Si막(104)이 SiN막(103) 위에 0.05 내지 0.3㎛의 두께로 형성되고, 그 위에 n+형 a-Si막(105)이 20 내지 100㎚의 두께로 형성된다. 나아가, Cr막(106)이 n+형 a-Si막(105) 위에 스퍼터링에 의해 0.1 내지 0.3㎛의 두께로 형성된다. 그 후, 제2PR공정에서, Cr막(106), n+형 a-Si막(105) 및 진성 a-Si막(104)은, 아래에서 설명될 것처럼, 포트레지스트를 사용하는 하프톤노광과 리플로우에 의해 식각되어, n+형 a-Si막(105) 및 진성 a-Si막(104)의 적층구조로 이루어진 아일랜드(220), 드레인전극(205), 소스전극(206), 및 드레인전극(205)에 연결된 드레인버스선(202)이 게이트전극(210) 위쪽에 형성되고, 이러한 드레인전극(205), 소스전극(206) 및 드레인버스선(202)은 모두 Cr막(106)으로 만들어진다. 여기서, 드레인버스선(202)의 끝에는, 드레인단자부(261)가 진성 a-Si막(104), n+형 a-Si막(105) 및 Cr막(106)으로 형성된다.
도 20a 내지 20d는 하프톤노광 및 리플로우에 의한 아일랜드(220), 드레인전극(205) 및 소스전극(206)의 제조단계를 보여주는 단면도들이다. 포토레지스트를 노광시키기 위해 사용되는 포토마스크(미도시)에서, 아일랜드(220) 내에 형성된 TFT(200)의 채널영역(200a)을 제외한 아일랜드(220)의 중앙에 해당하는 영역이, 광을 거의 차단하는 완전(full)마스크부로서 형성된다. 한편, 포토마스크에서 완전마스크부 이외의 아일랜드부(220) 영역과 드레인버스선(202)에 해당하는 영역이 하프톤부로서 형성된다. 도면들에 보여지진 않았지만, 포토마스크의 하프톤부에는 노광장치의 분해능한계 또는 그 아래로 적절히 이격된 미세차광패턴들이 마련된다. 다르게는, 하프톤부는 낮은 광투과도를 갖는 재료로 만들어진다. 그래서, 양화형 포토레지스트가 포토레지스트(222)로서 채용될 때, 포토레지스트(222)에 대한 노광은 하프톤부에서 적은 광량으로 수행된다. 따라서, 노광된 포토레지스트(222)가 현상될 때, 포토레지스트(222)의 막두께는 완전마스크부에 해당하는 영역(222a)에서 보다는 하프톤부에 해당하는 영역(222b)에서 더 얇다. 이로써, 전술한 포토마스크를 사용하여 하프톤노광된 포토레지스트(222)가 현상될 때, 이것은 도 20a에 보인 것처럼 단차형상의 단면도를 가지고, 완전마스크부로써 노광되어 더 두꺼운 막두께를 가지는 영역(222a)과 하프톤부로써 노광되어 더 얇은 막두께를 가지는 영역(222b) 둘 다가 동시에 나타나게 된다.
그 후, Cr막(106)은 전술한 방식으로 형성된 포토레지스트(222)를 이용하여 습식식각되어, 도 20b에 보인 것처럼, 모두 Cr막(106)으로 만들어지는 드레인전극(205), 소스전극(206) 및 드레인버스선(202)이 소정의 패턴으로 형성된다.
이어서, 포토레지스트(222)는 이것의 막두께를 주표면쪽에서부터 줄이기 위하여 O2 애싱된 다음, 도 20b에 보인 것처럼, 포토레지스트(222)는 하프톤에 해당하는 더 얇은 막두께를 갖는 영역(222b)에서 완전히 제거되어, 그 아래에 마련된 Cr막(106)이 노출된다. 포토레지스트(222)에서 더 얇은 막두께를 갖는 영역(222a)의 막두께는 애싱에 의해 감소되나, 포토레지스트(222)는 여전히 Cr막(106) 위에 남아있다.
그 후, 포토레지스트(222) 속으로 NMP(N-methyl-2-pyrrolidone)과 같은 유기용제의 증기를 흐르게 함으로써 포토레지스터가 변형되게 하는 유기용제 리플로우법을 적용하여, 남아있는 포토레지스트(222)는 도 20c에 보인 것처럼 채널영역(200a)을 덮도록 변형된다. 그 후, 전술한 방식으로 변형된 포토레지스트(222) 및 표면에 남아있는 마스크로서의 Cr막(106) 둘 다를 사용하여 n+형 a-Si막(105) 및 진성 a-Si막(104)을 건식식각하여 아일랜드(220)가 형성된다. 다음에, 포토레지스트(222)는 제거되고 채널영역(200a) 위쪽의 n+형 a-Si막(105)은 남아있는 Cr막(106)을 마스크로서 사용하는 건식식각에 의해 제거되어, n+형 a-Si막(105)으로 이루어진 오옴층이 드레인전극(205) 및 소스전극(206) 아래에 형성되어, TFT(200)가 도 20d에 보인 것처럼 완성된다. 요컨대, TFT(200) 및 드레인버스선(202)이 단일 PR공정으로 형성되는 것에 더하여, 이 식각은 제2실시예에 비하여 더 작은 수의 단계들을 필요로 한다.
다음으로, 도 16a 내지 16f에 보인 것처럼, SiNx으로 만들어진 보호절연막(패시베이션막, 109)이 전체 표면상에 플라즈마CVD에 의하여 0.1 내지 0.3㎛의 두께로 형성된다. 그 후, 제1실시예와 유사하게, 적색투명수지의 막이 투명절연기판의 표면에 0.8㎛의 두께로 형성되고, 제3PR공정에서 소정의 패턴으로 만들어져, 적색컬러필터(230)가 형성된다. 동일한 방식으로, 적색컬러필터(230)만큼 두꺼운 녹색투명수지의 막이 제4PR공정에서 형성되고 소정의 패턴으로 만들어져, 녹색컬러필터(231)가 형성된다. 또, 적색컬러필터(230)만큼 두꺼운 청색투명수지의 막이 제5PR공정에서 형성되고 소정의 패턴으로 만들어져, 청색컬러필터(232)가 형성된다. 개개의 RGB컬러필터들(230 내지 232)의 배치패턴은 도 3에 보인 것과 같다.
다음으로, 도 17a 내지 17f에 보인 것처럼, 차광흑색수지로 된 막이 형성되고, 제6PR공정에서 개개의 RGB컬러필터들(230 내지 232) 위의 영역들에 해당하는 영역들 이외의 영역들과 소스전극(206, 도 20b 참조) 위의 영역에 해당하는 영역의 일부를 덮는 방식으로 패터닝되어, 흑매트릭스(240)가 형성된다. 흑매트릭스(240)는 컬러필터들(230 내지 232)이 형성되기 전에 형성되어도 좋다.
다음으로, 도 18a 내지 18f에 보인 것처럼, 평탄화막(107)으로서 무색 투명한 감광성 아크릴수지가 전체 표면에 2.5 내지 3.0㎛의 두께로 코팅된다. 그 후, 제7PR공정에서, 평탄화막(107) 및 패시베이션막(109)은 잇달아 선택적인 식각을 받아, 소스전극(206)을 노출시키는 접촉홀(221)이 마련된다. 동시에, 게이트단자부(251)에서는, 평탄화막(107), 패시베이션막(109) 및 게이트절연막(SiN막(103))이 잇달아 선택적인 식각을 받아, 게이트단자부(251)를 노출시키는 게이트단자부접촉홀(252)이 마련된다. 또한, 드레인단자부(261)에서는, 평탄화막(107) 및 패시베이션막(109)이 잇달아 선택적인 식각을 받아, 드레인단자부(21)를 노출시키는 드레인단자부접촉홀(262)이 마련된다. 다르게는, 평탄화막(107)이 이러한 단자영역들로부터 제거되어도 좋다.
이어서, 도 11a 내지 11f에 보인 것처럼, ITO막(108)이 전체 표면상의 투명전극막으로서 스퍼터링에 의해 30 내지 100㎚의 두께로 형성되고, 제8PR공정에서, ITO막(108)은 개개의 컬러필터들(230 내지 232) 위의 영역을 포함하여 소정의 패턴으로 만들어져, 접촉홀(221)을 통해 소스전극(206)에 전기 접속된 화소전극(203)이 형성된다. 동시에, 게이트버스선(201)에 전기 접속된 게이트단자(250)가 게이트단자부접촉홀(252)을 포함하는 영역에 ITO막(108)으로 형성되고, 드레인버스선(202)에 전기 접속된 드레인단자(260)가 드레인단자부접촉홀(262)을 포함하는 영역에 ITO막(108)으로 형성된다. 게다가, 셀제조단계 동안의 간극제어를 용이하게 하기 위하여, 컬럼이 제9PR공정(미도시)에서 무색 투명한 감광성 아크릴수지로 형성되어도 좋다. 또한, 제2PR공정에 하프톤노광을 채용한 방법이 이 실시예에서 설명되었다. 그러나, 본 발명은 제2PR공정에서 각기 다른 노광량을 갖는 두 스테이지들에서 노광을 달성하는 이중노광을 행하는 방법을 채용해도 좋다.
다음으로, 도면들에는 보여지진 않았지만, 배향막이 표면에 형성되어, COT기판이 제조된다. 그 후, 공통전극, 배향막 등이 마련된 대향기판이 COT기판에 대향하도록 위치되고, 두 기판들은 그것들 사이에 초미세공간을 갖는 단일체로 적층되고, 그 후 COT기판 및 대향기판 사이의 공간은 액정으로 채워지고 밀봉되어, 컬러액정표시장치가 완성된다. 또한, 게이트단자(250) 및 드레인단자(260)는 그것들의 개개의 구동기회로들에 전기적으로 접속될 것이다.
이 실시예에서는, 제2실시예와 유사하게, D/I풀플레이트식각이 제2PR공정에서 행해진다. TFT 제조시에 D/I풀플레이트식각을 수행하면 일반적으로 아일랜드부에는 큰 단차가 남아 있다. 이는 특히 측방향 전기장에 의해 액정을 구동하는 IPS모드에서 액정모듈들의 배향을 제어하기가 어렵게 되는 문제를 일으킨다. 또한, 패시베이션막의 피복성이 열화되어, 소스 및 드레인전극들을 형성하는 재료들이 액정 속으로 용해되어 액정표시장치의 작동 중에 디스플레이에 원치 않는 번짐을 쉽사리 야기하는 문제가 생기게 된다. 그러나, 이 실시예에서는, 아일랜드부에서의 단차가 패시베이션막(109), 흑매트릭스(240) 및 평탄화막(107)으로 보정되기 때문에, 이 단차를 줄이는 것이 가능하고, 그러므로, 전술한 문제들의 발생을 억제할 수 있다. 이로써, 액정표시장치는 더 나은 배향제어를 달성하고 더 나은 신뢰도를 가지게 된다.
또한, 이 실시예에서는, 제2실시예와 유사하게, 흑매트릭스를 형성하는 아크릴수지가 적층구조의 a-Si막과 흑매트릭스가 서로 접촉하게 될 때에 적층구조의 a-Si막을 더럽히지 않는 종류의 것이라면, a-Si막의 더럽힘을 방지하기 위해 마련된 패시베이션막은 생략될 수 있다.
언급된 바와 같이, 본 발명의 제3실시예에 따르면, 제1 내지 제8PR공정들로 컬러능동매트릭스기판을 제조하는 것도 가능하다. 이로써, 9개의 PR공정들을 수반하는 기존의 제조방법에 비하여, 하나의 PR공정이 생략될 수 있고, 그로 인해 컬러액정표시장치를 저가로 제공하는 것이 가능하게 된다. 또한, 본 발명의 제3실시예의 액정표시장치에서, 흑매트릭스는 개개의 RGB컬러필터들의 주변부들을 덮도록 형성된다. 이는 각 컬러필터의 주변부의 경계를 흑매트릭스에 의해 뚜렷하게 구분할 수 있게 하여, 선명한 영상을 디스플레이 할 수 있다.
앞서의 실시예들의 각각은 컬러필터들 및 흑매트릭스를 포토리소그라피에 의하여 형성하는 벙법을 설명하였으나, 컬러필터들 및 흑매트릭스는 인쇄에 의해 형성되어도 좋다. 또한, 흑매트릭스가 화소전극을 마스크로서 사용하는 착색에 의해 형성되거나 기존의 예에서처럼 RGB 삼색을 겹치게 하여 형성되는 경우, PR공정이 하나 더 생략될 수 있다. 다르게는, 흑매트릭스는 포토리소그라피 또는 인쇄에 의해 먼저 형성되어도 좋고, 그래서 컬러필터들은 잉크젯법에 의해 형성되어도 좋다. 이 경우, 대중적인 방법에 의하면, 방수투명수지로 만들어진 뱅크재료가 흑매트릭스 위에 형성되고, 대략 4㎛의 흑매트릭스 및 뱅크재료가 동시에 또는 잇달아 패터닝된다. 이러한 기법들이 채택된다면, PR공정들은 세 개 또는 네 개 더 생략될 수 있어, 비용의 추가 절감이 달성된다.
전술한 실시예들의 각각은 게이트전극 및 게이트버스선이 Ti/Al막으로 형성되며 소스 및 드레인전극들과 드레인버스선이 Cr막으로 형성되는 경우의 예를 설명하였다. 그러나, 본 발명은 전술의 것들에 한정되지 않으며, 게이트전극 및 게이트버스선은 Ti/Al/Ti막과 같은 3층막, 또는 Cr막과 같은 단층막으로 형성되어도 좋고, 소스 및 드레인전극들과 드레인버스선은 Ti/Al/Ti막과 같은 3층막으로 형성되어도 좋다.
상술한 바와 같이, 본 발명의 제조방법에 따르면, 본 발명의 제1 및 제2컬러액정표시장치 둘 다는 8개의 PR공정들로 제조될 수 있고, 그로 인해 PR공정들의 수를 줄일 수 있어 비용절감을 달성한다. 게다가, 인쇄 도는 잉크젯법이 컬러필터들 및 흑매트릭스의 형성단계에 사용되는 경우, PR공정들이 세 개 또는 네 개 더 생략될 수 있어, 추가적인 비용절감을 달성하는 것이 가능하다.
또한, 본 발명의 컬러액정표시장치들에 따르면, 오옴층, 소스 및 드레인전극들, 그리고 흑매트릭스가 동일한 평면형상으로 되어 있거나, 또는 오옴층과 소스 및 드레인전극들이 동일한 평면형상으로 되어 있기 때문에, 오옴층, 소스 및 드레인전극들 및 흑매트릭스를 형성하는 단계들은 단일 PR공정으로 완성될 수 있고, 그로 인해 제조단계에서 PR공정들의 수를 줄일 수 있다. 그래서, 본 발명의 제조방법들에 따르면, 본 발명의 컬러액정표시장치들을 8개의 PR공정들로 제조하는 것이 가능하고, PR공정들의 수를 절감시킴으로써 비용절감이 달성된다.
도 1은 기존의 COT기판의 일 예가 되는 구성을 보여주는 단면도,
도 2는 기존의 컬러액정표시장치의 제조방법을 보여주는 흐름도,
도 3은 본 발명의 제1실시예에 따른 능동매트릭스형 컬러액정표시장치의 COT기판을 보여주는 평면도,
도 4a 내지 도 4f는 제1실시예에 따른 컬러액정표시장치의 구성을 보여주는 평면도들 및 단면도들,
도 5는 제1실시예에 따른 컬러액정표시장치의 제조방법을 보여주는 흐름도,
도 6a 내지 도 6f는 제1실시예에 따른 컬러액정표시장치의 제조방법을 보여주는 평면도들 및 단면도들,
도 7a 내지 도 7f는 제1실시예에 따른 컬러액정표시장치의 제조방법에서 도 6a 내지 도 6f에 보인 단계를 뒤따르는 단계를 보여주는 평면도들 및 단면도들,
도 8a 내지 도 8f는 제1실시예에 따른 컬러액정표시장치의 제조방법에서 도 7a 내지 도 7f에 보인 단계를 뒤따르는 단계를 보여주는 평면도들 및 단면도들,
도 9a 내지 도 9f는 제1실시예에 따른 컬러액정표시장치의 제조방법에서 도 8a 내지 도 8f에 보인 단계를 뒤따르는 단계를 보여주는 평면도들 및 단면도들,
도 10a 내지 도 10f는 제1실시예에 따른 컬러액정표시장치의 제조방법에서 도 9a 내지 도 9f에 보인 단계를 뒤따르는 단계를 보여주는 평면도들 및 단면도들,
도 11a 내지 도 11f는 제1실시예에 따른 컬러액정표시장치의 구성을 보여주는 평면도들 및 단면도들,
도 12는 제2실시예에 따른 컬러액정표시장치의 제조방법을 보여주는 흐름도,
도 13a 내지 도 13f는 제2실시예에 따른 컬러액정표시장치의 제조방법을 보여주는 평면도들 및 단면도들,
도 14a 내지 도 14f는 제2실시예에 따른 컬러액정표시장치의 제조방법에서 도 13a 내지 도 13f에 보인 단계를 뒤따르는 단계를 보여주는 평면도들 및 단면도들,
도 15a 내지 도 15f는 제2실시예에 적합하게 된 하프톤노광법을 보여주는 단면도들,
도 16a 내지 도 16f는 제2실시예에 따른 컬러액정표시장치의 제조방법에서 도 14a 내지 도 14f에 보인 단계를 뒤따르는 단계를 보여주는 평면도들 및 단면도들,
도 17a 내지 도 17f는 제2실시예에 따른 컬러액정표시장치의 제조방법에서 도 16a 내지 도 16f에 보인 단계를 뒤따르는 단계를 보여주는 평면도들 및 단면도들,
도 18a 내지 도 18f는 제2실시예에 따른 컬러액정표시장치의 제조방법에서 도 17a 내지 도 17f에 보인 단계를 뒤따르는 단계를 보여주는 평면도들 및 단면도들,
도 19는 본 발명의 제3실시예에 따른 컬러액정표시장치의 제조방법을 보여주는 흐름도,
도 20a 내지 도 20f는 제3실시예에 적합하게 된 하프톤노광법 및 리플로우법을 보여주는 단면도들.
*도면의 주요부분에 대한 부호의 설명
101 : 투명절연기판 102 : 게이트전극
103 : 게이트절연막 104 : 반도체층
105 : 오옴(ohmic)층 200 : 박막트랜지스터(TFT)
203 : 화소전극 205, 206 : 드레인,소스전극
230∼232 : 컬러필터들 240 : 흑매트릭스

Claims (13)

  1. 컬러능동매트릭스기판이 투명절연기판과 상기 투명절연기판 위에 마련된 박막트랜지스터, 컬러필터, 흑매트릭스 및 화소전극을 가지며, 상기 박막트랜지스터는 게이트전극, 게이트절연막, 반도체층, 오옴층, 및 한 쌍의 소스 및 드레인전극들이 순차적으로 막형성된 역스태거형 구조를 가지고, 상기 오옴층, 소스 및 드레인전극들 및 흑매트릭스는 막형방향에서 보여졌을 때 상기 반도체층에 형성된 채널영역 위쪽에서 동일한 형상으로 된, 컬러능동매트릭스기판을 포함하는 컬러액정표시장치.
  2. 삭제
  3. 제1항에 있어서, 상기 드레인전극에 연결되고 상기 반도체층, 오옴층, 및 소스 및 드레인전극들을 각각 형성하는 금속막들과 동일한 금속막들의 적층구조를 갖는 드레인버스선을 포함하는 컬러액정표시장치.
  4. 제1항에 있어서, 상기 흑매트릭스는 상기 컬러필터의 주변부의 적어도 일부를 덮는 식으로 형성된 컬러액정표시장치.
  5. 제1전도막을 투명절연기판의 전체 표면에 형성하고 상기 제1전도막을 패터닝하여 게이트전극 및 게이트버스선을 형성하는 단계;
    게이트절연막, 반도체층, 오옴층 및 제2전도막을 상기 전체 표면에 막형성하고 반도체층, 오옴층 및 제2전도막을 동일한 포토레지스트를 사용하여 패터닝하여, 박막트랜지스터의 아일랜드와 드레인버스선을 형성하는 단계;
    상기 투명절연기판 위의 소정의 영역에 컬러필터를 형성하는 단계;
    상기 전체 표면에 차광막을 형성하고 상기 차광막을 패터닝하여 채널영역 이외의 상기 아일랜드를 덮으며 적어도 상기 컬러필터 이외의 영역을 덮는 흑매트릭스를 형성하는 단계;
    상기 흑매트릭스를 마스크로서 사용하여 상기 채널영역에 해당하는 영역의 오옴층 및 상기 제2전도막을 제거하여 상기 아일랜드에 드레인전극 및 소스전극을 형성하는 단계;
    상기 소스전극을 노출시키도록 상기 전체 표면에 평탄화막을 형성하고 접촉홀을 만드는 단계; 및
    상기 전체 표면에 투명전도막을 형성하고 상기 투명전도막을 패터닝하여, 적어도 상기 컬러필터에 겹치는 영역을 포함하게 하는 식으로, 상기 소스전극에 전기 접속된 화소전극을 형성하는 단계를 포함하는 컬러액정표시장치 제조방법.
  6. 제1전도막을 투명절연기판의 전체 표면에 형성하고 제1전도막을 패터닝하여 게이트전극 및 게이트버스선을 형성하는 단계;
    상기 전체 표면에 게이트절연막, 반도체층, 오옴층 및 제2전도막을 막형성하는 단계;
    상기 제2전도막, 오옴층, 및 반도체층을 단차 형태의 포토레지스트를 사용하여 소정의 패턴으로 만들어, 박막트랜지스터의 아일랜드와 드레인버스선을 형성하는 단계;
    상기 포토레지스트의 박막부를 애싱에 의해 제거하는 단계;
    상기 포토레지스트의 남아있는 부분을 사용하여 채널영역에 해당하는 영역의 상기 제2전도막 및 오옴층을 제거함으로써 드레인전극 및 소스전극을 형성하는 단계;
    상기 투명절연기판 위의 소정의 영역에 컬러필터를 형성하는 단계;
    상기 전체 표면에 차광막을 형성하고 상기 차광막을 패터닝하여, 상기 아일랜드를 덮고 적어도 상기 컬러필터 이외의 영역을 덮는 흑매트릭스를 형성하는 단계;
    상기 전체 표면에 평탄화막을 형성하고 접촉홀을 만들어 상기 소스전극을 노출시키는 단계; 및
    상기 전체 표면에 투명전도막을 형성하고 상기 투명전도막을 패터닝하여, 적어도 상기 컬러필터에 겹치는 영역을 포함하게 하는 식으로, 상기 소스전극에 전기 접속된 화소전극을 형성하는 단계를 포함하는 컬러액정표시장치 제조방법.
  7. 투명절연기판의 전체 표면에 제1전도막을 형성하고 상기 제1전도막을 패터닝하여 게이트전극 및 게이트버스선을 형성하는 단계;
    상기 전체 표면에 게이트절연막, 반도체층, 오옴층 및 제2전도층을 막형성하는 단계;
    박막부 및 후막부로 이루어진 단차 형태의 포토레지스트를 상기 투명절연기판 위에 형성하는 단계;
    상기 포토레지스트를 마스크로서 사용하여 상기 제2전도막을 소정의 패턴으로 만듦으로써, 박막트랜지스터의 드레인전극 및 소스전극과, 드레인버스선을 형성하는 단계;
    상기 포토레지스트의 상기 박막부를 애싱에 의해 제거하는 단계;
    상기 포토레지스트의 상기 후막부를 상기 드레인전극, 소스전극, 및 상기 드레인전극 및 소스전극 사이의 영역을 보호하는 형상이 되게 리플로우시키는 단계;
    상기 포토레지스트를 리플로우를 받은 마스크로서 사용하여 상기 오옴층 및 상기 반도체층을 제거함으로써, 박막트랜지스터의 아일랜드를 형성하는 단계;
    상기 포토레지스트를 제거하는 단계;
    상기 드레인전극 및 상기 소스전극을 마스크로서 사용하여 상기 드레인전극 및 상기 소스전극 사이의 영역에 있는 상기 오옴층을 제거함으로써 채널영역을 형성하는 단계;
    상기 투명절연기판 위의 소정의 영역에 컬러필터를 형성하는 단계;
    차광막을 상기 투명절연기판 위에 형성하여 상기 아일랜드 및 적어도 상기 컬러필터 이외의 영역을 덮는 흑매트릭스를 형성하는 단계;
    상기 투명절연기판 위의 전체 표면에 평탄화막을 형성하고 접촉홀을 만들어 상기 소스전극을 노출시키는 단계; 및
    투명전도막을 형성하여, 적어도 상기 컬러필터에 겹치는 영역을 포함하게 하는 식으로, 상기 소스전극에 전기 접속된 화소전극을 형성하는 단계를 포함하는 컬러액정표시장치 제조방법.
  8. 제6항 또는 제7항에 있어서, 상기 드레인전극 및 상기 소스전극이 형성된 후에 상기 전체 표면에 투명보호절연막을 형성하여, 상기 컬러필터 및 흑매트릭스가 상기 보호절연막 위에 형성되게 하는 단계를 포함하는 컬러액정표시장치 제조방법.
  9. 제5항에 있어서, 상기 컬러필터는 상기 투명절연기판 위에 투명컬러수지를 코팅한 다음 소정의 패턴으로 노광 및 현상하여 형성되고, 상기 흑매트릭스는 상기 투명절연기판 위에 흑색수지를 코팅한 다음 소정의 패턴으로 노광 및 현상하여 형성되는 컬러액정표시장치 제조방법.
  10. 제5항에 있어서, 상기 컬러필터는 상기 투명절연기판 위에 소정의 패턴으로 투명컬러수지를 인쇄함으로써 형성되고, 상기 흑매트릭스는 상기 투명절연기판 위에 흑색수지를 코팅한 다음 소정의 패턴으로 노광 및 현상하거나 상기 흑색수지를 상기 투명절연기판 위에 소정의 패턴으로 인쇄하여 형성되는 컬러액정표시장치 제조방법.
  11. 제5항에 있어서, 상기 흑매트릭스가 상기 투명절연기판 위에 흑색수지를 코팅한 다음 소정의 패턴으로 노광 및 현상하거나 상기 흑색수지를 상기 투명절연기판 위에 소정의 패턴으로 인쇄하여 형성된 후, 상기 컬러필터는 잉크젯법에 의해 형성되는 컬러액정표시장치 제조방법.
  12. 제5항에 있어서, 접촉홀을 만드는 상기 단계는,
    상기 게이트버스선의 끝부분을 노출시키는 게이트단자부접촉홀과 상기 드레인버스선의 끝부분을 노출시키는 드레인단자부접촉홀을 상기 접촉홀과 동시에 형성하는 단계; 및
    상기 게이트단자부접촉홀 및 드레인단자부접촉홀의 각각의 안쪽 부분에 상기 투명전도막을 각각 형성하여, 상기 게이트버스선에 전기 접속된 게이트단자 및 상기 드레인버스선에 전기 접속된 드레인단자를 형성하는 단계를 포함하는 컬러액정표시장치 제조방법.
  13. 제5항에 있어서, 상기 차광막은 상기 컬러필터의 주변부의 적어도 일부를 덮도록 하는 식으로 패터닝되는 컬러액정표시장치 제조방법.
KR10-2001-0030180A 2000-05-31 2001-05-30 컬러액정표시장치 및 그 제조방법 KR100475442B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000161677 2000-05-31
JP2000-161677 2000-05-31
JP2001110195A JP3564417B2 (ja) 2000-05-31 2001-04-09 カラー液晶表示装置及びその製造方法
JP2001-110195 2001-04-09

Publications (2)

Publication Number Publication Date
KR20010109491A KR20010109491A (ko) 2001-12-10
KR100475442B1 true KR100475442B1 (ko) 2005-03-10

Family

ID=26592990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0030180A KR100475442B1 (ko) 2000-05-31 2001-05-30 컬러액정표시장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US6897927B2 (ko)
JP (1) JP3564417B2 (ko)
KR (1) KR100475442B1 (ko)
TW (1) TW561304B (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
JP4943589B2 (ja) * 2001-04-26 2012-05-30 ゲットナー・ファンデーション・エルエルシー 液晶表示装置の製造方法
KR100830524B1 (ko) * 2001-12-29 2008-05-21 엘지디스플레이 주식회사 액정표시장치의 빛샘 방지 구조
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
KR100873497B1 (ko) * 2002-10-17 2008-12-15 삼성전자주식회사 지문 인식 소자를 내장한 일체형 액정표시장치 및 이의제조 방법
TW594232B (en) * 2002-11-26 2004-06-21 Hannstar Display Corp A method of utilizing dual-layer photoresist to form black matrix and spacers on a control circuit substrate
JP4522660B2 (ja) 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR101023317B1 (ko) * 2003-10-31 2011-03-18 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR100585873B1 (ko) * 2003-11-03 2006-06-07 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
KR101301515B1 (ko) * 2003-12-01 2013-09-04 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
KR101007207B1 (ko) * 2003-12-27 2011-01-14 엘지디스플레이 주식회사 액정표시장치용 기판 제조방법
KR20050070325A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050089381A (ko) * 2004-03-04 2005-09-08 삼성에스디아이 주식회사 액티브 매트릭스형 표시 장치의 제조방법
KR100752950B1 (ko) * 2004-04-30 2007-08-30 엘지.필립스 엘시디 주식회사 씨오티구조 액정표시장치 및 그 제조방법
US7612373B2 (en) 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
CN100386689C (zh) * 2004-07-12 2008-05-07 友达光电股份有限公司 液晶显示器像素结构的制造方法
KR101108782B1 (ko) * 2004-07-30 2012-02-24 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI284246B (en) * 2004-08-13 2007-07-21 Au Optronics Corp Pixel structure of a liquid crystal display and fabricating method thereof and liquid crystal display panel
JP4309331B2 (ja) * 2004-11-26 2009-08-05 Ｎｅｃ液晶テクノロジー株式会社 表示装置の製造方法及びパターン形成方法
US7410842B2 (en) * 2005-04-19 2008-08-12 Lg. Display Co., Ltd Method for fabricating thin film transistor of liquid crystal display device
US7858415B2 (en) 2005-04-28 2010-12-28 Sharp Kabushiki Kaisha Production methods of pattern thin film, semiconductor element, and circuit substrate, and resist material, semiconductor element, and circuit substrate
US7884900B2 (en) 2005-05-26 2011-02-08 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device with partition walls made of color filter layers as a dam for the light shielding material
CN100451788C (zh) * 2005-08-11 2009-01-14 精工爱普生株式会社 电光装置、布线基板及电子设备
JP2007273826A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
US7688419B2 (en) * 2006-05-11 2010-03-30 Au Optronics Corp. Thin film transistor array substrate structures and fabrication method thereof
US20070287080A1 (en) * 2006-06-08 2007-12-13 Orbotech Ltd Enhancement of inkjet-printed elements using photolithographic techniques
TWI305420B (en) * 2006-06-20 2009-01-11 Au Optronics Corp Thin film transistor array substrate and method for fabricating the same
CN100452363C (zh) * 2006-08-16 2009-01-14 友达光电股份有限公司 薄膜晶体管阵列基板的制作方法
KR20080081605A (ko) * 2007-03-06 2008-09-10 삼성전자주식회사 절연 모기판에 얼라인 마크를 형성하는 단계를 포함하는액정 표시 장치의 제조 방법
KR101431136B1 (ko) * 2007-03-08 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
TWI382253B (zh) * 2008-02-04 2013-01-11 Au Optronics Corp 主動陣列基板、液晶顯示面板及其製作方法
TWI332593B (en) 2008-06-02 2010-11-01 Au Optronics Corp Method for fabricating pixel structure
TWI343496B (en) * 2008-07-07 2011-06-11 Au Optronics Corp Method for fabricating pixel structure
TWI328862B (en) * 2008-07-07 2010-08-11 Au Optronics Corp Method for fabricating pixel structure
KR101513645B1 (ko) * 2008-09-17 2015-04-21 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
JP2010108957A (ja) * 2008-10-28 2010-05-13 Hitachi Displays Ltd 表示装置およびその製造方法
KR101490486B1 (ko) * 2008-11-13 2015-02-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8587639B2 (en) * 2008-12-11 2013-11-19 Alcatel Lucent Method of improved three dimensional display technique
JP5906571B2 (ja) * 2010-04-06 2016-04-20 ソニー株式会社 液晶表示装置、液晶表示装置の製造方法
TWI431388B (zh) 2010-12-15 2014-03-21 E Ink Holdings Inc 顯示裝置結構、電泳顯示器之顯示面板結構，以及顯示裝置製造方法
TWI486685B (zh) * 2012-12-28 2015-06-01 Ye Xin Technology Consulting Co Ltd 液晶顯示面板、薄膜電晶體基板及其製造方法
CN103309106B (zh) * 2013-07-10 2015-11-11 深圳市华星光电技术有限公司 彩色滤光阵列基板及其制造方法
CN104076550A (zh) * 2014-06-17 2014-10-01 京东方科技集团股份有限公司 彩膜阵列基板、显示装置及彩膜阵列基板的制作方法
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN105093735B (zh) * 2015-07-10 2018-04-20 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
US9634030B2 (en) * 2015-07-10 2017-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
CN107068719B (zh) * 2017-04-19 2019-07-30 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
US11114475B2 (en) * 2017-11-22 2021-09-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. IPS thin-film transistor array substrate and manufacturing method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594983B2 (ja) * 1987-11-10 1997-03-26 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2655941B2 (ja) * 1991-01-30 1997-09-24 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JPH08334748A (ja) * 1995-06-05 1996-12-17 Toppan Printing Co Ltd 液晶表示装置用電極基板の製造方法およびそれを用いた液晶表示装置
US6211928B1 (en) * 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
JP3663741B2 (ja) * 1996-05-22 2005-06-22 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置及びその製造方法
JPH10133012A (ja) 1996-11-05 1998-05-22 Nec Corp カラーフィルタの製造方法
KR100697903B1 (ko) * 1997-04-11 2007-03-20 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
KR100262402B1 (ko) 1997-04-18 2000-08-01 김영환 박막 트랜지스터 액정표시소자 및 그의 제조방법
JPH11190859A (ja) * 1997-12-26 1999-07-13 Toshiba Corp 液晶表示装置およびその製造方法
JPH11258634A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法
JPH11264995A (ja) * 1998-03-17 1999-09-28 Idemitsu Kosan Co Ltd 液晶表示装置の製造方法
US6255130B1 (en) 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US6503772B1 (en) * 1999-03-26 2003-01-07 Fuji Xerox Co., Ltd. Method of manufacturing a thin film transistor-integrated color filter
JP2001005038A (ja) 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
KR100685312B1 (ko) * 2000-02-25 2007-02-22 엘지.필립스 엘시디 주식회사 액정표시패널 및 그의 제조방법
JP3408491B2 (ja) * 2000-03-29 2003-05-19 株式会社東芝 液晶表示装置及びその製造方法
KR100765104B1 (ko) * 2000-07-31 2007-10-08 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP4993830B2 (ja) * 2000-11-11 2012-08-08 三星電子株式会社 反射型液晶表示装置及びその製造方法
JP4462775B2 (ja) * 2001-03-02 2010-05-12 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法及びそれを用いた液晶表示装置の製造方法
JP4728507B2 (ja) * 2001-06-08 2011-07-20 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
JP2002055363A (ja) 2002-02-20
KR20010109491A (ko) 2001-12-10
US7041522B2 (en) 2006-05-09
US20010048491A1 (en) 2001-12-06
US20050117082A1 (en) 2005-06-02
US6897927B2 (en) 2005-05-24
TW561304B (en) 2003-11-11
JP3564417B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
KR100475442B1 (ko) 컬러액정표시장치 및 그 제조방법
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
JP2001005038A (ja) 表示装置用薄膜トランジスタ基板及びその製造方法
JP2004310039A (ja) 液晶表示装置用アレイ基板とその製造方法
KR100628272B1 (ko) Ｃｏｔ형 액정표시소자의 제조방법
KR101107269B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101107265B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7781268B2 (en) Array substrate and display panel
JP5048914B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101012784B1 (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
JP2000098422A (ja) 液晶表示装置およびその製造方法
KR100961948B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
JP3662917B2 (ja) カラー液晶表示装置の製造方法
CN108701432B (zh) 显示面板用基板的制造方法
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101175562B1 (ko) 액정표시소자 및 그 제조방법
KR100631372B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101048698B1 (ko) 액정표시장치 및 그 제조방법
KR100864486B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100853207B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20050069536A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20050003708A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130213

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 16