JP3663741B2 - アクティブマトリックス型液晶表示装置及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタを用いたアクティブマトリックス型の液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、薄膜トランジスタ基板と、対向基板と、これらの基板間に電気光学的変調材料としてのＴＮ（ｔｗｉｓｔｅｄ ｎｅｍａｔｉｃ）液晶や強誘電性液晶等を狭持した構造のアクティブマトリクス型液晶表示装置（液晶パネル）が知られている。この液晶表示装置では、薄膜トランジスタ基板に、薄膜トランジスタ（ＴＦＴ）及びこれにより選択駆動される画素電極が設けられ、対向基板には対向電極が設けられている。
【０００３】
図１には従来の液晶表示装置の一例が示される（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。対向して設けた薄膜トランジスタ基板１０１と対向基板１０２との間に液晶１０３が封入されている。対向基板１０２には、クロム等の遮光膜からなるブラックマトリックス１０４、赤色・緑色・青色に染色されたゼラチンで形成された赤色・緑色・青色カラーフィルタ部１０５、１０６、１０７が形成されている。この上に保護絶縁膜１０８と透明導電膜からなる対向電極１０９が形成されている。一方、薄膜トランジスタ基板１０１には、その内側にゲート絶縁膜１１０、ゲート線１１１、ソース線１１２、層間絶縁膜１１３、及びコンタクトホール１１４等からなる薄膜トランジスタ１１５とこれにより選択駆動される透明導電膜からなる画素電極１１６が設けられている。画素電極１１６上、対向電極１０９上には、配向膜１１７、１１８が積層されラビング処理されている。なお、ソース線１１２上には保護膜となる絶縁膜１１９が形成されており、画素電極１１６の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線１１２を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易く、この為大型液晶パネルにおいては、ギャップ材（スペーサ）１２０を使用し均一性を保っている。
【０００４】
【発明が解決しようとする課題】
ところが上記従来技術には以下に述べる様な４つの問題がある。
【０００５】
第１は、薄膜トランジスタ基板と対向基板を張り合わせる場合、薄膜トランジスタ基板に形成された画素電極と、対向基板に形成されたカラーフィルタやブラックマトリックスとのアライメント余裕を大きく取る必要があることである。これにより開口率が大きく低下していた。この問題は、ブラックマトリックスを薄膜トランジスタ基板側に形成することでかなり改善できることが判っており、各社検討がなされている。（例えば特開平２−２０７２２２号公報には、ブラックマトリックスとなるべき遮光層を薄膜トランジスタ基板に形成する手法が開示されている。）
ブラックマトリックスを薄膜トランジスタ基板側に形成する場合、ブラックマトリックスを構成する材料としては、遮光材を添加したレジスト（ブラックレジスト）が最有力視されているが、これについても更に３つの課題が残されている。
【０００６】
課題１−１はＮａ等の汚染である。ブラックレジストの遮光材として、赤・緑・青の顔料を混ぜたものが知られているが、これらの顔料にはかなり多量の不純物が含まれており、中でも薄膜トランジスタのＮａ汚染による特性劣化が懸念されている。
【０００７】
課題１−２は配向不良である。上記の様なブラックレジストにおける、膜厚と遮光性の関係を図２に示す。これより充分な遮光性（光透過率１．５％以下、ＯＤ値１．８以上）を得る為には少なくとも１．５μｍ以上の膜厚が必要となることが判る。。この場合、その段差によってラビングがうまく出来なくなり、ブラックマトリックスのパターンに沿って、液晶の配向不良が発生する。一方比抵抗も重要である。なぜなら、画素電極間を渡る様なパターンを形成しようとする場合、その比抵抗は液晶に対して、充分高いことが要求されるからである。そして遮光性能と比抵抗は一般に相反しており、その両立が難しい。上記のブラックレジストにおける比抵抗は、膜厚にもよるが約１０⁸Ωｃｍであり、スペックを満たすものではない。
【０００８】
この他に配向不良の原因として考えられるのは、ブラックレジストの加工形状である。図３にその一例を示すが、オーバーハング構造になっており、庇の下の部分（図３の点Ａ）においては、ラビングされにくい状態になっている。
【０００９】
課題１−３は工程数の増大である。マスク枚数だけを考えても、薄膜トランジスタ基板側で必要となるマスク枚数は、１枚増加することになる。
【００１０】
第２は、紫外線による薄膜トランジスタの特性劣化である。図４は紫外線照射前後の薄膜トランジスタ特性を比較したものである。この様に紫外線を照射することにより、特性が劣化しているのが判る。薄膜トランジスタ基板と対向基板を張り合わせる場合、紫外線硬化型接着剤が良く使用される。また実際の使用においても、薄膜トランジスタは紫外線にさらされる為、信頼性を確保する上で大きな障害になっていた。
【００１１】
第３はスペーサである。もしスペーサをばらまく工程が省略できれば、スループットの向上とコスト低減を実現できる。
【００１２】
第４は、静電気対策用の配線のエッチングである。上記従来技術では説明しなかったが、薄膜トランジスタ基板を形成する場合、静電気による歩留りを防ぐ為、ゲート線のパターンを短絡しておき、最後に切り離す方法が用いられる。しかしながら、これにより工程数の増大が生じていた。
【００１３】
本発明は以上述べた技術的課題を解決するためになされたものであり、工程数を増やさずに、ブラックマトリックスを薄膜トランジスタ基板側に形成することが可能になる。またこれによる配向不良等も生じない。同様に、工程数を増やすことなく静電気対策用の配線をエッチングすることが可能になる。更に紫外線による薄膜トランジスタの特性劣化を防止し、スペーサをばらまく工程を省略可能ならしめるものである。
【００１４】
【課題を解決するための手段及び作用】
上記課題を解決するために請求項１、及び請求項２９の発明は、画素電極とブラックマトリックスの間に保護膜層を形成することを特徴とする。これにより、ブラックマトリックスの比抵抗が低い場合でも画質に影響を与えることがなくなった。
【００１５】
請求項２、及び請求項３０の発明は、請求項１、及び請求項２９のいずれかにおいて、ブラックマトリックスには遮光材を添加したレジスト膜が用いられていることを特徴とする。画素電極とブラックマトリックスの間に保護膜層を形成することにより、ブラックマトリックスの比抵抗が低い場合でも画質に影響を与えることがなくなった。また遮光材に使用されている顔料等からのＮａ汚染等が防止でき、有効な手段と言える。
【００１６】
請求項３、及び請求項３１の発明は、請求項２、及び請求項３０のいずれかにおいて、ブラックマトリックスにはカーボンを添加したレジスト膜が用いられていることを特徴とする。これにより遮光性を向上させ、ブラックマトリックスの膜厚を低減して配向不良を防止する。かつ画素電極とブラックマトリックスの間に保護膜層を形成することで、比抵抗が低いといった欠点を補うというものである。
【００１７】
請求項４、及び請求項３２の発明は、請求項３、及び請求項３１のいずれかにおいて、遮光材の中でカーボンの占める割合が５０ｗｔ％以上であることを特徴とする。
【００１８】
請求項５、及び請求項３３の発明は、請求項３、及び請求項３１のいずれかにおいて、遮光材の中でカーボンの占める割合が８０ｗｔ％以上であることを特徴とする。
【００１９】
請求項６、及び請求項３４の発明は、請求項３、及び請求項３１のいずれかにおいて、遮光材の中でカーボンの占める割合が１００ｗｔ％であることを特徴とする。
【００２０】
請求項７、及び請求項３５の発明は、ブラックマトリックスのパターンをマスクに、下部の保護膜層をエッチングすることで、ブラックマトリックスの形成と、画素電極上部の保護膜除去に必要なマスクを１枚で済ませるというものである。これにより、工程数の増大を最低限にとどめることが可能になる。
【００２１】
請求項８、及び請求項３６の発明は、請求項７、及び請求項３５のいずれかにおいて、保護膜層は異方性エッチングによりエッチングされることを特徴とする。これにより、ブラックマトリックスの加工形状に起因するラビング不良も防止できる。
【００２２】
請求項９及び請求項３７の発明は、請求項１から請求項８、及び請求項２９から請求項３６のいずれかにおいて、ブラックマトリックスのパターンがシール部にも形成されていることを特徴とする。これにより、ブラックマトリックスのパターンがシール部の保護膜の一部となり、信頼性が向上する。また、ブラックマトリックスのパターンをマスクに下層の保護膜をエッチングしたとしても、配線が露出することがない。
【００２３】
請求項１０及び請求項３８の発明は、請求項１から請求項８、及び請求項２９から請求項３６のいずれかにおいて、
薄膜トランジスタ基板と対向基板を張り合わせる際に目印となるパターンが、前記ブラックマトリックスにより形成されていることを特徴とする。
【００２４】
これにより、薄膜トランジスタ基板のほぼ全面をブラックマトリックス材料が覆っていても、薄膜トランジスタ基板と対向基板を張り合わせる際に、不都合は生じない。
【００２５】
請求項１１及び請求項３９の発明は、請求項１から請求項８、及び請求項２９から請求項３６のいずれかにおいて、アクティブマトリックス型液晶表示装置にはドライバーが内蔵されており、かつ前記ブラックマトリックスのパターンがドライバー部にも形成されていることを特徴とする。これにより、ブラックマトリックスのパターンがドライバー部の保護膜の一部となり、信頼性が向上する。また、ブラックマトリックスのパターンをマスクに下層の保護膜をエッチングしたとしても、配線が露出することがない。
【００２６】
請求項１２、及び請求項４０の発明は、薄膜トランジスタ上に紫外線遮光層を形成し、特性の劣化を防止しようとするものである。
【００２７】
請求項１３、及び請求項４１の発明は、ブラックマトリックスが薄膜トランジスタ上の紫外線遮光層を兼ねることを特徴とする。従って、紫外線遮光層を形成することによる工程数の増大を防ぐことが可能になる。
【００２８】
請求項１４、及び請求項４２の発明は、ブラックマトリックスがスペーサを兼ねていることを特徴とする。これにより、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。
【００２９】
請求項１５、及び請求項４３の発明は、ブラックマトリックスと、その上層に形成された絶縁膜からなるパターンがスペーサを兼ねていることを特徴とする。
【００３０】
請求項１６、及び請求項４４の発明は、ブラックマトリックスと、その下層に形成された保護膜からなるパターンがスペーサを兼ねていることを特徴とする。
【００３１】
請求項１７、及び請求項４５の発明は、請求項１４から請求項１６、及び請求項４２から請求項４４のいずれかにおいて、スペーサを兼ねるパターンが、ソース線方向にのみ形成されていることを特徴とする。スペーサとなるパターンが画素の四方に形成された場合、液晶の注入が困難になる可能性がある。そこでソース線方向にのみスペーサとなるパターンを形成することで、それを防止できる。
【００３２】
請求項１８、及び請求項４６の発明は、請求項１７及び請求項４５のいずれかにおいて、ゲート線方向のブラックマトリックスはゲート線或いは容量線が兼ねることを特徴とする。これにより、ゲート線方向のブラックマトリックスを別に形成する必要がなく、コストの増大を引き起こさない。
【００３３】
請求項１９、及び請求項４７の発明は、請求項１７から請求項１８、及び請求項４５から請求項４６のいずれかにおいて、液晶の注入口はソース線方向に形成されていることを特徴とする。スペーサを兼ねるパターンが、ソース線方向にのみ形成されていることから、液晶の注入口がソース線方向にあると液晶の注入を短時間に且つ歩留り良く行うことができる。
【００３４】
請求項２０、及び請求項４８の発明は、請求項１４から請求項１６、及び請求項４２から請求項４４のいずれかにおいて、スペーサを兼ねるパターンが、ゲート線方向にのみ形成されていることを特徴とする。スペーサとなるパターンが画素の四方に形成された場合、液晶の注入が困難になる可能性がある。そこでゲート線方向にのみスペーサとなるパターンを形成することで、それを防止できる。
【００３５】
請求項２１、及び請求項４９の発明は、請求項２０及び請求項４８のいずれかにおいて、ゲート線方向のブラックマトリックスはゲート線或いはソース線が兼ねることを特徴とする。これにより、ソース線方向のブラックマトリックスを別に形成する必要がなく、コストの増大を引き起こさない。
【００３６】
請求項２２、及び請求項５０の発明は、請求項２０から請求項２１、及び請求項４８から請求項４９のいずれかにおいて、液晶の注入口はゲート線方向に形成されていることを特徴とする。スペーサを兼ねるパターンが、ゲート線方向にのみ形成されていることから、液晶の注入口がゲート線方向にあると液晶の注入を短時間に且つ歩留り良く行うことができる。
【００３７】
請求項２３、及び請求項５１の発明は、画素電極上に、ブラックマトリックスが設けられ、このパターンをマスクにして、下部に形成された静電気対策用の配線を切り放すことを特徴とする。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスは画素電極上の周辺部を遮光する為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。
【００３８】
請求項２４、及び請求項５２の発明は、画素電極上に、保護膜のパターンが設けられ、このパターンをマスクにして、下部に形成された静電気対策用の配線を切り放すことを特徴とする。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方保護膜のパターンは画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、保護膜のパターンが形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。
【００３９】
請求項２５、及び請求項５３の発明は、画素電極上に、保護膜層が形成され、更にこの上層にブラックマトリックスが設けられ、保護膜層がブラックマトリックスのパターンに対して自己整合的にエッチングされ、更にこのパターンをマスクにして、下部に形成された静電気対策用の配線を切り放すことを特徴とする。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスや保護膜のパターンは、画素電極上の周辺部を遮光したり画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。
【００４０】
請求項２６、及び請求項５４の発明は、ソース線或いは画素電極を接続する為のコンタクトホールを開口する際、静電気対策用の配線の一部を露出させ、この後画素電極上に設けられた、ブラックマトリックスのパターンをマスクにして、静電気対策用の配線を切り放すことを特徴とする。静電気対策用の配線は、通常ゲート線で行われるが、この上には層間絶縁膜が形成されている。従って後の切り放し工程を考えた場合、コンタクトホールを開口する際、静電気対策用の配線の一部を露出させておいた方が、無理なく切り放すことができる。また、静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスは画素電極上の周辺部を遮光する為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。
【００４１】
請求項２７、及び請求項５５の発明は、ソース線或いは画素電極を接続する為のコンタクトホールを開口する際、静電気対策用の配線の一部を露出させ、この後画素電極上に設けられた、保護膜のパターンをマスクにして、静電気対策用の配線を切り放すことを特徴とする。静電気対策用の配線は、通常ゲート線で行われるが、この上には層間絶縁膜が形成されている。従って後の切り放し工程を考えた場合、コンタクトホールを開口する際、静電気対策用の配線の一部を露出させておいた方が、無理なく切り放すことができる。また、静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方保護膜のパターンは画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、保護膜のパターンが形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。
【００４２】
請求項２８、及び請求項５６の発明は、ソース線或いは画素電極を接続する為のコンタクトホールを開口する際、静電気対策用の配線の一部を露出させ、この後画素電極上に設けられた、保護膜のパターンをマスクにして、静電気対策用の配線を切り放すことを特徴とする。静電気対策用の配線は、通常ゲート線で行われるが、この上には層間絶縁膜が形成されている。従って後の切り放し工程を考えた場合、コンタクトホールを開口する際、静電気対策用の配線の一部を露出させておいた方が、無理なく切り放すことができる。また、静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスや保護膜のパターンは、画素電極上の周辺部を遮光したり画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。
【００４３】
請求項５７の発明は、請求項１から請求項５６のいずれかにおいて、薄膜トランジスタは多結晶シリコン薄膜トランジスタであることを特徴とするアクティブマトリックス型液晶表示装置及びその製造方法。
【００４４】
請求項５８の発明は、請求項５７において、前記多結晶シリコン薄膜トランジスタは、６００℃以下のプロセスで形成した多結晶シリコン薄膜トランジスタであることを特徴とする。
【００４５】
請求項５９の発明は、請求項５７において、前記多結晶シリコン薄膜トランジスタは、４５０℃以下のプロセスで形成した多結晶シリコン薄膜トランジスタであることを特徴とする。
【００４６】
【発明の実施の形態】
以下本発明の実施例について図面を用いて詳しく説明する。
【００４７】
（実施例１）
本発明の第１の実施例を図５を用いて詳しく説明する。図５は、薄膜トランジスタ基板の画素電極上に保護膜層が形成され、更にこの上層にブラックマトリックスが設けられたアクティブマトリックス型液晶表示装置の一例を示す構造断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【００４８】
薄膜トランジスタ基板５０１の内側に、チャネル領域５０２、ソース領域５０３、ドレイン領域５０４、ゲート絶縁膜５０５、ゲート線５０６、層間絶縁膜５０７、コンタクトホール５０８、及びソース線５０９等からなる薄膜トランジスタ５１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極５１１が設けられている。
【００４９】
ソース線５０９上には保護膜となる絶縁膜５１２が形成されている。ただし画素電極５１１の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線５０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。
【００５０】
更に保護膜５１２上には、画素電極５１１間の隙間を遮光する形でブラックマトリックス５１３が形成されている。
【００５１】
ブラックマトリックス材料としては、例えばレジスト内に赤色、緑色、青色等の顔料を分散した顔料分散型のブラックレジスト等を用いることができる。レジストに分散する顔料としては、特に制限されないが、例えば赤色系顔料としてはペリレン系、アントラキノン系、ジアントラキノン系、アゾ系、ジアゾ系、キナクリドン系、アントラセン系等の顔料が挙げられる。また緑色系顔料としてはハロゲン化フタロシアニン系等の顔料が挙げられる。また青色系顔料としては、金属フタロシアニン系、インダンスロン系、インドフェノール系等の顔料が挙げられる。この他にも、紫色系、黄色系、シアニン系及びマゼンタ系の顔料等を併用することも可能である。また本実施例のブラックレジストはネガ型のみならずポジ型でもよく、ネガ型のレジストとしては、例えば溶剤（エチル−３−エトキシプロピオネート、メトキシプロピルアセテート、シクロヘキサン、３−メトキシブチルアセテート等）と樹脂（メタクリル樹脂等）とモノマー（多感能アクリルモノマー等）とから成るもの等が考えられる。
【００５２】
ブラックマトリックスの膜厚としては、たとえば１．３μｍ〜２．０μｍ程度が考えられる。
【００５３】
従来においては、このブラックマトリックスは、クロム等からなる遮光膜により形成されていた。このため、応力によるクラックが生じたり、クロム等の反射によるギラツキが生じる等の問題があった。これに対して、本実施例では、ブラックマトリックスが色素を添加した絶縁膜により形成されているため、このようなクラックが生じたり、ギラツキが生じたりすることがない。
【００５４】
また本実施例によれば、画素電極及びゲート線との間の寄生容量の問題が生じないため、画質の低下等を防止できる。
【００５５】
薄膜トランジスタ基板５０１は対向基板５１４と張り合わされ、その間に液晶５１５が封入されている。
【００５６】
対向基板５１４には、赤色・緑色・青色に染色されたゼラチンで形成された赤色・緑色・青色カラーフィルタ部５１６、５１７、５１８が形成されている。染色媒体（被染色体）としては、ゼラチン以外に、カゼイン、フィッシュグリュー、ポリビニルアルコール、ポリビニルピロビドン、ポリビニルアルコール、ポリイミド、ポリアミド、ポリ尿素、ポリウレタン、ポリケイヒ酸、アクリル樹脂及びそれらの誘導体等を使用できる。また染色液としては酸性染料、反応性染料等を用いることができ、赤色の染色液としてはカヤノールミーリングレッドＲＳ（日本化薬製）＋酢酸＋水、緑色の染色液としてはブリリアントインドブルー（ヘキスト製）＋スミノールイエローＭＲ（住友化学製）＋酢酸＋水、青色の染料液としてはカヤノールサヤニン６Ｂ（日本化薬製）＋酢酸＋水を用いることができる。但し染料液はこれらに限られるものではない。染色法により着色層（カラーフィルタ）を形成する手法としては種々のものがある。一般的には、例えば染色媒体を露光・現像によりパターニングし、その後、赤色の染色液に浸し赤色の着色層を形成する。青色、緑色の着色層も同様である。
【００５７】
この上に保護絶縁膜５１９と透明導電膜からなる対向電極５２０が形成されている。
【００５８】
画素電極５１１上と対向電極５２０上には、配向膜５２１、５２２が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易く、この為大型液晶パネルにおいては、ギャップ材（スペーサ）５２３を使用し均一性を保っている。
本発明によれば、画素電極とブラックマトリックスの間に保護膜層を形成することで、ブラックマトリックスの比抵抗が低い場合でも画質に影響を与えることがなくなった。また本実施例の様に、ブラックマトリックス材料として、顔料分散型のブラックレジストを用いる場合には、保護膜層により顔料等からのＮａ汚染等も防止できる。
【００５９】
（実施例２）
本発明の第２の実施例を図６を用いて詳しく説明する。
【００６０】
第２の実施例は、第１の実施例と同様に、薄膜トランジスタ基板の画素電極上に保護膜層が形成され、更にこの上層にブラックマトリックスが設けられたアクティブマトリックス型液晶表示装置の一例を示すものである。第１の実施例と異なるのは、ブラックマトリックス材料として少なくともカーボンを遮光材として用いたブラックレジスト等を使用している点である。
【００６１】
従って図６においては、薄膜トランジスタ基板のみの断面図を示し、対向基板或いは液晶素子部分の図は省略する。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【００６２】
薄膜トランジスタ基板６０１の内側に、チャネル領域６０２、ソース領域６０３、ドレイン領域６０４、ゲート絶縁膜６０５、ゲート線６０６、層間絶縁膜６０７、コンタクトホール６０８、及びソース線６０９等からなる薄膜トランジスタ６１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極６１１が設けられている。ソース線６０９上には保護膜となる絶縁膜６１２が形成されている。ただし画素電極６１１の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線６０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。更に保護膜６１２上には、画素電極６１１間の隙間を遮光する形でブラックマトリックス６１３が形成されている。
【００６３】
ブラックマトリックス材料としては、例えばレジスト内に赤色、緑色、青色等の顔料を分散した顔料分散型のブラックレジストに更にカーボンを添加したもの等を用いることができる。レジストに分散する顔料や、溶剤等については実施例１で既に述べて有るのでここでは省略する。
【００６４】
カーボンを添加したブラックレジストは遮光性に優れている為、ブラックマトリックスの膜厚を薄くすることが可能であり、たとえば０．５μｍ程度にまで薄
【００６５】
膜化が可能である。従って【発明が解決しようとする課題】の項で述べた配向不良を大幅に低減できる。
【００６６】
これまでカーボンを添加したブラックレジストは、比抵抗が１０⁶Ωｃｍ程度と極端に低いのが欠点とされていた。しかし本発明によれば、画素電極とブラックマトリックスの間に保護膜層を形成することで、その欠点を克服した。また、保護膜層により顔料等からのＮａ汚染等も防止できる。
【００６７】
ブラックレジストにおけるカーボンの添加量としては、各々のパネルで最適値が異なり、これが幾つであっても本発明の主旨を逸しない。ただし、一般的にはブラックレジスト中の遮光成分に対して、たとえば５０ｗｔ％以上が望ましい。更に言えば、８０ｗｔ％以上が望ましく、１００ｗｔ％のものが理想的である。
【００６８】
（実施例３）
本発明の第３の実施例を図７を用いて詳しく説明する。
【００６９】
第３の実施例は、第１の実施例と同様に、薄膜トランジスタ基板の画素電極上に保護膜層が形成され、更にこの上層にブラックマトリックスが設けられたアクティブマトリックス型液晶表示装置の一例を示すものである。第１の実施例と異なるのは、保護膜層がブラックマトリックスのパターンに対して自己整合的にエッチングされている点である。従って図７においては、薄膜トランジスタ基板のみの断面図を示し、対向基板或いは液晶素子部分の図は省略する。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【００７０】
薄膜トランジスタ基板７０１の内側に、チャネル領域７０２、ソース領域７０３、ドレイン領域７０４、ゲート絶縁膜７０５、ゲート線７０６、層間絶縁膜７０７、コンタクトホール７０８、及びソース線７０９等からなる薄膜トランジスタ７１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極７１１が設けられている。ソース線７０９上には保護膜となる絶縁膜７１２が形成されている。ただし画素電極７１１の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線７０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。更に保護膜７１２上には、画素電極７１１間の隙間を遮光する形でブラックマトリックス７１３が形成されている。
【００７１】
ここで前記保護膜７１２は、ブラックマトリックス７１３のパターンに対して自己整合的にエッチングされている。これまで保護膜７１２と、ブラックマトリックス７１３のパターンは別々に形成されており、これによって工程数の増大とコストの上昇が生じていたが、本発明によりマスク枚数を１枚減らすことが可能となった。
【００７２】
ブラックマトリックス材料としては、例えばレジスト内に赤色、緑色、青色等の顔料を分散した顔料分散型のブラックレジストや、これに更にカーボンを添加したもの等を用いることができる。レジストに分散する顔料や、溶剤等については実施例１、実施例２で既に述べて有るのでここでは省略する。
【００７３】
（実施例４）
本発明の第４の実施例を図８を用いて詳しく説明する。
【００７４】
第４の実施例は、第３の実施例と同様に、薄膜トランジスタ基板の画素電極上に保護膜層が形成され、更にこの上層にブラックマトリックスが設けられたアクティブマトリックス型液晶表示装置において、保護膜層がブラックマトリックスのパターンに対して自己整合的にエッチングされたアクティブマトリックス型液晶表示装置の一例を示すものである。第３の実施例と異なるのは、保護膜層のエッチングが異方性エッチング法により行われている点である。従って図８においては、薄膜トランジスタ基板のみの断面図を示し、対向基板或いは液晶素子部分の図は省略する。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【００７５】
薄膜トランジスタ基板８０１の内側に、チャネル領域８０２、ソース領域８０３、ドレイン領域８０４、ゲート絶縁膜８０５、ゲート線８０６、層間絶縁膜８０７、コンタクトホール８０８、及びソース線８０９等からなる薄膜トランジスタ８１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極８１１が設けられている。ソース線８０９上には保護膜となる絶縁膜８１２が形成されている。ただし画素電極８１１の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線８０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。更に保護膜８１２上には、画素電極８１１間の隙間を遮光する形でブラックマトリックス８１３が形成されている。
【００７６】
ここで前記保護膜８１２は、たとえばＣＨＦ₃ガスを用いたＲＩＥ等により、ブラックマトリックス８１３のパターンに対して自己整合的にエッチングされている。これまで保護膜８１２と、ブラックマトリックス８１３のパターンは別々に形成されており、これによって工程数の増大とコストの上昇が生じていたが、本発明によりマスク枚数を１枚減らすことが可能となった。
【００７７】
更に本発明を用いた場合の、ブラックレジストの周辺部分の断面形状を図９に示すが、図９の点Ａ部分が従来の様にオーバーハング構造になっていない為、ラビング不良が起き難い状態になっている。これにより配向不良が減少し、歩留りを大幅に改善できた。
【００７８】
本実施例では異方性エッチングの方法として、ＣＨＦ₃ガスを用いたＲＩＥを挙げたが、これがＣＨＦ₃ガス以外の他のエッチングガスであったとしても本発明の主旨を逸しない。またたとえばＲＩＥ以外の、たとえばイオンミキシング法等の他のエッチング法を用いたとしても本発明の主旨を逸しない。
【００７９】
（実施例５）
本発明の第５の実施例を図１０を用いて詳しく説明する。
【００８０】
第５の実施例は、ブラックマトリックスのパターンがシール部にも設けられたアクティブマトリックス型液晶表示装置の一例を示すものである。
【００８１】
図１０は薄膜トランジスタ基板の平面図であるが、大きく言って表示領域１００１、端子部１００２、シール部１００３に分けられる。ブラックマトリックスを薄膜トランジスタ基板側に形成する場合、従来は表示領域のみに形成していた。これを少なくともシール部も覆う様にすることで、ブラックマトリックスのパターン１００４がシール部の保護膜の一部となり、信頼性の向上に寄与する。また、ブラックマトリックスのパターンをマスクに下層の保護膜をエッチングしたとしても、シール部を横切る配線が露出することがない。
【００８２】
（実施例６）
本発明の第６の実施例を図１１を用いて詳しく説明する。
【００８３】
第６の実施例は、薄膜トランジスタ基板と対向基板を張り合わせる際に目印となるパターンが、ブラックマトリックスにより形成されているアクティブマトリックス型液晶表示装置の一例を示すものである。
【００８４】
図１１は薄膜トランジスタ基板の平面図であるが、大きく言って表示領域１１０１、端子部１１０２、シール部１１０３に分けられる。ブラックマトリックスを薄膜トランジスタ基板側に形成するにあたり、ブラックマトリックスのパターンがパネル全体を覆う様にすることで、ブラックマトリックスのパターンが保護膜の一部となり、信頼性が向上する。また、ブラックマトリックスのパターンをマスクに下層の保護膜をエッチングしたとしても、シール部を横切る配線が露出することがない。しかしこの方法では、薄膜トランジスタ基板と対向基板を張り合わせる際のアライメントが困難になる。そこでブラックマトリックスのパターンにより、目印となるパターン１１０４を設けることでこの問題を解決した。
【００８５】
（実施例７）
本発明の第７の実施例を図１２を用いて詳しく説明する。
【００８６】
第７の実施例は、ドライバーが内蔵されたアクティブマトリックス型液晶表示装置において、ブラックマトリックスのパターンがドライバー部にも設けられたアクティブマトリックス型液晶表示装置の一例を示すものである。
【００８７】
図１２はドライバーを内蔵した薄膜トランジスタ基板の平面図であるが、大きく言って表示領域１２０１、ドライバー部１２０２、シール部１２０３に分けられる。ブラックマトリックスを薄膜トランジスタ基板側に形成する場合、従来は表示領域のみに形成していた。これをドライバー部も覆う様にすることで、ブラックマトリックスのパターン１２０４がドライバー部の保護膜の一部となり、信頼性が向上する。また、ブラックマトリックスのパターンをマスクに下層の保護膜をエッチングしたとしても、シール部を横切る配線が露出することがない。
【００８８】
（実施例８）
本発明の第８の実施例を図１３を用いて詳しく説明する。
【００８９】
第８の実施例は、薄膜トランジスタ上に紫外線遮光層を形成した、アクティブマトリックス型液晶表示装置であり、これにより特性の劣化を防止しようとするものである。図１３はその一例を示す構造断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【００９０】
薄膜トランジスタ基板１３０１の内側に、チャネル領域１３０２、ソース領域１３０３、ドレイン領域１３０４、ゲート絶縁膜１３０５、ゲート線１３０６、層間絶縁膜１３０７、コンタクトホール１３０８、及びソース線１３０９等からなる薄膜トランジスタ１３１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極１３１１が設けられている。
【００９１】
ソース線１３０９上には保護膜となる絶縁膜１３１２が形成されている。ただし画素電極１３１１の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線１３０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。
【００９２】
更に保護膜１３１２上には、薄膜トランジスタ１３１０を覆う形で紫外線遮光層１３１３が形成されている。本実施例によれば、紫外線遮光層により薄膜トランジスタに照射される紫外線の強度を大幅に低減でき、これにより、信頼性を向上させることができる。
【００９３】
薄膜トランジスタ基板１３０１は対向基板１３１４と張り合わされ、その間に液晶１３１５が封入されている。対向基板１３１４には、酸化クロム等の遮光膜からなるブラックマトリックス１３１６、赤色・緑色・青色に染色されたゼラチンで形成された赤色・緑色・青色カラーフィルタ部１３１７、１３１８、１３１９が形成されている。
【００９４】
この上に保護絶縁膜１３２０と透明導電膜からなる対向電極１３２１が形成されている。画素電極１３１１上と対向電極１３２１上には、配向膜１３２２、１３２３が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易く、この為大型液晶パネルにおいては、ギャップ材（スペーサ）１３２４を使用し均一性を保っている。
【００９５】
（実施例９）
本発明の第９の実施例を図１４を用いて詳しく説明する。
【００９６】
第９の実施例は、第８の実施例と同様に、薄膜トランジスタ上に紫外線遮光層を形成した、アクティブマトリックス型液晶表示装置であり、これにより特性の劣化を防止しようとするものである。第８の実施例と異なるのは、ブラックマトリックスが前記紫外線遮光層を兼ねている点である。図１４はその一例を示す構造断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【００９７】
薄膜トランジスタ基板１４０１の内側に、チャネル領域１４０２、ソース領域１４０３、ドレイン領域１４０４、ゲート絶縁膜１４０５、ゲート線１４０６、層間絶縁膜１４０７、コンタクトホール１４０８、及びソース線１４０９等からなる薄膜トランジスタ１４１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極１４１１が設けられている。
【００９８】
ソース線１４０９上には保護膜となる絶縁膜１４１２が形成されている。ただし画素電極１４１１の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線１４０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。
【００９９】
更に保護膜１４１２上には、画素電極１４１１間の隙間を遮光する形でブラックマトリックス１４１３が形成されている。このパターンが薄膜トランジスタ１４１０を覆っており、紫外線遮光層の役割も果たしている。本実施例によれば、このブラックマトリックスのパターンにより薄膜トランジスタに照射される紫外線の強度を大幅に低減でき、これにより、信頼性を向上させることができる。
【０１００】
薄膜トランジスタ基板１４０１は対向基板１４１４と張り合わされ、その間に液晶１４１５が封入されている。対向基板１４１４には、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部１４１６、１４１７、１４１８が形成されている。
【０１０１】
この上に保護絶縁膜１４１９と透明導電膜からなる対向電極１４２０が形成されている。画素電極１４１１上と対向電極１４２０上には、配向膜１４２１、１４２２が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易く、この為大型液晶パネルにおいては、ギャップ材（スペーサ）１４２３を使用し均一性を保っている。
【０１０２】
（実施例１０）
本発明の第１０の実施例を図１５を用いて詳しく説明する。
【０１０３】
第１０の実施例は、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ねていることを特徴とするアクティブマトリックス型液晶表示装置である。図１５はその一例を示す構造断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０１０４】
薄膜トランジスタ基板１５０１の内側に、チャネル領域１５０２、ソース領域１５０３、ドレイン領域１５０４、ゲート絶縁膜１５０５、ゲート線１５０６、層間絶縁膜１５０７、コンタクトホール１５０８、及びソース線１５０９等からなる薄膜トランジスタ１５１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極１５１１が設けられている。画素電極１５１１上には、画素電極１５１１間の隙間を遮光する形でブラックマトリックス１５１２が形成されており、同時にスペーサの役割も果たしている。
【０１０５】
本実施例によれば、ブラックマトリックスがスペーサを兼ねることにより、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。
【０１０６】
薄膜トランジスタ基板１５０１は対向基板１５１３と張り合わされ、その間に液晶１５１４が封入されている。対向基板１５１３には、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部１５１５、１５１６、１５１７が形成されている。この上に保護絶縁膜１５１８と透明導電膜からなる対向電極１５１９が形成されている。画素電極１５１１上と対向電極１５１９上には、配向膜１５２０、１５２１が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、ブラックマトリックスのパターンがスペーサの役割を果たしている為、均一性が保たれている。
【０１０７】
（実施例１１）
本発明の第１１の実施例を図１６を用いて詳しく説明する。
【０１０８】
第１１の実施例は、第１０の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ねていることを特徴とするアクティブマトリックス型液晶表示装置である。第１０の実施例と異なるのは、ブラックマトリックス上に絶縁膜が形成され、この絶縁膜がブラックマトリックスと共にスペーサの役割をする点である。図１６はその一例を示す構造断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０１０９】
薄膜トランジスタ基板１６０１の内側に、チャネル領域１６０２、ソース領域１６０３、ドレイン領域１６０４、ゲート絶縁膜１６０５、ゲート線１６０６、層間絶縁膜１６０７、コンタクトホール１６０８、及びソース線１６０９等からなる薄膜トランジスタ１６１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極１６１１が設けられている。画素電極１６１１上には、画素電極１６１１間の隙間を遮光する形でブラックマトリックス１６１２が形成されており、更にこの上に絶縁膜１６１３が形成されている。この絶縁膜がブラックマトリックスと共にスペーサの役割を果たしている。
【０１１０】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックス上に絶縁膜を形成することにより、ブラックマトリックス材料の比抵抗が低い場合でも、画質に悪影響を及ぼすことがない。
【０１１１】
薄膜トランジスタ基板１６０１は対向基板１６１４と張り合わされ、その間に液晶１６１５が封入されている。対向基板１６１４には、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部１６１６、１６１７、１６１８が形成されている。この上に保護絶縁膜１６１９と透明導電膜からなる対向電極１６２０が形成されている。画素電極１６１１上と対向電極１６２０上には、配向膜１６２１、１６２２が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、絶縁膜とブラックマトリックスからなるパターンがスペーサの役割を果たしている為、均一性が保たれている。
【０１１２】
（実施例１２）
本発明の第１２の実施例を図１７を用いて詳しく説明する。
【０１１３】
第１２の実施例は、第１０の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ねていることを特徴とするアクティブマトリックス型液晶表示装置である。第１０の実施例と異なるのは、ブラックマトリックスの下層に絶縁膜が形成され、この絶縁膜がブラックマトリックスと共にスペーサの役割をする点である。図１７はその一例を示す構造断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０１１４】
薄膜トランジスタ基板１７０１の内側に、チャネル領域１７０２、ソース領域１７０３、ドレイン領域１７０４、ゲート絶縁膜１７０５、ゲート線１７０６、層間絶縁膜１７０７、コンタクトホール１７０８、及びソース線１７０９等からなる薄膜トランジスタ１７１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極１７１１が設けられている。ソース線１７０９上には保護膜となる絶縁膜１７１２が形成されている。ただし画素電極１７１１の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線１７０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。更に保護膜１７１２上には、画素電極１７１１間の隙間を遮光する形でブラックマトリックス１７１３が形成されている。このブラックマトリックス１７１３が保護膜１７１２と共にスペーサの役割を果たしている。
【０１１５】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスの下層に絶縁膜を形成することにより、ブラックマトリックス材料の比抵抗が低い場合でも、画質に悪影響を及ぼすことがない。
【０１１６】
薄膜トランジスタ基板１７０１は対向基板１７１４と張り合わされ、その間に液晶１７１５が封入されている。対向基板１７１４には、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部１７１６、１７１７、１７１８が形成されている。この上に保護絶縁膜１７１９と透明導電膜からなる対向電極１７２０が形成されている。画素電極１７１１上と対向電極１７２０上には、配向膜１７２１、１７２２が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、絶縁膜とブラックマトリックスからなるパターンがスペーサの役割を果たしている為、均一性が保たれている。
【０１１７】
（実施例１３）
本発明の第１３の実施例を図１８を用いて詳しく説明する。
【０１１８】
第１３の実施例は、第１０の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ねていることを特徴とするアクティブマトリックス型液晶表示装置である。第１０の実施例と異なるのは、ブラックマトリックスがソース線方向にのみ形成されている点である。図１８はその一例を示す構造断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０１１９】
薄膜トランジスタ基板１８０１の内側に、チャネル領域１８０２、ソース領域１８０３、ドレイン領域１８０４、ゲート絶縁膜１８０５、ゲート線１８０６、層間絶縁膜１８０７、コンタクトホール１８０８、及びソース線１８０９等からなる薄膜トランジスタ１８１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極１８１１が設けられている。画素電極１８１１上には、ソース線１８０９に沿った画素電極１８１１間の隙間を遮光する形でブラックマトリックス１８１２が形成されており、スペーサの役割も果たしている。
【０１２０】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをゲート線に沿った方向にも形成した場合、画素電極１８１１の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ソース線方向にのみ形成することにより、この問題を解決した。
【０１２１】
薄膜トランジスタ基板１８０１は対向基板１８１３と張り合わされ、その間に液晶１８１４が封入されている。対向基板１８１３には、クロム等の遮光膜からなり、少なくともゲート線方向に沿って形成されたブラックマトリックス１８１５、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部１８１６、１８１７、１８１８が形成されている。この上に保護絶縁膜１８１９と透明導電膜からなる対向電極１８２０が形成されている。画素電極１８１１上と対向電極１８２０上には、配向膜１８２１、１８２２が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、ブラックマトリックスからなるパターンがスペーサの役割を果たしている為、均一性が保たれている。
【０１２２】
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例１１或いは実施例１２で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０１２３】
（実施例１４）
本発明の第１４の実施例を図１９を用いて詳しく説明する。
【０１２４】
第１４の実施例は、第１３の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成され、このブラックマトリックスのパターンがスペーサを兼ねており、且つこのブラックマトリックスがソース線方向にのみ形成されていることを特徴とするアクティブマトリックス型液晶表示装置である。第１３の実施例と異なるのは、ゲート線方向のブラックマトリックスは、ゲート線或いは容量線が兼ねている点である。図１９はその一例を示す平面図である。
【０１２５】
薄膜トランジスタ基板の内側に、チャネル領域１９０２、ソース領域１９０３、ドレイン領域１９０４、ゲート絶縁膜、ゲート線１９０６、層間絶縁膜、コンタクトホール１９０８、及びソース線１９０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極１９１１が設けられている。画素電極１９１１上には、ソース線１９０９に沿った画素電極１９１１間の隙間を遮光する形でブラックマトリックス１９１２が形成されており、スペーサの役割も果たしている。また画素電極１９１１上は、ゲート線１９０６とオーバーラップしており、ゲート線がブラックマトリックスの一部を兼ねている。
【０１２６】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをゲート線に沿った方向にも形成した場合、画素電極１９１１の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ソース線方向にのみ形成することにより、この問題を解決した。更にこの時、ゲート線或いは容量線が、ゲート線方向のブラックマトリックスを兼ねることにより、ゲート線方向のブラックマトリックスのみ別に形成する必要がなくなり、コストの増大を引き起こさない。
【０１２７】
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例１１或いは実施例１２で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０１２８】
また本実施例ではゲート線がブラックマトリックスの一部を兼ねている場合について説明したが、容量線がブラックマトリックスの一部を担っていても本発明の主旨を逸しない。
【０１２９】
（実施例１５）
本発明の第１５の実施例を図２０を用いて詳しく説明する。
【０１３０】
第１５の実施例は、第１３及び第１４の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成され、このブラックマトリックスのパターンがスペーサを兼ねており、且つこのブラックマトリックスがソース線方向にのみ形成されていることを特徴とするアクティブマトリックス型液晶表示装置である。第１３及び第１４の実施例と異なるのは、液晶の注入口がソース線方向に形成されている点である。図２０はその一例を示す薄膜トランジスタ基板の平面図であるが、表示領域２００１、端子部２００２、シール部２００３に分けられる。またスペーサを兼ねるブラックマトリックス２００４がソース線方向に形成されている。シール部にはシール材２００６が塗られ、ここでは図示しないが、対向基板と張り合わせられることになる。この時、点Ａが液晶の注入口になる。
【０１３１】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをゲート線に沿った方向にも形成した場合、画素電極の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ソース線方向にのみ形成することにより、この問題を解決した。更にこの時、液晶の注入口がソース線方向にあると液晶の注入を短時間に且つ歩留り良く行うことができる。
【０１３２】
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例１１或いは実施例１２で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０１３３】
（実施例１６）
本発明の第１６の実施例を図２１を用いて詳しく説明する。
【０１３４】
第１６の実施例は、第１０の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ねていることを特徴とするアクティブマトリックス型液晶表示装置である。第１０の実施例と異なるのは、ブラックマトリックスがゲート線方向にのみ形成されている点である。図２１はその一例を示す平面図である。
【０１３５】
薄膜トランジスタ基板の内側に、チャネル領域２１０２、ソース領域２１０３、ドレイン領域２１０４、ゲート絶縁膜、ゲート線２１０６、層間絶縁膜、コンタクトホール２１０８、及びソース線２１０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極２１１１が設けられている。画素電極２１１１上には、ゲート線２１０６に沿った画素電極２１１１間の隙間を遮光する形でブラックマトリックス２１１２が形成されており、スペーサの役割も果たしている。
【０１３６】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをソース線に沿った方向にも形成した場合、画素電極２１１１の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ゲート線方向にのみ形成することにより、この問題を解決した。
【０１３７】
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例１１或いは実施例１２で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０１３８】
（実施例１７）
本発明の第１７の実施例を図２２を用いて詳しく説明する。
【０１３９】
第１７の実施例は、第１６の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成され、このブラックマトリックスのパターンがスペーサを兼ねており、且つこのブラックマトリックスがゲート線方向にのみ形成されていることを特徴とするアクティブマトリックス型液晶表示装置である。第１６の実施例と異なるのは、ソース線方向のブラックマトリックスは、ゲート線或いはソース線が兼ねている点である。図２２はその一例を示す平面図である。
【０１４０】
薄膜トランジスタ基板の内側に、チャネル領域２２０２、ソース領域２２０３、ドレイン領域２２０４、ゲート絶縁膜、ゲート線２２０６、層間絶縁膜、コンタクトホール２２０８、及びソース線２２０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極２２１１が設けられている。画素電極２２１１上には、ゲート線２２０６に沿った画素電極２２１１間の隙間を遮光する形でブラックマトリックス２２１２が形成されており、同時にスペーサとして機能している。また、画素電極２２１１をソース線２２０９とオーバーラップさせることでブラックマトリックスの役割も果たしている。
【０１４１】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをソース線に沿った方向にも形成した場合、画素電極２２１１の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ゲート線方向にのみ形成することにより、この問題を解決した。更にこの時、ゲート線或いはソース線が、ソース線方向のブラックマトリックスを兼ねることにより、ソース線方向のブラックマトリックスのみ別に形成する必要がなくなり、コストの増大を引き起こさない。
【０１４２】
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例１１或いは実施例１２で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０１４３】
また本実施例ではソース線がブラックマトリックスの一部を兼ねている場合について説明したが、ゲート線がブラックマトリックスの一部を担っていても本発明の主旨を逸しない。
【０１４４】
（実施例１８）
本発明の第１８の実施例を図２３を用いて詳しく説明する。
【０１４５】
第１８の実施例は、第１６及び第１７の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成され、このブラックマトリックスのパターンがスペーサを兼ねており、且つこのブラックマトリックスがゲート線方向にのみ形成されていることを特徴とするアクティブマトリックス型液晶表示装置である。第１６及び第１７の実施例と異なるのは、液晶の注入口がゲート線方向に形成されている点である。図２３はその一例を示す薄膜トランジスタ基板の平面図であるが、表示領域２３０１、端子部２３０２、シール部２３０３に分けられる。またスペーサを兼ねるブラックマトリックスがゲート線方向に形成されている。シール部にはシール材２３０６が塗られ、ここでは図示しないが、対向基板と張り合わせられることになる。この時、点Ａが液晶の注入口になる。
【０１４６】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをソース線に沿った方向にも形成した場合、画素電極の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ゲート線方向にのみ形成することにより、この問題を解決した。更にこの時、液晶の注入口がゲート線方向にあると液晶の注入を短時間に且つ歩留り良く行うことができる。
【０１４７】
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例１１或いは実施例１２で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０１４８】
（実施例１９）
本発明の第１９の実施例を図２４を用いて詳しく説明する。
【０１４９】
第１９の実施例は、画素電極上に、ブラックマトリックスが設けられ、このパターンをマスクにして、下部に形成された静電気対策用の配線を切り放すことを特徴とするアクティブマトリックス型液晶表示装置である。図２４はその一例を示す平面図と平面図Ａ−Ａ’部における構造断面図である。
【０１５０】
薄膜トランジスタ基板２４０１の内側に、チャネル領域２４０２、ソース領域２４０３、ドレイン領域２４０４、ゲート絶縁膜２４０５、ゲート線２４０６、層間絶縁膜２４０７、コンタクトホール２４０８、及びソース線２４０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極２４１０が設けられている。画素電極２４１０上には、画素電極２４１０間の隙間を遮光する形でブラックマトリックス２４１１が形成されており、同時にスペーサとして機能している。ここでソース線２４０９は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。
【０１５１】
本発明では、ブラックマトリックス２４１１を形成する際に、このショートされている部分にウィンドウ２４１２を開け、ブラックマトリックスのパターンをマスクにして切り放しを行っている。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスは画素電極上の周辺部を遮光する為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが形成されていても、表示特性に悪影響を与えることはない。これにより、工程数とコストを低減する事が可能になった。
【０１５２】
（実施例２０）
本発明の第２０の実施例を図２５を用いて詳しく説明する。
【０１５３】
第２０の実施例は、画素電極上に保護膜のパターンが設けられ、このパターンをマスクにして、下部に形成された静電気対策用の配線を切り放すことを特徴とするアクティブマトリックス型液晶表示装置である。図２５はその一例を示す平面図と平面図Ａ−Ａ’部における構造断面図である。
【０１５４】
薄膜トランジスタ基板２５０１の内側に、チャネル領域２５０２、ソース領域２５０３、ドレイン領域２５０４、ゲート絶縁膜２５０５、ゲート線２５０６、層間絶縁膜２５０７、コンタクトホール２５０８、及びソース線２５０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極２５１０が設けられている。ソース線２５０９上には保護膜となる絶縁膜２５１１が形成されている。ただし画素電極２５１０の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線２５０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。ここでソース線２５０９は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。
【０１５５】
本発明では、保護膜のパターン２５１１を形成する際に、このショートされている部分にウィンドウ２５１２を開け、この保護膜のパターンをマスクにして切り放しを行っている。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方保護膜のパターンは画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、保護膜のパターンが形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。
【０１５６】
（実施例２１）
本発明の第２１の実施例を図２６を用いて詳しく説明する。
【０１５７】
第２１の実施例は、画素電極上に保護膜層、更にその上層にブラックマトリックスが設けられ、前記保護膜層がブラックマトリックスのパターンに対して自己整合的にエッチングされており、更にそのパターンをマスクにして、下部に形成された静電気対策用の配線が切り放されていることを特徴とするアクティブマトリックス型液晶表示装置の一例を示すものである。図２６はその一例を示す平面図と平面図Ａ−Ａ’部における構造断面図である。
【０１５８】
薄膜トランジスタ基板２６０１の内側に、チャネル領域２６０２、ソース領域２６０３、ドレイン領域２６０４、ゲート絶縁膜２６０５、ゲート線２６０６、層間絶縁膜２６０７、コンタクトホール２６０８、及びソース線２６０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極２６１０が設けられている。ソース線２６０９上には保護膜となる絶縁膜２６１１が形成されている。ただし画素電極２６１０の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線２６０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。更に保護膜２６１１上には、画素電極２６１０間の隙間を遮光する形でブラックマトリックス２６１２が形成されている。ここで前記保護膜２６１１は、ブラックマトリックス２６１２のパターンに対して自己整合的にエッチングされている。これまで保護膜２６１１と、ブラックマトリックス２６１２のパターンは別々に形成されており、これによって工程数の増大とコストの上昇が生じていたが、本発明によりマスク枚数を１枚減らすことが可能となった。ところでソース線２６０９は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。
【０１５９】
本発明では、ブラックマトリックスのパターン２６１２を形成する際に、このショートされている部分にウィンドウ２６１３を開け、このブラックマトリックスのパターンをマスクにして保護膜２６１１をエッチングし、続いてショートされている部分の切り放しも行っている。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスのパターンは画素電極上の周辺部を遮光する為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが表示エリア外に形成されていても、表示特性に悪影響を与えることはない。これにより、工程数とコストを低減する事が可能になった。
【０１６０】
（実施例２２）
本発明の第２２の実施例を図２７を用いて詳しく説明する。第２２の実施例は、ソース線或いは画素電極を接続する為のコンタクトホールを開口する際、静電気対策用配線の一部を予め露出させておき、その後画素電極上に設けられた、ブラックマトリックスのパターンをマスクにして、前記静電気対策用配線を切り放すことを特徴とするアクティブマトリックス型液晶表示装置である。図２７はその一例を示す平面図と平面図Ａ−Ａ’部における構造断面図である。
【０１６１】
薄膜トランジスタ基板２７０１の内側に、チャネル領域２７０２、ソース領域２７０３、ドレイン領域２７０４、ゲート絶縁膜２７０５、ゲート線２７０６、層間絶縁膜２７０７、コンタクトホール２７０８、及びソース線２７０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極２７１０が設けられている。画素電極２７１０上には、画素電極２７１０間の隙間を遮光する形でブラックマトリックス２７１１が形成されている。ところでゲート線２７０６は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。
【０１６２】
本発明では、コンタクトホールを開口する際に、ゲート線等で形成された静電気対策用配線の一部２７１２も予め露出させておき、ブラックマトリックス２７１１を形成する際に、この部分に更にウィンドウ２７１３を開け、それをマスクにして切り放しを行っている。一般にゲート線等で形成された静電気対策用配線上には層間絶縁膜が形成されており、従ってコンタクトホールを開口する際、静電気対策用の配線の一部を露出させておいた方が、無理なく切り放すことができる。また静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスは画素電極上の周辺部を遮光する為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが表示エリア外に形成されていても、表示特性に悪影響を与えることはない。これにより、工程数とコストを低減する事が可能になった。
【０１６３】
（実施例２３）
本発明の第２３の実施例を図２８を用いて詳しく説明する。第２３の実施例は、ソース線或いは画素電極を接続する為のコンタクトホールを開口する際、静電気対策用配線の一部を予め露出させておき、その後画素電極上に設けられた、保護膜のパターンをマスクにして、前記静電気対策用配線を切り放すことを特徴とするアクティブマトリックス型液晶表示装置である。図２８はその一例を示す平面図と平面図Ａ−Ａ’部における構造断面図である。
【０１６４】
薄膜トランジスタ基板２８０１の内側に、チャネル領域２８０２、ソース領域２８０３、ドレイン領域２８０４、ゲート絶縁膜２８０５、ゲート線２８０６、層間絶縁膜２８０７、コンタクトホール２８０８、及びソース線２８０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極２８１０が設けられている。
【０１６５】
ソース線２８０９上には保護膜となる絶縁膜２８１１が形成されている。ただし画素電極２８１０の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線２８０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。ここでゲート線２８０６は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。
【０１６６】
本発明では、コンタクトホールを開口する際に、ゲート線等で形成された静電気対策用配線の一部２８１２も予め露出させておき、保護膜のパターン２８１１を形成する際に、この部分に更にウィンドウ２８１３を開け、それをマスクにして切り放しを行っている。一般にゲート線等で形成された静電気対策用配線上には層間絶縁膜が形成されており、従ってコンタクトホールを開口する際、静電気対策用の配線の一部を露出させておいた方が、無理なく切り放すことができる。また静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方保護膜のパターンは画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、保護膜のパターンが表示エリア外に形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。
【０１６７】
（実施例２４）
本発明の第２４の実施例を図２９を用いて詳しく説明する。第２４の実施例は、ソース線或いは画素電極を接続する為のコンタクトホールを開口する際、静電気対策用配線の一部を予め露出させておき、その後画素電極上に保護膜層、更にその上層にブラックマトリックスが設けられ、前記保護膜層がブラックマトリックスのパターンに対して自己整合的にエッチングされており、更にそのパターンをマスクにして、下部に形成された静電気対策用の配線が切り放されていることを特徴とするアクティブマトリックス型液晶表示装置の一例を示すものである。図２９はその一例を示す平面図と平面図Ａ−Ａ’部における構造断面図である。
【０１６８】
薄膜トランジスタ基板２９０１の内側に、チャネル領域２９０２、ソース領域２９０３、ドレイン領域２９０４、ゲート絶縁膜２９０５、ゲート線２９０６、層間絶縁膜２９０７、コンタクトホール２９０８、及びソース線２９０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極２９１０が設けられている。ソース線２９０９上には保護膜となる絶縁膜２９１１が形成されている。ただし、画素電極２９１０の上部においてはこの絶縁膜は除去されウィンドウが開かれている。これによりソース線２９０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。更に保護膜２９１１上には、画素電極２９１０間の隙間を遮光する形でブラックマトリックス２９１２が形成されている。ここで前記保護膜２９１１は、ブラックマトリックス２９１２のパターンに対して自己整合的にエッチングされている。これまで保護膜２９１１と、ブラックマトリックス２９１２のパターンは別々に形成されており、これによって工程数の増大とコストの上昇が生じていたが、本発明によりマスク枚数を１枚減らすことが可能となった。ところでゲート線２９０６は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。
【０１６９】
本発明では、コンタクトホールを開口する際に、ゲート線等で形成された静電気対策用配線の一部２９１３も予め露出させておき、ブラックマトリックスのパターン２９１２を形成する際に、この部分に更にウィンドウ２９１４を開け、このブラックマトリックスのパターンをマスクにして保護膜２９１１をエッチングし、続いてショートされている部分の切り放しも行っている。一般にゲート線等で形成された静電気対策用配線上には層間絶縁膜が形成されており、従ってコンタクトホールを開口する際、静電気対策用の配線の一部を露出させておいた方が、無理なく切り放すことができる。また静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスや保護膜のパターンは、画素電極上の周辺部を遮光したり画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが表示エリア外に形成されていても、表示特性に悪影響を与えることはない。これにより、工程数とコストを低減する事が可能になった。
【０１７０】
（実施例２５）
本発明の第２５の実施例を図３０を用いて詳しく説明する。図３０は、薄膜トランジスタ基板の画素電極上に保護膜層が形成され、更にこの上層にブラックマトリックスが設けられたアクティブマトリックス型液晶表示装置の製造方法の一例を示す工程断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０１７１】
薄膜トランジスタ基板３００１の内側に、チャネル領域３００２、ソース領域３００３、ドレイン領域３００４、ゲート絶縁膜３００５、ゲート線３００６、層間絶縁膜３００７、コンタクトホール３００８、及びソース線３００９等からなる薄膜トランジスタ３０１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極３０１１を形成する。（図３０（ａ）参照）
次にソース線３００９上に保護膜となる絶縁膜３０１２を形成する。更にこの上に、光露光技術等を用いてレジストパターン３０１３を形成し、画素電極３０１１上部の絶縁膜３０１２を除去する。これによりソース線３００９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。（図３０（ｂ）参照）
この後レジストパターン３０１３を除去し、画素電極３０１１間の隙間を遮光する形でブラックマトリックス３０１４を形成する。（図３０（ｃ）参照）
ブラックマトリックス材料としては、例えばレジスト内に赤色、緑色、青色等の顔料を分散した顔料分散型のブラックレジスト等を用いることができる。レジストに分散する顔料としては、特に制限されないが、例えば赤色系顔料としてはペリレン系、アントラキノン系、ジアントラキノン系、アゾ系、ジアゾ系、キナクリドン系、アントラセン系等の顔料が挙げられる。また緑色系顔料としてはハロゲン化フタロシアニン系等の顔料が挙げられる。また青色系顔料としては、金属フタロシアニン系、インダンスロン系、インドフェノール系等の顔料が挙げられる。この他にも、紫色系、黄色系、シアニン系及びマゼンタ系の顔料等を併用することも可能である。また本実施例のブラックレジストはネガ型のみならずポジ型でもよく、ネガ型のレジストとしては、例えば溶剤（エチル−３−エトキシプロピオネート、メトキシプロピルアセテート、シクロヘキサン、３−メトキシブチルアセテート等）と樹脂（メタクリル樹脂等）とモノマー（多感能アクリルモノマー等）とから成るもの等が考えられる。
【０１７２】
ブラックマトリックスの膜厚としては、たとえば１．３μｍ〜２．０μｍ程度が考えられる。従来においては、このブラックマトリックスは、クロム等からなる遮光膜により形成されていた。このため、応力によるクラックが生じたり、クロム等の反射によるギラツキが生じる等の問題があった。これに対して、本実施例では、ブラックマトリックスが色素を添加した絶縁膜により形成されているため、このようなクラックが生じたり、ギラツキが生じたりすることがない。
【０１７３】
また本実施例によれば、画素電極及びゲート線との間の寄生容量の問題が生じないため、画質の低下等を防止できる。
【０１７４】
薄膜トランジスタ基板３００１は対向基板３０１５と張り合わされ、その間に液晶３０１６が封入されている。（図３０（ｄ）参照）
対向基板３０１５には、赤色・緑色・青色に染色されたゼラチンで形成された赤色・緑色・青色カラーフィルタ部３０１７、３０１８、３０１９が形成されている。染色媒体（被染色体）としては、ゼラチン以外に、カゼイン、フィッシュグリュー、ポリビニルアルコール、ポリビニルピロビドン、ポリビニルアルコール、ポリイミド、ポリアミド、ポリ尿素、ポリウレタン、ポリケイヒ酸、アクリル樹脂及びそれらの誘導体等を使用できる。また染色液としては酸性染料、反応性染料等を用いることができ、赤色の染色液としてはカヤノールミーリングレッドＲＳ（日本化薬製）＋酢酸＋水、緑色の染色液としてはブリリアントインドブルー（ヘキスト製）＋スミノールイエローＭＲ（住友化学製）＋酢酸＋水、青色の染料液としてはカヤノールサヤニン６Ｂ（日本化薬製）＋酢酸＋水を用いることができる。但し染料液はこれらに限られるものではない。染色法により着色層（カラーフィルタ）を形成する手法としては種々のものがある。一般的には、例えば染色媒体を露光・現像によりパターニングし、その後、赤色の染色液に浸し赤色の着色層を形成する。青色、緑色の着色層も同様である。
【０１７５】
この上に保護絶縁膜３０２０と透明導電膜からなる対向電極３０２１が形成されている。画素電極３０１１上と対向電極３０２１上には、配向膜３０２２、３０２３が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易く、この為大型液晶パネルにおいては、ギャップ材（スペーサ）３０２４を使用し均一性を保っている。
【０１７６】
本発明によれば、画素電極とブラックマトリックスの間に保護膜層を形成することで、ブラックマトリックスの比抵抗が低い場合でも画質に影響を与えることがなくなった。また本実施例の様に、ブラックマトリックス材料として、顔料分散型のブラックレジストを用いる場合には、保護膜層により顔料等からのＮａ汚染等も防止できる。
【０１７７】
ところで、本実施例における薄膜トランジスタは、コプラナ構造になっているが、これがたとえばスタガ構造であったり、逆スタガ構造であっても本発明の主旨は逸しない。
【０１７８】
本発明において、薄膜トランジスタは、多結晶シリコン薄膜トランジスタであっても、アモルファスシリコン薄膜トランジスタであっても本発明の主旨は逸しない。
【０１７９】
本発明において、薄膜トランジスタは、６００℃以下のプロセスで形成した多結晶シリコン薄膜トランジスタであっても本発明の主旨は逸しない。
【０１８０】
本発明において、薄膜トランジスタは、４５０℃以下のプロセスで形成した多結晶シリコン薄膜トランジスタであっても本発明の主旨は逸しない。
【０１８１】
（実施例２６）
本発明の第２６の実施例を図３１を用いて詳しく説明する。
【０１８２】
第２６の実施例は、第２５の実施例と同様に、薄膜トランジスタ基板の画素電極上に保護膜層が形成され、更にこの上層にブラックマトリックスが設けられたアクティブマトリックス型液晶表示装置の製造方法の一例を示すものである。第２５の実施例と異なるのは、ブラックマトリックス材料として少なくともカーボンを遮光材として用いたブラックレジスト等を使用している点である。
【０１８３】
従って図３１においては、薄膜トランジスタ基板のみの工程断面図を示し、対向基板或いは液晶素子部分の図は省略する。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０１８４】
薄膜トランジスタ基板３１０１の内側に、チャネル領域３１０２、ソース領域３１０３、ドレイン領域３１０４、ゲート絶縁膜３１０５、ゲート線３１０６、層間絶縁膜３１０７、コンタクトホール３１０８、及びソース線３１０９等からなる薄膜トランジスタ３１１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極３１１１を形成する。（図３１（ａ）参照）
次にソース線３１０９上に、保護膜となる絶縁膜３１１２を形成する。更にこの上に、光露光技術等を用いてレジストパターン３１１３を形成し、画素電極３１１１上部の絶縁膜３１１２を除去する。これによりソース線３１０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。（図３１（ｂ）参照）
この後レジストパターン３１１３を除去し、画素電極３１１１間の隙間を遮光する形でブラックマトリックス３１１４を形成する。（図３１（ｃ）参照）
ブラックマトリックス材料としては、例えばレジスト内に赤色、緑色、青色等の顔料を分散した顔料分散型のブラックレジストに更にカーボンを添加したもの等を用いることができる。レジストに分散する顔料や、溶剤等については実施例２５で既に述べて有るのでここでは省略する。
【０１８５】
カーボンを添加したブラックレジストは遮光性に優れている為、ブラックマトリックスの膜厚を薄くすることが可能であり、たとえば０．５μｍ程度にまで薄
【０１８６】
膜化が可能である。従って【発明が解決しようとする課題】の項で述べた配向不良を大幅に低減できる。
【０１８７】
これまでカーボンを添加したブラックレジストは、比抵抗が１０⁶Ωｃｍ程度と極端に低いのが欠点とされていた。しかし本発明によれば、画素電極とブラックマトリックスの間に保護膜層を形成することで、その欠点を克服した。また、保護膜層により顔料等からのＮａ汚染等も防止できる。
【０１８８】
ブラックレジストにおけるカーボンの添加量としては、各々のパネルで最適値が異なり、これが幾つであっても本発明の主旨を逸しない。ただし、一般的にはブラックレジスト中の遮光成分に対して、たとえば５０ｗｔ％以上が望ましい。更に言えば、８０ｗｔ％以上が望ましく、１００ｗｔ％のものが理想的である。
【０１８９】
（実施例２７）
本発明の第２７の実施例を図３２を用いて詳しく説明する。
【０１９０】
第２７の実施例は、第２５の実施例と同様に、薄膜トランジスタ基板の画素電極上に保護膜層が形成され、更にこの上層にブラックマトリックスが設けられたアクティブマトリックス型液晶表示装置の製造方法の一例を示すものである。第２５の実施例と異なるのは、保護膜層がブラックマトリックスのパターンに対して自己整合的にエッチングされている点である。従って図３２においては、薄膜トランジスタ基板のみの工程断面図を示し、対向基板或いは液晶素子部分の図は省略する。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０１９１】
薄膜トランジスタ基板３２０１の内側に、チャネル領域３２０２、ソース領域３２０３、ドレイン領域３２０４、ゲート絶縁膜３２０５、ゲート線３２０６、層間絶縁膜３２０７、コンタクトホール３２０８、及びソース線３２０９等からなる薄膜トランジスタ３２１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極３２１１を形成する。（図３２（ａ）参照）
次にソース線３２０９上に、保護膜となる絶縁膜３２１２を形成する。更にこの上に、画素電極３２１１間の隙間を遮光する形でブラックマトリックス３２１３を形成する。（図３２（ｂ）参照）
この後前記保護膜３２１２を、ブラックマトリックス３２１３のパターンに対して自己整合的にエッチングする。これによりソース線３２０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。（図３２（ｃ）参照）
これまで保護膜３２１２と、ブラックマトリックス３２１３のパターンは別々に形成されており、これによって工程数の増大とコストの上昇が生じていたが、本発明によりマスク枚数を１枚減らすことが可能となった。
【０１９２】
ブラックマトリックス材料としては、例えばレジスト内に赤色、緑色、青色等の顔料を分散した顔料分散型のブラックレジストや、これに更にカーボンを添加したもの等を用いることができる。レジストに分散する顔料や、溶剤等については実施例２５、実施例２６で既に述べて有るのでここでは省略する。
【０１９３】
（実施例２８）
本発明の第２８の実施例を図３３を用いて詳しく説明する。
【０１９４】
第２８の実施例は、第２７の実施例と同様に、薄膜トランジスタ基板の画素電極上に保護膜層が形成され、更にこの上層にブラックマトリックスが設けられたアクティブマトリックス型液晶表示装置において、保護膜層がブラックマトリックスのパターンに対して自己整合的にエッチングされたアクティブマトリックス型液晶表示装置の製造方法の一例を示すものである。第２７の実施例と異なるのは、保護膜層のエッチングが異方性エッチング法により行われている点である。従って図３３においては、薄膜トランジスタ基板のみの工程断面図を示し、対向基板或いは液晶素子部分の図は省略する。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０１９５】
薄膜トランジスタ基板３３０１の内側に、チャネル領域３３０２、ソース領域３３０３、ドレイン領域３３０４、ゲート絶縁膜３３０５、ゲート線３３０６、層間絶縁膜３３０７、コンタクトホール３３０８、及びソース線３３０９等からなる薄膜トランジスタ３３１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極３３１１を形成する。（図３３（ａ）参照）
次にソース線３３０９上に、保護膜となる絶縁膜３３１２を形成する。更に保護膜３３１２上には、画素電極３３１１間の隙間を遮光する形でブラックマトリックス３３１３を形成する。（図３３（ｂ）参照）
次に前記保護膜３３１２を、たとえばＣＨＦ₃ガスを用いたＲＩＥ等により、ブラックマトリックス３３１３のパターンに対して自己整合的にエッチングする。これによりソース線３３０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。（図３３（ｃ）参照）
これまで保護膜３３１２と、ブラックマトリックス３３１３のパターンは別々に形成されており、これによって工程数の増大とコストの上昇が生じていたが、本発明によりマスク枚数を１枚減らすことが可能となった。
【０１９６】
更に本発明を用いた場合の、ブラックレジストの周辺部分の断面形状を図３４に示すが、図３４の点Ａ部分が従来の様にオーバーハング構造になっていない為、ラビング不良が起き難い状態になっている。これにより配向不良が減少し、歩留りを大幅に改善できた。
【０１９７】
本実施例では異方性エッチングの方法として、ＣＨＦ₃ガスを用いたＲＩＥを挙げたが、これがＣＨＦ₃ガス以外の他のエッチングガスであったとしても本発明の主旨を逸しない。またたとえばＲＩＥ以外の、たとえばイオンミキシング法等の他のエッチング法を用いたとしても本発明の主旨を逸しない。
【０１９８】
（実施例２９）
本発明の第２９の実施例を図３５を用いて詳しく説明する。第２９の実施例は、ブラックマトリックスのパターンがシール部にも設けられたアクティブマトリックス型液晶表示装置の製造方法の一例を示すものである。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０１９９】
薄膜トランジスタ基板３５０１の内側に、チャネル領域３５０２、ソース領域３５０３、ドレイン領域３５０４、ゲート絶縁膜３５０５、ゲート線３５０６、層間絶縁膜３５０７、コンタクトホール３５０８、及びソース線３５０９等からなる薄膜トランジスタ３５１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極３５１１を形成する。（図３５（ａ）参照）
次にソース線３５０９上に保護膜となる絶縁膜３５１２を形成する。更にこの上に、光露光技術等を用いてレジストパターン３５１３を形成し、画素電極３５１１上部の絶縁膜３５１２を除去する。これによりソース線３５０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。（図３５（ｂ）参照）
この後レジストパターン３５１３を除去し、画素電極３５１１間の隙間を遮光する形でブラックマトリックス３５１４を形成する。ブラックマトリックスを薄膜トランジスタ基板側に形成する場合、従来は表示領域３５１５のみに形成していた。これを少なくともシール部３５１６も覆う様にすることで、ブラックマトリックスのパターン３５１４がシール部の保護膜の一部となり、信頼性の向上に寄与する。また、実施例２７で説明した様に、ブラックマトリックスのパターンをマスクに下層の保護膜を自己整合的にエッチングしたとしても、シール部を横切る配線３５１７が露出することがない。（図３５（ｃ）参照）
次にシール部にシール材３５１８を形成し、薄膜トランジスタ基板３５０１を対向基板３５１９と張り合わせる。続いて、薄膜トランジスタ基板３５０１と対向基板３５１９の間に、液晶３５２０を封入し、アクティブマトリックス型液晶表示装置が完成する。（図３５（ｄ）参照）
（実施例３０）
本発明の第３０の実施例を図３６を用いて詳しく説明する。第３０の実施例は、薄膜トランジスタ基板と対向基板を張り合わせる際に目印となるパターンが、ブラックマトリックスにより形成されているアクティブマトリックス型液晶表示装置の製造方法の一例を示すものである。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０２００】
薄膜トランジスタ基板３６０１の内側に、チャネル領域３６０２、ソース領域３６０３、ドレイン領域３６０４、ゲート絶縁膜３６０５、ゲート線３６０６、層間絶縁膜３６０７、コンタクトホール３６０８、及びソース線３６０９等からなる薄膜トランジスタ３６１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極３６１１を形成する。（図３６（ａ）参照）
次にソース線３６０９上に保護膜となる絶縁膜３６１２を形成する。更にこの上に、光露光技術等を用いてレジストパターン３６１３を形成し、画素電極３６１１上部の絶縁膜３６１２を除去する。これによりソース線３６０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。（図３６（ｂ）参照）
この後レジストパターン３６１３を除去し、画素電極３６１１間の隙間を遮光する形でブラックマトリックス３６１４を形成する。ブラックマトリックスを薄膜トランジスタ基板側に形成する場合、従来は表示領域３５１５のみに形成していた。これを、ブラックマトリックスのパターンがパネル全体を覆う様にすることで、ブラックマトリックスのパターンが保護膜の一部となり、信頼性が向上する。また、実施例２７で説明した様に、ブラックマトリックスのパターンをマスクに下層の保護膜をエッチングしたとしても、シール部を横切る配線３６１６等が露出することがない。しかしこの方法では、薄膜トランジスタ基板と対向基板を張り合わせる際のアライメントが困難になる。そこでブラックマトリックスのパターンにより、目印となるパターン３６１７を設けることでこの問題を解決した。（図３６（ｃ）参照）
次に、ブラックマトリックスのパターンにより形成した目印３６１７を基準にして、薄膜トランジスタ基板３６０１を対向基板３６１８と張り合わせる。続いて、薄膜トランジスタ基板３６０１と対向基板３６１８の間に、液晶３６１９を封入し、アクティブマトリックス型液晶表示装置が完成する。（図３６（ｄ）参照）
（実施例３１）
本発明の第３１の実施例を図３７を用いて詳しく説明する。第３１の実施例は、ドライバーが内蔵されたアクティブマトリックス型液晶表示装置において、ブラックマトリックスのパターンがドライバー部にも設けられたアクティブマトリックス型液晶表示装置の製造方法の一例を示すものである。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０２０１】
薄膜トランジスタ基板３７０１の内側に、チャネル領域３７０２、ソース領域３７０３、ドレイン領域３７０４、ゲート絶縁膜３７０５、ゲート線３７０６、層間絶縁膜３７０７、コンタクトホール３７０８、及びソース線３７０９等からなる薄膜トランジスタ３７１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極３７１１を形成する。（図３７（ａ）参照）
次にソース線３７０９上に保護膜となる絶縁膜３７１２を形成する。更にこの上に、光露光技術等を用いてレジストパターン３７１３を形成し、画素電極３７１１上部の絶縁膜３７１２を除去する。これによりソース線３７０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。（図３７（ｂ）参照）
この後レジストパターン３７１３を除去し、画素電極３７１１間の隙間を遮光する形でブラックマトリックス３７１４を形成する。ブラックマトリックスを薄膜トランジスタ基板側に形成する場合、従来は表示領域３７１５のみに形成していた。これを少なくとも内蔵ドライバー部３７１６も覆う様にすることで、ブラックマトリックスのパターン３７１４が内蔵ドライバー部３７１６の保護膜の一部となり、信頼性の向上に寄与する。また、実施例２７で説明した様に、ブラックマトリックスのパターンをマスクに下層の保護膜を自己整合的にエッチングしたとしても、内蔵ドライバー部の薄膜トランジスタが露出することがない。（図３７（ｃ）参照）
次に、薄膜トランジスタ基板３７０１を対向基板３７１７と張り合わせる。続いて、薄膜トランジスタ基板３７０１と対向基板３７１７の間に、液晶３７１８を封入し、アクティブマトリックス型液晶表示装置が完成する。（図３７（ｄ）参照）
（実施例３２）
本発明の第３２の実施例を図３８を用いて詳しく説明する。第３２の実施例は、薄膜トランジスタ上に紫外線遮光層を形成した、アクティブマトリックス型液晶表示装置の製造方法であり、これにより特性の劣化を防止しようとするものである。図３８はその一例を示す工程断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０２０２】
薄膜トランジスタ基板３８０１の内側に、チャネル領域３８０２、ソース領域３８０３、ドレイン領域３８０４、ゲート絶縁膜３８０５、ゲート線３８０６、層間絶縁膜３８０７、コンタクトホール３８０８、及びソース線３８０９等からなる薄膜トランジスタ３８１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極３８１１を形成する。（図３８（ａ）参照）
次にソース線３８０９上に保護膜となる絶縁膜３８１２を形成する。更にこの上に、光露光技術等を用いてレジストパターン３８１３を形成し、画素電極３８１１上部の絶縁膜３８１２を除去する。これによりソース線３８０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。（図３８（ｂ）参照）
この後レジストパターン３８１３を除去し、薄膜トランジスタ３８１０を覆う形で紫外線遮光層３８１４を形成する。本実施例によれば、紫外線遮光層により薄膜トランジスタに照射される紫外線の強度を大幅に低減でき、これにより、信頼性を向上させることができる。（図３８（ｃ）参照）
薄膜トランジスタ基板３８０１は対向基板３８１５と張り合わされ、その間に液晶３８１６を封入する。対向基板３８１５には、酸化クロム等の遮光膜からなるブラックマトリックス３８１７、赤色・緑色・青色に染色されたゼラチンで形成された赤色・緑色・青色カラーフィルタ部３８１８、３８１９、３８２０が形成されている。
【０２０３】
この上に保護絶縁膜３８２１と透明導電膜からなる対向電極３８２２が形成されている。画素電極３８１１上と対向電極３８２２上には、配向膜３８２３、３８２４が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易く、この為大型液晶パネルにおいては、ギャップ材（スペーサ）３８２５を使用し均一性を保っている。（図３８（ｄ）参照）
（実施例３３）
本発明の第３３の実施例を図３９を用いて詳しく説明する。
【０２０４】
第３３の実施例は、第３２の実施例と同様に、薄膜トランジスタ上に紫外線遮光層を形成した、アクティブマトリックス型液晶表示装置の製造方法であり、これにより特性の劣化を防止しようとするものである。第３２の実施例と異なるのは、ブラックマトリックスが前記紫外線遮光層を兼ねている点である。図３９はその一例を示す工程断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０２０５】
薄膜トランジスタ基板３９０１の内側に、チャネル領域３９０２、ソース領域３９０３、ドレイン領域３９０４、ゲート絶縁膜３９０５、ゲート線３９０６、層間絶縁膜３９０７、コンタクトホール３９０８、及びソース線３９０９等からなる薄膜トランジスタ３９１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極３９１１を形成する。（図３９（ａ）参照）
次にソース線３９０９上に保護膜となる絶縁膜３９１２を形成する。更にこの上に、光露光技術等を用いてレジストパターン３９１３を形成し、画素電極３９１１上部の絶縁膜３９１２を除去する。これによりソース線３９０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。（図３９（ｂ）参照）
この後レジストパターン３９１３を除去し、画素電極３９１１間の隙間を遮光する形でブラックマトリックス３９１４を形成する。このパターンが薄膜トランジスタ３９１０を覆っており、紫外線遮光層の役割も果たしている。本実施例によれば、このブラックマトリックスのパターンにより薄膜トランジスタに照射される紫外線の強度を大幅に低減でき、これにより、信頼性を向上させることができる。（図３９（ｃ）参照）
薄膜トランジスタ基板３９０１は対向基板３９１５と張り合わされ、その間に液晶３９１６が封入される。対向基板３９１５には、赤色・緑色・青色に染色されたゼラチンで形成された赤色・緑色・青色カラーフィルタ部３９１７、３９１８、３９１９が形成されている。
【０２０６】
この上に保護絶縁膜３９２０と透明導電膜からなる対向電極３９２１が形成されている。画素電極３９１１上と対向電極３９２１上には、配向膜３９２２、３９２３が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易く、この為大型液晶パネルにおいては、ギャップ材（スペーサ）３９２４を使用し均一性を保っている。（図３９（ｄ）参照）
（実施例３４）
本発明の第３４の実施例を図４０を用いて詳しく説明する。
【０２０７】
第３４の実施例は、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ねていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。図４０はその一例を示す工程断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０２０８】
薄膜トランジスタ基板４００１の内側に、チャネル領域４００２、ソース領域４００３、ドレイン領域４００４、ゲート絶縁膜４００５、ゲート線４００６、層間絶縁膜４００７、コンタクトホール４００８、及びソース線４００９等からなる薄膜トランジスタ４０１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極４０１１を形成する。（図４０（ａ）参照）
次に、画素電極４０１１間の隙間を遮光する形でブラックマトリックス４０１２を形成する。このパターンが、同時にスペーサの役割も果たしている。本実施例によれば、ブラックマトリックスがスペーサを兼ねることにより、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。（図４０（ｂ）参照）
薄膜トランジスタ基板４００１は対向基板４０１３と張り合せ、その間に液晶４０１４を封入する。対向基板４０１３には、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部４０１５、４０１６、４０１７が形成されている。この上に保護絶縁膜４０１８と透明導電膜からなる対向電極４０１９が形成されている。画素電極４０１１上と対向電極４０１９上には、配向膜４０２０、４０２１が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、ブラックマトリックスのパターンがスペーサの役割を果たしている為、均一性が保たれている。（図４０（ｃ）参照）
（実施例３５）
本発明の第３５の実施例を図４１を用いて詳しく説明する。第３５の実施例は、第３４の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ねていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。第３４の実施例と異なるのは、ブラックマトリックス上に絶縁膜が形成され、この絶縁膜がブラックマトリックスと共にスペーサの役割をする点である。図４１はその一例を示す工程断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０２０９】
薄膜トランジスタ基板４１０１の内側に、チャネル領域４１０２、ソース領域４１０３、ドレイン領域４１０４、ゲート絶縁膜４１０５、ゲート線４１０６、層間絶縁膜４１０７、コンタクトホール４１０８、及びソース線４１０９等からなる薄膜トランジスタ４１１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極４１１１を形成する。（図４１（ａ）参照）
次に、画素電極４１１１間の隙間を遮光する形でブラックマトリックス４１１２を形成する、更にこの上に絶縁膜４１１３が形成されている。この絶縁膜がブラックマトリックスと共にスペーサの役割を果たしている。本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックス上に絶縁膜を形成することにより、ブラックマトリックス材料の比抵抗が低い場合でも、画質に悪影響を及ぼすことがない。
【０２１０】
（図４１（ｂ）参照）
薄膜トランジスタ基板４１０１は対向基板４１１４と張り合せ、その間に液晶４１１５を封入する。対向基板４１１４には、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部４１１６、４１１７、４１１８が形成されている。この上に保護絶縁膜４１１９と透明導電膜からなる対向電極４１２０が形成されている。画素電極４１１１上と対向電極４１２０上には、配向膜４１２１、４１２２が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、ブラックマトリックスのパターンがスペーサの役割を果たしている為、均一性が保たれている。（図４１（ｃ）参照）
（実施例３６）
本発明の第３６の実施例を図４２を用いて詳しく説明する。第３６の実施例は、第３４の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ねていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。第３４の実施例と異なるのは、ブラックマトリックスの下層に絶縁膜が形成され、この絶縁膜がブラックマトリックスと共にスペーサの役割をする点である。図４２はその一例を示す工程断面図である。（なお、以下に示す図面においては、薄膜トランジスタの構造を明確に表すために、薄膜トランジスタの大きさを実際のものよりも大きく表している）。
【０２１１】
薄膜トランジスタ基板４２０１の内側に、チャネル領域４２０２、ソース領域４２０３、ドレイン領域４２０４、ゲート絶縁膜４２０５、ゲート線４２０６、層間絶縁膜４２０７、コンタクトホール４２０８、及びソース線４２０９等からなる薄膜トランジスタ４２１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極４２１１を形成する。（図４２（ａ）参照）
次にソース線４２０９上に保護膜となる絶縁膜４２１２を形成する。更にこの上に、光露光技術等を用いてレジストパターン４２１３を形成し、画素電極４２１１上部の絶縁膜４２１２を除去する。これによりソース線４２０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。（図４２（ｂ）参照）
この後レジストパターン４２１３を除去し、画素電極４２１１間の隙間を遮光する形でブラックマトリックス４２１４を形成する。このブラックマトリックスが保護膜４２１２と共にスペーサの役割を果たしている。本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスの下層に絶縁膜を形成することにより、ブラックマトリックス材料の比抵抗が低い場合でも、画質に悪影響を及ぼすことがない。（図４２（ｃ）参照）
薄膜トランジスタ基板４２０１は対向基板４２１５と張り合せ、その間に液晶４２１６を封入する。対向基板４２１５には、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部４２１７、４２１８、４２１９が形成されている。この上に保護絶縁膜４２２０と透明導電膜からなる対向電極４２２１が形成されている。画素電極４２１１上と対向電極４２２１上には、配向膜４２２２、４２２３が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、絶縁膜とブラックマトリックスからなるパターンがスペーサの役割を果たしている為、均一性が保たれている。（図４２（ｄ）参照）
（実施例３７）
本発明の第３７の実施例を図４３を用いて詳しく説明する。第３７の実施例は、第３４の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ねていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。第３４の実施例と異なるのは、ブラックマトリックスがソース線方向にのみ形成されている点である。図４３はその一例を示す工程断面図と平面図である。
【０２１２】
薄膜トランジスタ基板４３０１の内側に、チャネル領域４３０２、ソース領域４３０３、ドレイン領域４３０４、ゲート絶縁膜４３０５、ゲート線４３０６、層間絶縁膜４３０７、コンタクトホール４３０８、及びソース線４３０９等からなる薄膜トランジスタ４３１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極４３１１を形成する。（図４３（ａ）参照）
次にソース線４３０９に沿った画素電極４３１１間の隙間を遮光する形でブラックマトリックス４３１２が形成されており、スペーサの役割も果たしている。
【０２１３】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをゲート線に沿った方向にも形成した場合、画素電極４３１１の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ソース線方向にのみ形成することにより、この問題を解決した。（図４３（ｂ）（ｃ）参照）
次に薄膜トランジスタ基板４３０１を対向基板４３１３と張り合せ、その間に液晶４３１４を封入する。対向基板４３１３には、クロム等の遮光膜からなり、少なくともゲート線方向に沿って形成されたブラックマトリックス４３１５、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部４３１６、４３１７、４３１８が形成されている。この上に保護絶縁膜４３１９と透明導電膜からなる対向電極４３２０が形成されている。画素電極４３１１上と対向電極４３２０上には、配向膜４３２１、４３２２が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、ブラックマトリックスからなるパターンがスペーサの役割を果たしている為、均一性が保たれている。（図４３（ｄ）参照）
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例３５或いは実施例３６で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０２１４】
（実施例３８）
本発明の第３８の実施例を図４４を用いて詳しく説明する。第３８の実施例は、第３７の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ね、且つこのブラックマトリックスがソース線方向にのみ形成されていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。第３７の実施例と異なるのは、ゲート線方向のブラックマトリックスは、ゲート線或いは容量線が兼ねている点である。図４４はその一例を示す工程断面図と平面図である。
【０２１５】
薄膜トランジスタ基板４４０１の内側に、チャネル領域４４０２、ソース領域４４０３、ドレイン領域４４０４、ゲート絶縁膜４４０５、ゲート線４４０６、層間絶縁膜４４０７、コンタクトホール４４０８、及びソース線４４０９等からなる薄膜トランジスタ４４１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極４４１１を形成する。（図４４（ａ）参照）
次にソース線４４０９に沿った画素電極４４１１間の隙間を遮光する形でブラックマトリックス４４１２が形成されており、スペーサの役割も果たしている。また画素電極４４１１上は、ゲート線４４０６とオーバーラップしており、ゲート線がブラックマトリックスの一部を兼ねている。本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをゲート線に沿った方向にも形成した場合、画素電極４４１１の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ソース線方向にのみ形成することにより、この問題を解決した。更にこの時、ゲート線或いは容量線が、ゲート線方向のブラックマトリックスを兼ねることにより、ゲート線方向のブラックマトリックスのみ別に形成する必要がなくなり、コストの増大を引き起こさない。（図４４（ｂ）（ｃ）参照）
次に薄膜トランジスタ基板４４０１を対向基板４４１３と張り合せ、その間に液晶４４１４を封入する。対向基板４４１３には、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部４４１５、４４１６、４４１７が形成されている。この上に保護絶縁膜４４１８と透明導電膜からなる対向電極４４１９が形成されている。画素電極４４１１上と対向電極４４１９上には、配向膜４４２０、４４２１が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、ブラックマトリックスからなるパターンがスペーサの役割を果たしている為、均一性が保たれている。（図４４（ｄ）参照）
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例３５或いは実施例３６で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０２１６】
また本実施例ではゲート線がブラックマトリックスの一部を兼ねている場合について説明したが、容量線がブラックマトリックスの一部を担っていても本発明の主旨を逸しない。
【０２１７】
（実施例３９）
本発明の第３９の実施例を図４５及び図４６を用いて詳しく説明する。第３９の実施例は、第３７及び第３８の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成され、このブラックマトリックスのパターンがスペーサを兼ねており、且つこのブラックマトリックスがソース線方向にのみ形成されていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。第３７及び第３８の実施例と異なるのは、液晶の注入口がソース線方向に形成されている点である。図４５はその一例を示す工程断面図と平面図、図４６は図４５（ｄ）の平面図である。
【０２１８】
薄膜トランジスタ基板４５０１の内側に、チャネル領域４５０２、ソース領域４５０３、ドレイン領域４５０４、ゲート絶縁膜４５０５、ゲート線４５０６、層間絶縁膜４５０７、コンタクトホール４５０８、及びソース線４５０９等からなる薄膜トランジスタ４５１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極４５１１を形成する。（図４５（ａ）参照）
次にソース線４５０９に沿った画素電極４５１１間の隙間を遮光する形でブラックマトリックス４５１２が形成されており、スペーサの役割も果たしている。
【０２１９】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをゲート線に沿った方向にも形成した場合、画素電極４５１１の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ソース線方向にのみ形成することにより、この問題を解決した。（図４５（ｂ）（ｃ）参照）
次にシール部４５１６上に形成したシール材４５１３を用いて、薄膜トランジスタ基板４５０１を対向基板４５１４と張り合せ、その間に液晶４５１５を封入する。この時図４６に示す様に、液晶の封入口Ａはソース線方向に形成されている。液晶の封入口がゲート線方向にある場合、薄膜トランジスタ基板側４５０１に形成したブラックマトリックス４５１２に阻まれて、液晶を封入し難いと言った問題点があったが、液晶の封入口をソース線方向に形成する事で解決できた。対向基板４５１４には、クロム等の遮光膜からなり、少なくともゲート線方向に沿って形成されたブラックマトリックス４５１７、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色カラーフィルタ部４５１８、緑色カラーフィルタ部４５１９、またここでは図示しないが青色カラーフィルタ部が形成されている。この上に保護絶縁膜４５２１と透明導電膜からなる対向電極４５２２が形成されている。画素電極４５１１上と対向電極４５２２上には、配向膜４５２３、４５２４が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、ブラックマトリックスからなるパターンがスペーサの役割を果たしている為、均一性が保たれている。（図４５（ｄ）参照）
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例３５或いは実施例３６で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０２２０】
また本実施例ではゲート線方向のブラックマトリックスを対向基板に形成して低るが、実施例３８で説明した様に、ゲート線あるいは容量線が、ゲート線方向のブラックマトリックスを兼ねていても本発明の主旨を逸しない。
【０２２１】
（実施例４０）
本発明の第４０の実施例を図４７を用いて詳しく説明する。第４０の実施例は、第３４の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ねていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。第３４の実施例と異なるのは、ブラックマトリックスがゲート線方向にのみ形成されている点である。図４７はその一例を示す平面図及び工程断面図である。
【０２２２】
薄膜トランジスタ基板４７０１の内側に、チャネル領域４７０２、ソース領域４７０３、ドレイン領域４７０４、ゲート絶縁膜４７０５、ゲート線４７０６、層間絶縁膜４７０７、コンタクトホール４７０８、及びソース線４７０９等からなる薄膜トランジスタ４７１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極４７１１を形成する。（図４７（ａ）参照）
次にソース線４７０９に沿った画素電極４７１１間の隙間を遮光する形でブラックマトリックス４７１２が形成されており、スペーサの役割も果たしている。
【０２２３】
本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをソース線に沿った方向にも形成した場合、画素電極４７１１の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ゲート線方向にのみ形成することにより、この問題を解決した。（図４７（ｂ）（ｃ）参照）
次に薄膜トランジスタ基板４７０１を対向基板４７１３と張り合せ、その間に液晶４７１４を封入する。対向基板４７１３には、クロム等の遮光膜からなり、少なくともソース線方向に沿って形成されたブラックマトリックス４７１５、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部４７１６、４７１７、４７１８が形成されている。この上に保護絶縁膜４７１９と透明導電膜からなる対向電極４７２０が形成されている。画素電極４７１１上と対向電極４７２０上には、配向膜４７２１、４７２２が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、ブラックマトリックスからなるパターンがスペーサの役割を果たしている為、均一性が保たれている。（図４７（ｄ）参照）
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例３５或いは実施例３６で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０２２４】
（実施例４１）
本発明の第４１の実施例を図４８を用いて詳しく説明する。第４１の実施例は、第４０の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成されており、このブラックマトリックスのパターンがスペーサを兼ね、且つこのブラックマトリックスがゲート線方向にのみ形成されていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。第４０の実施例と異なるのは、ソース線方向のブラックマトリックスは、ゲート線或いはソース線が兼ねている点である。図４８はその一例を示す平面図及び工程断面図である。
【０２２５】
薄膜トランジスタ基板４８０１の内側に、チャネル領域４８０２、ソース領域４８０３、ドレイン領域４８０４、ゲート絶縁膜４８０５、ゲート線４８０６、層間絶縁膜４８０７、コンタクトホール４８０８、及びソース線４８０９等からなる薄膜トランジスタ４８１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極４８１１を形成する。（図４８（ａ）参照）
次にゲート線４８０６に沿った画素電極４８１１間の隙間を遮光する形でブラックマトリックス４８１２が形成されており、スペーサの役割も果たしている。また画素電極４８１１は、ソース線４８０９方向に延在したゲート線４８０６とオーバーラップしており、ゲート線がブラックマトリックスの一部を兼ねている。本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをソース線に沿った方向にも形成した場合、画素電極４８１１の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ゲート線方向にのみ形成することにより、この問題を解決した。更にこの時、ゲート線或いはソース線が、ソース線方向のブラックマトリックスを兼ねることにより、ソース線方向のブラックマトリックスのみ別に形成する必要がなくなり、コストの増大を引き起こさない。（図４８（ｂ）（ｃ）参照）
次に薄膜トランジスタ基板４８０１を対向基板４８１３と張り合せ、その間に液晶４８１４を封入する。対向基板４８１３には、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色・緑色・青色カラーフィルタ部４８１５、４８１６、４８１７が形成されている。この上に保護絶縁膜４８１８と透明導電膜からなる対向電極４８１９が形成されている。画素電極４８１１上と対向電極４８１９上には、配向膜４８２０、４８２１が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、ブラックマトリックスからなるパターンがスペーサの役割を果たしている為、均一性が保たれている。（図４８（ｄ）参照）
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例３５或いは実施例３６で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０２２６】
また本実施例ではゲート線がブラックマトリックスの一部を兼ねている場合について説明したが、ソース線がブラックマトリックスの一部を担っていても本発明の主旨を逸しない。
【０２２７】
（実施例４２）
本発明の第４２の実施例を図４９及び図５０を用いて詳しく説明する。第４２の実施例は、第４０及び第４１の実施例と同様に、薄膜トランジスタ基板上にブラックマトリックスが形成され、このブラックマトリックスのパターンがスペーサを兼ねており、且つこのブラックマトリックスがゲート線方向にのみ形成されていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。第４０及び第４１の実施例と異なるのは、液晶の注入口がゲート線方向に形成されている点である。図４９はその一例を示す工程断面図及び平面図、図５０は図４９（ｄ）の平面図である。
【０２２８】
薄膜トランジスタ基板４９０１の内側に、チャネル領域４９０２、ソース領域４９０３、ドレイン領域４９０４、ゲート絶縁膜４９０５、ゲート線４９０６、層間絶縁膜４９０７、コンタクトホール４９０８、及びソース線４９０９等からなる薄膜トランジスタ４９１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極４９１１を形成する。（図４９（ａ）参照）
次にゲート線４９０６に沿った画素電極４９１１間の隙間を遮光する形でブラックマトリックス４９１２が形成されており、スペーサの役割も果たしている。本実施例によれば、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。またブラックマトリックスをソース線に沿った方向にも形成した場合、画素電極４９１１の四方に高い壁ができる為、液晶の注入がし難いと言った問題が生じていたが、ゲート線方向にのみ形成することにより、この問題を解決した。（図４９（ｂ）（ｃ）参照）
次にシール部４９１３上に形成したシール材４９１４により、薄膜トランジスタ基板４９０１を対向基板４９１５と張り合せ、その間に液晶４９１６を封入する。この時、図５０に示す様に液晶の封入口Ａはゲート線方向に形成されている。液晶の封入口がソース線方向にある場合、薄膜トランジスタ基板側４９０１に形成したブラックマトリックス４９１２に阻まれて、液晶を封入し難いと言った問題点があったが、液晶の封入口をゲート線方向に形成する事で解決できた。対向基板４９１５には、クロム等の遮光膜からなり、少なくともソース線方向に沿って形成されたブラックマトリックス４９１７、赤色・緑色・青色の顔料を分散させたカラーレジストで形成された赤色カラーフィルタ部４９１８、緑色カラーフィルタ部４９１９、ここでは図示しないが青色カラーフィルタ部が形成されている。この上に保護絶縁膜４９２０と透明導電膜からなる対向電極４９２１が形成されている。画素電極４９１１上と対向電極４９２１上には、配向膜４９２２、４９２３が積層されラビング処理されている。画素電極と対向電極間の距離は、一般にセルギャップと呼ばれており、光学特性を大きく左右するパラメータである。このセルギャップは、大型液晶パネルになる程ばらつき易いが、ブラックマトリックスからなるパターンがスペーサの役割を果たしている為、均一性が保たれている。（図４９（ｄ）参照）
本実施例ではブラックマトリックスのみがスペーサの役割を兼ねている場合について説明したが、実施例３５或いは実施例３６で説明した様に、ブラックマトリックスの上層或いは下層に絶縁膜を設け、これらの絶縁膜とブラックマトリックスとでスペーサを形成する場合でも本発明の主旨を逸しない。
【０２２９】
また本実施例ではソース線方向のブラックマトリックスを対向基板に形成して低るが、実施例４１で説明した様に、ゲート線あるいはソース線が、ソース線方向のブラックマトリックスを兼ねていても本発明の主旨を逸しない。
【０２３０】
（実施例４３）
本発明の第４３の実施例を図５１、図５２、図５３を用いて詳しく説明する。第４３の実施例は、画素電極上に、ブラックマトリックスが設けられ、このパターンをマスクにして、下部に形成された静電気対策用の配線を切り放すことを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。図５１、図５２、図５３はその一例を示す平面図と平面図Ａ−Ａ’における工程断面図である。
【０２３１】
薄膜トランジスタ基板５１０１の内側に、チャネル領域５１０２、ソース領域５１０３、ドレイン領域５１０４、ゲート絶縁膜５１０５、ゲート線５１０６、層間絶縁膜５１０７、コンタクトホール５１０８、及びソース線５１０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極５１１１を形成する。ここでソース線５１０９は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。（図５１参照）
次に画素電極５１１１間の隙間を遮光する形でブラックマトリックス５１１２を形成する。この際、ソース線５１０９がショートされている部分にウィンドウ５１１３を開ける。（図５２参照）
次に、ブラックマトリックスのパターン５１１３をマスクにして、ソース線５１０９の切り放しを行う。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスは画素電極上の周辺部を遮光する為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが形成されていても、表示特性に悪影響を与えることはない。これにより、工程数とコストを低減する事が可能になった。（図５３参照）
（実施例４４）
本発明の第４４の実施例を図５４、図５５、図５６を用いて詳しく説明する。第４４の実施例は、画素電極上に保護膜が設けられ、このパターンをマスクにして、下部に形成された静電気対策用の配線を切り放すことを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。図５４、図５５、図５６はその一例を示す平面図と平面図Ａ−Ａ’における工程断面図である。
【０２３２】
薄膜トランジスタ基板５２０１の内側に、チャネル領域５２０２、ソース領域５２０３、ドレイン領域５２０４、ゲート絶縁膜５２０５、ゲート線５２０６、層間絶縁膜５２０７、コンタクトホール５２０８、及びソース線５２０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極５２１１を形成する。ここでソース線５１０９は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。（図５４参照）
次にソース線５２０９上に、保護膜となる絶縁膜５２１２を形成する。更にこの上に、光露光技術等を用いてレジストパターン５２１３を形成する。この際、ソース線５２０９がショートされている部分にもウィンドウ５２１４を開ける。次にレジストパターン５２１３をマスクにして画素電極５２１１上部の絶縁膜５２１２を除去する。これによりソース線５２０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。この時、ウィンドウ５２１４部の絶縁膜５２１２も同時に除去され、ソース線５２０９が露出する。（図５５参照）
次に、ウィンドウ５２１４をマスクにして、ソース線５２０９の切り放しを行う。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方保護膜のパターンは画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、保護膜のパターンが形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。（図５６参照）
（実施例４５）
本発明の第４５の実施例を図５７、図５８、図５９を用いて詳しく説明する。第４５の実施例は、画素電極上に保護膜層、更にその上層にブラックマトリックスが設けられ、前記保護膜層がブラックマトリックスのパターンに対して自己整合的にエッチングされており、更にそのパターンをマスクにして、下部に形成された静電気対策用の配線が切り放されていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。図５７、図５８、図５９はその一例を示す平面図と平面図Ａ−Ａ’における工程断面図である。
【０２３３】
薄膜トランジスタ基板５３０１の内側に、チャネル領域５３０２、ソース領域５３０３、ドレイン領域５３０４、ゲート絶縁膜５３０５、ゲート線５３０６、層間絶縁膜５３０７、コンタクトホール５３０８、及びソース線５３０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極５３１１を形成する。ここでソース線５３０９は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。（図５７参照）
次にソース線５３０９上に、保護膜となる絶縁膜５３１２を形成する。更に保護膜５３１２上には、画素電極５３１１間の隙間を遮光する形でブラックマトリックス５３１３を形成する。この際、ソース線５３０９がショートされている部分にもウィンドウ５３１４を開ける。次に前記保護膜５３１２を、たとえばＣＨＦ₃ガスを用いたＲＩＥ等により、ブラックマトリックス５３１３のパターンに対して自己整合的にエッチングする。これによりソース線５３０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。この時、ウィンドウ５３１４部の絶縁膜５３１２も同時に除去され、ソース線５３０９が露出する。（図５８参照）
次に、ウィンドウ５３１４をマスクにして、ソース線５３０９の切り放しを行う。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方保護膜のパターンは画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、保護膜のパターンが形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。（図５９参照）
（実施例４６）
本発明の第４６の実施例を図６０、図６１、図６２を用いて詳しく説明する。第４６の実施例は、ソース線或いは画素電極を接続する為のコンタクトホールを開口する際、静電気対策用配線の一部を予め露出させておき、その後画素電極上に設けられた、ブラックマトリックスのパターンをマスクにして、前記静電気対策用配線を切り放すことを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。図６０、図６１、図６２はその一例を示す平面図と平面図Ａ−Ａ’における工程断面図である。
【０２３４】
薄膜トランジスタ基板５４０１の内側に、チャネル領域５４０２、ソース領域５４０３、ドレイン領域５４０４、ゲート絶縁膜５４０５、ゲート線５４０６、層間絶縁膜５４０７、コンタクトホール５４０８、及びソース線５４０９等からなる薄膜トランジスタ５４１０と、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極５４１１を形成する。ここでゲート線５４０６は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。また前記コンタクトホール５４０８を開口する際には、ゲート線がショートされている部分にもコンタクトホール５４１２を開口し、ゲート線の一部を露出させる。（図６０参照）
次に画素電極５４１１間の隙間を遮光する形でブラックマトリックス５４１３を形成する。この際、ゲート線５４０６がショートされている部分にウィンドウ５４１４を開ける。（図６１参照）
次に、ブラックマトリックスのパターン５４１３をマスクにして、ゲート線５４０６の切り放しを行う。（図６２参照）
本発明では、コンタクトホールを開口する際に、ゲート線等で形成された静電気対策用配線の一部も予め露出させておき、ブラックマトリックスを形成する際に、この部分に更にウィンドウを開け、それをマスクにして切り放しを行っている。一般にゲート線等で形成された静電気対策用配線上には層間絶縁膜が形成されており、従ってコンタクトホールを開口する際、静電気対策用の配線の一部を露出させておいた方が、無理なく切り放すことができる。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスは画素電極上の周辺部を遮光する為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが形成されていても、表示特性に悪影響を与えることはない。これにより、工程数とコストを低減する事が可能になった。
【０２３５】
（実施例４７）
本発明の第４７の実施例を図６３、図６４、図６５を用いて詳しく説明する。第４７の実施例は、ソース線或いは画素電極を接続する為のコンタクトホールを開口する際、静電気対策用配線の一部を予め露出させておき、その後画素電極上に設けられた、保護膜のパターンをマスクにして、前記静電気対策用配線を切り放すことを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。図６３、図６４、図６５はその一例を示す平面図と平面図Ａ−Ａ’における工程断面図である。
【０２３６】
薄膜トランジスタ基板５５０１の内側に、チャネル領域５５０２、ソース領域５５０３、ドレイン領域５５０４、ゲート絶縁膜５５０５、ゲート線５５０６、層間絶縁膜５５０７、コンタクトホール５５０８、及びソース線５５０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極５５１１を形成する。ここでゲート線５５０６は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。また前記コンタクトホール５５０８を開口する際には、ゲート線がショートされている部分にもコンタクトホール５５１２を開口し、ゲート線の一部を露出させる。（図６３参照）
次にソース線５５０９上に、保護膜となる絶縁膜５５１３を形成する。更にこの上に、光露光技術等を用いてレジストパターン５５１４を形成する。この際、ゲート線５５０６がショートされている部分にもウィンドウ５５１５を開ける。（図６４参照）
次にレジストパターン５５１４をマスクにして画素電極５５１１上部の絶縁膜５５１３を除去する。これによりソース線５５０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。この時、ウィンドウ５５１５部の絶縁膜５５１３も同時に除去され、ゲート線５５０６が露出する。次に、ウィンドウ５５１５をマスクにして、ゲート線５５０６の切り放しを行い、レジストパターン５５１４を除去する。（図６５参照）
本発明では、コンタクトホールを開口する際に、ゲート線等で形成された静電気対策用配線の一部も予め露出させておき、保護膜除去用のパターンを形成する際に、この部分に更にウィンドウを開け、それをマスクにして切り放しを行っている。一般にゲート線等で形成された静電気対策用配線上には層間絶縁膜が形成されており、従ってコンタクトホールを開口する際、静電気対策用の配線の一部を露出させておいた方が、無理なく切り放すことができる。静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方保護膜のパターンは画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、保護膜のパターンが形成されていても、表示特性に悪影響を与えることはない。この発明により、工程数とコストを低減する事が可能になった。
【０２３７】
（実施例４８）
本発明の第４８の実施例を図６６、図６７、図６８を用いて詳しく説明する。第４８の実施例は、ソース線或いは画素電極を接続する為のコンタクトホールを開口する際、静電気対策用配線の一部を予め露出させておき、その後画素電極上に保護膜層、更にその上層にブラックマトリックスが設けられ、前記保護膜層がブラックマトリックスのパターンに対して自己整合的にエッチングされており、更にそのパターンをマスクにして、下部に形成された静電気対策用の配線が切り放されていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法である。図６６、図６７、図６８はその一例を示す平面図と平面図Ａ−Ａ’における工程断面図である。
【０２３８】
薄膜トランジスタ基板５６０１の内側に、チャネル領域５６０２、ソース領域５６０３、ドレイン領域５６０４、ゲート絶縁膜５６０５、ゲート線５６０６、層間絶縁膜５６０７、コンタクトホール５６０８、及びソース線５６０９等からなる薄膜トランジスタと、これにより選択駆動され、ストライプ型、モザイク型、トライアングル型等のパターンに配置された、透明導電膜からなる画素電極５６１１を形成する。ここでゲート線５６０６は、静電気による破壊を防止する為に、最初の段階では互いにショートされている。また前記コンタクトホール５６０８を開口する際には、ゲート線がショートされている部分にもコンタクトホール５６１２を開口し、ゲート線の一部を露出させる。（図６６参照）
次にソース線５６０９上に、保護膜となる絶縁膜５６１３を形成する。更に保護膜５６１３上には、画素電極５６１１間の隙間を遮光する形でブラックマトリックス５６１４を形成する。この際、ゲート線５６０６がショートされている部分にもウィンドウ５６１５を開ける。（図６７参照）
次に前記保護膜５６１３を、たとえばＣＨＦ₃ガスを用いたＲＩＥ等により、ブラックマトリックス５６１４のパターンに対して自己整合的にエッチングする。これによりソース線５６０９を保護できると共に、液晶に印加される電圧がこの絶縁膜の存在により低減されるという事態を防止できる。この時、ウィンドウ５６１５部の絶縁膜５６１３も同時に除去され、ゲート線５６０６が露出する。次に、ウィンドウ５６１５をマスクにして、ゲート線５６０６の切り放しを行う。（図６８参照）
本発明では、コンタクトホールを開口する際に、ゲート線等で形成された静電気対策用配線の一部も予め露出させておき、ブラックマトリックスのパターンを形成する際に、この部分に更にウィンドウを開け、このブラックマトリックスのパターンをマスクにして保護膜をエッチングし、続いてショートされている部分の切り放しも行っている。一般にゲート線等で形成された静電気対策用配線上には層間絶縁膜が形成されており、従ってコンタクトホールを開口する際、静電気対策用の配線の一部を露出させておいた方が、無理なく切り放すことができる。また静電気対策用の配線は、表示エリア外に設けられるのが一般的であり、一方ブラックマトリックスや保護膜のパターンは、画素電極上の周辺部を遮光したり画素電極上にウインドウを開ける為のものである。従って、静電気対策用の配線を切り放すことを目的とした、ブラックマトリックスのパターンが表示エリア外に形成されていても、表示特性に悪影響を与えることはない。これにより、工程数とコストを低減する事が可能になった。
【０２３９】
以上本発明の実施例を説明してきたが、その中で用いられた薄膜トランジスタは、単結晶薄膜トランジスタであっても、また非結晶薄膜トランジスタであっても本発明の主旨を逸しない。更に非結晶薄膜トランジスタの中でもアモルファス・シリコン薄膜トランジスタであっても、多結晶薄膜トランジスタであっても本発明の主旨を逸しない。
【０２４０】
本実施例における薄膜トランジスタは、コプラナ構造になっているが、これがたとえばスタガ構造であったり、逆スタガ構造であっても本発明の主旨は逸しない。
【０２４１】
また薄膜トランジスタが、多結晶薄膜トランジスタである場合、多結晶シリコン薄膜トランジスタは、６００℃以下のプロセスで形成した多結晶シリコン薄膜トランジスタであっても本発明の主旨を逸しない。
更に薄膜トランジスタが、多結晶薄膜トランジスタである場合、多結晶シリコン薄膜トランジスタは、４５０℃以下のプロセスで形成した多結晶シリコン薄膜トランジスタであっても本発明の主旨を逸しない。
【０２４２】
【発明の効果】
請求項１〜６、及び請求項２９〜３４の発明によれば、画素電極とブラックマトリックスの間に保護膜層を形成することで、ブラックマトリックスの比抵抗が低い場合でも、画質に影響を与えることがない。また遮光材に使用されている顔料等からのＮａ汚染等も防止できる。
【０２４３】
請求項７〜８、及び請求項３５〜３６の発明によれば、ブラックマトリックスのパターンをマスクに、下部の保護膜層をエッチングすることで、ブラックマトリックスの形成と、画素電極上部の保護膜除去に必要なマスクを１枚で済ませるというものである。これにより、工程数の増大を最低限にとどめることが可能になる。更に、保護膜層のエッチングを異方性エッチングにより行うことで、ブラックマトリックスの加工形状に起因するラビング不良も防止できる。
【０２４４】
請求項９及び請求項３７の発明によれば、ブラックマトリックスのパターンをシール部にも形成することで、ブラックマトリックスのパターンがシール部の保護膜の一部となり、信頼性を向上させることができる。また、ブラックマトリックスのパターンをマスクに下層の保護膜をエッチングする場合、配線が露出するのを防止できる。
【０２４５】
請求項１０及び請求項３８の発明によれば、薄膜トランジスタ基板と対向基板を張り合わせる際に目印となるパターンを、ブラックマトリックスにより形成することで、薄膜トランジスタ基板のほぼ全面をブラックマトリックス材料が覆っていても、対向基板を張り合わせる際に不都合は生じない。
【０２４６】
請求項１１及び請求項３９の発明によれば、ドライバーを内蔵したアクティブマトリックス型液晶表示装置において、ブラックマトリックスのパターンをドライバー部にも形成することで、ブラックマトリックスのパターンがドライバー部の保護膜の一部となり、信頼性を向上させることができる。また、ブラックマトリックスのパターンをマスクに下層の保護膜をエッチングする場合、配線が露出するのを防止できる。
【０２４７】
請求項１２〜１３、及び請求項４０〜４１の発明によれば、薄膜トランジスタ上に紫外線遮光層を形成することで、特性の劣化を防止できる。
【０２４８】
この際、ブラックマトリックスが紫外線遮光層を兼ねることで工程数の増大を防ぐことが可能になる。
【０２４９】
請求項１４〜１６、及び請求項４２〜４４の発明によれば、ブラックマトリックスとその上下に形成された絶縁膜がスペーサを兼ねることで、スペーサをばらまく工程が省略でき、スループットの向上とコスト低減が可能になる。
【０２５０】
請求項１７〜１９、及び請求項４５〜４７の発明によれば、スペーサを兼ねるパターンをソース線方向にのみ形成することで、液晶の注入工程が容易になる。この場合、ゲート線或いは容量線がゲート線方向のブラックマトリックスを兼ねることで、ゲート線方向のブラックマトリックスを別に形成する必要がなくなり、コストの増大を引き起こさない。また、液晶の注入口をソース線方向に形成することで液晶の注入を更に短時間に且つ歩留り良く行うことができる。
【０２５１】
請求項２０〜２２、及び請求項４８〜５０の発明によれば、スペーサを兼ねるパターンをゲート線方向にのみ形成することで液晶の注入工程が容易になる。この場合、ゲート線或いは容量線がソース線方向のブラックマトリックスを兼ねることで、ソース線方向のブラックマトリックスを別に形成する必要がなくなり、コストの増大を引き起こさない。また、液晶の注入口をゲート線方向に形成することで液晶の注入を更に短時間に且つ歩留り良く行うことができる。
【０２５２】
請求項２３〜２８、及び請求項５１〜５６の発明によれば、ブラックマトリックス或いは保護膜からなるパターン、或いはコンタクトホールのパターンをマスクにして、下部に形成された静電気対策用の配線を切り放すことにより、工程数とコストを低減する事が可能になった。
【０２５３】
【図面の簡単な説明】
【図１】 従来の液晶表示装置の一例を示す図である。
【図２】 赤・緑・青の顔料を遮光材として添加したブラックレジストにおいて、膜厚と遮光性の関係を示す図である。
【図３】 ブラックレジストの加工形状の一例を示す図である。
【図４】 紫外線照射前後の薄膜トランジスタ特性を比較した図である。
【図５】 第１の実施例の構造を示す断面図である。
【図６】 第２の実施例の構造を示す断面図である。
【図７】 第３の実施例の構造を示す断面図である。
【図８】 第４の実施例の構造を示す断面図である。
【図９】 本発明第４の実施例において、ブラックレジストの加工形状の一例を示す図である。
【図１０】 第５の実施例の構造を示す平面図である。
【図１１】 第６の実施例の構造を示す平面図である。
【図１２】 第７の実施例の構造を示す平面図である。
【図１３】 第８の実施例の構造を示す断面図である。
【図１４】 第９の実施例の構造を示す断面図である。
【図１５】 第１０の実施例の構造を示す断面図である。
【図１６】 第１１の実施例の構造を示す断面図である。
【図１７】 第１２の実施例の構造を示す断面図である。
【図１８】 第１３の実施例の構造を示す断面図である。
【図１９】 第１４の実施例の構造を示す平面図である。
【図２０】 第１５の実施例の構造を示す平面図である。
【図２１】 第１６の実施例の構造を示す平面図である。
【図２２】 第１７の実施例の構造を示す平面図である。
【図２３】 第１８の実施例の構造を示す平面図である。
【図２４】 第１９の実施例の構造を示す平面図と構造断面図である。
【図２５】 第２０の実施例の構造を示す平面図と構造断面図である。
【図２６】 第２１の実施例の構造を示す平面図と構造断面図である。
【図２７】 第２２の実施例の構造を示す平面図と構造断面図である。
【図２８】 第２３の実施例の構造を示す平面図と構造断面図である。
【図２９】 第２４の実施例の構造を示す平面図である。
【図３０】 第２５の実施例の製造方法を示す工程断面図である。
【図３１】 第２６の実施例の製造方法を示す工程断面図である。
【図３２】 第２７の実施例の製造方法を示す工程断面図である。
【図３３】 第２８の実施例の製造方法を示す工程断面図である。
【図３４】 本発明第２８の実施例において、ブラックレジストの加工形状の一例を示す図である。
【図３５】 第２９の実施例の製造方法を示す工程断面図である。
【図３６】 第３０の実施例の製造方法を示す工程断面図である。
【図３７】 第３１の実施例の製造方法を示す工程断面図である。
【図３８】 第３２の実施例の製造方法を示す工程断面図である。
【図３９】 第３３の実施例の製造方法を示す工程断面図である。
【図４０】 第３４の実施例の製造方法を示す工程断面図である。
【図４１】 第３５の実施例の製造方法を示す工程断面図である。
【図４２】 第３６の実施例の製造方法を示す工程断面図である。
【図４３】 第３７の実施例の製造方法を示す工程断面図と平面図である。
【図４４】 第３８の実施例の製造方法を示す工程断面図と平面図である。
【図４５】 第３９の実施例の製造方法を示す工程断面図と平面図である。
【図４６】 第３９の実施例の製造方法を示す平面図である。
【図４７】 第４０の実施例の製造方法を示す平面図及び工程断面図である。
【図４８】 第４１の実施例の製造方法を示す平面図及び工程断面図である。
【図４９】 第４２の実施例の製造方法を示す平面図及び工程断面図である。
【図５０】 第４２の実施例の製造方法を示す平面図である。
【図５１】 第４３の実施例の製造方法を示す平面図及び工程断面図である。
【図５２】 第４３の実施例の製造方法を示す平面図及び工程断面図である。
【図５３】 第４３の実施例の製造方法を示す平面図及び工程断面図である。
【図５４】 第４４の実施例の製造方法を示す平面図及び工程断面図である。
【図５５】 第４４の実施例の製造方法を示す平面図及び工程断面図である。
【図５６】 第４４の実施例の製造方法を示す平面図及び工程断面図である。
【図５７】 第４５の実施例の製造方法を示す平面図及び工程断面図である。
【図５８】 第４５の実施例の製造方法を示す平面図及び工程断面図である。
【図５９】 第４５の実施例の製造方法を示す平面図及び工程断面図である。
【図６０】 第４６の実施例の製造方法を示す平面図及び工程断面図である。
【図６１】 第４６の実施例の製造方法を示す平面図及び工程断面図である。
【図６２】 第４６の実施例の製造方法を示す平面図及び工程断面図である。
【図６３】 第４７の実施例の製造方法を示す平面図及び工程断面図である。
【図６４】 第４７の実施例の製造方法を示す平面図及び工程断面図である。
【図６５】 第４７の実施例の製造方法を示す平面図及び工程断面図である。
【図６６】 第４８の実施例の製造方法を示す平面図及び工程断面図である。
【図６７】 第４８の実施例の製造方法を示す平面図及び工程断面図である。
【図６８】 第４８の実施例の製造方法を示す平面図及び工程断面図である。
【符号の説明】
１０１，５０１，６０１，７０１，８０１，１３０１，１４０１，１５０１，
１６０１，１７０１，１８０１，２４０１，２５０１，２６０１，２７０１，
２８０１，２９０１，３００１，３１０１，３２０１，３３０１，３５０１，
３６０１，３７０１，３８０１，３９０１，４００１，４１０１，４２０１，
４３０１，４４０１，４５０１，４７０１，４８０１，４９０１，５１０１，
５２０１，５３０１，５４０１，５５０１，５６０１
・・・薄膜トランジスタ基板
５０２，６０２，７０２，８０２，１３０２，１４０２，１５０２，１６０２，
１７０２，１８０２，１９０２，２１０２，２２０２，２４０２，２５０２，
２６０２，２７０２，２８０２，２９０２，３００２，３１０２，３２０２，
３３０２，３５０２，３６０２，３７０２，３８０２，３９０２，４００２，
４１０２，４２０２，４３０２，４４０２，４５０２，４７０２，４８０２，
４９０２，５１０２，５２０２，５３０２，５４０２，５５０２，５６０２
・・・チャネル領域
５０３，６０３，７０３，８０３，１３０３，１４０３，１５０３，１６０３，
１７０３，１８０３，１９０３，２１０３，２２０３，２４０３，２５０３，
２６０３，２７０３，２８０３，２９０３，３００３，３１０３，３２０３，
３３０３，３５０３，３６０３，３７０３，３８０３，３９０３，４００３，
４１０３，４２０３，４３０３，４４０３，４５０３，４７０３，４８０３，
４９０３，５１０３，５２０３，５３０３，５４０３，５５０３，５６０３
・・・ソース領域
５０４，６０４，７０４，８０４，１３０４，１４０４，１５０４，１６０４，
１７０４，１８０４，１９０４，２１０４，２２０４，２４０４，２５０４，
２６０４，２７０４，２８０４，２９０４，３００４，３１０４，３２０４，
３３０４，３５０４，３６０４，３７０４，３８０４，３９０４，４００４，
４１０４，４２０４，４３０４，４４０４，４５０４，４７０４，４８０４，
４９０４，５１０４，５２０４，５３０４，５４０４，５５０４，５６０４
・・・ドレイン領域
１１０，５０５，６０５，７０５，８０５，１３０５，１４０５，１５０５，
１６０５，１７０５，１８０５，２４０５，２５０５，２６０５，２７０５，
２８０５，２９０５，３１０５，３２０５，３３０５，３５０５，３６０５，
３７０５，３８０５，３９０５，４００５，４１０５，４２０５，４３０５，
４４０５，４５０５，４７０５，４８０５，４９０５，５１０５，５２０５，
５３０５，５４０５，５５０５，５６０５
・・・ゲート絶縁膜
１１１，５０６，６０６，７０６，８０６，１３０６，１４０６，１５０６，
１６０６，１７０６，１８０６，１９０６，２１０６，２２０６，２４０６，
２５０６，２６０６，２７０６，２８０６，２９０６，３００６，３１０６，
３２０６，３３０６，３５０６，３６０６，３７０６，３８０６，３９０６，
４００６，４１０６，４２０６，４３０６，４４０６，４５０６，４７０６，
４８０６，４９０６，５１０６，５２０６，５３０６，５４０６，５５０６，
５６０６
・・・ゲート線
１１３，５０７，６０７，７０７，８０７，１３０７，１４０７，１５０７，
１６０７，１７０７，１８０７，２４０７，２５０７，２６０７，２７０７，
２８０７，３１０７，３２０７，３３０７，３５０７，３６０７，３７０７，
３８０７，２９０７，３９０７，４００７，４１０７，４２０７，４３０７，
４４０７，４５０７，４７０７，４８０７，４９０７，５１０７，５２０７，
５３０７，５４０７，５５０７，５６０７
・・・層間絶縁膜
１１４，５０８，６０８，７０８，８０８，１３０８，１４０８，１５０８，
１６０８，１７０８，１８０８，１９０８，２１０８，２２０８，２４０８，
２５０８，２６０８，２７０８，２８０８，２９０８，３００８，３１０８，
３２０８，３３０８，３５０８，３６０８，３７０８，３８０８，３９０８，
４００８，４１０８，４２０８，４３０８，４４０８，４５０８，４７０８，
４８０８，４９０８，５１０８，５２０８，５３０８，５４０８，５４１２，
５５０８，５５１２，５６０８，５６１２
・・・コンタクトホール
１１２，５０９，６０９，７０９，８０９，１３０９，１４０９，１５０９，
１６０９，１７０９，１８０９，１９０９，２１０９，２２０９，２４０９，
２５０９，２６０９，２７０９，２８０９，２９０９，３００９，３１０９，
３２０９，３３０９，３５０９，３６０９，３７０９，３８０９，３９０９，
４００９，４１０９，４２０９，４３０９，４４０９，４５０９，４７０９，
４８０９，４９０９，５１０９，５２０９，５３０９，５４０９，５５０９，
５６０９
・・・ソース線
１１５，５１０，６１０，７１０，８１０，１３１０，１４１０，１５１０，
１６１０，１７１０，１８１０，３０１０，３１１０，３２１０，３３１０，
３５１０，３６１０，３７１０，３８１０，３９１０，４０１０，４１１０，
４２１０，４３１０，４４１０，４５１０，４７１０，４８１０，４９１０
・・・薄膜トランジスタ
１１６，５１１，６１１，７１１，８１１，１３１１，１４１１，１５１１，
１６１１，１７１１，１８１１，１９１１，２１１１，２２１１，２４１０，
２５１０，２６１０，２７１０，２８１０，２９１０，３０１１，３１１１，
３２１１，３３１１，３５１１，３６１１，３７１１，３８１１，３９１１，
４０１１，４１１１，４２１１，４３１１，４４１１，４５１１，４７１１，
４８１１，４９１１，５１１１，５２１１，５３１１，５４１１，５５１１，
５６１１
・・・画素電極
１０８，１１９，５１２，５１９，６１２，７１２，８１２，１３１２，
１３２０，１４１２，１４１９，１５１８，１６１３，１６１９，１７１２，
１７１９，１８１９，２５１１，２６１１，２８１１，２９１１，３０１２，
３０２０，３１１２，３２１２，３３１２，３５１２，３６１２，３７１２，
３８１２，３８２１，３９１２，３９２０，４０１８，４１１９，４２１２，
４２２０，４３１９，４４１８，４５２１，４７１９，４８１８，４９２０，
５２１２，５３１２，５５１３，５６１３
・・・保護絶縁膜
１０４，５１３，６１３，７１３，８１３，１００４，１２０４，１３１６，
１４１３，１５１２，１６１２，１７１３，１８１２，１８１５，１９１２，
２００４，２１１２，２２１２，２４１１，２６１２，２７１１，２９１２，
３０１４，３１１４，３２１３，３３１３，３５１４，３６１４，３７１４，
３８１７，３９１４，４０１２，４１１２，４２１４，４３１２，４３１５，
４４１２，４５１２，４５１７，４７１２，４７１５，４８１２，４９１２，
４９１７，５１１２，５３１３，５４１３，５６１４
・・・ブラックマトリックス
３０１３，３１１３，３５１３，３６１３，３７１３，３８１３，３９１３，
４２１３，５２１３，５５１４
・・・レジストパターン
４１１３
・・・絶縁膜
１０２，５１４，１３１４，１４１４，１５１３，１６１４，１７１４，
１８１３，３０１５，３５１９，３６１８，３７１７，３８１５，３９１５，
４０１３，４１１４，４２１５，４３１３，４４１３，４５１４，４７１３，
４８１３，４９１５
・・・対向基板
１０３，５１５，１３１５，１４１５，１５１４，１６１５，１７１５，
１８１４，３０１６，３５２０，３６１９，３７１８，３８１６，３９１６，
４０１４，４１１５，４２１６，４３１４，４４１４，４５１５，４７１４，
４８１４，４９１６
・・・液晶
１０５，５１６，１３１７，１４１６，１５１５，１６１６，１７１６，
１８１６，３０１７，３８１８，３９１７，４０１５，４１１６，４２１７，
４３１６，４４１５，４５１８，４７１６，４８１５，４９１８
・・・赤色カラーフィルタ部
１０６，５１７，１３１８，１４１７，１５１６，１６１７，１７１７，
１８１７，３０１８，３８１９，３９１８，４０１６，４１１７，４２１８，
４３１７，４４１６，４５１９，４７１７，４８１６，４９１９
・・・緑色カラーフィルタ部
１０７，５１８，１３１９，１４１８，１５１７，１６１８，１７１８，
１８１８，３０１９，３８２０，３９１９，４０１７，４１１８，４２１９，
４３１８，４４１７，４７１８，４８１７
・・・青色カラーフィルタ部
１０９，５２０，１３２１，１４２０，１５１９，１６２０，１７２０，
１８２０，３０２１，３８２２，３９２１，４０１９，４１２０，４２２１，
４３２０，４４１９，４５２２，４７２０，４８２１
・・・対向電極
１１７，１１８，５２１，５２２，１３２２，１３２３，１４２１，１４２２，
１５２０，１５２１，１６２１，１６２２，１７２１，１７２２，１８２１，
１８２２，３０２２，３０２３，２８２３，２８２４，３９２２，３９２３，
４０２０，４０２１，４１２１，４１２２，４２２２，４２２３，４３２１，
４３２２，４４２０，４４２１，４５２３，４５２４，４７２１，４７２２，
４８２０，４８２１，４９２２，４９２３
・・・配向膜
１２０，５２３，１３２４，１４２３，３８２５，３９２４
・・・ギャップ材（スペーサ）
１００１，１１０１，１２０１，２００１，２３０１，３５１５，３６１５，
３７１５
・・・表示領域
１００２，１１０２，１２０２，２００２，２３０２
・・・端子部
１００３，１００３，１２０３，２００３，２３０３，３５１６，４５１６，
４９１３
・・・シール部
１１０４，３６１７
・・・ブラックマトリックスにより形成された目印
１３１３，３８１４
・・・紫外線遮光層
２００６，２３０６，３５１８，４５１３，４９１４
・・・シール材
２４１２，２５１２，２６１３，２７１３，２８１３，２９１４，５１１３，
５２１４，５３１４，５５１５，５６１５
・・・ウインドウ
２７１２，２８１２，２９１３
・・・静電気対策用配線
３５１７，３６１６
・・・シール部を横切る配線
３７１６
・・・内蔵ドライバー部

Claims (42)

1. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置において、
   前記薄膜トランジスタ基板に形成された画素電極上層に、保護膜層が形成され、更にこの上層にブラックマトリックスが設けられており、
   前記保護膜層が前記ブラックマトリックスのパターンに対して自己整合的にエッチングされており、
   前記画素電極の上部においては前記保護膜層は除去されウィンドウが開けられていることを特徴とするアクティブマトリックス型液晶表示装置。
2. 請求項１において、前記ブラックマトリックスには遮光材を添加したレジスト膜が用いられており、該遮光材として少なくともカーボンが用いられ、前記遮光材の中でカーボンの占める割合が８０ｗｔ％以上であることを特徴とするアクティブマトリックス型液晶表示装置。
3. 請求項１において、前記ブラックマトリックスには遮光材を添加したレジスト膜が用いられており、該遮光材として少なくともカーボンが用いられ、前記遮光材の中でカーボンの占める割合が１００ｗｔ％であることを特徴とするアクティブマトリックス型液晶表示装置。
4. 請求項１において、前記保護膜層のエッチングには、異方性エッチングが用いられていることを特徴とするアクティブマトリックス型液晶表示装置。
5. 請求項１、２、３又は４において、前記ブラックマトリックスのパターンがシール部にも形成されていることを特徴とするアクティブマトリックス型液晶表示装置。
6. 請求項１、２、３又は４において、アクティブマトリックス型液晶表示装置にはドライバーがシール部の外側に配置されており、かつ前記ブラックマトリックスのパターンがドライバー部を覆うように形成されていることを特徴とするアクティブマトリックス型液晶表示装置。
7. 請求項１から請求項６のいずれかにおいて、前記ブラックマトリックスが紫外線遮光層を兼ねることを特徴とするアクティブマトリックス型液晶表示装置。
8. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置において、
   前記薄膜トランジスタ基板に形成された画素電極上層に、ブラックマトリックスが設けられ、更にこの上層に絶縁膜からなるパターンが形成されており、このブラックマトリックスと絶縁膜からなるパターンがセルギャップを決定するスペーサを兼ねており、
   前記画素電極上と対向電極上には、それぞれ配向膜が積層され、これらの配向膜は前記絶縁膜からなるパターン上で互いに当接していることを特徴とするアクティブマトリックス型液晶表示装置。
9. 請求項８において、前記セルギャップを決定するスペーサを兼ねるパターンは、ソース線方向にのみ形成されており、液晶の注入口はソース線方向に形成されていることを特徴とするアクティブマトリックス型液晶表示装置。
10. 請求項９において、ゲート線方向のブラックマトリックスはゲート線或いは容量線が兼ねることを特徴とするアクティブマトリックス型液晶表示装置。
11. 請求項８において、前記セルギャップを決定するスペーサを兼ねるパターンは、ゲート線方向にのみ形成されており、液晶の注入口はゲート線方向に形成されていることを特徴とするアクティブマトリックス型液晶表示装置。
12. 請求項１１において、ソース線方向のブラックマトリックスはソース線或いはゲート線が兼ねることを特徴とするアクティブマトリックス型液晶表示装置。
13. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置において、
    前記薄膜トランジスタ基板に形成された画素電極上層に、ブラックマトリックスが設けられ、
    該ブラックマトリックスを形成する際に、静電気対策用の配線がショートされている部分に対応し前記ブラックマトリックスにウィンドウが開けられており、
    前記ブラックマトリックスのパターンをマスクにして、下部に形成された前記静電気対策用の配線が切り放されていることを特徴とするアクティブマトリックス型液晶表示装置。
14. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置において、
    前記薄膜トランジスタ基板に形成された画素電極上層に、保護膜のパターンが形成されており、
    該保護膜のパターンを形成する際に、静電気対策用の配線がショートされている部分に対応し前記保護膜のパターンにウィンドウを開け、前記保護膜のパターンをマスクにして、下部に形成された前記静電気対策用の配線が切り放されていることを特徴とするアクティブマトリックス型液晶表示装置。
15. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置において、
    前記薄膜トランジスタ基板に形成された画素電極上層に、保護膜層が形成され、更にこの上層にブラックマトリックスが形成され、このブラックマトリックスが形成される際に、前記静電気対策用の配線のショートされている部分に対応して前記ブラックマトリックスにウィンドウが開けられており、
    前記保護膜層が前記ブラックマトリックスのパターンに対して自己整合的にエッチングされており、この保護膜層が自己整合的にエッチングされる際に、前記ブラックマトリックスのパターンをマスクにして、下部に形成された静電気対策用の配線が切り放なされていることを特徴とするアクティブマトリックス型液晶表示装置。
16. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置において、
    前記薄膜トランジスタとソース線或いは画素電極を接続する為のコンタクトホールが層間絶縁膜に開口され、このコンタクトホールが開口される際に、静電気対策用の配線の一部も予め露出されており、
    前記画素電極上層にブラックマトリックスが形成され、このブラックマトリックスが形 成される際に、前記静電気対策用の配線の前記一部に対応して前記ブラックマトリックスにウィンドウが開けられており、
    該ブラックマトリックスのパターンをマスクにして、下部に形成された前記静電気対策用の配線が切り放されていることを特徴とするアクティブマトリックス型液晶表示装置。
17. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置において、
    前記薄膜トランジスタとソース線或いは画素電極を接続する為のコンタクトホールが層間絶縁膜に開口され、このコンタクトホールが開口される際に、静電気対策用の配線の一部も予め露出されており、
    前記画素電極上層に保護膜が形成され、この保護膜が形成される際に、前記静電気対策用の配線の前記一部に対応して前記保護膜にウィンドウが開けられており、
    該保護膜のパターンをマスクにして、下部に形成された前記静電気対策用の配線を切り放されていることを特徴とするアクティブマトリックス型液晶表示装置。
18. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置において、
    前記薄膜トランジスタとソース線或いは画素電極を接続する為のコンタクトホールが層間絶縁膜に開口され、このコンタクトホールが開口される際に、静電気対策用の配線の一部も予め露出されており、
    前記薄膜トランジスタ基板に形成された画素電極上層に、保護膜層が形成され、更にこの上層にブラックマトリックスが設けられ、このブラックマトリックスが形成される際に、前記静電気対策用の配線の前記一部に対応する前記ブラックマトリックスの部分にウィンドウが開けられており、
    前記保護膜層は、前記ブラックマトリックスのパターンに対して自己整合的にエッチングされ、該ブラックマトリックスのパターンをマスクにして、下部に形成された前記静電気対策用の配線が切り放されていることを特徴とするアクティブマトリックス型液晶表示装置。
19. 請求項１から請求項１８のいずれかにおいて、前記薄膜トランジスタは多結晶シリコン薄膜トランジスタであることを特徴とするアクティブマトリックス型液晶表示装置。
20. 請求項１９において、前記多結晶シリコン薄膜トランジスタは、６００℃以下のプロセスで形成した多結晶シリコン薄膜トランジスタであることを特徴とするアクティブマトリックス型液晶表示装置及びその製造方法。
21. 請求項１９において、前記多結晶シリコン薄膜トランジスタは、４５０℃以下のプロセスで形成した多結晶シリコン薄膜トランジスタであることを特徴とするアクティブマトリックス型液晶表示装置及びその製造方法。
22. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置の製造方法であって、
    前記画素電極を形成する工程と、
    前記画素電極上に保護膜層を形成する工程と、
    前記保護膜層上に前記ブラックマトリックスのパターンを形成する工程と、
    前記保護膜層を前記ブラックマトリックスのパターンに対して自己整合的にエッチングする工程を含み、
    前記画素電極の上部においては前記保護膜層を除去しウィンドウを開けることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
23. 請求項２２において、前記ブラックマトリックスには遮光材を添加したレジスト膜を用い、該遮光材として少なくともカーボンを用い、前記遮光材の中でカーボンの占める割合が８０ｗｔ％以上であることを特徴とするアクティブマトリックス型液晶表示装置。
24. 請求項２２において、前記ブラックマトリックスには遮光材を添加したレジスト膜を用い、該遮光材として少なくともカーボンを用い、前記遮光材の中でカーボンの占める割合が１００ｗｔ％であることを特徴とするアクティブマトリックス型液晶表示装置。
25. 請求項２２において、前記保護膜層のエッチングには、異方性エッチングを用いることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
26. 請求項２２、２３、２４又は２５において、前記ブラックマトリックスのパターンがシール部にも形成されていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
27. 請求項２２、２３、２４又は２５において、アクティブマトリックス型液晶表示装置にはドライバーがシール部の外側に配置されており、かつ前記ブラックマトリックスのパターンをドライバー部を覆うように形成することを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
28. 請求項２２から請求項２７のいずれかにおいて、前記ブラックマトリックスが紫外線遮光層を兼ねることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
29. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置の製造方法であって、
    前記薄膜トランジスタ基板上に画素電極を形成する工程と、
    ブラックマトリックスを形成する工程と、
    前記ブラックマトリックス上に絶縁膜からなるパターンを形成する工程を含み、
    前記ブラックマトリックスと絶縁膜からなるパターンがセルギャップを決定するスペーサを兼ねており、
    前記画素電極上と対向電極上には、それぞれ配向膜を積層し、これらの配向膜は前記絶縁膜からなるパターン上で互いに当接していることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
30. 請求項２９において、前記セルギャップを決定するスペーサを兼ねるパターンは、ソース線方向にのみ形成されており、液晶の注入口はソース線方向に形成されていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
31. 請求項３０において、ゲート線方向のブラックマトリックスはゲート線或いは容量線が兼ねることを特徴とするアクティブマトリックス型液晶表示装置。
32. 請求項２９において、前記セルギャップを決定するスペーサを兼ねるパターンは、ゲート線方向にのみ形成されており、液晶の注入口はゲート線方向に形成されていることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
33. 請求項３２において、ソース線方向のブラックマトリックスはゲート線或いはソース線 が兼ねることを特徴とするアクティブマトリックス型液晶表示装置。
34. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置の製造方法であって、
    前記薄膜トランジスタ基板上に、静電気対策用の配線を形成する工程と、
    画素電極を形成する工程と、
    前記画素電極上層にブラックマトリックスを形成する工程と、
    ブラックマトリックスのパターンをマスクにして、前記静電気対策用の配線を切り放す工程を含み、
    前記ブラックマトリックスを形成する際に、前記静電気対策用の配線のショートされている部分に対応して前記ブラックマトリックスにウィンドウを開けることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
35. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置の製造方法であって、
    前記薄膜トランジスタ基板上に、静電気対策用の配線を形成する工程と、
    画素電極を形成する工程と、
    前記画素電極上層に、保護膜のパターンを形成する工程と、
    前記保護膜のパターンをマスクにして、前記静電気対策用の配線を切り放す工程を含み、
    前記保護膜のパターンを形成する際に、前記静電気対策用の配線のショートされている部分に対応して前記保護膜にウィンドウを開けることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
36. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置の製造方法であって、
    前記薄膜トランジスタ基板上に、静電気対策用の配線を形成する工程と、
    画素電極を形成する工程と、
    保護膜を形成する工程と、
    ブラックマトリックスのパターンを形成する工程と、
    前記保護膜を前記ブラックマトリックスのパターンに対して自己整合的にエッチングする工程と、更に前記ブラックマトリックスのパターンをマスクにして、前記静電気対策用の配線を切り放す工程を含み、
    前記ブラックマトリックスを形成する際に、前記静電気対策用の配線のショートされている部分に対応して前記ブラックマトリックスにウィンドウを開け、
    前記自己整合的にエッチングする際に、前記静電気対策用の配線のショートされている部分を露出し前記切り放しを行うことを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
37. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置の製造方法であって、
    前記薄膜トランジスタ基板上に、静電気対策用の配線を形成する工程と、
    前記薄膜トランジスタと、ソース線或いは画素電極を接続する為のコンタクトホールを層間絶縁膜に形成する工程と、
    画素電極を形成する工程と、
    前記画素電極上層にブラックマトリックスを形成する工程と、
    前記ブラックマトリックスのパターンをマスクにして、前記静電気対策用の配線を切り放す工程とを含み、
    前記コンタクトホールを開口する際に、前記静電気対策用の配線の一部も予め露出させておき、前記ブラックマトリックスを形成する際に、前記静電気対策用の配線の前記一部に対応して前記ブラックマトリックスにウィンドウを開けることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
38. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置の製造方法であって、
    前記薄膜トランジスタ基板上に、静電気対策用の配線を形成する工程と、
    前記薄膜トランジスタと、ソース線或いは画素電極を接続する為のコンタクトホールを層間絶縁膜に形成する工程と、
    画素電極を形成する工程と、
    前記画素電極の上層に保護膜のパターンを形成する工程と、
    前記保護膜のパターンをマスクにして、前記静電気対策用の配線を切り放す工程を含み、
    前記コンタクトホールを開口する際に、前記静電気対策用の配線のショートされている部分を予め露出させておき、前記保護膜を形成する際に、前記静電気対策用の配線がショートされている部分に対応して前記保護膜にウィンドウを開けることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
39. 薄膜トランジスタを有する薄膜トランジスタ基板と、対向電極を有する対向基板と、前記薄膜トランジスタ基板及び前記対向基板に狭持される液晶素子とを含むアクティブマトリックス型液晶表示装置の製造方法であって、
    前記薄膜トランジスタ基板上に、静電気対策用の配線を形成する工程と、
    前記薄膜トランジスタと、ソース線或いは画素電極を接続する為のコンタクトホールを層間絶縁膜に形成する工程と、
    画素電極を形成する工程と、
    前記画素電極の上層に保護膜を形成する工程と、
    前記保護膜の上層にブラックマトリックスのパターンを形成する工程と、
    前記保護膜を前記ブラックマトリックスのパターンに対して自己整合的にエッチングする工程と、
    前記ブラックマトリックスのパターンをマスクにして、前記静電気対策用の配線を切り放す工程を含み、
    前記コンタクトホールを開口する際に、前記静電気対策用の配線のショートされている部分を予め露出させておき、前記ブラックマトリックスを形成する際に、前記静電気対策用の配線がショートされている部分に対応して前記ブラックマトリックスにウィンドウを開けることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
40. 請求項２２から請求項３９のいずれかにおいて、前記薄膜トランジスタは多結晶シリコン薄膜トランジスタであることを特徴とするアクティブマトリックス型液晶表示装置の製造方法。
41. 請求項４０において、前記多結晶シリコン薄膜トランジスタは、６００℃以下のプロセスで形成した多結晶シリコン薄膜トランジスタであることを特徴とするアクティブマトリックス型液晶表示装置及びその製造方法。
42. 請求項４０において、前記多結晶シリコン薄膜トランジスタは、４５０℃以下のプロセスで形成した多結晶シリコン薄膜トランジスタであることを特徴とするアクティブマトリックス型液晶表示装置及びその製造方法。

Images