JPH03292719A - シリコン半導体層の形成方法 - Google Patents
シリコン半導体層の形成方法Info
- Publication number
- JPH03292719A JPH03292719A JP9461390A JP9461390A JPH03292719A JP H03292719 A JPH03292719 A JP H03292719A JP 9461390 A JP9461390 A JP 9461390A JP 9461390 A JP9461390 A JP 9461390A JP H03292719 A JPH03292719 A JP H03292719A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- silicon
- semiconductor layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 44
- 239000010703 silicon Substances 0.000 title claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 13
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 6
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000011261 inert gas Substances 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 238000002425 crystallisation Methods 0.000 abstract description 2
- 230000008025 crystallization Effects 0.000 abstract description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 3
- 230000008021 deposition Effects 0.000 abstract 1
- 239000012808 vapor phase Substances 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 25
- 239000010409 thin film Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 13
- 230000007704 transition Effects 0.000 description 8
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000548 poly(silane) polymer Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シリコン半導体層の形成方法、特に薄膜トラ
ンジスタを製造する際の能動領域となる薄膜半導体層を
形成するのに好適なシリコン半導体層の形成方法に関す
る。
ンジスタを製造する際の能動領域となる薄膜半導体層を
形成するのに好適なシリコン半導体層の形成方法に関す
る。
一般に薄膜トランジスタは、石英ガラス等の絶縁基体に
シリコンなどの半導体薄膜を形成しこの半導体薄膜層に
、たとえばチャンネルが形成される活性領域や低抵抗の
ソース領域、 ドレイン領域、チャンネル部を被覆する
絶縁膜、活性領域を能動するためのゲート電極をそれぞ
れ形成して電界効果型トランジスタを構成するようにし
ている。
シリコンなどの半導体薄膜を形成しこの半導体薄膜層に
、たとえばチャンネルが形成される活性領域や低抵抗の
ソース領域、 ドレイン領域、チャンネル部を被覆する
絶縁膜、活性領域を能動するためのゲート電極をそれぞ
れ形成して電界効果型トランジスタを構成するようにし
ている。
ところで、薄膜トランジスタの基板としては、活性領域
に移動度が１ｃｍ’／ｓ−ｖ以下であるアモルファスシ
リコン層の場合には転移点が６５０℃以下である例えば
コーニング社７０５９ガラスなどが使用され、一方、活
性領域に移動度が５ｃｍ’／ｓ−ｖ以上である多結晶シ
リコン層の場合には、高融点の石英ガラスが一般に用い
られてきた。移動度の高い多結晶シリコン層を活性領域
とする薄膜トランジスタの場合、アモルファスシリコン
層を活性領域とする薄膜トランジスタよりも動作速度が
速い利点を有するが、 しかし基板に高価な石英ガラス
しか使うことができなかった。そのため、多結晶シリコ
ン層を活性領域とする薄膜トランジスタにおいても石英
ガラスよりも低融点の安価な耐熱ガラスを基板に用いる
ことが望ましい、このような比較的低融点の量産性の可
能な耐熱性ガラス（例えば転移点が７００℃程度）を基
板に用いる場合には、薄膜トランジスタの製造工程中の
基板の上限温度を、基板ガラスの転移点以下とするよう
な低温プロセスが必要となる また、公開特許公報（Ａ）昭６２−１０４０２１のよう
に、基板上にシリコン半導体層を被着形成し、このシリ
コン半導体層に７００℃以下の熱処理を施して粒径を成
長させた後、１０００℃以下で粒径成長したシリコン半
導体層の融点以下の熱処理によりシリコン半導体層の粒
界トラップを低下させるようになす方法では、減圧化学
気相成長法によって多結晶シリコン層を形成した後、シ
リコンイオンを注入してこの多結晶シリコンを非晶質シ
リコン層に変えた後、６００℃３０時間のアニールを施
して結晶粒の大きなシリコン層を形成している。しかし
この方法では、６００℃３０時間のアニールで量産性の
ある無アルカリガラス（例えばコーニング社７０５９ガ
ラス）は面方向に２００ｐｐｍ以上も収縮し、薄膜トラ
ンジスタを形成するシリコン層と、電極層などの間で著
しくパターニングがず汰 良好な薄膜トランジスタが形
成できない。
に移動度が１ｃｍ’／ｓ−ｖ以下であるアモルファスシ
リコン層の場合には転移点が６５０℃以下である例えば
コーニング社７０５９ガラスなどが使用され、一方、活
性領域に移動度が５ｃｍ’／ｓ−ｖ以上である多結晶シ
リコン層の場合には、高融点の石英ガラスが一般に用い
られてきた。移動度の高い多結晶シリコン層を活性領域
とする薄膜トランジスタの場合、アモルファスシリコン
層を活性領域とする薄膜トランジスタよりも動作速度が
速い利点を有するが、 しかし基板に高価な石英ガラス
しか使うことができなかった。そのため、多結晶シリコ
ン層を活性領域とする薄膜トランジスタにおいても石英
ガラスよりも低融点の安価な耐熱ガラスを基板に用いる
ことが望ましい、このような比較的低融点の量産性の可
能な耐熱性ガラス（例えば転移点が７００℃程度）を基
板に用いる場合には、薄膜トランジスタの製造工程中の
基板の上限温度を、基板ガラスの転移点以下とするよう
な低温プロセスが必要となる また、公開特許公報（Ａ）昭６２−１０４０２１のよう
に、基板上にシリコン半導体層を被着形成し、このシリ
コン半導体層に７００℃以下の熱処理を施して粒径を成
長させた後、１０００℃以下で粒径成長したシリコン半
導体層の融点以下の熱処理によりシリコン半導体層の粒
界トラップを低下させるようになす方法では、減圧化学
気相成長法によって多結晶シリコン層を形成した後、シ
リコンイオンを注入してこの多結晶シリコンを非晶質シ
リコン層に変えた後、６００℃３０時間のアニールを施
して結晶粒の大きなシリコン層を形成している。しかし
この方法では、６００℃３０時間のアニールで量産性の
ある無アルカリガラス（例えばコーニング社７０５９ガ
ラス）は面方向に２００ｐｐｍ以上も収縮し、薄膜トラ
ンジスタを形成するシリコン層と、電極層などの間で著
しくパターニングがず汰 良好な薄膜トランジスタが形
成できない。
〔発明が解決しようとする課題及び目的〕しかしながら
、このような低温プロセスにおいては特性の良好な活性
領域を得ることは困難である。すなわち、基板上に例え
ばＬＰＣＶＤ法（減圧化学気相成長法）でシリコンを形
成しただけでは、結晶粒径の小さな多結晶シリコン相が
形成され電気的特性、特に移動度μの点で良好のものが
得られない。
、このような低温プロセスにおいては特性の良好な活性
領域を得ることは困難である。すなわち、基板上に例え
ばＬＰＣＶＤ法（減圧化学気相成長法）でシリコンを形
成しただけでは、結晶粒径の小さな多結晶シリコン相が
形成され電気的特性、特に移動度μの点で良好のものが
得られない。
また、ＣＶＤ法により非晶質のシリコンを形成し、低温
でアニール（６００℃）して結晶粒径を大きくした多結
晶シリコン層を得る方法も考えられている。この場合に
は比較的高性能の薄膜トランジスタ（移動度弁６０）が
得られるが、非晶質シリコン層を多結晶シリコン層にア
ニールするためには、少なくとも４時間のアニールが必
要であるため、転移点が７００℃程度のガラスは５０ｐ
ｐｍ以上の割合で面方向に収縮するため、量産性のある
ガラス基板を使用することができない。
でアニール（６００℃）して結晶粒径を大きくした多結
晶シリコン層を得る方法も考えられている。この場合に
は比較的高性能の薄膜トランジスタ（移動度弁６０）が
得られるが、非晶質シリコン層を多結晶シリコン層にア
ニールするためには、少なくとも４時間のアニールが必
要であるため、転移点が７００℃程度のガラスは５０ｐ
ｐｍ以上の割合で面方向に収縮するため、量産性のある
ガラス基板を使用することができない。
本発明は、上記の点に鑑み、比較的簡単な方法で電気的
特性の良好な薄膜シリコン半導体層を、転移点が７００
℃以下のガラス基板に、ガラス基板の収縮が無い温度で
被着形成でき得るようなシリコン半導体層を提供するも
のである。
特性の良好な薄膜シリコン半導体層を、転移点が７００
℃以下のガラス基板に、ガラス基板の収縮が無い温度で
被着形成でき得るようなシリコン半導体層を提供するも
のである。
晶粒径を増大させるアニール方法としては、レーザーア
ニール（例えばエキシマレーザ−）などを用いることが
できる。基板としては、低温プロセスで使用可能な低融
点ガラス（例えばコーニング社７０５９ガラス）、ある
いは石英ガラス、半導体基板上に二酸化珪素などの絶縁
膜を被着した基板などを用いることができる。
ニール（例えばエキシマレーザ−）などを用いることが
できる。基板としては、低温プロセスで使用可能な低融
点ガラス（例えばコーニング社７０５９ガラス）、ある
いは石英ガラス、半導体基板上に二酸化珪素などの絶縁
膜を被着した基板などを用いることができる。
本発明は、基板にシリコン半導体層を６００℃以下の温
度で被着形成し、該シリコン半導体層に、該シリコン半
導体層の融点以下の温度になるようエネルギービームを
照射する事によってアニールを施し、シリコンの結晶を
成長させるようにする。
度で被着形成し、該シリコン半導体層に、該シリコン半
導体層の融点以下の温度になるようエネルギービームを
照射する事によってアニールを施し、シリコンの結晶を
成長させるようにする。
基板に被着形成するシリコン半導体層は、ジシランを化
学気相成長法によって、６００℃以下の温度で形成でき
る。ジシランに限らず、 トリシランなどのポリシラン
でも基板に被着形成可能である。
学気相成長法によって、６００℃以下の温度で形成でき
る。ジシランに限らず、 トリシランなどのポリシラン
でも基板に被着形成可能である。
基板に被着形成したシリコン半導体層の結〔作用〕
転移点が７００℃程度の基板に、 （例えばジシランな
ど）で６００℃以下の温度で基板の面方向の収縮が発生
せずにシリコン半導体層を基板に被着形成できる。つい
で、エネルギービームを照射することにより、基板の温
度が６００℃以上の温度に上昇せずにシリコン半導体層
が結晶化する。
ど）で６００℃以下の温度で基板の面方向の収縮が発生
せずにシリコン半導体層を基板に被着形成できる。つい
で、エネルギービームを照射することにより、基板の温
度が６００℃以上の温度に上昇せずにシリコン半導体層
が結晶化する。
したがって、低温プロセスに於いて電気的特性が良好な
結晶化されたシリコン半導体層が得られる。さらに、６
００ ’０３０時間のようなアニールを必要としないた
め、転移点が７００℃程度のガラス基板（例えばコーニ
ング社７０５９ガラス）を、シリコン半導体層を被着形
成するための基板に使用する事かでき る。
結晶化されたシリコン半導体層が得られる。さらに、６
００ ’０３０時間のようなアニールを必要としないた
め、転移点が７００℃程度のガラス基板（例えばコーニ
ング社７０５９ガラス）を、シリコン半導体層を被着形
成するための基板に使用する事かでき る。
以下図面を参照して本発明に関わるシリコン半導体層の
形成方法を、薄膜トランジスタの製造方法に適用した一
実施例について説明する。
形成方法を、薄膜トランジスタの製造方法に適用した一
実施例について説明する。
まず第１図に示すように絶縁体基板１としてガラス（例
えばコーニング社７０５９ガラス）よりなる絶縁基板に
膜厚３０００Ａ程度の二酸化珪素Ｂ１２を被着形成した
ものを用いる。ここで基板１には石英ガラス基板や、歪
点が７００℃程度のガラス基板を用いてもよいが、歪点
６００℃のガラス基板（例えばコニング社７０５９ガラ
ス）で十分である。
えばコーニング社７０５９ガラス）よりなる絶縁基板に
膜厚３０００Ａ程度の二酸化珪素Ｂ１２を被着形成した
ものを用いる。ここで基板１には石英ガラス基板や、歪
点が７００℃程度のガラス基板を用いてもよいが、歪点
６００℃のガラス基板（例えばコニング社７０５９ガラ
ス）で十分である。
この絶縁基板の二酸化珪素膜上に、第２図に示すように
モノシランとホスフィンを反応物とする減圧化学気相成
長法により低抵抗の不純物ドープ多結晶シリコン層３を
形成する。
モノシランとホスフィンを反応物とする減圧化学気相成
長法により低抵抗の不純物ドープ多結晶シリコン層３を
形成する。
この不純物ドープ多結晶シリコン層をパターンエツチン
グすることにより、第３図に示すようにソース領域４と
ドレイン領域５を形成する。
グすることにより、第３図に示すようにソース領域４と
ドレイン領域５を形成する。
次に、ジシランを反応物とする減圧化学気相成長法（Ｌ
ＰＣＶＤ）により、第４図に示すようにシリコン層６を
２００人の厚さに被着形成する。具体的な条件は、たと
えばジシランを８０ ｃ ｍ３／ｍ ｉ ｎ、 不活
性ガス（例えばアルゴンガス）を８０ ｃ ｍ３７ｍ
ｉ ｎ、 減圧炉内に流し、温度５００℃、減圧炉内
の圧力４ ｘ １０−’ ｋ ｇ ／ ｃ ｍ ’であ
る。この方法で形成されたシリコン層は、結晶化してお
らず、非晶質なシリコン層である。
ＰＣＶＤ）により、第４図に示すようにシリコン層６を
２００人の厚さに被着形成する。具体的な条件は、たと
えばジシランを８０ ｃ ｍ３／ｍ ｉ ｎ、 不活
性ガス（例えばアルゴンガス）を８０ ｃ ｍ３７ｍ
ｉ ｎ、 減圧炉内に流し、温度５００℃、減圧炉内
の圧力４ ｘ １０−’ ｋ ｇ ／ ｃ ｍ ’であ
る。この方法で形成されたシリコン層は、結晶化してお
らず、非晶質なシリコン層である。
次に、この非晶質シリコン層６に対して、エネルギービ
ーム（例えばエキシマレーザ−）７を不活性ガス（例え
ばヘリウムガス）雰囲気中で照射して非晶質シリコン層
を溶融し該非晶質シリコン層を第５図に示すように、多
結晶シリコン層または単結晶シリコン層８に変化させる
。エネルギービームの照射強度は、例えば波長３０８ｎ
ｍのＸｅＣｌエキシマレーザ−では３００ｍｍＪ／ｃｍ
２の強度で照射する。このレーザー照射は、薄膜トラン
ジスタの活性領域となる部分だけ行えばよい。上記のレ
ーザーアニールではガラス基板１が熱により損傷あるい
は変形あるいは収縮することはない。
ーム（例えばエキシマレーザ−）７を不活性ガス（例え
ばヘリウムガス）雰囲気中で照射して非晶質シリコン層
を溶融し該非晶質シリコン層を第５図に示すように、多
結晶シリコン層または単結晶シリコン層８に変化させる
。エネルギービームの照射強度は、例えば波長３０８ｎ
ｍのＸｅＣｌエキシマレーザ−では３００ｍｍＪ／ｃｍ
２の強度で照射する。このレーザー照射は、薄膜トラン
ジスタの活性領域となる部分だけ行えばよい。上記のレ
ーザーアニールではガラス基板１が熱により損傷あるい
は変形あるいは収縮することはない。
このレーザーアニールの後、パターンエツチング処理を
施して活性領域９を形成し、ついでゲート絶縁膜となる
膜厚１５００人程度０二酸化珪素膜１０を化学気相法な
どにより被着形成する。なお、非晶質シリコン層を形成
し、ついでパターンエツチング処理をした後レーザ７ア
ニールをしてもなんら差し障りがあるものではない。
施して活性領域９を形成し、ついでゲート絶縁膜となる
膜厚１５００人程度０二酸化珪素膜１０を化学気相法な
どにより被着形成する。なお、非晶質シリコン層を形成
し、ついでパターンエツチング処理をした後レーザ７ア
ニールをしてもなんら差し障りがあるものではない。
さらにその上に金属薄膜（たとえばクロム）被着形成し
、パターンエツチングしてゲート電極１１を形成する。
、パターンエツチングしてゲート電極１１を形成する。
さらにゲート電極を覆うようにパッシベーション膜とな
る絶縁膜（たとえば窒化珪素膜）１２を化学気相法法に
より被着形成する０次いでソース領域及びドレイン領域
にコンタクト用の窓部を設けた後、電極となる金属薄膜
（例えばアルミニウム）を被着形成し、パターニングし
てソース電極１３及びドレイン電極１４をそれぞれ形成
する。さらにこの後、フォーミングガス雰囲気中で３０
０℃の熱処理を施して第６図に示すように目的の薄膜ト
ランジスタを得る。
る絶縁膜（たとえば窒化珪素膜）１２を化学気相法法に
より被着形成する０次いでソース領域及びドレイン領域
にコンタクト用の窓部を設けた後、電極となる金属薄膜
（例えばアルミニウム）を被着形成し、パターニングし
てソース電極１３及びドレイン電極１４をそれぞれ形成
する。さらにこの後、フォーミングガス雰囲気中で３０
０℃の熱処理を施して第６図に示すように目的の薄膜ト
ランジスタを得る。
なお上側では基板として低融点ガラスを用いこの基板に
薄膜トランジスタを形成したが、そのほかたとえば所望
の半導体装置を形成したシリコン半導体基板上やガリウ
ムヒ素基板上や、所望の半導体装置を形成したガラス基
板上に二酸化珪素膜などの絶縁膜を形成した基板を用い
、この上に上述と同様の低温プロセスで薄膜トランジス
タを形成していわゆる３次元半導体デバイスを形成する
場合にも本発明は適用できる。
薄膜トランジスタを形成したが、そのほかたとえば所望
の半導体装置を形成したシリコン半導体基板上やガリウ
ムヒ素基板上や、所望の半導体装置を形成したガラス基
板上に二酸化珪素膜などの絶縁膜を形成した基板を用い
、この上に上述と同様の低温プロセスで薄膜トランジス
タを形成していわゆる３次元半導体デバイスを形成する
場合にも本発明は適用できる。
本発明によるシリコン半導体層の形成方法によれば、６
００℃以下の低温熱処理で基板上にシリコン半導体層を
形成した後、該シリコン半導体層にエネルギービームを
照射することによる該シリコン層の結晶化を促進し、粒
径の大きな多結晶シリコン層や単結晶゛／すコン層が得
られる。従って、転移点が７００度以下の′Ｉ！、産性
のあるガラス基板が収縮しない温度における低温プロセ
スでも高温プロセスに匹敵するような電気的特性の良好
なシリコン半導体層を容易に得ることができるという効
果を有する。さらに、たとえば、この発明を薄膜トラン
ジスタに適用した場合に、移動度が大きく、しきい値電
圧が小さくなるなど、高性能な薄膜トランジスタが得ら
れる。
００℃以下の低温熱処理で基板上にシリコン半導体層を
形成した後、該シリコン半導体層にエネルギービームを
照射することによる該シリコン層の結晶化を促進し、粒
径の大きな多結晶シリコン層や単結晶゛／すコン層が得
られる。従って、転移点が７００度以下の′Ｉ！、産性
のあるガラス基板が収縮しない温度における低温プロセ
スでも高温プロセスに匹敵するような電気的特性の良好
なシリコン半導体層を容易に得ることができるという効
果を有する。さらに、たとえば、この発明を薄膜トラン
ジスタに適用した場合に、移動度が大きく、しきい値電
圧が小さくなるなど、高性能な薄膜トランジスタが得ら
れる。
また、本発明によるシリコン半導体層は、低温で形成で
きるために熱工程によるガラス基板の収縮がないために
、転移点の低い量産性のある低融点ガラスを基板に使用
する事ができるという効果を有する。
きるために熱工程によるガラス基板の収縮がないために
、転移点の低い量産性のある低融点ガラスを基板に使用
する事ができるという効果を有する。
性領域となる多結晶または単結晶シリコン層１０はゲー
ト絶縁膜、 １１はゲート電極、１２はソース電極、
１３はドレイン電極、 １４は絶縁膜。
ト絶縁膜、 １１はゲート電極、１２はソース電極、
１３はドレイン電極、 １４は絶縁膜。
以上
Claims (1)
- 絶縁基体に、６００℃以下でシリコン半導体層を被着
形成し、エネルギービームを該シリコン層に照射するこ
とによって該シリコン半導体層の多結晶化を特徴とする
シリコン半導体層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9461390A JPH03292719A (ja) | 1990-04-10 | 1990-04-10 | シリコン半導体層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9461390A JPH03292719A (ja) | 1990-04-10 | 1990-04-10 | シリコン半導体層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03292719A true JPH03292719A (ja) | 1991-12-24 |
Family
ID=14115102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9461390A Pending JPH03292719A (ja) | 1990-04-10 | 1990-04-10 | シリコン半導体層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03292719A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
| JPH09311348A (ja) * | 1996-05-22 | 1997-12-02 | Seiko Epson Corp | アクティブマトリックス型液晶表示装置及びその製造方法 |
| US6066516A (en) * | 1995-06-26 | 2000-05-23 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices |
| US6642091B1 (en) | 1999-07-15 | 2003-11-04 | Nec Corporation | Thin-film semiconductor device and apparatus for fabricating thin-film semiconductor device |
| US6863733B1 (en) | 1999-07-15 | 2005-03-08 | Nec Corporation | Apparatus for fabricating thin-film semiconductor device |
-
1990
- 1990-04-10 JP JP9461390A patent/JPH03292719A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
| US6066516A (en) * | 1995-06-26 | 2000-05-23 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices |
| US6455360B1 (en) | 1995-06-26 | 2002-09-24 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices |
| US6746903B2 (en) | 1995-06-26 | 2004-06-08 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices |
| JPH09311348A (ja) * | 1996-05-22 | 1997-12-02 | Seiko Epson Corp | アクティブマトリックス型液晶表示装置及びその製造方法 |
| US6642091B1 (en) | 1999-07-15 | 2003-11-04 | Nec Corporation | Thin-film semiconductor device and apparatus for fabricating thin-film semiconductor device |
| US6863733B1 (en) | 1999-07-15 | 2005-03-08 | Nec Corporation | Apparatus for fabricating thin-film semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007839B1 (ko) | 반도체장치 제조방법 | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| KR20020032551A (ko) | 박막 반도체 장치의 제조 방법 | |
| JPS62104117A (ja) | 半導体薄膜の製造方法 | |
| JPH0629320A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6178119A (ja) | 半導体の製造方法 | |
| JPH11354449A (ja) | 選択サイトの金属誘導型連続的結晶化膜およびその結晶化方法 | |
| JPS6178120A (ja) | 薄膜単結晶の製造方法 | |
| JP3359670B2 (ja) | 半導体装置の作製方法 | |
| JPH03292719A (ja) | シリコン半導体層の形成方法 | |
| JPH02283036A (ja) | 半導体装置の製造方法 | |
| US4536251A (en) | Method for eliminating laser-induced substrate fissures associated with crystallized silicon areas | |
| JP3221251B2 (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| JPH02275641A (ja) | 半導体装置の製造方法 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| JPH0480914A (ja) | 半導体作製方法 | |
| JPH02184076A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01276616A (ja) | 半導体装置の製造方法 | |
| JPH09293872A (ja) | 薄膜トランジスタの製造方法 |