CN101572228B - 多晶硅薄膜及栅极的形成方法 - Google Patents

多晶硅薄膜及栅极的形成方法 Download PDF

Info

Publication number
CN101572228B
CN101572228B CN2008101053072A CN200810105307A CN101572228B CN 101572228 B CN101572228 B CN 101572228B CN 2008101053072 A CN2008101053072 A CN 2008101053072A CN 200810105307 A CN200810105307 A CN 200810105307A CN 101572228 B CN101572228 B CN 101572228B
Authority
CN
China
Prior art keywords
polysilicon layer
polysilicon
settling chamber
substrate
disilane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101053072A
Other languages
English (en)
Other versions
CN101572228A (zh
Inventor
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2008101053072A priority Critical patent/CN101572228B/zh
Publication of CN101572228A publication Critical patent/CN101572228A/zh
Application granted granted Critical
Publication of CN101572228B publication Critical patent/CN101572228B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种多晶硅薄膜的形成方法，包括步骤：提供衬底；将所述衬底放入沉积室内；向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；停止向所述沉积室内通入硅烷；向所述沉积室内通入乙硅烷，在所述第一多晶硅层上沉积第二多晶硅层；停止向所述沉积室内通入乙硅烷；取出所述衬底。本发明还公开了相应的栅极形成方法，采用本发明的多晶硅薄膜形成方法形成的多晶硅薄膜，可以兼顾平整度及界面质量两方面要求，由其形成栅极的器件在器件的一致性及栅极漏电流特性等方面也均会有所改善。

Description

多晶硅薄膜及栅极的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种多晶硅薄膜及栅极的形成方法。
背景技术
随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体工艺制作结果的影响也日益突出，常需要针对小尺寸器件进行新的工艺改进。
以多晶硅栅极的制作为例，当器件尺寸缩小后，对其的制作要求进一步提高，不仅要求其与下层材料(通常为栅氧化层)之间的交界面质量较好，以得到较好的界面特性(interfacial properties)，避免造成电场的集中；而且，对多晶硅栅极厚度的平整性(uniformity)要求也进一步提高，以确保各器件间的性能一致性较好。
传统的多晶硅薄膜是利用炉管式的低压化学气相沉积(LPCVD，LowPressure Chemical Vapor Deposition)设备形成。采用该方法形成的多晶硅薄膜与栅氧化层之间的交界面质量较好。但是，其具有以下不足：
A、前面栅氧化层的形成通常是在腔室内完成，其每一批可处理的衬底数要远小于炉管可处理的衬底数(通常至少为150片/批)，这样，常至少需要在腔室完成6、7批左右后，再一起转移至炉管内进行多晶硅薄膜的生长。而在这一等待及转移过程中易在衬底的栅氧化层表面附着一些水汽、杂质等污染衬底的物质，影响栅极的形成质量；
B、利用炉管形成的同一批多晶硅薄膜中，处于炉管不同位置处的衬底上的薄膜形成情况差别较大，如位于炉管中心位置的衬底上的多晶硅薄膜的平整度略好，厚度差为
Figure S2008101053072D00011
不一致性为0.73％，但位于炉管边缘位置的衬底上的多晶硅薄膜的平整度就较差，厚度差可达
Figure S2008101053072D00021
左右，不一致性达1.63％。
为克服以上问题，目前已普遍采用腔室类的CVD设备进行多晶硅薄膜的沉积，其可以与前面的栅氧化层工艺合并在一个设备内完成，不再存在因等待、转移而带来的污染衬底的问题。通常，在生产的器件尺寸较大时会利用硅烷(SiH4)作为反应气体沉积多晶硅薄膜。但是，采用该方法形成的多晶硅薄膜平整度较差，实验表明，在生长
Figure S2008101053072D00022
多晶硅时，其在同一衬底上的厚度差可达
Figure S2008101053072D00023
不一致性达1.7％，这对于小尺寸器件而言是无法满足要求的。
为此，当生产的器件尺寸较小时，通常会改用乙硅烷(Si2H6)沉积多晶硅薄膜，其所得到的多晶硅薄膜在平整性上有明显的提高，在生长多晶硅时，其在同一衬底上的厚度差为
Figure S2008101053072D00025
不一致性为0.74％，基本可以满足90nm、甚至65nm以下器件的制作要求。但是，实验表明，采用该方法形成的多晶硅，其与下层材料间的交界面质量较差。
图1为说明现有的利用炉管方法形成的多晶硅薄膜与栅氧化层之间的界面情况的透射电子显微镜(TEM，Transmission Electron Microscope)图片，图2为说明现有的利用乙硅烷形成的多晶硅薄膜与栅氧化层之间的界面情况的TEM图片，如图1、2中101、201所示，利用炉管方法形成的多晶硅薄膜与栅氧化层之间的界面较为平滑，形成质量较好；而利用乙硅烷形成的多晶硅薄膜与栅氧化层之间的界面较为粗糙，形成质量较差。
图3为现有的分别由炉管方法和由乙硅烷形成多晶硅栅极的器件电特性对比图，如图3所示，图中的横坐标表示了栅极的电性厚度(Tinv)，纵坐标表示了器件的栅极漏电流(Ig)，图中的数据拟合线301代表了利用炉管方法形成多晶硅的器件电特性，数据拟合线302代表了利用乙硅烷形成多晶硅的器件电特性，由图中301及302可以看出，在相同电性厚度的情况下，利用炉管方法形成多晶硅的器件的漏电流较小。
分析认为，由乙硅烷形成多晶硅薄膜的器件的漏电流特性较差的重要原因之一就在于：由乙硅烷形成的多晶硅薄膜与下层的栅氧化层之间的交界面较为粗糙(如图2所示)。
为改善多晶硅薄膜的界面特性，于2006年1月4日公开的公开号为CN1716537A的中国专利申请公开了一种形成多晶硅层的方法，该方法在沉积多晶硅时，将气体(硅烷或乙硅烷)的流入量减少至150至250sccm，以减少不正常沉积，改善多晶硅界面特性。然而，实践表明，仅通过气体流量的控制并不能明显改善利用乙硅烷形成的多晶硅薄膜的界面质量，需要对该工艺进行进一步的改进，以兼顾小尺寸器件对多晶硅薄膜在平整度及界面质量两方面的要求。
发明内容
本发明提供一种多晶硅薄膜及栅极的形成方法，以改善现有多晶硅薄膜的形成方法无法兼顾平整度及界面质量两方面要求的现象，提高多晶硅栅极的形成质量。
本发明提供的一种多晶硅薄膜的形成方法，包括步骤：
提供衬底；
将所述衬底放入沉积室内；
向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；
停止向所述沉积室内通入硅烷；
向所述沉积室内通入乙硅烷，在所述第一多晶硅层上沉积第二多晶硅层；
停止向所述沉积室内通入乙硅烷；
取出所述衬底。
可选地，所述衬底在形成多晶硅薄膜前已形成了氧化硅层。
优选地，所述第一多晶硅层的厚度在100至
Figure S2008101053072D00031
之间，所述第二多晶硅层的厚度在500至
Figure S2008101053072D00041
之间。
本发明具有相同或相应技术特征的另一种多晶硅薄膜的形成方法，包括步骤：
提供衬底；
将所述衬底放入沉积室内；
向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；
向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层；
停止向所述沉积室内通入硅烷；
向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层；
停止向所述沉积室内通入乙硅烷；
取出所述衬底。
可选地，所述衬底在形成多晶硅薄膜前已形成了氧化硅层。
优选地，所述第一多晶硅层的厚度在100至之间，所述过渡多晶硅层的厚度在100至
Figure S2008101053072D00043
之间，所述第二多晶硅层的厚度在500至
Figure S2008101053072D00044
之间。
本发明具有相同或相应技术特征的一种栅极的形成方法，包括步骤：
提供衬底，且所述衬底上已形成栅氧化层；
将所述衬底放入沉积室内；
向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；
停止向所述沉积室内通入硅烷；
向所述沉积室内通入乙硅烷，在所述第一多晶硅层上沉积第二多晶硅层；
停止向所述沉积室内通入乙硅烷；
取出所述衬底；
对所述衬底进行栅极图形化处理；
刻蚀所述衬底上的第二、第一多晶硅层及栅氧化层，形成栅极。
优选地，所述第一多晶硅层的厚度在100至
Figure S2008101053072D00051
之间，所述第二多晶硅层的厚度在500至
Figure S2008101053072D00052
之间。
本发明具有相同或相应技术特征的另一种栅极的形成方法，其特征在于，包括步骤：
提供衬底，且所述衬底上已形成栅氧化层；
将所述衬底放入沉积室内；
向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；
向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层；
停止向所述沉积室内通入硅烷；
向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层；
停止向所述沉积室内通入乙硅烷；
取出所述衬底；
对所述衬底进行栅极图形化处理；
刻蚀所述衬底上的第二多晶硅层、过渡多晶硅层、第一多晶硅层及栅氧化层，形成栅极。
优选地，所述第一多晶硅层的厚度在100至之间，所述过渡多晶硅层的厚度在100至
Figure S2008101053072D00054
之间，所述第二多晶硅层的厚度在500至之间。
与现有技术相比，本发明具有以下优点：
本发明的多晶硅薄膜形成方法，先利用可形成质量较好的交界面的反应气体——硅烷形成第一多晶硅薄膜，再利用平整度较好的反应气体——乙硅烷形成第二多晶硅薄膜，该双层多晶硅薄膜可以兼顾对平整度及界面质量两方面的要求，形成了高质量的多晶硅薄膜层。
本发明的多晶硅薄膜形成方法，还可以先利用可形成质量较好的交界面的硅烷形成第一多晶硅层，再利用硅烷及乙硅烷形成过渡多晶硅层，接着，仅利用可得到较好平整度的乙硅烷形成第二多晶硅层，采用此方法形成的多晶硅薄膜不仅兼顾了平整度及界面质量两方面的要求，还可以令多晶硅薄膜的各层间过渡更为平稳，进一步提高了多晶硅薄膜的形成质量。
本发明的栅极形成方法，采用上述两种多晶硅薄膜形成方法中的任一种形成栅极的多晶硅层，可以在不影响器件之间一致性的前提下，提高器件的栅极漏电流特性。
附图说明
图1为说明现有的利用炉管方法形成的多晶硅薄膜与栅氧化层之间的界面情况的TEM图片；
图2为说明现有的利用乙硅烷形成的多晶硅薄膜与栅氧化层之间的界面情况的TEM图片；
图3为现有的分别由炉管方法和由乙硅烷形成多晶硅栅极的器件电特性对比图；
图4为本发明第一实施例中多晶硅薄膜形成方法的流程图；
图5为本发明第一实施例中形成第一多晶硅层后的器件剖面图；
图6为说明本发明第一实施例中第一多晶硅层与下层的氧化硅层之间的界面情况的TEM图片；
图7为本发明第一实施例中形成第二多晶硅层后的器件剖面图；
图8为本发明第二实施例中多晶硅薄膜形成方法的流程图；
图9为本发明第二实施例中形成第一多晶硅层后的器件剖面图；
图10为本发明第二实施例中形成过渡多晶硅层后的器件剖面图；
图11为本发明第二实施例中形成第二多晶硅层后的器件剖面图；
图12为本发明第三实施例中栅极形成方法的流程图；
图13为本发明第三实施例中衬底的剖面示意图；
图14为本发明第三实施例中形成第一多晶硅层后的器件剖面图；
图15为本发明第三实施例中形成第二多晶硅层后的器件剖面图；
图16为本发明第三实施例中形成栅极图形后的器件剖面图；
图17为本发明第三实施例中形成栅极后的器件剖面图；
图18为本发明第四实施例中栅极形成方法的流程图；
图19为本发明第四实施例中衬底的剖面示意图；
图20为本发明第四实施例中形成第一多晶硅层后的器件剖面图；
图21为本发明第四实施例中形成过渡多晶硅层后的器件剖面图；
图22为本发明第四实施例中形成第二多晶硅层后的器件剖面图；
图23为本发明第四实施例中形成栅极图形后的器件剖面图；
图24为本发明第四实施例中形成栅极后的器件剖面图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中，并且可利用许多适当的材料制作，下面是通过具体的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
为了满足小尺寸器件的多晶硅栅极在制作时对多晶硅薄膜提出的在平整度及界面质量两方面的更高要求，本发明采用了一种新的多晶硅薄膜及栅极形成方法。
第一实施例：
本发明的第一实施例介绍了一种新的多晶硅薄膜的形成方法，图4为本发明第一实施例中多晶硅薄膜形成方法的流程图，图5至图7为说明本发明第一实施例中多晶硅薄膜形成方法的器件剖面图，下面结合图4至图7对本发明的第一实施例进行详细介绍。
步骤401：提供衬底。
本实施例中的衬底(substrate)可以为单纯的硅衬底，也可以为已形成一定结构的衬底，如在衬底表面可以具有氧化硅层。另外，在本发明的其它实施例中，该衬底还可以由其它材料制成，由锗材料、砷化镓材料或碳化硅材料等。
步骤402：将所述衬底放入沉积室内。
本实施例中采用化学气相沉积的方法形成多晶硅薄膜，具体地，可以采用腔室型的低压化学气相沉积(LPCVD)设备。对应地，本步骤中的沉积室指的是低压化学气相沉积(LPCVD)设备的腔室型的沉积室。
步骤403：向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层。
图5为本发明第一实施例中形成第一多晶硅层后的器件剖面图，如图5所示，在衬底501上形成了第一多晶硅层502，该第一多晶硅层502的厚度在100至
Figure S2008101053072D00091
之间，如为
Figure S2008101053072D00092
Figure S2008101053072D00093
或
Figure S2008101053072D00094
等。生长该层时所用的反应气体包含硅烷，其形成的多晶硅薄膜与下层材料间可以形成质量较好的交界面。
本实施例中，在衬底501表面还具有一层氧化硅层(图5中未示出)，在本发明的其它实施例中，该衬底501的表面还可以具有其它材料层，如氮氧化硅层等。
本步第一多晶硅层的生长条件包括：将沉积温度设置在700至750℃之间，沉积室内压力设置在50至275Torr之间，如为150Torrr；硅烷的流量设置在20至200sccm之间，如为50sccm、100sccm、150sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
图6为说明本发明第一实施例中第一多晶硅层与下层的氧化硅层之间的界面情况的TEM图片，如图6中601所示，二者之间的交界面较为平滑，形成质量较好，可以与图1中利用炉管方法形成的多晶硅层的交界面质量相媲美。
步骤404：停止向所述沉积室内通入硅烷。
步骤405：向所述沉积室内通入乙硅烷，在所述第一多晶硅层上沉积第二多晶硅层。
图7为本发明第一实施例中形成第二多晶硅层后的器件剖面图，如图7所示，在第一多晶硅层502上形成了第二多晶硅层503，该第二多晶硅层503的厚度由具体器件的要求决定，通常可以在500至
Figure S2008101053072D00095
之间，如
Figure S2008101053072D00096
等。生长该层时所用的反应气体包含乙硅烷，其形成的多晶硅薄膜的平整度较好，有利于提高各器件间的一致性。
本步第二多晶硅层的生长条件包括：将沉积温度设置在700至750℃之间，沉积室内压力设置在30至100Torr之间，如为50Torrr；乙硅烷的流量设置在20至100sccm之间，如为50sccm、80sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
步骤406：停止向所述沉积室内通入乙硅烷。
步骤407：取出所述衬底。
至此，完成本实施例的多晶硅薄膜的生长。采用本实施例的方法形成的多晶硅薄膜兼有高平整度及高界面质量两方面的特点，满足了小尺寸器件在制作上的高要求。
另外，如表1所示，利用光学厚度测试仪对本实施例中的多层多晶硅薄膜的多个特性，如折射率、K值等方面进行检测，结果证实本实施例中利用不同反应气体形成的多层多晶硅薄膜的其它各性能均可与传统的小尺寸器件中应用的单纯采用乙硅烷形成的多晶硅薄膜相媲美。
表1  采用乙硅烷形成的单层多晶硅薄膜与
本实施例中的多层多晶硅薄膜间的性能对比
Figure S2008101053072D00101
第二实施例：
本发明的第二实施例介绍了另一种新的多晶硅薄膜的形成方法，图8为本发明第二实施例中多晶硅薄膜形成方法的流程图，图9至图11为说明本发明第二实施例中多晶硅薄膜形成方法的器件剖面图，下面结合图8至图11对本发明的第二实施例进行详细介绍。
步骤801：提供衬底。
本实施例中的衬底(substrate)可以为单纯的硅衬底，也可以为已形成一定结构的衬底，如可以在衬底表面已形成氧化硅层。另外，在本发明的其它实施例中，该衬底还可以由其它材料制成，由锗材料、砷化镓材料或碳化硅材料等。
步骤802：将所述衬底放入沉积室内。
本实施例中采用化学气相沉积的方法形成多晶硅薄膜，具体地，可以采用腔室型的低压化学气相沉积(LPCVD)设备。对应地，本步骤中的沉积室指的是低压化学气相沉积(LPCVD)设备的腔室型的沉积室。
步骤803：向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层。
图9为本发明第二实施例中形成第一多晶硅层后的器件剖面图，如图9所示，在衬底901上形成了第一多晶硅层902，该第一多晶硅层902的厚度在100至
Figure S2008101053072D00111
之间，如为
Figure S2008101053072D00112
或等。生长该层时所用的反应气体包含硅烷，其形成的多晶硅薄膜与下层材料间可以形成质量较好的交界面。
本步第一多晶硅层的生长条件包括：将沉积温度设置在700至750℃之间，沉积室内压力设置在50至275Torr之间，如为150Torrr；硅烷的流量设置在20至200sccm之间，如为50sccm、100sccm、150sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
本实施例中，在衬底901表面还具有一层氧化硅层(图9中未示出)，在本发明的其它实施例中，该衬底901的表面还可以具有其它材料层，如氮氧化硅层等。
步骤804：向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层。
图10为本发明第二实施例中形成过渡多晶硅层后的器件剖面图，如图10所示，在第一多晶硅层902上形成了过渡多晶硅层903，该过渡多晶硅层903的厚度在100至
Figure S2008101053072D00121
之间，如为或
Figure S2008101053072D00123
等。
本步过渡多晶硅层的生长条件包括：将沉积温度设置在700至750℃之间，沉积室内压力设置在30至150Torr之间，如为50Torrr、100Torr等；硅烷的流量设置在20至100sccm之间，如为50sccm、80sccm等；乙硅烷的流量设置在20至100sccm之间，如为30sccm、90sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
在形成该过渡多晶硅层903时，除了仍继续通入前一步(S803)的硅烷外，还同时通入了下一步(S805)中要通入的乙硅烷。一方面使得沉积室内的气体的变化较为平滑，防止因气流的突变而引发的问题，另一方面也可以在利用硅烷形成的第一多晶硅层与后面利用乙硅烷形成的第二多晶硅层之间形成一个过渡层，使最终形成的多晶硅薄膜的各层间可以平滑过渡，进一步提高了多晶硅薄膜的质量。
步骤805：停止向所述沉积室内通入硅烷。
步骤806：向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层。
图11为本发明第二实施例中形成第二多晶硅层后的器件剖面图，如图11所示，在过渡多晶硅层903上形成了第二多晶硅层904，该第二多晶硅层904的厚度由具体器件的要求决定，通常可以在500至
Figure S2008101053072D00124
之间，如
Figure S2008101053072D00131
等。生长该层时所用的反应气体包含乙硅烷，其形成的多晶硅薄膜的平整度较好，有利于提高各器件间的一致性。
本步第二多晶硅层的生长条件包括：将沉积温度设置在700至750℃之间，沉积室内压力设置在30至100Torr之间，如为50Torrr；乙硅烷的流量设置在20至100sccm之间，如为50sccm、80sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
步骤807：停止向所述沉积室内通入乙硅烷。
步骤808：取出所述衬底。
至此，完成本实施例的多晶硅薄膜的生长。采用本实施例的方法形成的多晶硅薄膜不仅兼有高平整度及高界面质量两方面的特点，满足了小尺寸器件在制作上的高要求，还可以令各多晶硅层间的过渡更为平稳，进一步提高了小尺寸器件的性能质量。
第三实施例：
本发明的第三实施例介绍了一种新的栅极形成方法，图12为本发明第三实施例中栅极形成方法的流程图，图13至图16为说明本发明第三实施例中栅极形成方法的器件剖面图，下面结合图12至图16对本发明的第三实施例进行详细介绍。
步骤1201：提供衬底，且所述衬底上已形成栅氧化层。
图13为本发明第三实施例中衬底的剖面示意图，如图13所示，本实施例中的衬底(substrate)包括硅衬底1301及其上的栅氧化层1302，在本发明的其它实施例中，该硅衬底1301还可以为其它材料的衬底，如锗材料、砷化镓材料或碳化硅材料等。
本实施例中，该栅氧化层1302可以为利用热氧化法(RTO，RapidThermal Oxidation)或原位蒸气产生法(ISSG，In-suit Stream Generation)形成的氧化硅层(该氧化硅层的厚度可以由具体器件决定)。
另外，本实施例中，还利用氮等离子体对该栅氧化层进行了氮化处理及退火处理(PNA，Post Nitridation Anneal)，以提高该层内氮分布的稳定性、均匀性及可控性。
步骤1202：将所述衬底放入沉积室内。
本实施例中形成的栅极为多晶硅栅极，需要在栅氧化层1302上形成多晶硅薄膜。本实施例中，该多晶硅薄膜是采用化学气相沉积的方法形成，具体地，可以采用腔室型的低压化学气相沉积(LPCVD)设备。
对应地，本步骤中的沉积室指的是低压化学气相沉积(LPCVD)设备的腔室型的沉积室。为了减少栅氧化层与多晶硅层间的玷污，还可以将该腔室型的LPCVD沉积室与形成栅氧化层的各设备连接在一起，如，可以将沉积氧化硅层的腔室、氮化氧化硅层的腔室、PNA退火处理的腔室及本步的LPCVD沉积室合成在一起。
步骤1203：向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层。
图14为本发明第三实施例中形成第一多晶硅层后的器件剖面图，如图14所示，在栅氧化层1302上形成了第一多晶硅层1303，该第一多晶硅层1303的厚度在100至
Figure S2008101053072D00141
之间，如为
Figure S2008101053072D00142
或
Figure S2008101053072D00143
等。生长该层时所用的反应气体包含硅烷，其形成的多晶硅薄膜与下层的栅氧化层间可以形成质量较好的交界面。
本步第一多晶硅层的生长条件包括：将沉积温度设置在700至750℃之间，沉积室内压力设置在50至275Torr之间，如为150Torrr；硅烷的流量设置在20至200sccm之间，如为50sccm、100sccm、150sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
由于本步中采用了硅烷作为反应气体，形成的第一多晶硅层1303与栅氧化层1302之间的交界面较为平滑，形成质量较好。
步骤1204：停止向所述沉积室内通入硅烷。
步骤1205：向所述沉积室内通入乙硅烷，在所述第一多晶硅层上沉积第二多晶硅层。
图15为本发明第三实施例中形成第二多晶硅层后的器件剖面图，如图15所示，在第一多晶硅层1303上形成了第二多晶硅层1304，该第二多晶硅层1304的厚度由具体器件的要求决定，通常可以在500至
Figure S2008101053072D00151
之间，如
Figure S2008101053072D00152
等。生长该层时所用的反应气体包含乙硅烷，其形成的多晶硅薄膜的平整度较好，有利于提高各器件栅极尺寸的一致性。
本步第二多晶硅层的生长条件包括：将沉积温度设置在700至750℃之间，沉积室内压力设置在30至100Torr之间，如为50Torrr；乙硅烷的流量设置在20至100sccm之间，如为50sccm、80sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
步骤1206：停止向所述沉积室内通入乙硅烷。
步骤1207：取出所述衬底。
至此，完成本实施例的多晶硅薄膜的生长。采用本实施例的方法形成的多晶硅薄膜兼有高平整度及高界面质量两方面的特点，满足了小尺寸器件在制作上的高要求。
本实施例中，为了有效降低多晶硅栅极的电阻值，提高器件性能，在形成多晶硅薄膜后，还可以对该多晶硅薄膜进行离子注入处理。
步骤1208：对所述衬底进行栅极图形化处理。
图16为本发明第三实施例中形成栅极图形后的器件剖面图，如图16所示，利用光刻技术在衬底的第二多晶硅层1304上形成光刻胶的栅极图形1305。
步骤1209：刻蚀所述衬底上的第二、第一多晶硅层及栅氧化层，形成栅极。
图17为本发明第三实施例中形成栅极后的器件剖面图，如图17所示，利用干法刻蚀技术，以栅极图形1305为掩膜，对所述衬底上的第二多晶硅层1304、第一多晶硅层1303及栅氧化层1302进行刻蚀，形成栅极，再将形成栅极图形的光刻胶去除。
采用本实施例的栅极形成方法，使得用于形成栅极的多晶硅薄膜兼顾了平整度及高交界面质量的要求，实现了在不影响器件之间一致性(与平整度相关)的情况下，提高器件的栅极漏电流特性(与交界面质量相关)的目的。
第四实施例：
本发明的第四实施例介绍了另一种新的栅极形成方法，图18为本发明第四实施例中栅极形成方法的流程图，图19至图24为说明本发明第四实施例中栅极形成方法的器件剖面图，下面结合图18至图24对本发明的第四实施例进行详细介绍。
步骤1801：提供衬底，且所述衬底上已形成栅氧化层。
图19为本发明第四实施例中衬底的剖面示意图，如图19所示，本实施例中的衬底(substrate)包括硅衬底1901及其上的栅氧化层1902，在本发明的其它实施例中，该硅衬底1901还可以为其它材料的衬底，如锗材料、砷化镓材料或碳化硅材料等。
本实施例中，该栅氧化层1902可以为利用热氧化法(RTO，RapidThermal Oxidation)或原位蒸气产生法(ISSG，In-suit Stream Generation)形成的氧化硅层(该氧化硅层的厚度可以由具体器件决定)。
另外，本实施例中，还利用氮等离子体对该栅氧化层进行了氮化处理及退火处理(PNA，Post Nitridation Anneal)，以提高该层内氮分布的稳定性、均匀性及可控性。
步骤1802：将所述衬底放入沉积室内。
本实施例中形成的栅极为多晶硅栅极，需要在栅氧化层1902上形成多晶硅薄膜。本实施例中，该多晶硅薄膜是采用化学气相沉积的方法形成，具体地，可以采用腔室型的低压化学气相沉积(LPCVD)设备。
对应地，本步骤中的沉积室指的是低压化学气相沉积(LPCVD)设备的腔室型的沉积室。为了减少栅氧化层与多晶硅层间的玷污，还可以将该腔室型的LPCVD沉积室与形成栅氧化层的各设备连接在一起，如，可以将沉积氧化硅层的腔室、氮化氧化硅层的腔室、PNA退火处理的腔室及本步的LPCVD沉积室合成在一起。
步骤1803：向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层。
图20为本发明第四实施例中形成第一多晶硅层后的器件剖面图，如图20所示，在栅氧化层1902上形成了第一多晶硅层1903，该第一多晶硅层1903的厚度在100至
Figure S2008101053072D00171
之间，如为
Figure S2008101053072D00172
或
Figure S2008101053072D00173
等。生长该层时所用的反应气体包含硅烷，其形成的多晶硅薄膜与下层的栅氧化层间可以形成质量较好的交界面。
本步第一多晶硅层的生长条件包括：将沉积温度设置在700至750℃之间，沉积室内压力设置在50至275Torr之间，如为150Torrr；硅烷的流量设置在20至200sccm之间，如为50sccm、100sccm、150sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
由于本步中采用了硅烷作为反应气体，形成的第一多晶硅层1903与栅氧化层1902之间的交界面较为平滑，形成质量较好。
步骤1804：向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层。
图21为本发明第四实施例中形成过渡多晶硅层后的器件剖面图，如图21所示，在第一多晶硅层1903上形成了过渡多晶硅层1904，该过渡多晶硅层1904的厚度在100至
Figure S2008101053072D00181
之间，如为
Figure S2008101053072D00182
或
Figure S2008101053072D00183
等。
本步过渡多晶硅层的生长条件包括：将沉积温度设置在700至750℃之间，沉积室内压力设置在30至150Torr之间，如为50Torrr、100Torr等；硅烷的流量设置在20至100sccm之间，如为50sccm、80sccm等；乙硅烷的流量设置在20至100sccm之间，如为30sccm、90sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
在形成该过渡多晶硅层1904时，除了仍继续通入前一步(S1803)的硅烷外，还同时通入了下一步(S1805)中要通入的乙硅烷。一方面使得沉积室内的气体的变化较为平滑，防止因气流的突变而引发的问题，另一方面也可以在利用硅烷形成的第一多晶硅层与后面利用乙硅烷形成的第二多晶硅层之间形成一个过渡层，使最终形成的多晶硅薄膜的各层间可以平滑过渡，进一步提高了多晶硅薄膜的质量。
步骤1805：停止向所述沉积室内通入硅烷。
步骤1806：向所述沉积室内通入乙硅烷，在所述第一多晶硅层上沉积第二多晶硅层。
图22为本发明第四实施例中形成第二多晶硅层后的器件剖面图，如图22所示，在过渡多晶硅层1904上形成了第二多晶硅层1905，该第二多晶硅层1905的厚度由具体器件的要求决定，通常可以在500至
Figure S2008101053072D00191
之间，如
Figure S2008101053072D00192
等。生长该层时所用的反应气体包含乙硅烷，其形成的多晶硅薄膜的平整度较好，有利于提高各器件栅极尺寸的一致性。
本步第二多晶硅层的生长条件包括：将沉积温度设置在700至750℃之间，沉积室内压力设置在30至100Torr之间，如为50Torrr；乙硅烷的流量设置在20至100sccm之间，如为50sccm、80sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
步骤1807：停止向所述沉积室内通入乙硅烷。
步骤1808：取出所述衬底。
至此，完成本实施例的多晶硅薄膜的生长。采用本实施例的方法形成的多晶硅薄膜兼有高平整度及高界面质量两方面的特点，满足了小尺寸器件在制作上的高要求。
本实施例中，为了有效降低多晶硅栅极的电阻值，提高器件性能，在形成多晶硅薄膜后，还可以对该多晶硅薄膜进行离子注入处理。
步骤1809：对所述衬底进行栅极图形化处理。
图23为本发明第四实施例中形成栅极图形后的器件剖面图，如图23所示，利用光刻技术在衬底的第二多晶硅层1905上形成光刻胶的栅极图形1906。
步骤1810：刻蚀所述衬底上的第二多晶硅层、过渡多晶硅层、第一多晶硅层及栅氧化层，形成栅极。
图24为本发明第四实施例中形成栅极后的器件剖面图，如图24所示，利用干法刻蚀技术，以栅极图形1906为掩膜，对所述衬底上的第二多晶硅层1905、过渡多晶硅层1904、第一多晶硅层1903及栅氧化层1902进行刻蚀，形成栅极，再将形成栅极图形的光刻胶去除。
采用本实施例的栅极形成方法，令形成栅极的多晶硅薄膜兼顾了平整度及交界面质量的要求，实现了在不影响器件之间一致性(与平整度相关)的情况下，提高器件的栅极漏电流特性(与交界面质量相关)。另外，由于本实施例中的各层多晶硅薄膜间过渡更为平稳，器件的性能还可以得到进一步的提高。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种多晶硅薄膜的形成方法，其特征在于，包括步骤：
提供衬底；
将所述衬底放入沉积室内；
向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；
向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层；
停止向所述沉积室内通入硅烷；
向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层；
停止向所述沉积室内通入乙硅烷；
取出所述衬底。
2.如权利要求1所述的形成方法，其特征在于：所述衬底在形成多晶硅薄膜前已形成了氧化硅层。
3.如权利要求1所述的形成方法，其特征在于：所述第一多晶硅层的厚度在100至之间。
4.如权利要求1所述的形成方法，其特征在于：所述过渡多晶硅层的厚度在100至
Figure FSB00000119184700012
之间。
5.如权利要求1所述的形成方法，其特征在于：所述第二多晶硅层的厚度在500至之间。
6.一种栅极的形成方法，其特征在于，包括步骤：
提供衬底，且所述衬底上已形成栅氧化层；
将所述衬底放入沉积室内；
向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；
向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层；
停止向所述沉积室内通入硅烷；
向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层；
停止向所述沉积室内通入乙硅烷；
取出所述衬底；
对所述衬底进行栅极图形化处理；
刻蚀所述衬底上的第二多晶硅层、过渡多晶硅层、第一多晶硅层及栅氧化层，形成栅极。
7.如权利要求6所述的形成方法，其特征在于：所述第一多晶硅层的厚度在100至
Figure FSB00000119184700021
之间。
8.如权利要求6所述的形成方法，其特征在于：所述过渡多晶硅层的厚度在100至
Figure FSB00000119184700022
之间。
9.如权利要求6所述的形成方法，其特征在于：所述第二多晶硅层的厚度在500至
Figure FSB00000119184700023
之间。
CN2008101053072A 2008-04-28 2008-04-28 多晶硅薄膜及栅极的形成方法 Expired - Fee Related CN101572228B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101053072A CN101572228B (zh) 2008-04-28 2008-04-28 多晶硅薄膜及栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101053072A CN101572228B (zh) 2008-04-28 2008-04-28 多晶硅薄膜及栅极的形成方法

Publications (2)

Publication Number Publication Date
CN101572228A CN101572228A (zh) 2009-11-04
CN101572228B true CN101572228B (zh) 2011-03-23

Family

ID=41231530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101053072A Expired - Fee Related CN101572228B (zh) 2008-04-28 2008-04-28 多晶硅薄膜及栅极的形成方法

Country Status (1)

Country Link
CN (1) CN101572228B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102345166A (zh) * 2011-08-14 2012-02-08 上海合晶硅材料有限公司 降低多晶硅片翘曲度的方法
CN102345165B (zh) * 2011-08-14 2014-03-19 上海合晶硅材料有限公司 降低多晶硅片翘曲度的装置
CN111834207B (zh) * 2019-04-22 2023-06-16 上海新微技术研发中心有限公司 一种沉积多晶硅薄膜的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425392A (en) * 1993-05-26 1995-06-20 Micron Semiconductor, Inc. Method DRAM polycide rowline formation
CN1155159A (zh) * 1995-12-15 1997-07-23 现代电子产业株式会社 栅电极及其形成方法
US5663085A (en) * 1995-04-27 1997-09-02 Nec Corporation Method for fabricating capacitive element of semiconductor memory device
CN1076865C (zh) * 1995-04-28 2001-12-26 现代电子产业株式会社 形成半导体器件中的栅极电极的方法
CN1081832C (zh) * 1995-02-27 2002-03-27 现代电子产业株式会社 制造金属氧化物半导体场效应晶体管的方法
JP3292719B2 (ja) * 1999-02-05 2002-06-17 ティーアールダブリュー・インコーポレーテッド 複合ミリ波アセンブリを接続するためのソルダーボール・グリッド・アレイ
CN100372066C (zh) * 2004-06-29 2008-02-27 海力士半导体有限公司 在半导体装置中形成多晶硅层的方法
JP4079314B2 (ja) * 2002-07-22 2008-04-23 旭化成ケミカルズ株式会社 シルセスキオキサン化合物の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425392A (en) * 1993-05-26 1995-06-20 Micron Semiconductor, Inc. Method DRAM polycide rowline formation
CN1081832C (zh) * 1995-02-27 2002-03-27 现代电子产业株式会社 制造金属氧化物半导体场效应晶体管的方法
US5663085A (en) * 1995-04-27 1997-09-02 Nec Corporation Method for fabricating capacitive element of semiconductor memory device
CN1076865C (zh) * 1995-04-28 2001-12-26 现代电子产业株式会社 形成半导体器件中的栅极电极的方法
CN1155159A (zh) * 1995-12-15 1997-07-23 现代电子产业株式会社 栅电极及其形成方法
JP3292719B2 (ja) * 1999-02-05 2002-06-17 ティーアールダブリュー・インコーポレーテッド 複合ミリ波アセンブリを接続するためのソルダーボール・グリッド・アレイ
JP4079314B2 (ja) * 2002-07-22 2008-04-23 旭化成ケミカルズ株式会社 シルセスキオキサン化合物の製造方法
CN100372066C (zh) * 2004-06-29 2008-02-27 海力士半导体有限公司 在半导体装置中形成多晶硅层的方法

Also Published As

Publication number Publication date
CN101572228A (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
TWI355684B (en) Doped intride film, doped oxide film and other dop
US8435608B1 (en) Methods of depositing smooth and conformal ashable hard mask films
CN1962934B (zh) 制备氮化硅叠层的方法
KR101050377B1 (ko) 반도체 박막 증착을 위한 개선된 공정
CN108122739A (zh) 拓扑限制的等离子体增强循环沉积的方法
US6174809B1 (en) Method for forming metal layer using atomic layer deposition
US4504521A (en) LPCVD Deposition of tantalum silicide
CN1937175B (zh) 用于半导体器件的使用大气压的材料原子层沉积的方法
KR20010037839A (ko) 금속 할로겐 가스를 사용한 반도체 소자의 금속 박막 형성방법
CN101572228B (zh) 多晶硅薄膜及栅极的形成方法
CN101577221B (zh) 多晶硅薄膜及多晶硅栅极的形成方法
CN100576451C (zh) 栅极侧壁层的形成方法
CN101459111A (zh) 浅沟槽隔离区形成方法及介质层形成方法
CN101447472B (zh) 刻蚀停止层、双镶嵌结构及其形成方法
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
CN106783543A (zh) 无定形硅的沉积方法和3d‑nand闪存的制作方法
GB2335203A (en) Oxidising doped silicon films
JP2000031139A (ja) 固体内に所定種の粒子を配置する方法およびその結果得られる構造
Telford et al. Formation of compositionally uniform tungsten silicide films using dichlorosilane in a single‐wafer reactor
Chen et al. Low Temperature Neutral Beam Enhanced Atomic Layer Deposition of Silicon Nitride
TW202400831A (zh) 氫含量減少的含矽層及其製造處理
KR20200073452A (ko) 저온 실리콘 절연막 증착 방법
TW202344708A (zh) 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
JPH1092816A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110323

Termination date: 20190428