JPH01276616A

JPH01276616A - 半導体装置の製造方法

Info

Publication number: JPH01276616A
Application number: JP10482388A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1988-04-27
Filing date: 1988-04-27
Publication date: 1989-11-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置の製造方法に関する。

〔従来の技術〕

ガラス、石英等の絶縁性非晶質基板や、ＮＳＧ等の絶縁
性非晶質層上に高性能な半導体素子（例えば薄膜トラン
ジスタ等）を形成する試みが成されている。特に、近年
、大型で高解像度の液晶表示パネルや高速、高解像度の
密着型イメージセンサや三次元工０等へのニーズが高ま
るにつれて、上述の様な高性能な半導体素子の実現が待
望されている。

絶縁性非晶質材料上に薄膜トランジスタ（ＴＦで）を形
成する場合を例にとると、（１）プラズマＯＶＤ法等に
よる非晶質シリコンを素子材としたＴＰＴ、（２）ＯＶ
Ｄ法等による多結晶シリコンを素子材としたＴＰＴ　　
が、それぞれ液晶パネル等に応用され実用化されている
。ところが、これらのＴＰＴの電界効果移動度は、単結
晶シリコンを素子材としたＮＯ８）ランジスタに比べて
大巾に低く、（非晶質シリコンＴＦＴく１ｄ／■・式、
多結晶シリコンＴＦＴ　　〜１０ｃ＋＋！／Ｖ・就）、
高性能なＴＰＴの実現は困難であった。

そこで、大粒径（１〜数十μｍ程度）の多結晶シリコン
を固相成長させる方法が注目され；研究が進められてい
る。（Ｔｈ１ｎ　５ｏｌｉｄ　Ｆｉｌｍｓ　。

１００（１９８３）　　Ｐ、２２７．　　、ｒ、ＴＡＰ
　　ＶＯＩ。

２５、ＮＯ，２（１９８６）Ｐ、’Ｌ１２１　　）〔発
明が解決しようとする課題〕しかし、従来技術では、多結晶シリコンの粒径、結晶粒
界が存在する場所を十分に制御することが困難であった
。仮に、１００μｍ程度の大粒径の多結晶シリコンが形
成できたとしても、結晶粒の内部に形成されたＴＰＴと
結晶粒界部にＴＰＴのチャンネル領域が位置したＴＰＴ
の間で、特性が大巾に異なることから、ＴＰＴで構成さ
れた走査回路の動作速度が、特性の悪い、結晶粒界部に
位置するＴＰＴの特性で制限されたり、最悪の場合は、
回路が動作しない等の重大な問題が発生した。

そこで、本発明は、結晶粒界の位置を制御し、半導体素
子を結晶領域に選択的に形成する製造方法を提供するも
のである。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、絶縁性非晶質材料上
に多結晶シリコンを形成し、該多結晶シリコンの一部に
シード領域を形成する第一の工程、シリコンを主体とす
る非晶質材料層を形成する第二の工程、該非晶質材料層
の一部を除去し、島状領域及び該シード領域と該島状領
域とを結ぶ連結領域を少なくとも有する形状に該非晶質
材料層をパターン形成し、該連結領域及び島状領域を成
す非晶質材料層の一部に１０１８〜１０”／ｉの不純物
を含有せしめるようにする第三の工程、該非晶質材料層
を該シード領域をシードとして結晶成長させる第四の工
程、島状領域に半導体素子を形成する第五の工程を少な
くとも有することを特徴とする。

〔実施例〕

第１図及び第２図は本発明の実施例における半導体装置
の製造工程図である。第１図は断面図を、第２図は平面
図を示す。尚、本実施例では、シード領域として、多結
晶シリコンを島状にパターン形成したシリコンの島を用
いる場合を例としている。シード領域の形成方法には、
これに限らず種々の方法が有る。又、本実施例では、半
導体素子としてＴＰＴ（Ｍ膜トランジスタ）を形成する
場合を例として採り上げている。

第１図及び第２図において、（α）は、ガラス、石英等
の絶縁性非晶質基板、若しくは、ＮＳＧ等の絶縁性非晶
質材料層等の絶縁性非晶質材料１０１上に多結晶シリコ
ンを形成し、該多結晶シリコンの一部にシード領域を形
成する第一の工程である。本実施例では、シード領域と
して、該多結晶シリコンを島状にパターン形成したシリ
コンの島１０２を用いる場合を例としている。（ｂ）は
、該絶縁性非晶質材料１０１及び該シリコンの島１０２
上にシリコンを主体とする非晶質材料層１０３を形成す
る工程である。（Ｃ）は該非晶質材料層の一部を除去し
、非晶質材料の島状領域１０４及び該シリコンの島１０
２と該島状領域１０４とを結ぶ非晶質材料の連結領域１
０５を少なくとも有する形状に該非晶質材料層をパター
ン形成し、不純物を１０１８〜１０２２／　ｔａ金含有
しめる工程である。（ｄ）は工程（Ｃ）でパターン形成
された非晶質材料層を該シリコンの島をシードとして結
晶成長させ、非晶質材料層を結晶化する工程である。（
ｅ）は結晶化された領域１０７に、半導体素子を形成す
る工程である。尚、第１図（ｇ）では半導体素子として
ＴＰＴを形成する場合を例として採り上げている。図に
おいて、１１４はゲート電極、１０８はソース・ドレイ
ン領域、１゜９は層間絶縁膜、１１０はコンタクト穴、
１１１は配線、１１２はゲート絶縁膜、１１３はシリコ
ンの島が存在した場所を示す。

続いて、各工程の製造条件及び技術的ポイントを述べる
。

工程（α）は、ガラス、石英等の絶縁性非晶質基板、若
しくは、ＮＳＧ等の絶縁性非晶質材料層上に、結晶成長
のシードとなるシリコンの島１０２を形成する工程であ
る。シードとして、多結晶シリコンを用いる点が本発明
の特徴の一つである。その技術的ポイントは、多結晶シ
リコンの結晶粒径、配向性及びシリコンの島の大きさ（
厳密には、シリコンの島とその上に形成された非晶質層
の連結領域とが重なっている部分の大きさ）にある。す
なわち、多結晶シリコンの結晶粒径が大きく、その配向
性が優れ、シリコンの島の大きさが小さい程、シードと
して単結晶シリコンを用いた場合に近い結晶成長が成さ
れる。中でも、シリコンの島（すなわち、シード領域）
の大きさが、結晶粒径に比べて小さくなる様に、大粒径
の多結晶シリコンを形成し、微細なシリコンの島を形成
する点が重要である。多結晶シリコンの形成方法として
は、ＧＶＤ法等で多結晶シリコン膜を形成する方法があ
る。この方法は、最も一般的な成膜法であり、簡便な方
法で多結晶シリコンが形成できる点では優れているが、
結晶粒径が数百人程度と小さい点が難点である。大粒径
多結晶シリコンを形成するには、（１）非晶質シリコン
をプラズマＣＶＤ法、蒸着法、ＥＢ蒸着法、ＭＢＥ法、
ＯＶＤ法、スパッタ法等の方法で形成し、５００〜７０
０℃程度の熱処理等で多結晶化する方法、（２）微結晶
シリコン、多結晶シリコン等をプラズマＣＶＤ法、ＯＶ
Ｄ法、蒸着法、ＭＢＫ法、ＥＢ蒸着法、スパッタ法等の
方法で形成後、Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｎ、Ｈｅ、Ｎｅ、
Ｋｒ、Ｈ等の元素をイオン打込みし、該微結晶シリコン
、多結晶シリコン等を非晶質化した後で、５００〜７０
０℃程度の熱処理等で多結晶化する方法がある。これら
の方法で形成した多結晶シリコンは、配向性が良好で、
しかも結晶粒径も約１μｍ−数十μｍ以上と大きいこと
カラ、シリコンの島（シード）の形成方法として有効で
ある。中でも゛、蒸着法、ＥＢ蒸着法。

ＭＢＥ法等で形成した非晶質シリコンを５００℃〜６０
０℃程度で熱処理することによって得られる多結晶シリ
コンは、粒径を数十μｍ以上にすることも可能で、又、
結晶の配向性も良好であることから、シードの形成方法
として特に有効である。又、非晶質シリコン層に１０１
９〜１　’Ｏ”ｃｒ１ｒ３程度の不純物（例えばＰ）を
ドープすることで、多結晶化に要する時間を短縮（最大
で約１０分の１）することも可能である。さらに、上述
の方法は結晶粒径の増大にも効゛果が有る。尚、言うま
でも無くシリコンの島はシードを成す領域であり、素子
を形成する領域では無いので、１０１９〜１０２１ｃｒ
ｆ３程度の高濃度の不純物をドープしても何ら問題とな
らない。

シリコンの島１０２の大きさは、少なくとも、多結晶シ
リコンの結晶粒径と同程度以下が望ましく、粒径の約１
０分の１以下が好適である。従って、島の大きさは、数
千人〜数μｍ径程度が望ましい。例えば、結晶粒径が１
０〜２０μｍ以上で、島の大きさが０．５μｍ角程度以
下の場合、島の大部分は単結晶シリコンで、残りの島の
多くも、島の中に存在する結晶粒界がせいぜい１本の多
結晶シリコンになり、シード領域に単結晶シリコンを用
いた場合に近い結晶成長が成され、大変好ましい。

又、シリコンの島の膜厚に関しては、１００１〜１μｍ
程度の間に最適値が存在する。ただし、シリコンの島の
膜厚が厚くなると、島の段差部を被覆する非晶質シリコ
ン層にクラックが入ったり、段差部で複数の核生成、結
晶成長が起こり易くなる等の問題を生ずる為、１００又
〜２０００＾程度が望ましく、１ｏｏＸ〜ｓｏｏ′ｋが
特に好ましい。又、該シリコンの島１０２にテーパーを
つげることで、上述の問題を低減する方法も有効である
。

又、島の膜厚な１００Ｘ〜２０００又程度と薄くした場
合、熱処理等による多結晶シリコンの大粒径化が困難と
な４る場合がある。その場合は、非晶質層を厚く（例え
ば、０．５μｍ〜３μｍ程度）形成し、熱処理等により
、大粒径の多結晶シリコンを形成した後で、エツチング
により、該多結晶シリコンを所望の膜厚に薄膜化する方
法が極めて有効である。

工程Ｃｂ）は、絶縁性非晶質材料１０１及びシリコンの
島１０２上にシリコンを主体とする非晶質材料層１０６
を形成する工程である。該非晶質材料層は、プラズマＯ
ＶＤ法、蒸着ｍ、ＥＢ蒸着法、ＭＢＥ法、スパッタ法、
ＯＶＤ法等の方法で非晶質シリコンを成膜する方法と、
微結晶シリコン、多結晶シリコン等をプラズマＯＶＤ法
、ＯＶＤ法、蒸着法、ＫＢ蒸着法、ＭＢＥ法、スパッタ
法等の方法で形成後、Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｎ。

Ｈｅ、Ｎｅ、Ｋｒ、Ｈ等の元素をイオン打ち込みするこ
とで、該微結晶シリコン、多結晶シリコン等を非晶質化
する等の方法で非晶質シリコン層を形成する方法がある
。

工程（Ｃ）は、該非晶質材料層の一部を除去し、非晶質
シリコンの島状領域１０４及び該シリコンの島１０２と
該島状領域とを結ぶ非晶質シリコンの連結領域１０５を
少なくとも有する形状に該非晶質材料層をパターン形成
し、該連結領域及び島状領域を成す非晶質材料層の一部
に１０１８〜１０２２／　ｉ程度の不純物を含有せしめ
る工程である。不純物として、ｐ、Ｂ、Ａｓ等をイオン
インプラ法等により、パターン形成を行なう前若しくは
行なった後に１０１８〜ｊ　Ｑ　２２　／　７程度の高
濃度にドープすることで、次の工程で成される結晶成長
の速度を向上させることができる。尚、前述の不純物の
うち、Ｐを１０１９〜１０２２／、ｌ程度ドープした場
合、不純物をドープしない場合と比べて結晶成長の速度
が約十倍に向上し、好ましい結果が得られた。

図に示した領域１０６は上述の不純物をドープした領域
であり、連結領域全域と島状領域の一部に不純物がドー
プされている。尚、不純物をドープした領域１０６の形
状は、第１図及び第２図に示した形状に限定されたもの
では無く、種々の形状が考えられる。それらについては
、後で述べることにする。

工程Ｃｄ）は、工程（Ｃ）でパターン形成された非晶質
材料層をシリコンの島１０２をシードとして結晶成長さ
せ、非晶質シリコン層を結晶化する工程である。結晶成
長させる方法としては、線状加熱形帯域溶融再結晶化法
、レーザービーム再結晶化法、電子ビーム再結晶化法等
の溶融再結晶化法により結晶成長させることができる。

他の方法としては、非晶質層を溶融せずに、゛固相で結
晶成長させる固相成長法がある。この方法は、５００℃
〜７００℃程度の低温で結晶成長が成される特徴を有し
、基板として、安価なガラス基板を使え、又、基板の大
型化も容易である等の優れたメリットが有る。

上述の固相成長法におけるアニール条件は、非晶質シリ
コン層１０３の形成方法によって、最適条件が異なる。

熱処理温度は５００〜９００℃の間に最適値が存在する
。熱処理温度が高くなると、結晶化に要する時間が短く
なるが、シリコンの島１０２以外の部分でも核の生成及
び結晶成長が起こり易くなる。その結果、島状領域１０
４がランダムな多結晶シリコンになり易くなる。従って
、熱処理温度は５００℃〜７００°Ｃ程度が多結晶核の
発生が少なく、望ましい温度である。又、熱処理に要す
る時間（すなわち、結晶化に要する時間）は、同一熱処
理温度でも、非晶質シリコン層１０３の形成方法によっ
て異なる。例えば、プラズマＯＶＤ法で形成した非晶質
シリコン（特に、基板温度６５０℃程度以下で形成した
非晶質シリコン）は、６００℃程度の熱処理では結晶成
長が極めて遅（，７００℃程度の高温で十時間以上の熱
処理時間が必要で、シード領域以外からの核生成、結晶
成長も起こり易い。又、プラズマＯ’ＶＤ法で形成した
非晶質シリコンにおいても、基版濡度り５０℃〜６ｏＯ
℃程度の比較的高温で成膜した膜は、上述の非晶質シリ
コンと異存り、不純物をドープしていない領域において
も６ｏｏ℃程度の熱処理で結晶成長が起こり、シード領
域からの選択的な結晶成長が成され易い。プラズマＯＶ
Ｄ法テ、６５０℃程度以下で形成した非晶質シリコンは
膜中に数％〜士数％程度の多量の水素を含有し、これら
の水素が、６００℃程度のアニールでは完全に抜けない
為、残留した水素が結晶成長の妨げになるものと思われ
る。一方、基板温度４５０℃〜６００℃　中でも、５０
０℃〜５′５０℃程度の高温で成膜した膜は、非晶質で
しかも膜中の水素量が極めて少ない為、６００℃程度の
アニールでも結晶成長が起こり易くなるものと思われる
。

さらに、該非晶質シリコン層１０６を蒸着法、ＥＢ蒸着
法、ＭＢＥ法等で形成した場合は、５００℃〜６００℃
程度の比較的低温のアニールで結晶成長が起こり、結晶
成長に要する時間も数時間程度に短縮することも可能で
ある。上述の方法では、蒸着時の真空度を高く（望まし
くは、１０−６〜１０−”　Ｐ　ａ程度）することで、
水素や不純物等が混入していない非晶質シリコンが形成
できるメリットがある。

続いて、連結領域及び島状領域の一部に不純物をドープ
した効果に関して述べる。

まず、前述した様に、不純物をドープすることで、結晶
成長速度を大巾に向上させることができ金。（ただし、
１０　”　〜１０２２／　ｃｙｄ程度の高濃度のドープ
を行なうと、ドープした領域に素子を形成できない。）
従って、素子を形成しない領域、例えば、連結領域等に
不純物をドープして結晶成長速度を向上させることは、
極めて有効な手段となる。

又、第１図及び第２図に示した如く島状領域のうちで連
結領域が接続している辺の近傍に細長く不純物をドープ
することは次に述べる理由で有効である。

第５図に本発明の実施例における結晶成長の模式図の一
例を示す。第６図において、３０１はシード領域、３０
２は島状領域、３０３は連結領域であり、３０４は不純
物をドープした領域である。第３図では、不純物を連結
領域と島状領域のうちで連結領域が接続している辺の近
傍に細長くドープした場合を例としている。３０５は結
晶成長面、５０６は非晶質領域を示す。

熱処理により、シード領域５０１を起点として結晶成長
が始まり、やがて連結領域と島状領域が接している点６
０７に結晶成長面が到達する。この時、島状領域に不純
物がドープされていない場合は、点３０７を中心として
ほぼ半円状に結晶成長が始まる。この場合、結晶成長面
は、同一の面方位にはならない。又、固相成長速度は、
成長面の面方位によって異なる。従って、上述の様な形
で結晶成長が成された場合、成長速度の違い等に起因し
て、結晶内に亜粒界等の欠陥やストレス等を生じ易いと
いう問題があった。

一方、第６図に示した如く島状領域のうちで連結領域が
接続している辺の近傍に不純物をドープした場合は、以
下に述べる様に結晶成長が成される。まず、シード領域
３０１を起点として結晶成長が始まり、やがて連結領域
と島状領域が接している点５０７に結晶成長面が到達す
る。続いて、不純物をドープした領域５０４はドープを
しない領域と比べて結晶成長速度が大きいため、該領域
６０４の結晶化がはやく進む。その結果、不純物をドー
プした領域を起点として結晶成長が進行し、第３図に示
した如く結晶成長面３０５はほぼ直線状になる。従って
、結晶成長がほぼ同一の面方向に成されることになり、
結晶成長面による結晶成長速度の違い等に起因する欠陥
やストレス等の発生を低減させることができた。

尚、不純物をドープした領域の形状は第１図〜第３図に
示した例に限定されるものでは無い。本発明のポイント
は、不純物をドープした領域とドープしない領域の結晶
成長速度の違いを利用して、島状領域の結晶成長面をほ
ぼ直線状（すなわち、同一の面方向に結晶が成長する様
にする）になる様にした点にある。

第４図に本発明の実施例における結晶成長の模式図の一
例を示す。第４図において、４０１はシード領域、４０
２は島状領域、４０３は連結領域であり、４０４は不純
物をドープした領域、４０５は結晶成長面、４０６は非
晶質領域である。

第４図において、不純物をドープした領域４０４は島の
辺に対しである角度をもたせである。その目的は、結晶
成長面をより直線に近づける点にある。すなわち、連結
領域に近い領域と比べて、該領域から離れた部分（例え
ば図中の点４０７）は、結晶成長面が到達する時間が遅
くなるため、その分だけ成長速度の速い不純物をドープ
した領域を前へ広げることで、連結領域に近い領域と結
晶成長面をそろえて、より直線に近づける様に工夫した
ものである。

続いて、非晶質シリコン層を第１図（Ｃ）に示した如く
、島状領域１０４と連結領域１０５を少なくとも有する
形状にパターン形成した効果に関して述べる。

非晶質シリコン層をシリコンの島等をシードとして結晶
成長させるに際して問題となるのは、多結晶核の発生で
ある。シード領域以外の領域での多結晶核の発生は、前
述の様に、非晶質シリコン層の形成条件、熱処理温度等
を最適化することで大巾に低減できる。しかし、本発明
においては、多結晶シリコン層の一部にシード領域を形
成していする関係で、すべてのシード領域を単結晶シリ
コンにすることは困難で、シード領域のうちのいくつか
は、シード領域内に結晶粒界が存在する多結晶になって
いる。この場合、多結晶のシード領域に対応して、結晶
方位のわずかに異なった核が生成し、非晶質層が単結晶
では無く多結晶に成長する確率が高くなる為、大面積な
基板上に、均一な特性の素子を形成することが困難であ
ったり、又、歩留りも低いという問題を生じた。

そこで、本発明の如く非晶質シリコン層を島状領域１０
４と連結領域１０５を少なくとも有する形状にパターン
形成を行なうと、仮にシード領域で複数の核が生成した
場合でも、どちらか一方の優勢な（結晶成長速度が速い
、又は、結晶成長の開始が早い等の）結晶成長が、細い
連結領域で選択され、島状領域が単結晶化される。第５
図に結晶成長の模式図の一例を示す。第５図において１
．５０１はシード領域、５０２は島状領域、５０３は連
結領域であり、５０４及び５０５は、結晶方位がわずか
に異なる結晶粒を示す。第５図に示した樟に結晶粒５０
４が５０５に比べて優勢であると、結晶粒３０５は連結
領域の途中で結晶成長が止まり、島状領域には、結晶粒
５０４のみが成長し、単結晶化が実現される。上述の方
法を採用することで、大型な基板全面にわたって、均一
２毛素子特性が得られ、又、歩留りも向上した。

又、島状領域内に形成する半導体素子のレイアウトも歩
留シの向上に重要なパラメータとなる。

第５図においては、一方の結晶粒が他方の結晶粒に対し
て優勢である場合を示したが、確率的には小さいが、二
つの結晶粒がほぼ同一に成長を開始し、はぼ同一の速度
で結晶成長が成された場合、島状領域が単結晶ではなく
多結晶になる。ただしその場合でも、結晶粒界が存在す
る位置は可成り限定されており、結晶粒界が存在する位
置を制御できる。第６図に、結晶粒界が存在する位置の
模式図を示す。６０１は結晶粒界が存在する確率が高い
位置であり、６０２は、結晶粒界が存在する確率がほぼ
零の領域である。６０６は両者の中間の領域（グレーゾ
ーンと呼ぶことにする。）である。尚、６０４はシード
領域、６０５は島状領域、６０６は連結領域を示す。従
って、半導体素子としてＭＯ３型トランジスタやＴＰＴ
等を例とするならば、該素子のチャンネル領域が、領域
６゜２に入る様に素子を配置すれば、結晶粒界による素
子特性の大巾なばらつきを無くすことができる。

その結果、大型な基板全面で均一な素子特性が確実に得
られ、歩留りも大ｌＪに向上した。

尚、連結領域の形状は第５図等に示した形状」二丈外に
も種々の形状が考えられる。第７図〜第９図に本発明の
実施例における連結領域の平面図の例を示す。

第７図及び第８図において、７０１．８０１はシード領
域、ｙｏ２，８０２は島状領域、７０５．８０３は連結
領域、７０４，７０５及び８０４．８０５は結晶粒を示
す。連結領域の巾にテーパーをつげたり、巾の狭い領域
８０６を設ける等連結領域の形状を工夫することで、結
晶成長の選択をより完全に行なうことができる。

又、結晶成長の選択をより完全に行なうには、第９図に
示した様な形状が有効である。第９図において、９０１
はシード領域、９０２は島状領域、９０５は連結領域、
９０４．９０５は結晶粒を示す。連結領域を第９図に示
した様な形状にすることで、成長速度等のわずかな違い
により、結晶成長が選択され、島状領域の単結晶化がよ
り完全に成される。従って、第９図に一例を示した様な
形状を採用すれば、第６図に示した様な素子のレイアウ
トに制限を設けなくとも、高い歩留シが実現できる。

続いて、第１図及び第２図に示した工程＜ｅ＞は、結晶
化された領域１０７に、半導体素子を′形成する工程で
ある。本実施例では、゛この領域１０７に半導体素子と
してＴＦＴを形成する場合を例として採り上げている。

ＴＰＴ形成法の一例としては、結晶化されたシリコン層
をパターン形成グし、続いて、ゲート絶縁膜１１２を形
成する。該ゲート絶縁膜は、熱酸化法により形成する方
法（高温プロセス）とＯＶＤ法若しくはプラズマＯｖＤ
法等で６００℃程度以下の低温（望ましくは、５００℃
以下）で形成する方法（低温プロセス）がある。低温プ
ロセスでは、基板として安価なガラス基板を使用できる
為、大型な液晶表示パネル、密着型イメージセンサ等の
半導体装置を低コストで作製できる他、三次元工０等を
形成する場合においても、下層部の素子に悪影響（例え
ば、不純物の拡散等）を与えずに、上層部に半導体素子
を形成することができる。続いて、ゲート電極１１４を
形成後、ソース惨ドレイン領域１０８をイオン注入法、
熱拡散法、プラズマドーピング法等の方法で形成し、層
間絶縁膜１０９をＯＶＤ法。

スパッタ法、プラズマＯＶＤ法等の方法で形成する。さ
らに、核層間絶縁＠１０９にコンタクト穴１１０を開け
、配線１１１を形成することにより、ＴＰＴが形成され
る。

続いて、本発明に基づく半導体装置の製造方法により作
製したＴＰＴの特性について述べる。本発明の製造方法
で作製したＮチャンネルＴＰＴの電界効果移動度ば、４
００〜５００ｄ／ｖ−ｓｅｃ程度になった。この特性は
、シリコンウェーハー上に形成したＭＯＳトランジスタ
の特性に近い良好な特性である。さらに、ＴＰＴのチャ
ンネル領域のシリコン層の厚さを薄膜化（例えば、１０
０Ｘ〜３００人程度）したＴＰＴにおしごては、ＭＯＳ
トランジスタよりも優れた７００〜ｑ　ｏ　ｏ　ｃｒｙ
／　ｖ・式程度のバルクＳ１に近い移動度が得られた。

尚、本実施例ではシード領域にシリコンの島１０２を用
いる場合を示したが、シード領域の形成方法にはこれに
限らず種々の方法がある。

第１０図は本発明の実施例における半導体装置の製造工
程図であり、シード領域形成方法の一例を示す。

第１０図において、（α）は、ガラス、石英等の絶縁性
非晶質基板、若しくは、ＮＳＧ等の絶縁性非晶質材料１
００１上に多結晶シリコン層１００２を形成する工程で
ある。（ｂ）は、イオン注入法により該多結晶シリコン
層の一部に酸化シリコン領域１００５を形成し、シード
領域１００４を選択、的に形成する工程である。（Ｃ）
は、酸化シリコン領域１００３及びシード領域１００４
上に、シリコンを主体とする非晶質材料層１００６を形
成する工程である。尚、・第１０図では、該非晶質材料
層の一部を除去し、非晶質材料の島状領域及び該シード
領域と該島状領域とを結ぶ非晶質材料の連結領域を少な
くとも有する形状に該非晶質材料層をパターン形成する
工程以降の工程図は省いである。

続いて、各工程の製造条件及び技術的ポイントを述べる
。

工程（α）は、ガラス、石英等の絶縁性非晶質基板、若
しくは、ＮＳＧ等の絶縁性非晶質材料層１００１上に、
多結晶シリコン層１００２を形成する工程である。本発
明の特徴の一つは、該多結晶シリコン層の一部をシード
領域とし、残りをイオン注入法で酸化シリコン領域にし
て、結晶成長を行なう点にある。従って、該多結晶シリ
コンの結晶粒径、配向性が重要なパラメータとなる。す
なわち、多結晶シリコンの結晶粒径が大きく、その配向
性が優れている程、シードとして框結晶シリコンを用い
た場合に近い結晶成長が成される。

多結晶シリコンの形成方法としては、ＯＶＤ法等で多結
晶シリコン膜を形成する方法がある。この方法は、最も
一般的な成膜法であり、簡便な方法で多結晶シリコンが
形成できる点では優れているが、結晶粒径が数百λ程度
と小さい点が難点である。大粒径の多結晶シリコンを形
成するには、（１）非晶質シリコンをプラズマＯＶＤ法
、蒸着法。

ＫＢ蒸着法、ＭＢＩＩＣ法、ＯＶＤ法、スパッタ法等の
方法で形成し、５００〜７００℃程度の熱処理等で多結
晶化する方法、（２）微結晶シリコンｐ多結晶シリコン
等をプラズマＯＶＤ法、　ｏ　ｖ　Ｄ　法ｔ　蒸着法、
ＭＢＥ法、ＥＢ蒸着法、スパッタ法等の方法で形成後、
Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｎ、Ｈｅ。

Ｎｅ、Ｋｒ、Ｈ％の元素をイオン打込みし、該微結晶シ
リコン、多結晶シリコン等を非晶質化した後で、５００
〜７００℃程度の熱処理等で多結晶化する方法がある。

これらの方法で形成した多結晶シリコンは、配向性が良
好で、しかも結晶粒径も約１μｍ〜数十μｍ以上と大き
いことから、多結晶シリコン層の形成方法として有効で
ある。中でも、蒸着法、ＥＢ蒸着法、ＭＢＥ法等で形成
した非晶質シリコンを５００℃〜６００℃程度で熱処理
することによって得られる多結晶シリコンは、粒径を数
十μｍ以上にすることも可能で、又、結晶の配向性も良
好であることから、多結晶シリコン層の形成方法として
特に有効である。又、非晶質シリコン層に１０１９〜１
０２’　ｃｍ−３程度の不純物（例えばＰ）をドープす
ることで、多結晶化に要する時間を短縮（最大で約１０
分の１）することも可能である。さらに、上述の方法は
結晶粒径の増大にも効果が有る。尚、次の工程Ｃｂ）で
シード領域以外の部分に酸化シリコン領域を形成する関
係上非晶質シリコン層に添加する不純物のプロファイル
は非晶質シリコン層の表面付近で低く、非晶質材料層１
００１（例えば石英基板）寄りの領域で高くなる様にド
ープすることが望ましい。これは、例えば、イオン注入
法で不純物をドープする際の加速電圧等を最適化するこ
とで容易に実現される。

工程Ｃｂ）は、°イオン注入法により該多結晶シリコン
層の一部に酸化シリコン領域１００３を形成し、シード
領域１００４を選択的に形成する工程である。工程（α
）で形成された多結晶シリコン層１００２のうちでシー
ド領域となる部分に、まずマスク１００５（例えば、レ
ジスト、金属。

酸化シリコン、窒化シリコン、多結晶シリコン等をマス
クの材料とすることができる。）を形成する。続いて、
イオン注入法により、酸素イオンを注入し、マスクで覆
われたシード領域１００４以外の領域に酸化シリコン領
域１００３を形成する。この場合、多結晶シリコン層１
００２０表面付近に化学量論的なＳｉｎ、に近い組成の
酸化シリコン層が形成されることが望ましく、ドーズ址
１０　”〜１０２０ｉｏｎｓ／ｄ　を加速電圧２０〜８
０ＫｅＶ程度が望ましい。特に、ドーズ：＃１０１８〜
１０　”　１ｏｎｓ　／１−ｄｉ　、加速電圧２５〜４
０　Ｋ　ｅ　Ｖの条件で、表面から数百ｒＬｍの深さに
わたって良質のＳｉＯ□が形成された。尚、イオン注入
後、窒素等の雰囲気中で、８００℃〜１２００℃のアニ
ールを１〜５時間行なうと、熱酸化５１０２に近い特性
を有する酸化シリコン層が得られる。又、基板としてガ
ラス等の低融点材料を用いている場合は、上述のアニー
ルのかわりに、２５０℃〜７００℃程度のより低温で、
イオン注入後の基板に酸素プラズマ処理を施すことで、
特に、表面付近の酸化シリコンを熱酸化５１０２に近い
特性を有する酸化シリコンに改質する方法も極あて有効
である。又、酸素プラズマ処理のみで酸化シリコン領域
を形成する方法もある。

工程ＣＣ）は、マスク１００５を除去した後、酸化シリ
コン領域１００３及びシード領域１００４上に、シリコ
ンを主体とする非晶質材料層１゜０６を形成する工程で
ある。該非晶質材料層は、プラズマＯＶＤ法、蒸着法、
ＦＢ蒸着法、ＭＢＥ法、スパッタ法、ＣＩＩＶＤ法等の
方法で非晶質シリコンを成膜する方法と、微結晶シリコ
ン、多結晶シリコン等をプラズマＯＶＤ法ｐ　ａ　ｖＤ
　法ｐ　ｆＡ着法、ＫＢ蒸着法、ＭＢＥ法、スパッタ法
等の方法で形成後、Ｓｉ、Ａｒ、Ｂ、Ｐ、Ｎ、Ｈｓ、Ｎ
ｅ、Ｋｒ、Ｈ等の元素をイオン打込みすることで、該微
結晶シリコン、多結晶シリコン等を非晶質化する等の方
法で非晶質シリコン層を形成する方法がある。

又、シード領域の形成方法としては、この他に、例えば
、多結晶シリコン層の一部（シード領域にする部分）に
酸化シリコン、窒化シリコン等でマスクを形成し、熱酸
化法によりシード領域以外を酸化する方法により、酸化
シリコン領域及びシード領域を形成する方法や、多結晶
シリコン層上に酸化シリコン、窒化シリコン層等をＣＶ
Ｄ法。

スパッタ法、プラズマＯＶＤ法等で形成後、該酸化シリ
コン、該窒化ンリコン層等に穴を開け、下層部の多結晶
シリコンを露出させることで、シード領域を形成する方
法など種々の方法がある。

これら種々のシード領域形成法のうちでも、特に、イオ
ン注入法によりシード領域を形成する方法は、シード領
域と酸化シリコン領域との間で大きな段差を生ずること
も無く、シード領域と酸化シリコン領域をほぼ平面上に
形成することも可能である。その結果、積層された非晶
質層にクラック等の欠陥を生ずることも無くなり、又、
熱処理による結晶成長時比問題となる段差部での多結晶
核発生の問題も回避できることから、シード領域の形成
方法として、特に優れている。

〔発明の効果〕

以上述べた様に、本発明によれば、非晶質シリコン層を
シード領域によって選択的に結晶成長させ、結晶粒界が
存在する位置を制御することが可能となった。その結果
、結晶化された領域に選択的に半導体素子を形成するこ
とが可能となった。

本発明によれば、シリコンウェーハー上に形成したＭＯ
Ｓ）ランジスタ等に近い（場合によっては、それを上回
る）高性能なＴＰＴ等が実現されたその結果、大型で高
解像度の液晶表示パネル。

高速で高解像度の密着型イメージセンサが実現されたば
かりでなく、密着型イメージセンサを例にとるならば、
従来例が、走査回路をＴＰＴで形成し、受光部と同一基
板上に集積する程度がＴＰＴの特性からみて限界であっ
たが、本発明によれば、走査回路以外にも増巾回路、演
算回路、記憶回路等も集積化することができる。

又、ＴＰＴ等のＭＯＳ型の半導体素子を形成する場合に
おいて、ゲート絶縁戻を熱酸化法ではなく、ＣＶＤ法、
プラズマＯＶＤ法等の低温フロセスで形成すれば、基板
として安価なガラス基板等を使用でき、大型な液晶表示
パネル、密着型イメージセンサ等の半導体装置を低コス
トで作製できる。又、高温プロセスを通らない為、大型
基板では特に問題となる基板のそり、変形等も極めて少
ない。゛その他に、三次元工Ｃを形成する場合において
も、下層部の素子に悪影響（例えば、不純物の拡散等）
を与えずに、上層部に半導体素子を形成することもでき
る。

尚、本発明の実施例では、半導体素子としてＴＰＴの場
合を述べたが、ＴＰＴ以外にも、ＭＩＳ型ＦＥＴ、バイ
ポーラ型トランジスタ、静電誘導型トランジスタをはじ
めとする半導体素子全般に応用できることは言うまでも
無い。

【図面の簡単な説明】

第１図（α）〜（ｉ及び第２図（α）〜（ｅ）は本発明
の実施例における半導体装置の製造工程図である。第１
図は断面図を、第２図は平面図を示す。第６図及び第４図は本発明の実施例における結晶成長の
模式図を示す。第５図は結晶成長の模式図である。第６図は結晶粒界が存在する位置の模式図である。第７図〜第９図は本発明の実施例における連結領域の平
面図である。第１０図（α）〜（Ｃ）は本発明の実施例における半導
体装置の製造工程図であり、シード領域形成方法の一例
を示す。１０１．１００１・・・・・・絶縁性非晶質材料１０２
　　　　　°°°°°°シリコンの島１０３．１００６
・・・・・・非晶質材料層１０４．５０２，４０２１５
０２，６０２゜７０２．８０２，９０２・・・・・・島
状領域１０５．５０３，４０５，５０５，６０５゜７０
５．８０５，９０５・・・・・・連結領域５０１．４０
１．５０１．６０１，７０１　。８０１．９０１．１００４・・・シード領域１０６．３
０４，４０４・・・・・・不純物をドープした領域以上出願人　セイコーエプソン株式会社代理人　弁理士　上柳雅誉（他１名）（ａ）１′０１（ｂ）第１０（ｄ）第１図（ａ）１ｏ２μ」’　　”　　”　　’　　”　　”　　”　
ＬｉＯ２（ｂ）第２図（ｄ）第２図第３図４０５結晶成長面第４図第７区第８図（ｂ）第１０１甜

Claims

【特許請求の範囲】

（１）絶縁性非晶質材料上に多結晶シリコンを形成し、
該多結晶シリコンの一部にシード領域を形成する第一の
工程、シリコンを主体とする非晶質材料層を形成する第
二の工程、該非晶質材料層の一部を除去し、島状領域及
び該シード領域と該島状領域とを結ぶ連結領域を少なく
とも有する形状に該非晶質材料層をパターン形成し、該
連結領域及び該島状領域を成す非晶質材料層の一部に１
０＾１＾８〜１０＾２＾２／ｃｍ＾３の不純物を含有せ
しめるようにする第三の工程、該非晶質材料層を該シー
ト領域をシードとして結晶成長させる第四の工程、島状
領域に半導体素子を形成する第五の工程を少なくとも有
することを特徴とする半導体装置の製造方法。