JP3269730B2 - 半導体基板の製造方法及び半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばアクティブマト
リックス型の画像表示装置やイメージセンサー等に利用
でき、硝子等の絶縁性基板上に設けられたＴＦＴ（薄膜
トランジスター）を用いた半導体装置の製造方法および
それに用いる半導体膜の製造方法に関する。

【０００２】

【従来の技術】上記半導体装置としては、ＴＦＴを画素
の駆動に用いるアクティブマトリクス型液晶表示装置や
イメージセンサー等が知られている。これらの装置に用
いられるＴＦＴには、薄膜状のシリコン半導体を用いる
のが一般的である。薄膜状のシリコン半導体としては、
非晶質シリコン（ａ−Ｓｉ）半導体からなるものと結晶
性を有するシリコン半導体からなるものの２つに大別さ
れる。

【０００３】非晶質シリコン半導体は作製温度が低く、
気相法で比較的容易に作製することが可能で量産性に富
むため、最も一般的に用いられているが、導電性等の物
性が結晶性を有するシリコン半導体に比べて劣る。この
ため、今後、より高速特性を得るためには、結晶性を有
するシリコン半導体からなるＴＦＴの作製方法の確立が
強く求められていた。尚、結晶性を有するシリコン半導
体としては、多結晶シリコン、微結晶シリコン、結晶成
分を含む非晶質シリコン、結晶性と非晶質性の中間の状
態を有するセミアモルファスシリコン等が知られてい
る。

【０００４】結晶性を有する薄膜状のシリコン半導体を
得る方法としては、以下の方法が知られている。

【０００５】（１）成膜時に結晶性を有する膜を直接成
膜する方法 （２）非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる方法 （３）非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる方法 しかしながら、（１）の方法では、成膜工程と同時に結
晶化が進行するので、大粒径の結晶性シリコンを得るに
はシリコン膜の厚膜化が不可欠であり、良好な半導体物
性を有する膜を基板上に全面に渡って均一に成膜するこ
とが技術上困難である。また成膜温度が６００℃以上と
高いので、安価な硝子基板が使用できないというコスト
上の問題があった。

【０００６】（２）の方法では、溶融して固化する過程
の結晶化現象を利用するため、小粒径ながら粒界が良好
に処理され、高品質な結晶性シリコン膜が得られる。し
かし、現在最も一般的に使用されているエキシマレーザ
ーを例にとると、レーザー光の照射面積が小さくスルー
プットが低いという問題がまず有り、また大面積基板の
全面を均一に処理するにはレーザーの安定性が充分では
なく、次世代の技術という感が強い。

【０００７】（３）の方法は、上記（１）および（２）
の方法と比較すると大面積の場合に対応できるという利
点はあるが、結晶化に際し６００℃以上の高温にて数十
時間にわたる加熱処理が必要である。すなわち、安価な
硝子基板の使用とスループットの向上を考えると、加熱
温度を下げ、さらに短時間で結晶化させるという相反す
る問題点を同時に解決する必要がある。また、（３）の
方法では、固相結晶化現象を利用するため、結晶粒は基
板面に平行に拡がって数μｍの粒径を持つものさえ現れ
るが、成長した結晶粒同士がぶつかり合って粒界が形成
されるため、その粒界はキャリアに対するトラップ準位
として働き、ＴＦＴの移動度を低下させる大きな原因と
なっている。

【０００８】そこで、上記のような様々な問題点を全て
解決するため、上記の（３）の方法における結晶化に必
要な温度の低温化と処理時間の短縮とを両立させ、さら
には粒界の影響を最小限に留めた結晶性シリコン薄膜の
作製方法が提案されている（特願平５−２１８１５６
号）。この提案方法では、結晶成長の核としてＮｉ等の
不純物金属元素を非晶質シリコン膜に導入することによ
り、結晶化初期の核生成速度とその後の核成長速度が飛
躍的に向上され、従来では考えられなかったような５８
０℃以下の温度において４時間程度の熱処理で十分な結
晶性が得られる。このメカニズムは現状では明らかでは
ないが、不純物金属元素を核とした結晶核発生が早期に
起こり、その後その不純物金属元素が触媒となって結晶
成長が急激に進行するものと推測される。

【０００９】また、この提案方法による場合には、基板
の一部に選択的に不純物金属元素を導入することによ
り、レーザー結晶化のように同一基板内に選択的に結晶
性シリコン膜と非晶質シリコン膜とを形成することが可
能となる。さらに、その後に熱処理を継続させると、選
択的に不純物金属元素が導入され結晶化している部分か
ら、その周辺部の非晶質部分へと横方向（基板表面に平
行な方向）に結晶成長部分が延びる現象が起きる。この
横方向結晶成長部分を以後ではラテラル成長部と呼ぶ。
このラテラル成長部では基板表面と平行に針状あるいは
柱状の結晶が成長方向に沿って延びており、その成長方
向において結晶粒界が存在しない。

【００１０】故に、このラテラル成長部を利用してＴＦ
Ｔのチャネル部を形成することにより、高性能なＴＦＴ
が実現可能となる。その際、図１０に示したようにラテ
ラル成長部５０２に対しソース領域５０４、チャネル領
域５０５、ドレイン領域５０６を配置することにより、
キャリアが移動する方向と結晶成長方向が同一方向とな
り、キャリアの移動方向に結晶粒界が存在しない高移動
度ＴＦＴが実現できる。また、図１１に示したようにラ
テラル成長部６０２に対しソース領域６０４、チャネル
領域６０５、ドレイン領域６０６を配置することによ
り、ドレイン端部の電界集中領域での粒界部分を無く
し、ＴＦＴ動作時の特性劣化の原因となるドレイン端部
での粒界トラップ密度を低減することでオン・オフ比の
大きいＴＦＴが作成可能となる。以上述べたように特願
５−２１８１５６で提案されている技術を用いると、高
性能ＴＦＴが得られる上に様々なニーズに応じたＴＦＴ
を同一基板上で作り分けることも可能である。

【００１１】

【発明が解決しようとする課題】ところで、上記提案方
法の技術では、シリコン膜中に不純物金属元素を導入す
る方法として、以下の方法の適用が提案されている。

【００１２】（ａ）シリコン膜表面に、直接に又は選択
注入用のマスクを形成した状態で、不純物金属元素とシ
リコンの化合物膜又は不純物金属元素膜をスパッタ法等
によって成膜した後、加熱してシリコン膜中に不純物金
属元素を拡散させる方法 （ｂ）シリコン膜表面に、直接に又は選択注入用のマス
クを形成した状態で、不純物金属元素製電極を有するプ
ラズマチャンバー内でプラズマ処理を行うことにより、
シリコン膜表面に不純物金属元素を堆積させた後、加熱
してシリコン膜中に不純物金属元素を拡散させる方法 （ｃ） シリコン膜表面に、直接に又は選択注入用のマ
スクを形成した状態で、不純物金属元素をイオンドーピ
ング法によりシリコン膜中に不純物金属元素を注入する
方法 上記不純物元素は上述のように非晶質シリコン膜の多結
晶化を促進する役割を果たす。また、シリコン膜中への
不純物元素の注入は、極微量の注入であること、大面積
にわたって均一な注入量制御が必要であることの二点が
重要な要素である。以上二つの観点から特願５−２１８
１５６に例示された注入手法について検証を行うと、
（ａ）に示した手法の場合には、スパッタ膜厚を大面積
にわたって均一に制御することは技術的に不可能であ
る。（ｂ）に示した手法も基本的には（ａ）のスパッタ
法と同じ手法である。したがって、同様に制御性よく成
膜することは技術的に不可能である。（ｃ）に示した手
法の場合、元素の注入量が微小であるため既存の装置で
は注入量の制御が困難である。

【００１３】以上述べたように既存の装置を用いる場合
には、該結晶化を助長する元素の半導体膜中への導入を
制御性よく実行するのは不可能である。

【００１４】本発明は、このような従来技術の課題を解
決すべくなされたものであり、非晶質半導体膜中に結晶
化を助長する元素を低濃度で均一性良く注入できる半導
体基板の製造方法を提供することを目的とする。他の目
的としては、得られた半導体基板を用いる半導体装置の
製造方法を提供する。

【００１５】

【課題を解決するための手段】本発明の半導体基板の製
造方法は、絶縁性表面を有する基板の該絶縁性表面の
上、または基板を覆って形成された絶縁膜の上に、非晶
質半導体膜を形成する工程と、該非晶質半導体膜の上
に、結晶化を助長する元素を微量添加した絶縁層または
有機層を形成する工程と、加熱処理を行って、該絶縁層
中の該元素を該非晶質半導体膜中へ拡散導入し、該非晶
質半導体膜を多結晶化させる工程とを含むので、そのこ
とにより上記目的が達成される。

【００１６】この半導体基板の製造方法において、前記
非晶質半導体膜と前記結晶化を助長する元素を微量添加
した層との間に、一部に開口部を有する、該元素の拡散
防止用のブロッキング層を形成するようにしてもよい。

【００１７】この半導体基板の製造方法において、前記
非晶質半導体膜上に形成した前記層を島状に形成した
後、加熱処理を行って該島中の該元素の該非晶質半導体
膜中へ選択的に導入し多結晶化させるようにしてもよ
い。

【００１８】この半導体基板の製造方法において、前記
結晶化を助長する元素を微量添加した層として、スピン
・オン・グラス法を用いて形成した絶縁膜を用いるよう
にしてもよい。

【００１９】この半導体基板の製造方法において、前記
結晶化を助長する元素を微量添加した層として、スパッ
タ法を用いて形成した絶縁膜を用いるようにしてもよ
い。

【００２０】この半導体基板の製造方法において、前記
結晶化を助長する元素を微量添加した層として、ＥＢ蒸
着法を用いて形成した絶縁膜を用いるようにしてもよ
い。

【００２１】この半導体基板の製造方法において、前記
結晶化を助長する元素を微量添加した層として、電着法
を用いて形成した絶縁膜または有機層を用いるようにし
てもよい。

【００２２】本発明の半導体基板の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の上に、結晶化を助長する
元素を微量添加した感光性材料からなる島を形成する工
程と、加熱処理を行って、該島中の該元素を該非晶質半
導体膜中へ拡散導入し、該非晶質半導体膜を多結晶化さ
せる工程とを含むので、そのことにより上記目的が達成
される。

【００２３】本発明の半導体基板の製造方法において、
前記非晶質半導体膜としてシリコンを用いることができ
る。また、前記非晶質半導体膜の結晶化を助長する元素
として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、
Ａｕ、Ｉｎ、Ｓｎ、Ｐ、Ａｓ、Ｓｂの内いずれか一つ又
はこれらの元素を複数種組み合わせたものを用いること
ができる。また、前記非晶質半導体膜の結晶化を助長す
る元素を微量添加した層中の該元素の濃度を１×１０¹⁸
ａｔｏｍｓ／ｃｍ³〜１×１０²⁰ａｔｏｍｓ／ｃｍ³の間
とするのが好ましい。

【００２４】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の上に、結晶化を助長する
元素を微量添加した感光性材料からなる島を形成する工
程と、加熱処理を行って、該島中の該元素を該非晶質半
導体膜中へ拡散導入し、該非晶質半導体膜を多結晶化さ
せて部分的に多結晶となった半導体膜を得る工程と、該
部分的に多結晶となった半導体膜の上に、該部分的に多
結晶となった半導体膜の結晶成長方向と概略平行な導電
方向を持つ半導体装置を配置する工程とを含むので、そ
のことにより上記目的が達成される。

【００２５】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、一部に開口部を有する、該元素の拡散防止用
のブロッキング層を形成する工程と、該非晶質半導体膜
の上に、結晶化を助長する元素を微量添加した層を形成
する工程と、加熱処理を行って、該層中の該元素を該非
晶質半導体膜中へ拡散導入し、該非晶質半導体膜を多結
晶化させて部分的に多結晶となった半導体膜を得る工程
と、該部分的に多結晶となった半導体膜の上に、該部分
的に多結晶となった半導体膜の結晶成長方向と概略平行
な導電方向を持つ半導体装置を配置する工程とを含むの
で、そのことにより上記目的が達成される。

【００２６】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の上に、結晶化を助長する
元素を微量添加した島状の絶縁層または有機層を形成す
る工程と、加熱処理を行って、該層中の該元素を該非晶
質半導体膜中へ拡散導入し、該非晶質半導体膜を多結晶
化させて部分的に多結晶となった半導体膜を得る工程
と、該部分的に多結晶となった半導体膜の上に、該部分
的に多結晶となった半導体膜の結晶成長方向と概略平行
な導電方向を持つ半導体装置を配置する工程とを含むの
で、そのことにより上記目的が達成される。

【００２７】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の上に、結晶化を助長する
元素を微量添加した感光性材料からなる島を形成する工
程と、加熱処理を行って、該島中の該元素を該非晶質半
導体膜中へ拡散導入し、該非晶質半導体膜を多結晶化さ
せて部分的に多結晶となった半導体膜を得る工程と、該
部分的に多結晶となった半導体膜の上に、該部分的に多
結晶となった半導体膜の結晶成長方向と概略垂直な導電
方向を持つ半導体装置を配置する工程とを含むので、そ
のことにより上記目的が達成される。

【００２８】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、一部に開口部を有する、該元素の拡散防止用
のブロッキング層を形成する工程と、該非晶質半導体膜
の上に、結晶化を助長する元素を微量添加した層を形成
する工程と、加熱処理を行って、該層中の該元素を該非
晶質半導体膜中へ拡散導入し、該非晶質半導体膜を多結
晶化させて部分的に多結晶となった半導体膜を得る工程
と、該部分的に多結晶となった半導体膜の上に、該部分
的に多結晶となった半導体膜の結晶成長方向と概略垂直
な導電方向を持つ半導体装置を配置する工程とを含むの
で、そのことにより上記目的が達成される。

【００２９】本発明の半導体装置の製造方法は、絶縁性
表面を有する基板の該絶縁性表面の上、または基板を覆
って形成された絶縁膜の上に、非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の上に、結晶化を助長する
元素を微量添加した島状の層を形成する工程と、加熱処
理を行って、該層中の該元素を該非晶質半導体膜中へ拡
散導入し、該非晶質半導体膜を多結晶化させて部分的に
多結晶となった半導体膜を得る工程と、該部分的に多結
晶となった半導体膜の上に、該部分的に多結晶となった
半導体膜の結晶成長方向と概略垂直な導電方向を持つ半
導体装置を配置する工程とを含むので、そのことにより
上記目的が達成される。

【００３０】

【作用】以下に、本発明の手法による該結晶化を助長す
る元素の該非晶質半導体膜中への低濃度注入機構につい
て説明する。本発明の最大の特徴は、該結晶化を助長す
る元素の供給ソースとして、該結晶化を助長する元素を
微量混入した層を用いる点である。この場合、該結晶化
を助長する元素の該非晶質半導体膜中への注入は、熱拡
散という形で行われ、その拡散速度（Ｆ）は下記１式で
示される。

【００３１】

【数１】

【００３２】ここで、拡散速度の式の微分部分

【００３３】

【数２】

【００３４】は濃度勾配、また、Ｄは、拡散係数と呼ば
れる温度のみを変数とし、下記２式で与えられる。

【００３５】

【数３】

【００３６】ここで、Ｄ₀、ｋ、Ｅａの各々は定数、Ｔ
は温度である。

【００３７】上記１式および２式から明かなように、注
入量は、該結晶化を助長する元素を微量混入した層中の
該結晶化を助長する元素の濃度、加熱処理の温度及び加
熱処理の時間の三つの要素によって決定される。

【００３８】上述の三要素のうち、加熱処理の温度が不
純物の拡散速度を左右し、加熱処理の時間が不純物の拡
散長を左右する。したがって、該結晶化を助長する元素
を微量混入した層中の該結晶化を助長する元素の濃度が
一定であれば、加熱処理の温度と時間とによって該非晶
質半導体膜中への該結晶化を助長する元素の注入量を制
御することが可能であり、その制御性及び再現性の良さ
は、一般によく知られている技術である。

【００３９】ところで、不純物の拡散速度の大きさは、
その濃度勾配によっても大きく左右され、濃度勾配が大
きければ拡散速度も大きく、濃度勾配が小さければ拡散
速度も小さい。したがって拡散源として使用する膜中の
該結晶化を助長する元素の濃度が高ければ、濃度勾配が
大きく拡散速度も大きいためより多くの不純物元素の移
動が行われ、逆に拡散源として使用する膜中の該結晶化
を助長する元素の濃度が低ければ、濃度勾配が小さく拡
散速度も小さいためわずかな量の不純物元素の移動しか
行われない。

【００４０】このように拡散源として使用する膜中の該
結晶化を助長する元素の濃度を低く抑えることによって
不純物元素の拡散速度を小さく抑えることが可能であ
り、加熱処理の温度及び加熱処理の時間による拡散の制
御との組合せによって、より厳密な不純物元素注入量の
制御を行うことが可能である。以上述べて来たように、
本発明の手法によって非晶質半導体膜の結晶化を助長す
る不純物元素の非晶質半導体膜中への導入を行うことに
よって、導入量の制御を厳密に行うことが可能であり、
必要最小限度の不純物元素の導入を制御性良く行うこと
が可能である。

【００４１】このため、本発明の手法で作成した多結晶
半導体膜を用いた場合、高い移動度と高いオン／オフ比
を有する高性能ＴＦＴの作成が最高プロセス温度５５０
℃程度の低温で実現できる。さらに、基板面に概略平行
に結晶成長を行った場合、結晶の成長方向に沿ってソー
ス／ドレイン領域を形成することによって、キャリアの
移動が粒界の影響をあまり受けないより高移動度を有す
るＴＦＴを得ることができ、また結晶成長方向に垂直な
方向にソース／ドレイン領域を形成することにより、ド
レイン端部の電界集中領域での粒界部分を無くすことで
オフ電流のより小さいＴＦＴを得ることができる。

【００４２】ところで、本発明において、非晶質半導体
膜の結晶化を助長する元素が有効に作用して、結晶の成
長が促進されるには、半導体膜全面に該元素を導入して
ＳＰＣ処理（加熱による多結晶化処理）を行う場合で半
導体膜中の該元素の濃度が最低１×１０¹⁸ａｔｏｍ／ｃ
ｍ³必要である。

【００４３】又、請求項２〜４に示したように、半導体
膜に選択的に該元素を導入してＳＰＣ処理を行う場合、
図１に示すように該元素の選択的導入領域での該元素の
濃度によって、ラテラル成長距離が左右される。ＳＰＣ
処理によりラテラル成長した結晶を有効に利用して高性
能ＴＦＴを得るには、ラテラル成長領域内にＴＦＴを形
成することが望ましい。ＬＣＤ等に用いられるＴＦＴは
一般に導電方向の長さが３０〜８０μｍ程度であるた
め、ラテラル成長の距離も８０μｍ程度必要である。し
たがって、十分なラテラル成長距離を得るには、該元素
の選択導入領域の濃度が図１から分かるように、４×１
０¹⁸ａｔｏｍ／ｃｍ³程度以上必要である。 一方、不
純物元素の注入濃度が１×１０²⁰ａｔｏｍ／ｃｍ³程度
になると、ドナー・アクセプターイオン注入後の活性化
をレーザー照射によって行うと、図２に示すように、シ
リコン膜表面に該不純物元素が析出し（黒い部分が不純
物元素の析出部）、ＴＦＴのリーク電流の原因になる。

【００４４】以上のことから、該不純物元素の半導体膜
中の濃度としては、１×１０¹⁸ａｔｏｍ／ｃｍ³〜１×
１０²⁰ａｔｏｍ／ｃｍ³とする。

【００４５】また、このような濃度範囲でシリコン膜中
に不純物元素、例えばＮｉ元素を導入するには、ＮｉＳ
ｉｘ（０．４≦ｘ≦２．５）の膜厚で２ｎｍ程度のスパ
ッタ膜厚が適当である。ＮｉＳｉｘの膜を用いたのは、
堆積の初期過程ではシリコン表面に付着したＮｉ元素が
即座にシリコンと化合物シリサイドとを形成するためで
ある。

【００４６】また、本願発明者等は、半導体膜のエッチ
ング耐性の観点から検討を行った。図３及び図４はＮｉ
元素を選択的に注入し、ＳＰＣ処理を行った場合の耐Ｂ
ＨＦ性について示したものである。ここで、図３はプラ
ズマ法、図４は本発明の請求項３の方法に従って作製し
たサンプルのものである。耐ＢＨＦ性の調査は、Ｎｉ元
素の選択導入マスクが半導体膜上に残った状態で行っ
た。

【００４７】これら図３及び図４から明かなように、図
３に示すプラズマ法では耐ＢＨＦ性が悪くエッチング時
間が長くなるに従って半導体膜の損傷部分が多くなって
いくが、図４に示す本発明の手法によるものではＢＨＦ
処理時間が長くなっても半導体膜表面に殆ど変化は見ら
れない。

【００４８】また、図５はＴＦＴ作製プロセス中、コン
タクトホール開孔直後の写真であるが、（ａ）に示すプ
ラズマ法でＮｉを導入したものは開孔部にエッチングに
よる膜面荒れが見られるのに対し、（ｂ）に示す本発明
の手法でＮｉの導入を行ったものについては、膜面荒れ
が発生していない。

【００４９】以上のことから、プラズマ法でＮｉの導入
を行った場合には、半導体膜に高エネルギーのＮｉ元素
が突入することにより何等かの損傷が生じているが、本
発明の手法を用いると、この損傷を回避できる。

【００５０】

【実施例】以下に本発明の実施例を具体的に説明する。

【００５１】（実施例１）図６は、本発明にかかる半導
体基板の製造方法を示す工程図である。以下図にしたが
って説明する。先ず、図６−に示すように絶縁基板、
例えばガラス基板の表面を洗浄後、ベースコート膜１０
１として二酸化シリコンをスパッタリング装置を用いて
厚さ２００ｎｍ程度堆積させる。このベースコート膜１
０１の必要膜厚は、基板の表面状態によって異なり、十
分に平坦で、且つナトリウムイオン等の半導体特性に悪
影響を与えるイオンの濃度が十分に低い基板であれば、
省略することも可能であり、逆に表面の状態が、傷や凹
凸の激しいものであれば上記の膜厚よりも厚く堆積させ
る必要がある。

【００５２】次に、図６−に示すように、ベースコー
ト膜１０１上に、化学的気相成長法（ＣＶＤ法）やスパ
ッタリング法を用いて非晶質シリコン膜１０２を３０〜
１００ｎｍ程度の厚さに堆積させる。

【００５３】次に、図６−に示すように、該シリコン
膜１０２上に、スパッタリング装置、ＳＯＧ技術、ＥＢ
蒸着法等を用いて非晶質シリコン膜の結晶化を助長する
不純物元素としてＮｉを微量混入した二酸化シリコン膜
１０３を１００ｎｍ以上の厚さに堆積させる。この際の
Ｎｉ元素の混入法としては、スパッタリング装置やＥＢ
蒸着装置を用いる場合には、ターゲット中に１〜百ｐｐ
ｍ程度の濃度にＮｉを混入させればよいし、ＳＯＧ技術
を用いる場合には、溶媒中に、硝酸塩や酢酸塩の形で１
〜百ｐｐｍ程度の濃度にＮｉを溶かし込んでやればよ
い。

【００５４】なお、本実施例においては該結晶化を助長
する元素を微量添加した膜として二酸化シリコン膜を例
示したが、窒化シリコン膜、酸化タンタル膜、アルミナ
膜などの膜も勿論使用可能である。

【００５５】次に、図６−の状態で基板全体を５２０
℃〜５８０℃、好ましくは５５０℃程度の温度で加熱処
理する。すると、矢印１０４で示したように、Ｎｉ元素
を混入した二酸化シリコン膜１０３より非晶質シリコン
膜１０２中にＮｉ元素が拡散すると同時に非晶質シリコ
ン膜１０２の多結晶化が進行する。これが図６−に示
した状態である。

【００５６】次に、加熱処理終了後、図６−に示すよ
うに、Ｎｉ元素を混入した二酸化シリコン膜１０３をエ
ッチングによって取り除く。すると、多結晶シリコン膜
１０５を有した半導体基板が得られる。

【００５７】なお、非晶質シリコン膜の結晶化を助長す
る元素を微量添加した膜として、電着法で形成した有機
膜を用いる場合、非晶質シリコン膜の結晶化を助長する
元素としてＮｉ元素を硝酸塩や酢酸塩の形で溶解させた
電解液を用いて成膜を行い、一旦２００〜３００℃程度
の温度で加熱処理を行って、Ｎｉ元素を該有機膜から非
晶質シリコン膜中に導入し、この後、該有機膜を取り除
いてから基板全体を５２０℃〜５８０℃、好ましくは５
５０℃程度の温度で加熱処理すると、非晶質シリコン膜
の結晶化を助長する元素を微量添加した膜として上述の
膜を使用した場合と同様な多結晶シリコン膜が得られ
る。また、ここでは、非晶質シリコン膜の結晶化を助長
する元素の例としてＮｉを用いたが、Ｎｉ、Ｃｏ、Ｐ
ｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐ、
Ａｓ、Ｓｂのうちのいずれを用いても、又はこれらの元
素を複数種組み合わせたものを用いても同様の結果が得
られる。

【００５８】（実施例２）図７は、本発明にかかる他の
半導体基板の製造方法を示す工程図である。以下図にし
たがって説明する。先ず、図７−に示すように、絶縁
基板、例えばガラス基板の表面を洗浄後、ベースコート
膜２０１として二酸化シリコンをスパッタリング装置を
用いて厚さ２００ｎｍ程度堆積させる。このベースコー
ト膜２０１の必要膜厚は、基板の表面状態によって異な
り、十分に平坦で、且つナトリウムイオン等の半導体特
性に悪影響を与えるイオンの濃度が十分に低い基板であ
れば、省略することも可能であり、逆に表面の状態が、
傷や凹凸の激しいものであれば上記の膜厚よりも厚く堆
積させる必要がある。

【００５９】次に、図７−に示すように、ベースコー
ト膜２０１上に、化学的気相成長法（ＣＶＤ法）やスパ
ッタリング法を用いて非晶質シリコン膜２０２を３０〜
１００ｎｍ程度の厚さに堆積させる。

【００６０】次に、図７−に示すように、非晶質シリ
コン膜２０２上に非晶質シリコン膜の結晶化を助長する
元素としてＮｉを微量混入した感光性ポリイミドやレジ
スト等の感光性材料２０３を塗布する。この際のＮｉ元
素の混入方法としては、上記感光性材料の溶媒中に、硝
酸塩や酢酸塩の形で１〜数百ｐｐｍ程度の濃度でＮｉを
溶かし込んでやればよい。

【００６１】次に、図７−に示すように、フォトリソ
グラフィーにより２０３を島状に形成する。

【００６２】次に、図７−に示すように、この状態
で、基板全体を２００〜３００℃程度の温度で加熱処理
を行う。すると、２０４に矢印で示したように該島状に
残された感光性材料部分より選択的に非晶質シリコン膜
中にＮｉ元素が拡散し、非晶質シリコン膜にＮｉ元素が
導入された領域２０５が形成される。

【００６３】次に、図７−に示すように、該島状に残
された感光性材料を取り除き、基板全体を５２０℃〜５
８０℃、好ましくは５５０℃程度の温度で加熱処理を行
う。すると、領域２０５が優先的に多結晶化し、やがて
周辺領域に多結晶化が矢印２０６で示したように基板面
にたいして概略平行な方向に進行して行く。この加熱処
理が終了すると、図７−に示すように、領域２０５の
周辺に、多結晶化領域２０８と結晶成長端付近にＮｉ元
素濃度のやや高い領域２０７を有した多結晶シリコン膜
が得られる。

【００６４】なお、ここでは、非晶質シリコン膜の結晶
化を助長する元素の例としてＮｉを用いたが、Ｎｉ、Ｃ
ｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓ
ｎ、Ｐ、Ａｓ、Ｓｂのうちのいずれを用いても、又はこ
れらの元素を複数種組み合わせたものを用いても同様の
結果が得られる。

【００６５】（実施例３）図８は、本発明にかかる他の
半導体基板の製造方法を示す工程図である。以下図にし
たがって説明する。先ず、図８−に示すように、絶縁
基板、例えばガラス基板の表面を洗浄後、ベースコート
膜３０１として二酸化シリコンをスパッタリング装置を
用いて厚さ２００ｎｍ程度堆積させる。なお、このベー
スコート膜３０１の必要膜厚は、基板の表面状態によっ
て異なり、十分に平坦で、且つナトリウムイオン等の半
導体特性に悪影響を与えるイオンの濃度が十分に低い基
板であれば、省略することも可能であり、逆に表面の状
態が、傷や凹凸の激しいものであれば上記の膜厚よりも
厚く堆積させる必要がある。

【００６６】次に、図８−に示すように、ベースコー
ト膜３０１上に、化学的気相成長法（ＣＶＤ法）やスパ
ッタリング法を用いて非晶質シリコン膜３０２を３０〜
１００ｎｍ程度の厚さに堆積させる。

【００６７】次に、図８−に示すように、非晶質シリ
コン膜３０２上に、非晶質シリコン膜の多結晶化を助長
する不純物元素の非晶質シリコン膜３０２中への拡散を
防ぐための膜、例えばＳｉＯ₂膜３０３をスパッタリン
グ法等を用いて１００ｎｍ程度堆積させる。この膜３０
３は、特にＳｉＯ₂膜に限定されるものではなく、スパ
ッタリング等で成膜が可能で、比較的容易にエッチング
除去が可能な絶縁膜性ものであればよい。また、膜３０
３の膜厚にも絶対的な条件はなく、後のプロセスで３０
３の膜を透過して該結晶化を助長する不純物元素が非晶
質シリコン膜３０２中へ拡散しない程度の膜厚があれば
十分である。

【００６８】次に、図８−に示すように、フォトリソ
グラフィーによって該結晶化を助長する不純物元素を非
晶質シリコン膜３０２中へ選択的に導入するための開口
部３０４を３０３の膜に設ける。

【００６９】次に、図８−に示すように、非晶質シリ
コン膜３０２上に非晶質シリコン膜の結晶化を助長する
元素としてＮｉ元素を微量混入した膜を形成する。この
膜は、実施例１に示した膜のうちいずれかを用いればよ
い。

【００７０】次に、この状態で、基板全体を５２０℃〜
５８０℃、好ましくは５５０℃程度の温度で加熱処理を
行うと、３０６に矢印で示したように、開口部３０４の
部分から非晶質シリコン膜３０２中にＮｉ元素が拡散す
ると同時に、開口部３０４下部の非晶質シリコン膜３０
７の部分から多結晶化が始まる。これが図８−に示し
た状態である。

【００７１】さらに加熱処理を続けると、図８−に示
すように、矢印３０８で示すごとく、非晶質シリコン膜
３０７の周辺領域に多結晶化が基板面に対して概略平行
な方向に進行して行く。

【００７２】この加熱処理が終了後、Ｎｉ元素の非晶質
シリコン膜の結晶化を助長する不純物元素の非晶質シリ
コン膜３０２中への拡散を防ぐための膜３０３及び、Ｎ
ｉ元素の混入膜３０５を取り除くと、非晶質シリコン膜
３０７の周辺に、多結晶化領域３０９と結晶成長端付近
に該結晶化を助長する不純物元素のやや高い領域３１０
を有した多結晶シリコン膜が得られる。これが図８−
に示した状態である。尚、非晶質シリコン膜の結晶化を
助長する元素を微量添加した膜として、電着法で形成し
た有機膜を用いる場合、非晶質シリコン膜の結晶化を助
長する元素としてＮｉ元素を硝酸塩や酢酸塩の形で溶解
させた電解液を用いて成膜を行い、一旦２００〜３００
℃程度の温度で加熱処理を行って、Ｎｉ元素を該有機膜
から非晶質シリコン膜中に導入し、この後該有機膜を取
り除いてから基板全体を５２０℃〜５８０℃、好ましく
は５５０℃程度の温度で加熱処理する。

【００７３】また、ここでは、非晶質シリコン膜の結晶
化を助長する元素の例としてＮｉを用いたが、Ｎｉ、Ｃ
ｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓ
ｎ、Ｐ、Ａｓ、Ｓｂのうちのいずれを用いても、又はこ
れらの元素を複数種組み合わせたものを用いても同様の
結果が得られる。

【００７４】（実施例４）図９は、本発明にかかる他の
半導体基板の製造方法を示す工程図である。以下図にし
たがって説明する。先ず、図９−に示すように、絶縁
基板、例えばガラス基板の表面を洗浄後、ベースコート
膜４０１として二酸化シリコンをスパッタリング装置を
用いて厚さ２００ｎｍ程度堆積させる。このベースコー
ト膜４０１の必要膜厚は、基板の表面状態によって異な
り、十分に平坦で、且つナトリウムイオン等の半導体特
性に悪影響を与えるイオンの濃度が十分に低い基板であ
れば、省略することも可能であり、逆に表面の状態が、
傷や凹凸の激しいものであれば上記の膜厚よりも厚く堆
積させる必要がある。

【００７５】次に、図９−に示すように、ベースコー
ト膜４０１上に、化学的気相成長法（ＣＶＤ法）やスパ
ッタリング法を用いて非晶質シリコン膜４０２を３０〜
１００ｎｍ程度の厚さに堆積させる。

【００７６】次に、図９−に示すように、非晶質シリ
コン膜４０２上に非晶質シリコン膜の結晶化を助長する
元素としてＮｉ元素を微量混入した膜４０３を形成し、
フォトリソグラフィーにより膜４０３を島状に形成する
（図９−参照）。この膜は、実施例１に示した膜のう
ちいずれかを用いればよい。

【００７７】次に、この状態で、基板全体を５２０℃〜
５８０℃、好ましくは５５０℃程度の温度で加熱処理を
行うと、矢印４０４で示したように、該島状に形成され
たＮｉ元素を微量混入した膜より選択的に該結晶化を助
長する不純物元素が非晶質シリコン膜中に拡散し、この
選択的に該結晶化を助長する不純物元素が導入された領
域４０５に、他の領域よりも優先的に結晶化が起こる。
これが図９−の状態である。

【００７８】さらに加熱処理を続けると、矢印４０６で
示したように、領域４０５の周辺領域に多結晶化が基板
面に対して概略平行な方向に進行して行く。これが図９
−の状態である。

【００７９】次に、この加熱処理が終了後、図９−に
示すように、該島状に形成されたＮｉ元素の混入膜４０
３を取り除く。すると、領域４０５の周辺に、多結晶化
領域４０７と結晶成長端付近にＮｉ元素濃度のやや高い
領域４０８を有した多結晶シリコン膜が得られる。

【００８０】尚、非晶質シリコン膜の結晶化を助長する
元素を微量添加した膜として、電着法で形成した有機膜
を用いる場合、非晶質シリコン膜の結晶化を助長する元
素としてＮｉ元素を硝酸塩や酢酸塩の形で溶解させた電
解液を用いて成膜を行い、一旦２００〜３００℃程度の
温度で加熱処理を行って、Ｎｉ元素を該有機膜から非晶
質シリコン膜中に導入し、この後該有機膜を取り除いて
から基板全体を５２０℃〜５８０℃、好ましくは５５０
℃程度の温度で加熱処理する。

【００８１】また、ここでは非晶質シリコン膜の結晶化
を助長する元素の例としてＮｉを用いたが、Ｎｉ、Ｃ
ｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓ
ｎ、Ｐ、Ａｓ、Ｓｂのうちのいずれを用いても、又はこ
れらの元素を複数種組み合わせたものを用いても同様の
結果が得られる。

【００８２】（実施例５）図１０は、本発明の半導体装
置の製造方法によりＴＦＴを形成する場合を示す平面図
である。図中、５０１はＮｉ元素の非晶質シリコン膜へ
の選択的導入領域である。以下、図にしたがって各構成
因子の配置の説明を行う。

【００８３】先ず、Ｎｉ元素の非晶質シリコン膜への選
択的導入後、加熱処理を行う。すると、まず領域５０１
に結晶化が発生し、さらに加熱処理を続けると、矢印５
０３で示したように領域５０１の周辺領域に結晶化が進
行して行く。なお５０２の曲線は、加熱処理終了時の結
晶成長端である。

【００８４】次に、このように結晶化が進行した基板に
対して、ＴＦＴの作成領域をソース・ドレイン領域を５
０４・５０６、チャネル領域を５０５に示したように配
置する。これにより、キャリアが移動する方向と結晶成
長方向が同一方向となり、キャリアの移動方向に結晶粒
界が存在しない高移動度ＴＦＴが実現できる。

【００８５】ただし、この場合、チャネル領域５０５と
Ｎｉ元素の非晶質シリコン膜への選択的導入領域５０１
とが、図１０に示しているように重ならないことが望ま
しい。

【００８６】尚、ここでは例としてＮｉを用いたが、Ｎ
ｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ｐ、Ａｓ、Ｓｂのうちのいずれを用いても、
又はこれらの元素を複数種組み合わせたものを用いても
同様の結果が得られる。

【００８７】（実施例６）図１１は、本発明の半導体装
置の製造方法によりＴＦＴを形成する場合を示す平面図
である。図中、６０１はＮｉ元素の非晶質シリコン膜へ
の選択的導入領域である。以下、図にしたがって各構成
因子の配置の説明を行う。

【００８８】先ず、Ｎｉ元素の非晶質シリコン膜への選
択的導入後、加熱処理を行う。すると、まず領域６０１
に結晶化が発生し、さらに加熱処理を続けると、矢印６
０３で示したように領域６０１の周辺領域に結晶化が進
行して行く。なお、６０２の曲線は、加熱処理終了時の
結晶成長端である。

【００８９】次に、このように結晶化が進行した基板に
対して、ＴＦＴの作成領域をソース・ドレイン領域を６
０４・６０６、チャネル領域を６０５に示したように配
置する。これにより、ドレイン端部の電界集中領域での
粒界部分を無くし、ＴＦＴ動作時の特性劣化の原因とな
るドレイン端部での粒界トラップ密度を低減することで
オン・オフ比の大きいＴＦＴが作成可能となる。

【００９０】ただしこの場合、チャネル領域６０５とＮ
ｉ元素の非晶質シリコン膜への選択的導入領域６０１が
第５図に示しているように重ならないことが望ましい。

【００９１】尚、ここでは例としてＮｉを用いたが、Ｎ
ｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ｐ、Ａｓ、Ｓｂのうちのいずれを用いても、
又はこれらの元素を複数種組み合わせたものを用いても
同様の結果が得られる。

【００９２】上述した各実施例１乃至４では絶縁性基板
の上に、更に絶縁性のベースコート膜を形成している
が、本発明はこれに限らず、上述したようにそのベース
コート膜の形成を省略したり、或は絶縁性ではない基板
の上に、ベースコート膜を形成したものの使用が可能で
ある。

【００９３】

【発明の効果】以下に本発明の及ぼす効果について述べ
る。

【００９４】本発明の手法で結晶化シリコン基板を作製
すると、最高プロセス温度を５５０℃程度に抑えること
ができる、結晶化膜中の結晶化を助長する不純物金属元
素の厳密な濃度管理を行うことが可能である、大面積基
板に対して結晶化を助長する不純物金属元素を均一に導
入することが可能である、結晶成長の方向を制御するこ
とが可能であるなどの特徴を有しており、このことに起
因して以下のような効果を得ることができる。

【００９５】まず、オン・オフ比が大きく、低リーク電
流、高移動度のＴＦＴを供給できる。さらに、プロセス
での最高温度が５５０℃程度に抑えることが可能である
事、また加熱結晶化時間が短縮されるため、近年量産化
が実現し始めている歪み点６５０℃程度の板ガラスを基
板として利用できることから、直視タイプのドライバー
モノリシック型大画面液晶表示装置の量産が実現可能に
なる。

【００９６】また、大面積基板に対して結晶化を助長す
る不純物金属元素を均一に導入することが可能である事
から、量産化時の基板サイズを制約しない。この点は、
多結晶化シリコン基板を用いてアクティブマトリックス
型ＴＦＴ−ＬＣＤ等の大規模半導体装置を製造するうえ
でコスト低減の観点から見逃せない重要なポイントであ
る。

【００９７】最後に、結晶成長の方向を制御することが
可能である事から、同一基板上に異なった導電特性を有
するＴＦＴを同時に作成することが可能であり、例えば
アクティブマトリックス型ＴＦＴ−ＬＣＤを作成する場
合、大きな移動度が要求される周辺駆動回路部分を構成
するＴＦＴには、その動作時のキャリアの移動方向が、
この結晶性ケイ素膜の結晶成長方向と平行な方向になる
ようにし、リーク電流を小さく抑える必要がある画素部
分のＴＦＴには、その動作時のキャリアの移動方向が、
この結晶性ケイ素膜の結晶成長方向と垂直な方向になる
ようにする事により、各部により適した特性を有するＴ
ＦＴの配置が可能である。

【００９８】以上述べて来たように、本発明によって大
規模半導体装置の量産が、低い製造コストで実現可能と
なる。

【図面の簡単な説明】

【図１】半導体膜中のＮｉ濃度とラテラル成長距離との
関係を示す図である。

【図２】レーザーアニールによるＮｉ元素の析出を説明
するための結晶構造を示す図である。

【図３】プラズマ処理（Ｎｉ注入濃度が１×１０¹⁹ａｔ
ｏｍｓ／ｃｍ³）によって作製したサンプルの結晶構造
を示す写真であり、（ａ）は１：１０のＢＨＦ処理を行
わない場合、（ｂ）はそのＢＨＦ処理を５分行った場
合、（ｃ）そのＢＨＦ処理を１０分行った場合である。

【図４】本発明で用いる拡散法（Ｎｉ注入濃度が１×１
０¹⁹ａｔｏｍｓ／ｃｍ³）によって作製したサンプルの
結晶構造を示す写真であり、（ａ）は１：１０のＢＨＦ
処理を行わない場合、（ｂ）はそのＢＨＦ処理を５分行
った場合、（ｃ）そのＢＨＦ処理を１０分行った場合で
ある。

【図５】ＴＦＴ作製プロセス中にコンタクトホールを開
孔直後の表面状態を示す図であり、（ａ）はプラズマ処
理（Ｎｉ注入濃度が１×１０¹⁹ａｔｏｍｓ／ｃｍ³）の
場合であり、（ｂ）は本発明で用いる拡散法（Ｎｉ注入
濃度が１×１０¹⁹ａｔｏｍｓ／ｃｍ³）による場合であ
る。

【図６】本発明の実施例１の多結晶半導体基板の製造方
法について基板の断面図を各プロセス段階に従って示し
たものである。

【図７】本発明の実施例２の多結晶半導体基板の製造方
法について基板の断面図を各プロセス段階に従って示し
たものである。

【図８】本発明の実施例３の多結晶半導体基板の製造方
法について基板の断面図を各プロセス段階に従って示し
たものである。

【図９】本発明の実施例４の多結晶半導体基板の製造方
法について基板の断面図を各プロセス段階に従って示し
たものである。

【図１０】本発明の実施例５に示した結晶成長の方向と
ＴＦＴのソース・ドレイン・チャネルの各領域の配置図
である。

【図１１】本発明の実施例６に示した結晶成長の方向と
ＴＦＴのソース・ドレイン・チャネルの各領域の配置図
である。

【符号の説明】

１０１ ベースコート膜 ２０１ ベースコート膜 ３０１ ベースコート膜 ４０１ ベースコート膜 １０２ 非晶質シリコン膜 ２０２ 非晶質シリコン膜 ３０２ 非晶質シリコン膜 ４０２ 非晶質シリコン膜 １０３ 二酸化シリコン膜 ３０５ Ｎｉ元素の混入膜 ４０３ Ｎｉ元素を微量混入した膜 ２０３ 感光性材料 １０４ Ｎｉ元素の非晶質シリコン膜への拡散 ２０４ Ｎｉ元素の非晶質シリコン膜への拡散 ３０６ Ｎｉ元素の非晶質シリコン膜への拡散 ４０４ Ｎｉ元素の非晶質シリコン膜への拡散 １０５ 多結晶シリコン膜 ２０５ 多結晶化した領域 ３０７ 非晶質シリコン膜 ４０５ 不純物元素の導入された領域 ２０６ 基板面に概略平行な結晶化の進行 ３０８ 基板面に概略平行な結晶化の進行 ４０６ 基板面に概略平行な結晶化の進行 ２０７ Ｎｉ元素濃度のやや高い領域 ３１０ 不純物元素のやや高い領域 ４０８ Ｎｉ元素濃度のやや高い領域 ２０８ 多結晶領域 ３０９ 多結晶化領域 ４０７ 多結晶化領域 ５０１ 選択的導入領域 ６０１ 選択的導入領域 ５０２ 結晶成長端 ６０２ 結晶成長端 ５０３ 基板面に概略平行な結晶化の進行 ６０３ 基板面に概略平行な結晶化の進行 ５０４ ＴＦＴのソース領域 ５０６ ＴＦＴのドレイン領域 ６０４ ＴＦＴのソース領域 ６０６ ＴＦＴのドレイン領域 ５０５ ＴＦＴのチャネル領域 ６０５ ＴＦＴのチャネル領域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−161635（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/20 H01L 29/786

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁性表面を有する基板の該絶縁性表面
   の上、または基板を覆って形成された絶縁膜の上に、非
   晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
   添加した絶縁層を、スパッタ法、ＥＢ蒸着法、電着法の
   いずれかによって形成する工程と、 加熱処理を行って、該絶縁層中の該元素を該非晶質半導
   体膜中へ拡散導入し、該非晶質半導体膜を多結晶化させ
   る工程とを含む半導体基板の製造方法。
2. 【請求項２】 絶縁性表面を有する基板の該絶縁性表面
   の上、または基板を覆って形成された絶縁膜の上に、非
   晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
   添加した感光性材料からなる島を形成する工程と、 加熱処理を行って、該島中の該元素を該非晶質半導体膜
   中へ拡散導入し、該非晶質半導体膜を多結晶化させる工
   程とを含む半導体基板の製造方法。
3. 【請求項３】 前記非晶質半導体膜と前記結晶化を助長
   する元素を微量添加した絶縁層との間に、一部に開口部
   を有する、該元素の拡散防止用のブロッキング層を形成
   する請求項１に記載の半導体基板の製造方法。
4. 【請求項４】 前記非晶質半導体膜上に形成した前記絶
   縁層を島状に形成した後、加熱処理を行って該島中の該
   元素の該非晶質半導体膜中へ選択的に導入し多結晶化さ
   せる請求項１に記載の半導体基板の製造方法。
5. 【請求項５】 前記非晶質半導体膜としてシリコンを用
   いる請求項１または２に記載の半導体基板の製造方法。
6. 【請求項６】 前記非晶質半導体膜の結晶化を助長する
   元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｕ、Ａ
   ｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐ、Ａｓ、Ｓｂの内いずれか一
   つ又はこれらの元素を複数種組み合わせたものを用いる
   請求項１または２に記載の半導体基板の製造方法。
7. 【請求項７】 前記非晶質半導体膜の結晶化を助長する
   元素を微量添加した絶縁層または感光材料の島中の該元
   素の濃度を１×１０¹⁸ａｔｏｍｓ／ｃｍ³〜１×１０²⁰
   ａｔｏｍｓ／ｃｍ³の間とする請求項１または２に記載
   の半導体基板の製造方法。
8. 【請求項８】 絶縁性表面を有する基板の該絶縁性表面
   の上、または基板を覆って形成された絶縁膜の上に、非
   晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
   添加した感光性材料からなる島を形成する工程と、 加熱処理を行って、該島中の該元素を該非晶質半導体膜
   中へ拡散導入し、該非晶質半導体膜を多結晶化させて部
   分的に多結晶となった半導体膜を得る工程と、 該部分的に多結晶となった半導体膜の上に、該部分的に
   多結晶となった半導体膜の結晶成長方向と概略平行な導
   電方向を持つ半導体装置を配置する工程とを含む半導体
   装置の製造方法。
9. 【請求項９】 絶縁性表面を有する基板の該絶縁性表面
   の上、または基板を覆って形成された絶縁膜の上に、非
   晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
   添加した感光性材料からなる島を形成する工程と、 加熱処理を行って、該島中の該元素を該非晶質半導体膜
   中へ拡散導入し、該非晶質半導体膜を多結晶化させて部
   分的に多結晶となった半導体膜を得る工程と、 該部分的に多結晶となった半導体膜の上に、該部分的に
   多結晶となった半導体膜の結晶成長方向と概略垂直な導
   電方向を持つ半導体装置を配置する工程とを含む半導体
   装置の製造方法。
10. 【請求項１０】 絶縁性表面を有する基板の該絶縁性表
    面の上、または基板を覆って形成された絶縁膜の上に、
    非晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
    添加した有機層を形成する工程と、 加熱処理を行って、該絶縁層中の該元素を該非晶質半導
    体膜中へ拡散導入し、該非晶質半導体膜を多結晶化させ
    る工程とを含む半導体基板の製造方法。
11. 【請求項１１】 前記非晶質半導体膜と前記結晶化を助
    長する元素を微量添加した有機層との間に、一部に開口
    部を有する、該元素の拡散防止用のブロッキング層を形
    成する請求項１０に記載の半導体基板の製造方法。
12. 【請求項１２】 前記非晶質半導体膜上に形成した前記
    有機層を島状に形成した後、加熱処理を行って該島中の
    該元素の該非晶質半導体膜中へ選択的に導入し多結晶化
    させる請求項１０に記載の半導体基板の製造方法。
13. 【請求項１３】 前記結晶化を助長する元素を微量添加
    した有機層を、電着法を用いて形成する請求項１０〜１
    ２のいずれかに記載の半導体基板の製造方法。
14. 【請求項１４】 絶縁性表面を有する基板の該絶縁性表
    面の上、または基板を覆って形成された絶縁膜の上に、
    非晶質半導体膜を形成する工程と、 該非晶質半導体膜の上に、結晶化を助長する元素を微量
    添加した島状の有機層を形成する工程と、 加熱処理を行って、該有機層中の該元素を該非晶質半導
    体膜中へ拡散導入し、該非晶質半導体膜を多結晶化させ
    て部分的に多結晶となった半導体膜を得る工程と、 該部分的に多結晶となった半導体膜の上に、該部分的に
    多結晶となった半導体膜の結晶成長方向と概略平行な導
    電方向を持つ半導体装置を配置する工程とを含む半導体
    装置の製造方法。