JP3076490B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、結晶性シリコン膜を用
いた半導体装置の製造方法に係わり、特に、アクティブ
マトリクス型液晶表示装置等に用いられるガラス等の絶
縁基板上の薄膜トランジスタの製造方法に関する。

【０００２】

【従来の技術】近年、大型あるいは高解像度のアクティ
ブマトリクス型液晶表示装置や高解像度のイメージセン
サー等に用いるため、ガラスや石英等の絶縁基板上に高
性能な半導体素子を形成する技術が求められている。

【０００３】これらの半導体素子としては薄膜トランジ
スタが知られており、素子材には薄膜状のシリコン半導
体を用いるのが一般的である。薄膜状のシリコン半導体
としては、非晶質シリコン半導体からなるものと結晶性
を有するシリコン半導体からなるものに大別される。非
晶質シリコン半導体は作製温度が低く、気相法で比較的
容易に作製することが可能であり量産性に富むため、最
も一般的に用いられている。しかし導電性等の物性が結
晶性を有するシリコン半導体に比べて劣るため、半導体
素子の特性を更に向上するためには、結晶性を有するシ
リコン半導体を素子材とする半導体素子の作製方法を確
立する必要がある。尚、結晶性を有するシリコン半導体
としては、多結晶シリコン、微結晶シリコン、結晶成分
を含む非晶質シリコン、結晶性と非晶質性の中間の状態
を有するセミアモルファスシリコン等が知られている。

【０００４】これら結晶性を有する薄膜状のシリコン半
導体を得る方法としては、成膜時に結晶性を有するシリ
コン膜を直接基板上に成膜する方法や、非晶質シリコン
膜を基板上に成膜し、レーザー光を照射してそのエネル
ギーにより結晶化する方法が知られてる。前者の方法で
は、成膜工程と同時に結晶化が進行するので、大粒径の
結晶性シリコン膜を得るためにはシリコン膜の厚膜化が
不可欠であり、良好な半導体物性を有する結晶性シリコ
ン膜を基板上に全面に渡って均一に成膜することが困難
であるばかりでなく、成膜温度が６００℃以上の高温と
なるため安価なガラス基板が使用できないという問題が
ある。後者の方法では、熔融固化過程の結晶化現象を利
用するため、小粒径ながら粒界が良好に処理され、高品
質な結晶性シリコン膜が得られるが、大面積基板の全面
に結晶性シリコン膜を均一に成膜するためにはレーザー
光の照射面積が小さいためスループットが低い、あるい
はレーザー光の安定性が充分でない等解決すべき課題が
多い。

【０００５】そこで、現在最も実用的と考えられている
方法に非晶質シリコン膜に熱エネルギーを加え固相結晶
化させる方法がある。この方法は上述の方法と比較して
大面積基板上に均一に薄膜状の結晶性シリコン膜を作製
できる利点がある。

【０００６】従来、この固相結晶化方法において、基板
上に形成した半導体薄膜をあらかじめ素子形成領域に対
応してパターニングした後に結晶化させる方法が特開昭
６２−１２２１７２号公報、特開平３−２９０９２４号
公報および特開平４−１６５６１３号公報に開示されて
いる。特開昭６２−１２２１７２号公報および特開平４
−１６５６１３号公報においては、基板上の素子形成領
域を他の素子形成領域と分離し、一部を残して非晶質化
した後に熱処理を行い残部を核として非晶質化した領域
を一方向に結晶化させることが示されている。特開平３
−２９０９２４号公報においては、基板上の素子形成領
域を島状パターンに形成する以外に素子形成領域である
非晶質シリコン膜の核密度を制御し、核密度や結晶成長
距離に対して島状パターンのサイズを適正化することが
示されている。

【０００７】また、特願平５−２１８１５６号では、結
晶成長の核としてニッケル等の金属元素を非晶質シリコ
ン膜に導入することにより、結晶化初期の核生成速度と
その後の核成長速度を向上し、５８０℃以下の温度で４
時間程度の加熱処理で十分な結晶性が得られることが示
されている。さらに、その後加熱処理を継続させると、
選択的に金属元素が導入され結晶化している部分から、
その周辺部の非晶質部分へと横方向、即ち基板面に平行
な方向に結晶成長部分が延びる現象が起きる。この部分
では基板と平行に針状あるいは柱状の結晶が成長方向に
沿って延びており、その成長方向において結晶粒界が存
在しない。このメカニズムは現状では明らかではない
が、不純物として非晶質シリコン膜に導入した金属元素
を核とした結晶核発生が早期に起こり、その後その金属
元素が触媒となって結晶成長が急激に進行するものと推
測されている。この結晶成長部を利用して半導体素子の
チャネル領域を形成することにより、高性能な半導体素
子が実現可能となる。また、基板の一部に選択的に金属
元素を導入することにより、レーザー光による結晶化の
ように同一基板内に選択的に結晶性シリコン膜と非晶質
シリコン膜とを形成することが可能となる。

【０００８】図５は上述の結晶成長部分を利用した薄膜
トランジスタを基板上面から見た場合の平面図である。
基板全面に形成された非晶質シリコン膜上に酸化シリコ
ン膜等からなるマスク層を堆積し、そのマスク層に金属
元素添加用の窓５００を開け、金属元素を導入する。次
に約５５０℃の温度で４時間程度の熱処理を行うと、金
属元素添加領域５００が結晶化し、それ以外の部分が非
晶質シリコンのままで残る。さらに８時間程度熱処理を
継続すると、金属元素添加領域５００を中心として全方
位の成長方向５０１で横方向結晶成長が拡がり、結晶成
長部分５０２が形成される。その後、この結晶成長部分
５０２を利用して従来の方法に従い薄膜トランジスタを
作製する。その際、結晶成長部分５０２に対しソース領
域５０３、チャネル領域５０４、ドレイン領域５０５を
図５のような配置で設けることにより、キャリアが移動
する方向と結晶成長方向５０１が同一方向となり、キャ
リアの移動方向に対して結晶粒界が存在しない半導体素
子が実現できる。

【０００９】

【発明が解決しようとする課題】上述した固相結晶化方
法においては、大面積基板上に均一に薄膜状の結晶性シ
リコン膜を作製できるという利点があるが、結晶化に際
して６００℃以上の高温で数十時間にわたる加熱処理が
必要である。すなわち、安価なガラス基板を使用し、か
つスループットを向上させるためには、加熱温度を下
げ、かつ短時間で結晶化させるという問題点を同時に解
決する必要がある。また、固相結晶化現象を利用するた
め、結晶粒は基板面に平行に拡がり数μｍの粒径を持つ
ものさえ現れるが、成長した結晶粒同士がぶつかり合っ
て結晶粒界が形成されるため、その結晶粒界はキャリア
に対するトラップ準位として働き、薄膜トランジスタの
移動度を低下させる大きな原因となっている。上述した
従来の方法においては、基板上に形成した非晶質半導体
膜をあらかじめ素子形成領域に対応してパターニングし
た後に結晶化することにより、素子形成領域への結晶粒
界の発生を抑制し、結晶を大粒径化することが可能とな
るが、結晶化に際しては従来通りの高温かつ長時間に及
ぶ加熱処理が必要である。また、従来の横方向結晶成長
技術においては、結晶化の際の加熱温度を低温化し、か
つ処理時間を短縮できるだけでなく高性能の半導体素子
が実現可能である。しかし横方向結晶成長技術の場合、
少なくとも半導体素子のチャネル領域を覆う結晶成長距
離が必要である。結晶成長部分が到達しない領域は非晶
質シリコン膜として残存するため、結晶成長が不十分で
あればチャネル領域内に結晶成長した結晶性シリコン膜
と非晶質シリコン膜が混在することになり、半導体素子
の特性を大きく低下させてしまうことになる。また、チ
ャネル領域内を結晶成長した結晶性シリコン膜で形成す
ることができた場合においても、ソース領域あるいはド
レイン領域となるコンタクト領域が非晶質シリコン膜の
状態で残存していれば、コンタクト領域での抵抗が増大
し、十分な半導体素子の特性を得ることができない。

【００１０】上述の特願平５−２１８１５６号では、基
板上に非晶質シリコン膜を堆積後、選択的に金属元素を
添加し、加熱処理を行って非晶質シリコン膜をラテラル
結晶成長させた後に結晶成長したシリコン膜を島状化し
て素子形成領域を形成している。この方法では、非晶質
シリコン膜に添加された金属元素は添加された領域の周
囲に拡散していくため、図６に示すように金属元素添加
用の窓パターンの形状および大きさによって結晶成長距
離ＬＧに差が見られる。また、図６の曲線Ａは不純物元
素の添加量が大きい場合、曲線Ｂは添加量が小さい場合
を示し、図６から分かるように金属元素の添加量を増加
させても、全体に結晶成長距離が延びるだけで、窓状の
スリットパターンの寸法による結晶成長距離のばらつき
は改善されない。すなわち、図７に示すように、横方向
結晶成長７０２は、金属元素が直接添加され先に結晶化
した部分７００の端部に偏在した金属元素が全周囲に拡
散することによって進行し、例えば、図７に示すように
金属元素添加領域７００が長方形であれば、角部７０６
における結晶成長方向７０１の自由度は理論上２７０°
であり、金属元素の密度が他の周辺部７０７よりも実質
上小さいことになる。故に角部７０６では結晶成長距離
が他の部分に比べて短く、角部７０６にその周辺部の金
属元素が取り込まれ、結果として小さいスリットパター
ンほど結晶成長距離が短くなる。特にアクティブマトリ
クス型液晶表示装置の画素スイッチング素子のような小
さいサイズの薄膜トランジスタを作製しようとする場合
には、十分な結晶成長距離が得られないといった問題点
が存在していた。

【００１１】

【課題を解決するための手段】本発明は上述の問題点を
解決するためになされたものであり、素子のサイズに関
係なく十分な結晶成長距離を確保し、基板全面にわたっ
て高性能で安定した特性の半導体素子を実現するための
半導体装置の製造方法を提供するものである。本発明の
主旨は、結晶成長工程以前に非晶質シリコン膜の島状化
を行うことにより、その島状非晶質シリコン膜内でのみ
金属元素を効率的に拡散させ、結晶成長方向が完全に均
一な結晶性シリコン膜を得ることである。本発明の半導
体装置の製造方法においては、 １）基板上に実質的な非晶質シリコン膜を形成する工程
と、該非晶質シリコン膜を島状に分断する工程と、その
後、結晶化を助長する金属元素を前記島状非晶質シリコ
ン膜の一部に選択的に導入する工程と、加熱によって前
記島状非晶質シリコン膜を結晶化させ、前記金属元素が
選択的に導入された領域の周辺部において、基板表面に
対し概略平行な方向に一次元方向に結晶成長を行わせる
工程と、前記基板表面に対して概略平行な方向に結晶成
長を行わせた領域の結晶性シリコン膜を利用して半導体
素子を形成する工程とを少なくとも有することを特徴と
する。金属元素を島状非晶質シリコン膜に選択的に導入
する領域は、島状非晶質シリコン膜を橋渡しする大きさ
とするのが好ましい。

【００１２】２）基板上に実質的な非晶質シリコン膜を
形成する工程と、前記工程の前または後において前記非
晶質シリコン膜に結晶化を助長する金属元素を選択的に
導入する工程と、前記非晶質シリコン膜を島状に分断す
る工程と、その後、加熱によって前記非晶質シリコン膜
を結晶化させ、前記金属元素が選択的に導入された領域
の周辺部において、基板表面に対し概略平行な方向に一
次元方向に結晶成長を行わせる工程と、前記基板表面に
対して概略平行な方向に結晶成長を行わせた領域の結晶
性シリコン膜を利用して半導体素子を形成する工程とを
少なくとも有することを特徴とする。金属元素を島状非
晶質シリコン膜に選択的に導入する領域は、島状非晶質
シリコン膜を橋渡しする大きさとするのが好ましい。

【００１３】３）前記半導体素子において、結晶性シリ
コン膜中のキャリアの移動する方向と結晶成長方向とが
概略平行となるように半導体素子を構成することを特徴
とする。

【００１４】

【作用】本発明においては、横方向結晶成長のための加
熱処理工程以前に非晶質シリコン膜の島状化を行うこと
により、その島状非晶質シリコン膜内でのみ金属元素の
拡散が起こる。これにより、従来の横方向結晶成長のよ
うに結晶成長方向が二次元的に拡がらず、結晶成長方向
が完全に一方向にそろった一次元的なラテラル結晶成長
が行え、結晶粒界のない高品質な結晶性シリコン膜を得
ることができる。また、一次元的に結晶成長すること
で、金属元素が効率的に所望の成長方向のみに拡散し、
従来問題となっていた金属元素添加用の窓状スリットパ
ターンの形状および大きさによるラテラル成長距離のば
らつきが解消でき、半導体素子のサイズにかかわらず一
定した結晶成長距離が確保できる。そして、この結晶性
シリコン膜を用いて半導体素子を作製することにより、
高性能で安定した特性を有する半導体装置が実現でき
る。また、結晶成長方向に沿ってソース、ドレイン領域
を形成し、キャリアの移動する方向と結晶成長方向を一
致させることにより、キャリアの移動が結晶粒界の影響
を受けない高移動度を有する半導体素子を得ることがで
きる。

【００１５】

【実施例】

（実施例１）本発明の実施例を薄膜トランジスタの製造
方法を例に図１を用いて説明する。図１の（Ａ）〜
（Ｄ）は本発明におけるＮ型薄膜トランジスタの製造工
程を工程順に示したものである。

【００１６】まず、ガラス基板等の絶縁性基板上１０１
上にスパッタリング法によって厚さ２０００オングスト
ロームの酸化シリコンによる下地膜１０２を形成する。
次にプラズマＣＶＤ法によって、厚さ５００〜１５００
オングストローム、例えば１０００オングストロームの
真性非晶質シリコン膜を成膜する。その後不要な部分の
非晶質シリコン膜を除去して素子間分離を行い、後に薄
膜トランジスタのソース、ドレイン領域およびチャネル
領域となる素子形成領域１０４を形成し、多数の島領域
とする。アクティブマトリックス型液晶表示装置に本発
明を適用する場合、マトリックス状に島領域が配置され
ることになる。

【００１７】次に素子形成領域１０４上に酸化シリコン
膜または窒化シリコン膜等によって形成されたマスク層
１０３を設ける。このマスク１０３層に開口された窓状
のスリット１００によって非晶質シリコン膜１０４が露
呈される。即ち、上面から見ると、図２のように島領域
１０４に対してスリット１００が橋渡しする大きさに形
成され、このスリット１００の部分において非晶質シリ
コン膜１０４が露呈しており、他の部分はマスクされて
いる状態となっている。

【００１８】上記マスク層１０３を設けた後、スパッタ
リング法によって、厚さ５〜２００オングストローム、
例えば２０オングストロームのケイ化ニッケル膜を成膜
する。この後マスク層１０３を取り除くことによって、
スリット領域１００の部分に選択的にケイ化ニッケル薄
膜が成膜されたことになり、スリット領域１００の部分
にニッケルの微量添加が選択的に行われる。次に、これ
を水素還元雰囲気下、好ましくは、水素の分圧が０．１
〜１気圧の水素還元雰囲気下または不活性雰囲気下（大
気圧）に保持し、５５０℃で１６時間加熱処理して、矢
印１０５で示す方向に結晶化させる。

【００１９】以上のような工程にてラテラル結晶成長を
行うと、非晶質シリコン膜中に直接ニッケルが添加され
るため、より効率的なニッケル微量添加が可能となる。
また、ニッケル添加工程直後に結晶化のための加熱処理
工程が行われるため、ニッケル添加処理から熱処理工程
の間に行われる他工程でのニッケルの酸化やエッチング
によるダメージを未然に防ぐことが可能である。

【００２０】その後、スパッタリング法によって厚さ１
０００オングストロームの酸化シリコン膜１０６をゲー
ト絶縁膜として成膜する。スパッタリングには、ターゲ
ットとして酸化シリコンを用い、スパッタリング時の基
板温度は２００〜４００℃、例えば３５０℃、スパッタ
リング雰囲気は酸素とアルゴンで、アルゴン／酸素＝０
〜０．５、例えば０．１以下とする。引き続いて、スパ
ッタリング法によって、厚さ４０００〜８０００オング
ストローム、例えば６０００オングストロームのアルミ
ニウムを成膜する。そして、アルミニウム膜をパターニ
ングして、ゲート電極１０７を形成する。さらに、この
ゲート電極の表面を陽極酸化して、表面に酸化物層１０
８を形成する。この陽極酸化は、酒石酸が１〜５％含ま
れたエチレングリコール溶液中で行う。得られた酸化物
層１０８の厚さは２０００オングストロームである。な
お、この酸化物層１０８は、後のイオンドーピング工程
において、オフセットゲート領域を形成する厚さとなる
ので、オフセットゲート領域の長さを上記陽極酸化工程
で決めることができる。

【００２１】次に、イオンドーピング法によって、活性
領域にゲート電極１０７とその周囲の酸化物層１０８を
マスクとしてリンまたはホウ素等の不純物を注入する。
ドーピングガスとして、フォスフィン（ＰＨ₃）を用
い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとし、
ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば２×
１０¹⁵ｃｍ^-2とする。この工程により不純物が注入され
た領域１０９、１１１は後にソース、ドレイン領域とな
り、ゲート電極１０７およびその周囲の酸化物層１０８
にマスクされ不純物が注入されない領域１１０は後に薄
膜トランジスタのチャネル領域となる。この際、Ｎ型薄
膜トランジスタとＰ型薄膜トランジスタとを相補型に構
成した回路を作製する場合には、不純物のドーピングが
必要な領域をフォトレジストで覆うことによって、それ
ぞれの元素を選択的にドーピングし、Ｎ型の不純物領域
とＰ型の不純物領域を作り分ける。

【００２２】その後、図１（Ｃ）に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行う。レーザー光としては、波長２４８
ｎｍ、パルス幅２０ｎｓｅｃのＫｒＦエキシマレーザー
を用いるが、他のレーザーであっても差し支えない。レ
ーザー光の照射条件は、エネルギー密度が２００〜４０
０ｍＪ／ｃｍ²、例えば２５０ｍＪ／ｃｍ²とし、一か所
につき２〜１０ショット、例えば２ショットとする。こ
のレーザー光の照射時に基板を２００〜４５０℃程度に
加熱することは有用である。このレーザーアニール工程
において、先に結晶化された領域にはニッケルが拡散し
ているので、このレーザー光の照射によって、再結晶化
が容易に進行し、不純物がドープされた不純物領域１０
９と１１１は、容易に活性化させ得る。

【００２３】続いて、図１（Ｄ）に示すように、厚さ６
０００オングストロームの酸化シリコン膜１１２を層間
絶縁膜としてプラズマＣＶＤ法によって形成し、これに
コンタクトホールを形成して、金属材料、例えば、窒化
チタンとアルミニウムの多層膜によって薄膜トランジス
タの電極、配線１１３、１１４を形成する。さらに、こ
の薄膜トランジスタを液晶表示装置等の画素スイッチン
グ素子として用いる場合には、金属電極１１４の代わり
にＩＴＯによる画素電極を形成する。そして最後に、１
気圧の水素雰囲気で３５０℃、３０分の加熱処理を行
い、薄膜トランジスタを完成させる。

【００２４】図１に示す構成において、ニッケルが選択
的に導入された領域とＴＦＴとの位置関係を示すため
に、図２に、図１（Ｄ）を上面から見た概要を示す。図
２において、領域１００に選択的にニッケル微量添加が
行われ、加熱処理によってそこから矢印１０５で示す横
方向に結晶成長がなされる。本発明では、この加熱処理
工程の前に非晶質シリコン膜の島状化を行うため、領域
１００に添加されたニッケルは周囲に拡散せず、効率的
に矢印１０５の一方向に向かって一次元的に結晶成長が
行われる。その結果、従来の方法に比較して横方向成長
距離が長く、結晶方向が一方向に揃った高品質な結晶性
シリコン膜が得られる。

【００２５】（実施例２）本発明の他の実施例について
薄膜トランジスタの製造方法を例に図３を用いて説明す
る。図３の（Ａ）〜（Ｄ）は本発明におけるＮ型薄膜ト
ランジスタの製造工程を工程順に示したものである。

【００２６】まず、ガラス基板３０１上にスパッタリン
グ法によって厚さ２０００オングストローム程度の酸化
シリコンによる下地膜３０２を形成する。次にメタルマ
スクまたは酸化シリコン膜等によって形成されたマスク
層３０３を設ける。このマスク層３０３に開口された窓
よって、スリット状に下地膜３０２が露呈される。図３
（Ａ）の状態を上面から見ると、図２のように領域１０
０においてスリット状に下地膜１０２が露呈しており、
他の部分はマスクされている状態となっている。 上記
マスク層３０３を設けた後、スパッタリング法によっ
て、厚さ５〜２００オングストローム、例えば２０オン
グストロームのケイ化ニッケル膜を成膜する。この後マ
スク層３０３を取り除くことによって、領域３００の部
分に選択的にケイ化ニッケル薄膜が成膜されたことにな
り、領域３００の部分にニッケルの微量添加が選択的に
行われる。次にプラズマＣＶＤ法によって、厚さ５００
〜１５００オングストローム、例えば１０００オングス
トロームの真性非晶質シリコン膜を成膜する。その後、
不要な部分の非晶質シリコン膜を除去して素子間分離を
行い、後に薄膜トランジスタのソース、ドレイン領域お
よびチャネル領域となる素子形成領域３０４を形成す
る。以下、第１の実施例と同様に図３（ｃ）、図３
（ｄ）に示す工程を経て薄膜トランジスタを完成させ
る。

【００２７】（実施例３）本発明の他の実施例について
図４を用いて説明する。図４に示すように上述の実施例
１あるいは実施例２に示した方法で薄膜トランジスタを
形成する。このときチャネル形成領域４１０内のキャリ
アの移動する方向がソース領域４０９、ドレイン領域４
１１間において結晶成長方向４０５と同一方向となるよ
うに構成される。従ってキャリアがその移動に際して結
晶粒界を横切ることがないので、薄膜トランジスタの移
動度を特に高くすることができる。

【００２８】以上、本発明に基づく実施例を具体的に説
明したが、これらの実施例においてニッケルを導入する
方法として非晶質シリコン膜表面あるいは非晶質シリコ
ン膜下の下地膜表面に選択的に極めて薄いニッケル薄膜
を形成し、この部分から結晶成長を行う方法を示した
が、非晶質シリコン膜成膜後にイオンドーピング法を用
いてニッケルイオンを非晶質シリコン膜に選択的に注入
する方法を用いることも可能である。この場合はニッケ
ル元素の濃度を制御することができる特徴を有する。ま
た、非晶質シリコン膜表面に酢酸ニッケル、硝酸ニッケ
ル等のニッケル塩水溶液を塗布する液相処理によりニッ
ケル微量添加を行っても良い。あるいはニッケル薄膜を
成膜する代わりにニッケル電極を用いてプラズマ処理に
よりニッケル微量添加を行う方法もある。また、結晶化
を助長する不純物金属元素としてはニッケル以外にコバ
ルト、パラジウム、白金を用いても同様の効果が得られ
る。

【００２９】本発明は上述の実施例に限定されるもので
はなく、本発明の技術的思想に基づく各種の変形が可能
である。本発明の応用としては、液晶表示用のアクティ
ブマトリクス型基板以外に、例えば、密着型イメージセ
ンサー、ドライバー内蔵型のサーマルヘッド、有機系Ｅ
Ｌ等を発光素子としたドライバー内蔵型の光書き込み素
子や表示素子、三次元ＩＣ等が考えられる。本発明を用
いることで、これらの素子の高速化、高解像度化等の高
性能化が実現される。さらに本発明は、上述の実施例で
説明した薄膜トランジスタに限らず、結晶性半導体を素
子に用いたバイポーラトランジスタや静電誘導トランジ
スタをはじめとして幅広く半導体プロセス全般に応用す
ることができる。

【００３０】

【発明の効果】結晶化を助長する金属元素を非晶質シリ
コン膜に導入して基板と平行に結晶成長させた結晶性シ
リコン膜を利用して半導体素子を作製する半導体装置の
製造方法において、結晶化のための加熱処理工程以前に
非晶質シリコン膜の素子間分離工程を行うことにより、
素子形成領域内でのみ効率的に金属元素の拡散が起こ
り、半導体素子のサイズにかかわらず一定した横方向結
晶成長距離が確保できる。また、従来の二次元的に他方
向に拡散する横方向結晶成長とは異なり、結晶成長方向
が完全に一方向にそろった一次元的な横方向結晶成長が
可能となり、高品質な結晶性シリコン膜を得ることがで
きる。そして、この結晶性シリコン膜を用いて半導体素
子を作製することにより、基板全面にわたって高性能で
安定した特性の半導体素子を有する半導体装置が実現可
能となる。その際、結晶の成長方向とキャリアの移動す
る方向とが平行となるように半導体素子を構成すること
により、キャリアの移動が結晶粒界の影響を受けない高
移動度を有する半導体装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施例における半導体素子の製造工程
の一例を示す工程断面図である。

【図２】本発明の実施例における半導体素子の概要を示
す図である。

【図３】本発明の他の実施例における半導体素子の製造
工程の一例を示す工程断面図である。

【図４】本発明の他の実施例における半導体素子の一例
を示す断面図である。

【図５】従来の結晶成長の概要を示す図である。

【図６】従来の結晶成長距離の窓パターン寸法依存性を
示す図である。

【図７】従来の結晶成長の方向を示す図である。

【符号の説明】

１００、２００、３００ ニッケル微量添加領域 １０１、３０１ ガラス基板 １０２、３０２ 下地膜 １０３、３０３ マスク １０５、２０５、３０５ 結晶成長方向 １０６、３０６ ゲート絶縁膜 １０７、２０７、３０７ ゲート電極 １０８、３０８ 陽極酸化層 １０９、２０９、３０９ ソース領域 １１０、２１０、３１０ チャネル領域 １１１、２１１、３１１ ドレイン領域 １１２、３１２ 層間絶縁膜 １１３、３１３ ソース電極 １１４、３１４ ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−140915（ＪＰ，Ａ) 特開 平７−153689（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/20

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に実質的な非晶質シリコン膜を形
   成する工程と、前記非晶質シリコン膜を島状に分断する
   工程と、その後、結晶化を助長する金属元素を前記島状
   非晶質シリコン膜の側表面に選択的に導入する工程と、
   加熱によって、前記島状非晶質シリコン膜を前記金属元
   素が選択的に導入された領域の周辺部において基板表面
   に対し概略平行な方向でかつ一方向に結晶成長を行わせ
   る工程と、を少なくとも有し、前記工程は、結晶成長方
   向が一方向に揃った一次元的な結晶成長を行わせるもの
   であり、前記工程において結晶化した結晶性シリコン膜
   を素子形成領域とすることを特徴とする半導体装置の製
   造方法。
2. 【請求項２】 基板上に実質的な非晶質シリコン膜を形
   成する工程と、前記非晶質シリコン膜に結晶化を助長す
   る金属元素を選択的に導入する工程と、前記金属元素を
   導入した領域が側表面となるように前記非晶質シリコン
   膜を島状に分断する工程と、その後、加熱によって、前
   記島状非晶質シリコン膜を前記金属元素が選択的に導入
   された領域の周辺部において基板表面に対し概略平行な
   方向でかつ一方向に結晶成長を行わせる工程と、を少な
   くとも有し、前記工程は、結晶成長方向が一方向に揃っ
   た一次元的な結晶成長を行わせるものであり、前記工程
   において結晶化した結晶性シリコン膜を素子形成領域と
   することを特徴とする半導体装置の製造方法。
3. 【請求項３】 前記結晶性シリコン膜中のキャリアの移
   動する方向と結晶成長方向とが概略平行となるように半
   導体素子を構成することを特徴とする請求項１または２
   に記載の半導体装置の製造方法。
4. 【請求項４】 前記非晶質シリコン膜の結晶化を助長す
   る金属元素は、該島状非晶質シリコン膜の一つの側表面
   に導入されていることを特徴とする請求項１または２に
   記載の半導体装置の製造方法。
5. 【請求項５】 前記非晶質シリコン膜の結晶化を助長す
   る金属元素を、マスク層に形成された前記島状非晶質シ
   リコン膜の側表面を橋渡しする大きさの窓状のスリット
   を介して導入することを特徴とする請求項１または２に
   記載の半導体装置の製造方法。
6. 【請求項６】 前記島状に分断された非晶質シリコン膜
   による素子形成領域 のソース領域あるいはドレイン領域
   となる部分の少なくとも一部部分に、前記非晶質シリコ
   ン膜の結晶化を助長する金属元素が前記非晶質シリコン
   膜が基板上に形成される工程の前またはその後の工程で
   導入されることを特徴とする請求項１または２に記載の
   半導体装置の製造方法。
7. 【請求項７】 前記金属元素として、Ｎｉ、Ｃｏ、Ｐ
   ｄ、Ｐｔの中から選ばれた少なくとも一つの材料を用い
   ることを特徴とする請求項１または２に記載の半導体装
   置の製造方法。