JP3072005B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3072005B2
JP3072005B2 JP6200603A JP20060394A JP3072005B2 JP 3072005 B2 JP3072005 B2 JP 3072005B2 JP 6200603 A JP6200603 A JP 6200603A JP 20060394 A JP20060394 A JP 20060394A JP 3072005 B2 JP3072005 B2 JP 3072005B2
Authority
JP
Japan
Prior art keywords
region
silicon film
amorphous silicon
film
crystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6200603A
Other languages
English (en)
Other versions
JPH0864831A (ja
Inventor
直樹 牧田
忠芳 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6200603A priority Critical patent/JP3072005B2/ja
Priority to TW084106779A priority patent/TW267257B/zh
Priority to US08/506,239 priority patent/US5710050A/en
Priority to CN95109227A priority patent/CN1043103C/zh
Priority to KR1019950024471A priority patent/KR0171235B1/ko
Publication of JPH0864831A publication Critical patent/JPH0864831A/ja
Application granted granted Critical
Publication of JP3072005B2 publication Critical patent/JP3072005B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜
を結晶化した結晶性ケイ素膜を活性領域とする半導体装
置およびその製造方法に関する。特に、本発明は、絶縁
基板上に設けられたＴＦＴ（薄膜トランジスタ）を用い
た半導体装置に有効であり、アクティブマトリクス型の
液晶表示装置、密着型イメージセンサー、三次元ＩＣな
どに利用できる。
【０００２】
【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元ＩＣ
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁
膜上に高性能な半導体素子を形成する試みがなされてい
る。これらの装置に用いられる半導体素子には、薄膜状
のケイ素半導体層を用いるのが一般的である。
【０００３】この薄膜状のケイ素半導体層としては、非
晶質ケイ素半導体（ａ−Ｓｉ）からなるものと、結晶性
を有するケイ素半導体からなるものの２つに大別され
る。非晶質ケイ素半導体は製作温度が低く、気相法で比
較的容易に作製することが可能で量産性に富むため、最
も一般的に用いられているが、導電性等の物性が結晶性
を有するケイ素半導体に比べて劣る。このため、今後よ
り高速特性を得るためには、結晶性を有するケイ素半導
体からなる半導体装置の作製方法の確立が強く求められ
ている。なお、結晶性を有するケイ素半導体としては、
多結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケ
イ素、結晶性と非晶質性の中間の状態を有するセミアモ
ルファスケイ素等が知られている。
【０００４】これら結晶性を有する薄膜状のケイ素半導
体層を得る方法としては、（１）半導体膜の成膜を、該
半導体膜に結晶性を持たせつつ行う、（２）非晶質の半
導体膜を成膜し、その後レーザー光のエネルギーによ
り、該半導体膜を結晶性を有するものとする、（３）非
晶質の半導体膜を成膜し、その後熱エネルギーを加える
ことにより、該半導体膜を結晶性を有するものとする、
といった方法が知られている。
【０００５】しかしながら、（１）の方法では、成膜工
程と同時に結晶化が進行するので、大粒径の結晶性ケイ
素膜を得るにはケイ素膜の厚膜化が不可欠であり、良好
な半導体物性を有する膜を基板上に全面に渡って均一に
成膜することが技術上困難である。また成膜温度が６０
０℃以上と高いので、安価なガラス基板が使用できない
というコスト面での問題があった。
【０００６】また、（２）の方法では、溶融固化過程の
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性ケイ素膜が得られるが、現在
レーザーとして最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さくス
ループットが低いという問題がまず有る。またレーザー
光による結晶化処理は、大面積基板の全面を均一に処理
するにはレーザー光の安定性が充分ではなく、次世代の
技術という感が強い。
【０００７】（３）の方法は、（１）、（２）の方法と
比較すると大面積に対応できるという利点はあるが、結
晶化に際し６００℃以上の高温にて数十時間にわたる加
熱処理が必要である。一方、安価なガラス基板の使用と
スループットの向上を考えると、加熱温度を下げ、さら
に短時間で結晶化させなければならない。このため
（３）の方法では、上記のような相反する問題点を同時
に解決する必要がある。
【０００８】また、（３）の方法では、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μｍ
の粒径を持つものされ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界はキャ
リアに対するトラップ準位として働き、ＴＦＴの移動度
を低下させる大きな原因となってしまう。
【０００９】上記の（３）の方法を利用して、前述の結
晶粒界の問題点を解決する方法が、特開昭６４−５７６
１５号公報、特開平４−１１９６３３号公報、特開平６
−２９３２０号公報や特開平３−１５５１２４号公報あ
るいは特開平５−１３６０４８号公報で提案されてい
る。これらの方法では、何らかの手段を用いて非晶質ケ
イ素膜の一部を選択的に結晶化した後、その結晶化領域
をシードとしてさらにその周りに結晶成長を行わせ、結
晶粒界の制御を行っている。
【００１０】具体的には、特開昭６４−５７６１５号公
報、特開平４−１１９６３３号公報および特開平６−２
９３２０号公報では、シード領域の選択結晶化の手段と
してレーザー光や電子ビーム、赤外線などのエネルギー
ビーム照射法を用いている。シード領域を特定する工程
の詳細な手法については特開昭６４−５７６１５号公報
では特に記載されていないが、特開平４−１１９６３３
号公報では非晶質ケイ素膜上に酸化ケイ素膜を形成し、
さらにその上にエネルギービームに対して反射膜となる
金属膜を形成し、該金属膜の一部を開口してエネルギー
ビームを基板上面より照射することにより、金属膜開口
領域の非晶質ケイ素膜のみ選択的に結晶化させている。
【００１１】また、特開平６−２９３２０号公報では、
非晶質ケイ素膜上に酸化ケイ素膜，及びケイ素膜の２層
を形成し、上層のケイ素膜を開口して下層の非晶質ケイ
素膜へのエネルギービーム照射を行う。上層のケイ素膜
はエネルギービームを吸収するので、上層のケイ素膜に
覆われた領域では下層の非晶質ケイ素膜にエネルギービ
ームが届かず、開口部の非晶質ケイ素膜のみが選択結晶
化されることとなる。その後は、両者とも加熱処理を行
い、選択結晶化されたシード領域からその結晶性を反映
した結晶性ケイ素を成長させている。
【００１２】特開平３−１５５１２４号公報あるいは特
開平５−１３６０４８号公報では、結晶成長の核となる
異物を非晶質ケイ素膜中に導入して、その後熱処理をす
ることで、その異物を核とした大粒径の結晶性ケイ素膜
を得ている。
【００１３】前者では、シリコン（Ｓｉ+）をイオン注
入法によって非晶質ケイ素膜に導入し、その後熱処理に
より粒径数μｍの結晶粒をもつ多結晶ケイ素膜を得る。
後者では、粒径１０〜１００ｎｍのＳｉ粒子を高圧の窒
素ガスとともに非晶質ケイ素膜に吹きつけて成長核を形
成している。両者とも非晶質ケイ素膜上にフォトレジス
トによる注入マスクを形成し、注入マスクを通して非晶
質ケイ素膜に選択的に異物を導入し、熱処理を行ってシ
ード領域を形成した後、そこからその周辺領域に結晶成
長させて高品質な結晶性ケイ素膜を形成し、この結晶性
ケイ素膜を利用して半導体素子を形成しているのは同様
である。
【００１４】また、本発明者らの研究によれば、非晶質
ケイ素膜の表面にニッケルやパラジウム、さらには鉛等
の金属元素を微量に導入させ、しかる後に加熱すること
で、５５０℃、４時間程度の処理時間で結晶化を行える
ことが判明している。
【００１５】このメカニズムは、まず金属元素を核とし
た結晶核発生が加熱処理の早期に起こり、その後その金
属元素が触媒となって結晶成長を助長し、結晶化が急激
に進行すると考えることで理解される。そういった意味
でこれらの金属元素を触媒元素と呼ぶ。これらの触媒元
素により結晶化が助長されて結晶成長した結晶性ケイ素
膜の結晶粒内は、通常の固相成長法で一つの結晶核から
成長した結晶粒が双晶構造であるのに対して、何本もの
針状結晶あるいは柱状結晶が織り込まれて構成されてお
り、それぞれの針状結晶あるいは柱状結晶内部は理想的
な単結晶状態となっている。
【００１６】さらに、非晶質ケイ素膜の一部分に選択的
に触媒元素を導入することにより、その導入領域でのみ
上述のような低温結晶化が起き、それ以外の部分は非晶
質ケイ素膜として残るといった現象が生ずる。また、そ
の後、熱処理を継続すると、選択的に触媒元素が導入さ
れ結晶化している部分から、その周辺部の非晶質部分へ
の横方向（基板面に平行な方向）に結晶成長部分が延び
る現象が起きる。この横方向結晶成長領域では、その成
長方向に沿って基板と平行に針状あるいは柱状の結晶が
一次元的に延びており、その成長方向においては結晶粒
界が存在していない。従って、この横方向結晶成長領域
を利用して半導体装置の活性領域を形成することによ
り、高性能な半導体装置が実現可能となる。
【００１７】
【発明が解決しようとする課題】このような活性領域と
なる結晶性ケイ素膜の作製方法については、大面積基板
対応を考えると、基板内で結晶性がある程度安定してい
る上記の（３）で述べた固相結晶化法を用いるのが現状
最も好ましい。しかしながら、従来の固相結晶化法によ
って作製された結晶性ケイ素膜は、前述のように結晶粒
界の影響が大きく、単一の結晶粒内も結晶欠陥の多い双
晶構造を示す。
【００１８】従って、結晶粒界の問題を最小限に抑える
ためには、上述のような結晶粒界を人為的に制御する方
法、すなわち、特開昭６４−５７６１５号公報、特開平
４−１１９６３３号公報、特開平６−２９３２０号公報
や特開平３−１５５１２４号公報あるいは特開平５−１
３６０４８号公報に記載の技術、さらには本発明者らが
発見した触媒元素を選択的に微量添加し横方向に結晶化
させる技術は、非常に有効な手段であると言える。
【００１９】これらの技術を用いた場合、半導体装置と
しては高性能なものが得られるが、その製造工程中に大
きな問題点が存在する。
【００２０】上記のように結晶粒界を人為的に制御する
技術では、まず非晶質ケイ素膜の一部をある作用により
選択的に結晶化し、引き続いてその結晶化領域を１つの
大きなシードとして、その周りに横方向に結晶成長を行
う。前工程で結晶化されたシードとなる領域は、ランダ
ムに結晶核発生が行われ結晶化されるのに対し、その結
晶化領域をシードとしてその周りに成長する結晶性ケイ
素領域は、シード領域周辺部の結晶性を反映して成長す
るため、成長方向の制御された非常に良好な結晶性を示
す。したがって、結晶性ケイ素膜の結晶性は、シードと
なった（人為的に核発生処理された）領域とその周りに
横方向に成長した領域とでは全く異なったものとなって
いる。このような結晶性ケイ素膜の上にランダムに複数
の半導体素子を形成すると、その活性領域となる結晶性
ケイ素膜の結晶性の相違から、均一性の良好な半導体装
置を得ることは不可能である。
【００２１】従って、上記のように結晶粒界を人為的に
制御する技術を用いた場合には、必要とする結晶性ケイ
素領域に所望の半導体素子を正確に形成する必要があ
り、活性領域となるケイ素膜のパターニング時のマスク
アライメント工程が不可欠となる。このマスクアライメ
ント工程は、通常１ｓｔマスクにより形成されたアライ
メントマークに対して、後の工程のマスクアライメント
を行うのであるが、上記のような技術を用いた場合に
は、１ｓｔマスクがシードとなる結晶化領域を選択成長
させるためのマスクとなる。
【００２２】例えば特開平５−１３６０４８号公報記載
の技術について説明すると、まず図８（ａ）に示すよう
に、絶縁基板８０１上に形成された非晶質ケイ素膜８０
２にフォトレジスト８０３を塗布し、１ｓｔマスクを通
して所定部分を露光することにより、選択結晶化させる
領域８００上にレジスト開口８０３ａを形成する。ここ
で、この公報記載のものでは人為的に結晶核を発生させ
るための方法として、Ｓｉ粒子８０４を吹き付ける方法
を用いているが、選択的に結晶化が行われるなら方法は
問わない。
【００２３】その後、図８（ｂ）に示すように、フォト
レジスト８０３を除去し、加熱処理を行うことで領域８
００の非晶質ケイ素膜が先に結晶化し、シードとなる結
晶性ケイ素領域８０２ａが形成される。加熱処理を継続
するとシード領域８０２ａから横方向８０５に結晶成長
が行われ、横方向結晶性ケイ素領域８０２ｂが形成され
る。その後、この結晶性ケイ素膜を利用して素子となる
活性領域を形成するのであるが、１ｓｔマスクでパター
ニングされたアライメントマークは、上記のシード領域
８０２ａと横成長領域８０２ｂの境界８０６によって顕
在化されている。よって、領域８０２ａと領域８０２ｂ
との結晶性の違いによる微妙な色の濃淡を頼りに次工程
のアライメントを行っているのだが、正確なアライメン
トが非常に困難であり、量産時に必要不可欠なオートア
ライメントも不可能であった。
【００２４】これは、他の粒界制御方法でも同様で、特
開昭６４−５７６１５号公報、特開平４−１１９６３３
号公報、特開平６−２９３２０号公報や特開平５−１５
５１２４号公報、本発明者らの見い出した触媒元素の選
択添加法においてもプロセス上の大きな問題となってい
た。
【００２５】例えば、従来法としては一般的に図７のよ
うなアライメントパターンによりマスクアライメントを
行っている。１ｓｔマスクが選択的な結晶化のために使
用された場合には、例えば１ｓｔマスクのアライメント
マークのパターンをパターン７００とし、該パターン７
００内部が開口部であったとする。すると、パターン７
００内部は、選択的に結晶化されたシード領域７０１と
なり、パターン７００外部は、シード領域７００周辺部
の結晶性を反映して横方向に結晶成長した横方向結晶性
ケイ素領域７０２となっている。この状態が図７（ａ）
の状態に相当する。次に、この１ｓｔマスクのアライメ
ントマークのパターン７００に対して図７（ｂ）に示す
ような配置で２ｎｄマスクのアライメントマーク７１０
を合わせるのであるが、１ｓｔマスクのアライメントマ
ークによるパターン７００は、その内側の結晶性ケイ素
領域７０１と、その外側の結晶性ケイ素領域７０２の微
妙な結晶性の違いにより顕在化されているため、色の濃
淡がほとんどなく非常に位置合わせが困難である。
【００２６】本発明は、上記のような問題点を解決する
ためになされたもので、通常の固相成長法で得られる結
晶性よりさらに高い結晶性をもつ高品質な結晶性ケイ素
膜を、６００℃以下の熱処理により形成することがで
き、しかも各処理工程でのマスクアライメントを簡単に
行うことができる生産性の高い半導体装置及びその製造
方法を得ることが本発明の目的である。
【００２７】
【課題を解決するための手段】そこで、本件発明者等
は、鋭意研究した結果、以下のようにして上記目的を達
成できることを見い出した。
【００２８】上述のような方法を用いて結晶粒界を制御
した場合、非晶質ケイ素膜を選択成長させるためのフォ
トリソグラフィー工程が必要である。ところが、マスク
膜として用いたフォトレジストや金属膜は、当然のこと
ながら後の結晶化のための熱処理工程前に除去する必要
があるため、基板全面を結晶化させた場合には、素子領
域のパターニングの際、結晶性ケイ素膜のシード領域と
横方向結晶成長領域の境界を用いてしかアライメントが
できない。この場合には結晶性の違いによる濃淡を用い
てアライメントすることとなり、正確なアライメントが
困難である。よって、非晶質ケイ素領域を残した状態
で、かつ素子形成に十分な結晶性ケイ素領域が形成され
た状態で結晶化を終了させ、非晶質ケイ素膜と結晶性ケ
イ素膜の明らかな表面状態の違いを用いて、その境界で
アライメントすることにより本発明の目的が達成でき
る。
【００２９】非晶質ケイ素膜と結晶性ケイ素膜との間に
は、その表面の光学的特性に明白な差があり、例えば屈
折率では非晶質ケイ素膜が４．０程度であるのに対して
結晶性ケイ素膜は３．６〜３．８程度である。よって、
その境界は非常にはっきりと顕在化しており、この境界
をマスクアライメントに用いることで正確な位置合わせ
ができ、量産化時に必要不可欠なフォトリソグラフィー
工程でのオートアライメントが可能となる。
【００３０】本発明は上記のような点に着目して得られ
たものである。
【００３１】（１）本発明に係る半導体装置は、絶縁性
表面を有する基板と、該基板の絶縁性表面上に形成さ
れ、結晶性を有するケイ素膜からなる活性領域とを備
え、該活性領域を、非晶質ケイ素膜を選択的に結晶化さ
せた結晶性ケイ素領域内に形成され、非晶質ケイ素領域
と結晶性ケイ素領域との境界を用いたマスクアライメン
トにより位置決めしたものとしており、そのことにより
上記目的が達成される。
【００３２】（２）本発明は上記半導体装置において、
上記結晶性ケイ素領域を、上記非晶質ケイ素膜の、加熱
処理による結晶化を助長する触媒元素を含む構造とした
ものである。
【００３３】（３）本発明において、上記触媒元素とし
て、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ａｌ、Ｐ、Ａｓ、Ｓｂから選ばれた一種また
は複数種類の元素が用いられていることが好ましい。
【００３４】（４）本発明に係る半導体装置の製造方法
は、基板上に非晶質ケイ素膜を形成する工程と、該非晶
質ケイ素膜の一部分を選択的に結晶化させる工程と、該
非晶質ケイ素膜を選択的に結晶化させた結晶性ケイ素領
域と、該非晶質ケイ素膜の、該結晶化が及んでいない非
晶質ケイ素膜領域との境界を用いてマスクアライメント
を行う工程と、該マスクアライメントに基づいて該非晶
質ケイ素膜をパターニングする工程とを含んでおり、そ
のことにより上記目的が達成される。
【００３５】（５）本発明に係る半導体装置の製造方法
は、基板上に非晶質ケイ素膜を形成する工程と、該工程
の前または後において、該非晶質ケイ素膜の結晶化を助
長する触媒元素を該非晶質ケイ素膜に選択的に導入する
ための処理を行う工程と、加熱によって該非晶質ケイ素
膜を選択的に結晶化させるとともに、該触媒元素が選択
的に導入された領域の周辺部において、基板表面に対し
概略平行な方向に結晶成長を行わせる工程と、該基板表
面に対し概略平行な方向の結晶成長により形成した結晶
性ケイ素領域の外周端に位置する、該結晶性ケイ素領域
と結晶化が及んでいない非晶質ケイ素領域との境界を用
いてマスクアライメントを行う工程と、該マスクアライ
メントに基づいて、該非晶質ケイ素膜をパターニングし
て活性領域を形成する工程とを含んでおり、そのことに
より上記目的が達成される。
【００３６】（６）本発明の半導体装置の製造方法にお
いて、上記触媒元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、
Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｐ、Ａｓ、Ｓｂ
から選ばれた一種または複数種類の元素を用いるのが好
ましい。
【００３７】
【作用】本発明の半導体装置においては、活性領域を、
非晶質ケイ素膜を選択的に結晶化させた結晶性ケイ素領
域内に形成され、非晶質ケイ素領域と結晶性ケイ素領域
との境界を用いたマスクアライメントにより位置決めし
たものとしたから、上記活性領域を位置決めするための
基準が、濃淡が明瞭に異なる非晶質ケイ素領域と結晶性
ケイ素領域との境界部分となり、活性領域の位置決めを
簡単にしかも正確に行うことができる。
【００３８】このため、半導体素子の特性劣化および特
性のばらつきとなる要因を除去することができ、大規模
半導体装置においては特に重要な歩留まりの向上に大き
く貢献できる。
【００３９】また、この発明の半導体装置においては、
結晶性ケイ素膜を、非晶質ケイ素膜の、加熱処理による
結晶化を助長する触媒元素を含む構造としたので、非晶
質ケイ素膜の結晶化により得られる、活性領域が形成さ
れる結晶性ケイ素膜を、通常の固相成長法により得られ
る結晶性よりさらに高い結晶性を有するものとできる。
この場合高品質な結晶性ケイ素領域に対して素子領域の
オートアライメントが可能となり、結晶粒界を制御され
た半導体膜をもちいた半導体装置の量産化に道を開くこ
とが可能となる。
【００４０】この発明の半導体装置の製造方法において
は、非晶質ケイ素膜を選択的に結晶化させた結晶性ケイ
素領域と、該非晶質ケイ素膜の、該結晶化が及んでいな
い非晶質ケイ素領域との境界を用いてマスクアライメン
トを行うようにしたので、選択的に結晶化させた非晶質
ケイ素膜のパターニングを、濃淡が明瞭に異なる非晶質
ケイ素領域と結晶性ケイ素領域との境界部分を基準とし
て正確かつ簡単に行うことができる。
【００４１】また、この発明の半導体装置の製造方法に
おいては、触媒元素を導入した非晶質ケイ素膜を、加熱
により選択的に結晶化させ、該触媒元素が選択的に導入
された領域の周辺部において、基板表面に対し概略平行
な方向に結晶成長を行わせ、これにより形成した結晶性
ケイ素領域の外周端に位置する、該結晶性ケイ素領域と
結晶化が及んでいない非晶質ケイ素領域との境界を用い
てマスクアライメントを行うので、通常の固相成長法で
得られる結晶性よりさらに高い結晶性をもつ高品質な結
晶性ケイ素膜を、６００℃以下の熱処理により形成する
ことができ、しかも各処理工程でのマスクアライメント
を簡単に行うことができる。
【００４２】
【実施例】以下、まず本発明の基本原理について説明す
る。
【００４３】本発明は、２つのポイントを有する。１つ
は、非晶質ケイ素領域を残した状態で選択結晶化を終了
させることと、もう１つは、その非晶質ケイ素領域と選
択的に結晶化させた結晶性ケイ素領域との境界を用いて
次工程のマスクアライメントを行うことである。
【００４４】本発明では、例えば１ｓｔマスクのアライ
メントマーク３００を、図３に示すような円形パターン
３００ａを有するものとする。例えばアライメントマー
ク３００の内側が開口され、その内側に選択的に結晶化
されたシード領域３０１が位置するとする。この場合、
アライメントマーク３００の周辺部にシード領域３０１
の結晶性を反映した横方向結晶成長領域３０２が位置す
る。
【００４５】結晶化のための加熱処理を成長途中で中断
すると、横方向結晶成長の及んでいない領域は非晶質ケ
イ素領域３０３として残ることとなる。この際、図３
（ａ）に示すように、横方向結晶成長３０４はシード領
域３０１，すなわちアライメントマーク３００の形状を
反映して行われるため、結果として横方向結晶成長領域
３０２の形状はアライメントマーク３００に対して同心
のドーナツ状となる。よって、この段階で１ｓｔマスク
のアライメントマーク３００は領域３０１と領域３０２
の結晶性の違いにより顕在化されているに過ぎず、非常
に見にくいが、そのアライメントマーク３００に対し
て、横方向結晶成長領域３０２と非晶質領域３０３の境
界３０５が同心円状に形成され、この境界３０５は非常
にはっきりと顕在化されている。
【００４６】従って、図３（ｂ）に示すように、２ｎｄ
マスクのアライメントマーク３１０の形状を結晶性領域
３０２と非晶質領域３０３の境界３０５に重なるような
円状パターン３１０ａにすることにより正確な位置合わ
せが可能となる。この場合には横方向結晶成長領域３０
２の成長距離を予め見越して２ｎｄマスクアライメント
マーク３１０ａの径を設定する必要がある。また、横方
向結晶成長領域３０２の成長距離が不明な場合には、２
ｎｄマスクアライメントアーク３１０を図４に示すよう
に、木の年輪のような何重かの同心円パターン３１ｂ1
〜３１ｂNからなる多重同心円パターン３１ｂとなるこ
とにより対応できる。つまり成長距離（横方向結晶成長
領域３０２の大きさ）に適したアライメントマーク３１
０の同心円パターン３１ｂXを用いて位置合わせを行う
ことで対応可能である。この際の同心円の中心点３０６
は１ｓｔマスクの円形アライメントパターンの中心点と
一致している。
【００４７】さらに、ここでは円状のアライメントマー
クを用いて説明しているが、他の形状のものでも同じコ
ンセプトであれば全く問題なく使用可能である。
【００４８】例えば、図５に示すような線状パターン５
００ａを有するアライメントマーク５００を用いた場合
にも、該マーク５００内部がシード領域５０１であると
すると、線状アライメントマークに対して垂直方向に結
晶成長５０４が行われ、横方向結晶成長領域５０２が形
成される。結晶成長が及んでいない領域は非晶質ケイ素
膜５０３のまま残るのであるが、この際も図５（ａ）に
示すように、両者の境界５０５はアライメントマーク５
００の形状を反映して線状に形成される。
【００４９】よって、図５（ｂ）に示すように２ｎｄマ
スクのアライメントマーク５１０を２本の平行なライン
パターン５１０ａとし、境界５０５にほぼ重なるように
位置合わせを行うことにより正確なアライメントが可能
である。
【００５０】また、横方向成長領域５０２の成長距離が
不明な場合には、２ｎｄマスクのアライメントマーク５
１０を、図６に示すように複数本の平行なライン５１ｂ
1〜５１ｂNからなるストライプパターン５１ｂとし、境
界５０５に適合するライン５１ｂNを用いて位置合わせ
を行うことで対応できる。この際の２ｎｄマスクアライ
メントマークを構成するライン５１ｂ1〜５１ｂNは、１
ｓｔマスクの線状アライメントマークの中心線５０６に
対してそれぞれのラインが線対称となるように配置され
ている。
【００５１】さて、本発明者らが発見したニッケルやパ
ラジウム、さらには鉛等の金属元素を非晶質ケイ素膜に
微量に選択導入し加熱することで横方向結晶成長を行う
方法は、他の方法に比べ、低温（５８０℃以下）での結
晶化が可能で、さらに短時間の加熱処理で必要な結晶化
が終了するため、非常に有効な方法である。
【００５２】すなわち、安価なガラス基板を使用する際
には、結晶化のための加熱処理工程における基板の縮
み、反りなどの問題が発生する。例えば、アクティブマ
トリクス型の液晶表示装置に一般に用いられるコーニン
グ７０５９（コーニング社商品番号）ガラスはガラス歪
点が５９３℃であり、基板の大面積化を考慮した場合、
これ以上の温度による加熱には問題がある。それに対し
て、従来の固相結晶化法を用いた場合には、その出発ａ
−Ｓｉ膜の成膜法や条件にもよるが、最低６００℃の加
熱温度で２０時間以上の熱処理が必要である。例えば、
特開平５−１３６０４８号公報記載の技術では、加熱温
度６５０℃以上の熱処理を行っている。
【００５３】しかしながら、本発明者らの発見した触媒
元素による結晶化法では、半導体膜における触媒元素の
導入部（シード領域）と横方向結晶成長領域とで触媒元
素の濃度が大きく異なる。したがって、触媒元素の導入
部が素子の形成領域内に含まれるような形で、例えばＴ
ＦＴ（薄膜トランジスタ）を形成した場合、該導入部が
チャネル形成領域に含まれると、その結晶性の違いによ
る特性のばらつきだけでなく、高濃度の触媒元素により
リーク電流が増しＴＦＴ特性の劣化を招くといった問題
点も生ずる。よって、上記の触媒元素により選択結晶化
させる技術を用いた場合には、他の結晶粒制御法よりさ
らに正確に、選択結晶化されたケイ素膜に素子領域をア
ライメントする必要があり、本発明を用いた場合の効果
は特に大きい。
【００５４】次に本発明の実施例について説明する。
【００５５】（実施例１）図１（ａ），（ｂ）は本発明
の一実施例による薄膜トランジスタ及びその製造方法を
説明するための平面図、図２は図１（ａ）のＡ−Ａ’線
部分に対応する断面図であり、図２（ａ）ないし図２
（ｆ）は、本実施例のＴＦＴの製造方法を工程順に示し
ている。
【００５６】図において、１００はＮ型薄膜トランジス
タ（ＴＦＴ）１０を有する半導体装置で、該ＴＦＴ１０
は、ガラス基板１０１上に酸化ケイ素膜等の絶縁性下地
膜１０２を介して形成されている。該絶縁性下地膜１０
２上には、上記ＴＦＴを構成する島状の結晶性ケイ素膜
１０３ｉが形成されている。この結晶性ケイ素膜１０３
ｉの中央部分は、チャネル領域１１０となっており、そ
の両側部分は、ソース，ドレイン領域１１１，１１２と
なっている。上記チャネル領域１１０上には、ゲート絶
縁膜１０７を介してアルミニウムゲート電極１０８が設
けられている。このゲート電極１０８の表面は酸化物層
１０９により被覆されている。上記ＴＦＴ１０はその全
面が層間絶縁膜１１３により覆われており、該層間絶縁
膜１１３の、ソース，ドレイン領域１１１，１１２に対
応する部分には、コンタクトホール１１３ａが形成され
ている。上記ソース，ドレイン領域１１１，１１２はこ
のコンタクトホール１１３ａを介して電極配線１１４，
１１５に接続されている。
【００５７】そしてこの実施例では、上記結晶性ケイ素
膜１０３ｉは、その近傍の結晶化ケイ素領域１０３ａか
ら基板表面に対して平行な方向に結晶成長が進んで形成
された横方向結晶領域１０３ｂの一部であり、この横方
向結晶領域１０３ｂと、結晶化が及ばなかった非晶質ケ
イ素領域１０３ｃとの境界を用いたマスクアライメント
により位置決めされている。該結晶性ケイ素領域１０３
ａ及び横方向結晶領域１０３ｂは、非晶質ケイ素膜の加
熱処理による結晶化を助長する触媒元素（Ｎｉ）を含
み、この膜中の結晶粒がほぼ単結晶状態の針状結晶ある
いは柱状結晶からなっているものである。
【００５８】この実施例のＴＦＴ１０は、アクティブマ
トリクス型の液晶表示装置のドライバー回路や画素部分
を構成する素子として用いることができることは勿論、
これらの回路や画素部分と同一基板上に搭載したＣＰＵ
を構成する素子としても用いることができる。なお、Ｔ
ＦＴの応用範囲としては、液晶表示装置のみではなく、
一般に言われる薄膜集積回路に利用できることは言うま
でもない。
【００５９】次に製造方法について説明する。
【００６０】まず、ガラス基板１０１上に例えばスパッ
タリング法によって厚さ２００ｎｍ程度の酸化ケイ素か
らなる下地膜１０２を形成する。この酸化ケイ素膜は、
ガラス基板からの不純物の拡散を防ぐために設けられ
る。次に減圧ＣＶＤ法あるいはプラズマＣＶＤ法によっ
て、厚さ２５〜１００ｎｍ、例えば８０ｎｍの真性（Ｉ
型）の非晶質ケイ素膜（ａ−Ｓｉ膜）１０３を成膜す
る。
【００６１】次に、酸化ケイ素膜または窒化ケイ素膜等
からなるマスク１０４を形成する。このマスク１０４の
開口１０４ａ内には、スリット状にａ−Ｓｉ膜１０３を
露呈される。即ち、図２（ａ）の状態を上面から見る
と、図１（ａ）のようにａ−Ｓｉ膜１０３が領域１００
ａでスリット状に露呈しており、他の部分はマスクされ
ている状態となっている。
【００６２】ここでは図１（ａ）のように、ソース，ド
レイン領域１１１，１１２が横方向結晶成長の方向１０
６に並ぶ配置でＴＦＴ１０を作製するが、図１（ｂ）の
ように、ソース，ドレイン領域１１１，１１２が上記方
向１０６に垂直な方向に並ぶ配置でも同様の方法で全く
問題なくＴＦＴを作製できる。
【００６３】上記マスク１０４を形成した後、図２
（ｂ）に示すように、例えば酢酸ニッケルあるいは硝酸
ニッケル等のニッケル塩の水溶液１０５を基板全面に塗
布し、その後スピンナーにて均一に乾燥させる。この際
の水溶液中のニッケル濃度は１０〜２００ｐｐｍが適当
で、好ましくは１００ｐｐｍである。領域１００ａの部
分では、析出したＮｉイオンがａ−Ｓｉ膜１０３と接触
しており、領域１００ａの部分にニッケル微量添加が選
択的に行われたことになる。本実施例では、結晶化を助
長する触媒元素として、ニッケルを用いるが、それ以外
にコバルト、パラジウム、白金、銀、金、インジウム、
スズ、アルミニウム、リン、ヒ素、アンチモンを用いて
も同様の効果が得られる。また、触媒元素の添加法とし
ても、上記の方法以外にニッケル薄膜（極めて薄いの
で、膜として観察することは困難である）を形成する方
法やイオンドーピング法、またその他の方法を用いても
よい。
【００６４】そして、これを水素還元雰囲気下（好まし
くは、水素の分圧が０．１〜１気圧）または不活性雰囲
気下（大気圧）、加熱温度５２０〜５８０℃で数時間か
ら数十時間、例えば５５０℃で１６時間アニールして結
晶化させる。
【００６５】この際、ニッケル微量添加が行われた領域
１００ａにおいては、基板１０１に対して垂直方向にケ
イ素膜１０３の結晶化が起こり、シードとなる結晶性ケ
イ素領域１０３ａが形成される。そして、領域１００ａ
の周辺領域では、図２（ｃ）において、矢印１０６で示
すように、領域１００ａから横方向（基板と平行な方
向）に結晶成長が行われ、横方向結晶成長した結晶性ケ
イ素領域１０３ｂが形成される。それ以外の非晶質ケイ
素膜領域は、そのまま非晶質ケイ素膜１０３ｃとして残
る。なお、上記結晶成長に際し、矢印１０６で示される
基板と平行な方向の結晶成長の距離は、８０μｍ程度で
ある。
【００６６】その後、マスク１０４を除去し、上記ケイ
素膜のパターニングにより不要な部分の結晶性ケイ素膜
１０３を除去して素子間分離を行い、後にＴＦＴの活性
領域（ソース，ドレイン領域、及びチャネル領域）とな
る結晶性ケイ素膜１０３ｉを形成する（図２（ｄ））。
【００６７】このパターニング工程において、アライメ
ントマークは、上記本発明の基本原理の説明で挙げた、
図３または図４、あるいは図５または図６に記載されて
いるような形状のもの、あるいはそれに類似した形状の
ものを用い、上述のような方法でマスクアライメントを
行う。
【００６８】すなわち、従来は結晶性ケイ素膜のシード
領域１０３ａと横方向成長領域１０３ｂとの境界を用い
てマスクアライメントを行い、上記素子間分離のための
フォトリソグラフィー工程を行っていたが、本実施例で
は横方向に結晶成長した結晶性ケイ素領域１０３ｂと非
晶質ケイ素領域１０３ｃとの境界１０１ａを用いてマス
クアライメントを行い、素子間分離のためのフォトリソ
グラフィー工程を行う。このため、正確なマスクアライ
メントが可能となる。よって、シード領域１０３ａに比
べ結晶性が良好で且つ触媒元素の濃度も低い横方向結晶
成長による結晶性ケイ素膜１０３ｂ内に制御性よく半導
体素子を形成することができ、素子特性の劣化および特
性のばらつきなど不安定要因を低減でき、安定した特性
のＴＦＴ素子が製造可能となる。
【００６９】次に、上記の活性領域となる結晶性ケイ素
膜１０３ｉを覆うように厚さ２０〜１５０ｎｍ、ここで
は１００ｎｍの酸化ケイ素膜をゲート絶縁膜１０７とし
て成膜する。酸化ケイ素膜の形成には、ここではＴＥＯ
Ｓ（Tetra Ethoxy Silan）を原料とし、酸素とともに基
板温度１５０〜６００℃、好ましくは３００〜４５０℃
で、ＲＦプラズマＣＶＤ法で分解，堆積する。なお、上
記酸化ケイ素膜は、ＴＥＯＳを原料としてオゾンガスと
ともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基
板温度を３５０〜６００℃、好ましくは４００〜５５０
℃として形成してもよい。成膜後、ゲート絶縁膜自身の
バルク特性および結晶性ケイ素膜／ゲート絶縁膜の界面
特性を向上するために、不活性ガス雰囲気下で４００〜
６００℃で３０〜６０分アニールを行う。
【００７０】引き続いて、スパッタリング法によって、
厚さ４００〜８００ｎｍ、例えば６００ｎｍのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極１０８を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層１０９を形成する（図２（ｅ））。ここで、陽極酸化
は、酒石酸が１〜５％含まれたエチレングリコール溶液
中で行い、最初一定電流で２２０Ｖまで電圧を上げ、そ
の状態で１時間保持して処理を終了させる。得られた酸
化物層１０９の厚さは２００ｎｍである。なお、この酸
化物層１０９は、後のイオンドーピング工程において、
オフセットゲート領域の長さとなるので、オフセットゲ
ート領域の長さを上記陽極酸化工程で決めることができ
る。
【００７１】次に、イオンドーピング法によって、ゲー
ト電極１０８とその周囲の酸化物層１０９をマスクとし
て活性領域に不純物（リン）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ3）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
15〜８×１０15ｃｍ-2、例えば２×１０15ｃｍ-2とす
る。この工程により、不純物が注入された領域１１１，
１１２は後にＴＦＴのソース，ドレイン領域となり、ゲ
ート電極１０８およびその周囲の酸化層１０９にマスク
され不純物が注入されない領域１１０は、後にＴＦＴの
チャネル領域となる。
【００７２】その後、図２（ｅ）に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行うと同時に、上記の不純物導入工程で
結晶性が劣化した部分の結晶性を改善させる。この際、
使用するレーザーとしてはＸｅＣｌエキシマレーザー
（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い、エ
ネルギー密度１５０〜４００ｍＪ／ｃｍ2、好ましくは
２００〜２５０ｍＪ／ｃｍ2で照射を行った。こうして
形成されたＮ型不純物（リン）領域１１１、１１２のシ
ート抵抗は、２００〜８００Ω／□であった。
【００７３】続いて、厚さ６００ｎｍ程度の酸化ケイ素
膜あるいは窒化ケイ素膜を層間絶縁膜１１３として形成
する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料
として、これと酸素とのプラズマＣＶＤ法、もしくはオ
ゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形
成すれば、段差被覆性に優れた良好な層間絶縁膜が得ら
れる。また、ＳｉＨ4とＮＨ3を原料ガスとしてプラズマ
ＣＶＤ法で成膜された窒化ケイ素膜を用いれば、活性領
域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特
性を劣化させる不対結合手を低減する効果がある。
【００７４】次に、層間絶縁膜１１３にコンタクトホー
ル１１３ａを形成して、金属材料、例えば、窒化チタン
とアルミニウムの多層膜によってＴＦＴの電極配線１１
４、１１５を形成する。そして最後に、１気圧の水素雰
囲気で３５０℃、３０分のアニールを行い、図２（ｆ）
に示すＴＦＴ１０を完成させる。
【００７５】本ＴＦＴを、画素電極をスイッチングする
素子として用いる場合には、電極１１４及び１１５の一
方をＩＴＯなど透明導電膜からなる画素電極に接続し、
もう一方の電極より信号を入力する。また、本ＴＦＴを
薄膜集積回路に用いる場合には、ゲート電極１０８上に
もコンタクトホールを形成し、必要とする配線を施せば
よい。この実施例において作製したＮＴＦＴは、電界効
果移動度８０〜１２０ｃｍ2／Ｖｓ、閾値電圧２〜３Ｖ
という良好な特性を示した。
【００７６】このように本実施例では、非晶質ケイ素膜
１０３を選択的に結晶化させた結晶性ケイ素領域１０３
ｂと、該非晶質ケイ素膜１０３の、該結晶化が及んでい
ない非晶質ケイ素領域１０３ｃとの境界１０１ａを用い
てマスクアライメントを行うようにしたので、選択的に
結晶化させた非晶質ケイ素膜のパターニングを、濃淡が
明瞭に異なる非晶質ケイ素領域１０３ｃと結晶性ケイ素
領域１０３ｂとの境界部分を基準として正確かつ簡単に
行うことができる。
【００７７】このため、半導体素子の特性劣化および特
性のばらつきとなる要因をほぼ除去することができ、大
規模半導体装置においては特に重要な歩留まりの向上に
大きく貢献できる。また、高品質な結晶性ケイ素領域１
０３ｂに対して活性領域１０３ｉのオートアライメント
が可能となり、結晶粒界を制御された半導体膜をもちい
た半導体装置の量産化に道を開くことが可能となる。
【００７８】また、触媒元素を導入した非晶質ケイ素膜
１０３の加熱により選択的に結晶化させ、該触媒元素が
選択的に導入された領域１０３ａの周辺部において、基
板表面に対し概略平行な方向に結晶成長を行われて結晶
性ケイ素領域１０３ｂを形成したので、通常の固相成長
法で得られる結晶性よりさらに高い結晶性を持つ高品質
な結晶性ケイ素膜を、６００℃以下の熱処理により形成
することができ、しかも各処理工程でのマスクアライメ
ントを簡単に行うことができる。
【００７９】以上、本発明の実施例につき具体的に説明
したが、本発明の実施例は上述のものに限定されるもの
ではなく、本発明の技術的思想に基づく各種の変形が可
能である。例えば、特開昭６４−５７６１５号公報、特
開平４−１１９６３３号公報、特開平６−２９３２０号
公報や特開平３−１５５１２４号公報あるいは特開平５
−１３６０４８号公報で提案されているように選択的な
レーザー光照射やＳｉ+イオン注入などによりシード領
域を形成し、加熱処理により結晶化させたような場合で
も、またその他の結晶粒界制御技術を使用した場合に関
しても、本発明を用いることで正確なマスクアライメン
トが可能となり、所望の結晶性ケイ素領域に制御性よく
半導体素子を作製することが可能となる。
【００８０】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系ＥＬ（Electroluminescence）等を発光素子
としたドライバー内蔵型の光書き込み素子や表示素子、
三次元ＩＣ等が考えられる。ここで、有機系ＥＬ素子は
有機材料を発光材料とした電界発光素子である。
【００８１】そして本発明を用いることで、これらの素
子の高速、高解像度化等の高性能化が実現される。さら
に本発明は、上述の実施例で説明したＭＯＳ型トランジ
スタに限らず、結晶性半導体を素子材料としたバイポー
ラトランジスタや静電誘導トランジスタをはじめとして
幅広く半導体プロセス全般に応用することができる。
【００８２】
【発明の効果】以上のようにこの発明によれば、非晶質
ケイ素膜を選択的に結晶化させた結晶性ケイ素領域と、
該非晶質ケイ素膜の、該結晶化が及んでいない非晶質ケ
イ素膜領域との境界を用いてマスクアライメントを行う
ようにしたので、選択的に結晶化させた非晶質ケイ素膜
のパターニングを、濃淡が明瞭に異なる非晶質ケイ素膜
と結晶性ケイ素膜との境界部分を基準として正確かつ簡
単に行うことができる。
【００８３】このため、半導体素子の特性劣化および特
性のばらつきとなる要因を除去することができ、大規模
半導体装置においては特に重要な歩留まりの向上に大き
く貢献できる。また、高品質な結晶性ケイ素領域に対し
て活性領域のオートアライメントが可能となり、結晶粒
界を制御された半導体膜をもちいた半導体装置の量産化
に道を開くことが可能となる。
【００８４】また、この発明によれば、触媒元素を導入
した非晶質ケイ素膜の加熱により選択的に結晶化させ、
該触媒元素が選択的に導入された領域の周辺部におい
て、基板表面に対し概略平行な方向に結晶成長を行わ
せ、これにより形成した結晶性ケイ素領域の外周端に位
置する、該結晶性ケイ素領域と結晶化が及んでいない非
晶質ケイ素領域との境界を用いてマスクアライメントを
行うので、通常の固相成長法で得られる結晶性よりさら
に高い結晶性を持つ高品質な結晶性ケイ素膜を、６００
℃以下の熱処理により形成することができ、しかも各処
理工程でのマスクアライメントを簡単に行うことができ
る。
【００８５】以上述べたように、本発明によれば、高性
能な大規模半導体装置を低い製造コストで量産可能とな
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置及びそ
の製造方法を説明するための平面図である。
【図２】上記第１の実施例の半導体装置の製造方法を工
程順に示す断面図である。
【図３】本発明の基本原理を説明するための平面図であ
り、円形パターンを有する１ｓｔマスクのアライメント
マーク、及び円形パターンを有する２ｎｄマスクのアラ
イメントマークを示す。
【図４】本発明の基本原理を説明するための平面図であ
り、多重同心円パターンを有する２ｎｄマスクのアライ
メントマークを示す。
【図５】本発明の基本原理を説明するための平面図であ
り、線状パターンを有する１ｓｔマスクのアライメント
マーク、及び線状パターンを有する２ｎｄマスクのアラ
イメントマークを示す。
【図６】本発明の基本原理を説明するための平面図であ
り、ストライプ状パターンを有する２ｎｄマスクのアラ
イメントマークを示す。
【図７】従来のマスクアライメント法を説明するための
平面図である。
【図８】特開平５−１３６０４８号公報記載の結晶成長
方法を工程順に示す断面図である。
【符号の説明】
１０ Ｎ型ＴＦＴ １００ 半導体装置 １００ａ 触媒元素添加領域 １０１ ガラス基板 １０１ａ、３０５、５０５ 結晶性領域／非晶質領域境
界 １０２ 下地膜 １０３ 非晶質ケイ素膜 １０３ａ 結晶性ケイ素膜 １０３ｂ、３０２、５０２ 横方向結晶成長領域 １０３ｉ 活性領域 １０４ マスク １０６、３０４、５０４ 結晶成長方向 １０７ ゲート絶縁膜 １０８ ゲート電極 １０９ 陽極酸化層 １１０ チャネル領域 １１１、１１２ ソース，ドレイン領域 １１３ 層間絶縁物 １１３ａ コンタクトホール １１４、１１５ 電極配線 ３００、５００ １ｓｔマスクアライメントマーク ３０１、５０１ シード領域 ３０３、５０３ 非晶質領域 ３１０、５１０ ２ｎｄマスクアライメントマーク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/336 H01L 29/786 H01L 27/12

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に形成され、結晶性を有するケイ
    素膜からなる活性領域とを備え、 該活性領域は、 非晶質ケイ素膜を選択的に結晶化させた結晶性ケイ素領
    域内に形成され、該非晶質ケイ素膜の非晶質ケイ素領域
    と結晶性ケイ素領域との境界を用いたマスクアライメン
    トにより位置決めしたものである半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記結晶性ケイ素領域は、非晶質ケイ素膜の、加熱処理
    による結晶化を助長する触媒元素を含むものである半導
    体装置。
  3. 【請求項３】 請求項２に記載の半導体装置において、 前記触媒元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、
    Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｐ、Ａｓ、Ｓｂから選
    ばれた一種または複数種類の元素が用いられている半導
    体装置。
  4. 【請求項４】 基板上に非晶質ケイ素膜を形成する工程
    と、 該非晶質ケイ素膜の一部分を選択的に結晶化させる工程
    と、 該非晶質ケイ素膜を選択的に結晶化させた結晶性ケイ素
    領域と、該非晶質ケイ素膜の、該結晶化が及んでいない
    非晶質ケイ素領域との境界を用いてマスクアライメント
    を行う工程と、 該マスクアライメントに基づいて、該非晶質ケイ素膜を
    パターニングする工程とを含む半導体装置の製造方法。
  5. 【請求項５】 基板上に非晶質ケイ素膜を形成する工程
    と、 該工程の前または後において、該非晶質ケイ素膜の結晶
    化を助長する触媒元素を該非晶質ケイ素膜に選択的に導
    入するための処理を行う工程と、 加熱によって該非晶質ケイ素膜を選択的に結晶化させる
    とともに、該触媒元素が選択的に導入された領域の周辺
    部において、基板表面に対し概略平行な方向に結晶成長
    を行わせる工程と、 該基板表面に対し概略平行な方向の結晶成長により形成
    した結晶性ケイ素領域の外周端に位置する、該結晶性ケ
    イ素領域と結晶化が及んでいない非晶質ケイ素領域との
    境界を用いてマスクアライメントを行う工程と、 該マスクアライメントに基づいて、該非晶質ケイ素膜を
    パターニングして活性領域を形成する工程とを含む半導
    体装置の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、 前記触媒元素として、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、
    Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ａｌ、Ｐ、Ａｓ、Ｓｂから選
    ばれた一種または複数種類の元素を用いる半導体装置の
    製造方法。
JP6200603A 1994-08-25 1994-08-25 半導体装置及びその製造方法 Expired - Fee Related JP3072005B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6200603A JP3072005B2 (ja) 1994-08-25 1994-08-25 半導体装置及びその製造方法
TW084106779A TW267257B (en) 1994-08-25 1995-06-30 Semiconductor device and method thereof
US08/506,239 US5710050A (en) 1994-08-25 1995-07-24 Method for fabricating a semiconductor device
CN95109227A CN1043103C (zh) 1994-08-25 1995-08-04 半导体器件及其制造方法
KR1019950024471A KR0171235B1 (ko) 1994-08-25 1995-08-05 반도체장치와 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6200603A JP3072005B2 (ja) 1994-08-25 1994-08-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0864831A JPH0864831A (ja) 1996-03-08
JP3072005B2 true JP3072005B2 (ja) 2000-07-31

Family

ID=16427115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6200603A Expired - Fee Related JP3072005B2 (ja) 1994-08-25 1994-08-25 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US5710050A (ja)
JP (1) JP3072005B2 (ja)
KR (1) KR0171235B1 (ja)
CN (1) CN1043103C (ja)
TW (1) TW267257B (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
WO1998057372A1 (en) * 1997-06-10 1998-12-17 The Board Of Trustees Of The Leland Stanford Junior University LATERALLY CRYSTALLIZED TFTs AND METHODS FOR MAKING LATERALLY CRYSTALLIZED TFTs
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6294219B1 (en) * 1998-03-03 2001-09-25 Applied Komatsu Technology, Inc. Method of annealing large area glass substrates
US5919714A (en) * 1998-05-06 1999-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented box-in-box for improving back end overlay measurement
US6437403B1 (en) * 1999-01-18 2002-08-20 Sony Corporation Semiconductor device
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
CN1404627A (zh) 2000-10-10 2003-03-19 纽约市哥伦比亚大学托管会 处理薄金属层的方法与设备
US6426246B1 (en) * 2001-02-21 2002-07-30 United Microelectronics Corp. Method for forming thin film transistor with lateral crystallization
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2004063478A (ja) * 2002-04-11 2004-02-26 Fumimasa Yo 薄膜トランジスタ及びその製造方法
JP4873858B2 (ja) * 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造
AU2003258289A1 (en) * 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
TW575926B (en) * 2002-11-28 2004-02-11 Au Optronics Corp Method of forming polysilicon layer and manufacturing method of polysilicon thin film transistor using the same
KR100496139B1 (ko) * 2002-12-30 2005-06-16 엘지.필립스 엘시디 주식회사 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
WO2004075263A2 (en) * 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
KR100611218B1 (ko) * 2003-02-25 2006-08-09 삼성에스디아이 주식회사 박막 트랜지스터의 제조 방법
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
KR100652056B1 (ko) * 2003-12-24 2006-12-01 엘지.필립스 엘시디 주식회사 스테이지, 실리콘 결정화 장치, 및 이를 이용한 결정화 방법
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
CN100394548C (zh) * 2004-11-25 2008-06-11 友达光电股份有限公司 制造多晶硅层的方法及其光罩
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR101368570B1 (ko) * 2005-08-16 2014-02-27 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막의 고수율 결정화
KR101287314B1 (ko) * 2005-12-05 2013-07-17 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 막 처리 시스템과 방법, 및 박막
KR100788551B1 (ko) * 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100788545B1 (ko) * 2006-12-29 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
TW200942935A (en) * 2007-09-21 2009-10-16 Univ Columbia Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
TWI418037B (zh) 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111326A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash light annealing for thin films
US8569155B2 (en) * 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
JP2011515834A (ja) * 2008-02-29 2011-05-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 均一な結晶シリコン薄膜を製造するリソグラフィ方法
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8440581B2 (en) * 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9136223B2 (en) * 2013-07-26 2015-09-15 Globalfoundries Inc. Forming alignment mark and resulting mark
US9263464B2 (en) * 2014-05-05 2016-02-16 International Business Machines Corporation Field effect transistors including contoured channels and planar channels

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450041A (en) * 1982-06-21 1984-05-22 The United States Of America As Represented By The Secretary Of The Navy Chemical etching of transformed structures
JPS59119833A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
US4534804A (en) * 1984-06-14 1985-08-13 International Business Machines Corporation Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer
DE3524176A1 (de) * 1985-07-05 1987-01-15 Max Planck Gesellschaft Lichtmaske und verfahren fuer ihre herstellung
US4732867A (en) * 1986-11-03 1988-03-22 General Electric Company Method of forming alignment marks in sapphire
US5260235A (en) * 1988-05-26 1993-11-09 Lasa Industries, Inc. Method of making laser generated I. C. pattern for masking
US4897150A (en) * 1988-06-29 1990-01-30 Lasa Industries, Inc. Method of direct write desposition of a conductor on a semiconductor
JPH0236523A (ja) * 1988-07-27 1990-02-06 Oki Electric Ind Co Ltd ウエハアライメントマーク及びその形成方法
GB2226182A (en) * 1988-12-14 1990-06-20 Philips Electronic Associated Semiconductor device manufacture with laser-induced chemical etching
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
JP2662058B2 (ja) * 1989-11-14 1997-10-08 日本板硝子株式会社 半導体膜の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04119633A (ja) * 1990-09-11 1992-04-21 Fuji Xerox Co Ltd 薄膜半導体装置の製造方法
JPH05136048A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
JP3182893B2 (ja) * 1992-07-10 2001-07-03 ソニー株式会社 薄膜トランジスタの製造方法
MY109592A (en) * 1992-11-16 1997-03-31 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals.
JPH06177035A (ja) * 1992-12-07 1994-06-24 Sony Corp 薄膜半導体装置の製造方法
JP3240719B2 (ja) * 1992-12-10 2001-12-25 ソニー株式会社 半導体薄膜結晶の成長方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP3464285B2 (ja) * 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US5710050A (en) 1998-01-20
CN1120739A (zh) 1996-04-17
CN1043103C (zh) 1999-04-21
KR0171235B1 (ko) 1999-03-30
TW267257B (en) 1996-01-01
JPH0864831A (ja) 1996-03-08

Similar Documents

Publication Publication Date Title
JP3072005B2 (ja) 半導体装置及びその製造方法
JP3138169B2 (ja) 半導体装置の製造方法
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
JPH086053A (ja) 液晶表示装置
JPH07335905A (ja) 半導体装置およびその製造方法
JP3277082B2 (ja) 半導体装置およびその製造方法
KR100440602B1 (ko) 반도체 장치 및 그의 제조 방법
KR0180573B1 (ko) 반도체 장치 및 그 제작방법
JP3059337B2 (ja) 半導体装置およびその製造方法
JP3076490B2 (ja) 半導体装置の製造方法
JP3107345B2 (ja) 半導体装置の製造方法
JP3927756B2 (ja) 半導体装置の製造方法
JPH07297125A (ja) 半導体装置およびその製造方法
JP3192555B2 (ja) 半導体装置の製造方法
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
JPH0822954A (ja) 結晶性ケイ素膜、並びに半導体装置およびその製造方法
JP3090855B2 (ja) 半導体装置およびその製造方法
JP3227392B2 (ja) 半導体装置およびその製造方法
JP3233794B2 (ja) 半導体装置およびその製造方法
JP3375693B2 (ja) 薄膜トランジスタを有する半導体装置の作製方法
JP3338756B2 (ja) 半導体装置およびその製造方法
JP2000031057A (ja) 半導体装置の製造方法
JP3958244B2 (ja) 半導体装置及びその作製方法
JPH0876142A (ja) 液晶表示装置
JP2001028340A (ja) 薄膜トランジスタを有する装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080526

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees