JPH05136048A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05136048A JPH05136048A JP3297486A JP29748691A JPH05136048A JP H05136048 A JPH05136048 A JP H05136048A JP 3297486 A JP3297486 A JP 3297486A JP 29748691 A JP29748691 A JP 29748691A JP H05136048 A JPH05136048 A JP H05136048A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- semiconductor device
- particles
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
Landscapes
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】本発明は、非晶質又は多結晶質のシリコン膜を
再結晶化してより結晶粒径の大きいシリコン膜を形成す
る方法を含む半導体装置の製造方法に関し、非晶質又は
多結晶質のシリコン膜を加熱処理して再結晶化すること
により、一層粒径の大きい結晶粒を有するシリコン膜を
短時間に、かつ簡単な方法で形成することができる半導
体装置の製造方法を提供することを目的とする。 【構成】基板１上に非晶質又は多結晶質のシリコン膜２
を形成した後、前記シリコン膜２に選択的に粒子を吹き
つけて成長核５ａ〜５ｃを形成する工程と、前記シリコ
ン膜２を加熱処理し、前記成長核を核として前記シリコ
ン膜２を再結晶化する工程とを含み構成する。
再結晶化してより結晶粒径の大きいシリコン膜を形成す
る方法を含む半導体装置の製造方法に関し、非晶質又は
多結晶質のシリコン膜を加熱処理して再結晶化すること
により、一層粒径の大きい結晶粒を有するシリコン膜を
短時間に、かつ簡単な方法で形成することができる半導
体装置の製造方法を提供することを目的とする。 【構成】基板１上に非晶質又は多結晶質のシリコン膜２
を形成した後、前記シリコン膜２に選択的に粒子を吹き
つけて成長核５ａ〜５ｃを形成する工程と、前記シリコ
ン膜２を加熱処理し、前記成長核を核として前記シリコ
ン膜２を再結晶化する工程とを含み構成する。
Description
【０００１】 （目次） ・産業上の利用分野 ・従来の技術 ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用（図１，図２） ・実施例（図３，図４） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、非晶質又は多結晶質のシリ
コン膜を再結晶化してより結晶粒径の大きい多結晶シリ
コン膜を形成する方法を含む半導体装置の製造方法に関
する。
に関し、更に詳しく言えば、非晶質又は多結晶質のシリ
コン膜を再結晶化してより結晶粒径の大きい多結晶シリ
コン膜を形成する方法を含む半導体装置の製造方法に関
する。
【０００３】近年、半導体装置の高密度化，高性能化に
伴い、抵抗値の低減やリーク電流の低減のため、結晶性
の良好な多結晶シリコン膜を形成することが要望されて
いる。
伴い、抵抗値の低減やリーク電流の低減のため、結晶性
の良好な多結晶シリコン膜を形成することが要望されて
いる。
【０００４】
【従来の技術】従来、多結晶シリコン膜の形成方法にお
いては、シラン（ＳｉＨ4 ）ガスを温度６２０℃程度で
化学気相成長（ＣＶＤ）する方法が用いられている。
いては、シラン（ＳｉＨ4 ）ガスを温度６２０℃程度で
化学気相成長（ＣＶＤ）する方法が用いられている。
【０００５】しかしながら、この方法では多結晶シリコ
ン膜の結晶粒径は０．１μｍ前後でこれ以上の結晶粒径
にするのは難しい。このため、多結晶シリコン膜の抵抗
値を低減するのは限界があった。そこで、次の様な方法
が開発され、用いられるようになっている。即ち、 （１）多結晶シリコン膜に打ち込みエネルギ１００〜２
００ｋｅＶでSi粒子をイオン注入して非晶質化した後、
温度５００〜７００℃，７０時間以上の加熱処理を行っ
て多結晶シリコン膜を再結晶化し、結晶粒径を大きくす
る方法（特開平1-202913） （２）また、温度４５０℃で形成された非単結晶層に選
択的にSi粒子をイオン注入し、イオン注入部を非晶質化
して非晶質領域層を形成した後、温度５５０℃，９０時
間で加熱処理を行い、イオン注入されていない領域の非
単結晶層を核として非晶質領域層を再結晶化する方法
（特開昭63-136510 ） （３）更に、温度４００℃程度の低温で堆積した非晶質
シリコン膜を加熱処理してある程度の大きさの結晶粒径
を有するシリコン膜にした後、このシリコン膜の大きい
結晶粒径が引き継がれるように、このシリコン膜上に更
に温度６００℃でシリコン膜を形成する方法（特開昭63
-136510 ） がある。
ン膜の結晶粒径は０．１μｍ前後でこれ以上の結晶粒径
にするのは難しい。このため、多結晶シリコン膜の抵抗
値を低減するのは限界があった。そこで、次の様な方法
が開発され、用いられるようになっている。即ち、 （１）多結晶シリコン膜に打ち込みエネルギ１００〜２
００ｋｅＶでSi粒子をイオン注入して非晶質化した後、
温度５００〜７００℃，７０時間以上の加熱処理を行っ
て多結晶シリコン膜を再結晶化し、結晶粒径を大きくす
る方法（特開平1-202913） （２）また、温度４５０℃で形成された非単結晶層に選
択的にSi粒子をイオン注入し、イオン注入部を非晶質化
して非晶質領域層を形成した後、温度５５０℃，９０時
間で加熱処理を行い、イオン注入されていない領域の非
単結晶層を核として非晶質領域層を再結晶化する方法
（特開昭63-136510 ） （３）更に、温度４００℃程度の低温で堆積した非晶質
シリコン膜を加熱処理してある程度の大きさの結晶粒径
を有するシリコン膜にした後、このシリコン膜の大きい
結晶粒径が引き継がれるように、このシリコン膜上に更
に温度６００℃でシリコン膜を形成する方法（特開昭63
-136510 ） がある。
【０００６】
【発明が解決しようとする課題】ところで、上記の従来
例においては、それぞれ以下のような問題点がある。即
ち、 （１）第１の方法では、ある程度の大きさの結晶粒径を
有する多結晶シリコン膜を一度非晶質化しているので、
再結晶化のための核がなく、ある程度の大きさの結晶粒
径にするのに長時間を要する。 （２）また、第２の方法では、再結晶化のための核とな
る部分は初期の非単結晶層であるので、再結晶化のため
の核とはなりにくい。 （３）更に、第３の方法では、高温成長を行うと、表面
の凹凸が大きくなり、微細加工に不向きである。
例においては、それぞれ以下のような問題点がある。即
ち、 （１）第１の方法では、ある程度の大きさの結晶粒径を
有する多結晶シリコン膜を一度非晶質化しているので、
再結晶化のための核がなく、ある程度の大きさの結晶粒
径にするのに長時間を要する。 （２）また、第２の方法では、再結晶化のための核とな
る部分は初期の非単結晶層であるので、再結晶化のため
の核とはなりにくい。 （３）更に、第３の方法では、高温成長を行うと、表面
の凹凸が大きくなり、微細加工に不向きである。
【０００７】このため、配線層や電極等として用いた場
合抵抗が大きく、また半導体装置の高密度化が図れない
という問題がある。本発明は、かかる従来の問題点に鑑
みてなされたもので、非晶質又は多結晶質のシリコン膜
を加熱処理して再結晶化することにより、一層粒径の大
きい結晶粒を有する多結晶シリコン膜を短時間に、かつ
簡単な方法で形成することができる半導体装置の製造方
法を提供することを目的とするものである。
合抵抗が大きく、また半導体装置の高密度化が図れない
という問題がある。本発明は、かかる従来の問題点に鑑
みてなされたもので、非晶質又は多結晶質のシリコン膜
を加熱処理して再結晶化することにより、一層粒径の大
きい結晶粒を有する多結晶シリコン膜を短時間に、かつ
簡単な方法で形成することができる半導体装置の製造方
法を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】上記課題は、第１に、基
板上に非晶質又は多結晶質のシリコン膜を形成した後、
前記シリコン膜に選択的に粒子を吹きつけて成長核を形
成する工程と、前記シリコン膜を加熱処理し、前記成長
核を核として前記シリコン膜を再結晶化する工程とを有
することを特徴とする半導体装置の製造方法によって達
成され、第２に、前記シリコン膜をＣＶＤ法により温度
６００℃以下で形成することを特徴とする第１の発明に
記載の半導体装置の製造方法によって達成され、第３
に、前記シリコン膜上に形成されたレジスト膜の開口部
を介して選択的に前記シリコン膜に粒子を吹きつけるこ
とを特徴とする第１又は第２の発明に記載の記載の半導
体装置の製造方法によって達成され、第４に、前記粒子
は粒子径１００Å以上、1000Å以下のSi粒子又はSiO2粒
子であることを特徴とする第１，第２又は第３の発明に
記載の記載の半導体装置の製造方法によって達成され、
第５に、前記加熱処理の温度は６５０℃以上であること
を特徴とする第１，第２，第３又は第４の発明に記載の
半導体装置の製造方法によって達成される。
板上に非晶質又は多結晶質のシリコン膜を形成した後、
前記シリコン膜に選択的に粒子を吹きつけて成長核を形
成する工程と、前記シリコン膜を加熱処理し、前記成長
核を核として前記シリコン膜を再結晶化する工程とを有
することを特徴とする半導体装置の製造方法によって達
成され、第２に、前記シリコン膜をＣＶＤ法により温度
６００℃以下で形成することを特徴とする第１の発明に
記載の半導体装置の製造方法によって達成され、第３
に、前記シリコン膜上に形成されたレジスト膜の開口部
を介して選択的に前記シリコン膜に粒子を吹きつけるこ
とを特徴とする第１又は第２の発明に記載の記載の半導
体装置の製造方法によって達成され、第４に、前記粒子
は粒子径１００Å以上、1000Å以下のSi粒子又はSiO2粒
子であることを特徴とする第１，第２又は第３の発明に
記載の記載の半導体装置の製造方法によって達成され、
第５に、前記加熱処理の温度は６５０℃以上であること
を特徴とする第１，第２，第３又は第４の発明に記載の
半導体装置の製造方法によって達成される。
【０００９】
【作用】図１（ａ）〜（ｄ），図２（ａ）〜（ｃ）は本
願発明者の実験結果を示す図で、図２（ａ）は本発明の
方法により形成されたシリコン膜のシート抵抗値につい
て示す図、図２（ｂ）は本発明の方法により形成された
シリコン膜の結晶粒径及び表面の平坦度を透過型電子顕
微鏡により観察した結果を示す断面図である。なお、比
較のために、ともに従来例の場合についても図２（ｃ）
に掲載する。
願発明者の実験結果を示す図で、図２（ａ）は本発明の
方法により形成されたシリコン膜のシート抵抗値につい
て示す図、図２（ｂ）は本発明の方法により形成された
シリコン膜の結晶粒径及び表面の平坦度を透過型電子顕
微鏡により観察した結果を示す断面図である。なお、比
較のために、ともに従来例の場合についても図２（ｃ）
に掲載する。
【００１０】（１）実験に用いた試料は、図１（ａ）〜
（ｄ）に示すようにして作成された。即ち、 （ａ）温度４５０℃の条件でＣＶＤ（Chemical Vapor D
eposition ）法により基板（絶縁体）１上にシリコン膜
２を形成する。このシリコン膜２は非晶質となっている
か又は０．０１μｍ以下の粒径を有する多結晶となって
いる。 （ｂ）レジスト膜３を形成した後、選択的に開口部４ａ
〜４ｃを形成する。 （ｃ）レジスト膜３の開口部４ａ〜４ｃの底部のシリコ
ン膜２に粒径１００Å〜1000Åのシリコン粒子を高圧の
窒素ガスとともに吹きつけて成長核５ａ〜５ｃを形成す
る。 （ｄ）温度６５０℃，時間３０分の条件で加熱処理によ
りシリコン膜２を再結晶化し、成長核５ａ〜５ｃを核と
して結晶粒６ａ〜６ｄを形成する。
（ｄ）に示すようにして作成された。即ち、 （ａ）温度４５０℃の条件でＣＶＤ（Chemical Vapor D
eposition ）法により基板（絶縁体）１上にシリコン膜
２を形成する。このシリコン膜２は非晶質となっている
か又は０．０１μｍ以下の粒径を有する多結晶となって
いる。 （ｂ）レジスト膜３を形成した後、選択的に開口部４ａ
〜４ｃを形成する。 （ｃ）レジスト膜３の開口部４ａ〜４ｃの底部のシリコ
ン膜２に粒径１００Å〜1000Åのシリコン粒子を高圧の
窒素ガスとともに吹きつけて成長核５ａ〜５ｃを形成す
る。 （ｄ）温度６５０℃，時間３０分の条件で加熱処理によ
りシリコン膜２を再結晶化し、成長核５ａ〜５ｃを核と
して結晶粒６ａ〜６ｄを形成する。
【００１１】（２）実験結果 図２（ａ）は、加熱処理の温度（横軸）に対する上記の
方法により形成されたシリコン膜２ａのシート抵抗値
（Ω／ｃｍ2 ）（縦軸）の相関を示す図である。なお、
比較のため、従来例の場合についても示す。図２（ａ）
によれば、従来の場合と比較してシート抵抗値が約１桁
近く低減している。このことは結晶粒径が大きくなって
いることを示している。
方法により形成されたシリコン膜２ａのシート抵抗値
（Ω／ｃｍ2 ）（縦軸）の相関を示す図である。なお、
比較のため、従来例の場合についても示す。図２（ａ）
によれば、従来の場合と比較してシート抵抗値が約１桁
近く低減している。このことは結晶粒径が大きくなって
いることを示している。
【００１２】図２（ｂ）はそれぞれ上記の方法により形
成されたシリコン膜２ａの結晶粒６ａ〜６ｄの粒径及び
表面の平坦度を示す断面図である。なお、比較のため、
図２（ｃ）に従来例の場合について図示する。本発明に
よれば、図２（ｂ），（ｃ）に示すように、従来例の場
合の粒径０．０１μｍ程度に比較して、２μｍ程度と結
晶粒径が大きい。また、表面の平坦度も良い。これは、
本発明の場合、成長核５を中心として結晶粒６ａ〜６ｄ
は主として横方向に成長し、結晶粒６ａ〜６ｄの凹凸が
表面に現れにくいためであると考えられる。
成されたシリコン膜２ａの結晶粒６ａ〜６ｄの粒径及び
表面の平坦度を示す断面図である。なお、比較のため、
図２（ｃ）に従来例の場合について図示する。本発明に
よれば、図２（ｂ），（ｃ）に示すように、従来例の場
合の粒径０．０１μｍ程度に比較して、２μｍ程度と結
晶粒径が大きい。また、表面の平坦度も良い。これは、
本発明の場合、成長核５を中心として結晶粒６ａ〜６ｄ
は主として横方向に成長し、結晶粒６ａ〜６ｄの凹凸が
表面に現れにくいためであると考えられる。
【００１３】従って、非晶質又は多結晶質のシリコン膜
２を加熱処理して再結晶化することにより、粒子の吹き
つけにより形成した成長核５ａ〜５ｃを核として一層粒
径の大きい結晶粒を有するシリコン膜２ａを短時間に、
かつ簡単な方法で形成することができる。
２を加熱処理して再結晶化することにより、粒子の吹き
つけにより形成した成長核５ａ〜５ｃを核として一層粒
径の大きい結晶粒を有するシリコン膜２ａを短時間に、
かつ簡単な方法で形成することができる。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図３（ａ）〜（ｃ），図４（ｄ）〜
（ｆ）は、本発明の実施例の結晶粒径の大きいシリコン
膜を形成する工程を含むＭＯＳトランジスタの製造方法
について説明する断面図である。
ながら説明する。図３（ａ）〜（ｃ），図４（ｄ）〜
（ｆ）は、本発明の実施例の結晶粒径の大きいシリコン
膜を形成する工程を含むＭＯＳトランジスタの製造方法
について説明する断面図である。
【００１５】図３（ａ）は、ＭＯＳトランジスタを製造
する途中工程の、Ｓ／Ｄ電極を形成する前の状態を示す
断面図で、図中符号９はSi基板（半導体基板）、１０は
素子分離領域５１に選択的に形成されたフィールド酸化
膜、１１は素子形成領域５２のSi基板９上に形成された
膜厚約２００ÅのSiO2膜からなるゲート絶縁膜、１２は
ゲート絶縁膜１１上の膜厚約０．５μｍの多結晶シリコ
ン膜からなるゲート電極、13ａ，13ｂはゲート電極１２
の両側のSi基板９に形成されたＳ／Ｄ領域層、１４はゲ
ート電極１２を被覆する膜厚約０．５μｍのSiO2膜から
なる絶縁膜、15ａ，15ｂはＳ／Ｄ領域層13ａ，13ｂ上に
形成されたコンタクトホールである。なお、以上が基板
を構成する。
する途中工程の、Ｓ／Ｄ電極を形成する前の状態を示す
断面図で、図中符号９はSi基板（半導体基板）、１０は
素子分離領域５１に選択的に形成されたフィールド酸化
膜、１１は素子形成領域５２のSi基板９上に形成された
膜厚約２００ÅのSiO2膜からなるゲート絶縁膜、１２は
ゲート絶縁膜１１上の膜厚約０．５μｍの多結晶シリコ
ン膜からなるゲート電極、13ａ，13ｂはゲート電極１２
の両側のSi基板９に形成されたＳ／Ｄ領域層、１４はゲ
ート電極１２を被覆する膜厚約０．５μｍのSiO2膜から
なる絶縁膜、15ａ，15ｂはＳ／Ｄ領域層13ａ，13ｂ上に
形成されたコンタクトホールである。なお、以上が基板
を構成する。
【００１６】この状態で、まず、図３（ｂ）に示すよう
に、Ｓ／Ｄ電極及び配線層を形成するため、ジシラン
（Ｓｉ2 Ｈ6 ）ガスを用いたＣＶＤ法により温度４５０
℃の条件で膜厚約０．５μｍのシリコン膜１６を形成す
る。このとき、シリコン膜１６は低温成長のため非晶質
となっている。
に、Ｓ／Ｄ電極及び配線層を形成するため、ジシラン
（Ｓｉ2 Ｈ6 ）ガスを用いたＣＶＤ法により温度４５０
℃の条件で膜厚約０．５μｍのシリコン膜１６を形成す
る。このとき、シリコン膜１６は低温成長のため非晶質
となっている。
【００１７】次に、シリコン膜１６上にレジスト膜１７
を形成した後、直径０．１〜１μｍの開口部18ａ〜18ｄ
を密度約１０4 〜１０5 個／mm2 で形成する（図３
（ｃ））。
を形成した後、直径０．１〜１μｍの開口部18ａ〜18ｄ
を密度約１０4 〜１０5 個／mm2 で形成する（図３
（ｃ））。
【００１８】次いで、高圧の窒素ガスに粒径１００〜５
００ÅのSi粒子又はSiO2粒子（粒子）１９を混入したも
のを圧力５〜５０ｋｇ／cm2 で吹きつけて、開口部18ａ
〜18ｄの底部に露出するSi基板９表面に選択的に衝突さ
せる。これにより、開口部18ａ〜18ｄの底部の近傍にシ
リコン膜１６の歪みが生じ、歪みを含む領域が成長核20
ａ〜20ｄとなる（図４（ｄ））。なお、Si粒子又はSiO2
粒子１９の粒径は、開口部１８ａ〜１８ｄの大きさに対
応するような粒径である必要があり、１０００Å以下が
望ましい。
００ÅのSi粒子又はSiO2粒子（粒子）１９を混入したも
のを圧力５〜５０ｋｇ／cm2 で吹きつけて、開口部18ａ
〜18ｄの底部に露出するSi基板９表面に選択的に衝突さ
せる。これにより、開口部18ａ〜18ｄの底部の近傍にシ
リコン膜１６の歪みが生じ、歪みを含む領域が成長核20
ａ〜20ｄとなる（図４（ｄ））。なお、Si粒子又はSiO2
粒子１９の粒径は、開口部１８ａ〜１８ｄの大きさに対
応するような粒径である必要があり、１０００Å以下が
望ましい。
【００１９】次に、レジスト膜１７を除去した後、窒素
雰囲気中，温度約６５０℃でシリコン膜１６を加熱す
る。これにより、非晶質のシリコン膜１６中のSi粒子又
はSiO2粒子１９は成長核20ａ〜20ｄを核として成長し、
非晶質のシリコン膜１６は大きい粒径約２μｍの結晶粒
を有するシリコン膜16ａに変化する。また、成長核20ａ
〜20ｄを中心として結晶粒は主として横方向に成長し、
結晶粒の凹凸が表面に現れにくいので、従来の場合に比
較してシリコン膜16ａの表面を平坦化することができる
（図４（ｅ））。
雰囲気中，温度約６５０℃でシリコン膜１６を加熱す
る。これにより、非晶質のシリコン膜１６中のSi粒子又
はSiO2粒子１９は成長核20ａ〜20ｄを核として成長し、
非晶質のシリコン膜１６は大きい粒径約２μｍの結晶粒
を有するシリコン膜16ａに変化する。また、成長核20ａ
〜20ｄを中心として結晶粒は主として横方向に成長し、
結晶粒の凹凸が表面に現れにくいので、従来の場合に比
較してシリコン膜16ａの表面を平坦化することができる
（図４（ｅ））。
【００２０】次いで、コンタクトホール15ａ，15ｂを被
覆し、かつＳ／Ｄ領域層13ａ，13ｂと接続するようにシ
リコン膜16ａをパターニングしてＳ／Ｄ電極21ａ，21ｂ
を形成すると、ＭＯＳトランジスタが完成する（図４
（ｆ））。
覆し、かつＳ／Ｄ領域層13ａ，13ｂと接続するようにシ
リコン膜16ａをパターニングしてＳ／Ｄ電極21ａ，21ｂ
を形成すると、ＭＯＳトランジスタが完成する（図４
（ｆ））。
【００２１】以上のように、本発明の実施例において
は、Si基板９上に形成した非晶質又は多結晶質のシリコ
ン膜１６に選択的にSi粒子等１９を吹きつけて成長核20
ａ〜20ｄを形成した後、シリコン膜１６を加熱処理し、
成長核20ａ〜20ｄを核としてシリコン膜１６を再結晶化
している。従って、一層粒径の大きい結晶粒を有するシ
リコン膜16ａを短時間に、かつ簡単な方法で形成するこ
とができる。これにより、配線層や電極の抵抗値を低減
することができる。また、従来に比較してシリコン膜16
ａの表面を平坦化することができるので、更なる微細加
工が可能となり、半導体装置の高密度化を図ることがで
きる。
は、Si基板９上に形成した非晶質又は多結晶質のシリコ
ン膜１６に選択的にSi粒子等１９を吹きつけて成長核20
ａ〜20ｄを形成した後、シリコン膜１６を加熱処理し、
成長核20ａ〜20ｄを核としてシリコン膜１６を再結晶化
している。従って、一層粒径の大きい結晶粒を有するシ
リコン膜16ａを短時間に、かつ簡単な方法で形成するこ
とができる。これにより、配線層や電極の抵抗値を低減
することができる。また、従来に比較してシリコン膜16
ａの表面を平坦化することができるので、更なる微細加
工が可能となり、半導体装置の高密度化を図ることがで
きる。
【００２２】なお、実施例では、ＣＶＤ法の反応ガスと
してジシラン（Ｓｉ2 Ｈ6 ）ガスを用いているが、シラ
ン（ＳｉＨ4 ）ガスを用いてもよい。また、シリコン膜
１６の成長温度を４５０℃としているが、６００℃以下
の成長温度であれば良い。成長温度を６００℃以下とし
ているのは、ＣＶＤ法により６００℃以下の成長温度で
形成されたシリコン膜１６は、成長時には非晶質又は微
細な結晶粒からなる多結晶となっているが、加熱処理に
より再結晶化し、粒径の大きい結晶粒が成長するためで
ある。
してジシラン（Ｓｉ2 Ｈ6 ）ガスを用いているが、シラ
ン（ＳｉＨ4 ）ガスを用いてもよい。また、シリコン膜
１６の成長温度を４５０℃としているが、６００℃以下
の成長温度であれば良い。成長温度を６００℃以下とし
ているのは、ＣＶＤ法により６００℃以下の成長温度で
形成されたシリコン膜１６は、成長時には非晶質又は微
細な結晶粒からなる多結晶となっているが、加熱処理に
より再結晶化し、粒径の大きい結晶粒が成長するためで
ある。
【００２３】更に、加熱処理の温度を６５０℃としてい
るが、シリコン膜１６の成長温度より高く、かつシリコ
ン膜１６が再結晶化する温度６５０℃以上であればよ
い。また、本発明の半導体装置の製造方法をＳ／Ｄ電極
21ａ，21ｂの作成に適用しているが、半導体装置の抵抗
や配線層或いはキャパシタのセルプレート等の作成にも
適用することができる。
るが、シリコン膜１６の成長温度より高く、かつシリコ
ン膜１６が再結晶化する温度６５０℃以上であればよ
い。また、本発明の半導体装置の製造方法をＳ／Ｄ電極
21ａ，21ｂの作成に適用しているが、半導体装置の抵抗
や配線層或いはキャパシタのセルプレート等の作成にも
適用することができる。
【００２４】また、基板として、絶縁膜１４及び絶縁膜
１４のコンタクトホール15ａ，15ｂにSi基板９が露出し
たものを用いているが、絶縁膜のみが露出したものを用
いてもよいし、他の多結晶シリコン膜や金属膜が露出し
たものを用いてもよい。
１４のコンタクトホール15ａ，15ｂにSi基板９が露出し
たものを用いているが、絶縁膜のみが露出したものを用
いてもよいし、他の多結晶シリコン膜や金属膜が露出し
たものを用いてもよい。
【００２５】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、基板上に形成した非晶質又は多結晶質
のシリコン膜に選択的に粒子を吹きつけて成長核を形成
した後、シリコン膜を加熱処理し、この成長核を核とし
てシリコン膜を再結晶化しているので、一層粒径の大き
い結晶粒を有するシリコン膜を短時間に、かつ簡単な方
法で形成することができる。
造方法によれば、基板上に形成した非晶質又は多結晶質
のシリコン膜に選択的に粒子を吹きつけて成長核を形成
した後、シリコン膜を加熱処理し、この成長核を核とし
てシリコン膜を再結晶化しているので、一層粒径の大き
い結晶粒を有するシリコン膜を短時間に、かつ簡単な方
法で形成することができる。
【００２６】これより、配線層や電極等として用いた場
合、抵抗値を低減することができる。また、シリコン膜
の表面をより平坦化することができるので、半導体装置
の高密度化を図ることができる。
合、抵抗値を低減することができる。また、シリコン膜
の表面をより平坦化することができるので、半導体装置
の高密度化を図ることができる。
【図１】本発明の半導体装置の製造方法について説明す
る原理断面図である。
る原理断面図である。
【図２】本発明の半導体装置の製造方法の作用・効果に
ついて説明する図である。
ついて説明する図である。
【図３】本発明の実施例のＭＯＳトランジスタの製造方
法について説明する断面図（その１）である。
法について説明する断面図（その１）である。
【図４】本発明の実施例のＭＯＳトランジスタの製造方
法について説明する断面図（その２）である。
法について説明する断面図（その２）である。
１，７ 基板（絶縁体）、 ２ａ，８，１６，16ａ シリコン膜、 ３ レジスト膜、 ４ａ〜４ｃ，18ａ〜18ｄ 開口部、 ５ａ〜５ｃ，20ａ〜20ｄ 成長核、 ６ａ〜６ｄ 結晶粒、 ７８ ステップモータ、 ９ 半導体基板、 １０ フィールド酸化膜、 １１ ゲート絶縁膜、 １２ ゲート電極、 13ａ，13ｂ Ｓ／Ｄ領域層、 １４ 絶縁膜、 15ａ，15ｂ コンタクトホール、 １７ レジスト膜、 １９ Si粒子又はSiO2粒子（粒子）、 21ａ，21ｂ Ｓ／Ｄ電極。
Claims (5)
- 【請求項１】 基板上に非晶質又は多結晶質のシリコン
膜を形成した後、前記シリコン膜に選択的に粒子を吹き
つけて成長核を形成する工程と、 前記シリコン膜を加熱処理し、前記成長核を核として前
記シリコン膜を再結晶化する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記シリコン膜をＣＶＤ法により温度６
００℃以下で形成することを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 前記シリコン膜上に形成されたレジスト
膜の開口部を介して選択的に前記シリコン膜に粒子を吹
きつけることを特徴とする請求項１又は請求項２記載の
記載の半導体装置の製造方法。 - 【請求項４】 前記粒子は粒子径１００Å以上、1000Å
以下のSi粒子又はSiO2粒子であることを特徴とする請求
項１，請求項２又は請求項３記載の記載の半導体装置の
製造方法。 - 【請求項５】 前記加熱処理の温度は６５０℃以上であ
ることを特徴とする請求項１，請求項２，請求項３又は
請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3297486A JPH05136048A (ja) | 1991-11-13 | 1991-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3297486A JPH05136048A (ja) | 1991-11-13 | 1991-11-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136048A true JPH05136048A (ja) | 1993-06-01 |
Family
ID=17847128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3297486A Withdrawn JPH05136048A (ja) | 1991-11-13 | 1991-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136048A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550070A (en) * | 1993-12-27 | 1996-08-27 | Sharp Kabushiki Kaisha | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same |
| US5696003A (en) * | 1993-12-20 | 1997-12-09 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device using a catalyst introduction region |
| US5710050A (en) * | 1994-08-25 | 1998-01-20 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device |
| US5744824A (en) * | 1994-06-15 | 1998-04-28 | Sharp Kabushiki Kaisha | Semiconductor device method for producing the same and liquid crystal display including the same |
| US5811327A (en) * | 1994-03-28 | 1998-09-22 | Sharp Kabushiki Kaisha | Method and an apparatus for fabricating a semiconductor device |
| US5851860A (en) * | 1994-07-15 | 1998-12-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
| CN1055784C (zh) * | 1994-03-28 | 2000-08-23 | 夏普公司 | 半导体器件及其制造方法 |
| JP2005294457A (ja) * | 2004-03-31 | 2005-10-20 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
| CN103560142A (zh) * | 2010-12-10 | 2014-02-05 | 帝人株式会社 | 半导体层叠体、半导体装置，以及它们的制造方法 |
-
1991
- 1991-11-13 JP JP3297486A patent/JPH05136048A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1052567C (zh) * | 1993-12-20 | 2000-05-17 | 夏普公司 | 半导体器件及其制造方法 |
| US5696003A (en) * | 1993-12-20 | 1997-12-09 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device using a catalyst introduction region |
| US5821562A (en) * | 1993-12-20 | 1998-10-13 | Sharp Kabushiki Kaisha | Semiconductor device formed within asymetrically-shaped seed crystal region |
| US5550070A (en) * | 1993-12-27 | 1996-08-27 | Sharp Kabushiki Kaisha | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| US5811327A (en) * | 1994-03-28 | 1998-09-22 | Sharp Kabushiki Kaisha | Method and an apparatus for fabricating a semiconductor device |
| CN1055784C (zh) * | 1994-03-28 | 2000-08-23 | 夏普公司 | 半导体器件及其制造方法 |
| US5744824A (en) * | 1994-06-15 | 1998-04-28 | Sharp Kabushiki Kaisha | Semiconductor device method for producing the same and liquid crystal display including the same |
| US5851860A (en) * | 1994-07-15 | 1998-12-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
| US5710050A (en) * | 1994-08-25 | 1998-01-20 | Sharp Kabushiki Kaisha | Method for fabricating a semiconductor device |
| JP2005294457A (ja) * | 2004-03-31 | 2005-10-20 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
| JP4655495B2 (ja) * | 2004-03-31 | 2011-03-23 | 東京エレクトロン株式会社 | 成膜方法 |
| CN103560142A (zh) * | 2010-12-10 | 2014-02-05 | 帝人株式会社 | 半导体层叠体、半导体装置，以及它们的制造方法 |
| US9577050B2 (en) | 2010-12-10 | 2017-02-21 | Teijin Limited | Semiconductor laminate, semiconductor device, and production method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4479831A (en) | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment | |
| US8045379B2 (en) | Semiconductor device that is advantageous in operational environment at high temperatures | |
| JPS647488B2 (ja) | ||
| JPH06163898A (ja) | 薄膜トランジスターの製造方法 | |
| JPH05136048A (ja) | 半導体装置の製造方法 | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| JP2001102587A (ja) | 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法 | |
| KR100624427B1 (ko) | 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 | |
| JPH09139360A (ja) | 半導体素子の金属配線形成方法 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| KR980012099A (ko) | 반도체 장치의 제조방법 | |
| JPH0284716A (ja) | 半導体素子とその製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08306642A (ja) | 半導体素子のポリシリコン層形成方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP2592984B2 (ja) | シリコン薄膜の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPS63260052A (ja) | 半導体装置及びその製造方法 | |
| JPH04100238A (ja) | 半導体装置の製造方法 | |
| KR100223275B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| JPH07263342A (ja) | 半導体装置の製造方法 | |
| JPH03257818A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |