CN103560142A - 半导体层叠体、半导体装置,以及它们的制造方法 - Google Patents

半导体层叠体、半导体装置,以及它们的制造方法 Download PDF

Info

Publication number
CN103560142A
CN103560142A CN201310408737.2A CN201310408737A CN103560142A CN 103560142 A CN103560142 A CN 103560142A CN 201310408737 A CN201310408737 A CN 201310408737A CN 103560142 A CN103560142 A CN 103560142A
Authority
CN
China
Prior art keywords
silicon
semiconductor
layer
particle
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310408737.2A
Other languages
English (en)
Inventor
富泽由香
池田吉纪
今村哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teijin Ltd
Original Assignee
Teijin Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011103188A external-priority patent/JP2012234994A/ja
Priority claimed from JP2011119599A external-priority patent/JP5921088B2/ja
Priority claimed from JP2011250773A external-priority patent/JP2013105991A/ja
Priority claimed from JP2011251098A external-priority patent/JP6099304B2/ja
Priority claimed from JP2011269079A external-priority patent/JP5253562B2/ja
Priority claimed from JP2011269017A external-priority patent/JP5253561B2/ja
Application filed by Teijin Ltd filed Critical Teijin Ltd
Publication of CN103560142A publication Critical patent/CN103560142A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00Silicon; Compounds thereof
    • C01B33/02Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02601Nanoparticles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78663Amorphous silicon transistors
    • H01L29/78666Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

提供半导体装置的制造方法。另外,能使用该方法获得的半导体装置,以及能够用于该方法的分散体。制造半导体装置(500a)的本发明的方法包含下述工序(a)~(c),且第1掺杂剂注入层(52)的晶体取向与由半导体元素形成的半导体层或基材(10)的晶体取向相同:(a)对层或基材的特定部位适用含有经过掺杂的粒子的分散体,和(b)将适用的分散体干燥,形成未烧结掺杂剂注入层,以及(c)通过对未烧结掺杂剂注入层进行光照射,对层或基材的特定部位通过p型或n型掺杂剂进行掺杂,同时使未烧结掺杂剂注入层烧结,形成与层或基材一体化的掺杂剂注入层。

Description

半导体层叠体、半导体装置,以及它们的制造方法
本申请是申请日为2013年8月9日、申请号为“201180067200.3”、发明名称为“半导体层叠体、半导体装置,以及它们的制造方法”的申请的分案申请。
技术领域
本发明涉及半导体层叠体、半导体装置,以及它们的制造方法。
背景技术
《《第1本发明的背景技术》》
在某种半导体装置的制造中,进行将磷或硼这样的掺杂剂注入到半导体层或基材的选择区域中,在选择区域形成掺杂层。
特别是在某种太阳能电池的制造中,进行将掺杂剂注入到半导体层或基材的选择区域中,在选择区域形成掺杂层。
作为这样的掺杂层在比较窄的区域形成的太阳能电池,可以列举出选择性(选择)发射极型太阳能电池,以及背接触型太阳能电池。另外,作为这样的掺杂层在比较宽的区域形成的太阳能电池,可以列举出具有背面电场(BSF:Back Surface Field)层和/或表面电场(FSF:Front Surface Field)层的太阳能电池。
〈具有背面电场层的选择性发射极型太阳能电池〉
具有背面电场层的选择性发射极型太阳能电池,例如专利文献1所示的电池。
例如具体而言,具有背面电场层的选择性发射极型太阳能电池(500),如图7所示,具有包含n型半导体层(12、12a)和p型半导体层(14、14a)的半导体基材(10),在半导体基材(10)的受光面侧表面配置有受光面侧电极(22)以及保护层(24),且在半导体基材(10)的背面侧表面配置有背面侧电极(32)以及保护层(34)。
另外,该太阳能电池具有:与n型半导体层(12、12a)中的电极(22)接触的部位被选择性地高掺杂而成的选择性发射极层(12a),以及p型半导体层(14、14a)中的背面侧被高掺杂而成的背面电场层(14a)。
这样的太阳能电池通过具有选择性发射极层(12a),可以防止由于受光面侧的掺杂剂的浓度高而产生的问题,即例如由于高掺杂剂浓度层而导致的在受光侧表面的反射增加等问题,并且可以达成由于与电极接触的部位中掺杂剂的浓度高而带来的好处,即例如实现电极与半导体层之间的欧姆接触。
另外,这样的太阳能电池(500)通过具有背面电场层(14a),可以降低由于背面侧表面附近的缺陷而导致的载流子的再结合损失。
这里,这样的背面电场层所带来的再结合抑制效果如下述这样产生。
即,通过p型半导体层(14、14a)中的受光面侧的光吸收,产生正孔与电子时,正孔实质上移动到等电位的背面侧电极(32),另外电子到达n型半导体层与p型半导体层之间的空乏层,由于该空乏层中的电位差而流向n型半导体层侧,可以产生电动势。
而与此相对,通过p型半导体层(14、14a)中的背面侧的光吸收,产生正孔和电子时,电子无法到达空乏层,被背面表面附近的缺陷捕获,由此有时与正孔再结合。然而,在背面侧中产生正孔和电子时,若有背面电场层(14a),则由于在p型半导体层(14、14a)中的较低掺杂的受光面侧(14)与较高掺杂的背面侧(14a)之间产生的电场(障壁),电子被反弹,由此电子到达n型半导体层与p型半导体层之间的空乏层,由于该空乏层中的电位差而流向n型半导体层侧,也可以产生电动势。另外,正孔由于背面电场层(14a)所产生的电场而被促进向背面侧电极(32)移动。
需要说明的是,图7中,为了发电对太阳能电池(500)照射的光用箭头100表示。另外,选择性发射极层(12a)以及背面电场层(14a)中的掺杂剂浓度,例如为约1~2×1021atom/cm3的量。
〈具有表面电场层的背接触型太阳能电池〉
具有表面电场层的背接触型太阳能电池例如为专利文献2以及3中所述的电池。
例如具体而言,具有表面电场层的背接触型太阳能电池(600)如图8所示,具有由n型(或p型或者真性)半导体形成的半导体基材(10),在半导体基材(10)的受光面侧表面配置有保护层(24),且在半导体基材(10)的背面侧表面配置有背面侧电极(22、32)以及保护层(34)。
另外,该太阳能电池具有:与由n型半导体形成的半导体基材(10)中的电极(32、34)接触的部位被选择性地进行n型或p型高掺杂而成的背接触层(12a、14a),以及半导体基材(10)中的受光面侧被n型高掺杂而成的表面电场层(12b)。
这样的太阳能电池(600)中,在背面侧中,高浓度n掺杂而成的n型背接触层(12a)与高浓度p掺杂而成的p型背接触层(14a)交互配置。其它部分为真性半导体区域、低浓度p或者n掺杂而成的区域、或形成p-n接合的区域,通过对该区域照射光而产生电动势。由此产生的电动势通过n型背接触层(12a)和p型背接触层(14a)而从电极取出。
这样的太阳能电池(600)中,通过设置高浓度p或n掺杂而成的区域,可以将由于接触电阻而导致的电动势损失抑制在较低水平,取出电力。
另外,对于这样的太阳能电池(600),具有表面电场层的太阳能电池(600),通过在受光面侧中具有高浓度n掺杂而成的层(12b),可以降低由于受光面侧表面附近的缺陷而导致的载流子的再结合损失。
这里,通过这样的表面电场层而带来的再结合抑制效果如下述这样产生。
即,通过在半导体基材(10)中的电极(22、32)侧的光吸收而产生正孔和电子时,正孔和电子的至少一者到达高浓度p掺杂的部位(14a)与高浓度n掺杂的部位(12a)之间的空乏层,由于该空乏层中的电位差,正孔流向高浓度p掺杂的部位(14a)侧,且/或电子流向高浓度n掺杂的部位(12a)侧,可以产生电动势。
与此相对,通过在半导体基材(10)中的受光面侧的光吸收而产生正孔和电子时,正孔和电子无法到达空乏层,被受光面侧表面附近的缺陷捕获,由此有时再结合。然而,受光面侧中产生电子和正孔时,若有表面电场层(12b),则在由n型半导体形成的半导体基材(10)中的较低掺杂的电极侧与较高掺杂的表面侧(12b)之间产生电场(障壁),由于该电场正孔被反弹,由此正孔到达高浓度p掺杂的部位(14a)与高浓度n掺杂的部位(12a)之间的空乏层,由于该空乏层中的电位差,流向p型半导体层侧,也可以产生电动势。
需要说明的是,图8中,为了发电而对太阳能电池(600)照射的光以箭头100表示。
另外,某种晶体管的制造中,进行将掺杂剂注入到半导体层或基材的选择区域中,在选择区域形成掺杂层。
作为这样的晶体管,可以列举出场效应晶体管(FET:Field Effect Transistor)。
具体而言,例如,场效应晶体管(F700)如图71所示,具有基材(F72)、半导体层(F78)、栅绝缘膜(F73)、栅电极(F74)、源电极(F75)以及漏电极(F76),在源电极以及漏电极与半导体层接触的部位中,半导体层(F78)具有n型或p型掺杂而成的掺杂区域(F78b)。对于这样的场效应晶体管,通过该掺杂区域,半导体基板与电极之间的欧姆接触被促进。
为了如上述那样在选择区域形成掺杂层,已知有通常使掺杂剂源与层或基材接触,进行热或激光照射,将掺杂剂注入到层或基材的方法。作为这里所使用的掺杂剂源,已知使用硼硅酸盐玻璃或磷玻璃(专利文献3)、含有无机掺杂剂的液体(专利文献4)、或含有硅和/或锗的纳米粒子的墨(专利文献5以及6)。
《《第2本发明的背景技术》》
半导体硅膜,例如非晶硅膜以及聚硅膜等用于半导体装置、例如薄膜晶体管(TFT)以及薄膜型太阳能电池。
将这样的半导体硅膜在半导体装置中使用时,进行将半导体硅膜通过溅射这样的物理气相沉积(PVD)、等离子体化学气相沉积这样的化学气相沉积(CVD)等真空步骤在基材整个面上形成。另外,半导体硅膜需要具有所希望的图案、例如电路图案时,将形成于基材整个面上的半导体硅膜的不要部分通过光刻等除去,从而提供具有所希望的图案的半导体硅膜。
然而,这些以往的方法存在如下问题:需要大型装置、消耗大量的能量、由于步骤温度为高温(超过250℃)导致每个步骤的冷却需要很多时间、由于原料为气体而难以操作、产生大量废弃物等问题,因而成为复杂且高成本的方法。另外特别是在半导体硅膜需要具有所希望的图案的情况下,由于将形成于基材整个面上的半导体硅膜的不要部分除去,还存在原料的使用效率差(低于5%)的问题。
关于上述这样的问题,近年来研究了通过液相法形成半导体膜。
关于此,专利文献6中提出了使用含有硅粒子的分散体形成半导体硅膜。这里,该专利文献6中,提出了对由硅粒子形成的干燥硅粒子膜照射激光,使硅粒子烧结。
另外,液相法中,还研究了利用将半导体硅膜的所希望的图案直接在基材上描绘的直接描绘技术。作为直接描绘技术,可以列举出将含有半导体硅膜的构成材料的原料液进行涂布印刷的印刷法,例如喷墨印刷法、网版印刷法等。
这样的印刷法中,不需要真空步骤,另外由于可以直接通过描绘进行图案形成,因而可以简易且低成本地制造半导体装置。
《《第3本发明的背景技术》》
如关于第2本发明的背景技术的记载所述,近年来作为形成半导体膜的方法,研究了液相法,特别是作为在比较低的温度下形成用于薄膜晶体管等的半导体膜的方法,研究了液相法。
液相法中,通常可以将步骤总体在比较低的温度、例如聚合物材料的玻璃化转变温度以下的温度下进行。在这样的低温步骤中,将廉价的通用聚合物材料用于半导体膜的基材中成为可能。由此还可以期待半导体装置的大面积化、柔性化、轻量化、低成本化。另外,在这样的低温步骤中,由于不需要每个步骤的冷却,因而可以缩短步骤时间。
关于通过这样的液相法制造半导体膜,研究了使用有机半导体材料。
然而,有机半导体膜,与硅半导体膜相比,载流子迁移率这样的性能,以及在大气中的稳定性这样的耐久性不充分,因此现状是用途被限定,同时难以制品化。
另外,关于使用液相法的半导体膜的制造,还研究了使用无机化合物半导体材料。
关于此,例如在专利文献7中,公开了使用纳米粒子分散液,成膜InGaZnO4膜的方法。专利文献7中,将在室温下干燥了的InGaZnO4膜通过紫外线(UV)臭氧清洁进行前处理,然后在之后,通过KrF准分子激光(波长:248nm)进行照射,由此成膜比较均匀的InGaZnO4的晶体膜。专利文献7中,通过这样的方法制作载流子迁移率1.2cm2/V・s的薄膜晶体管。
然而,InGaZnO4等无机化合物半导体材料,由于原材料获得的问题,与硅半导体相比为非常高价,作为一般的TFT材料不实用。
另外,关于使用液相法制造半导体膜,研究了使用有机硅化合物溶液、例如含有氢化环状硅烷化合物的硅溶液来制造半导体聚硅膜。
关于此,例如专利文献8以及9中,使用含有高分子量的低挥发性聚硅烷化合物的有机硅化合物溶液。这里,该低挥发性聚硅烷化合物以环戊硅烷为前体得到。
然而,有机硅化合物溶液中,为了降低爆炸性,有时需要脱氢退火处理(400~500℃),因此难以使步骤总体低温化。
另外,专利文献6中,提出了使用含有硅粒子的分散体形成半导体硅膜。
关于液相法的使用,研究了利用将半导体硅膜的所希望的图案直接在基材上描绘的直接描绘技术。作为直接描绘技术,可以列举出,将含有半导体硅膜的构成材料的原料液进行涂布印刷的印刷法,例如喷墨印刷法、网版印刷法等。
这样的印刷法中,不需要真空步骤,另外由于可以直接通过描绘进行图案形成,因而可以简易且低成本地制造半导体装置。
需要说明的是,作为硅膜,提出了具有各种形态的膜,例如专利文献10中,提出了通过气相法制造柱状的结晶粒在短轴方向邻接而成的半导体硅膜的方法。
《《第4本发明的背景技术》》
薄膜晶体管(TFT)以及太阳能电池这样的半导体装置的制造中,使用在硅基材等的基材上层叠的1层或多层的硅层。
具体而言,薄膜晶体管的制造中,在基材上堆积非晶硅层,然后将该非晶硅层通过激光等结晶化,由此形成聚硅层。
这种情况下,非晶硅层的结晶化时,有时硅晶体异常生长,在聚硅层的表面产生凸部。这样的表面的凸部,在其上堆积绝缘层时,有时引起层间短路、层间泄漏,另外在其上形成电极时,有时引起接触不良,因而优选将其除去。因此,为了将这样的凸部除去得到平坦表面,提出了进行利用酸的蚀刻、研磨等(专利文献11以及12)。
另外,关于如选择性发射极型或背接触型太阳能电池这样的在选择区域具有掺杂层的半导体装置的制造,研究了将含有掺杂硅粒子的硅粒子分散体适用于基材,将适用的分散体干燥,然后加热,由此形成掺杂的硅粒子烧结而成的硅层、即掺杂剂注入层的方法(专利文献5、6以及13)。
这样的硅层,优选如上述那样具有平坦表面,但使硅粒子烧结而得到的硅层通常在表面具有比较大的凸部。
《《第5本发明的背景技术》》
如关于第2本发明的背景技术的记载,近年来,作为形成半导体膜的方法,研究了液相法,特别是作为以低成本且简便的步骤形成用于薄膜晶体管等的半导体膜的方法,研究了液相法。
液相法中通常使用可以涂布的半导体材料,因而不需要以往所需要的大型装置,另外通过喷墨等的应用可以提高原料使用效率,实现低成本化以及步骤的简便化。
关于通过这样的液相法制造半导体膜,研究了使用有机半导体材料。然而,有机半导体膜,与硅半导体膜相比,载流子迁移率这样的性能,以及在大气中的稳定性这样的耐久性不充分,因此现状是用途被限定,并且难以制品化。
另外,关于通过这样的液相法制造半导体膜,专利文献6中提出了使用含有硅粒子的分散体形成半导体硅膜。
液相法中,还研究了利用将半导体硅膜的所希望的图案直接在基材上描绘的直接描绘技术。作为直接描绘技术,可以列举出将含有半导体硅膜的构成材料的原料液涂布印刷的印刷法,例如喷墨印刷法、网版印刷法等。
这样的印刷法中,不需要真空步骤,另外由于可以通过直接描绘进行图案形成,因而可以简易且低成本地制造半导体装置。
《《第6本发明的背景技术》》
如关于第2本发明的背景技术的记载那样,近年来作为形成半导体膜的方法,研究了液相法,特别是作为在比较低的温度下形成用于薄膜晶体管等的半导体膜的方法,研究了液相法。
液相法中,通常可以将步骤总体在比较低的温度、例如在聚合物材料的玻璃化转变温度以下的温度下进行。这样的低温步骤中,将廉价的通用聚合物材料用于半导体膜的基材中成为可能,由此还可以期待半导体装置的大面积化、柔性化、轻量化、低成本化。另外,在这样的低温步骤中,由于不需要每个步骤的冷却,因而可以缩短步骤时间。
关于利用这样的液相法的半导体膜的制造,研究了使用有机半导体材料。
然而,有机半导体膜,与硅半导体膜相比,载流子迁移率这样的性能,以及在大气中的稳定性这样的耐久性不充分,因此现状是用途被限定,同时难以制品化。
另外,关于使用液相法的半导体膜的制造,还研究了使用无机化合物半导体材料。
关于此,例如专利文献7中公开了使用纳米粒子分散液,成膜InGaZnO4膜的方法。专利文献7中,将在室温下干燥了的InGaZnO4膜进行通过紫外线(UV)臭氧清洁的前处理,然后在之后,通过照射KrF准分子激光(波长:248nm),成膜比较均匀的InGaZnO4的晶体膜。专利文献7中,通过这样的方法制作载流子迁移率1.2cm2/V・s的薄膜晶体管。
然而,InGaZnO4等无机化合物半导体材料,由于原材料获得的问题,与硅半导体相比,为非常高价,作为一般的TFT材料不实用。
另外,关于使用液相法的半导体膜的制造,还研究了使用有机硅化合物溶液、例如含有氢化环状硅烷化合物的硅溶液制造半导体聚硅膜。
关于此,例如专利文献8和9中使用含有高分子量的低挥发性聚硅烷化合物的有机硅化合物溶液。这里,该低挥发性聚硅烷化合物以环戊硅烷为前体而得到。
然而,对于有机硅化合物溶液,为了降低爆炸性,有时需要进行脱氢退火处理(400~500℃),因此难以使步骤总体低温化。
另外,专利文献6中提出了使用含有硅粒子的分散体形成半导体硅膜。
关于液相法的使用,还研究了利用将半导体硅膜的所希望的图案直接在基材上描绘的直接描绘技术。作为直接描绘技术,可以列举出将含有半导体硅膜的构成材料的原料液涂布印刷的印刷法,例如喷墨印刷法、网版印刷法等。
这样的印刷法中,不需要真空步骤,另外由于可以通过直接描绘进行图案形成,因而可以简易且低成本地制造半导体装置。
需要说明的是,某种半导体装置的制造中,进行将磷或硼这样的掺杂剂注入到半导体层或基板的选择区域中,在选择区域形成扩撒区域。特别是在某种太阳能电池以及晶体管的制造中,进行将掺杂剂注入到半导体层或基板的选择区域中,在选择区域形成扩撒区域或掺杂区域(专利文献3~6)。
现有技术文献
专利文献
专利文献1 : 日本特开2010-186900
专利文献2 : 日本特表2009-521805
专利文献3 : 日本特开2010-262979
专利文献4 : 日本特开平07-297429
专利文献5 : 日本特表2010-519731
专利文献6 : 日本特表2010-514585
专利文献7 : 日本特开2009-147192号公报
专利文献8 : 日本特开2004-87546号公报(对应日本特许4016419号)
专利文献9 : 日本特表2010-506001号公报
专利文献10 : 日本特开2002-270511号公报
专利文献11 : 日本特开平2-163935号公报
专利文献12 : 日本特开2006-261681号公报
专利文献13 : 美国专利第7,704,866号说明书。
发明内容
发明要解决的问题
《《第1本发明的课题》》
已知如上述那样,为了在选择区域形成掺杂层(也称为“扩撒区域”),使用各种掺杂剂源。
然而,在以往的方法中,存在如下问题:为了在选择区域适用掺杂剂源,需要光刻工序,需要在掺杂剂注入后除去掺杂剂源的工序,由于通过扩撒形成掺杂层,因而难以调节深度方向的掺杂浓度等。
而与此相对,本发明中,提供不存在上述问题的半导体装置的制造方法。另外本发明提供通过本发明的方法得到的半导体装置,以及能够用于本发明的方法的分散体。
《《第2本发明的课题》》
如专利文献6中所记载,提出了将由硅粒子形成的干燥硅粒子膜用激光照射,使硅粒子烧结。这种情况下,可以在比较低的温度下实现硅粒子烧结,但根据用途,所得的半导体膜的特性存在改善的余地。
另外,还已知加热由硅粒子形成的干燥硅粒子膜,使硅粒子烧结。然而,这种情况下,根据用途,所得的半导体膜的特性也存在改善的余地。另外这种情况下,有由于加热而基板和其它层的性能劣化的可能。
因此,本发明的目的在于,由硅粒子提供具有优异的半导体特性的硅半导体膜,特别是不使用在比较高的温度下的热处理,而由硅粒子提供具有优异的半导体特性的硅半导体膜。
《《第3本发明的课题》》
本发明的目的在于,提供新型的半导体硅膜和具有这样半导体硅膜的半导体装置,以及它们的制造方法。
《《第4本发明的课题》》
如上述那样,在半导体装置的制造中,需要具有平坦表面的硅层。
因此,本发明提供在基材上形成有具有平坦表面的硅层的半导体层叠体,以及这样的半导体层叠体的制造方法。
《《第5本发明的课题》》
本发明的目的在于,提供在较低温度下有效地制造半导体硅膜的方法。更具体而言,本发明的目的在于,不需要高价且多消耗能量型的大型装置,制造具有连续性高的半导体硅膜的半导体层叠体的方法。
另外,本发明的目的在于,提供具有连续性高的半导体硅膜的半导体层叠体,以及具有这样的半导体层叠体的半导体装置。
本发明的其它目的由本申请的说明书以及权利要求书的记载可以知道。
《《第6本发明的课题》》
本发明的目的在于,提供在较低温度中有效地制造半导体硅膜的方法。更具体而言,本发明的目的在于,提供不需要高价且多消耗能量型的大型装置,可以在塑料基板等耐热性比较低的基板上形成半导体膜的半导体层叠体的制造方法。
另外,本发明的目的在于,提供具有包含聚合物材料的基材、以及层叠于该基材上的半导体硅膜的半导体层叠体。
进一步地,本发明的目的在于,提供不使用光刻工序,可以在选择区域形成扩撒区域的半导体层叠体的制造方法。
本发明的其它目的由本申请的说明书以及权利要求书的记载可知。
解决问题的技术手段
《《第1本发明》》
本件发明人经过深入研究,结果想到下述〈A1〉~〈A29〉的第1本发明。
〈A1〉半导体装置的制造方法,所述半导体装置具有由半导体元素形成的半导体层或基材,以及上述半导体层或基材上的第1掺杂剂注入层,
半导体装置的制造方法包含下述工序(a)~(c),且
第1掺杂剂注入层的晶体取向与上述半导体层或基材的晶体取向相同,且/或上述掺杂剂的浓度,在从上述第1掺杂剂注入层的表面到0.1μm深度中为1×1020atoms/cm3以上,且在从上述第1掺杂剂注入层的表面到0.3μm深度中,其浓度为深度0.1μm的1/10以下;
工序(a)~(c):
(a)对上述半导体层或基材的第1部位适用含有第1粒子的第1分散体,这里,上述第1粒子本质上由与上述半导体层或基材相同的元素形成,且通过p型或n型掺杂剂进行了掺杂;
(b)将适用的上述第1分散体干燥,形成第1未烧结掺杂剂注入层;以及
(c)通过对上述第1未烧结掺杂剂注入层进行光照射,将上述半导体层或基材的上述第1部位通过上述p型或n型掺杂剂进行掺杂,同时使上述第1未烧结掺杂剂注入层烧结,形成与上述半导体层或基材一体化的第1掺杂剂注入层。
〈A2〉根据上述〈A1〉项所述的方法,其中,上述第1掺杂剂注入层的晶体取向与上述半导体层或基材的晶体取向相同。
〈A3〉根据上述〈A1〉项所述的方法,其中,上述掺杂剂的浓度,在从上述第1掺杂剂注入层的表面到0.1μm深度中为1×1020atoms/cm3以上,且在从上述第1掺杂剂注入层的表面到0.3μm深度中,其浓度为深度0.1μm的1/10以下。
〈A4〉根据上述〈A1〉~〈A3〉项中任一项所述的方法,其中,进一步包含下述工序(a’)~(c’),且
第2掺杂剂注入层的晶体取向与上述半导体层或基材的晶体取向相同,且/或掺杂剂的浓度,在从上述第2掺杂剂注入层的表面到0.1μm的深度中为1×1020atoms/cm3以上,且在从上述第2掺杂剂注入层的表面到0.3μm的深度中,其浓度为深度0.1μm的1/10以下、
工序(a’)~(c’):
(a’)与工序(a)同时、在工序(a)和(b)之间、或在工序(b)和(c)之间,对上述半导体层或基材的第2部位适用含有第2粒子的第2分散体,这里,上述第2粒子本质上由与上述半导体层或基材相同的元素形成,且通过与上述第1粒子的掺杂剂不同类型的的掺杂剂进行了掺杂;
(b’)与工序(b)同时或与工序(b)分开地,将适用的上述第2分散体干燥,形成第2未烧结掺杂剂注入层;以及
(c’)与工序(c)同时或与工序(c)分开地,通过对上述第2未烧结掺杂剂注入层进行光照射,将上述半导体层或基材的上述第2部位通过p型或n型掺杂剂进行掺杂,同时使上述第2未烧结掺杂剂注入层烧结,形成与上述半导体层或基材一体化的第2掺杂剂注入层。
〈A5〉根据上述〈A1〉~〈A3〉项中任一项所述的方法,其中,在工序(c)之后,进一步包含下述工序(a”)~(c”),且
上述第2掺杂剂注入层的晶体取向与上述半导体层或基材的晶体取向相同,且/或掺杂剂的浓度,在从上述第2掺杂剂注入层的表面到0.1μm的深度中为1×1020atoms/cm3以上,且在从上述第2掺杂剂注入层的表面到0.3μm的深度中,其浓度为深度0.1μm的1/10以下;
工序(a”)~(c”):
(a”)对上述半导体层或基材的第2部位适用含有第2粒子的第2分散体,这里,上述第2粒子本质上由与上述半导体层或基材相同的元素形成,且通过与上述第1粒子的掺杂剂不同类型的的掺杂剂进行了掺杂;
(b”)将适用的上述第2分散体干燥,形成第2未烧结掺杂剂注入层;以及
(c”)通过对上述第2未烧结掺杂剂注入层进行光照射,将上述半导体层或基材的上述第2选择部位通过p型或n型掺杂剂进行掺杂,同时使第2未烧结掺杂剂注入层烧结,形成与上述半导体层或基材一体化的第2掺杂剂注入层。
〈A6〉根据上述〈A1〉~〈A5〉项中任一项所述的方法,其中,上述半导体元素为硅、锗或它们的组合。
〈A7〉根据上述〈A1〉~〈A6〉项中任一项所述的方法,其中,通过印刷法或旋转涂布法进行上述分散体的适用。
〈A8〉根据上述〈A1〉~〈A7〉项中任一项所述的方法,其中,上述粒子的结晶度为40%以下。
〈A9〉根据上述〈A1〉~〈A8〉项中任一项所述的方法,其中,上述粒子的平均一次粒径为30nm以下。
〈A10〉根据上述〈A1〉~〈A9〉项中任一项所述的方法,其中,上述掺杂剂选自B、Al、Ga、In、Ti、P、As、Sb、或它们的组合。
〈A11〉根据上述〈A1〉~〈A10〉项中任一项所述的方法,其中,上述粒子含有1×1020atoms/cm3以上的上述掺杂剂。
〈A12〉根据上述〈A1〉~〈A11〉项中任一项所述的方法,其中,进一步包含在上述掺杂剂注入层上形成电极。
〈A13〉根据上述〈A1〉~〈A12〉项中任一项所述的方法,其中,上述半导体装置为太阳能电池。
〈A14〉根据上述〈A13〉项所述的方法,其中,上述掺杂剂注入层用于形成选择性发射极型太阳能电池的选择性发射极层、或背接触型太阳能电池的背接触层。
〈A15〉根据上述〈A13〉或〈A14〉项所述的方法,其中,上述掺杂剂注入层用于形成背面电场层或表面电场层。
〈A16〉根据上述〈A1〉~〈A15〉项中任一项所述的方法,其中,上述半导体装置为薄膜晶体管。
〈A17〉半导体装置,其在由半导体元素形成的层或基材的第1部位,配置有第1粒子烧结而形成的第1掺杂剂注入层;
上述第1粒子本质上由与上述半导体层或基材相同的元素形成,且通过p型或n型掺杂剂进行了掺杂,
上述第1掺杂剂注入层与上述半导体层或基材一体化,且
上述第1掺杂剂注入层的晶体取向与上述半导体层或基材的晶体取向相同,且/或上述掺杂剂的浓度,在从上述第1掺杂剂注入层的表面到0.1μm深度中为1×1020atoms/cm3以上,且在从上述第1掺杂剂注入层的表面到0.3μm深度中,其浓度为深度0.1μm的1/10以下。
〈A18〉根据上述〈A17〉项所述的半导体装置,其中,上述第1掺杂剂注入层的晶体取向与上述半导体层或基材的晶体取向相同。
〈A19〉根据上述〈A17〉项所述的半导体装置,其中,上述掺杂剂的浓度,在从上述第1掺杂剂注入层的表面到0.1μm深度中为1×1020atoms/cm3以上,且在从上述第1掺杂剂注入层的表面到0.3μm深度中,其浓度为深度0.1μm的1/10以下。
〈A20〉上述〈A17〉~〈A19〉项中任一项所述的半导体装置,其中,在上述半导体层或基材的第2部位配置有第2粒子烧结而形成的第2掺杂剂注入层,
上述第2粒子本质上由与上述半导体层或基材相同的元素形成,且通过与上述第1粒子的掺杂剂不同类型的的掺杂剂进行了掺杂,
上述第2掺杂剂注入层与上述半导体层或基材一体化,且
上述第2掺杂剂注入层的晶体取向与上述半导体层或基材的晶体取向相同,且/或上述掺杂剂的浓度,在从上述第2掺杂剂注入层的表面到0.1μm的深度中为1×1020atoms/cm3以上,且在从上述第2掺杂剂注入层的表面到0.3μm的深度中,其浓度为深度0.1μm的1/10以下。
〈A21〉根据上述〈A17〉~〈A20〉项中任一项所述的半导体装置,其中,上述半导体元素为硅、锗或它们的组合。
〈A22〉根据上述〈A17〉~〈A21〉项中任一项所述的半导体装置,其中,在上述掺杂剂注入层上形成有电极。
〈A23〉根据上述〈A17〉~〈A22〉项中任一项所述的半导体装置,其为太阳能电池。
〈A24〉根据上述〈A23〉项所述的半导体装置,其中,上述掺杂剂注入层用于形成选择性发射极型太阳能电池的选择性发射极层、或背接触型太阳能电池的背接触层。
〈A25〉根据上述〈A23〉或〈A24〉项所述的半导体装置,其中,上述掺杂剂注入层用于形成背面电场层或表面电场层。
〈A26〉根据上述〈A17〉~〈A22〉项中任一项所述的半导体装置,其为薄膜晶体管。
〈A27〉分散体,其为含有粒子而成的分散体,上述粒子的结晶度为40%以下且本质上由经过n或p掺杂的半导体元素形成。
〈A28〉分散体,其为含有粒子而成的分散体,上述粒子的平均一次粒径为30nm以下且本质上由经过n或p掺杂的半导体元素形成。
〈A29〉上述〈A27〉或〈A28〉项所述的分散体,其中,上述半导体元素为硅、锗或它们的组合。
《《第2本发明》》
本件发明人经过深入研究,结果想到下述的〈B1〉~〈B15〉的第2本发明。
〈B1〉未烧结硅粒子膜,其由相互未烧结的硅粒子形成,且在非活性气体气氛中在1气压的压力以及600℃的温度下加热时脱离的脱离性气体的量,基于未烧结硅粒子膜的质量,为500质量ppm以下。
〈B2〉根据上述〈B1〉项所述的未烧结硅粒子膜,其中,上述脱离性气体选自硅烷化合物、有机溶剂,以及它们的组合。
〈B3〉根据上述〈B1〉或〈B2〉项所述的未烧结硅粒子膜,其具有50~2000nm的厚度。
〈B4〉根据上述〈B1〉~〈B3〉项中任一项所述的未烧结硅粒子膜,其中,上述硅粒子为通过激光热分解法得到的硅粒子。
〈B5〉未烧结硅粒子膜的制造方法,其包含:(a)将含有分散介质以及分散于上述分散介质中的硅粒子的硅粒子分散体涂布在基材上,形成硅粒子分散体膜的工序;
(b)干燥上述硅粒子分散体膜,形成干燥硅粒子膜的工序;以及
(c)通过将上述干燥硅粒子膜在300℃以上且900℃以下的温度下进行烧成,形成未烧结硅粒子膜的工序。
〈B6〉根据上述〈B5〉项所述的方法,其中,工序(c)中,在500℃以上的温度下进行上述烧成。
〈B7〉根据上述〈B5〉或〈B6〉项所述的方法,其中,工序(c)中,在800℃以下的温度下进行上述烧成。
〈B8〉半导体硅膜,其由相互烧结的硅粒子形成,且实质上不含有碳原子。
〈B9〉上述〈B8〉项所述的半导体硅膜,其中,不经过在超过1,000℃的温度下的热处理。
〈B10〉半导体装置,其具有上述〈B8〉或〈B9〉项所述的半导体硅膜作为半导体膜。
〈B11〉根据上述〈B10〉项所述的半导体装置,其为太阳能电池。
〈B12〉半导体硅膜的制造方法,其包含:通过上述〈B5〉~〈B7〉项中任一项所述的方法得到未烧结硅粒子膜的工序;
对上述未烧结硅粒子膜照射光或适用热,使上述未烧结硅粒子膜中的上述硅粒子烧结,由此形成半导体硅膜的工序。
〈B13〉半导体硅膜的制造方法,其包含:对上述〈B1〉~〈B4〉项中任一项所述的上述未烧结硅粒子膜照射光或适用热,使上述未烧结硅粒子膜中的上述硅粒子烧结的工序。
〈B14〉根据上述〈B12〉或〈B13〉项所述的方法,其中,通过使用激光的光照射进行上述烧结。
〈B15〉根据上述〈B12〉~〈B14〉项中任一项所述的方法,其中,在非氧化性气氛下进行上述烧结。
《《第3本发明》》
本件发明人经过深入研究,结果想到下述的〈C1〉~〈C14〉的第3本发明。
〈C1〉半导体硅膜,其为多个细长硅粒子在短轴方向邻接而成的半导体硅膜,上述细长硅粒子为多个硅粒子的烧结体。
〈C2〉根据上述〈C1〉项所述的半导体硅膜,其中,上述细长硅粒子的至少一部分具有100nm以上的短轴径。
〈C3〉根据上述〈C1〉或〈C2〉项所述的半导体硅膜,其中,上述细长硅粒子的至少一部分具有超过1.2的高宽比。
〈C4〉半导体装置,其具有上述〈C1〉~〈C3〉项中任一项所述的半导体硅膜。
〈C5〉其为太阳能电池上述〈C4〉项所述的半导体装置。
〈C6〉半导体硅膜的制造方法,其为多个细长硅粒子在短轴方向邻接而成的半导体硅膜的制造方法,其包含:
(a)将含有第1分散介质以及分散于上述第1分散介质中的第1硅粒子的第1硅粒子分散体涂布在基材上,形成第1硅粒子分散体膜的工序;
(b)上述第1干燥硅粒子分散体膜,形成第1未烧结半导体硅膜的工序;以及
(c)对上述第1未烧结半导体硅膜照射光,使上述第1未烧结半导体硅膜中的上述第1硅粒子烧结,由此形成第1半导体硅膜的工序;
(d)将含有第2分散介质以及分散于上述第2分散介质中的第2硅粒子的第2硅粒子分散体涂布于上述第1半导体硅膜,形成第2硅粒子分散体膜的工序;
(e)干燥上述第2硅粒子分散体膜,形成第2未烧结半导体硅膜的工序;以及
(f)对上述第2未烧结半导体硅膜照射光,使上述第2未烧结半导体硅膜中的上述第2硅粒子烧结的工序;
且第1硅粒子的分散为5nm2以上。
〈C7〉根据上述〈C6〉项所述的方法,其中,上述硅粒子的平均一次粒径为100nm以下。
〈C8〉根据上述〈C6〉或〈C7〉项所述的方法,其中,上述硅粒子为通过激光热分解法得到的硅粒子。
〈C9〉根据上述〈C6〉~〈C8〉项中任一项所述的方法,其中,上述未烧结半导体硅膜具有50~2000nm的厚度。
〈C10〉根据上述〈C6〉~〈C9〉项中任一项所述的方法,其中,使用激光进行上述光照射。
〈C11〉根据上述〈C6〉~〈C10〉项中任一项所述的方法,其中,在非氧化性气氛下进行上述光照射。
〈C12〉半导体硅膜,其通过上述〈C6〉~〈C11〉项中任一项所述的方法获得。
〈C13〉半导体装置的制造方法,其包含通过上述〈C6〉~〈C11〉项中任一项所述的方法制作半导体硅膜。
〈C14〉半导体装置,其通过上述〈C13〉项所述的方法获得。
《《第4本发明》》
本件发明人经过深入研究,结果想到下述的〈D1〉~〈D15〉的第4本发明。
〈D1〉半导体层叠体,其具有基材以及上述基材上的复合硅膜,且上述复合硅膜具有非晶硅来源的第1硅层,以及上述第1硅层上的硅粒子来源的第2硅层。
〈D2〉根据上述〈D1〉项所述的半导体层叠体,其中,上述复合硅层的凸部的高度为100nm以下。
〈D3〉半导体装置,其具有上述〈D1〉或〈D2〉项所述的半导体层叠体。
〈D4〉根据上述〈D3〉项所述的半导体装置,其为太阳能电池。
〈D5〉根据上述〈D4〉项所述的半导体装置,其中,上述复合硅层用于形成选择性发射极型太阳能电池的选择性发射极层、或背接触型太阳能电池的背接触层。
〈D6〉根据上述〈D4〉或〈D5〉项所述的半导体装置,其中,上述复合硅层用于形成背面电场层或表面电场层。
〈D7〉根据上述〈D3〉项所述的半导体装置,其为场效应晶体管。
〈D8〉半导体层叠体的制造方法,其包含下述工序:
(a)在基材上形成非晶硅层的工序;
(b)在上述非晶硅层上涂布硅粒子分散体,使其干燥,由此形成在非晶硅层上层叠硅粒子层而成的未处理层叠体的工序;以及
(c)对上述未烧成层叠体进行光照射,形成具有非晶硅来源的第1硅层以及上述第1硅层上的硅粒子来源的第2硅层的复合硅层的工序。
〈D9〉根据上述〈D8〉项所述的方法,其中,上述非晶硅层的厚度为300nm以下。
〈D10〉根据上述〈D8〉或〈D9〉项所述的方法,其中,上述硅粒子层的厚度为300nm以下。
〈D11〉根据上述〈D8〉~〈D10〉项中任一项所述的方法,其中,上述硅粒子的平均一次粒径为100nm以下。
〈D12〉根据上述〈D8〉~〈D11〉项中任一项所述的方法,其中,使用激光进行上述光照射。
〈D13〉半导体层叠体,其通过上述〈D8〉~〈D12〉项中任一项所述的方法获得。
〈D14〉半导体装置的制造方法,其包含通过上述〈D8〉~〈D12〉项中任一项所述的方法制作半导体层叠体。
〈D15〉半导体装置,其通过上述〈D14〉项所述的方法获得。
《《第5本发明》》
本件发明人经过深入研究,结果想到下述的〈E1〉~〈E19〉的第5本发明。
〈E1〉半导体层叠体的制造方法,其为制造具有基材以及层叠于上述基材上的半导体硅膜的半导体层叠体的方法,其包含:
(a)将含有分散介质以及分散于上述分散介质中的硅粒子的硅粒子分散体,在基材的表面上涂布,形成硅粒子分散体膜的工序;
(b)将上述硅粒子分散体膜干燥,形成未烧结硅膜的工序;以及
(c)对上述未烧结硅膜照射光,使上述未烧结硅膜中的上述硅粒子烧结,由此形成半导体硅膜的工序;
且熔融硅与上述基材表面的接触角为70度以下。
〈E2〉根据上述〈E1〉项所述的方法,其中,上述基材表面通过选自碳化物、氮化物、碳氮化物,以及它们的组合中的材料提供。
〈E3〉根据上述〈E2〉项所述的方法,其中,上述基材的表面通过选自硅碳化物、硅氮化物、硅碳氮化物、石墨、以及它们的组合中的材料提供。
〈E4〉根据上述〈E1〉~〈E3〉项中任一项所述的方法,其中,上述基材具有基材主体以及表面层,且上述表面层由与熔融硅的接触角为70度以下的材料制成。
〈E5〉根据上述〈E1〉~〈E3〉项中任一项所述的方法,其中,上述基材总体通过与上述基材表面相同的材料制成。
〈E6〉根据上述〈E1〉~〈E5〉项中任一项所述的方法,其中,上述硅粒子的平均一次粒径为100nm以下。
〈E7〉根据上述〈E1〉~〈E6〉项中任一项所述的方法,其中,上述硅粒子为通过激光热分解法得到的硅粒子。
〈E8〉根据上述〈E1〉~〈E7〉项中任一项所述的方法,其中,在非氧化性气氛下进行上述光照射。
〈E9〉根据上述〈E1〉~〈E8〉项中任一项所述的方法,其中,使用激光进行上述光照射。
〈E10〉根据上述〈E9〉项所述的方法,其中,上述激光的波长为600nm以下。
〈E11〉根据上述〈E1〉~〈E10〉项中任一项所述的方法,其中,使用脉冲状的光进行上述光照射。
〈E12〉根据半导体装置的制造方法,其包含通过上述〈E1〉~〈E11〉项中任一项所述的方法制作半导体层叠体。
〈E13〉半导体层叠体,其通过上述〈E1〉~〈E11〉项中任一项所述的方法获得。
〈E14〉半导体装置,其通过上述〈E12〉项所述的方法得到。
〈E15〉半导体层叠体,其具有基材、以及层叠于该基材表面上的半导体硅膜,
上述半导体硅膜由相互烧结的多个硅粒子制成,且
熔融硅与上述基材表面的接触角为70度以下。
〈E16〉根据上述〈E15〉项所述的半导体层叠体,其中,上述半导体硅膜的膜厚为50~500nm。
〈E17〉半导体装置,其具有上述〈E15〉或〈E16〉项所述的半导体层叠体。
〈E18〉半导体层叠体的制造方法,其为制造具有基材以及层叠于上述基材上的半导体硅膜的半导体层叠体的方法,其包含:
(a)将含有分散介质以及分散于上述分散介质中的硅粒子的硅粒子分散体在基材的表面上涂布,形成硅粒子分散体膜的工序;
(b)将上述硅粒子分散体膜干燥,形成未烧结硅膜的工序;以及
(c)对上述未烧结硅膜照射光,使上述未烧结硅膜中的上述硅粒子烧结,由此形成半导体硅膜的工序;且上述基材的表面通过选自硅碳化物、硅氮化物、硅碳氮化物、石墨、以及它们的组合中的材料提供。
〈E19〉半导体层叠体,其具有基材、以及层叠于该基材表面上的半导体硅膜,
上述半导体硅膜由相互烧结的多个硅粒子制成,且
上述基材的表面通过选自硅碳化物、硅氮化物、硅碳氮化物、石墨、以及它们的组合中的材料提供。
《《第6本发明》》
本件发明人经过深入研究,结果想到下述的〈F1〉~〈F26〉的第6本发明。
〈F1〉半导体层叠体的制造方法,所述半导体层叠体具有基材以及层叠于上述基材上的半导体硅膜,该方法包含:(a)将含有分散介质以及分散于上述分散介质中的硅粒子的硅粒子分散体涂布在基材上,形成硅粒子分散体膜的工序;
(b)干燥上述硅粒子分散体膜,形成未烧结半导体硅膜的工序;以及
(c)对上述未烧结半导体硅膜照射光,使上述未烧结半导体硅膜中的上述硅粒子烧结,由此形成半导体硅膜的工序。
〈F2〉根据上述〈F1〉项所述的方法,其中,上述基材具有聚合物材料。
〈F3〉根据上述〈F1〉或〈F2〉项所述的方法,其中,上述聚合物材料的玻璃化转变温度为300℃以下。
〈F4〉根据上述〈F1〉~〈F3〉项中任一项所述的方法,其中,上述硅粒子的平均一次粒径为100nm以下。
〈F5〉根据上述〈F1〉~〈F4〉项中任一项所述的方法,其中,进一步包含:(a’)将含有第2分散介质以及分散于上述第2分散介质中的第2硅粒子的第2硅粒子分散体涂布于工序(c)中得到的上述半导体硅膜,形成第2硅粒子分散体膜的工序;
(b’)干燥上述第2硅粒子分散体膜,形成第2未烧结半导体硅膜的工序;以及
(c’)对上述第2未烧结半导体硅膜照射光,使上述第2未烧结半导体硅膜中的上述第2硅粒子烧结,由此形成半导体硅膜的工序。
〈F6〉根据上述〈F1〉~〈F5〉项中任一项所述的方法,其中,进一步包含:(a”)将含有第3分散介质以及分散于上述第3分散介质中的第3硅粒子的第3硅粒子分散体涂布于工序(c)或(c’)中得到的上述半导体硅膜的选择区域,形成第3硅粒子分散体膜的工序,上述第3硅粒子通过p型或n型掺杂剂进行掺杂的工序;
(b”)干燥上述第3硅粒子分散体膜,形成未烧结掺杂剂注入膜的工序;以及
(c”)通过对上述未烧结掺杂剂注入膜照射光,使上述未烧结掺杂剂注入膜中的上述第3硅粒子烧结形成掺杂剂注入膜,且将上述半导体硅膜的选择区域通过上述p型或n型掺杂剂进行掺杂的工序。
〈F7〉根据上述〈F1〉~〈F6〉项中任一项所述的方法,其中,上述掺杂剂选自B、Al、Ga、In、Ti、P、As、Sb、或它们的组合。
〈F8〉根据上述〈F1〉~〈F7〉项中任一项所述的方法,其中,上述粒子含有1×1020atoms/cm3以上的上述掺杂剂。
〈F9〉根据上述〈F1〉~〈F8〉项中任一项所述的方法,其进一步包含在上述掺杂剂注入膜上形成电极。
〈F10〉根据上述〈F1〉~〈F9〉项中任一项所述的方法,其中,最终得到的上述半导体硅膜的载流子迁移率为0.1cm2/V・s以上。
〈F11〉根据上述〈F1〉~〈F10〉项中任一项所述的方法,其中,最终得到的上述半导体硅膜的开-关比为102以上。
〈F12〉上述硅粒子为通过激光热分解法得到的硅粒子、上述〈F1〉~〈F11〉项中任一项所述的方法。
〈F13〉根据上述〈F1〉~〈F12〉项中任一项所述的方法,其中,上述未烧结半导体硅膜具有50~2000nm的厚度。
〈F14〉根据上述〈F1〉~〈F13〉项中任一项所述的方法,其中,使用脉冲状的光进行上述光照射,且上述脉冲状的光的照射能量为15mJ/(cm2・shot)~250mJ/(cm2・shot)。
〈F15〉根据上述〈F1〉~〈F14〉项中任一项所述的方法,其中,使用脉冲状的光进行上述光照射,且上述脉冲状的光的照射次数为5~100次。
〈F16〉根据上述〈F1〉~〈F14〉项中任一项所述的方法,其中,使用脉冲状的光进行上述光照射,且上述脉冲状的光的照射时间为200纳秒/shot以下。
〈F17〉根据上述〈F1〉~〈F16〉项中任一项所述的方法,其中,使用激光进行上述光照射。
〈F18〉根据上述〈F17〉项所述的方法,其中,上述激光的波长为600nm以下。
〈F19〉根据上述〈F1〉~〈F18〉项中任一项所述的方法,其中,在非氧化性气氛下进行上述光照射。
〈F20〉根据半导体装置的制造方法,其包含通过上述〈F1〉~〈F19〉项中任一项所述的方法制作半导体层叠体。
〈F21〉半导体层叠体,其通过上述〈F1〉~〈F19〉项中任一项所述的方法获得。
〈F22〉半导体装置,其通过上述〈F20〉项所述的方法获得。
〈F23〉半导体层叠体,其为具有基材以及层叠于上述基材上的半导体硅膜的半导体层叠体,
上述基材具有聚合物材料,
上述半导体硅膜由相互烧结的多个硅粒子制成,且
上述半导体硅膜的载流子迁移率为1.0cm2/V・s以上。
〈F24〉根据上述〈F23〉项所述的半导体层叠体,其中,在上述半导体硅膜上进一步具有由相互烧结的多个硅粒子制成的掺杂剂注入膜。
〈F25〉半导体层叠体,其为具有基材、层叠于上述基材上的半导体硅膜、以及层叠于上述半导体硅膜上的掺杂剂注入膜的半导体层叠体,
上述半导体硅膜由相互烧结的多个硅粒子制成,且
上述掺杂剂注入膜由相互烧结的多个硅粒子制成。
〈F26〉半导体装置,其具有上述〈F23〉~〈F25〉项中任一项所述的半导体层叠体。
发明效果
《《第1本发明的效果》》
通过本发明的方法得到的半导体装置以及本发明的半导体装置中,掺杂剂注入层的晶体取向与半导体层或基材的晶体取向相同时,可以抑制掺杂剂注入层与由半导体元素形成的半导体层或基材的界面中的载流子的捕获(トラップ)。
另外,通过本发明的方法得到的半导体装置以及本发明的半导体装置中,掺杂剂的浓度,在从第1掺杂剂注入层的表面到0.1μm深度中为1×1020atoms/cm3以上,且在从第1掺杂剂注入层的表面至0.3μm、特别是0.2μm的深度中,浓度为深度0.1μm的1/10以下时,即掺杂浓度的梯度大,由此使掺杂浓度大的部分的厚度小,并且实现高掺杂浓度时,可以实现例如通过高掺杂剂浓度层而带来的光吸收的抑制、作为背面电场层或表面电场层使用时的特性改良等。
另外,本发明的分散体可以用优选用于本发明的方法。
《《第2本发明的效果》》
根据脱离性气体含有率低的本发明的未烧结硅粒子膜,将该未烧结硅粒子膜通过光照射或加热进行烧结,由此可以提供具有良好半导体特性的半导体硅膜。另外,将该未烧结硅粒子膜通过光照射进行烧结时,可以不使用比较高的温度,而提供具有良好半导体特性的半导体硅膜。
根据碳含有率低的本发明的半导体硅膜,可以提供良好半导体特性。
根据本发明的方法,可以获得本发明的未烧结硅粒子膜以及半导体硅膜。
《《第3本发明的效果》》
根据多个细长硅粒子在短轴方向邻接而成的本发明的半导体硅膜,在使载流子沿半导体硅膜的厚度方向移动的装置中,可以实现良好的载流子迁移率。这是由于对于这样的半导体硅膜,在半导体硅膜的厚度方向、即细长硅粒子的长轴方向上晶粒边界少或实质上不存在晶粒边界的缘故。另外,根据制造半导体硅膜的本发明的方法,可以通过液相法得到本发明的半导体硅膜。
《《第4本发明的效果》》
对于本发明的半导体层叠体,复合硅层可以具有平坦表面,因此在其上层叠绝缘层、电极等时,可以获得具有良好特性的半导体装置。另外,制造半导体层叠体的本发明的方法中,可以没有除去表面的凹凸的追加工序而使基材上的复合硅层具有平坦表面。
《《第5本发明的效果》》
根据制造半导体层叠体的本发明的方法,可以在比较低的温度中有效地制造半导体硅膜。更具体而言,根据该本发明的方法,可以不需要高价且多消耗能量型的大型装置,而制造具有连续性高的半导体硅膜的半导体层叠体。
另外,本发明的半导体层叠体具有连续性高的半导体硅膜,由此可以提供优选的半导体特性。
《《第6本发明的效果》》
根据制造半导体层叠体的本发明的方法,可以通过简便的方法形成具有所希望的半导体特性的半导体层叠体。具体而言,根据该本发明的方法,可以在与以往技术的步骤温度相比较低的温度下制造具有良好半导体特性的半导体层叠体。
另外,本发明的半导体层叠体可以用于对半导体特性、成本、挠性、和/或轻量性优选的半导体装置。
附图说明
[图1] 为用于说明本发明的选择性发射极型太阳能电池的图。
[图2] 为用于说明本发明的背接触型太阳能电池的图。
[图3] 为用于说明制造选择性发射极型太阳能电池的本发明的方法的图。
[图4] 为用于说明制造选择性发射极型太阳能电池的本发明的方法的图。
[图5] 为用于说明制造选择性发射极型太阳能电池的本发明的方法的图。
[图6] 为用于说明制造选择性发射极型太阳能电池的本发明的方法的图。
[图7] 为用于说明以往的选择性发射极型太阳能电池的图。
[图8] 为用于说明以往的背接触型太阳能电池的图。
[图9] 为实施例A1的层叠体的FE-SEM(电场放射型扫描电子显微镜)照片。这里,(a)为从斜上方观察得到的照片,且(b)为侧面截面照片。
[图10] 为实施例A1的层叠体的TEM(透射电子显微镜)照片。
[图11] 为图10中B-1所示区域的放大TEM照片。
[图12] 为图10中B-2所示区域的放大TEM照片。
[图13] 为图10中B-3所示区域的放大TEM照片。
[图14] 为图10中B-4所示区域的放大TEM照片。
[图15] 为实施例A1的层叠体的FE-SEM侧面截面照片。
[图16] 为图15中编号1所示区域的电子衍射分析结果。
[图17] 为图15中编号2所示区域的电子衍射分析结果。
[图18] 为图15中编号3所示区域的电子衍射分析结果。
[图19] 为图15中编号4所示区域的电子衍射分析结果。
[图20] 为图15中编号5所示区域的电子衍射分析结果。
[图21] 为图15中编号6所示区域的电子衍射分析结果。
[图22] 为图15中编号7所示区域的电子衍射分析结果。
[图23] 为表示实施例A1的层叠体的Dynamic SIMS(动态二次离子质量分析)的结果的图。
[图24] 为表示实施例A1的层叠体的SCM(扫描电容式显微镜)照片(a),以及SCM与AFM(原子间力显微镜)的合成照片(b)的图。
[图25] 为表示关于载流子捕获的评价的由实施例A1制作的太阳能电池的构成的图。这里,(a)为正面图,(b)为俯视图。
[图26] 为表示由实施例A1制作的太阳能电池的I-V(电流-电压)特性评价结果的图。
[图27] 为实施例A2的层叠体的FE-SEM(电场放射型扫描电子显微镜)照片。这里,(a)为从斜上方观察得到的照片,且(b)为侧面截面照片。
[图28] 为表示实施例A2的层叠体的Dynamic SIMS(动态二次离子质量分析)的结果的图。
[图29] 为表示实施例A1的层叠体的SCM(扫描电容式显微镜)照片(a),以及SCM和AFM(原子间力显微镜)的合成照片(b)的图。
[图30] 为表示关于载流子捕获的评价的由实施例A2以及比较例1制作的太阳能电池的构成的图。这里,(a)为正面图,(b)为俯视图。
[图31] 为表示由实施例A2制作的太阳能电池的I-V(电流-电压)特性评价结果的图。
[图32] 为比较例1的层叠体的FE-SEM(电场放射型扫描电子显微镜)照片。这里,(a)为从斜上方观察得到的照片,且(b)为侧面截面照片。
[图33] 为表示由比较例1制作的太阳能电池的I-V(电流-电压)特性评价结果的图。
[图34] 为用于说明本发明中的结晶度的测定方法的图。
[图35] 为表示实施例A3的层叠体的Dynamic SIMS(动态二次离子质量分析)的结果的图。
[图36] 为实施例A3的层叠体的FE-SEM(电场放射型扫描电子显微镜)照片。这里,(a)为从斜上方观察得到的照片,且(b)为侧面截面照片。
[图37] 为实施例A3的层叠体的TEM(透射电子显微镜)照片。
[图38] 为图37中A所示区域的放大TEM照片。
[图39] 为图37中B所示区域的放大TEM照片。
[图40] 为图37中C所示区域的放大TEM照片。
[图41] 为图37中A所示区域的电子衍射分析结果。
[图42] 为图37中B所示区域的电子衍射分析结果。
[图43] 为图37中C所示区域的电子衍射分析结果。
[图44] 为表示比较例2的层叠体的Dynamic SIMS(动态二次离子质量分析)的结果的图。
[图45] 为表示本发明的未烧结硅粒子膜,以及本发明的半导体硅膜的制造方法的图。
[图46] 为表示以往的半导体硅膜的制造方法的图。
[图47] 为表示干燥硅粒子膜的升温脱离气体分析法(TDS:Thermal Desorption Spectroscopy)结果的图。
[图48] 为表示由实施例B1以及比较例B1制作的太阳能电池的构成的图。
[图49] 为表示由实施例B1制作的太阳能电池的电流-电压(I-V)特性的图。
[图50] 为表示由比较例B1制作的太阳能电池的电流-电压(I-V)特性的图。
[图51] 为用于说明制造半导体硅膜的本发明的方法的图。
[图52] 为实施例C1的半导体硅膜的电场放射型扫描电子显微镜(FE-SEM)照片。这里,图52(a)是从斜上方观察侧面截面而得到的照片,另外图52(b)是从正侧面观察侧面截面而得到的照片。
[图53] 为表示由实施例C1制作的太阳能电池的构成的图。
[图54] 为表示由实施例C1制作的太阳能电池的电流-电压(I-V)特性的图。
[图55] 为参考例C1的半导体硅膜的电场放射型扫描电子显微镜(FE-SEM)照片。这里,图55(a)是从斜上方观察侧面截面而得到的照片,另外图55(b)是从正侧面观察侧面截面而得到的照片。
[图56] 为参考例C2的半导体硅膜的电场放射型扫描电子显微镜(FE-SEM)照片。这里,图56是从正侧面观察侧面截面而得到的照片。
[图57] 为用于说明制造半导体层叠体的本发明的方法的图,图57(b)为用于说明对单独的非晶硅层进行光照射制造半导体层叠体的方法的图,图57(c)为用于说明对单独的硅粒子层进行光照射制造半导体层叠体的方法的图。
[图58] 为实施例D1的半导体层叠体的FE-SEM(电场放射型扫描电子显微镜)照片。这里,(a)为从斜上方观察得到的照片,且(b)为侧面截面照片。
[图59] 为对比较例D1的半导体层叠体的FE-SEM(电场放射型扫描电子显微镜)照片。这里,(a)从斜上方观察得到的照片,且(b)为侧面截面照片。
[图60]为表示实施例E1以及E2中制造的半导体层叠体的图。
[图61]为表示实施例3中制造的底栅顶接触结构的场效应晶体管(FET)的图。
[图62] 为(a)实施例1、(b)实施例2,以及(c)比较例E1中制造的半导体硅层的表面扫描型电子显微镜(SEM)照片。
[图63] 为表示实施例E3中制造的场效应晶体管(FET)的传达特性(门极电压-漏极电流)的图。
[图64] 为表示实施例E3中制造的场效应晶体管(FET)的输出特性(漏极电压-漏极电流)的图。
[图65] 为概念式地表示制造半导体层叠体的本发明的方法的图。
[图66] 为概念式地表示制造半导体层叠体的以往的方法的图。
[图67] 为表示实施例F1~F5中制造的底栅底接触结构的场效应晶体管(FET)的图。
[图68] 为表示实施例F6~F8中制造的底栅底接触结构的场效应晶体管(FET)的图。
[图69] 为表示实施例9中制造的底栅顶接触结构的场效应晶体管(FET)的图。
[图70] 为用于说明本发明的场效应晶体管的图。
[图71] 为用于说明以往的本发明的场效应晶体管的图。
具体实施方式
《《定义》》
《分散》
关于本发明,硅粒子等粒子的分散(σ2)为,将各个粒子的粒径设为x1、x2、x3、…、xn时,通过下述式求出的值:
[数1]
Figure 701099DEST_PATH_IMAGE001
《平均一次粒径》
对于本发明,粒子的平均一次粒径可以通过下述方式求出:利用扫描型电子显微镜(SEM:Scanning Electron Microscope)、透射电子显微镜(TEM)等进行观察、拍摄图像,以该图像为基础直接测量粒径,解析由100以上集合数形成的粒子组,从而作为数均一次粒径求出。
需要说明的是,实施例中,对于硅粒子的平均一次粒径,进行TEM观察,通过10万倍的倍率进行图像解析,以500个以上的集合为基础,计算出硅粒子分散体的平均一次粒径和/或分散。
《《第1本发明》》
《半导体装置的制造方法》
制造具有由半导体元素形成的半导体层或基材,以及半导体层或基材上的第1掺杂剂注入层的半导体装置的本发明的方法包含下述工序(a)~(c):
(a)对半导体层或基材的第1部位适用含有第1粒子的第1分散体,这里,第1粒子本质上由与半导体层或基材相同的元素形成,且通过p型或n型掺杂剂进行了掺杂;
(b)将适用的第1分散体干燥,形成第1未烧结掺杂剂注入层;以及
(c)通过对第1未烧结掺杂剂注入层进行光照射,将半导体层或基材的第1部位通过p型或n型掺杂剂进行掺杂,同时使第1未烧结掺杂剂注入层烧结,形成与半导体层或基材一体化的第1掺杂剂注入层。
该本发明的方法中,在1个方式中,第1掺杂剂注入层的晶体取向与半导体层或基材的晶体取向相同。这种情况下,可以抑制掺杂剂注入层与半导体层或基材的界面中的载流子的捕获。
因此特别是在掺杂剂注入层上进一步形成电极时,可以促进载流子从半导体层或基材、通过掺杂剂注入层到达电极的移动。根据此,本发明的半导体装置为太阳能电池时,可以改良发电效率,另外本发明的半导体装置为薄膜晶体管时,可以改良开-关比等半导体特性。
该本发明的方法中,另一个方式中,掺杂剂的浓度,在从第1掺杂剂注入层的表面至0.1μm深度中,为1×1020atoms/cm3以上、特别为5×1020atoms/cm3以上、更特别为1×1021atoms/cm3以上,且在从第1掺杂剂注入层的表面至0.3μm、特别是0.2μm深度中,其浓度为深度0.1μm的1/10以下、特别为1/100以下、更特别为1/1000以下。
像这样掺杂浓度的梯度大、由此使掺杂浓度大的部分的厚度小,并且实现高掺杂浓度时,可以实现例如由于高掺杂剂浓度层而带来的光吸收的抑制、作为背面电场层或表面电场层使用时的特性改良等。
因此特别是本发明的半导体装置为背接触型的太阳能电池,且在受光面侧表面的整体形成掺杂剂注入层,形成表面电场层时,可以改良发电效率。
具体而言例如,通过本发明的方法得到的选择性发射极型太阳能电池(500a),如图1所示,具有由n型半导体层(12、12a)和p型半导体层(14、14a)形成的半导体基材(10),在半导体基材(10)的受光面侧表面配置有受光面侧电极(22)以及保护层(24),在半导体基材(10)的背面侧表面配置有背面侧电极(32)以及保护层(34)。
该太阳能电池(500a)中,与n型半导体层(12、12a)中的电极(22)接触的部位通过来源于掺杂剂注入层(52)的n型掺杂剂而提高掺杂剂浓度,形成选择性发射极层(12a)。
需要说明的是,对于本发明,半导体基板(10)可以是半导体硅膜、特别是多个硅粒子相互烧结而形成的半导体硅膜。另外,掺杂剂注入层(52)可以在对n型半导体层(12a)注入掺杂剂后除去。
另外,该太阳能电池(500a),具有p型半导体层(14、14a)中的背面侧高掺杂而成的背面电场层(14a)。需要说明的是,该太阳能电池的背面电场层(14a),如图1的部分图500b所示,还可以通过来源于用本发明的方法得到的掺杂剂注入层(70)的p型掺杂剂,提高掺杂剂浓度来形成。
另外例如,通过本发明的方法得到的背接触型太阳能电池(600a)中,如图2所示,具有由n型(或p型)半导体形成的半导体基材(10),在半导体基材(10)的受光面侧表面配置有保护层(24),在半导体基材(10)的背面侧表面配置有背面侧电极(22、32)以及保护层(34)。
该太阳能电池(600a)中,与由n型半导体形成的半导体基材(10)中的电极(32、34)接触的部位通过来源于掺杂剂注入层(52、62)的n型和p型掺杂剂提高掺杂剂浓度,形成背接触层(12a、14a)。
需要说明的是,对于本发明,半导体基板(10)可以是半导体硅膜、特别是多个硅粒子相互烧结而形成的半导体硅膜。另外,掺杂剂注入膜(52、62)可以在对背接触层(12a、14a)注入掺杂剂后除去。
另外,该太阳能电池(600a)中,半导体基材(10)中的受光面侧具有n型高掺杂而成的表面电场层(12b)。需要说明的是,该太阳能电池(600a)的表面电场层(12b)如图2的部分图600b所示,还可以通过来源于由本发明的方法得到的掺杂剂注入层(80)的n型掺杂剂提高掺杂剂浓度来形成。
通过本发明的方法,制作选择性发射极型太阳能电池(500a)时,可以例如如图3~6所示进行制作。
即例如,通过本发明的方法,制作选择性发射极型太阳能电池(500a)时,对n型半导体层(12)的特定的部位,适用含有通过p型或n型掺杂剂进行了掺杂的粒子的分散体,将其干燥,作为未烧结掺杂剂注入层(52a)(图3),然后对该未烧结掺杂剂注入层(52a)进行光照射(200),由此可以将半导体层或基材的特定的部位(12a)通过p型或n型掺杂剂进行掺杂,同时使未烧结掺杂剂注入层烧结,从而形成半导体层或基材(12)一体化的掺杂剂注入层(52)。
另外,然后,可以随意形成保护层(24)(图5),在其上形成电极(22),通过热扩撒使该电极到达掺杂剂注入层(52)。
需要说明的是,本发明的方法中,也可以使用通过p型或n型掺杂剂进行了掺杂的第1粒子,形成第1掺杂剂注入层,并且使用通过与第1粒子的掺杂剂不同类型的掺杂剂进行了掺杂的第2粒子,形成第2掺杂剂注入层。
具体而言,本发明的方法中,进一步包含下述工序(a’)~(c’),且第2掺杂剂注入层的晶体取向与半导体层或基材的晶体取向相同,且/或可以使掺杂剂的浓度,在从第2掺杂剂注入层的表面至0.1μm深度中,为1×1020atoms/cm3以上,且在从第2掺杂剂注入层的表面至0.3μm、特别是0.2μm深度中,其浓度为深度0.1μm的1/10以下:
(a’)与工序(a)同时、在工序(a)与(b)之间、或工序(b)与(c)之间,对半导体层或基材的第2部位,适用含有第2粒子的第2分散体,这里,第2粒子本质上由与半导体层或基材相同的元素形成,且通过与第1粒子的掺杂剂不同类型的的掺杂剂进行了掺杂;
(b’)与工序(b)同时或与工序(b)分开地,将适用的第2分散体干燥,形成第2未烧结掺杂剂注入层;以及
(c’)与工序(c)同时或与工序(c)分开地,通过对第2未烧结掺杂剂注入层进行光照射,将半导体层或基材的第2部位通过p型或n型掺杂剂进行掺杂,同时使第2未烧结掺杂剂注入层烧结,形成与半导体层或基材一体的第2掺杂剂注入层。
即,本发明的方法中,也可以将通过p型掺杂剂掺杂了的粒子和通过n型掺杂剂掺杂了的粒子,一起通过光照射进行烧结,或一起干燥,然后通过光照射进行烧结。这样的处理由于缩短制造工序,因而有利。另外,这种情况下,将分散体的适用不使用光刻,而使用喷墨印刷或网版印刷法这样的印刷法进行,由于处理缩短了制造工序,因而特别有利。
另外,本发明的方法中,在工序(c)之后,还进一步包含下述工序(a”)~(c”),且使第2掺杂剂注入层的晶体取向与半导体层或基材的晶体取向相同,且/或使掺杂剂的浓度,在从第2掺杂剂注入层的表面至深度0.1μm的深度中,为1×1020atoms/cm3以上,且在从第2掺杂剂注入层的表面至0.3μm、特别是0.2μm深度中,其浓度为深度0.1μm的1/10以下:
(a”)对半导体层或基材的第2部位,适用含有第2粒子的第2分散体,这里,第2粒子本质上由与半导体层或基材相同的元素形成,且通过p型或n型掺杂剂以外的掺杂剂进行了掺杂;
(b”)将适用的第2分散体干燥,形成第2未烧结掺杂剂注入层;以及
(c”)通过对第2未烧结掺杂剂注入层进行光照射,将半导体层或基材的第2选择部位通过p型或n型掺杂剂进行掺杂,同时使第2未烧结掺杂剂注入层烧结,形成与半导体层或基材一体化的掺杂剂注入层。
即,本发明的方法中,也可以重复本发明的方法,形成注入p型掺杂剂的掺杂剂注入层、和注入n型掺杂剂的掺杂剂注入层。
关于第2掺杂剂注入层的制造方法、掺杂浓度等,可以参照第1掺杂剂注入层的有关记载。
需要说明的是,对于本发明,掺杂剂注入层的晶体取向与半导体层或基材的晶体取向相同可以通过下述方式来确认:根据通过透射电子显微镜(TEM:Transmission Electron Microscope)的分析,在掺杂剂注入层与半导体层或基材之间不存在晶格的杂乱,在通过电子线衍射(ED:Electron Diffraction)的分析中,掺杂剂注入层的衍射线与半导体层或基材的衍射线一致等。
(由半导体元素形成的半导体层或基材)
作为可以在本发明中使用的半导体层或基材,可以使用由半导体元素形成的任意的半导体层或基材。因此,作为由半导体元素形成的半导体层或基材,可以列举出硅片、镓片(ガリウムウェハー)、非晶硅层、非晶镓层、结晶硅层、结晶镓层。这里,作为半导体元素,可以使用硅、锗或它们的组合。
〈适用〉
制造半导体装置的本发明的方法的工序(a)、(a’)以及(a”)中的分散体的适用,只要是能将分散体以所希望的厚度以及均匀性涂布的方法就没有特别限定,例如可以通过喷墨法、旋转涂布法、或网版印刷法等进行,特别是使用喷墨印刷、网版印刷法这样的印刷法进行,有时由于处理缩短了制造工序而特别有利。
另外,该涂布可以以使干燥分散体膜时得到的未烧结膜的厚度达到50nm以上、100nm以上、或200nm以上、且2000nm以下、1000nm以下、500nm以下、或300nm以下的方式来进行。具体而言,例如得到场效应晶体管(FET)时,以未烧结膜的厚度达到50nm以上、100nm以上且500nm以下、300nm以下的方式进行涂布。另外,得到太阳能电池时,可以以未烧结膜的厚度达到100nm以上、200nm以上且2000nm以下、1000nm以下、500nm以下、或300nm以下的方式进行适用。但本发明中上述未烧结膜的厚度没有特别限制。
(分散介质)
分散体的分散介质在不损害本发明的目的以及效果的范围内没有限制,因此例如可以使用不与本发明中使用的粒子反应的有机溶剂。具体而言该分散介质可以是非水系溶剂,例如醇、烷烃、烯烃、炔烃、酮、醚、酯、芳香族化合物、或含氮环化合物、特别是异丙醇(IPA)、N-甲基-2-吡咯烷酮(NMP)等。另外,作为醇,也可以使用乙二醇这样的二醇(二元醇)。需要说明的是,对于分散介质,为了抑制本发明中使用的粒子的氧化,优选为脱水溶剂。
(粒子)
分散体的粒子,只要是由与由半导体元素形成的半导体层或基材相同的元素形成且通过p型或n型掺杂剂进行了掺杂的粒子,在不损害本发明的目的以及效果的范围内就没有限制。作为这样的粒子,例如可以使用如专利文献5以及6所示的硅粒子或锗粒子。具体而言,作为该硅粒子或锗粒子,可以列举出通过激光热分解法、特别是利用CO2激光的激光热分解法得到的硅粒子或锗粒子。
对于分散体的粒子,有时为了通过光照射使粒子熔融和烧结,使由此得到的掺杂剂注入层与半导体层或基材一体化,且使掺杂剂注入层的晶体取向与半导体层或基材的晶体取向相同,而优选粒子的结晶度比较低且/或粒子的粒径比较小。
例如,粒子的结晶度优选为40%以下、30%以下、20%以下、10%以下、或5%以下。
这里,本发明中,结晶度是基于拉曼分光法决定的值。具体而言例如,对于硅的粒子,来源于硅的峰检测为波长400~560cm-1,其中,来源于硅结晶部的峰检测为500~540cm-1。因此,如图34所示,通过计算相对于来源于硅的所有的峰面积(图34的(a)以及(b))的来源于硅结晶部的峰面积(图34的(b))的比例,从而决定结晶度。需要说明的是,来源于硅的所有的峰面积(图34的(a)以及(b))可以为,表示峰的曲线与连接400cm-1和560cm-1的拉曼位移的2个交点(a1以及a2)之间的直线的上侧区域的面积,另外来源于硅结晶部的峰面积(图34的(b))可以为,表示峰的曲线与连接500cm-1和540cm-1的拉曼位移的2个交点(b1以及b2)之间的直线的上侧区域的面积。
另外例如、粒子的平均一次粒径为1nm以上、或3nm以上,优选为100nm以下、30nm以下、20nm以下、或10nm以下。
掺杂了分散体粒子的掺杂剂,可以为p型或n型掺杂剂中的任一种,例如选自硼(B)、铝(Al)、镓(Ga)、铟(In)、钛(Ti)、磷(P)、砷(As)、锑(Sb)、或它们的组合。
另外,掺杂分散体的粒子的程度,可以依据掺杂剂注入层,以及由半导体元素形成的半导体层或基材中的所希望的掺杂剂浓度等来决定。具体而言,例如粒子可以含有1×1020atoms/cm3以上、5×1020atoms/cm3以上、或1×1021atoms/cm3以上的掺杂剂。另外,该掺杂剂浓度,例如可以为1×1022atoms/cm3以下、或1×1021atoms/cm3以下。
〈干燥〉
制造半导体装置的本发明的方法的工序(b)、(b’)以及(b”)中的干燥,只要是可以将分散介质从分散体实质性除去的方法就没有特别限定,例如可以将具有分散体的基材配置在热板上进行,或配置在加热气氛中进行等。
干燥温度,例如可以以不使基材、分散体的粒子劣化等的方式进行选择,例如可以选择为50℃以上、70℃以上、90℃以上,且100℃以下、150℃以下、200℃以下、或250℃以下。
(光照射)
制造半导体装置的本发明的方法的工序(c)、(c’)以及(c”)中的光照射,可以是能使掺杂剂注入层中含有的p型或n型掺杂剂扩散到半导体层或基材的选择区域,同时使未烧结的掺杂剂注入层烧结,由此使其与半导体层或基材一体化,且使掺杂剂注入层的晶体取向与半导体层或基材的晶体取向相同的任意的光照射。
需要说明的是,通过如此进行光照射使粒子烧结时,可以仅使粒子、或仅使粒子和位于其下侧的由半导体元素形成的半导体层或基材的表面部分熔融。由此,熔融的粒子、或粒子和位于其下侧的半导体层或基材的表面部分,由于向半导体层或基材的主体部分传热而迅速冷却。即,熔融的半导体粒子等,从半导体层或基材的主体部分向着半导体粒子的表面部分进行冷却而固化。因此这种情况下,通过将光照射的输出、将粒子的粒径等适当控制,可使得到的掺杂剂注入层与半导体层或基材一体化,且可使掺杂剂注入层的晶体取向与半导体层或基材的晶体取向相同。
(照射的光)
作为这里照射的光,若是如上述那样能够实现粒子烧结则可以使用任意的光。例如,作为照射的光,可以使用由单一波长形成的激光,特别是波长600nm以下、500nm以下或400nm以下、具有300nm以上波长的激光。另外,硅粒子的烧结,也可以使用一次照射特定区域的波长范围(例如200~1100nm)的光的闪光灯,例如氙气闪光灯进行。另外,若是如上述那样能够实现粒子烧结,则可以任意使用脉冲状的光、连续发振的光等光。
使用比较短波长的脉冲状的光(例如波长355nm的YVO激光)进行照射时,脉冲状的光的照射次数例如为1次以上、2次以上、5次以上、或10次以上,且100次以下、80次以下、或50次以下。另外,这种情况下,脉冲状的光的照射能量,例如可以为15mJ/(cm2・shot)以上、50mJ/(cm2・shot)以上、100mJ/(cm2・shot)以上、150mJ/(cm2・shot)以上、200mJ/(cm2・shot)以上300mJ/(cm2・shot)以上,且1,000mJ/(cm2・shot)以下、800mJ/(cm2・shot)以下。进一步地,这种情况下,脉冲状的光的照射时间例如可以为200纳秒/shot以下、100纳秒/shot以下、50纳秒/shot以下。
另外,使用比较长波长的脉冲状的光(例如波长532nm的绿激光)进行照射时,脉冲状的光的照射次数例如可以为5次以上、10次以上、25次以上、或50次以上,且300次以下、200次以下、或100次以下。另外,这种情况下,脉冲状的光的照射能量例如可以为100mJ/(cm2・shot)以上、300mJ/(cm2・shot)以上、500mJ/(cm2・shot)以上、900mJ/(cm2・shot)以上、或1300mJ/(cm2・shot)以上,且3000mJ/(cm2・shot)以下、2000mJ/(cm2・shot)以下、或1500mJ/(cm2・shot)以下。进一步地,这种情况下,脉冲状的光的照射时间例如可以为例如50纳秒/shot以上、100纳秒/shot以上、或150纳秒/shot以上,且300纳秒/shot以下、200纳秒/shot以下、或180纳秒/shot以下。
这里,光的照射次数过少时,为了达成所希望的烧结而需要的每1次脉冲的能量变大,因此有掺杂剂注入层破损的可能。另外,每1次的照射能量过少时,达不到烧结温度。另外,即使在达到烧结温度的情况下,能量过少时,为了获得所需要的累积能量而需要的照射次数变多,因而有处理时间变长的可能。
照射能量、照射次数等的最合适的条件依赖于所使用的光照射的波长、粒子的特性等,若是本领域技术人员,则可以通过参照本申请说明书进行实验从而求出最合适的值。
需要说明的是,如上述那样选择脉冲状的光的照射次数、照射能量,以及照射时间,由于使由半导体元素形成的半导体层或基材与掺杂剂注入层一体化,由此将粒子通过来源于掺杂剂注入层的p型或n型掺杂剂掺杂到由半导体元素形成的半导体层或基材的选择部位,且使掺杂剂注入层的晶体取向与半导体层或基材的晶体取向相同,因而有时优选。
(照射气氛)
对于用于烧结分散体粒子的的光照射,为了防止分散体粒子的氧化而优选在非氧化性气氛、例如氢、稀有气体、氮,以及由它们的组合形成的气氛中进行。这里,作为稀有气体,特别可以列举出氩、氦、以及氖。需要说明的是,气氛含有氢时,由于具有分散体粒子的还原作用,将被氧化的表面部分还原而形成连续层,因而有时优选。另外,为了形成非氧化性气氛,气氛的氧含有率可以为1体积%以下、0.5体积%以下、0.1体积%以下、或0.01体积%以下。
《半导体装置》
本发明的半导体装置中,在由半导体元素形成的半导体层或基材的第1部位,配置第1粒子烧结而形成的第1掺杂剂注入层,第1粒子本质上由与半导体层或基材相同的元素形成,且通过p型或n型掺杂剂进行了掺杂。
另外,该本发明的半导体装置中,在1个方式中,第1掺杂剂注入层与半导体层或基材一体化,且第1掺杂剂注入层的晶体取向与半导体层或基材的晶体取向相同。另外,该本发明的半导体装置中,在另一方式中,掺杂剂的浓度,在从第1掺杂剂注入层的表面至0.1μm深度中,为1×1020atoms/cm3以上、特别是5×1020atoms/cm3以上、更特别为1×1021atoms/cm3以上,且在从第1掺杂剂注入层的表面至0.3μm、特别是0.2μm深度中,其浓度为深度0.1μm的1/10以下、特别为1/100以下、更特别为1/1000以下。
本发明的半导体装置中,可以进一步具有第2掺杂剂注入层。即例如,在本发明的半导体装置中,进一步地在半导体层或基材的第2部位,配置有第2粒子烧结而形成的第2掺杂剂注入层,第2粒子本质上由与半导体层或基材相同的元素形成,且通过与第1粒子的掺杂剂不同类型的的掺杂剂进行了掺杂。
这种情况下,第2掺杂剂注入层与半导体层或基材一体化,且第2掺杂剂注入层的晶体取向可以与半导体层或基材的晶体取向相同。另外,这种情况下,掺杂剂的浓度,在从第2掺杂剂注入层的表面至0.1μm深度中,为1×1020atoms/cm3以上,且在从第2掺杂剂注入层的表面至0.3μm、特别是0.2μm深度中,其浓度为深度0.1μm的1/10以下。
关于第2掺杂剂注入层的制造方法、掺杂浓度等,可以参照第1掺杂剂注入层的有关记载。
本发明的半导体装置,其制造方法没有特别限定,例如可以通过本发明的方法得到,关于各构成要素的详细情况,可以参照制造半导体装置的本发明的方法的有关记载。
《分散体》
本发明的分散体,为含有粒子的分散体,粒子的结晶度为40%以下且/或平均一次粒径为30nm以下,且本质上由经过n或p掺杂的半导体元素形成。
本发明的分散体,能够用于制造半导体装置的本发明的方法,关于各构成要素的详细情况,可以参照制造半导体装置的本发明的方法的有关记载。
《《第2本发明》》
《本发明的未烧结硅粒子膜》
本发明的未烧结硅粒子膜,由相互未烧结的硅粒子形成,且在非活性气体气氛中在1气压的压力以及600℃的温度下加热时脱离的脱离性气体的量,基于未烧结硅粒子膜的质量,为500质量ppm以下、300质量ppm以下、100ppm以下、或50ppm以下。这里,该硅粒子膜由相互未烧结的硅粒子形成意味着,该硅粒子膜不经过使硅粒子烧结的高温下的处理、例如超过1,000℃的温度、超过900℃的温度、或超过800℃的温度下的热处理,且/或为了将这样的硅粒子膜作为半导体膜使用而需要烧结处理。
对于这样的脱离性气体含有率低的本发明的未烧结硅粒子膜,通过光照射或加热使该硅粒子烧结,由此可以提具有供预料之外的良好特性的半导体硅膜。虽然不是理论限定的,但可以认为,这是由于被烧结的未烧结硅粒子膜含有脱离性气体时,来源于该脱离性气体的杂质、例如碳原子在烧结后的半导体硅膜中干扰半导体特性的缘故。
(脱离性气体)
关于本发明的未烧结硅粒子膜,“脱离性气体”表示,在非活性气体气氛中在1气压的压力以及600℃的温度下加热时脱离的气体成分,因此例如可以对硅粒子脱离的物理吸附或化学吸附的气体成分。这里,作为非活性气体,可以使用氮、氦、氩、氖等。
作为“脱离性气体”,具体而言可以列举出,选自硅烷化合物、有机溶剂、以及它们的组合中的气体成分。这里,作为脱离性气体的硅烷化合物,例如是硅粒子、来源于硅粒子与有机溶剂的反应产物等的物质。另外,作为脱离性气体的有机溶剂,例如是来源于通过液相法形成未烧结硅粒子膜时使用的分散介质的物质。
这里,该脱离性气体的量,例如可以通过升温脱离气体分析法(TDS:Thermal Desorption Spectroscopy)进行测定。
(膜厚)
本发明的干燥硅粒子膜的厚度,例如可以为50nm以上、100nm以上、或200nm以上、且为2000nm以下、1000nm以下、500nm以下、或300nm以下。具体而言,例如得到场效应晶体管(FET)时,可以进行涂布使得干燥硅粒子膜的厚度为50nm以上、100nm以上、且500nm以下、300nm以下。另外,得到太阳能电池时,可以进行涂布使得干燥硅粒子膜的厚度为100nm以上、200nm以上、且2000nm以下、1000nm以下、500nm以下、或300nm以下。
(平均一次粒径)
另外,硅粒子优选平均一次粒径为100nm以下。因此硅粒子例如可以为1nm以上、或5nm以上、且100nm以下、50nm以下、或30nm以下。平均一次粒径为100nm以下时,为了通过光进行硅粒子的烧结而优选。
(分散)
硅粒子的分散可以为200nm2以下、100nm2以下、80nm2以下、50nm2以下、30nm2以下、10nm2以下、或5nm2以下。
硅粒子的分散过大时,通过光进行烧结时,推测小的粒子(即相对于体积受光表面积的比例大的粒子)优先熔融,由此小的粒子聚集在大的粒子的周围进行烧结。因此,这种情况下,有时难以获得均匀的膜。
(硅粒子的制造方法)
构成本发明的未烧成硅粒子膜的硅粒子在不损害本发明的目的以及效果的范围内没有限制,例如可以使用专利文献6中所示的硅粒子。具体而言,作为该硅粒子,可以列举出通过激光热分解法、特别是利用CO2激光的激光热分解法得到的硅粒子。
该硅粒子,可以是由多晶或单晶的核、以及无定形的外侧层形成的硅粒子。这种情况下,可以利用多晶或单晶的核所带来的半导体特性、与无定形的外侧层所带来的烧结容易性的组合。
《制造未烧结硅粒子膜的本发明的方法》
制造未烧结硅粒子膜的本发明的方法,包含下述工序(a)~(c):
(a)将含有分散介质以及分散于分散介质中的硅粒子的硅粒子分散体涂布在基材上,形成硅粒子分散体膜的工序;
(b)干燥硅粒子分散体膜,形成干燥硅粒子膜的工序;以及
(c)通过将干燥硅粒子膜在300℃以上且900℃以下的温度下进行烧成,形成未烧结硅粒子膜的工序。
具体而言例如制造未烧结硅粒子膜的本发明的方法可以如图45所示进行。
即本发明的方法的工序(a)中,如图45(1)所示,将含有分散介质(B15)和硅粒子(B10)的硅粒子分散体涂布在基材(B100)上,形成硅粒子分散体膜(B110)。
工序(b)中,如图45(2)所示,将硅粒子分散体膜(B110)干燥,形成干燥硅粒子膜(B120)。这样的干燥中,通常即使在外观上没有残留分散介质的情况下,在干燥硅粒子膜的硅粒子的表面也吸附残留有分散介质等脱离性气体(B15a)。
工序(c)中,如图45(3)所示,将干燥硅粒子膜在比分散介质干燥所需要的温度更高的温度下进行烧成,即通过将在硅粒子的表面吸附残留的分散介质等脱离性气体除去,形成未烧结硅粒子膜(B130)。
需要说明的是,如图45(4)所示,通过对本发明的未烧结硅粒子膜(B130)照射光(B150)使硅粒子(B10)烧结、或将本发明的未烧结硅粒子膜(B130)加热使硅粒子(B10)烧结,从而可以形成本发明的半导体硅膜(B140)。这里,通过使被烧结的未烧结硅粒子膜(B130)的脱离性气体含有率小,在所得的本发明的半导体硅膜(B140)中,来源于脱离性气体含有率的杂质、特别是碳原子的含有率低,由此可以具有优异的半导体特性。
这里,在通过光使硅粒子烧结的以往方法中,不使用工序(c)这样的烧成工序。即,在以往的方法中,如图46(1)所示,形成硅粒子分散体膜(B110),然后如图46(2)所示,干燥硅粒子分散体膜(B110),得到干燥硅粒子膜(B120)后,不使用图45(3)所示的烧成工序,如图46(4)所示照射光(B150)使硅粒子(B10)烧结、或进行加热使硅粒子(B10)烧结,由此形成半导体硅膜(B145)。
《制造未烧结硅粒子膜的本发明的方法-各工序》
以下,对制造未烧结硅粒子膜的本发明的方法的各工序进行详细说明。
《制造未烧结硅粒子膜的本发明的方法-工序(a)》
本发明的方法的工序(a)中,将含有分散介质以及分散于分散介质中的硅粒子的硅粒子分散体涂布在基材上,形成硅粒子分散体膜。
(分散介质)
硅粒子分散体的分散介质在不损害本发明的目的以及效果的范围内没有限制,因此例如可以使用有机溶剂,特别是不与硅粒子反应的有机溶剂。对于分散介质,为了抑制硅粒子的氧化,优选为脱水溶剂。需要说明的是,对于具体的分散介质,可以参照第1本发明的有关记载。
(硅粒子)
关于能在本发明的方法中使用的硅粒子,可以参照本发明的未烧结硅粒子膜有关的记载。
(基材)
本发明的方法中使用的基材在不损害本发明的目的以及效果的范围内没有限制。因此例如作为基材,可以使用硅基材、玻璃基材、聚合物基材。
(涂布)
硅粒子分散体的涂布只要是能够将硅粒子分散体以所希望的厚度以及均匀性进行涂布的方法就没有特别限定,例如可以通过喷墨法、旋转涂布法等进行。
《制造未烧结硅粒子膜的本发明的方法-工序(b)》
本发明的方法的工序(b)中,干燥硅粒子分散体膜,形成干燥硅粒子膜。
该干燥,只要是能够使硅粒子分散体膜中的分散介质蒸发的方法就没有特别限定,例如可以将具有硅粒子分散体膜的基材配置在热板上来进行。
干燥温度,例如可以作为使硅粒子分散体膜中的分散介质蒸发的充分温度来决定,可以在特别是分散介质的沸点±30℃、分散介质的沸点±20℃、或分散介质的沸点±10℃的范围内进行。另外,该干燥可以在非活性气氛、特别是氮气气氛、氩气气氛等中进行。
需要说明的是,该干燥,可以作为与工序(a)的涂布一体的工序进行,例如可以通过旋转涂布法进行工序(a)的涂布,将涂布和干燥同时进行。即,干燥可以仅作为与涂布一体的工序进行,而不作为与涂布分开的工序进行。另外,该干燥可以作为与工序(c)的烧成一体的工序进行,因此也可以将工序(b)的干燥和工序(c)的烧成连续进行。
《制造未烧结硅粒子膜的本发明的方法-工序(c)》
本发明的方法的工序(c)中,通过将干燥硅粒子膜在300℃以上且900℃以下的温度下进行烧成,形成未烧结硅粒子膜。
本发明的方法中,工序(c)中,通过在比硅粒子分散体膜的干燥所需要的温度更高的温度下,将干燥硅粒子膜烧成,从而使吸附并残留于干燥硅粒子膜的硅粒子的表面的分散介质等脱离性气体的至少一部分、优选为实质上全部除去。因此,根据本发明的方法,可以获得脱离性气体的含有率低的未烧结硅粒子膜,特别是本发明的未烧结硅粒子膜。
烧成干燥硅粒子膜的温度,可以为300℃以上、400℃以上、450℃以上、500℃以上、或600℃以上,且900℃以下、800℃以下、或700℃以下。该烧成温度,可以考虑所希望的除去脱离性气体的程度、能够容许的烧成温度等来决定。另外,该烧成可以在非活性气氛、特别是氮气气氛、氩气气氛等中进行。另外,烧成干燥硅粒子膜的时间可以为1秒以上、10秒以上、30秒以上、1分钟以上、5分钟以上、10分钟以上、20分钟以上、或30分钟以上,且3小时以下、2小时以下、或1小时以下。另外干燥硅粒子膜的烧成可以随意地伴随减压来促进脱离性气体的除去。
《本发明的半导体硅膜》
本发明的半导体硅膜,由相互烧结的硅粒子形成,且实质上不含有碳原子。这样的本发明的半导体硅膜通过实质上不含有碳原子,可以具有优异的半导体特性。
本发明的半导体硅膜在1个方式中,未经过在超过1,000℃的温度、900℃的温度、或超过800℃的温度下的热处理。这样的本发明的半导体硅膜,在与经过了比较高温下的烧结的以往的半导体硅膜相比,其基材和其它周围的层未受到由于热而引起的劣化。
关于本发明的半导体硅膜,“碳原子”特别是来源于在将硅粒子通过溶液法适用时所使用的分散介质中的碳原子。
《制造半导体硅膜的本发明的方法》
制造半导体硅膜的本发明的方法在1个方式中包含:通过本发明的方法,得到未烧结硅粒子膜的工序,以及对未烧结硅粒子膜照射光或适用热,使未烧结硅粒子膜中的硅粒子烧结,由此形成半导体硅膜的工序。另外,制造半导体硅膜的本发明的方法在其它方式中包含:对本发明的未烧结硅粒子膜照射光或适用热,使未烧结硅粒子膜中的硅粒子烧结的工序。
(照射的光)
对未烧结硅粒子膜照射光,使硅粒子烧结时,作为照射的光,只要能实现未烧结硅粒子膜中的硅粒子的烧结则可以使用任意的光,例如可以使用激光。
关于这里照射的光,特别是使用脉冲状的光时的光的波长、照射次数、照射能量、照射时间等,可以参照第1本发明的有关记载。
需要说明的是,如上述那样选择脉冲状的光的照射次数、照射能量、以及照射时间,由于抑制基材材料的劣化,且实现硅粒子的烧结,因而有时优选。
(适用的热)
对未烧结硅粒子膜适用热使硅粒子烧结时,可以使用能够实现硅粒子的烧结的任意温度。因此例如,硅粒子的烧结可以在超过800℃、超过900℃、或超过1,000℃的温度下进行。
(烧结气氛)
用于烧结硅粒子的光照射或加热,为了防止硅粒子的氧化而优选在非氧化性气氛中进行。需要说明的是,关于具体的非氧化性气氛,可以参照第1本发明的照射气氛的有关记载。
《半导体装置》
本发明的半导体装置具有本发明的半导体硅膜作为半导体膜。本发明的半导体装置例如可以是场效应晶体管、太阳能电池等。
本发明的半导体装置,其制造方法没有特别限定,例如可以通过本发明的方法得到,关于各构成要素的详细情况,可以参照制造半导体装置的本发明的方法的有关记载。
《半导体装置的制造方法》
制造半导体装置、例如场效应晶体管(FET)或太阳能电池的本发明的方法,包含通过本发明的方法制作半导体硅膜的工序。例如,制造场效应晶体管的本发明的方法可以进一步包含制造栅绝缘体的工序、制造源电极和漏电极的工序等。另外例如制造太阳能电池的本发明的方法,可以包含通过本发明的方法制造n型和P型半导体的至少一者的工序,形成集电电极的工序等。
《《第3本发明》》
《半导体硅膜》
本发明的半导体硅膜,为多个细长硅粒子在短轴方向邻接而成的半导体硅膜。这里,本发明的半导体硅膜的细长硅粒子是多个硅粒子的烧结体。
(短轴径)
细长硅粒子的至少一部分可以具有100nm以上、或200nm以上的短轴径。另外,该短轴径可以为1,000nm以下、800nm以下、或500nm以下。这里,“细长硅粒子的至少一部分”例如可以基于数量为细长硅粒子的至少10%以上、20%以上、30%以上、40%以上、或50%以上。
细长硅粒子的短轴径过小时,即细长硅粒子过小时,半导体硅膜中的晶粒边界变得过多,由此有时无法实现良好的载流子迁移率。另外,该短轴径过大时,即细长硅粒子过大时,半导体硅膜的结构变粗,由此有时无法实现良好的载流子迁移率。
(高宽比)
细长硅粒子的至少一部分可以具有超过1.0、超过1.2、或超过1.5的高宽比。另外,该高宽比可以为5.0以下、4.0以下、或3.0以下。这里,“细长硅粒子的至少一部分”例如可以基于数量为细长硅粒子的至少10%、20%、30%、40%、或50%。
细长硅粒子的高宽比过小时,能够在在半导体硅膜的厚度方向流动载流子的装置中实现良好的载流子迁移率的这一本发明的效果变小。另外,该高宽比过大时,膜表面的凹凸变大,由此有时膜的结构变得不均匀。
(制造方法)
本发明的半导体硅膜,其制造方法没有特别限定,例如可以通过本发明的方法得到,关于各构成要素的详细情况,可以参照制造半导体硅膜的本发明的方法有关的记载。
《半导体装置》
本发明的半导体装置具有本发明的半导体硅膜作为半导体膜。本发明的半导体装置例如可以是场效应晶体管、太阳能电池等。
《半导体硅膜的制造方法》
制造具有基材以及在该基材上层叠的半导体硅膜的半导体硅膜的本发明的方法包含下述工序(a)~(f):
(a)将含有第1分散介质以及分散于第1分散介质中的第1硅粒子的第1硅粒子分散体涂布在基材上,形成第1硅粒子分散体膜的工序;
(b)干燥第1硅粒子分散体膜,形成第1未烧结半导体硅膜的工序;以及
(c)对第1未烧结半导体硅膜照射光,使第1未烧结半导体硅膜中的第1硅粒子烧结,由此形成第1半导体硅膜的工序;
(d)将含有第2分散介质以及分散于第2分散介质中的第2硅粒子的第2硅粒子分散体涂布于第1半导体硅膜,形成第2硅粒子分散体膜的工序;
(e)干燥第2硅粒子分散体膜,形成第2未烧结半导体硅膜的工序;以及
(f)对第2未烧结半导体硅膜照射光,使第2未烧结半导体硅膜中的第2硅粒子烧结的工序。
这里,本发明的方法,第1硅粒子的分散为5以上。
如上述那样,本发明的方法中,工序(a)~(c)中,由第1硅粒子分散体形成第1半导体硅膜后,进一步在工序(d)~(f)中,在第1半导体硅膜上涂布第2硅粒子分散体,进行干燥,然后使其烧结,形成第2半导体硅膜。根据这样的本发明的方法,可以获得多个细长硅粒子在短轴方向邻接而成的半导体硅膜。
不限定于原理,但可以认为这是由于下述这样的理由。即,可以认为,第1半导体硅膜具有散在于基材上的多个烧结硅粒子,第2硅粒子以该烧结硅粒子为核而进行粒生长。这里,该第2硅粒子的粒生长,可以在与基材垂直方向以及水平方向的两方产生,但水平方向的粒生长由于以邻接的其它烧结硅粒子为核的粒子而受到限制,因而纵方向的粒生长相对变大。
具体而言例如本发明的方法可以如图51所示进行。
即,本发明的方法的工序(a)中,如图51(1)所示,将含有第1分散介质(C15)以及第1硅粒子(C10)的第1硅粒子分散体在基材(C100)上涂布,形成第1硅粒子分散体膜(C110)。这里,第1硅粒子的分散为5nm2以上。即第1硅粒子的粒径的分布比较大。
工序(b)中,如图51(2)所示,干燥第1硅粒子分散体膜(C110),形成第1未烧结半导体硅膜(C120)。
工序(c)中,如图51(3)所示,对第1未烧结半导体硅膜(C120)照射光(C200),使第1硅粒子(C10)烧结,由此形成含有烧结硅粒子(C12)的第1半导体硅膜(C130)。这里如上述那样,通过使第1硅粒子的粒径的分布比较大,以比较大的硅粒子为核,在其周围比较小的硅粒子烧结,由此第1半导体硅膜不形成平坦的膜而形成由多个烧结硅粒子构成的膜。
工序(d)中,如图51(4)所示,将含有第2分散介质(C25)以及第2硅粒子(C20)的第2硅粒子分散涂布于第1半导体硅膜(C130),形成第2硅粒子分散体膜(C140)。
工序(e)中,如图51(5)所示,干燥第2硅粒子分散体膜(C140),形成第2未烧结半导体硅膜(C150)。
工序(f)中,如图51(6)所示,对第2未烧结半导体硅膜(C150)照射光(C200),使第2硅粒子(C20)烧结,由此形成具有细长硅粒子(C22)的半导体硅膜(C160)。
《半导体硅膜的制造方法-工序(a)以及(d)》
本发明的方法的工序(a)以及(d)中,将含有分散介质以及分散于上述分散介质中的硅粒子的硅粒子分散体涂布在基材上,形成硅粒子分散体膜。
(分散介质)
硅粒子分散体的分散介质在不损害本发明的目的以及效果的范围内没有限制,因此例如可以使用不与硅粒子反应的有机溶剂。对于分散介质,为了抑制硅粒子的氧化,优选为脱水溶剂。需要说明的是,对于具体的分散介质,可以参照第1本发明的有关记载。
(硅粒子)
第1硅粒子的分散为5nm2以上、10nm2以上、20nm2以上、或30nm2以上。另外,该分散可以为200nm2以下、100nm2以下、或80nm2以下。
第1硅粒子的分散过小时,通过光烧结时硅粒子均匀烧结,有形成比较平坦的膜的倾向。这样的平坦膜,作为本发明的方法中第1半导体硅膜使用时,有时无法最终获得多个细长硅粒子在短轴方向邻接而成的半导体硅膜。另外,第1硅粒子的分散过大时,通过光烧结时,得到的膜的不均匀性过大,由此有时最终的膜的不均匀性也变得过大。
另外,第2硅粒子的分散没有特别限定,例如为5nm2以上、10nm2以上、20nm2以上、或30nm2以上。另外,该分散可以为200nm2以下、100nm2以下、或80nm2以下。
硅粒子分散体的硅粒子在不损害本发明的目的以及效果的范围内没有限制,例如可以使用如专利文献6所示这样的硅粒子。具体而言,作为该硅粒子,可以列举出通过激光热分解法、特别是利用CO2激光的激光热分解法得到的硅粒子。
该硅粒子可以是由多晶或单晶的核、以及无定形的外侧层形成的硅粒子。这种情况下,可以利用多晶或单晶的核所带来的的半导体特性与无定形的外侧层所带来的烧结容易性的组合。
另外,硅粒子优选平均一次粒径为100nm以下。因此硅粒子例如可以为1nm以上、或5nm以上、且100nm以下、50nm以下、或30nm以下。平均一次粒径为100nm以下时,为了进行通过光的硅粒子的烧结而优选。
本发明的方法中使用的硅粒子分散体除了上述的分散介质以及硅粒子以外,还可以含有磷、硼等掺杂剂、公知的添加剂。
(基材)
本发明的方法中使用的基材在不损害本发明的目的以及效果的范围内没有限制。因此例如作为基材可以使用硅基材。
然而本发明的方法中,可以在比较低温中,在基材上形成半导体硅膜,因而可以使用耐热性较低的基材、例如含有聚合物材料的基材。作为含有聚合物材料的基材,特别是可以使用由对表面赋予导电性膜或半导体膜而成的聚合物材料形成的基材。这里,导电性膜可以是金属、金属氧化物、特别是铟锌氧化物(IZO)、铟锡氧化物(ITO)这样的透明导电性氧化物的膜。另外,半导体膜可以是半导体硅膜。
本发明的制造方法由于可以在低温步骤下进行,因而作为用于基材的聚合物材料,可以使用玻璃化转变温度为300℃以下、250℃以下、200℃以下、100℃以下、或50℃以下的聚合物材料。
因此例如作为聚合物材料,可以使用包含选自聚酰亚胺、聚醚砜、聚碳酸酯、聚对苯二甲酸乙二醇酯,以及聚萘二甲酸乙二醇酯中的至少1种的聚合物材料。另外,这些中,包含选自聚碳酸酯、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯中的至少1种的聚合物材料、特别是包含50质量%以上聚碳酸酯的聚合物材料,从这些聚合物具有通用性且廉价的方面考虑优选。
(涂布)
硅粒子分散体的涂布只要是能够将硅粒子分散体以所希望的厚度以及均匀性进行涂布的方法就没有特别限定,例如可以通过喷墨法、旋转涂布法等进行。
另外,该涂布可以以使干燥硅粒子分散体膜时得到的未烧结半导体硅膜的厚度为50nm以上、100nm以上、或200nm以上、且为2000nm以下、1000nm以下、500nm以下、或300nm以下的方式进行。
具体而言,例如得到场效应晶体管(FET)的情况下,可以以使未烧结半导体硅膜的厚度为50nm以上、100nm以上、且为500nm以下、300nm以下的方式进行涂布。另外,得到太阳能电池的情况下,可以以使得未烧结半导体硅膜的厚度为100nm以上、200nm以上、且为2000nm以下、1000nm以下、500nm以下、或300nm以下的方式进行涂布。
《半导体硅膜的制造方法-工序(b)以及(e)》
本发明的方法的工序(b)以及(e)中,将硅粒子分散体膜干燥,形成未烧结半导体硅膜。
(干燥)
该干燥,只要是可以将分散介质从硅粒子分散体膜实质性除去的方法就没有特别限定,例如可以将具有硅粒子分散体膜的基材配置在热板上来进行。
干燥温度例如可以以不使基材变形、劣化等的方式进行选择,例如选择为50℃以上、70℃以上、90℃以上,且为100℃以下、150℃以下、200℃以下、或250℃以下。
需要说明的是,该干燥也可以作为与工序(a)和(d)的涂布一体的工序来进行,例如可以通过旋转涂布法进行工序(a)以及(d)的涂布,将涂布和干燥同时进行。即,干燥也可以作为与涂布一体的工序进行而不作为与涂布分开的工序进行。
《半导体硅膜的制造方法-工序(c)以及(f)》
本发明的方法的工序(c)中,对未烧结半导体硅膜照射光,使未烧结半导体硅膜中的硅粒子烧结,由此形成半导体硅膜。
(照射的光)
作为这里照射的光,只要能实现未烧结半导体硅膜中的硅粒子的烧结则可以使用任意的光,例如可以使用激光。
对于这里照射的光、特别是使用脉冲状的光时的光的波长、照射次数、照射能量、照射时间等,可以参照第1本发明的有关记载。
需要说明的是,特别是在基材具有聚合物材料的情况下,有时为了抑制因热引起的聚合物材料的劣化,同时实现硅粒子的烧结而优选如上述那样选择脉冲状的光的照射次数、照射能量,以及照射时间。
(照射气氛)
对于用于烧结硅粒子的光照射,为了防止硅粒子的氧化而优选在非氧化性气氛中进行。需要说明的是,关于具体的非氧化性气氛,可以参照第1本发明的照射气氛的有关记载。
《半导体装置的制造方法》
制造半导体装置、例如场效应晶体管(FET)或太阳能电池的本发明的方法,包含通过本发明的方法制作半导体硅膜的工序。例如,制造场效应晶体管的本发明的方法可以进一步包含:制造栅绝缘体的工序、制造源电极和漏电极的工序等。另外例如、制造太阳能电池的本发明的方法可以包含:通过本发明的方法制造n型以及P型半导体的至少一者或真性半导体的工序、形成集电电极的工序等。
《《第4本发明》》
《半导体层叠体》
本发明的半导体层叠体具有基材以及基材上的复合硅膜,该复合硅膜具有非晶硅来源的第1硅层,以及第1硅层上的硅粒子来源的第2硅层。
需要说明的是,本发明的半导体层叠体的复合硅层中,非晶硅来源的第1硅层与该第1硅层上的硅粒子来源的第2硅层的界面不需要明确存在,也可以在这些层之间以有意义的厚度具有组成缓慢变化的迁移层。
本发明的半导体层叠体,复合硅层的凸部的高度为100nm以下、90nm以下、80nm以下、70nm以下、60nm以下、或50nm以下。需要说明的是,对于本发明,“复合硅层的凸部的高度”表示,以SEM的截面观察图像中的平坦部为基准的凸部的高度。
本发明的半导体层叠体可以例如通过本发明的方法进行制造。
《半导体装置》
本发明的半导体装置具有本发明的半导体层叠体。本发明的半导体装置为场效应晶体管或太阳能电池时,通过使复合硅层具有平坦表面,在该复合硅层上堆积绝缘层、电极等时,可以提供稳定特性。
本发明的半导体装置例如为太阳能电池。
具体而言,本发明的半导体装置为太阳能电池时,通过使掺杂剂在复合硅层含有,将该复合硅层作为掺杂剂注入层使用,可以获得选择性(选择)发射极型太阳能电池、背接触型太阳能电池。另外同样地,使掺杂剂在复合硅层含有,将该复合硅层作为掺杂剂注入层使用,可以获得具有背面电场(BSF:Back Surface Field)层和/或表面电场(FSF:Front Surface Field)层的太阳能电池。
需要说明的是,对于这些太阳能电池的具体构成,可以参照第1本发明有关记载。
本发明的半导体装置例如为场效应晶体管。
具体而言,本发明的半导体装置为场效应晶体管时,可以将本发明的复合硅层作为活性层使用。
《半导体层叠体的制造方法》
制造半导体层叠体的本发明的方法,包含下述工序:
(a)在基材上形成非晶硅层的工序;
(b)通过在非晶硅层上涂布硅粒子分散体,使其干燥,从而形成在非晶硅层上层叠硅粒子层的未处理层叠体的工序;及
(c)对未处理层叠体进行光照射,形成具有非晶硅来源的第1硅层以及该第1硅层上的硅粒子来源的第2硅层的复合硅层工序。
根据这样的本发明的方法,可以制造本发明的半导体层叠体。
通过本发明得到的半导体层叠体是如图57(a)所示的形式。在基材(D10)上具有非晶硅层(D320)以及硅粒子层(D330)的层叠体的情况下(左图),通过激光而产生的熔解或烧结在非晶硅层和硅粒子层的两者产生。因此,进行激光照射时,硅粒子层与非晶硅层同样地熔解,非晶硅来源的硅层(D320a)和硅粒子来源的硅层(D330a、D330b)一体化,形成复合硅层(D320a、D330a、D330b)(右图)。由此可以获得表面平坦的半导体层叠体。
因此,复合硅层形成中,由于非晶硅层与硅粒子层的一体化,半导体层叠体形成所需要的时间短即可,因而即使在例如使用脉冲激光等的硅粒子的熔解或烧结中,由于激光的脉冲宽度而硅的加热时间被制约的情况下,也可以达成使表面平坦化的显著效果。
与此相对,对单独的非晶硅层进行光照射来制造半导体层叠体时,得到的硅层,如图57(b)所示,表面具有凸部(D320b)。这是由于,非晶硅层熔解后一边结晶一边凝固的情况下,在晶粒边界三重点中最终段产生凝固,该晶粒边界三重点中的凝固时,由于体积膨胀而产生凸部(D320b)的缘故。
另外,对单独的硅粒子层进行光照射来制造半导体层叠体时,所得的硅层如图57(c)所示,具有通过粒子的烧结而生成的比较大的粒子(D330c),由此具有表面大的凹凸。
需要说明的是,对具有硅粒子层以及其上的非晶硅层的层叠体进行光照射制造半导体层叠体时,在得到的硅层中残留空气层,有成为中空(ボイド)的可能。这是由于,通常使球形的硅粒子堆积时,粒子间存在空隙,因而若在其上堆积非晶硅层然后进行烧结,则烧结后也残留硅粒子间的空隙的缘故。
《半导体层叠体的制造方法-工序(a)》
制造半导体层叠体的本发明的方法的工序(a)中,在基材上形成非晶硅层。
(基材)
本发明的方法中使用的基材,在不损害本发明的目的以及效果的范围内没有限制。因此例如,作为基材可以使用硅基材、玻璃基材等。
(非晶硅层)
本发明的方法中使用的非晶硅层在不损害本发明的目的以及效果的范围内没有限制,因此可以使用例如通过溅射、化学气相沉积法(CVD)等形成的层。
该非晶硅层的厚度可以为300nm以下、250nm以下、或200nm以下。另外,该非晶硅层的厚度可以为10nm以上、30nm以上、50nm以上、或100nm以上。
《半导体层叠体的制造方法-工序(b)》
制造半导体层叠体的本发明的方法的工序(b)中,在非晶硅层上涂布硅粒子分散体,干燥,从而形成在非晶硅层上层叠硅粒子层而成的未处理层叠体。
该硅粒子层的厚度,可以为300nm以下、250nm以下、或200nm以下。另外,该硅粒子层的厚度可以为50nm以上、或100nm以上。
(粒子)
在硅粒子分散体中含有的硅粒子,只要是由硅形成的粒子,在不损害本发明的目的以及效果的范围内没有限制。作为这样的硅粒子,例如可以使用如专利文献5以及6中所示那样的硅粒子。具体而言,作为该硅粒子,可以列举出通过激光热分解法、特别是利用CO2激光的激光热分解法得到的硅粒子。
分散体的粒子,粒径比较小时,有时通过光照射将粒子熔融以及烧结,形成具有平坦表面的半导体层叠体,因而优选。
例如粒子的平均一次粒径为1nm以上、或3nm以上,优选为100nm以下、30nm以下、20nm以下、或10nm以下。
硅粒子可以通过p型或n型掺杂剂掺杂。p型或n型掺杂剂例如选自硼(B)、铝(Al)、镓(Ga)、铟(In)、钛(Ti)、磷(P)、砷(As)、锑(Sb)、或它们的组合中。
另外,硅粒子掺杂的程度,可以依据作为掺杂剂注入层的复合硅层以及基材中的所希望的掺杂剂浓度等来决定。具体而言例如粒子可以含有1×1020atoms/cm3以上、5×1020atoms/cm3以上、或1×1021atoms/cm3以上的掺杂剂。
(分散介质)
分散体的分散介质在不损害本发明的目的以及效果的范围内没有限制,因此例如可以使用不与本发明中使用的硅粒子反应的有机溶剂。分散介质,为了抑制本发明中使用的粒子的氧化,优选为脱水溶剂。需要说明的是,对于具体的分散介质,可以参照第1本发明的有关记载。
〈干燥〉
该干燥,只要是可以将分散介质从分散体实质性除去的方法就没有特别限定,例如可以将具有分散体的基材在热板上配置来进行,或配置于加热气氛中进行等。
干燥温度例如可以以不使基材、分散体的粒子劣化等的方式进行选择,例如可以选择为50℃以上、70℃以上、90℃以上,且为100℃以下、150℃以下、200℃以下、或250℃以下。
《半导体层叠体的制造方法-工序(c)》
制造半导体层叠体的本发明的方法的工序(c)中,对未处理层叠体进行光照射,形成具有非晶硅来源的第1硅层以及该第1硅层上的硅粒子来源的第2硅层的复合硅层。
(照射的光)
作为这里照射的光,若能实现上述这样的复合硅层的形成则可以使用任意的光。例如可以使用激光。
关于这里照射的光,特别是使用脉冲状的光时的光的波长、照射次数、照射能量、照射时间等,可以参照第1本发明的有关记载。
(照射气氛)
对于用于烧结分散体粒子的的光照射,为了防止分散体粒子的氧化而优选在非氧化性气氛中进行。需要说明的是,关于具体的非氧化性气氛,可以参照第1本发明的照射气氛的有关记载。
《半导体装置的制造方法》
制造半导体装置、例如场效应晶体管(FET)或太阳能电池的本发明的方法,包含通过本发明的方法制作半导体层叠体层的工序。例如,制造场效应晶体管的本发明的方法可以进一步包含:制造栅绝缘体的工序、制造源电极和漏电极的工序等。
另外例如,制造太阳能电池的本发明的方法中,可以将通过本发明的方法得到的复合硅层用于形成选择性发射极型太阳能电池的选择性发射极层、或背接触型太阳能电池的背接触层。另外,制造太阳能电池的本发明的方法中,可以将通过本发明的方法得到的复合硅层用于形成背面电场层或表面电场层。
《《第5本发明》》
《半导体层叠体的制造方法》
制造具有基材以及层叠于基材上的半导体硅膜的半导体层叠体的本发明的方法包含下述工序:
(a)将含有分散介质以及分散于分散介质中的硅粒子的硅粒子分散体涂布于基材的表面上,形成硅粒子分散体膜的工序;
(b)将硅粒子分散体膜干燥,形成未烧结硅膜的工序;以及
(c)对未烧结硅膜照射光,使未烧结硅膜中的硅粒子烧结,由此形成半导体硅膜的工序。
该本发明的方法中,由于基材的表面对熔融硅具有大的亲和性,例如熔融硅与基材表面的接触角为70度以下,从而通过光使硅粒子烧结时,可以形成连续性高的半导体硅膜。
虽然不被原理限定,但可以认为这是由于下述这样的机理而产生的。即,该本发明的方法中,如图65所示,在基材(E100)的表面上形成由硅粒子(E10)形成的未烧结硅膜(E120)(图65(1)),然后对该未烧结硅膜(E120)照射光(E200),由此将硅粒子(E10)熔融形成熔融硅(E10a)(图65(2))。可以认为此时,基材的表面(E100a)对熔融硅(E10a)具有大的亲和性,熔融硅粒子在这里润湿基材表面,然后进行固化。这种情况下,熔融硅的凝集难以进行,由此获得连续性高的半导体硅膜(E130a)(图65(3))。
与此相对,如图66所示,在基材的表面(E100b)对熔融硅(E10a)具有小的亲和性的情况下,熔融硅粒子容易移动,由此熔融硅粒子彼此凝集,然后进行固化。可以认为像这样熔融硅粒子彼此凝集的情况下,半导体硅膜变得不连续,由此得到连续性低的半导体硅膜(E130b)(图66(3))。
对熔融硅的亲和性大的基材表面,可以通过任意的材料提供,在不损害本发明的目的以及效果的范围内没有限制。
对熔融硅的亲和性大的基材表面,例如可以是与熔融硅的接触角为70度以下、60度以下、50度以下、或40度以下的表面。
需要说明的是,与熔融硅的接触角,是表示熔融硅对基材的亲和性的指标,定义为熔融硅的液滴的切线与基材表面所成的角的角度。对于本发明,与熔融硅的接触角表示在1450℃的稳定状态中测定的接触角。
关于此例如文献“Wettability and reactivity of molten silicon with various substrates”、Appl. Phys. A Vol.78, 617-622(2004)、YUAN Z.,et.al.中,记载了将硅碳化物作为基材表面使用时的接触角为8度,将硅氧化物作为基材表面使用时的接触角为85度。
另外,文献“Development and evaluation of refractory CVD coatings as contact materials for molten silicon”,Journal of Crystal Growth,Volume 50,Issue 1, September 1980,Pages 347-365,M.T.Duffy et.al.,以及文献“The effect of oxygen partial pressure on wetting of SiC, AlN and Si3N4, in Surfaces and Interfaces in Ceramic and Ceramic-Metal Systems”, P.J. A. and A. Evans, Editors. 1981. p. 457-466.,Barsoum, M.W. et.al.中,记载了将通过化学气相沉积法(CVD)制作的硅氮化物作为基材表面使用时的接触角为43~50度。
对熔融硅的亲和性大的基材表面例如可以通过选自碳化物、氮化物、碳氮化物、以及它们的组合中的材料、特别是选自硅碳化物、硅氮化物、硅碳氮化物、石墨、以及它们的组合中的材料来提供。对于本发明,对熔融硅的亲和性大的基材表面可以是硅以外的材料。
需要说明的是,作为对熔融硅的亲和性小的材料,可以列举出,例如热氧化硅氧化物。
《半导体层叠体的制造方法-工序(a)》
本发明的方法的工序(a)中,将含有分散介质以及分散于分散介质中的硅粒子的硅粒子分散体涂布在基材的表面上,形成硅粒子分散体膜。
(基材)
本发明的方法中使用的基材,在不损害本发明的目的以及效果的范围内没有限制。
1个方式中,基材具有基材主体以及表面层,且表面层用对熔融硅具有大的亲和性的材料制成。这种情况下,该表面层的厚度例如可为30nm以上、100nm以上、或300nm以上,且为2000nm以下、1000nm以下、700nm以下、或500nm以下。
这种情况下,基材主体可以由无机材料、例如掺杂的硅或未掺杂的硅形成。
另外,本发明的方法中,照射光使硅粒子烧结,因而加热限定于表面,且为极短的时间。因此,也可以使用耐热性比较低的基材主体,例如具有聚合物材料的基材主体。
因此例如作为聚合物材料,可以使用包含选自聚酰亚胺、聚醚砜、聚碳酸酯、聚对苯二甲酸乙二醇酯,以及聚萘二甲酸乙二醇酯中的至少1种的聚合物材料。这些中,包含选自聚碳酸酯、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯中的至少1种的聚合物材料、特别是包含50质量%以上聚碳酸酯的聚合物材料,从这些聚合物具有通用性且廉价的方面考虑而优选。
另外,在其它方式中,基材总体用与基材的表面相同的材料制成。
(分散介质)
硅粒子分散体的分散介质在不损害本发明的目的以及效果的范围内没有限制,因此例如可以使用不与硅粒子反应的有机溶剂。分散介质,为了抑制硅粒子的氧化,优选为脱水溶剂。需要说明的是,关于具体的分散介质,可以参照第1本发明的有关记载。
(硅粒子)
硅粒子分散体的硅粒子在不损害本发明的目的以及效果的范围内没有限制,例如可以使用如专利文献6所示这样的硅粒子。具体而言,作为该硅粒子,可以列举出通过激光热分解法、特别是利用CO2激光的激光热分解法得到的硅粒子。
该硅粒子可以是由多晶或单晶的核、以及无定形的外侧层形成的硅粒子。这种情况下,可以利用多晶或单晶的核所带来的半导体特性与无定形的外侧层所带来的烧结容易性的组合。
另外,硅粒子优选平均一次粒径为100nm以下。因此硅粒子例如可以为1nm以上、或5nm以上、且100nm以下、50nm以下、或30nm以下。平均一次粒径为100nm以下时,为了进行通过光的硅粒子的烧结而优选。
本发明的方法中使用的硅粒子分散体除了上述的分散介质以及硅粒子以外,还可以含有磷、硼等掺杂剂、公知的添加剂
(涂布)
硅粒子分散体的涂布只要是能够将硅粒子分散体以所希望的厚度以及均匀性进行涂布的方法就没有特别限定,例如可以通过喷墨法、旋转涂布法等进行。
另外,该涂布可以以干燥硅粒子分散体膜时得到的未烧结硅膜的厚度达到50nm以上、100nm以上、或200nm以上、且2000nm以下、1000nm以下、500nm以下、或300nm以下的方式来进行。具体而言,例如得到场效应晶体管(FET)的情况下,可以以未烧结硅膜的厚度达到50nm以上、100nm以上、且500nm以下、300nm以下的方式进行涂布。另外,得到太阳能电池的情况下,可以以未烧结硅膜的厚度达到100nm以上、200nm以上、且2000nm以下、1000nm以下、500nm以下、或300nm以下的方式进行涂布。
《半导体层叠体的制造方法-工序(b)》
本发明的方法的工序(b)中,将硅粒子分散体膜干燥,形成未烧结硅膜。
(干燥)
该干燥,只要是可以将分散介质从硅粒子分散体膜实质性除去的方法就没有特别限定,例如可以将具有硅粒子分散体膜的基材配置在热板上来进行。
干燥温度例如可以以不使基材变形、劣化等的方式进行选择,例如可以选择为50℃以上、70℃以上、90℃以上、且为200℃以下、400℃以下、或600℃以下。
另外,该干燥可以作为与工序(a)的涂布一体的工序来进行,例如可以将工序(a)的涂布通过旋转涂布法进行,将涂布和干燥同时进行。即,干燥可以仅作为与涂布一体的工序进行,而不作为与涂布分开的工序来进行。
《半导体层叠体的制造方法-工序(c)》
本发明的方法的工序(c)中,对未烧结硅膜照射光,使未烧结硅膜中的硅粒子烧结,由此形成半导体硅膜。
(照射的光)
作为这里照射的光,只要能实现未烧结硅膜中的硅粒子的烧结则可以使用任意的光,例如可以使用激光。
对于这里照射的光,特别是使用脉冲状的光时的光的波长、照射次数、照射能量、照射时间等,可以参照第1本发明的有关记载。
需要说明的是,特别是在基材具有聚合物材料的情况下,有时为了抑制因热引起的聚合物材料的劣化,同时实现硅粒子的烧结,而优选选择脉冲状的光的照射次数、照射能量、以及照射时间。
(照射气氛)
对于用于烧结硅粒子的光照射,为了防止硅粒子的氧化而优选在非氧化性气氛中进行。需要说明的是,关于具体的非氧化性气氛,可以参照第1本发明的照射气氛的有关记载。
像这样操作而得到的半导体硅膜的膜厚可以为50nm以上、100nm以上、或200nm以上,也可以为2000nm以下、1000nm以下、500nm以下、或300nm以下。
《半导体装置的制造方法》
制造半导体装置、例如场效应晶体管(FET)或太阳能电池的本发明的方法包含通过本发明的方法制作半导体层叠体的工序。例如,制造场效应晶体管的本发明的方法可以进一步包含:制造栅绝缘体的工序、制造源电极和漏电极的工序等。另外例如制造太阳能电池的本发明的方法可以包含:通过本发明的方法制造n型和P型半导体的至少一者的工序、形成集电电极的工序等。
《本发明的半导体层叠体以及半导体装置》
本发明的半导体层叠体具有基材以及层叠于该基材表面上的半导体硅膜,半导体硅膜由相互烧结的多个硅粒子制成,且基材的表面对熔融硅具有大的亲和性。
这样的半导体层叠体具有连续性高的半导体硅膜,由此可以提供优选的半导体特性。
这样的半导体层叠体可以通过制造半导体层叠体的本发明的方法来制造。
本发明的半导体装置具有本发明的半导体层叠体。本发明的半导体装置例如可以是场效应晶体管、太阳能电池等。
需要说明的是,关于本发明的半导体层叠体以及半导体装置,对于基材、硅粒子、对熔融硅具有大的亲和性的材料等,可以参照制造半导体层叠体的本发明的方法的有关记载。
《《第6本发明》》
《半导体层叠体的制造方法》
制造具有基材以及在该基材上层叠的半导体硅膜的半导体层叠体的本发明的方法包含下述工序(a)~(c):
(a)将含有分散介质以及分散于上述分散介质中的硅粒子的硅粒子分散体涂布在基材上,形成硅粒子分散体膜的工序;
(b)干燥上述硅粒子分散体膜,形成未烧结半导体硅膜的工序;以及
(c)对上述未烧结半导体硅膜照射光,使上述未烧结半导体硅膜中的上述硅粒子烧结,由此形成半导体硅膜的工序。
《半导体层叠体的制造方法-工序(a)》
本发明的方法的工序(a)中,将含有分散介质以及分散于上述分散介质中的硅粒子的硅粒子分散体涂布在基材上,形成硅粒子分散体膜。
(分散介质)
硅粒子分散体的分散介质在不损害本发明的目的以及效果的范围内没有限制,因此例如可以使用不与硅粒子反应的有机溶剂。为了抑制硅粒子的氧化,分散介质优选为脱水溶剂。需要说明的是,关于具体的分散介质,可以参照第1本发明的有关记载。
(硅粒子)
硅粒子分散体的硅粒子在不损害本发明的目的以及效果的范围内没有限制,例如可以使用如专利文献6所示这样的硅粒子。具体而言,作为该硅粒子,可以列举出通过激光热分解法、特别是利用CO2激光的激光热分解法得到的硅粒子。
该硅粒子可以是由多晶或单晶的核、以及无定形的外侧层形成的硅粒子。这种情况下,可以利用多晶或单晶的核所带来的半导体特性与无定形的外侧层所带来的烧结容易性的组合。
另外,硅粒子优选平均一次粒径为100nm以下。因此硅粒子例如可以为1nm以上、或5nm以上、且100nm以下、50nm以下、或30nm以下。平均一次粒径为100nm以下时,为了进行通过光的硅粒子的烧结而优选。
本发明的方法中使用的硅粒子分散体除了上述的分散介质以及硅粒子以外,还可以含有磷、硼等掺杂剂、公知的添加剂。
(基材)
本发明的方法中使用的基材在不损害本发明的目的以及效果的范围内没有限制。然而本发明的方法中,由于可以在比较低的温度中在基材上形成半导体硅膜,因而可以使用耐热性较低的基材、例如含有聚合物材料的基材。作为含有聚合物材料的基材,特别是可以使用由对表面赋予导电性膜而成的聚合物材料形成的基材。另外,导电性膜可以是金属、金属氧化物、特别是铟锌氧化物(IZO)、铟锡氧化物(ITO)这样的透明导电性氧化物。
本发明的制造方法由于可以在低温步骤下进行,因而作为用于基材的聚合物材料,可以使用玻璃化转变温度为300℃以下、250℃以下、200℃以下、100℃以下、或50℃以下的聚合物材料。
因此例如作为聚合物材料,可以使用包含选自聚酰亚胺、聚醚砜、聚碳酸酯、聚对苯二甲酸乙二醇酯,以及聚萘二甲酸乙二醇酯中的至少1种的聚合物材料。另外,这些中,包含选自聚碳酸酯、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯中的至少1种的聚合物材料、特别是包含50质量%以上聚碳酸酯的聚合物材料,从这些聚合物具有通用性且廉价的方面考虑而优选。
(涂布)
硅粒子分散体的涂布只要是能够将硅粒子分散体以所希望的厚度以及均匀性进行涂布的方法就没有特别限定,例如可以通过喷墨法、旋转涂布法等进行。
另外,该涂布可以以使干燥硅粒子分散体膜时得到的未烧结半导体硅膜的厚度为50nm以上、100nm以上、或200nm以上、且为2000nm以下、1000nm以下、500nm以下、或300nm以下的方式进行。具体而言,例如得到场效应晶体管(FET)的情况下,可以以使未烧结半导体硅膜的厚度为50nm以上、100nm以上、且为500nm以下、300nm以下的方式进行涂布。另外,得到太阳能电池的情况下,可以以使未烧结半导体硅膜的厚度为100nm以上、200nm以上、且为2000nm以下、1000nm以下、500nm以下、或300nm以下的方式进行涂布。
《半导体层叠体的制造方法-工序(b)》
本发明的方法的工序(b)中,将硅粒子分散体膜干燥,形成未烧结半导体硅膜。
(干燥)
该干燥,只要是可以将分散介质从硅粒子分散体膜实质性除去的方法就没有特别限定,例如可以将具有硅粒子分散体膜的基材配置在热板上来进行。
干燥温度例如可以以不使基材变形、劣化等的方式进行选择,例如可以选择为50℃以上、70℃以上、90℃以上、且为100℃以下、150℃以下、200℃以下、或250℃以下。
《半导体层叠体的制造方法-工序(c)》
本发明的方法的工序(c)中,对未烧结半导体硅膜照射光,使未烧结半导体硅膜中的硅粒子烧结,由此形成半导体硅膜。
(照射的光)
作为这里照射的光,只要能实现未烧结半导体硅膜中的硅粒子的烧结则可以使用任意的光,例如可以使用激光。
这里照射的光,特别是使用脉冲状的光时的光的波长、照射次数、照射能量、照射时间等,可以参照第1本发明的有关记载。
需要说明的是,特别是在基材具有聚合物材料的情况下,有时为了抑制因热引起的聚合物材料的劣化,同时实现硅粒子的烧结,而优选如上述那样选择脉冲状的光的照射次数、照射能量,以及照射时间。
(照射气氛)
对于用于烧结硅粒子的光照射,为了防止硅粒子的氧化而优选在非氧化性气氛中进行。需要说明的是,关于具体的非氧化性气氛,可以参照第1本发明的照射气氛的有关记载。
《半导体层叠体的制造方法-追加的工序(第2半导体硅膜)》
另外,制造半导体层叠体的本发明的方法还可以进一步包含下述工序(a’)~(c’):
(a’)将含有第2分散介质以及分散于上述第2分散介质中的第2硅粒子的第2硅粒子分散体涂布于工序(c)中所得到的上述半导体硅膜,形成第2硅粒子分散体膜的工序;
(b’)干燥上述第2硅粒子分散体膜,形成第2未烧结半导体硅膜的工序;以及
(c’)对上述第2未烧结半导体硅膜照射光,使上述第2未烧结半导体硅膜中的上述第2硅粒子烧结,由此形成半导体硅膜的工序。
像这样在进一步包含工序(a’)~(c’)的本发明的方法中,可以得到半导体特性更优异的半导体硅膜。本发明并不受原理的限定,但可以认为这是由于,通过工序(a)~(c)得到的半导体硅膜的空隙被工序(a’)和(b’)中涂布和干燥了的第2硅粒子分散体中的硅粒子填充,然后工序(c’)中该硅粒子烧结,成为半导体硅膜的一部分,由此得到致密的半导体硅膜的缘故。
需要说明的是,对于工序(a’)~(c’)的详细情况以及这里言及的材料,可以分别参照工序(a)~(c)有关的上述记载。
《半导体层叠体的制造方法-追加的工序(掺杂剂注入膜)》
另外,制造半导体层叠体的本发明的方法可以进一步包含下述工序(a”)~(c”):
(a”)将含有第3分散介质以及分散于上述第3分散介质中的第3硅粒子的第3硅粒子分散体涂布于工序(c)或(c’)中得到的上述半导体硅膜的选择区域,形成第3硅粒子分散体膜的工序,上述第3硅粒子通过p型或n型掺杂剂进行掺杂的工序;
(b”)干燥上述第3硅粒子分散体膜,形成未烧结掺杂剂注入膜的工序;以及
(c”)通过对上述未烧结掺杂剂注入膜照射光,从而使上述未烧结掺杂剂注入膜中的上述第3硅粒子烧结形成掺杂剂注入膜,且将上述半导体硅膜的选择区域通过上述p型或n型掺杂剂进行掺杂的工序。
像这样进一步包含工序(a”)~(c”)的本发明的方法中,可以不使用光刻工序而在选择区域形成扩撒区域。
具体而言例如,对于使用本发明的方法得到的选择性发射极型太阳能电池以及背接触型太阳能电池的构成,可以参照第1本发明有关的记载。
通过本发明的方法,制作选择性发射极型太阳能电池时,例如可以如第1本发明的图3~6所示那样进行制作。
另外,例如使用本发明的方法得到的场效应晶体管,如图70所示,具有基材(F72)、作为半导体硅膜的半导体层(F78)、栅绝缘膜(F73)、栅电极(F74)、源电极(F75)以及漏电极(F76),且在源电极和漏电极与半导体层接触的部位中,半导体层(F78)具有掺杂为n型或p型的掺杂区域(F78b)。这里,掺杂区域(F78b),通过来源于掺杂剂注入膜(F78a)的掺杂剂来提高掺杂剂浓度。
使用本发明的方法制作图70所示的场效应晶体管时,对半导体层(F78)的特定区域适用含有通过掺杂剂进行了掺杂的粒子的分散体,将其干燥,制成未烧结掺杂剂注入膜,然后通过对该未烧结掺杂剂注入膜进行光照射,可以对半导体层的特定区域通过n型或p型掺杂剂进行掺杂,并且使未烧结掺杂剂注入膜烧结,制成与半导体层一体化的掺杂剂注入膜(F78a)。
需要说明的是,本发明的方法中,使用通过p型或n型掺杂剂进行了掺杂的硅粒子,形成掺杂剂注入膜,并且使用通过与该硅粒子的掺杂剂不同类型的掺杂剂进行了掺杂的其它硅粒子,形成其它类型的掺杂剂注入膜。
掺杂剂可以为p型或n型掺杂剂的任一种,例如选自硼(B)、铝(Al)、镓(Ga)、铟(In)、钛(Ti)、磷(P)、砷(As)、锑(Sb)、或它们的组合中。
第3硅粒子的掺杂程度,可以依据掺杂剂注入膜、以及由真性半导体元素形成的半导体层或基板中的所希望的掺杂剂浓度等来决定。具体而言例如,第3硅粒子可以含有1×1019atoms/cm3以上、1×1020atoms/cm3以上、5×1020atoms/cm3以上、或1×1021atoms/cm3以上的掺杂剂。
需要说明的是,对于工序(a”)~(c”)的详细情况以及这里言及的材料,可以分别参照工序(a)~(c)有关的上述记载。
《半导体层叠体的制造方法-半导体硅膜》
通过本发明的方法制造的半导体层叠体的半导体硅膜的载流子迁移率,例如为0.1cm2/V・s以上、0.5cm2/V・s以上、1.0cm2/V・s以上、2.0cm2/V・s以上、5.0cm2/V・s以上、或10.0cm2/V・s以上。另外该半导体硅膜的开-关比为例如102以上、103以上、或104以上。
《半导体装置的制造方法》
制造半导体装置、例如场效应晶体管(FET)或太阳能电池的本发明的方法,包括通过本发明的方法制作半导体层叠体的工序。例如,制造场效应晶体管的本发明的方法可以进一步包含制造栅绝缘体的工序、制造源电极和漏电极的工序等。另外例如,制造太阳能电池的本发明的方法可以包含:通过本发明的方法制造n型以及P型半导体的至少一者的工序、形成集电电极的工序等。
《本发明的半导体层叠体以及半导体装置》
本发明的半导体层叠体具有包含聚合物材料的基材、以及层叠于该基材上的半导体硅膜。这里,对于该半导体层叠体,半导体硅膜由相互烧结的多个硅粒子制成,且半导体硅膜的载流子迁移率为1.0cm2/V・s以上。
这样的半导体层叠体提供半导体硅膜所带来的有益的半导体特性,并且通过使用包含的聚合物材料的基材作为基材,可以具有挠性、轻量性和/或低成本性。
这样的半导体层叠体可以通过制造半导体层叠体的本发明的方法来制造。
本发明的半导体装置具有本发明的半导体层叠体。本发明的半导体装置例如可以是场效应晶体管、太阳能电池等。
需要说明的是,关于本发明的半导体层叠体以及半导体装置,对于基材、硅粒子、载流子迁移率、开-关比等,可以参照制造半导体层叠体的本发明的方法的有关记载。
实施例
《《第1本发明》》
〈实施例A1〉
(硼(B)掺杂硅粒子的制作)
硅粒子,将单硅烷(SiH4)气体作为原料,通过利用二氧化碳(CO2)激光的激光热分解(LP:Laser Pyrolysis)法来制作。此时,将B2H6气体与SiH4气体一同导入,获得硼掺杂硅粒子。
得到的硼掺杂硅粒子的掺杂浓度为1×1021atoms/cm3。另外,得到的硼掺杂硅粒子的平均一次粒径为约5.5nm(最大粒径15nm、最小粒径2nm),分散的值为6nm。另外,得到的硼掺杂硅粒子的结晶度为5%。
(分散体的制备)
将如上述那样获得的硼掺杂硅粒子在异丙醇(IPA)中进行超声波分散,得到固体成分浓度2wt%的硅粒子分散体。
(基材的准备)
将磷掺杂硅基材(厚度280μm、比电阻1~5Ωcm)在丙酮以及异丙醇中进行各5分钟的超声波洗涤,在5%氟化氢水溶液中进行10分钟的氧化膜除去,然后用洗涤液(Frontier Cleaner(关东化学制))进行颗粒除去(パーティクル除去),准备洁净化的基材。
(涂布)
对于基材,在中央5×15mm见方以外的部分贴附修补胶带(Mending tape),规定仅在5×15mm的部分堆积硅粒子。将硅粒子分散体滴落在基材上数滴,以500rpm经过5秒钟、然后以4000rpm经过10秒钟进行旋转涂布,由此在基材上涂布硅粒子分散体。
(干燥)
将涂布了硅粒子分散体的基材在70℃的热板上干燥,由此除去作为硅粒子分散体中的分散介质的异丙醇,从而形成包含硅粒子的未烧结硅粒子膜(膜厚300nm)。
(光照射)
接着,对该未烧结硅粒子膜,使用激光照射装置(Quantronix公司制、商品名Osprey 355-2-0)照射YVO4激光(波长355nm),将未烧结硅粒子膜中的硅粒子进行熔融和烧结制成掺杂剂注入层,由此获得基材以及掺杂剂注入层的层叠体。
这里,照射的YVO4激光是截面为直径73μm的圆形,将其在基材上扫描,由此在氩气气氛中将硅粒子熔融并烧结。激光照射条件为,照射能量250mJ/(cm2・shot)、照射次数20次,以及每次照射的照射时间为30纳秒。
(评价-SEM分析)
将制作的层叠体的表面形态通过FE-SEM(电场放射型扫描电子显微镜)(日立ハイテクノロジーズ制、S5200型)进行观察的结果示于图9。由该观察结果可理解为掺杂剂注入层与基材一体化。
(评价-TEM分析)
将制作的层叠体的表面形态通过透射电子显微镜(TEM)(日本电子制、JEM2010)进行观察的结果示于图10。另外,将图10中B-1~B-4所示的部位放大示于图11~14中。由该观察结果可理解为,掺杂剂注入层与基材一体化,且掺杂剂注入层的晶体取向和硅基材的晶体取向相同。
(评价-电子衍射分析)
将制作的层叠体的表面形态通过电子衍射分析(日本电子制、JEM2010付属功能)进行观察的结果示于图16~22。这里,图16~22分别是对图15所示的FE-SEM侧面截面照片中编号1~7所示部位的电子衍射分析结果。由该观察结果可理解为,掺杂剂注入层与基材一体化,且掺杂剂注入层的晶体取向和硅基材的晶体取向相同。
(评价-Dynamic SIMS测定)
使用CAMECA IMS-7f进行制作的太阳能电池的Dynamic SIMS(动态二次离子质量分析)。测定条件为,一次离子源O2+、一次加速电压:3.0kV、检测区域30μmΦ。Dynamic SIMS的结果示于图A23。由该观察结果可理解为,基材通过掺杂剂注入层、通过来源于掺杂剂注入层的p型或n型掺杂剂而被掺杂。
具体而言,掺杂浓度为,从掺杂剂注入层的表面到0.1μm深度中为约1×1021atoms/cm3,且从掺杂剂注入层的表面到0.3μm、特别是0.2μm的深度中为1×1019atoms/cm3~1×1020atoms/cm3的范围内。
(评价-SCM测定)
使用扫描电容式显微镜(日本ビーコ公司制 nanoscope IV)进行制作的层叠体的SCM(扫描电容式显微镜)测定。测定条件为,短针曲率半径20~40nm、测定范围2×2μm、扫描速度1.0Hz。SCM的结果示于图24。该观察结果确认了,掺杂剂掺杂于基材,另外在掺杂的区域形成了p层,进一步地确认了在基材部分的n层的区域与通过掺杂形成的p层的p-n接合界面形成了空乏层。由此,可理解为硼通过利用激光的光照射而注入到掺杂剂注入层。
(评价-载流子捕获)
对涂布了硅粒子分散体的面,使用溅射装置形成IZO薄膜(200nm),进一步,使用蒸镀装置对背面形成Ag电极,制作图25所示的太阳能电池。
使用太阳模拟器(朝日分光制、HAL-320)进行制作的太阳能电池的I-V(电流-电压)特性评价。在IZO电极间施加-100~500mV的可变电压,调查流通于电极间的电流的变化。将该太阳能电池的I-V(电流-电压)特性评价的结果示于表A1以及图26。由该观察结果可理解为,掺杂剂注入层与基材一体化,且掺杂剂注入层与基材的界面中载流子未被有意地捕获。
〈实施例A2〉
(磷(P)掺杂硅粒子的制作)
硅粒子,以单硅烷(SiH4)气体为原料,通过使用二氧化碳(CO2)激光的激光热分解(LP:Laser Pyrolysis)法来制作。此时,将PH3气体与SiH4气体一起导入,得到磷掺杂硅粒子。
得到的磷掺杂硅粒子的掺杂浓度为1×1021atoms/cm3。另外,得到的磷掺杂硅粒子的平均一次粒径为约8.0nm(最大粒径16nm、最小粒径4nm),分散的值为4.3nm。另外,得到的磷掺杂硅粒子的结晶度为12%。
(分散体的制备)
将如上述那样获得的磷掺杂硅粒子在异丙醇(IPA)中进行超声波分散,得到固体成分浓度1wt%的硅粒子分散体。
(基材的准备)
将硼掺杂硅基材(厚度280μm、比电阻1~5Ωcm)在丙酮以及异丙醇中各5分钟进行超声波洗涤,在5%氟化氢水溶液中进行10分钟氧化膜除去,然后用洗涤液(Frontier Cleaner(关东化学制))进行颗粒除去,准备洁净化的基材。
(涂布)
与实施例A1同样地操作,在基材上涂布硅粒子分散体。
(干燥)
与实施例A1同样地操作,形成未烧结硅粒子膜。但是这里所得到的未烧结硅粒子膜的膜厚为100nm。
(光照射)
接着,对该未烧结硅粒子膜,使用激光照射装置(Quantronix公司制、商品名Osprey 355-2-0)照射YVO4激光(波长355nm),将未烧结硅粒子膜中的硅粒子进行熔融和烧结制成掺杂剂注入层,由此得到基材以及掺杂剂注入层的层叠体。
这里,照射的YVO4激光是截面为直径73μm的圆形,将其在基材上扫描,由此在氩气气氛中烧结硅粒子。激光照射条件为,照射能量400mJ/(cm2・shot)、照射次数20次,以及每次照射的照射时间30纳秒。
(评价-SEM分析)
将通过FE-SEM(日立ハイテクノロジーズ制、S5200型)观察制作的层叠体的表面形态而得到的结果示于图27。由该观察结果可理解为掺杂剂注入层与基材一体化。
(评价-Dynamic SIMS测定)
使用CAMECA IMS-7f进行制作的层叠体的Dynamic SIMS测定。测定条件为,一次离子源O2+、一次加速电压:10.0kV、检测区域60μmΦ。Dynamic SIMS的结果示于图28。由该观察结果可理解为,基材通过掺杂剂注入层、通过来源于掺杂剂注入层的p型或n型掺杂剂而被掺杂。
具体而言,掺杂浓度,在从掺杂剂注入层的表面到0.1μm的深度中为1×1020atoms/cm3~1×1021atoms/cm3的范围内,且在从掺杂剂注入层的表面到0.3μm、特别是0.2μm的深度中为1×1018atoms/cm3~1×1019atoms/cm3的范围内。
(评价-SCM测定)
使用扫描电容式显微镜(日本ビーコ公司制 nanoscope IV)进行制作的层叠体的SCM测定。测定条件为,短针曲率半径20~40nm、测定范围2×2μm、扫描速度1.0Hz。SCM的结果示于图29。由该观察结果可确认到,掺杂剂掺杂于基材,另外在掺杂的区域形成了n层,进一步确认到在基材部分的n层的区域与通过掺杂形成的n层的p-n接合界面形成了空乏层。由此,可理解为磷通过利用激光的光照射被注入到硅粒子分散体。
(评价-载流子捕获)
对涂布了硅粒子分散体的面,使用溅射装置形成IZO薄膜(200nm),进一步使用蒸镀装置对背面形成Ag电极,制作图30所示的太阳能电池。
使用太阳模拟器(朝日分光制、HAL-320)进行制作的太阳能电池的I-V(电流-电压)特性评价。在IZO电极间施加-100~500mV的可变电压,调查流通于电极间的电流的变化。该太阳能电池的I-V(电流-电压)特性评价的结果示于表A1以及图31。由该观察结果可理解为,掺杂剂注入层与基材一体化,且掺杂剂注入层与基材的界面中载流子未被有意捕获。
〈比较例1〉
(磷(P)掺杂硅粒子)
使用平均一次粒径为约20.0nm(最大粒径42nm、最小粒径7nm)、粒径分布的分散35.5nm的磷掺杂硅粒子。该磷掺杂硅粒子的结晶度为49%。
(分散体的调整)
将上述磷掺杂硅粒子在异丙醇(IPA)中进行超声波分散,得到固体成分浓度2wt%的硅粒子分散体。
(基材的准备)
与实施例A2同样地操作,准备洁净化的硼掺杂硅基材。
(涂布)
与实施例A1和2同样地操作,在基材上涂布硅粒子分散体。
(干燥)
与实施例A1和2同样地操作,形成未烧结硅粒子膜。但是这里所得到的未烧结硅粒子膜的膜厚为300nm。
(光照射)
接着,对该未烧结硅粒子膜,使用激光照射装置(Quantronix公司制、商品名Osprey 355-2-0)照射YVO4激光(波长355nm),将未烧结硅粒子膜中的硅粒子进行熔融和烧结制成掺杂剂注入层,由此得到基材以及掺杂剂注入层的层叠体。
这里,照射的YVO4激光是截面为直径73μm的圆形,将其在基材上扫描,由此在氩气气氛中烧结硅粒子。激光照射条件为,照射能量250mJ/(cm2・shot)、照射次数30次,以及每次照射的照射时间30纳秒。
(评价-SEM分析)
将通过FE-SEM(日立ハイテクノロジーズ制、S5200型)观察制作的层叠体的表面形态而得到的结果示于图32。由该观察结果可理解为,掺杂剂注入层的硅粒子维持了其形态,掺杂剂注入层未与基材一体化。
(评价-载流子捕获)
对涂布了硅粒子分散体的面,使用溅射装置形成IZO薄膜(200nm),进一步使用蒸镀装置对背面形成Ag电极,制作图30所示的太阳能电池。
使用太阳模拟器(朝日分光制、HAL-320)进行制作的太阳能电池的I-V(电流-电压)特性评价。在IZO电极间施加-100~500mV的可变电压,调查流通于电极间的电流的变化。该太阳能电池的I-V(电流-电压)特性评价的结果示于表A1以及图33。
[表1]
〈实施例A3〉
(磷(P)掺杂硅粒子的制作)
硅粒子,以单硅烷(SiH4)气体为原料,通过使用二氧化碳(CO2)激光的激光热分解(LP:Laser Pyrolysis)法来制作。此时,将PH3气体与SiH4气体一起导入,得到磷掺杂硅粒子。
得到的磷掺杂硅粒子的掺杂浓度为1×1021atoms/cm3。另外,得到的磷掺杂硅粒子的平均一次粒径为约7.0nm。
(分散体的制备)
将如上述那样获得的磷掺杂硅粒子在异丙醇(IPA)中进行超声波分散,得到固体成分浓度2wt%的硅粒子分散体。
(基材的准备)
将磷(P)掺杂硅基材(厚度280μm、比电阻5Ωcm以下)在丙酮以及异丙醇中进行各5分钟的超声波洗涤,用洗涤液(Frontier Cleaner、关东化学制)进行颗粒除去,然后,在5%氟化氢水溶液中用10分钟进行氧化膜除去,准备洁净化的基材。
(涂布)
将硅粒子分散体在基材上滴落数滴,以500rpm经过5秒钟、然后以4000rpm经过10秒钟进行旋转涂布,由此在基材上涂布硅粒子分散体。
(干燥)
与实施例A1同样地操作,形成未烧结硅粒子膜。但是这里所得到的未烧结硅粒子膜的膜厚为200nm。
(光照射)
接着,对该未烧结硅粒子膜,使用激光照射装置(Quantronix公司制、商品名Osprey 355-2-0),在氩气气氛下照射YVO4激光(波长355nm),将未烧结硅粒子膜烧结制成掺杂剂注入层,由此得到基材以及掺杂剂注入层的层叠体。
对基材背面也同样地进行分散体的涂布、干燥、光照射,在基材背面形成掺杂剂注入层。
这里,照射的YVO4激光是截面为直径100μm的圆形,将其在基材上扫描,由此在氩气气氛中将硅粒子熔融并烧结。激光照射条件为,照射能量500mJ/(cm2・shot)、照射次数20次,以及照射时间30纳秒/shot。
(评价-寿命(ライフタイム)测定)
将制作的层叠体的寿命通过寿命测定装置(SEMILAB、WT-2000)进行观察。
根据此,相对于洗涤后未处理的硅基材的寿命为9μ秒,两面堆积了掺杂剂注入层的硅基材的寿命为107μ秒。由该测定结果可理解为,通过使用硅粒子分散体在硅基材的表面形成掺杂剂注入层,寿命提高。
(评价-Dynamic SIMS分析)
使用CAMECA IMS-7f进行具有掺杂剂注入层的硅基材的SIMS(动态二次离子质量分析)。测定条件为,一次离子源O2+、一次加速电压:3.0kV、检测区域30μmΦ。
SIMS的结果示于图35。由该观察结果可理解为,高掺杂剂注入层在硅基材表面形成。具体而言,掺杂浓度,在从掺杂剂注入层的表面到0.1μm的深度中为1×1020atoms/cm3以上,且在从掺杂剂注入层的表面到0.3μm、特别是0.2μm的深度中为1×1016atoms/cm3以下。
(评价-SEM分析)
将制作的层叠体的表面形态通过FE-SEM(电场放射型扫描电子显微镜)(日立ハイテクノロジーズ制、S5200型)进行观察的结果示于图36。由该观察结果可理解为掺杂剂注入层与基材一体化。
(评价-TEM分析)
将制作的层叠体的表面形态通过透射电子显微镜(TEM)(日本电子制、JEM2010)进行观察的结果示于图37。另外,将图37中A-1~A-4所示的部位放大示于图38~41中。由该观察结果可理解为,掺杂剂注入层与基材一体化,且掺杂剂注入层的晶体取向和硅基材的晶体取向相同。
(评价-电子衍射分析)
将制作的层叠体的表面形态通过电子衍射分析(日本电子制、JEM2010付属功能)进行观察的结果示于图43以及44。这里,图43以及44分别为,图42所示的FE-SEM侧面截面照片中编号1~2所示的部位的电子衍射分析结果。由该观察结果可理解为,掺杂剂注入层与基材一体化,且掺杂剂注入层的晶体取向和硅基材的晶体取向相同。
〈比较例2〉
光照射后,用灯加热装置(アルバック理工、MILA-5000)在1000℃下进行20分钟热处理,除此以外与实施例A1同样地操作,进行具有掺杂剂注入层的硅基材的制作。
(评价-寿命测定)
将制作的层叠体的寿命通过寿命测定装置(SEMILAB、WT-2000)进行观察。
根据此,相对于洗涤后未处理的硅基材的寿命为9μ秒,两面堆积了掺杂剂注入层的硅基材的寿命为1.1μ秒。由该测定结果可理解为,若通过热处理来自掺杂剂注入层的掺杂剂进行扩撒,则寿命降低。
(评价-Dynamic SIMS分析)
使用CAMECA IMS-7f进行具有掺杂剂注入层的硅基材的SIMS(动态二次离子质量分析)。测定条件为,一次离子源O2+、一次加速电压:3.0kV、检测区域30μmΦ。
SIMS的结果示于图44。由该观察结果可理解为,与实施例A1相比,通过热处理来自掺杂剂注入层的掺杂剂进行扩撒。具体而言,掺杂浓度在从掺杂剂注入层的表面到0.1μm和0.2μm的深度的任一者中都在1×1020atoms/cm3~1×1021atoms/cm3的范围内。
《《第2本发明》》
〈实施例B1〉
(硅粒子分散体的制备)
以SiH4气体和PH3气体为原料,通过使用CO2激光的激光热分解(LP:Laser Pyrolysis)法制作磷(P)掺杂硅粒子。得到的磷掺杂硅粒子的平均一次粒径为约7nm、最小粒径4nm、粒径分布的分散为3nm2、掺杂浓度为1×1021原子/cm3。将该磷掺杂硅粒子在异丙醇(IPA)(沸点:约82℃)中进行超声波分散,得到固体成分浓度2wt%的磷掺杂硅粒子分散体。
(基材的准备)
将硼(B)掺杂硅基材(厚度280μm、比电阻5Ωcm以下)在丙酮以及异丙醇中进行各5分钟的超声波洗涤,在5%氟化氢水溶液中用10分钟进行氧化膜除去,然后用洗涤液(Frontier Cleaner、关东化学制)进行颗粒除去,准备洁净化的基材。
(涂布)
将磷掺杂硅粒子分散体滴落在基材上数滴,以500rpm经过5秒钟、然后以4000rpm经过10秒钟进行旋转涂布,由此在基材上涂布硅粒子分散体。
(干燥)
将涂布了磷掺杂硅粒子分散体的基材在70℃的热板上干燥,由此除去作为硅粒子分散体中的分散介质的异丙醇,由此形成由硅粒子形成的干燥硅粒子膜(膜厚200nm)。
(干燥硅薄膜的烧成)
将干燥硅薄膜在氩气气氛下在1气压以及600℃下进行1小时热处理,除去脱离性气体,由此形成未烧结硅薄膜。
(光照射)
接着,对该未烧结硅粒子膜,使用激光照射装置(Quantronix公司制、商品名Osprey 355-2-0),在氩气气氛下照射YVO4激光(波长355nm),将未烧结硅粒子膜中的硅粒子烧结,得到半导体硅膜。
这里,照射的YVO4激光是截面为直径73μm的圆形,将其在基材上扫描,由此烧结硅粒子。激光照射条件为,照射能量500mJ/(cm2・shot)、照射次数20次、以及照射时间30纳秒/shot。
(评价1-脱离气体分析)
对干燥硅粒子薄膜、即在通过热处理除去脱离性气体之前的硅粒子膜,通过升温脱离气体分析(TDS:Thermal Desorption Spectroscopy)进行分析。具体而言,将干燥硅粒子薄膜在非活性气体(氦气体)气氛下以10℃/min从50℃升温至800℃,通过GC-MS(气相色谱-质量分析)分析脱离气体。这里,分析时的压力为1气压。
对于脱离气体的定量,制作标准曲线来计算出。需要说明的是,对于硅化合物,用八甲基环四硅氧烷(オクタメチルソクロテトラシロキサン)制作标准曲线,对于其它,用甲苯制作标准曲线(标准曲线)。
将该升温脱离气体分析的结果示于图47。该图47示出,在到约500℃左右的温度下,观察到脱离气体,但在比其高的温度下,脱离气体未被实质性地观察到。需要说明的是,图47中,超过520℃温度中,测定值不为0、为恒定的约5×106,这是由于背景值(バックグランド値)的影响,这表明来自样品的脱离气体未被实质性地观察到。
另外,通过升温脱离气体分析将脱离的气体大致以各脱离温度进行分类则得到下述表B1所示的结果。
[表2]
由该表B1可理解为,来源于作为溶剂的异丙醇的脱离性气体在约250℃~约470℃的温度范围脱离。需要说明的是,表B1中的“产生量”为脱离性气体与硅粒子膜的质量的质量比。
需要说明的是,使用的热分解炉为PY-2020iD型双照射裂解炉(フロンティア・ラボ),另外使用的GC-MS(气相色谱-质量分析)装置为HP5973(アジレント・テクノロジーズ公司)。
(评价2-太阳能电池性能)
对进行光照射制作的半导体硅膜,使用溅射装置,形成作为透明电极的氧化铟-锌(IZO)薄膜(200nm),对基材侧,使用蒸镀装置形成银(Ag)薄膜(200nm),制作图48所示的太阳能电池。
这里,如图48所示,该太阳能电池(B200)中,在硼(B)掺杂硅基材(B210)上层叠有掺杂了磷(P)的半导体硅膜(B220)。另外,该太阳能电池(B200)中,在掺杂了磷(P)的半导体硅膜(B220)侧层叠有作为透明电极的氧化铟-锌(IZO)薄膜(B232),在硼(B)掺杂硅基材(B210)上层叠有作为电极的银(Ag)薄膜(B234)。
使用太阳模拟器(朝日分光制、HAL-320)进行制作的太阳能电池的电流-电压(I-V)特性评价。对电极间施加-100~500mV的可变电压,调查流通于电极间的电流的变化。将该太阳能电池的电流-电压(I-V)特性评价的结果示于表B2以及图49。
〈比较例B1〉
除了不进行未烧结硅薄膜的热处理以外,与实施例B1同样地操作,制作太阳能电池。将该太阳能电池的I-V特性评价的结果示于表B2以及图50。
[表3]
Figure 453658DEST_PATH_IMAGE004
若将实施例B1的太阳能电池与比较例B1的太阳能电池进行比较,则实施例B1的太阳能电池具有作为太阳能电池的显著优异的特性。
《《第3本发明》》
〈实施例C1〉
(硅粒子分散体的制备)
以SiH4气体和PH3气体为原料,通过使用CO2激光的激光热分解(LP:Laser Pyrolysis)法制作磷(P)掺杂硅粒子。得到的磷掺杂硅粒子的平均一次粒径为约15nm、粒径分布的分散为38nm2、掺杂浓度为1×1021原子/cm3。将该磷掺杂硅粒子在异丙醇(IPA)中进行超声波分散,得到固体成分浓度3wt%的磷掺杂硅粒子分散体。
(基材的准备)
将硼(B)掺杂硅基材(厚度200μm、比电阻3Ωcm以下)在丙酮以及异丙醇中进行各5分钟的超声波洗涤,在5%氟化氢水溶液中用10分钟进行氧化膜除去,然后用洗涤液(Frontier Cleaner、关东化学制)进行颗粒除去,准备洁净化的基材。
(涂布)
将磷掺杂硅粒子分散体滴落在基材上数滴,以500rpm经过5秒钟、然后以4000rpm经过10秒钟进行旋转涂布,由此在基材上涂布硅粒子分散体。
(干燥)
将涂布了磷掺杂硅粒子分散体的基材在70℃的热板上干燥,由此除去作为硅粒子分散体中的分散介质的异丙醇,由此形成包含硅粒子的未烧结硅粒子膜(膜厚300nm)。
(光照射)
接着,对该未烧结硅粒子膜,使用激光照射装置(Quantronix公司制、商品名Osprey 355-2-0),在氩气气氛下照射YVO4激光(波长355nm),将未烧结硅粒子膜中的硅粒子烧结,得到第1半导体硅膜。
这里,照射的YVO4激光是截面为直径73μm的圆形,将其在基材上扫描,由此烧结硅粒子。激光照射条件为,照射能量200mJ/(cm2・shot)、照射次数30次,以及照射时间30纳秒/shot。
(第2次的涂布、干燥以及光照射)
对如上述那样获得的第1半导体硅膜,如上述那样反复进行磷掺杂硅粒子分散体的涂布和干燥、以及光照射,得到第2半导体硅膜。
(评价1-表面形态观察)
将制作的第2半导体硅膜的表面形态通过电场放射型扫描电子显微镜(FE-SEM)(日立ハイテクノロジーズ制、S5200型)进行观察。该表面形态观察结果示于图52。由图52观察到,该半导体硅膜由在短轴方向邻接的多个细长硅粒子形成。
另外,由图52观察到,细长硅粒子的实质部分具有240nm以上的短轴径,以及细长硅粒子的实质部分具有大于1.1的高宽比。
(评价2-太阳能电池性能)
对具有制作的第2半导体硅膜的基板的两面,使用溅射装置,形成作为透明电极的氧化铟-锌(IZO)薄膜(200nm),制作如图53所示的太阳能电池。
这里,如图53所示,该太阳能电池(C200)中,在硼(B)掺杂硅基材(C210)上层叠有掺杂了磷(P)的半导体硅膜(C220),在其两面层叠有作为透明电极的氧化铟-锌(IZO)薄膜(C232以及C234)。
使用太阳模拟器(朝日分光制、HAL-320)进行制作的太阳能电池的电流-电压(I-V)特性评价。对电极间施加-100~500mV的可变电压,调查流通于电极间的电流的变化。将该太阳能电池的电流-电压(I-V)特性评价的结果示于图54。
〈参考例1〉
(第1半导体硅膜的制作)
除了使用粒径分布的分散为52nm2的硅粒子以外,与实施例C1实质上同样地操作,仅得到第1半导体硅膜。即,这里仅进行一次硅粒子分散体的涂布和干燥、以及光照射。
(评价-表面形态观察)
将制作的第1半导体硅膜的表面形态与实施例C1同样地进行观察。将该表面形态观察结果示于图55。由图55确认到,该半导体硅膜由多个烧结硅粒子构成。
〈参考例2〉
(第1半导体硅膜的制作)
除了使用粒径分布的分散为3nm2的硅粒子以外,与实施例C1实质上同样地操作,仅得到第1半导体硅膜。即,这里仅进行一次硅粒子分散体的涂布和干燥、以及光照射。
(评价-表面形态观察)
将制作的第1半导体硅膜的表面形态与实施例C1同样地进行观察。将该表面形态观察结果示于图56。由图56观察到,该半导体硅膜具有比较平坦的表面。
需要说明的是,由使用了粒径分布的分散为52nm2的硅粒子的参考例1、与使用了粒径分布的分散为3nm2的硅粒子的参考例2的比较可观察到,使用了分散比较大的硅粒子的参考例1的各个烧结硅粒子相对在纵向上生长。可理解为,这样的相对在纵向上生长的烧结硅粒子,由于在本发明的方法中作为第1半导体硅膜使用,最终得到多个细长硅粒子在短轴方向邻接而成的半导体硅膜,因而优选。
《《第4本发明》》
〈实施例D1〉
(硅粒子分散体的制备)
以SiH4气体和PH3气体为原料,通过使用CO2激光的激光热分解(LP:Laser Pyrolysis)法制作磷(P)掺杂硅粒子。得到的磷掺杂硅粒子的平均一次粒径为约7nm。将该磷掺杂硅粒子在异丙醇(IPA)中进行超声波分散,得到固体成分浓度2wt%的磷掺杂硅粒子分散体。
(基材的准备)
将硼(B)掺杂硅基材(厚度280μm、比电阻5Ωcm以下)在丙酮以及异丙醇中进行各5分钟的超声波洗涤,用洗涤液(Frontier Cleaner、关东化学制)进行颗粒除去,然后,在5%氟化氢水溶液中用10分钟除去氧化层,准备洁净化的基材。
(非晶硅层的形成)
对洗涤后的基材,通过溅射装置形成非晶硅层。溅射条件为,压力4×10-3Torr、电容器300pf、Ar流量100sccm、电力300W、溅射时间20分钟(厚度150nm)。
(硅粒子层的形成)
将磷掺杂硅粒子分散体在形成有非晶硅层的基材上滴落数滴,以500rpm经过5秒钟、然后以4000rpm经过10秒钟进行旋转涂布,由此在非晶硅层上涂布硅粒子分散体。
将涂布了磷掺杂硅粒子分散体的基材在70℃的热板上干燥,由此除去作为硅粒子分散体中的分散介质的异丙醇,由此在非晶硅层上形成具有硅粒子层(厚度200nm)的未处理层叠体。
(光照射)
接着,对未处理层叠体,使用激光照射装置(Quantronix公司制、商品名Osprey 355-2-0),在氩气气氛下照射YVO4激光(波长355nm),进行烧成,得到具有复合硅层的半导体层叠体。
这里,照射的YVO4激光是截面为直径100μm的圆形,将其在基材上扫描,由此处理未处理层叠体得到复合硅膜。激光照射条件为,照射能量500mJ/(cm2・shot)、照射次数20次,以及照射时间30纳秒/shot。
(评价-表面形态观察)
通过电场放射型扫描电子显微镜(FE-SEM)(日立ハイテクノロジーズ制、S5200型)观察制作的复合硅层的表面形态。该表面形态观察结果示于图58。由图58观察到,该复合硅层具有平坦的表面。具体而言,该复合硅层的凸部的高度、即以平坦部为基准的凸部的高度为50nm左右。
〈比较例1〉
除了不进行非晶硅层的形成、即仅使用硅粒子层以外,与实施例D1实质上同样地操作,得到半导体层叠体。
(评价-表面形态观察)
将制作的硅粒子来源的硅层的表面形态与实施例D1同样地进行观察。该表面形态观察结果示于图59。由图59观察到,该硅层与实施例D1的图58相比未被平坦化。具体而言,该硅层的凸部的高度、即以平坦部为基准的凸部的高度为100nm以上。但是,该硅层不具有明确的平坦部,因此难以进行准确的凸部高度评价。
《《第5本发明》》
〈实施例E1〉
(硅粒子分散体的制备)
硅粒子,以SiH4气体为原料,通过使用CO2激光的激光热分解(LP:Laser Pyrolysis)法来制作。得到的硅粒子的平均一次粒径为约7nm。将该硅粒子在异丙醇(IPA)中进行超声波分散,得到固体成分浓度3wt%的硅粒子分散体。
(基材的准备)
将磷(P)掺杂硅基材(オプトスター公司制、比电阻0.005Ωcm以下)在丙酮以及异丙醇中以各5分钟进行超声波洗涤。然后,通过化学气相沉积法(CVD:Chemical Vapor Deposition)在该基材表面成膜膜厚500nm的硅氮化物膜。
(硅粒子分散体的涂布)
将硅粒子分散体在基材上滴落数滴,以500rpm经过5秒钟、然后以4000rpm经过10秒钟进行旋转涂布,由此在基材上涂布硅粒子分散体。
(硅粒子分散体的干燥)
将涂布了硅粒子分散体的基材在70℃的热板上干燥,由此除去作为硅粒子分散体中的分散介质的异丙醇,由此形成包含硅粒子(平均一次粒径约7nm)的未烧结硅粒子膜(膜厚300nm)。
(光照射)
接着,对该未烧结硅粒子膜,使用激光照射装置(Quantronix公司制、商品名Osprey 355-2-0)照射YVO4激光(波长355nm),使未烧结硅粒子膜中的硅粒子烧结,由此制作半导体硅膜。激光照射条件为,照射能量200mJ/(cm2・shot)、照射次数20次、每次照射的照射时间为30纳秒。
得到的层叠体的结构示于图60。该图60中示出,在磷(P)掺杂硅基材(Si(P))上依次层叠硅氮化物膜(Si3N4)以及半导体硅膜(Si)。
(评价)
将制作的半导体硅膜的表面通过FE-SEM(电场放射型扫描电子显微镜、S-5200型、日立ハイテクノロジーズ制)进行观察。结果示于图62(a)。
〈实施例E2〉
除了将基材设为硅碳化物单晶基材(オプトスター公司制、基材厚度500μm、比电阻0.01~0.03Ωcm),以及将激光照射能量设为300mJ/(cm2・shot)以外,与实施例E1同样操作,制作半导体硅膜。
与实施例E1同样地将半导体硅膜的表面通过FE-SEM进行观察。结果示于图62(b)。
〈实施例E3〉
制造图61所示的底栅顶接触结构的场效应晶体管(FET),评价电特性。
(硅粒子分散体的制备)
通过与实施例E1同样的方法得到硅粒子分散体。
(基材的准备)
将带有热氧化硅膜(SiO2)(厚度1000nm)的磷(P)掺杂硅基材(オプトスター公司制、比电阻0.005Ωcm以下)在丙酮以及异丙醇、酸系洗涤液(商品名フロンティアクリーン、关东化学制)中以各5分钟进行超声波洗涤。然后,通过化学气相沉积法(CVD:Chemical Vapor Deposition),在该基材表面成膜膜厚60nm的硅氮化膜。
(硅粒子分散体的涂布和干燥)
除了未烧结硅膜的膜厚为250nm以外,通过与实施例E1同样的方法进行硅粒子分散体的涂布和干燥。
(光照射)
接着为了未烧结硅膜的烧结,通过与实施例E1同样的方法进行光照射。
(通过P离子注入的高浓度磷掺杂硅层的形成)
在市售的离子注入装置中,在加速能量20KeV、磷(P)剂量4.0×1015atms/cm2、注入时间5620sec、旋转速度0.6rps、基材温度室温下、对半导体硅膜进行P离子注入,形成高浓度磷掺杂硅层。然后,在加热炉内在氮气气氛下以1000℃进行3分钟的活性化退火处理(活性化アニール処理)。
(通过电子束蒸镀法的Al电极形成)
然后,在市售的电子束蒸镀装置中,将铝的源电极以及漏电极在高浓度磷掺杂硅层上形成。铝的源电极以及漏电极的膜厚为100nm。
将得到的FET(场效应晶体管)的结构示于图61。该图61中示出,在带有热氧化硅膜(SiO2)膜的磷(P)掺杂硅基材(Si(P))上依次层叠硅氮化物膜(Si3N4)、半导体硅膜(Si)、以及铝的源电极以及漏电极(Al),并且在源电极以及漏电极(Al)的下侧区域中,半导体硅膜(Si)形成高浓度磷(P)掺杂硅区域(Si(P))。
(评价)
使用半导体特性评价装置(KEITHLEY公司制、商品名2636A型2chシステムソースメータ)进行制作的FET的电特性评价。在对铝的源电极以及漏电极间施加20~50左右的一定电压的状态下,对作为栅(ゲート)的磷(P)掺杂硅基材施加-50~50V的可变电压,调查流通于源电极以及漏电极间的电流(漏极电流)对门极电压的响应性。测定进行5次。其结果,确认了载流子迁移率(平均值)为5.5×10-2cm2/Vs。
将该FET的传达特性示于图63,输出特性示于图64。
〈比较例1〉
作为基材,使用带有热氧化硅膜(SiO2)的磷(P)掺杂硅基材(オプトスター公司制、比电阻0.005Ωcm以下)、不使用硅氮化膜(Si3N4)、将照射能量由200mJ/(cm2・shot)变更为160mJ/(cm2・shot),除此以外与实施例E1同样地操作,制作半导体硅膜。
与实施例E1同样地通过FE-SEM观察半导体硅膜的表面。结果示于图62(c)。若与关于实施例E1和2的图62(a)以及(b)进行比较,则可理解为,在比较例1的图62(c)中,尽管照射能量小,硅粒子的凝集也进行而粗大化,半导体硅膜变得不连续。
《《第6本发明》》
以下,实施例F1~5中,制造图67所示的底栅/底接触结构的场效应晶体管(FET),另外实施例F6~8中,制造图68所示的底栅/底接触结构的场效应晶体管(FET)。
〈实施例F1〉
(硅粒子分散体的制备)
硅粒子,以SiH4气体为原料,通过使用CO2激光的激光热分解(LP:Laser Pyrolysis)法进行制作。得到的硅粒子的平均一次粒径为约20nm。将该硅粒子在异丙醇(IPA)中进行超声波分散,得到固体成分浓度3wt%的硅粒子分散体。
(基材的准备)
将带有SiO2(1000nm)的磷(P)掺杂硅基材(オプトスター公司制、比电阻0.005Ωcm以下)在丙酮以及异丙醇中进行各5分钟的超声波洗涤,然后用30分钟进行紫外线(UV)-臭氧洗涤,准备洁净化的基材。
然后,使用电阻加热式的真空蒸镀装置,对基材真空蒸镀银,形成用于FET的源电极和漏电极(沟道(チャネル)长50μm以及沟道宽1.5mm)。
(硅粒子分散体的涂布)
将硅粒子分散体在基材上滴落数滴,以500rpm经过5秒钟、然后以4000rpm经过10秒钟进行旋转涂布,由此在基材上涂布硅粒子分散体。
(硅粒子分散体的干燥)
将涂布了硅粒子分散体的基材在70℃的热板上干燥,由此除去作为硅粒子分散体中的分散介质的异丙醇,由此形成包含硅粒子(平均一次粒径约20nm)的未烧结硅粒子膜(膜厚300nm)。
(光照射)
接着,对该未烧结硅粒子膜,使用激光照射装置(Quantronix公司制、商品名Osprey 355-2-0)照射YVO4激光(波长355nm),使未烧结硅粒子膜中的硅粒子烧结,由此制作图67所示的FET。
接着,对该未烧结硅粒子膜,使用激光照射装置(Quantronix公司制、商品名Osprey 355-2-0)照射YVO4激光(波长355nm),使未烧结硅粒子膜中的硅粒子烧结,由此制作图67所示的FET。
(评价)
使用半导体特性评价装置(KEITHLEY公司制、商品名2636A型2chシステムソースメータ)进行制作的FET的电特性评价。在对银的源电极和漏电极间施加10~50V左右的一定电压的状态下,对作为栅的磷(P)掺杂硅基材施加-50~50V的可变电压,调查流通于源电极和漏电极间的电流(漏极电流)对门极电压的响应性。该FET的电特性评价的结果示于表F1。
〈实施例F2〉
除了将硅粒子分散体的固体成分浓度设为1wt%,由此使未烧结硅膜的厚度为100nm,以及将光照射如以下这样进行以外,与实施例F1同样地操作,制作图67所示的FET。该FET的电特性评价的结果示于表F1。
(光照射)
该实施例中使用的YVO4激光(波长355nm)是截面为宽72μm以及长度130μm的椭圆形,将其在基材上扫描,由此在氩气气氛中烧结硅粒子。激光照射条件为,照射能量75mJ/(cm2・shot)、照射次数33次,以及每次照射的照射时间30纳秒。
〈实施例F3〉
除了将光照射时的照射能量设为105mJ/(cm2・shot)以外,与实施例F2同样地操作,制作图67所示的FET。该FET的电特性评价的结果示于表F1。
〈实施例F4〉
除了将光照射时的照射能量设为104mJ/(cm2・shot),以及将光照射后的半导体硅膜如下述这样进一步处理以外,与实施例F2同样地操作,制作图67所示的FET。该FET的电特性评价的结果示于表F1。
(光照射后的半导体硅膜的进一步处理)
在光照射后的半导体硅膜上,将固体成分浓度1wt%的硅粒子分散体滴落数滴,以500rpm经过5秒钟、然后以4000rpm经过10秒钟进行旋转涂布,涂布硅粒子分散体。然后,将硅粒子分散体在70℃的热板上干燥,再次以104mJ/(cm2・shot)的照射能量进行光照射。
〈实施例F5〉
除了将进行光照射的气氛设为含有约2%氢(H2)的氮(N2)气氛、照射能量设为104mJ/(cm2・shot)以外,与实施例F2同样操作,制作图67所示的FET。该FET的电特性评价的结果示于表F1。
〈实施例F6〉
(硅粒子分散体的制备)
将固体成分浓度设定为1wt%,除此以外与实施例F1同样地操作,得到硅粒子分散体。
(基材的准备)
将带铟锌氧化物(IZO)电极的耐热性聚碳酸酯基材(帝人株式会公司制、SS120-B30、玻璃化转变温度:215℃)用30分钟进行紫外线(UV)-臭氧洗涤,准备洁净化的基材。
然后,在该基材上,制作为FET的栅绝缘膜的甲基倍半硅氧烷(MSQ)膜。具体而言,将在丙二醇单甲基醚醋酸酯(PGMEA)中溶解MSQ而成的固体成分浓度30wt%的溶液(Honeywell公司制、商品名PTS R-6)在带有IZO电极的聚碳酸酯基材上滴落数滴,以500rpm经过5秒钟、然后以3200rpm经过20秒钟进行旋转涂布,然后其后,在炉中在80℃下经过5分钟、然后在大气中在180℃下经过30分钟进行加热和干燥,得到MSQ膜。MSQ膜的膜厚为800nm。
然后,与实施例F1同样地操作,对基材真空蒸镀银,形成用于FET的源电极和漏电极。
(硅粒子分散体的涂布和干燥)
与实施例F1同样地操作,对基材涂布硅粒子分散体,然后干燥。其中,该实施例中,得到的未烧结硅粒子膜的膜厚为100nm。
(光照射)
接着、与实施例F1同样地操作,进行光照射,制作图68所示的FET。
其中,这里,照射的YVO4激光是截面为宽72μm以及长度130μm的椭圆形,将其在基材上扫描,由此在氩气气氛中烧结硅粒子。激光照射条件为,照射能量75mJ/(cm2・shot)、照射次数33次,以及每次照射的照射时间30纳秒。
(评价)
该FET的电特性评价的结果示于表F1。
〈实施例F7〉
除了将光照射时的照射能量设为89mJ/(cm2・shot)以外,与实施例F6同样地操作,制作图68所示的FET。该FET的电特性评价的结果示于表F1。
〈实施例F8〉
除了将光照射时的照射能量设为104mJ/(cm2・shot)以外,与实施例F6和同样地操作,制作图68所示的FET。该FET的电特性评价的结果示于表F1。
〈实施例F9〉
(硅粒子分散体的制备)
除了硅粒子的平均一次粒径为约7nm、以及硅粒子分散体的固体成分浓度为2.7wt%以外,与实施例F1同样地操作,制备硅粒子分散体。
(基材的准备)
作为基材,使用与实施例F6同样地在带有IZO电极的聚碳酸酯基材上层叠MSQ膜(膜厚800nm)而成的基材。
(硅粒子分散体的涂布和干燥)
与实施例F1同样地操作,在基材上涂布硅粒子分散体,然后干燥。未烧结硅粒子膜的膜厚为300nm。
(光照射)
除了照射能量为140mJ/(cm2・Shot)、照射次数20次以外,与实施例F1同样地操作,进行YVO4激光照射,得到半导体硅膜。
(磷掺杂硅层的形成)
在得到的半导体硅膜上,滴落数滴固体成分浓度2.6wt%的磷(P)掺杂的硅粒子的分散体,进行与实施例F1同样的涂布和干燥,得到由磷掺杂硅粒子形成的未烧结硅粒子膜。得到的未烧结硅粒子膜的厚度为250nm。
然后,对配置源电极和漏电极的预定区域以照射能量120mJ/(cm2・shot)以及照射次数20次的条件进行光照射。
然后,在进行了上述光照射的区域,使用电阻加热式的真空蒸镀装置,真空蒸镀银,形成源电极和漏电极(沟道长120μ以及沟道宽1.5mm)。
像这样得到的磷掺杂硅层,使薄膜晶体管的源电极和漏电极与半导体硅层之间的接触变得容易,因而有益。
得到的FET示于图69。该FET的电特性评价的结果示于表F1。
[表4]
Figure 757600DEST_PATH_IMAGE005
符号的说明
10 半导体基材
12、12a n型半导体层
14、14a p型半导体层
22 受光面侧电极
24 保护层
32 背面侧电极
34 保护层
52 掺杂剂注入层
52a 未烧结掺杂剂注入层
62 掺杂剂注入层
500a 本发明的选择性发射极型太阳能电池
600a 本发明的背接触型太阳能电池
B10 硅粒子
B15 分散介质
B15a 脱离性气体
B100 基材
B110 硅粒子分散体膜
B120 干燥硅粒子膜
B130 未烧结硅粒子膜
B140 本发明的半导体硅膜
B145 半导体硅膜
B150 光200 太阳能电池
B210 硼(B)掺杂硅基材
B220 磷(P)掺杂半导体硅膜
B232 氧化铟-锌(IZO)薄膜(透明电极)
B234 银(Ag)薄膜(电极)
C10 第1硅粒子
C12 烧结硅粒子
C15 第1分散介质
C20 硅粒子
C22 细长硅粒子
C25 第2分散介质
C100 基材
C110 第1硅粒子分散体膜
C120 第1未烧结半导体硅膜
C130 第1半导体硅膜
C140 第2硅粒子分散体膜
C150 第2未烧结半导体硅膜
C160 本发明的半导体硅膜
C200 光
D310 基材
D320 非晶硅层
D320a 非晶硅来源的硅层(平坦部)
D320b 非晶硅来源的硅层(凸部)
D330 硅粒子层
D330a、D330b、D330c 硅粒子来源的硅层
E10 硅粒子
E10a 熔融硅粒子
E100 基材
E100a 基材表面(对熔融硅的亲和性大)
E100b 基材表面(对熔融硅的亲和性小)
E120 未烧成硅粒子膜
E130a 硅膜(本发明)
E130b 硅膜(以往技术)
E200 激光
F110、F120、F130 半导体层叠体
F112 磷(P)掺杂硅基材
F114 氧化硅(SiO2)栅绝缘膜
F115、F116、F125、F126 银(Ag)的源电极以及漏电极
F118、F128 半导体硅膜
F122 聚碳酸酯(PC)基材
F123 氧化铟锌(IZO)栅电极
F124 甲基倍半硅氧烷(MSQ)栅绝缘膜
F128 半导体硅膜
F128a 掺杂剂注入膜
F128b 半导体硅膜的掺杂区域
F72 基材
F73 栅绝缘膜
F74 栅电极
F75 源电极
F76 漏电极
F78 半导体层
F78a 掺杂剂注入膜
F78b 掺杂区域
F700 以往的场效应晶体管
F700a 本发明的场效应晶体管

Claims (15)

1.半导体层叠体,其具有基材以及所述基材上的复合硅膜,所述复合硅膜具有非晶硅来源的第1硅层、以及其上的硅粒子来源的第2硅层,且所述复合硅膜通过所述非晶硅层与所述硅粒子层一起熔解一体化而形成。
2.根据权利要求1所述的半导体层叠体,其中,所述复合硅层的凸部的高度为100nm以下。
3.半导体装置,其具有权利要求1或2所述的半导体层叠体。
4.根据权利要求3所述的半导体装置,其为太阳能电池。
5.根据权利要求4所述的半导体装置,其中,所述复合硅层用于形成选择性发射极型太阳能电池的选择性发射极层、或背接触型太阳能电池的背接触层。
6.根据权利要求4或5所述的半导体装置,其中,所述复合硅层用于形成背面电场层或表面电场层。
7.根据权利要求3所述的半导体装置,其为场效应晶体管。
8.半导体层叠体的制造方法,其包含下述工序:
(a)在基材上形成非晶硅层的工序;
(b)在所述非晶硅层上涂布硅粒子分散体,使其干燥,由此在非晶硅层上形成硅粒子层层叠而成的未处理层叠体的工序;以及
(c)对所述未烧成层叠体进行光照射,通过所述非晶硅层与其上的所述硅粒子层一起熔解进行一体化,从而形成具有非晶硅来源的第1硅层以及其上的硅粒子来源的第2硅层的复合硅层的工序。
9.根据权利要求8所述的方法,其中,所述非晶硅层的厚度为300nm以下。
10.根据权利要求8或9所述的方法,其中,所述硅粒子层的厚度为300nm以下。
11.根据权利要求8~10中任一项所述的方法,其中,所述硅粒子的平均一次粒径为100nm以下。
12.根据权利要求8~11中任一项所述的方法,其中,使用激光进行所述光照射。
13.半导体层叠体,其通过权利要求8~12中任一项所述的方法获得。
14.半导体装置的制造方法,其包含:通过权利要求8~12中任一项所述的方法制作半导体层叠体。
15.半导体装置,其通过权利要求14所述的方法获得。
CN201310408737.2A 2010-12-10 2011-12-09 半导体层叠体、半导体装置,以及它们的制造方法 Pending CN103560142A (zh)

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
JP2010275860 2010-12-10
JP2010-275860 2010-12-10
JP2011023252 2011-02-04
JP2011-023252 2011-02-04
JP2011103188A JP2012234994A (ja) 2011-05-02 2011-05-02 半導体シリコン膜及び半導体デバイス、並びにそれらの製造方法
JP2011-103188 2011-05-02
JP2011119599A JP5921088B2 (ja) 2011-05-27 2011-05-27 未焼結シリコン粒子膜及び半導体シリコン膜、並びにそれらの製造方法
JP2011-119599 2011-05-27
JP2011250773A JP2013105991A (ja) 2011-11-16 2011-11-16 半導体積層体、半導体デバイス、及びそれらの製造方法
JP2011251098A JP6099304B2 (ja) 2010-12-10 2011-11-16 半導体積層体、半導体デバイス、及びそれらの製造方法
JP2011-251098 2011-11-16
JP2011-250773 2011-11-16
JP2011-269079 2011-12-08
JP2011269079A JP5253562B2 (ja) 2011-12-08 2011-12-08 半導体積層体及びその製造方法
JP2011269017A JP5253561B2 (ja) 2011-02-04 2011-12-08 半導体デバイスの製造方法、半導体デバイス、並びに分散体
JP2011-269017 2011-12-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2011800672003A Division CN103348448A (zh) 2010-12-10 2011-12-09 半导体层叠体、半导体装置,以及它们的制造方法

Publications (1)

Publication Number Publication Date
CN103560142A true CN103560142A (zh) 2014-02-05

Family

ID=48139402

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2011800672003A Pending CN103348448A (zh) 2010-12-10 2011-12-09 半导体层叠体、半导体装置,以及它们的制造方法
CN201310408737.2A Pending CN103560142A (zh) 2010-12-10 2011-12-09 半导体层叠体、半导体装置,以及它们的制造方法
CN201710907263.4A Active CN107658212B (zh) 2010-12-10 2011-12-09 半导体层叠体、半导体装置,以及它们的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2011800672003A Pending CN103348448A (zh) 2010-12-10 2011-12-09 半导体层叠体、半导体装置,以及它们的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710907263.4A Active CN107658212B (zh) 2010-12-10 2011-12-09 半导体层叠体、半导体装置,以及它们的制造方法

Country Status (6)

Country Link
US (1) US9577050B2 (zh)
EP (3) EP2701182A3 (zh)
KR (3) KR101386271B1 (zh)
CN (3) CN103348448A (zh)
TW (3) TWI520176B (zh)
WO (1) WO2012077797A1 (zh)

Families Citing this family (247)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
JP5818972B2 (ja) * 2012-03-30 2015-11-18 帝人株式会社 半導体積層体及びその製造方法、半導体デバイスの製造方法、半導体デバイス、ドーパント組成物、ドーパント注入層、並びにドープ層の形成方法
CN102856436A (zh) * 2012-09-05 2013-01-02 友达光电股份有限公司 太阳能电池及其制作方法
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
CN103165760B (zh) * 2013-04-01 2015-08-05 南通大学 一种太阳能电池的选择性掺杂方法
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
DE102014208054A1 (de) * 2014-04-29 2015-10-29 Evonik Degussa Gmbh Verfahren zur Erzeugung unterschiedlich dotierter Halbleiter
US20150349180A1 (en) * 2014-05-30 2015-12-03 David D. Smith Relative dopant concentration levels in solar cells
WO2016031927A1 (ja) * 2014-08-29 2016-03-03 帝人株式会社 半導体デバイスの製造方法、及び半導体デバイス
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
DE102014223465A1 (de) * 2014-11-18 2016-05-19 Evonik Degussa Gmbh Verfahren zur Erzeugung von dotierten, polykristallinen Halbleiterschichten
EP3025702A1 (de) * 2014-11-28 2016-06-01 Evonik Degussa GmbH Höchstreine, amorphe siliciumpulver, verfahren zu deren herstellung als auch deren verwendung
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
TWI560892B (en) * 2015-08-12 2016-12-01 Motech Ind Inc Solar cell
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
TWI615987B (zh) * 2015-12-16 2018-02-21 茂迪股份有限公司 太陽能電池及其製造方法
US10079319B2 (en) * 2015-12-16 2018-09-18 Sunpower Corporation Solar cell fabrication using laser patterning of ion-implanted etch-resistant layers and the resulting solar cells
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
WO2018109849A1 (ja) * 2016-12-13 2018-06-21 信越化学工業株式会社 高効率裏面電極型太陽電池セル、太陽電池モジュール、及び太陽光発電システム
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
CN110392936B (zh) * 2017-01-10 2023-11-24 国立大学法人东北大学 太阳能电池
KR102704085B1 (ko) * 2017-01-20 2024-09-06 트리나 솔라 컴패니 리미티드 이종 접합 태양전지 및 이의 제조 방법
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー.ブイ. バッチ炉で利用されるウェハカセットを収納するための収納装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Asm 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TWI843623B (zh) 2018-05-08 2024-05-21 荷蘭商Asm Ip私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Asm Ip私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
TW202409324A (zh) 2018-06-27 2024-03-01 荷蘭商Asm Ip私人控股有限公司 用於形成含金屬材料之循環沉積製程
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
TWI844567B (zh) 2018-10-01 2024-06-11 荷蘭商Asm Ip私人控股有限公司 基材保持裝置、含有此裝置之系統及其使用之方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) * 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Asm 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Asm Ip私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Asm Ip私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Asm Ip私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Asm Ip私人控股有限公司 基板處理裝置
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Asm Ip私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Asm Ip私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Asm Ip控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Asm Ip私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Asm Ip私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Asm Ip私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR102707957B1 (ko) 2020-07-08 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Asm Ip私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Asm Ip私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Asm Ip私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Asm Ip私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136048A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
CN1098554A (zh) * 1993-02-15 1995-02-08 株式会社半导体能源研究所 半导体、半导体器件及其制造方法
CN1579012A (zh) * 2002-08-23 2005-02-09 Jsr株式会社 硅膜形成用组合物和硅膜的形成方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177637A (ja) 1984-09-21 1986-04-21 Kyocera Corp グレ−ズ用ガラス組成物
JPH02163935A (ja) 1988-12-16 1990-06-25 Fujitsu Ltd 半導体装置の製造方法
JP2892922B2 (ja) 1993-11-09 1999-05-17 三洋電機株式会社 光起電力素子の製造方法
JP3032422B2 (ja) 1994-04-28 2000-04-17 シャープ株式会社 太陽電池セルとその製造方法
JP2002093706A (ja) * 2000-07-10 2002-03-29 Semisysco Co Ltd 非晶質シリコン薄膜の結晶化方法
JP2002270511A (ja) 2001-03-09 2002-09-20 Canon Inc 多結晶Si薄膜の堆積法、多結晶Si薄膜及び光起電力素子並びにターゲット
US6918946B2 (en) 2001-07-02 2005-07-19 Board Of Regents, The University Of Texas System Applications of light-emitting nanoparticles
JP2004006487A (ja) 2002-05-31 2004-01-08 Sharp Corp 結晶質薄膜の形成方法、結晶質薄膜の製造装置、薄膜トランジスタ、および光電変換素子
KR100493156B1 (ko) * 2002-06-05 2005-06-03 삼성전자주식회사 나노입자를 이용한 비정질 실리콘의 결정화 방법
JP2004204094A (ja) 2002-12-26 2004-07-22 Jsr Corp シリコン膜形成用組成物およびシリコン膜の形成方法
JP4016419B2 (ja) 2002-08-23 2007-12-05 Jsr株式会社 シリコン膜形成用組成物およびシリコン膜の形成方法
JP2004186320A (ja) * 2002-12-02 2004-07-02 Jsr Corp シリコン膜形成用組成物および太陽電池
JP3784371B2 (ja) * 2003-01-08 2006-06-07 松下電器産業株式会社 シリサイド存在比率の測定方法、熱処理温度の測定方法、半導体装置の製造方法およびx線受光素子
US7078276B1 (en) * 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
JP4869061B2 (ja) 2003-04-14 2012-02-01 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク 焼結された半導体材料
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
JP2005347725A (ja) 2004-06-04 2005-12-15 Zeo System:Kk 単結晶Si微粒子を多連続するワンチップ高電圧光電池
KR20060100602A (ko) 2005-03-17 2006-09-21 삼성전자주식회사 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해제조된 폴리실리콘 박막 트랜지스터를 포함하는 액정 표시장치
WO2007081510A2 (en) 2005-12-21 2007-07-19 Sunpower Corporation Back side contact solar cell structures and fabrication processes
US7498215B2 (en) 2006-04-03 2009-03-03 Canon Kabushiki Kaisha Method of producing product including silicon wires
JP4574634B2 (ja) * 2006-04-03 2010-11-04 キヤノン株式会社 シリコンワイヤを含み構成される物品の製造方法
JP2007329351A (ja) * 2006-06-08 2007-12-20 Sharp Corp 細線状構造物集合体およびそれを備えた電子デバイス、それらの製造方法、および細線状構造物の配向方法
JP2010506001A (ja) 2006-10-06 2010-02-25 コヴィオ インコーポレイテッド シリコンポリマー、シリコン化合物の重合方法、及びそのようなシリコンポリマーから薄膜を形成する方法
US20080171425A1 (en) 2006-12-13 2008-07-17 Dmitry Poplavskyy Methods of forming an epitaxial layer on a group iv semiconductor substrate
US7569462B2 (en) * 2006-12-13 2009-08-04 Applied Materials, Inc. Directional crystallization of silicon sheets using rapid thermal processing
US7972691B2 (en) 2006-12-22 2011-07-05 Nanogram Corporation Composites of polymers and metal/metalloid oxide nanoparticles and methods for forming these composites
CN103333526A (zh) 2007-01-03 2013-10-02 内诺格雷姆公司 基于硅/锗的纳米颗粒油墨、掺杂型颗粒、用于半导体应用的印刷和方法
EP2654089A3 (en) 2007-02-16 2015-08-12 Nanogram Corporation Solar cell structures, photovoltaic modules and corresponding processes
WO2008102258A2 (en) * 2007-02-20 2008-08-28 Innovalight, Inc. Substrate preparation for enhanced thin film fabrication from group iv semiconductor nanoparticles
JP5487460B2 (ja) * 2007-03-31 2014-05-07 国立大学法人 香川大学 シリコン微粒子とその製造方法およびそれらを用いた太陽電池とその製造方法
US8530589B2 (en) 2007-05-04 2013-09-10 Kovio, Inc. Print processing for patterned conductor, semiconductor and dielectric materials
JP2009147192A (ja) 2007-12-17 2009-07-02 Fujifilm Corp 結晶性無機膜とその製造方法、半導体装置
US7704866B2 (en) 2008-03-18 2010-04-27 Innovalight, Inc. Methods for forming composite nanoparticle-metal metallization contacts on a substrate
JP5069163B2 (ja) 2008-03-28 2012-11-07 三菱電機株式会社 太陽電池およびその製造方法
JP2009246250A (ja) * 2008-03-31 2009-10-22 Mitsubishi Electric Corp 薄膜形成方法
JP4388138B2 (ja) 2008-03-31 2009-12-24 パナソニック株式会社 2種類の物質を基板の表面に選択的に配置する方法
JP4518284B2 (ja) * 2008-04-21 2010-08-04 ソニー株式会社 ポリシラン修飾シリコン細線の製造方法およびシリコン膜の形成方法
US7923368B2 (en) * 2008-04-25 2011-04-12 Innovalight, Inc. Junction formation on wafer substrates using group IV nanoparticles
KR20110042052A (ko) * 2008-06-11 2011-04-22 솔라 임플란트 테크놀로지스 아이엔씨. 패시팅 및 이온 주입을 이용한 솔라 셀 제작
EP2345062A4 (en) 2008-10-29 2012-06-13 Innovalight Inc METHODS OF FORMING MULTIDOPED JUNCTIONS ON A SUBSTRATE
KR20110102293A (ko) * 2008-11-28 2011-09-16 스미또모 가가꾸 가부시키가이샤 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
JP5414298B2 (ja) 2009-02-13 2014-02-12 信越化学工業株式会社 太陽電池の製造方法
JP5449849B2 (ja) 2009-04-30 2014-03-19 シャープ株式会社 太陽電池およびその製造方法
JP2010278370A (ja) 2009-06-01 2010-12-09 Kazufumi Ogawa ポリシリコン薄膜とその製造方法およびそれを用いた太陽電池とtft、tftアレイ、表示デバイスとそれらの製造方法
US20110203632A1 (en) * 2010-02-22 2011-08-25 Rahul Sen Photovoltaic devices using semiconducting nanotube layers
JP2011192908A (ja) * 2010-03-16 2011-09-29 Toshiba Corp ポリシリコン膜の製造方法、太陽電池及び電子デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136048A (ja) * 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
CN1098554A (zh) * 1993-02-15 1995-02-08 株式会社半导体能源研究所 半导体、半导体器件及其制造方法
CN1579012A (zh) * 2002-08-23 2005-02-09 Jsr株式会社 硅膜形成用组合物和硅膜的形成方法

Also Published As

Publication number Publication date
CN107658212B (zh) 2021-08-06
KR101411808B1 (ko) 2014-06-25
US9577050B2 (en) 2017-02-21
CN107658212A (zh) 2018-02-02
EP2650908A4 (en) 2016-04-20
WO2012077797A1 (ja) 2012-06-14
EP3046136A1 (en) 2016-07-20
KR101386271B1 (ko) 2014-04-18
TWI511315B (zh) 2015-12-01
US20130228902A1 (en) 2013-09-05
CN103348448A (zh) 2013-10-09
TWI488321B (zh) 2015-06-11
TW201251085A (en) 2012-12-16
EP2650908A1 (en) 2013-10-16
EP2701182A3 (en) 2014-06-04
KR20130117830A (ko) 2013-10-28
KR101411726B1 (ko) 2014-06-26
TW201511086A (zh) 2015-03-16
KR20140032500A (ko) 2014-03-14
TWI520176B (zh) 2016-02-01
KR20130122649A (ko) 2013-11-07
EP2701182A2 (en) 2014-02-26
TW201511313A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
CN103560142A (zh) 半导体层叠体、半导体装置,以及它们的制造方法
US10833283B2 (en) Insulating tunneling contact for efficient and stable perovskite solar cells
TWI559372B (zh) 磊晶結構、其形成方法及含此結構之元件
US7851336B2 (en) Method of forming a passivated densified nanoparticle thin film on a substrate
CN107039532B (zh) 掺杂剂注入层、其形成方法及半导体装置的制造方法
JP2017063205A (ja) ドープされたシリコンインクから形成されたドープされた表面接点を有するシリコン基体及び相応する方法
US20160300717A1 (en) Semiconductor laminate, semiconductor device, and production method thereof
KR20150000466A (ko) 실리콘 나노입자 잉크를 포함하는 구조체, 나노입자 실리콘 데파짓으로부터 얻어진 조밀화된 실리콘 물질 및 이들의 제조방법
Lin et al. Annealing effect on Schottky barrier inhomogeneity of graphene/n-type Si Schottky diodes
Hwang et al. High-performance organic/inorganic hybrid ultraviolet p-NiO/PVK/n-ZnO heterojunction photodiodes with a poly (N-vinylcarbazole) insertion layer
Chiou et al. TiO2–silicon nanowire arrays for heterojunction diode applications
Mozaffari et al. Efficient passivation and low resistivity for p+-Si/TiO2 contact by atomic layer deposition
JP6099304B2 (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法
Oates et al. Proximity rapid thermal diffusion for emitter formation in silicon solar cells
Lee et al. Si/Si1− xGex/Si Heterojunction PIN Nanowires Fabricated by Using an Aqueous Electroless Etching Method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1191447

Country of ref document: HK

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140205

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1191447

Country of ref document: HK