JP5253562B2 - 半導体積層体及びその製造方法 - Google Patents

半導体積層体及びその製造方法 Download PDF

Info

Publication number
JP5253562B2
JP5253562B2 JP2011269079A JP2011269079A JP5253562B2 JP 5253562 B2 JP5253562 B2 JP 5253562B2 JP 2011269079 A JP2011269079 A JP 2011269079A JP 2011269079 A JP2011269079 A JP 2011269079A JP 5253562 B2 JP5253562 B2 JP 5253562B2
Authority
JP
Japan
Prior art keywords
layer
silicon
silicon layer
semiconductor
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011269079A
Other languages
English (en)
Other versions
JP2013120895A (ja
Inventor
由香 富澤
吉紀 池田
哲也 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teijin Ltd
Original Assignee
Teijin Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011269079A priority Critical patent/JP5253562B2/ja
Application filed by Teijin Ltd filed Critical Teijin Ltd
Priority to US13/824,558 priority patent/US9577050B2/en
Priority to TW103142836A priority patent/TWI520176B/zh
Priority to KR1020137017903A priority patent/KR101411808B1/ko
Priority to EP13187578.3A priority patent/EP2701182A3/en
Priority to CN201710907263.4A priority patent/CN107658212B/zh
Priority to EP16158380.2A priority patent/EP3046136A1/en
Priority to CN201310408737.2A priority patent/CN103560142A/zh
Priority to EP11846379.3A priority patent/EP2650908A4/en
Priority to KR1020137018186A priority patent/KR101386271B1/ko
Priority to KR1020147004051A priority patent/KR101411726B1/ko
Priority to PCT/JP2011/078599 priority patent/WO2012077797A1/ja
Priority to TW103142835A priority patent/TWI511315B/zh
Priority to TW100145547A priority patent/TWI488321B/zh
Priority to CN2011800672003A priority patent/CN103348448A/zh
Priority to US13/846,605 priority patent/US20130298989A1/en
Publication of JP2013120895A publication Critical patent/JP2013120895A/ja
Application granted granted Critical
Publication of JP5253562B2 publication Critical patent/JP5253562B2/ja
Priority to US15/097,672 priority patent/US20160300717A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体積層体及びその製造方法に関する。
薄膜トランジスタ(TFT)及び太陽電池のような半導体デバイスの製造においては、シリコン基材等の基材上に積層された1又は複数のシリコン層を用いている。
具体的には、薄膜トランジスタの製造においては、基材上にアモルファスシリコン層を堆積させ、そしてこのアモルファスシリコン層をレーザーなどで結晶化させることによって、ポリシリコン層を形成することが行われている。
この場合、アモルファスシリコン層の結晶化の際に、シリコン結晶が異常成長して、ポリシリコン層の表面に凸部が生ずることがある。このような表面の凸部は、その上に絶縁層を堆積させたときには、層間ショートや層間リークをもたらすことがあり、またその上に電極を形成したときには、コンタクトの不良をもたらすことがあるので、除去することが好ましい。したがって、このような凸部を除去して平坦な表面を得るために、酸によるエッチング、研磨等を行うことが提案されている(特許文献1及び2)。
また、セレクティブエミッタ型又はバックコンタクト型太陽電池でのように選択された領域にドープ層を有する半導体デバイスの製造に関して、ドープされたシリコン粒子を含有するシリコン粒子分散体を基材に適用し、適用した分散体を乾燥し、そして加熱することによって、ドープされたシリコン粒子が焼結されたシリコン層、すなわちドーパント注入層を形成する方法が開発されている(特許文献3〜5)。
このようなシリコン層も、上記のように平坦な表面を有することが好ましいが、シリコン粒子を焼結させて得たシリコン層は一般に、表面に比較的大きな凸部を有している。
特開平2−163935号公報 特開2006−261681号公報 米国特許第7,704,866号明細書 特表2010−519731号公報 特表2010−514585号公報
上記のように、半導体デバイスの製造においては、平坦な表面を有するシリコン層が必要とされている。
したがって、本発明では、平坦な表面を有するシリコン層が基材上に形成された半導体積層体、及びそのような半導体積層体の製造方法を提供する。
〈1〉基材及び上記基材上の複合シリコン膜を有し、かつ上記複合シリコン膜が、アモルファスシリコン由来の第1のシリコン層、及び上記第1のシリコン層上のシリコン粒子由来の第2のシリコン層を有する、半導体積層体。
〈2〉上記複合シリコン層の凸部の高さが100nm以下である、上記〈1〉項に記載の半導体積層体。
〈3〉上記〈1〉又は〈2〉項に記載の半導体積層体を有する、半導体デバイス。
〈4〉太陽電池である、上記〈3〉項に記載の半導体デバイス。
〈5〉上記複合シリコン層が、セレクティブエミッタ型太陽電池のセレクティブエミッタ層、又はバックコンタクト型太陽電池のバックコンタクト層を形成するためのものである、上記〈4〉項に記載の半導体デバイス。
〈6〉上記複合シリコン層が、裏面電界層又は表面電界層を形成するためのものである、上記〈4〉又は〈5〉項に記載の半導体デバイス。
〈7〉電界効果トランジスタである、上記〈3〉項に記載の半導体デバイス。
〈8〉下記の工程を含む、半導体積層体の製造方法:
(a)基材上にアモルファスシリコン層を形成する工程、
(b)上記アモルファスシリコン層上にシリコン粒子分散体を塗布し、乾燥させることによって、アモルファスシリコン層上にシリコン粒子層が積層されている未処理積層体を形成する工程、及び
(c)上記未焼成積層体に光照射を行って、アモルファスシリコン由来の第1のシリコン層及び上記第1のシリコン層上のシリコン粒子由来の第2のシリコン層を有する複合シリコン層を形成する工程。
〈9〉上記アモルファスシリコン層の厚さが300nm以下である、上記〈8〉項に記載の方法。
〈10〉上記シリコン粒子層の厚さが300nm以下である、上記〈8〉又は〈9〉項に記載の方法。
〈11〉上記シリコン粒子の平均一次粒子径が100nm以下である、上記〈8〉〜〈10〉項のいずれか一項に記載の方法。
〈12〉上記光照射を、レーザーを用いて行う、上記〈8〉〜〈11〉項のいずれか一項に記載の方法。
〈13〉上記〈8〉〜〈12〉項のいずれか一項に記載の方法によって得られる、半導体積層体。
〈14〉上記〈8〉〜〈12〉項のいずれか一項に記載の方法によって半導体積層体を作ることを含む、半導体デバイスの製造方法。
〈15〉上記〈14〉項に記載の方法によって得られる、半導体デバイス。
本発明の半導体積層体では、複合シリコン層が平坦な表面を有することができ、したがってその上に絶縁層、電極等を堆積させたときに、良好な特性を有する半導体デバイスを得ることができる。また、半導体積層体を製造する本発明の方法では、表面の凹凸を除去する追加の工程なしに、基材上の複合シリコン層が平坦な表面を有することができる。
図1(a)は、半導体積層体を製造する本発明の方法を説明するための図であり、図1(b)は、単独のアモルファスシリコン層に光照射を行って半導体積層体を製造する方法を説明するための図であり、図1(c)は、単独のシリコン粒子層に光照射を行って半導体積層体を製造する方法を説明するための図である。 図2は、実施例1の半導体積層体についてのFE−SEM(電界放射型走査電子顕微鏡)写真である。ここで、(a)は斜め上方から見た写真であり、かつ(b)は側面断面写真である。 図3は、比較例1の半導体積層体についてのFE−SEM(電界放射型走査電子顕微鏡)写真である。ここで、(a)は斜め上方から見た写真であり、かつ(b)は側面断面写真である。 図4は、本発明の半導体積層体を用いて製造できるセレクティブエミッタ型太陽電池を説明するための図である。 図5は、本発明の半導体積層体を用いて製造できるバックコンタクト型太陽電池を説明するための図である。
《半導体積層体》
本発明の半導体積層体は、基材及び基材上の複合シリコン膜を有し、この複合シリコン膜が、アモルファスシリコン由来の第1のシリコン層、及び第1のシリコン層上のシリコン粒子由来の第2のシリコン層を有する。
なお、本発明の半導体積層体の複合シリコン層においては、アモルファスシリコン由来の第1のシリコン層とこの第1のシリコン層上のシリコン粒子由来の第2のシリコン層との界面が明確である必要はなく、これらの層の間で組成が徐々に変化している遷移層を有意の厚さで有することもできる。
本発明の半導体積層体は、複合シリコン層の凸部の高さが、100nm以下、90nm以下、80nm以下、70nm以下、60nm以下、又は50nm以下である。なお、本発明に関して、「複合シリコン層の凸部の高さ」は、SEMの断面観察像における平坦部を基準とした凸部の高さを意味する。
本発明の半導体積層体は例えば、本発明の方法によって製造することができる。
《半導体デバイス》
本発明の半導体デバイスは、本発明の半導体積層体を有する。本発明の半導体デバイスが電界効果トランジスタ又は太陽電池である場合、複合シリコン層が平坦な表面を有することによって、この複合シリコン層上に、絶縁層、電極等を堆積させたときに、安定な特性を提供できる。
本発明の半導体デバイスは例えば、太陽電池である。
具体的には、本発明の半導体デバイスが太陽電池である場合、複合シリコン層にドーパントを含有させ、この複合シリコン層をドーパント注入層として用いることによって、セレクティブ(選択)エミッタ型太陽電池、バックコンタクト型太陽電池を得ることができる。また同様に、複合シリコン層にドーパントを含有させ、この複合シリコン層をドーパント注入層として用いることによって、裏面電界(BSF:Back Surface Field)層及び/又は表面電界(FSF:Front Surface Field)層を有する太陽電池を得ることができる。
したがって例えば、本発明のセレクティブエミッタ型太陽電池(500a)では、図4に示すように、n型半導体層(12、12a)及びp型半導体層(14、14a)を有する半導体基材(10)を有し、半導体基材(10)の受光面側表面に受光面側電極(22)及び保護層(24)が配置されており、半導体基材(10)の裏面側表面に裏面側電極(32)及び保護層(34)が配置されている。この図では、入射光を矢印100として示している。
この太陽電池(500a)では、n型半導体層(12、12a)のうちの電極(22)に接触する箇所が、ドーパント注入層(52)としての複合シリコン層に由来するn型ドーパントによってドーパント濃度を高められて、セレクティブエミッタ層(12a)にされている。
また、この太陽電池(500a)は、p型半導体層(14、14a)のうちの裏面側が高ドープされてなる裏面電界層(14a)を有する。なお、この太陽電池の裏面電界層(14a)は、図4の部分図500bで示すように、ドーパント注入層(70)としての複合シリコン層に由来するp型ドーパントによってドーパント濃度を高めて形成することもできる。
また例えば、本発明のバックコンタクト型太陽電池(600a)では、図5に示すように、n型(又はp型)半導体からなる半導体基材(10)を有し、半導体基材(10)の受光面側表面に保護層(24)が配置されており、半導体基材(10)の裏面側表面に裏面側電極(22、32)及び保護層(34)が配置されている。この図では、入射光を矢印100として示している。
この太陽電池(600a)では、n型半導体からなる半導体基材(10)のうちの電極(32、34)に接触する箇所が、ドーパント注入層(52、62)としての複合シリコン層に由来するn型及びp型ドーパントによってドーパント濃度を高められて、バックコンタクト層(12a、14a)にされている。
また、この太陽電池(600a)では、半導体基材(10)のうちの受光面側が、n型に高ドープされてなる表面電界層(12b)を有している。なお、この太陽電池(600a)の表面電界層(12b)は、図5の部分図600bで示すように、ドーパント注入層(80)としての複合シリコン層に由来するn型ドーパントによってドーパント濃度を高めて形成することもできる。
本発明の半導体デバイスは例えば、電界効果トランジスタである。
具体的には、本発明の半導体デバイスが電界効果トランジスタである場合、本発明の複合シリコン層を活性層として用いることができる。
《半導体積層体の製造方法》
半導体積層体を製造する本発明の方法は、下記の工程を含む:
(a)基材上にアモルファスシリコン層を形成する工程、
(b)アモルファスシリコン層上にシリコン粒子分散体を塗布し、乾燥させることによって、アモルファスシリコン層上にシリコン粒子層が積層されている未処理積層体を形成する工程、及び
(c)未処理積層体に光照射を行って、アモルファスシリコン由来の第1のシリコン層及びこの第1のシリコン層上のシリコン粒子由来の第2のシリコン層を有する複合シリコン層を形成する工程。
このような本発明の方法によれば、本発明の半導体積層体を製造できる。
本発明にて得られる半導体積層体は、図1(a)に示すような態様である。アモルファスシリコン層(320)及びシリコン粒子層(330)の積層体を基材(10)上に有する場合(左図)、レーザーによる融解、又は焼結は、アモルファスシリコン層とシリコン粒子層の両方で生じる。したがって、レーザー照射を行った場合、シリコン粒子層とアモルファスシリコン層は同様に融解し、アモルファスシリコン由来のシリコン層(320a)とシリコン粒子由来のシリコン層(330a、330b)とが一体化して、複合シリコン層(320a、330a、330b)が形成される(右図)。これによれば、表面が平坦な半導体積層体を得ることができる。
したがって、複合シリコン層形成においては、アモルファスシリコン層とシリコン粒子層の一体化により、半導体積層体形成に要する時間は短くて済むため、例えば、パルスレーザー等などを用いたシリコン粒子の融解又は焼結において、レーザーのパルス幅に起因してシリコンの加熱時間が制約される場合でも、表面を平坦化することにおいて顕著な効果が達成できる。
これに対して、単独のアモルファスシリコン層に光照射を行って半導体積層体を製造する場合、得られるシリコン層は、図1(b)に示すように、表面に凸部(320b)を有している。これは、アモルファスシリコン層が融解した後で結晶を形成しながら凝固する場合、粒界三重点において最終段に凝固が起こり、この粒界三重点における凝固の際に、体積膨張によって凸部(320b)が生じることによる。
また、単独のシリコン粒子層に光照射を行って半導体積層体を製造する場合、得られるシリコン層は、図1(c)に示すように、粒子の焼結によって生じる比較的大きい粒子(330c)を有しており、それによって表面が大きい凹凸を有している。
なお、シリコン粒子層及びその上のアモルファスシリコン層を有する積層体に光照射を行って半導体積層体を製造する場合、得られるシリコン層中に空気層が残り、ボイドとなる可能性がある。これは、一般に球形であるシリコン粒子を堆積させたときには、粒子間に空隙が存在しているので、その上にアモルファスシリコン層を堆積させ、そして焼結を行わせると、焼結後にもシリコン粒子間の空隙が残ってしまうことによる。
《半導体積層体の製造方法−工程(a)》
半導体積層体を製造する本発明の方法の工程(a)では、基材上にアモルファスシリコン層を形成する。
(基材)
本発明の方法で用いられる基材は、本発明の目的及び効果を損なわない限り制限されるものではない。したがって例えば、基材としてはシリコン基材、ガラス基材などを用いることができる。
(アモルファスシリコン層)
本発明の方法で用いられるアモルファスシリコン層は、本発明の目的及び効果を損なわない限り制限されるものではなく、したがって例えばスパッタリング、化学気相成長法(CVD)等によって形成された層を用いることができる。
このアモルファスシリコン層の厚さは、300nm以下、250nm以下、又は200nm以下であってよい。また、このアモルファスシリコン層の厚さは、50nm以上、又は100nm以上であってよい。
《半導体積層体の製造方法−工程(b)》
半導体積層体を製造する本発明の方法の工程(b)では、アモルファスシリコン層上にシリコン粒子分散体を塗布し、乾燥させることによって、アモルファスシリコン層上にシリコン粒子層が積層された未処理積層体を形成する。
このシリコン粒子層の厚さは、300nm以下、250nm以下、又は200nm以下であってよい。また、このシリコン粒子層の厚さは、50nm以上、又は100nm以上であってよい。
(粒子)
シリコン粒子分散体に含まれるシリコン粒子は、シリコンからなる粒子であれば、本発明の目的及び効果を損なわない限り制限されるものではない。このようなシリコン粒子としては、例えば特許文献4及び5で示されるようなシリコン粒子を用いることができる。具体的には、このシリコン粒子としては、レーザー熱分解法、特にCOレーザーを用いたレーザー熱分解法によって得られたシリコン粒子を挙げることができる。
分散体の粒子は、粒径が比較的小さいことが、光照射によって粒子を溶融及び焼結し、平坦な表面を有する半導体積層体を形成するために好ましいことがある。
例えば、粒子の平均一次粒子径は、1nm以上、又は3nm以上であって、100nm以下、30nm以下、20nm以下、又は10nm以下であることが好ましい。
ここで、本発明においては、粒子の平均一次粒子径は、走査型電子顕微鏡(SEM:Scanning Electron Microscope)、透過型電子顕微鏡(TEM)等による観察によって、撮影した画像を元に直接粒子径を計測し、集合数100以上からなる粒子群を解析することで、数平均一次粒子径として求めることができる。なお、実施例においては、シリコン粒子の平均一次粒子径は、TEM観察を行い、10万倍の倍率により画像解析を行うことで行うことができる。
シリコン粒子は、p型又はn型ドーパントによってドープされていてもよい。p型又はn型ドーパントは、例えばホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、チタン(Ti)、リン(P)、ヒ素(As)、アンチモン(Sb)、又はそれらの組み合わせからなる群より選択される。
また、シリコン粒子がドーピングされている程度は、ドーパント注入層としての複合シリコン層及び基材における所望のドーパント濃度等に依存して決定することができる。具体的には例えば、粒子は、ドーパントを、1×1020atoms/cm以上、5×1020atoms/cm以上、又は1×1021atoms/cm以上含むことができる。
(分散媒)
分散体の分散媒は、本発明の目的及び効果を損なわない限り制限されるものではなく、したがって例えば本発明で用いるシリコン粒子と反応しない有機溶媒を用いることができる。具体的にはこの分散媒は、非水系溶媒、例えばアルコール、アルカン、アルケン、アルキン、ケトン、エーテル、エステル、芳香族化合物、又は含窒素環化合物、特にイソプロピルアルコール(IPA)、N−メチル−2−ピロリドン(NMP)等であってよい。また、アルコールとしては、エチレングリコールのようなグリコール(2価アルコール)を用いることもできる。なお、分散媒は、本発明で用いる粒子の酸化を抑制するために、脱水溶媒であることが好ましい。
〈乾燥〉
この乾燥は、分散体から分散媒を実質的に除去することができる方法であれば特に限定されず、例えば分散体を有する基材を、ホットプレート上に配置して行うこと、加熱雰囲気に配置して行うこと等ができる。
乾燥温度は例えば、基材、分散体の粒子を劣化等させないように選択することができ、例えば50℃以上、70℃以上、90℃以上であって、100℃以下、150℃以下、200℃以下、又は250℃以下であるように選択できる。
《半導体積層体の製造方法−工程(c)》
半導体積層体を製造する本発明の方法の工程(c)では、未処理積層体に光照射を行って、アモルファスシリコン由来の第1のシリコン層及びこの第1のシリコン層上のシリコン粒子由来の第2のシリコン層を有する複合シリコン層を形成する。
(照射される光)
ここで照射される光としては、上記のような複合シリコン層の形成を達成できれば任意の光を用いることができる。例えば、照射される光としては、単一波長からなるレーザー光、特に波長600nm以下、500nm以下又は400nm以下であって、300nm以上の波長を有するレーザー光を用いることができる。また、複合シリコン層への光照射は、特定の帯域の波長範囲(例えば200〜1100nm)の光を一度に照射するフラッシュランプ、例えばキセノンフラッシュランプを用いて行うこともできる。また、上記のような複合シリコン層の形成を達成できれば、パルス状の光、連続発振される光などの光を任意に用いることができる。
例えば、光照射をパルス状の光を用いて行う場合、パルス状の光の照射回数は例えば、1回以上、2回以上、5回以上、又は10回以上であって、300回以下、200回以下、又は150回以下にすることができる。また、パルス状の光の照射エネルギーは例えば、15mJ/(cm・shot)以上、50mJ/(cm・shot)以上、200mJ/(cm・shot)以上、350mJ/(cm・shot)以上、又は400mJ/(cm・shot)以上であって、2000mJ/(cm・shot)以下、1500mJ/(cm・shot)以下、1000mJ/(cm・shot)以下、800mJ/(cm・shot)以下、又は600mJ/(cm・shot)以下にすることができる。さらに、パルス状の光の照射時間は、例えば200ナノ秒/shot以下、100ナノ秒/shot以下、50ナノ秒/shot以下にすることができる。
ここで、光の照射回数が少なすぎる場合には、所望の焼結を達成するために必要とされる1回のパルス当たりのエネルギーが大きくなり、したがってドーパント注入層が破損する恐れがある。また、1回あたりの照射エネルギーが少なすぎる場合には、焼結温度に達しない。また、焼結温度に達する場合であっても、エネルギーが少なすぎる場合には、必要とされる積算のエネルギーを得るために必要な照射の回数が多くなるため、処理時間が長くなる可能性がある。なお、照射エネルギー、照射回数等の最適な条件は、使用する光照射の波長、粒子の特性等に依存しており、当業者であれば、本願明細書を参照して実験を行うことによって最適な値を求めることができる。
(照射雰囲気)
分散体粒子を焼結するための光照射は、非酸化性雰囲気、例えば水素、希ガス、窒素、及びそれらの組合せからなる雰囲気において行うことが、分散体粒子の酸化を防ぐために好ましい。ここで、希ガスとしては、特にアルゴン、ヘリウム、及びネオンを挙げることができる。なお、雰囲気が水素を含有することは、分散体粒子の還元作用があり、酸化された表面部分を還元して、連続層を形成するために好ましいことがある。また、非酸化性雰囲気とするために、雰囲気の酸素含有率は、1体積%以下、0.5体積%以下、0.1体積%以下、又は0.01体積%以下とすることができる。
《半導体デバイスの製造方法》
半導体デバイス、例えば電界効果トランジスタ(FET)又は太陽電池を製造する本発明の方法は、本発明の方法によって半導体積層体層を作る工程を含む。例えば、電界効果トランジスタを製造する本発明の方法は更に、ゲート絶縁体を製造する工程、ソース及びドレイン電極を製造する工程等を含むことができる。
また例えば、太陽電池を製造する本発明の方法では、本発明の方法で得られる複合シリコン層を、セレクティブエミッタ型太陽電池のセレクティブエミッタ層、又はバックコンタクト型太陽電池のバックコンタクト層を形成するために用いることができる。また、太陽電池を製造する本発明の方法では、本発明の方法で得られる複合シリコン層を、裏面電界層又は表面電界層を形成するために用いることができる。
〈実施例1〉
(シリコン粒子分散体の調製)
リン(P)ドープシリコン粒子を、SiHガス及びPHガスを原料として、COレーザーを用いたレーザー熱分解(LP:Laser Pyrolysis)法により作製した。得られたリンドープシリコン粒子は、平均一次粒子径が約7nmであった。このリンドープシリコン粒子を、イソプロピルアルコール(IPA)中に超音波分散させて、固形分濃度2wt%のリンドープシリコン粒子分散体を得た。
なお、シリコン粒子の平均一次粒子径は、TEM観察を行い、10万倍の倍率により画像解析を行うことで行った。500個以上の集合を元に、シリコン粒子分散体の平均一次粒子径分散を算出した。
(基材の準備)
ホウ素(B)ドープシリコン基材(厚さ280μm、比抵抗5Ωcm以下)を、アセトン及びイソプロピルアルコール中で各5分間ずつ超音波洗浄し、洗浄液(Frontier Cleaner、関東化学製)でパーティクル除去を行い、その後、5%フッ化水素水溶液中で10分間にわたって酸化層を除去し、清浄化された基材を準備した。
(アモルファスシリコン層の形成)
洗浄後の基材に対し、スパッタリング装置によってアモルファスシリコン層を形成した。スパッタリング条件は、圧力4×10−3Torr、コンデンサー300pf、Ar流量100sccm、電力300W、スパッタ時間20分(厚さ150nm)とした。
(シリコン粒子層の形成)
リンドープシリコン粒子分散体を、アモルファスシリコン層を形成した基材上に数滴滴下し、500rpmで5秒間にわたって、そして4000rpmで10秒間にわたって、スピンコートすることにより、アモルファスシリコン層上にシリコン粒子分散体を塗布した。
リンドープシリコン粒子分散体が塗布された基材を、70℃のホットプレート上で乾燥させることによって、シリコン粒子分散体中の分散媒であるイソプロピルアルコールを除去し、それによってアモルファスシリコン層上にシリコン粒子層(厚さ200nm)を有する未処理積層体を形成した。
(光照射)
次に、未処理積層体に対して、レーザー光照射装置(Quantronix社製、商品名Osprey 355−2−0)を用いて、アルゴン雰囲気でYVOレーザー(波長355nm)を照射し、焼成して、複合シリコン層を有する半導体積層体を得た。
ここで、照射したYVOレーザーは、断面が直径100μmの円形であり、それを基材上で走査させることにより、未処理積層体を処理して複合シリコン膜を得た。レーザー光照射条件は、照射エネルギー500mJ/(cm・shot)、ショット数20回、及び照射時間30ナノ秒/ショットとした。
(評価−表面形態観察)
作製された複合シリコン層の表面形態を、電界放射型走査電子顕微鏡(FE−SEM)(日立ハイテクノロジーズ製、S5200型)にて観察した。この表面形態観察結果を図2に示す。図2からは、この複合シリコン層が、平坦な表面を有することが観察される。具体的には、この複合シリコン層の凸部の高さ、すなわち平坦部を基準とした凸部の高さは、50nm程度であった。
〈比較例1〉
アモルファスシリコン層の形成を行わなかったこと、すなわちシリコン粒子層のみを用いたこと以外は実施例1と実質的に同様にして、半導体積層体を得た。
(評価−表面形態観察)
作製されたシリコン粒子由来のシリコン層の表面形態を、実施例1と同様にして観察した。この表面形態観察結果を図3に示す。図3からは、このシリコン層が、実施例1についての図2と比較して平坦化されていないことが観察される。具体的には、このシリコン層の凸部の高さ、すなわち平坦部を基準とした凸部の高さは、100nm以上であった。ただし、このシリコン層は明確な平坦部を有しておらず、したがって正確な凸部の高さの評価は困難であった。
310 基材
320 アモルファスシリコン層
320a アモルファスシリコン由来のシリコン層(平坦部)
320b アモルファスシリコン由来のシリコン層(凸部)
330 シリコン粒子層
330a、b、c シリコン粒子由来のシリコン層
500a セレクティブエミッタ型太陽電池
600a バックコンタクト型太陽電池

Claims (15)

  1. 基材及び前記基材上の複合シリコン膜を有し
    記複合シリコン膜が、アモルファスシリコン由来の第1のシリコン層及その上のシリコン粒子由来の第2のシリコン層を有し、かつ
    前記複合シリコン膜が、前記アモルファスシリコン層と前記シリコン粒子層とが共に融解して一体化することによって形成されている
    半導体積層体。
  2. 前記複合シリコン層の凸部の高さが100nm以下である、請求項1に記載の半導体積層体。
  3. 請求項1又は2に記載の半導体積層体を有する、半導体デバイス。
  4. 太陽電池である、請求項3に記載の半導体デバイス。
  5. 前記複合シリコン層が、セレクティブエミッタ型太陽電池のセレクティブエミッタ層、又はバックコンタクト型太陽電池のバックコンタクト層を形成するためのものである、請求項4に記載の半導体デバイス。
  6. 前記複合シリコン層が、裏面電界層又は表面電界層を形成するためのものである、請求項4又は5に記載の半導体デバイス。
  7. 電界効果トランジスタである、請求項3に記載の半導体デバイス。
  8. 下記の工程を含む、半導体積層体の製造方法:
    (a)基材上にアモルファスシリコン層を形成する工程、
    (b)前記アモルファスシリコン層上にシリコン粒子分散体を塗布し、乾燥させることによって、アモルファスシリコン層上にシリコン粒子層が積層されている未処理積層体を形成する工程、及び
    (c)前記未焼成積層体に光照射を行って、前記アモルファスシリコン層とその上の前記シリコン粒子層とを共に融解して一体化することによって、アモルファスシリコン由来の第1のシリコン層及びその上のシリコン粒子由来の第2のシリコン層を有する複合シリコン層を形成する工程。
  9. 前記アモルファスシリコン層の厚さが300nm以下である、請求項8に記載の方法。
  10. 前記シリコン粒子層の厚さが300nm以下である、請求項8又は9に記載の方法。
  11. 前記シリコン粒子の平均一次粒子径が100nm以下である、請求項8〜10のいずれか一項に記載の方法。
  12. 前記光照射を、レーザーを用いて行う、請求項8〜11のいずれか一項に記載の方法。
  13. 請求項8〜12のいずれか一項に記載の方法によって得られる、半導体積層体。
  14. 請求項8〜12のいずれか一項に記載の方法によって半導体積層体を作ることを含む、半導体デバイスの製造方法。
  15. 請求項14に記載の方法によって得られる、半導体デバイス。
JP2011269079A 2010-12-10 2011-12-08 半導体積層体及びその製造方法 Active JP5253562B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2011269079A JP5253562B2 (ja) 2011-12-08 2011-12-08 半導体積層体及びその製造方法
TW103142835A TWI511315B (zh) 2010-12-10 2011-12-09 Semiconductor laminates, semiconductor devices, and the like
KR1020137017903A KR101411808B1 (ko) 2010-12-10 2011-12-09 반도체 적층체, 반도체 디바이스, 및 그들의 제조 방법
EP13187578.3A EP2701182A3 (en) 2010-12-10 2011-12-09 Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device
CN201710907263.4A CN107658212B (zh) 2010-12-10 2011-12-09 半导体层叠体、半导体装置,以及它们的制造方法
EP16158380.2A EP3046136A1 (en) 2010-12-10 2011-12-09 Dispersion containing semiconductor particles
CN201310408737.2A CN103560142A (zh) 2010-12-10 2011-12-09 半导体层叠体、半导体装置,以及它们的制造方法
EP11846379.3A EP2650908A4 (en) 2010-12-10 2011-12-09 SEMICONDUCTOR LAMINATE, SEMICONDUCTOR DEVICE, METHOD FOR PRODUCING SEMICONDUCTOR LAMINATE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
US13/824,558 US9577050B2 (en) 2010-12-10 2011-12-09 Semiconductor laminate, semiconductor device, and production method thereof
KR1020147004051A KR101411726B1 (ko) 2010-12-10 2011-12-09 반도체 적층체, 반도체 디바이스, 및 그들의 제조 방법
PCT/JP2011/078599 WO2012077797A1 (ja) 2010-12-10 2011-12-09 半導体積層体、半導体デバイス、及びそれらの製造方法
TW103142836A TWI520176B (zh) 2010-12-10 2011-12-09 Semiconductor laminates, semiconductor devices, and the like
TW100145547A TWI488321B (zh) 2010-12-10 2011-12-09 Semiconductor laminates, semiconductor devices, and the like
CN2011800672003A CN103348448A (zh) 2010-12-10 2011-12-09 半导体层叠体、半导体装置,以及它们的制造方法
KR1020137018186A KR101386271B1 (ko) 2010-12-10 2011-12-09 반도체 적층체, 반도체 디바이스, 및 그들의 제조 방법
US13/846,605 US20130298989A1 (en) 2010-12-10 2013-03-18 Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device
US15/097,672 US20160300717A1 (en) 2010-12-10 2016-04-13 Semiconductor laminate, semiconductor device, and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011269079A JP5253562B2 (ja) 2011-12-08 2011-12-08 半導体積層体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013120895A JP2013120895A (ja) 2013-06-17
JP5253562B2 true JP5253562B2 (ja) 2013-07-31

Family

ID=48773388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011269079A Active JP5253562B2 (ja) 2010-12-10 2011-12-08 半導体積層体及びその製造方法

Country Status (1)

Country Link
JP (1) JP5253562B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020132245A1 (de) 2020-12-04 2022-06-09 EnPV GmbH Rückseitenkontaktierte Solarzelle und Herstellung einer solchen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093706A (ja) * 2000-07-10 2002-03-29 Semisysco Co Ltd 非晶質シリコン薄膜の結晶化方法
KR100493156B1 (ko) * 2002-06-05 2005-06-03 삼성전자주식회사 나노입자를 이용한 비정질 실리콘의 결정화 방법
JP2004186320A (ja) * 2002-12-02 2004-07-02 Jsr Corp シリコン膜形成用組成物および太陽電池
JP4518284B2 (ja) * 2008-04-21 2010-08-04 ソニー株式会社 ポリシラン修飾シリコン細線の製造方法およびシリコン膜の形成方法

Also Published As

Publication number Publication date
JP2013120895A (ja) 2013-06-17

Similar Documents

Publication Publication Date Title
JP5818972B2 (ja) 半導体積層体及びその製造方法、半導体デバイスの製造方法、半導体デバイス、ドーパント組成物、ドーパント注入層、並びにドープ層の形成方法
US9142696B2 (en) Solar cells with silicon nanoparticles that are coated with nanoparticle passivation film
WO2012077797A1 (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法
US20140000686A1 (en) Film stack and process design for back passivated solar cells and laser opening of contact
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
JP5253562B2 (ja) 半導体積層体及びその製造方法
JP5253561B2 (ja) 半導体デバイスの製造方法、半導体デバイス、並びに分散体
JP6076545B2 (ja) 半導体デバイスの製造方法
FR3009130A1 (fr) Procede de fabrication d'un espaceur pour cellule memoire electronique a double grille et cellule memoire electronique associee
JP6099304B2 (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法
WO2013084954A1 (ja) 太陽電池及び太陽電池の製造方法
JP2013105991A (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法
WO2022096801A1 (fr) Dispositif photovoltaïque tandem combinant une sous-cellule a base de silicium et une sous-cellule a base de perovskite comportant une couche n a taux de carbone controle
JP2017183648A (ja) ドーパント組成物、ドーパント注入層、ドープ層の形成方法、及び半導体デバイスの製造方法
Deng et al. Electrical and optical performance of textured silicon solar cells improved by plasmonic scattering and luminescent down-shifting effects
JP2018006388A (ja) 半導体層又は基材のドープ方法、pn接合又はpin構造の形成方法、及びフォトダイオードの製造方法
TW201628066A (zh) 摻雜方法以及摻雜用層合體
FR3053159A1 (fr) Procede de fabrication d'une structure de transistors comportant une etape de bouchage
JP2017010999A (ja) 固体撮像素子およびその製造方法
TW201248866A (en) Improving method of molybdenum electrode exfoliation for thin film solar cell

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130416

R150 Certificate of patent or registration of utility model

Ref document number: 5253562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3