TWI520176B - Semiconductor laminates, semiconductor devices, and the like - Google Patents

Semiconductor laminates, semiconductor devices, and the like Download PDF

Info

Publication number
TWI520176B
TWI520176B TW103142836A TW103142836A TWI520176B TW I520176 B TWI520176 B TW I520176B TW 103142836 A TW103142836 A TW 103142836A TW 103142836 A TW103142836 A TW 103142836A TW I520176 B TWI520176 B TW I520176B
Authority
TW
Taiwan
Prior art keywords
semiconductor
ruthenium
film
substrate
particles
Prior art date
Application number
TW103142836A
Other languages
English (en)
Other versions
TW201511086A (zh
Inventor
Yuka Tomizawa
Yoshinori Ikeda
Tetsuya Imamura
Original Assignee
Teijin Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011103188A external-priority patent/JP2012234994A/ja
Priority claimed from JP2011119599A external-priority patent/JP5921088B2/ja
Priority claimed from JP2011251098A external-priority patent/JP6099304B2/ja
Priority claimed from JP2011250773A external-priority patent/JP2013105991A/ja
Priority claimed from JP2011269079A external-priority patent/JP5253562B2/ja
Priority claimed from JP2011269017A external-priority patent/JP5253561B2/ja
Application filed by Teijin Ltd filed Critical Teijin Ltd
Publication of TW201511086A publication Critical patent/TW201511086A/zh
Application granted granted Critical
Publication of TWI520176B publication Critical patent/TWI520176B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00Silicon; Compounds thereof
    • C01B33/02Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02601Nanoparticles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78663Amorphous silicon transistors
    • H01L29/78666Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Description

半導體層合體、半導體裝置、及該等之製造方法
本發明係關於半導體層合體、半導體裝置、及該等之製造方法。
《《第一本發明之背景技術》》
某種半導體裝置之製造中,係於經選擇之區域中進行將如磷或硼之摻雜劑注入於半導體層或基材中,而於經選擇之區域中形成摻雜層。
特別是,某種太陽能電池之製造中,係於經選擇之區域中進行將摻雜劑注入於半導體層或基材中,而於經選擇之區域中形成摻雜層。
於較狹窄之區域中形成如此摻雜層之太陽能電池可列舉選擇性發射極型太陽能電池、及背接觸型太陽能電池。又,在較廣區域中形成如此摻雜層之太陽能電池可列舉為具有背面電場(BSF:Back Surface Field)層及/或表面電場(FSF:Front Surface Field)層之太陽能電池。
〈具有背面電場層之選擇性發射極型太陽能電池〉
具有背面電場層之選擇性發射極型太陽能電池為例如 專利文獻1所示者。
例如具體而言,具有背面電場層之選擇性發射極型太陽能電池(500)係如圖A7所示,具有包含n型半導體層(12、12a)及p型半導體層(14、14a)之半導體基材(10),於半導體基材(10)之受光面側表面配置有受光面側電極(22)及保護層(24),且在半導體基材(10)之背面側表面配置有背面側電極(32)及保護層(34)。
又,該太陽能電池中,與n型半導體層(12、12a)中之電極(22)接觸之部位具有選擇性高摻雜而成之選擇性發射極層(12a),以及p型半導體層(14、14a)中之背面側具有經高摻雜而成之背面電場層(14a)。
該種太陽能電池藉由具有選擇性發射極層(12a),而可一方面防止因受光面側之摻雜劑濃度高造成之問題,亦即例如因高摻雜劑層濃度層造成之在受光側表面之反射增加之問題,同時達成於與電極接觸之部位因摻雜劑之濃度提高所致之利益,亦即例如達成電極與半導體層之間之歐姆接觸之利益。
又,該種太陽能電池(500)藉由具有背面電場層(14a),而可減低因背面側表面附近之缺陷造成之載體(carrier)再結合損失。
此處,因該背面電場層所致之再結合抑制效果係如下述般生成。
亦即,因於p型半導體層(14、14a)中之受光面側之光吸收產生電洞與電子時,電洞實質上朝等電位之背面側電 極(32)移動,且電子到達n型半導體層與p型半導體層之間之空乏層,藉由該空乏層中之電位差而流到n型半導體層側,可產生電動勢。
相對於此,因於p型半導體層(14、14a)中之背面側之光吸收而產生電洞與電子時,電子無法到達空乏層,而被捕集於背面表面附近之缺陷中,藉此有與電洞再結合之情況。然而,在背面側產生電洞與電子時,若有背面電場層(14a)時,則藉由p型半導體層(14、14a)中之較低摻雜之受光面側(14)與較高摻雜之背面側(14a)之間產生之電場(障壁),電子會跳返,藉此使電子到達n型半導體層與p型半導體層之間之空乏層,因該空乏層中之電位差,而流到n型半導體層側,亦可產生電動勢。且,藉由背面電場層(14a)產生之電場,而促進電洞朝背面側電極(32)移動。
又,圖A7中,照射於用於發電之太陽能電池(500)之光以箭頭100表示。且,選擇性發射極層(12a)及背面電場層(14a)中之摻雜劑濃度為例如約1~2x1021原子/cm3之量。
〈具有表面電場層之背接觸型太陽能電池〉
具有表面電場層之背接觸型太陽能電池為例如專利文獻2及3所示者。
例如具體而言,具有表面電場層之背接觸型太陽能電池(600)係如圖A8所示,具有由n型(或p型或本質)半導體所構成之半導體基材(10),於半導體基材(10)之受光面側表面配置保護層(24),且在半導體基材(10)之背面側表 面配置背面側電極(22、32)及保護層(34)。
又,該太陽能電子具有在與由n型半導體所構成之半導體基材(10)中之電極(32、34)接觸之部位經選擇性n型或p型高摻雜而成之背接觸層(12a、14a),及半導體基材(10)中之受光面側經n型高摻雜而成之表面電場層(12b)。
該種太陽能電池(600)係在背面側交互配置高濃度n摻雜而成之n型背接觸層(12a)與高濃度p摻雜而成之p型背接觸層(14a)。其他部分為本質半導體區域、經低濃度p或n摻雜之區域、或形成p-n接合之區域,藉由對該區域照光而產生電動勢。因此產生之電動勢透過n型背接觸層(12a)及p型背接觸層(14a),利用電極釋出。
於該太陽能電池(600),藉由設置經高濃度p或n摻雜之區域,可將因接觸電阻所造成之電動勢之損耗抑制在較低,而釋出電力。
又,該太陽能電池(600)為具有表面電場層之太陽能電池(600),藉由在受光面側中,具有經高濃度n摻雜之層(12b),而可降低因受光面側表面附近之缺陷所致之載體之再結合損失。
此處,因如此表面電場層所致之再結合抑制效果係如下列般產生。
亦即,因於半導體基材(10)中之電極(22、32)側之光吸收產生電洞與電子時,電洞與電子之至少一者可到達經高濃度p摻雜之部位(14a)與經高濃度n摻雜之部位(12a)間之空乏層,藉由該空乏層中之電位差,使電洞流向經高 濃度p摻雜之部位(14a)側,及/或使電子流向經高濃度n摻雜之部位(12a),而可產生電動勢。
相對於此,因於半導體基材(10)中之受光面射之光吸收而產生電洞與電子時,電洞與電子無法到達空乏層,而被捕集於受光面側表面附近之缺陷中,有藉此再結合之情況。然而,受光面側中產生電子與電洞之情況下,若有表面電場層(12b)時,則藉由於由n型半導體所構成之半導體基材(10)中之較低摻雜之電極側與較高摻雜之表面側(12b)之間產生電場(障壁),而使電洞跳返,藉此使電洞到達經高濃度p摻雜之部位(14a)與經高濃度n摻雜之部位(12a)之間之空乏層,因該空乏層中之電位差,而流向p型半導體層側,亦可產生電動勢。
又,圖A8中,照射於用以發電之太陽能電池(600)之光以箭頭100表示。
且,某種電晶體之製造中,係於選擇之區域中進行將摻雜劑注入於半導體層或基材中,且在選擇之區域中形成摻雜層。
至於該種電晶體可列舉場效電晶體(FET:Field Effect Transistor)。
具體而言例如,場效電晶體(F700)係如圖F5所示,具有基材(F72)、半導體層(F78)、閘極絕緣膜(F73)、閘極電極(F74)、源極電極(F75)及汲極電極(F76),且源極電極及汲極電極及半導體層接觸之部位中,半導體層(F78)具有經n型或p型摻雜之摻雜區域(F78b)。此種場效電晶體 係藉由該摻雜區域而促進半導體基板與電極之間之歐姆接觸。
為了在如上述之選擇區域中形成摻雜層,一般已知之方法為使摻雜劑源與層或基材接觸,進行熱或雷射照射,將摻雜劑注入於層或基材中。此處使用之摻雜劑源已知使用硼矽酸鹽玻璃或磷玻璃(專利文獻3)、包含無機摻雜劑之液體(專利文獻4)、或含有矽及/或鍺之奈米粒子之油墨(專利文獻5及6)。
《《第二本發明之背景技術》》
半導體矽膜例如非晶矽膜及多晶矽膜等已被使用於半導體裝置,例如薄膜電晶體(TFT)及薄膜型太陽能電池。
半導體裝置中使用該種半導體矽膜時,可藉由如濺鍍之物理氣相沉積(PVD)、如電漿化學氣相沉積之化學氣相沉積(CVD)等之真空製程,於基材之整面上形成半導體矽膜而進行。又,半導體矽膜必須具有期望圖型,例如電路圖型時,可藉由光微影等去除在基材全面上形成的半導體矽膜之不需要部分,獲得具有期望圖型之半導體矽膜而進行。
然而,該等過去之方法中,需要大規模之裝置,消耗大量能源,製程溫度為高溫(超過250℃),故會有每一製程需要長時間冷卻,原料為氣體故難以操作,產生大量廢棄物等問題,因此其為複雜且高成本之方法。且尤其於半導體矽膜必須具有期望圖型時,由於係去除基材之整面上 形成之半導體矽膜之不需要部分,故亦有原料之使用效率差(未達5%)之問題。
關於上述該等問題,近年來已探討利用液相法形成半導體膜。
有關此,例如於專利文獻6提案使用含有矽粒子之分散體,形成半導體矽膜。此處,該專利文獻6係提案以雷射照射由矽粒子組成之乾燥矽粒子膜,並燒結矽粒子。
又,於液相法亦已探討利用於基材上直接描繪半導體矽膜之期望圖型之直接描繪技術。至於直接描繪技術列舉為塗佈印刷包含半導體矽膜之構成材料之原料液之印刷法,例如噴墨印刷法、網版印刷法等。
該等印刷法不須真空製程,且可藉由直接描繪進行圖型形成,故可以簡易且低成本製造半導體裝置。
《《第三本發明之背景技術》》
正如有關第二本發明之背景技術之記載,近年來,已探討液相法作為形成半導體膜之方法,尤其是探討液相法作為在較低溫下形成薄膜電晶體等用之半導體膜之方法。
液相法一般可在較低溫,例如聚合物材料之玻璃轉移溫度以下之溫度下進行全部製程。該種低溫製程可在半導體膜之基材中使用便宜且通用之聚合物材料,因此亦可期待半導體裝置之大面積化、可撓化、輕量化、低成本化。另外,該低溫製程由於不需要每一製程之冷卻,故可縮短製程時間。
關於以該種液相法進行之半導體膜之製造,已探討使用有機半導體材料。
然而,有機半導體膜相較於矽半導體膜,如載體移動度之性能、及如在大氣中之安定性之耐久性不足,因此現狀係用途受到限制同時難以製品化。
又,關於使用液相法之半導體膜製造,亦已探討使用無機化合物半導體材料。
關於此,例如於專利文獻7揭示使用奈米粒子分散液,使InGaZnO4膜成膜之方法。專利文獻7為以紫外線(UV)臭氧清洗裝置前處理在室溫下乾燥之InGaZnO4膜,且隨後以KrF準分子雷射(波長:248nm)照射,藉此成膜出比較均勻之InGaZnO4之結晶膜。專利文獻7係藉由該方法,製作載體移動度1.2cm2/V.s之薄膜電晶體。
然而,InGaZnO4等之無機化合物半導體材料由於原料取得之問題,故相較於矽半導體極為昂貴,作為一般之TFT材料並不實用。
又,關於使用液相法之半導體膜之製造,已探討使用有機矽化合物溶液,例如含有氫化環狀矽烷化合物之矽溶液,製造半導體多晶矽膜。
關於此,例如於專利文獻8及9中使用含有高分子量之低揮發性聚矽烷化合物之有機矽化合物溶液。此處,該低揮發性聚矽烷化合物係以環五矽烷作為前驅物獲得。
然而,有機矽化合物溶液為了減低爆炸性,有必須進行脫氫退火處理(400~500℃)之情況,因此難以使全部製 程低溫化。
又,專利文獻6中提案使用含有矽粒子之分散體,形成半導體矽膜。
關於液相法之使用,亦已探討利用於基材上直接描繪半導體矽膜之期望圖型之直接描繪技術。至於直接描繪技術列舉為塗佈印刷包含半導體矽膜之構成材料之原料液之印刷法,例如噴墨印刷法、網版印刷法等。
該種印刷法不須真空製程,可藉由直接描繪進行圖型形成,故可以簡易且低成本製造半導體裝置。
又,作為矽膜,已提案具有各式各樣形態之膜,例如專利文獻10中,提案以氣相法製造使柱狀結晶粒於短軸方向上鄰接之半導體矽膜之方法。
《《第四本發明之背景技術》》
如薄膜電晶體(TFT)及太陽能電池之半導體裝置之製造中,使用層合於矽基材等基材上之一層或複數層之矽層。
具體而言,薄膜電晶體之製造中,係進行於基材上沉積非晶矽層,接著藉由以雷射等使該非晶矽層結晶化,而形成多晶矽層。
該情況下,非晶矽層結晶化時,會有矽結晶異常成長,於多晶矽層之表面產生凸部之情況。如此表面之凸部於其上沉積絕緣層時,會有帶來層間短路或層間漏電之問題,且於其上形成電極時,會有帶來接觸不良之問題,故 較佳為將之去除。因此,為了去除該凸部以獲得平坦之表面,而提案進行以酸蝕刻、研磨等(專利文獻11及12)。
又,關於如選擇性發射極型或背接觸型太陽能電池之於經選擇區域中具有摻雜層之半導體裝置之製造,已開發出於基材上應用含有經摻雜之矽粒子之矽粒子分散體,使應用之分散體乾燥,接著經加熱,而形成使經摻雜之矽粒子燒結而成之矽層,亦即形成摻雜劑注入層之方法(專利文獻5、6及13)。
該種矽層較好亦具有如上述之平坦表面,但燒結矽粒子所得之矽層一般在表面上具有較大的凸部。
《《第五本發明之背景技術》》
如第二本發明之背景技術相關之記載,至於形成半導體膜之方法,近年來已探討液相法,尤其是探討液相法作為以低成本且簡便之製程形成薄膜電晶體等用之半導體膜之方法。
液相法一般由於使用可塗佈之半導體材料,故不需要於過去需要之大規模裝置,且可藉由噴墨等應用而提高原料使用效率,實現低成本化及製程之簡便化。
關於利用該種液相法之半導體膜之製造,已探討使用有機半導體材料。然而,有機半導體膜相較於矽半導體膜,如載體移動度之性能、及如在大氣中之安定性之耐久性不充分,因此現狀為用途受到限制同時難以製品化。
又,關於利用該種液相法之半導體膜之製造,於專利 文獻6中提案使用含有矽粒子之分散體,形成半導體矽膜。
液相法亦探討利用於基材上直接描繪半導體矽膜之期望圖型之直接描繪技術。直接描繪技術列舉為塗佈印刷包含半導體矽膜之構成材料之原料液之印刷法,例如噴墨印刷法、網版印刷法等。
該種印刷法不須真空製程,且可藉由直接描繪進行圖型形成,故可以簡易且低成本製造半導體裝置。
《《第六本發明之背景技術》》
如有關第二本發明之背景技術之記載,近年來,作為形成半導體膜之方法已探討有液相法,尤其是探討液相法作為在較低溫下形成薄膜電晶體等用之半導體膜之方法。
液相法一般可在較低溫,例如聚合物材料之玻璃轉移溫度以下之溫度進行全部製程。該種低溫製程成為可在半導體膜之基材中使用便宜通用之聚合物材料,因此亦可期待半導體裝置之大面積化、可撓化、輕量化、低成本化。另外,該低溫製程由於不需要每一製程之冷卻,故可縮短製程時間。
關於利用該液相法之半導體膜之製造,已探討有使用有機半導體材料。
然而,有機半導體膜相較於矽半導體膜,如載體移動度之性能、及如在大氣中之安定性之耐久性不充分,因此現狀為用途受到限制同時難以製品化。
又,關於使用液相法之半導體膜製造,亦已探討有使用無機化合物半導體材料。
關於此,例如於專利文獻7揭示使用奈米粒子分散液,使InGaZnO4膜成膜之方法。專利文獻7為以紫外線(UV)臭氧清洗裝置前處理在室溫下乾燥之InGaZnO4膜,且隨後以KrF準分子雷射(波長:248nm)照射,而成膜出比較均勻之InGaZnO4之結晶膜。專利文獻7係藉由該種方法,製作載體移動度1.2cm2/V.s之薄膜電晶體。
然而,InGaZnO4等之無機化合物半導體材料由於原料取得之問題,故相較於矽半導體極為昂貴,作為一般之TFT材料並不實用。
且,關於使用液相法之半導體膜之製造,已探討使用有機矽化合物溶液,例如含有氫化環狀矽烷化合物之矽溶液,製造半導體多晶矽膜。
關於此,例如於專利文獻8及9中使用含有高分子量之低揮發性聚矽烷化合物之有機矽化合物溶液。此處,該低揮發性聚矽烷化合物係作為前驅物以環五矽烷獲得。
然而,有機矽化合物溶液為了減低爆炸性,有需要進行脫氫退火處理(400~500℃)之情況,因此難以使全部製程低溫化。
又,專利文獻6中提出有使用含有矽粒子之分散體,形成半導體矽膜。
關於液相法之使用,亦探討有利用於基材上直接描繪半導體矽膜之期望圖型之直接描繪技術。直接描繪技術列 舉為塗佈印刷包含半導體矽膜之構成材料之原料液之印刷法,例如噴墨印刷法、網版印刷法等。
該種印刷法不須真空製程,且可藉由直接描繪進行圖型形成,故可以簡易且低成本製造半導體裝置。
又,某種半導體裝置之製造中,進行於經選擇之區域中將如磷或硼之摻雜劑注入於半導體層或基材中,且於經選擇之區域中形成擴散區域。尤其,某種太陽能電池及電晶體之製造中,於經選擇之區域中進行將摻雜劑注入於半導體層或基板中,且於經選擇之區域中形成擴散區域或摻雜區域(專利文獻3~6)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2010-186900
[專利文獻2]日本特表2009-521805
[專利文獻3]日本特開2010-262979
[專利文獻4]日本特開平07-297429
[專利文獻5]日本特表2010-519731
[專利文獻6]日本特表2010-514585
[專利文獻7]日本特開2009-147192號公報
[專利文獻8]日本特開2004-87546號公報(對應於日本專利4016419號)
[專利文獻9]日本特表2010-506001號公報
[專利文獻10]日本特開2002-270511號公報
[專利文獻11]日本特開平2-163935號公報
[專利文獻12]日本特開2006-261681號公報
[專利文獻13]美國專利第7,704,866號說明書
《《第一本發明之課題》》
如上述,已知使用各種摻雜劑源以在經選擇之區域中形成摻雜層(亦稱為「擴散區域」)。
然而,以過去之方法,為了於經選擇之區域中應用摻雜源而必須進行微影步驟,在注入摻雜劑後需要去除摻雜源之步驟,及因擴散而形成摻雜層,故有深度方向之摻雜濃度之調節困難等之問題。
相對於此,本發明提供並無如上述問題之半導體裝置之製造方法。又本發明提供以本發明之方法獲得之半導體裝置,及可以本發明之方法使用之分散體。
《《第二本發明之課題》》
如專利文獻6中所記載,已提出有以雷射照射由矽粒子所構成之乾燥矽粒子膜,且燒結矽粒子。該情況下,雖然可在較低溫達成矽粒子之燒結,但隨著用途不同,所得半導體膜之特性仍有改善之餘地。
又,亦已知有加熱由矽粒子所構成之乾燥矽粒子膜,並使矽粒子燒結。然而,該情況下,亦隨著用途不同,所得半導體膜之特性仍有改善之餘地。又該情況下,會有因 加熱使基板及其他層之性能劣化之虞。
因此,本發明之目的係由矽粒子提供具有優異半導體特性之矽半導體膜,尤其是不使用在較高溫度下之熱處理,而可由矽粒子提供具有優異半導體特性之矽半導體膜。
《《第三本發明之課題》》
本發明之目的係提供一種具有新穎半導體矽膜及具有該半導體矽膜之半導體裝置,以及該等之製造方法。
《《第四本發明之課題》》
如上述,半導體裝置之製造中需要具有平坦表面之矽層。
因此,本發明提供一種在基材上形成有具有平坦表面之矽層之半導體層合體,以及該半導體層合體之製造方法。
《《第五本發明之課題》》
本發明之目的係提供一種在較低溫下有效率地製造半導體矽膜之方法。更具體而言,本發明之目的係提供一種不需要昂貴且多耗能型之大規模裝置,而製造具有連續性高之半導體矽膜之半導體層合體之方法。
又,本發明之目的係提供一種具有連續性高之半導體矽膜之半導體層合體,以及具有該半導體層合體之半導體 裝置。
本發明之另一目的將由本申請案之說明書及專利申請範圍之記載變得顯而易見。
《《第六本發明之課題》》
本發明之目的係提供一種在較低溫下有效地製造半導體矽膜之方法。更具體而言,本發明之目的係提供一種不需要昂貴且多耗能型之大規模裝置,而可在塑膠基板等之耐熱性較低之基板上形成半導體膜之半導體層合體之製造方法。
又,本發明之目的係提供一種具有聚合物材料之基材,及具有層合於該基材上的半導體矽膜之半導體層合體。
再者,本發明之目的係提供一種不使用微影步驟,可在經選擇之區域上形成擴散區域之半導體層合體之製造方法。
本發明之其他目的將由本申請案之說明書及申請專利範圍之記載變得顯而易見。
《《第一本發明》》
本發明者積極檢討之結果,而思及下述〈A1〉~〈A29〉之第一本發明。
〈A1〉一種半導體裝置之製造方法,其為具有由半導 體元件所成之半導體層或基材、及在上述半導體層或基材上之第一摻雜劑注入層之半導體裝置之製造方法,其特徵為包含下述步驟(a)~(c),且第一摻雜劑注入層之結晶方位與上述半導體層或基材之結晶方位相同,及/或上述摻雜劑之濃度在距上述第一摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距上述第一摻雜劑注入層表面起0.3μm之深度中為0.1μm之深度之1/10以下:(a)於上述半導體層或基材之第一部位施用含有第一粒子之第一分散體,其中,上述第一粒子本質上由與上述半導體層或基材相同之元素所成,且利用p型或n型摻雜劑進行摻雜,(b)使施用之上述第一分散體乾燥,成為第一未燒結摻雜劑注入層,及(c)藉由對上述第一未燒結摻雜劑注入層進行光照射,利用上述p型或n型摻雜劑來摻雜上述半導體層或基材之上述第一部位,同時燒結上述第一未燒結摻雜劑注入層,成為與上述半導體層或基材一體化之第一摻雜劑注入層。
〈A2〉如上述〈A1〉項記載之方法,其中上述第一摻雜劑注入層之結晶方位與上述半導體層或基材之結晶方位相同。
〈A3〉如上述〈A1〉項記載之方法,其中上述摻雜 劑之濃度於距上述第一摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距上述第一摻雜劑注入層之表面起0.3μm之深度中為0.1μm之深度之1/10以下。
〈A4〉如上述〈A1〉至〈A3〉項中任一項所記載之方法,其進一步包含下述步驟(a')~(c'),且第二摻雜劑注入層之結晶方位與上述半導體層或基材之結晶方位相同,及/或摻雜劑之濃度在距上述第二摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距上述第二摻雜劑注入層之表面起0.3μm之深度中為0.1μm之深度之1/10以下:(a’)與步驟(a)同時、在步驟(a)與(b)之間、或在步驟(b)與(c)之間,於上述半導體層或基材之第二部位施用含有第二粒子之第二分散體,其中,上述第二粒子本質上係由與上述半導體層或基材相同之元素所成,且係利用與上述第一粒子之摻雜劑不同類型之摻雜劑進行摻雜,(b’)與步驟(b)同時或與步驟(b)分開地,使施用之上述第二分散體乾燥,成為第二未燒結摻雜劑注入層,及(c’)與步驟(c)同時或與步驟(c)分開地,藉由對上述第二未燒結摻雜劑注入層進行光照射,藉此利用p型或n型摻雜劑來摻雜上述半導體層或基材之上述第二部位,同時燒結上述第二未燒結摻雜劑注入層,成為與上述半導體層或基材一體化之第二摻雜劑注入層。
〈A5〉如上述〈A1〉至〈A3〉項中任一項所記載之 方法,其中在步驟(c)之後,進而包含下述步驟(a")~(c"),且上述第二摻雜劑注入層之結晶方位與上述半導體層或基材之結晶方位相同,及/或摻雜劑之濃度在距上述第二摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距上述第二摻雜劑注入層之表面起0.3μm之深度中為0.1μm之深度之1/10以下:(a”)於上述半導體層或基材之第二部位施用含有第二粒子之第二分散體,其中上述第二粒子本質上係由與上述半導體層或基材相同之元素所成,且係利用與上述第一粒子之摻雜劑不同類型之摻雜劑進行摻雜,(b”)使施用之上述第二分散體乾燥,成為第二未燒結摻雜劑注入層,及(c”)藉由對上述第二未燒結摻雜劑注入層進行光照射,利用p型或n型摻雜劑來摻雜上述半導體層或基材之上述第二選擇部位,同時燒結第二未燒結摻雜劑注入層,成為與上述半導體層或基材一體化之第二摻雜劑注入層。
〈A6〉如上述〈A1〉至〈A5〉項中任一項所記載之方法,其中上述半導體元素為矽、鍺或其等之組合。
〈A7〉如上述〈A1〉至〈A6〉項中任一項所記載之方法,其係以印刷法或旋轉塗佈法進行上述分散體之施用。
〈A8〉如上述〈A1〉至〈A7〉項中任一項所記載之方法,其中上述粒子之結晶化度為40%以下。
〈A9〉如上述〈A1〉至〈A8〉項中任一項所記載之方法,其中上述粒子之平均一次粒徑為30nm以下。
〈A10〉如上述〈A1〉至〈A9〉項中任一項所記載之方法,其中上述摻雜劑為由B、Al、Ga、In、Ti、P、As、Sb、或其等之組合所組成群組中選擇。
〈A11〉如上述〈A1〉至〈A10〉項中任一項所記載之方法,其中上述粒子含1×1020原子/cm3以上之上述摻雜劑。
〈A12〉如上述〈A1〉至〈A11〉項中任一項所記載之方法,其進而包含於上述摻雜劑注入層上形成電極。
〈A13〉如上述〈A1〉至〈A12〉項中任一項所記載之方法,其中上述半導體裝置為太陽能電池。
〈A14〉如上述〈A13〉項所記載之方法,其中上述摻雜劑注入層係用於形成選擇性發射極型太陽能電池之選擇性發射極層、或背接觸型太陽能電池之背接觸層者。
〈A15〉如上述〈A13〉或〈A14〉項所記載之方法,其中上述摻雜劑注入層為用於形成背面電場層或表面電場層者。
〈A16〉如上述〈A1〉至〈A15〉項中任一項所記載之方法,其中上述半導體裝置為薄膜電晶體。
〈A17〉一種半導體裝置,其在由上述半導體元素所成之層或基材之第一部位配置使第一粒子燒結所形成之第一摻雜劑注入層,上述第一粒子本質上係由與上述半導體層或基材相同 之元素所成,且利用p型或n型摻雜劑來進行摻雜,上述第一摻雜劑注入層與上述半導體層或基材一體化,且上述第一摻雜劑注入層之結晶方位與上述半導體層或基材之結晶方位相同,及/或上述摻雜劑之濃度在距上述第一摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距上述第一摻雜劑注入層之表面起0.3μm之深度中為0.1μm之深度之1/10以下。
〈A18〉如上述〈A17〉項所記載之半導體裝置,其中上述第一摻雜劑注入層之結晶方位與上述半導體層或基材之結晶方位相同。
〈A19〉如上述〈A17〉項所記載之半導體裝置,其中上述摻雜劑之濃度在距上述第一摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距上述第一摻雜劑注入層之表面起0.3μm之深度中為0.1μm之深度之1/10以下。
〈A20〉如上述〈A17〉至〈A19〉項中任一項所記載之半導體裝置,其中於上述半導體層或基材之第二部位配置使第二粒子燒結而形成之第二摻雜劑注入層,上述第二粒子本質上係由與上述半導體層或基材相同之元素所成,且以與上述第一粒子之摻雜劑不同類型之摻雜劑進行摻雜,上述第二摻雜劑注入層與上述半導體層或基材一體 化,且上述第二摻雜劑注入層之結晶方位與上述半導體層或基材之結晶方位相同,及/或上述摻雜劑之濃度在距上述第二摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距上述第二摻雜劑注入層之表面起0.3μm之深度中為0.1μm之深度之1/10以下。
〈A21〉如上述〈A17〉至〈A20〉項中任一項所記載之半導體裝置,其中上述半導體元素為矽、鍺或其等之組合。
〈A22〉如上述〈A17〉至〈A21〉項中任一項所記載之半導體裝置,其中在上述摻雜劑注入層上形成電極。
〈A23〉如上述〈A17〉至〈A22〉項中任一項所記載之半導體裝置,其為太陽能電池。
〈A24〉如上述〈A23〉項所記載之半導體裝置,其中上述摻雜劑注入層為用於形成選擇性發射極型太陽能電池之選擇性發射極層、或背接觸型太陽能電池之背接觸層者。
〈A25〉如上述〈A23〉或〈A24〉項所記載之半導體裝置,其中上述摻雜劑注入層係用於形成背面電場層或表面電場層者。
〈A26〉如上述〈A17〉至〈A22〉項中任一項所記載之半導體裝置,其為薄膜電晶體。
〈A27〉一種分散體,其為含有粒子之分散體,其中上述粒子之結晶化度為40%以下,且本質上由經n或p摻 雜之半導體元素所成。
〈A28〉一種分散體,其為含有粒子之分散體,其中上述粒子為平均一次粒徑30nm以下且本質上由經n或p摻雜之半導體元素所成。
〈A29〉如上述〈A27〉或〈A28〉之分散體,其中上述半導體元素為矽、鍺或其等之組合。
《《第二本發明》》
本發明者積極檢討之結果,而思及下述〈B1〉至〈B15〉之第二本發明。
〈B1〉一種未燒結矽粒子膜,其係由相互未燒結之矽粒子所成,且在惰性氣體氛圍中於一大氣壓之壓力及600℃之溫度加熱後脫離之脫離性氣體之量,以未燒結矽粒子膜之質量為準,為500質量ppm以下。
〈B2〉如上述〈B1〉項所記載之未燒結矽粒子膜,其中上述脫離性氣體係由矽烷化合物、有機溶劑、及其等之組合所組成群組選出。
〈B3〉如上述〈B1〉或〈B2〉項之未燒結矽粒子膜,其具有50~2000nm之厚度。
〈B4〉如上述〈B1〉至〈B3〉項中任一項所記載之未燒結矽粒子膜,其中上述矽粒子為藉由雷射熱分解法獲得之矽粒子。
〈B5〉一種未燒結矽粒子膜之製造方法,其包含下述步驟: (a)於基材上塗佈含有分散介質及分散於上述分散介質中之矽粒子之矽粒子分散體,形成矽粒子分散體膜之步驟,(b)使上述矽粒子分散體膜乾燥,形成乾燥矽粒子膜之步驟,及(c)使上述乾燥矽粒子膜在300℃以上900℃以下之溫度燒成,藉以形成未燒結矽粒子膜之步驟。
〈B6〉如上述〈B5〉項所記載之方法,其中步驟(c)中之上述燒成係在500℃以上之溫度進行。
〈B7〉如上述〈B5〉或〈B6〉項之方法,其中步驟(c)中之上述燒成係在800℃以下之溫度進行。
〈B8〉一種半導體矽膜,其係由相互燒結之矽粒子所成,且實質上不含有碳原子。
〈B9〉如上述〈B8〉項所記載之半導體矽膜,其未經受在超過1000℃之溫度之熱處理。
〈B10〉一種半導體裝置,其具有如上述〈B8〉或〈B9〉項所記載之半導體矽膜作為半導體膜。
〈B11〉如上述〈B10〉項所記載之半導體裝置,其為太陽能電池。
〈B12〉一種半導體矽膜之製造方法,其包含下述步驟:以如上述〈B5〉至〈B7〉項中任一項所記載之方法獲得未燒結矽粒子膜之步驟,對上述未燒結矽粒子膜照射光或施用熱,使上述未燒 結矽粒子膜中之上述矽粒子燒結,藉此形成半導體矽膜之步驟。
〈B13〉一種半導體矽膜之製造方法,其包含對如上述〈B1〉至〈B4〉項中任一項所記載之上述未燒結矽粒子膜照射光或施用熱,使上述未燒結矽粒子膜中之上述矽粒子膜燒結之步驟。
〈B14〉如上述〈B12〉或〈B13〉項所記載之方法,其中上述燒結係藉由使用雷射之光照射進行。
〈B15〉如上述〈B12〉至〈B14〉項中任一項所記載之方法,其中上述燒結係在非氧化性氛圍下進行。
《《第三本發明》》
本發明者積極檢討之結果,而思及下述之〈C1〉至〈C14〉之第三本發明。
〈C1〉一種半導體矽膜,其為複數個細長矽粒子以短軸方向鄰接而成之半導體矽膜,且上述細長矽粒子為複數個矽粒子之燒結體。
〈C2〉如上述〈C1〉項所記載之半導體矽膜,其中上述細長矽粒子之至少一部分具有100nm以上之短軸徑。
〈C3〉如上述〈C1〉或〈C2〉項所記載之半導體矽膜,其中上述細長矽粒子之至少一部分具有超過1.2之長寬比。
〈C4〉一種半導體裝置,其具有如上述〈C1〉至 〈C3〉項中任一項所記載之半導體矽膜。
〈C5〉如上述〈C4〉項所記載之半導體裝置,其為太陽能電池。
〈C6〉一種半導體矽膜之製造方法,其為複數個細長矽粒子以短軸方向鄰接而成之半導體矽膜之製造方法,其包含下述步驟:(a)將含有第一分散介質及分散於上述第一分散介質中之第一矽粒子之第一矽粒子分散體塗佈於基材上,形成第一矽粒子分散體膜之步驟,(b)使上述第一矽粒子分散體膜乾燥,形成第一未燒結半導體矽膜之步驟,及(c)對上述第一未燒結半導體矽膜照射光,使上述第一未燒結半導體矽膜中之上述第一矽粒子燒結,藉此形成第一半導體矽膜之步驟,(d)將含有第二分散介質及分散於上述第二分散介質中之第二矽粒子之第二矽粒子分散體塗佈於上述第一半導體矽膜上,形成第二矽粒子分散體膜之步驟,(e)使上述第二矽粒子分散體膜乾燥,形成第二未燒結半導體矽膜之步驟,及(f)對上述第二未燒結半導體矽膜照射光,使上述第二未燒結半導體矽膜中之上述第二矽粒子燒結之步驟;且第一矽粒子之分散為5nm2以上。
〈C7〉如上述〈C6〉項所記載之方法,其中上述矽粒子之平均一次粒徑為100nm以下。
〈C8〉如上述〈C6〉或〈C7〉項之方法,其中上述矽粒子係藉由雷射熱分解法獲得之矽粒子。
〈C9〉如上述〈C6〉至〈C8〉項中任一項所記載之方法,其中上述未燒結半導體矽膜具有50~2000nm之厚度。
〈C10〉如上述〈C6〉至〈C9〉項中任一項所記載之方法,其中上述光照射係使用雷射進行。
〈C11〉如上述〈C6〉至〈C10〉項中任一項所記載之方法,其中上述光照射係在非氧化性氛圍下進行。
〈C12〉一種半導體矽膜,其係藉由如上述〈C6〉至〈C11〉項中任一項所記載之方法獲得。
〈C13〉一種半導體裝置之製造方法,其包含以如上述〈C6〉至〈C11〉項中任一項所記載之方法製作半導體矽膜。
〈C14〉一種半導體裝置,其係藉由如上述〈C13〉項之方法獲得。
《《第四本發明》》
本發明者積極檢討之結果,而思及下述〈D1〉至〈D15〉項之第四本發明。
〈D1〉一種半導體層合體,其具有基材及於上述基材上之複合矽膜,且上述複合矽膜具有源自非晶矽之第一矽層,及在上述第一矽層上之源自矽粒子之第二矽層。
〈D2〉如上述〈D1〉項所記載之半導體層合體,其 中上述複合矽層之凸部高度為100nm以下。
〈D3〉一種半導體裝置,其具有如上述〈D1〉或〈D2〉項所記載之半導體層合體。
〈D4〉如上述〈D3〉項所記載之半導體裝置,其為太陽能電池。
〈D5〉如上述〈D4〉項所記載之半導體裝置,其中上述複合矽層為用於形成選擇性發射極型太陽能電池之選擇性發射極層、或背接觸型太陽能電池之背接觸層者。
〈D6〉如上述〈D4〉或〈D5〉項所記載之半導體裝置,其中上述複合矽層為用於形成背面電場層或表面電場層者。
〈D7〉如上述〈D3〉項所記載之半導體裝置,其為場效應電晶體。
〈D8〉一種半導體層合體之製造方法,其包含下述步驟:(a)於基材上形成非晶矽層之步驟,(b)將矽粒子分散體塗佈於上述非晶矽層上,並經乾燥,藉此形成於非晶矽層上層合有矽粒子層之未處理層合體之步驟,及(c)對上述未燒成層合體進行光照射,形成具有源自非晶矽之第一矽層及於上述第一矽層上之源自矽粒子之第二矽層之複合矽層之步驟。
〈D9〉如上述〈D8〉項所記載之方法,其中上述非晶矽層之厚度為300nm以下。
〈D10〉如上述〈D8〉或〈D9〉項之方法,其中上述矽粒子層之厚度為300nm以下。
〈D11〉如上述〈D8〉至〈D10〉項中任一項所記載之方法,其中上述矽粒子之平均一次粒徑為100nm以下。
〈D12〉如上述〈D8〉至〈D11〉項中任一項所記載之方法,其中上述光照射係使用雷射進行。
〈D13〉一種半導體層合體,其係藉由如上述〈D8〉至〈D12〉項中任一項所記載之方法獲得。
〈D14〉一種半導體裝置之製造方法,其包含以如上述〈D8〉至〈D12〉項中任一項所記載之方法製作半導體層合體。
〈D15〉一種半導體裝置,其係藉由如上述〈D14〉項之方法獲得。
《《第五本發明》》
本發明者積極檢討之結果,而思及下述之〈E1〉至〈E19〉之第五本發明。
〈E1〉一種半導體層合體之製造方法,其為製造具有基材及層合於上述基材上之半導體矽膜之半導體層合體之方法,其包含下述步驟:(a)於基材之表面上塗佈含有分散介質與分散於上述分散介質中之矽粒子之矽粒子分散體,形成矽粒子分散體膜之步驟, (b)使上述矽粒子分散體乾燥,形成未燒結矽膜之步驟,及(c)對上述未燒結矽膜照射光,使上述未燒結矽膜中之上述矽粒子燒結,藉此形成半導體矽膜之步驟;且熔融矽對於上述基材表面之接觸角為70度以下。
〈E2〉如上述〈E1〉項所記載之方法,其中上述基材之表面係以由碳化物、氮化物、碳氮化物、及其等之組合所組成群組中選出之材料所提供。
〈E3〉如上述〈E2〉項所記載之方法,其中上述基材之表面係以由矽碳化物、矽氮化物、矽碳氮化物、石墨、及其等之組合所組成群組中選出之材料所提供。
〈E4〉如上述〈E1〉至〈E3〉項中任一項所記載之方法,其中上述基材具有基材本體及表面層,且上述表面層係以與熔融矽之接觸角為70度以下之材料製作而成。
〈E5〉如上述〈E1〉至〈E3〉項中任一項所記載之方法,其中上述基材整體係以與上述基材之表面相同之材料作成。
〈E6〉如上述〈E1〉至〈E5〉項中任一項所記載之方法,其中上述矽粒子之平均一次粒徑為100nm以下。
〈E7〉如上述〈E1〉至〈E6〉項中任一項所記載之方法,其中上述矽粒子為藉由雷射熱分解法獲得之矽粒子。
〈E8〉如上述〈E1〉至〈E7〉項中任一項所記載之方法,其中上述光照射係在非氧化性氛圍下進行。
〈E9〉如上述〈E1〉至〈E8〉項中任一項所記載之方法,其中上述光照射係使用雷射進行。
〈E10〉如上述〈E9〉項所記載之方法,其中上述雷射之波長為600nm以下。
〈E11〉如上述〈E1〉至〈E10〉項中任一項所記載之方法,其中上述光照射係使用脈衝狀之光進行。
〈E12〉一種半導體裝置之製造方法,其包含以如上述〈E1〉至〈E11〉項中任一項所記載之方法製作半導體層合體。
〈E13〉一種半導體層合體,其係以如上述〈E1〉至〈E11〉項中任一項所記載之方法獲得。
〈E14〉一種半導體裝置,其係以如上述〈E12〉項所記載之方法獲得。
〈E15〉一種半導體層合體,其具有基材及層合於該基材表面上之半導體矽膜,上述半導體矽膜係由相互燒結之複數個矽粒子作成,且熔融矽對上述基材表面之接觸角為70度以下。
〈E16〉如上述〈E15〉項所記載之半導體層合體,其中上述半導體矽膜之膜厚為50~500nm。
〈E17〉一種半導體裝置,其具有如上述〈E15〉或〈E16〉項所記載之半導體層合體。
〈E18〉一種半導體層合體之製造方法,其為製造具有基材及層合於上述基材上之半導體矽膜之半導體層合體 之方法,該方法包含下述步驟:(a)將含有分散介質及分散於上述分散介質中之矽粒子之矽粒子分散體塗佈於基材之表面上,形成矽粒子分散體膜之步驟,(b)使上述矽粒子分散體膜乾燥,形成未燒結矽膜之步驟,及(c)對上述未燒結矽膜照光,使上述未燒結矽膜中之上述矽粒子燒結,藉此形成半導體矽膜之步驟;且上述基材之表面係以由矽碳化物、矽氮化物、矽碳氮化物、石墨、及其等之組合所組成群組中選擇之材料所提供。
〈E19〉一種半導體層合體,其具有基材、層合於該基材之表面上之半導體矽膜,上述半導體矽膜係由相互燒結之複數個矽粒子作成,且上述基材表面係以由矽碳化物、矽氮化物、矽碳氮化物、石墨、及其等之組合所組成群組選出之材料所提供。
《《第六本發明》》
本發明者積極檢討之結果,而思及下述之〈F1〉至〈F26〉之第六本發明。
〈F1〉一種具有基材及層合於上述基材上之半導體矽膜之半導體層合體之製造方法,該方法包含下述步驟:(a)將含有分散介質及分散於上述分散介質中之矽粒 子之矽粒子分散體塗佈於基材上,形成矽粒子分散體膜之步驟,(b)使上述矽粒子分散體膜乾燥,形成未燒結半導體矽膜之步驟,及(c)對上述未燒結半導體矽膜照光,使上述未燒結半導體矽膜中之上述矽粒子燒結,藉此形成半導體矽膜之步驟。
〈F2〉如上述〈F1〉項所記載之方法,其中上述基材具有聚合物材料。
〈F3〉如上述〈F1〉或〈F2〉項所記載之方法,其中上述聚合物材料之玻璃轉移溫度為300℃以下。
〈F4〉如上述〈F1〉至〈F3〉項中任一項所記載之方法,其中上述矽粒子之平均一次粒徑為100nm以下。
〈F5〉如上述〈F1〉至〈F4〉項中任一項所記載之方法,其進一步包含下列步驟:(a’)將含有第二分散介質及分散於上述第二分散介質中之第二矽粒子之第二矽粒子分散體塗佈於步驟(c)中獲得之上述半導體矽膜上,形成第二矽粒子分散體膜之步驟,(b’)使上述第二矽粒子分散體膜乾燥,形成第二未燒結半導體矽膜之步驟,及(c’)對上述第二未燒結半導體矽膜照射光,使上述第二未燒結半導體矽膜中之上述第二矽粒子燒結,藉此形成半導體矽膜之步驟。
〈F6〉如上述〈F1〉至〈F5〉項中任一項所記載之方 法,其進而包含下述步驟:(a”)將含有第三分散介質及分散於上述第三分散介質中之第三矽粒子之第三矽粒子分散體塗佈於步驟(c)或(c’)中獲得之上述半導體矽膜之經選擇區域上,形成第三矽粒子分散體膜之步驟,且利用p型或n型摻雜劑摻雜上述第三矽粒子之步驟,(b”)使上述第三矽粒子分散體膜乾燥,形成未燒結摻雜劑注入膜之步驟,及(c”)對上述未燒結摻雜劑注入膜照射光,使上述未燒結摻雜劑注入膜中之上述第三矽粒子燒結,形成摻雜劑注入膜,且利用上述p型或n型摻雜劑來摻雜上述半導體矽膜之經選擇區域之步驟。
〈F7〉如上述〈F1〉至〈F6〉項中任一項所記載之方法,其中上述摻雜劑為由B、Al、Ga、In、Ti、P、As、Sb、或其等之組合所組成群組中所選出。
〈F8〉如上述〈F1〉至〈F7〉項中任一項所記載之方法,其中上述粒子含1×1020原子/cm3以上之上述摻雜劑。
〈F9〉如上述〈F1〉至〈F8〉項中任一項所記載之方法,其進而包含於上述摻雜劑注入膜上形成電極。
〈F10〉如上述〈F1〉至〈F9〉項中任一項所記載之方法,其中最終獲得之上述半導體矽膜之載體移動度為0.1cm2/V.s以上。
〈F11〉如上述〈F1〉至〈F10〉項中任一項所記載之 方法,其中最終獲得之上述半導體矽膜之導通-斷開(on-off)比為102以上。
〈F12〉如上述〈F1〉至〈F11〉項中任一項所記載之方法,其中上述矽粒子為藉由雷射熱分解法獲得之矽粒子。
〈F13〉如上述〈F1〉至〈F12〉項中任一項所記載之方法,其中上述未燒結半導體矽膜具有50~2000nm之厚度。
〈F14〉如上述〈F1〉至〈F13〉項中任一項所記載之方法,其中上述光照射係使用脈衝狀之光進行,且上述脈衝狀之光之照射能量為15mJ/(cm2.shot)~250mJ/(cm2.shot)。
〈F15〉如上述〈F1〉至〈F14〉項中任一項所記載之方法,其中上述光照射係使用脈衝狀之光進行,且上述脈衝狀之光之照射次數為5~100次。
〈F16〉如上述〈F1〉至〈F15〉項中任一項所記載之方法,其中上述光照射係使用脈衝狀之光進行,且上述脈衝狀之光之照射時間為200奈秒/shot以下。
〈F17〉如上述〈F1〉至〈F16〉項中任一項之方法,其中上述光照射係使用雷射進行。
〈F18〉如上述〈F17〉項所記載之方法,其中上述雷射之波長為600nm以下。
〈F19〉如上述〈F1〉至〈F18〉項中任一項之方法,其中上述光照射係在非氧化性氛圍下進行。
〈F20〉一種半導體裝置之製造方法,其包含利用如上述〈F1〉至〈F19〉項中任一項所記載之方法製作半導體層合體。
〈F21〉一種半導體層合體,其係藉由如上述〈F1〉至〈F19〉項中任一項所記載之方法獲得。
〈F22〉一種半導體裝置,其係藉由如上述〈F20〉項所記載之方法獲得。
〈F23〉一種半導體層合體,其為具有基材及層合於上述基材上之半導體矽膜之半導體層合體,其中上述基材具有聚合物材料,上述半導體矽膜係由相互燒結之複數種矽粒子作成,且上述半導體矽膜之載體移動度為1.0cm2/V.s以上。
〈F24〉如上述〈F23〉項所記載之半導體層合體,其中於上述半導體矽膜上,進而具有由相互燒結之複數個粒子所作成之摻雜劑注入膜。
〈F25〉一種半導體層合體,其為具有基材、層合於上述基材上之半導體矽膜、及層合於上述半導體矽膜上之摻雜劑注入膜之半導體層合體,其中上述半導體矽膜係由相互燒結之複數個矽粒子作成,且上述摻雜劑注入膜係由相互燒結之複數個矽粒子作成。
〈F26〉一種半導體裝置,其具有如上述〈F23〉至 〈F25〉項中任一項之半導體層合體。
《《第一本發明之效果》》
以本發明之方法獲得之半導體裝置及本發明之半導體裝置中,摻雜劑注入層之結晶方位與半導體層或基材之結晶方位相同時,可抑制摻雜劑注入層與由半導體元素所構成之半導體層或基材之界面中之載體捕集。
又,以本發明之方法獲得之半導體裝置及本發明之半導體裝置中,摻雜劑之濃度在距第一摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距第一摻雜劑注入層表面起0.3μm,尤其是0.2μm之深度中為0.1μm之深度之1/10以下時,亦即摻雜劑濃度之梯度大,據此在一方面縮小摻雜濃度較大部分之厚度,一方面達成高摻雜濃度時,可例如達成由高摻雜劑濃度層所致之光吸收之抑制、作為背面電場層或表面電場層使用時之特性改良等。
且,本發明之分散體可較好地用於本發明之方法中。
《《第二本發明之效果》》
依據脫離性氣體含有率低之本發明之未燒結矽粒子膜,藉由以光照射或加熱燒結該未燒結之矽粒子膜,可提供具有良好半導體特性之半導體矽膜。且,藉由光照射燒結該未燒結矽粒子膜時,不須使用較高溫度,而可提供具 有良好半導體特性之半導體矽膜。
依據碳含有率低之本發明之半導體矽膜,可提供良好之半導體特性。
依據本發明之方法,可獲得本發明之未燒結矽粒子膜及半導體矽膜。
《《第三本發明之效果》》
依據複數個細長矽粒子於短軸方向鄰接而成之本發明之半導體矽膜,於載體流向半導體矽膜之厚度方向之裝置中,可達成良好之載體移動度。此係由於在該半導體矽膜中,半導體矽膜之厚度方向,亦即細長矽粒子之長軸方向之粒界少或粒界實質上不存在。又,依據製造半導體矽膜之本發明之方法,可利用液相法獲得本發明之半導體矽膜。
《《第四本發明之效果》》
本發明之半導體層合體中,複合矽層可具有平坦之表面,因此於其上沉積絕緣層、電極等時,可獲得具有良好特性之半導體裝置。又,製造半導體層合體之本發明方法並無去除表面凹凸之追加步驟,而可使基材上之複合矽層具有平坦之表面。
《《第五本發明之效果》》
依據製造半導體層合體之本發明方法,可在較低溫度 下有效地製造半導體矽膜。更具體而言,依據該本發明之方法,不需要昂貴且多耗能型之大規模裝置,可製造具有連續性高之半導體矽膜之半導體層合體。
又,本發明之半導體層合體具有連續性高之半導體矽膜,因此可提供較佳之半導體特性。
《《第六本發明之效果》》
依據製造半導體層合體之本發明方法,可利用簡便之方法形成具有期望之半導體特性之半導體層合體。具體而言,依據本發明之方法,可在比過去技術之製程溫度低之低溫下製造具有良好半導體特性之半導體層合體。
且,本發明之半導體層合體可利用於與半導體特性、成本、可撓性、及/或輕量性有關之較佳半導體裝置。
10‧‧‧半導體基材
12、12a‧‧‧n型半導體層
14、14a‧‧‧p型半導體層
22‧‧‧受光面側電極
24‧‧‧保護層
32‧‧‧背面側電極
34‧‧‧保護層
52,70‧‧‧摻雜劑注入層
52a‧‧‧未燒結摻雜劑注入層
62‧‧‧摻雜劑注入層
100‧‧‧光
500a‧‧‧本發明之選擇性發射極型太陽能電池
600a‧‧‧本發明之背接觸型太陽能電池
B10‧‧‧矽粒子
B15‧‧‧分散介質
B15a‧‧‧脫離性氣體
B100‧‧‧基材
B110‧‧‧矽粒子分散體介質
B120‧‧‧乾燥矽粒子膜
B130‧‧‧未燒結矽粒子膜
B140‧‧‧本發明之半導體矽膜
B145‧‧‧半導體矽膜
B150‧‧‧光200太陽能電池
B210‧‧‧摻雜硼(B)之矽基材
B220‧‧‧摻雜磷(P)之半導體矽膜
B232‧‧‧氧化銦-鋅(izo)薄膜(透明電極)
B234‧‧‧銀(Ag)薄膜(電極)
C10‧‧‧第一矽粒子
C12‧‧‧燒結矽粒子
C15‧‧‧第一分散介質
C20‧‧‧矽粒子
C22‧‧‧細長矽粒子
C100‧‧‧基材
C110‧‧‧第一矽粒子分散體膜
C120‧‧‧第一未燒結半導體矽膜
C130‧‧‧第一半導體矽膜
C140‧‧‧第二矽粒子分散體膜
C150‧‧‧第二未燒結半導體矽膜
C160‧‧‧本發明之半導體矽膜
C200‧‧‧光
D310‧‧‧基材
D320‧‧‧非晶矽層
D320a‧‧‧源自非晶矽之矽層(平坦部)
D320b‧‧‧源自非晶矽之矽層(凸部)
D330‧‧‧矽粒子層
D330a、D330b、D330c‧‧‧源自矽粒子之矽層
E10‧‧‧矽粒子
E10a‧‧‧熔融矽粒子
E100‧‧‧基材
E100a‧‧‧基材表面(對熔融矽之親和性大)
E100b‧‧‧基材表面(對熔融矽之親和性小)
E120‧‧‧未燒成矽粒子膜
E130a‧‧‧矽膜(本發明)
E130b‧‧‧矽膜(習知技術)
E200‧‧‧雷射光
F110、F120、F130‧‧‧半導體層合體
F112‧‧‧摻雜磷(P)之矽基材
F114‧‧‧氧化矽(SiO2)閘極絕緣膜
F115、F116、F125、F126‧‧‧銀(Ag)之源極電極及汲極電極
F118、F128‧‧‧半導體矽膜
F122‧‧‧聚碳酸酯(PC)基材
F123‧‧‧氧化銦鋅(IZO)閘極電極
F124‧‧‧甲基倍半矽氧烷(MSQ)閘極絕緣膜
F128‧‧‧半導體矽膜
F128a‧‧‧摻雜劑注入膜
F128b‧‧‧半導體矽膜之摻雜區域
F72‧‧‧基材
F73‧‧‧閘極絕緣膜
F74‧‧‧閘極電極
F75‧‧‧源極電極
F76‧‧‧汲極電極
F78‧‧‧半導體層
F78a‧‧‧摻雜劑注入膜
F78b‧‧‧摻雜區域
F700‧‧‧習知之場效果電晶體
F700a‧‧‧本發明之場效果電晶體
圖A1為用以說明本發明之選擇性發射極型太陽能電池之圖。
圖A2為用以說明本發明之背接觸型太陽能電池之圖。
圖A3為用以說明製造選擇性發射極型太陽能電池之本發明方法之圖。
圖A4為用以說明製造選擇性發射極型太陽能電池之本發明方法之圖。
圖A5為用以說明製造選擇性發射極型太陽能電池之 本發明方法之圖。
圖A6為用以說明製造選擇性發射極型太陽能電池之本發明方法之圖。
圖A7為用以說明習知之選擇性發射極型太陽能電池之圖。
圖A8為用以說明習知之背接觸型太陽能電池之圖。
圖A9為針對實施例A1之層合體之FE-SEM(電場發射型掃描電子顯微鏡)照片。其中,(a)為自斜上方觀察之照片,且(b)為側面剖面照片。
圖A10為針對實施例A1之層合體之TEM(透過電子顯微鏡)照片。
圖A11為針對圖A10中以B-1表示之區域之放大TEM照片。
圖A12為針對圖A10中以B-2表示之區域之放大TEM照片。
圖A13為針對圖A10中以B-3表示之區域之放大TEM照片。
圖A14為針對圖A10中以B-4表示之區域之放大TEM照片。
圖A15為針對實施例A1之層合體之FE-SEM側面剖面照片。
圖A16為針對圖A15中以編號1表示之區域之電子繞射分析結果。
圖A17為針對圖A15中以編號2表示之區域之電子 繞射分析結果。
圖A18為針對圖A15中以編號3表示之區域之電子繞射分析結果。
圖A19為針對圖A15中以編號4表示之區域之電子繞射分析結果。
圖A20為針對圖A15中以編號5表示之區域之電子繞射分析結果。
圖A21為針對圖A15中以編號6表示之區域之電子繞射分析結果。
圖A22為針對圖A15中以編號7表示之區域之電子繞射分析結果。
圖A23為顯示針對實施例A1之層合體之動態SIMS(動態二次離子質量分析)之結果之圖。
圖A24為顯示針對實施例A1之層合體之SCM(掃描型電容顯微鏡)照片(a),及SCM與AFM(原子間力顯微鏡)之合成照片(b)之圖。
圖A25為顯示關於載體捕獲評價之於實施例A1中製作之太陽能電池之構成之圖。其中,(a)為正視圖,(b)為俯視圖。
圖A26為顯示針對實施例A1中製作之太陽能電池之I-V(電流-電壓)特性評價結果之圖。
圖A27為針對實施例A2之層合體之FE-SEM(電場發射型掃描電子顯微鏡)照片。其中,(a)為自斜上方觀察之照片,且(b)為側面剖面照片。
圖A28為顯示針對實施例A2之層合體之動態SIMS(動態二次離子質量分析)之結果之圖。
圖A29為顯示針對實施例A2之層合體之SCM(掃描型電容顯微鏡)照片(a),及SCM與AFM(原子間力顯微鏡)之合成照片(b)之圖。
圖A30為顯示關於載體捕獲評價之於實施例A2及比較例1中製作之太陽能電池之構成之圖。其中,(a)為正視圖,(b)為俯視圖。
圖A31為顯示針對實施例A2中製作之太陽能電池之I-V(電流-電壓)特性評價結果之圖。
圖A32為針對比較例1之層合體之FE-SEM(電場發射型掃描電子顯微鏡)照片。其中,(a)為自斜上方觀察之照片,且(b)為側面剖面照片。
圖A33為顯示針對比較例1中製作之太陽能電池之I-V(電流-電壓)特性評價結果之圖。
圖A34為用以說明本發明中之結晶化度之測定方法之圖。
圖A35為顯示針對實施例A3之層合體之動態SIMS(動態二次離子質量分析)之結果之圖。
圖A36為針對實施例A3之層合體之FE-SEM(電場發射型掃描電子顯微鏡)照片。其中,(a)為自斜上方觀察之照片,且(b)為側面剖面照片。
圖A37為針對實施例A3之層合體之TEM(透過電子顯微鏡)照片。
圖A38為針對圖A37中以A表示之區域之放大TEM照片。
圖A39為針對圖A37中以B表示之區域之放大TEM照片。
圖A40為針對圖A37中以C表示之區域之放大TEM照片。
圖A41為針對圖A37中以A表示之區域之電子繞射分析結果。
圖A42為針對圖A37中以B表示之區域之電子繞射分析結果。
圖A43為針對圖A37中以C表示之區域之電子繞射分析結果。
圖A44為顯示針對比較例2之層合體之動態SIMS(動態二次離子質量分析)之結果之圖。
圖B1為顯示本發明之未燒結矽粒子膜、及本發明之半導體矽膜之製造方法之圖。
圖B2為顯示過去之半導體矽膜之製造方法之圖。
圖B3為顯示針對乾燥矽粒子膜之升溫脫離氣體分析法(TDS:Thermal Desorption Spectroscopy,熱脫附分析儀)結果之圖。
圖B4為顯示實施例B1及比較例B1中製作之太陽能電池之構成之圖。
圖B5為顯示實施例B1中製作之太陽能電池之電流-電壓(I-V)特性之圖。
圖B6為顯示比較例B1中製作之太陽能電池之電流-電壓(I-V)特性之圖。
圖C1為用以說明製造半導體矽膜之本發明方法之圖。
圖C2為實施例C1之半導體矽膜之電場發射型掃描電子顯微鏡(FE-SEM)照片。其中,圖C2(a)為自斜上方觀察側面剖面之照片,且圖C2(b)為自橫向觀察側面剖面之照片。
圖C3為顯示實施例C1中製作之太陽能電池之構成之圖。
圖C4為顯示實施例C1中製作之太陽能電池之電流-電壓(I-V)特性之圖。
圖C5為參考例C1之半導體矽膜之電場發射型掃描電子顯微鏡(FE-SEM)照片。其中,圖C5(a)為自斜上方觀察側面剖面之照片,且圖C5(b)為自正側面觀察側面剖面之照片。
圖C6為參考例C2之半導體矽膜之電場發射型掃描電子顯微鏡(FE-SEM)照片。其中,圖C6為自正側面觀察側面剖面之照片。
圖D1中,圖D1(a)為用以說明製造半導體層合體之本發明方法之圖,圖D1(b)為用以說明對單獨非晶矽層進行光照射而製造半導體層合體之方法之圖,圖D1(c)為用以說明對單獨矽粒子層進行光照射而製造半導體層合體之方法之圖。
圖D2為針對實施例D1之半導體層合體之FE-SEM(電場發射型掃描電子顯微鏡)照片。其中,(a)為自斜上方觀察之照片,且(b)為側面剖面照片。
圖D3為針對比較例D1之半導體層合體之FE-SEM(電場發射型掃描電子顯微鏡)照片。其中,(a)為自斜上方觀察之照片,且(b)為側面剖面照片。
圖E1為顯示實施例E1及E2中製造之半導體層合體之圖。
圖E2為顯示實施例3中製造之底部閘極上接觸式(bottom gate top contact)構造之場效電晶體(FET)之圖。
圖E3為(a)實施例1、(b)實施例2、及(c)表較例E1中製造之半導體矽層之表面掃描型電子顯微鏡(SEM)照片。
圖E4為顯示實施例E3中製造之場效電晶體(FET)之傳導特性(閘極電壓-汲極電流)之圖。
圖E5為顯示實施例E3中製造之場效電晶體(FET)之輸出特性(閘極電壓-汲極電流)之圖。
圖E6為概念性顯示製造半導體層合體之本發明方法之圖。
圖E7為概念性顯示製造半導體層合體之過去方法之圖。
圖F1為顯示實施例F1~F5中製造之底部閘極上接觸式構造之場效電晶體(FET)之圖。
圖F2為顯示實施例F6~F8中製造之底部閘極上接觸 式構造之場效電晶體(FET)之圖。
圖F3為顯示實施例9中製造之底部閘極上接觸式構造之場效電晶體(FET)之圖。
圖F4為用以說明本發明之場效電晶體之圖。
圖F5為說明過去之場效電晶體之圖。
《《定義》》 《分散》
本發明中有關之矽粒子等之粒子之分散(σ2)以各個粒子之粒徑作為x1、x2、x3、...、xn時,為由下式求得之值:
《平均一次粒徑》
與本發明有關之粒子之平均一次粒徑可藉掃描型電子顯微鏡(SEM:Scanning Electron Mocroscope)、透過型電子顯微鏡(TEM)等觀察,基於所攝影之圖像測量直接粒徑,藉由解析由集合數100以上所成之粒子群,以數平均一次粒徑求得。
又,實施例中,矽粒子之平均一次粒徑係進行TEM觀察,且以10萬倍之倍率進行圖像解析,基於500個以上之集合而算出矽離子分散體之平均一次粒徑及/或分 散。
《《第一本發明》》 《半導體裝置之製造方法》
製造具有由半導體元素所構成之半導體層或基材、及半導體層或基材上之第一摻雜劑注入層之半導體裝置之本發明之方法包含下述步驟(a)~(c):(a)於半導體層或基材之第一部位施用含有第一粒子之第一分散體,其中,第一粒子本質上由與半導體層或基材相同之元素所成,且利用p型或n型摻雜劑進行摻雜,(b)使施用之第一分散體乾燥,成為第一未燒結摻雜劑注入層,及(c)藉由對第一未燒結摻雜劑注入層進行光照射,利用p型或n型摻雜劑來摻雜半導體層或基材之第一部位,同時燒結第一未燒結摻雜劑注入層,成為與半導體層或基材一體化之第一摻雜劑注入層。
依本發明之方法,其一樣態中,第一摻雜劑注入層之結晶方位與半導體層或基材之結晶方位相同。該情況下,可抑制載體在摻雜劑注入層與半導體層或基材之界面中之捕獲。
因此,特別是在摻雜劑注入層上進一步形成電極時,可促進載體自半導體層或基材,透過摻雜劑注入層到達電極之移動。據此,本發明之半導體裝置為太陽能電池時,可改良發電效率,且本發明之半導體裝置為薄膜電晶體 時,可改良導通-斷開比等之半導體特性。
依該本發明之方法,另一樣態中,摻雜劑之濃度於距第一摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,尤其是5×1020原子/cm3以上,最好為1×1021原子/cm3以上,且在距第一摻雜劑注入層之表面起0.3μm,尤其是0.2μm之深度中,為0.1μm之深度之1/10以下,尤其為1/100以下,最好為1/1000以下。
如此摻雜劑濃度之梯度大,據此於一方面縮小摻雜劑濃度大的部分之厚度,一方面達到高摻雜濃度時,可達成例如因高摻雜劑濃度層所致之光吸收之抑制、作為背面電場層或表面電場層使用時之特性改良等。
因此,特別是本發明之半導體裝置為背接觸型太陽能電池,且在受光面側表面之整體上形成摻雜劑注入層,而形成表面電場層時,可改良發電效率。
具體而言,例如,以本發明之方法獲得之選擇性發射極型太陽能電池(500a),係如圖A1所示,具有含有n型半導體層(12,12a)及p型半導體層(14,14a)之半導體基材(10),且於半導體基材(10)之受光面側表面配置受光面側電極(22)及保護層(24),且於半導體基材(10)之背面側表面配置背面側電極(32)及保護層(34)。
該太陽能電池(500a)之n型半導體層(12,12a)中之與電極(22)接觸之部位,利用源自摻雜劑注入層(52)之n型摻雜劑而提高摻雜劑濃度,而作成選擇性發射極層(12a)。
又,與本發明有關之半導體基板(10)宜為半導體矽 膜,尤其是使複數個矽粒子相互燒結形成之半導體矽膜。又,摻雜劑注入層(52)亦可在摻雜劑注入於n型半導體層(12a)後去除。
又,該太陽能電池(500a)之p型半導體層(14,14a)中之背面側具有經高摻雜而成之背面電場層(14a)。又,該太陽能電池之背面電場層(14a),係如圖A1之部分圖500b所示,亦可利用源自以本發明之方法獲得之摻雜劑注入層(70)之p型摻雜劑而提高摻雜劑濃度來形成。
又例如,以本發明之方法獲得之背接觸型太陽能電池(600a),係如圖A2所示,具有由n型(或p型)半導體所成之半導體基材(10),於半導體基材(10)之受光面側表面配置保護層(24),且於半導體基材(10)之背面側表面配置背面側電極(22,32)及保護層(34)。
該太陽能電池(600a)中,由n型半導體所成之半導體基材(10)中之與電極(32,34)接觸之部位,利用源自摻雜劑注入層(52,62)之n型及p型摻雜劑而提高摻雜劑濃度,成為背接觸層(12a,14a)。
又,與本發明有關之半導體基板(10)可為使半導體矽膜,尤其是使複數個矽粒子相互燒結形成之半導體矽膜。又,摻雜劑注入膜(52,62)亦可於摻雜劑注入於背接觸層(12a,14a)後去除。
且,該太陽能電池(600a),於半導體基材(10)中之受光面側具有經n型高摻雜而成之表面電場層(12b)。又,該太陽能電池(600a)之表面電場層(12b)係如圖A2之部分 圖600b所示,亦可利用以本發明獲得之源自摻雜劑注入層(80)之n型摻雜劑而提高摻雜劑濃度而形成。
藉由本發明之方法,製作選擇性發射極型太陽能電池(500a)時,可例如圖A3~A6中所示般製作。
亦即例如,藉由本發明之方法,製備選擇性發射極型太陽能電池(500a)時,於n型半導體層(12)之特定部位中施用含有由p型或n型摻雜劑而摻雜之粒子之分散體,並使之乾燥,成為未燒結摻雜劑注入層(52a)(圖A3),接著藉由對該未燒結之摻雜劑注入層(52a)進行光照射(200),藉此使半導體層或基材之特定部位(12a)利用p型或n型摻雜劑予以摻雜,同時燒結未燒結之摻雜劑注入層,可成為與半導體層或基材(12)一體化之摻雜劑注入層(52)。
且,隨後可任意形成保護層(24)(圖A5),且自其上形成電極(22),並經熱擴散使該電極到達摻雜劑注入層(52)。
又,本發明之方法中,與利用p型或n型摻雜劑予以摻雜之第一粒子而形成第一摻雜劑注入層的同時,使用利用與第一粒子之摻雜劑不同類型之摻雜劑予以摻雜之第二粒子,亦可形成第二摻雜劑注入層。
具體而言,本發明之方法中,進而包含下述步驟(a')~(c'),且第二摻雜劑注入層之結晶方位與上述半導體層或基材之結晶方位相同,及/或摻雜劑之濃度在距上述第二摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距上述第二摻雜劑注入層之表面起0.3μm,特 別是0.2μm之深度中為0.1μm之深度之1/10以下:(a’)與步驟(a)同時地,在步驟(a)與(b)之間、或在步驟(b)與(c)之間,於半導體層或基材之第二部位施用含有第二粒子之第二分散體,此處,第二粒子本質上係由與半導體層或基材相同之元素所成,且係利用與第一粒子之摻雜劑不同類型之摻雜劑進行摻雜,(b’)與步驟(b)同時或與步驟(b)分開地,使施用之第二分散體乾燥,成為第二未燒結摻雜劑注入層,及(c’)與步驟(c)同時或與步驟(c)分開地,藉由對第二未燒結摻雜劑注入層進行光照射,藉此利用p型或n型摻雜劑來摻雜半導體層或基材之第二部位,同時燒結第二未燒結摻雜劑注入層,成為與半導體層或基材一體化之第二摻雜劑注入層。
亦即,本發明之方法可藉由使利用p型摻雜而摻雜之粒子,與藉由n型摻雜而摻雜之粒子一起利用光照射而燒結,或者亦可一起經乾燥,接著利用光照射而燒結。該種處理由於縮短製造步驟故有利。另外,該情況下,不使用光微影,而使用如噴墨印刷或網版印刷之印刷法進行分散體之施用,由於處理上縮短製造步驟故特別有利。
又,依本發明之方法,可在步驟(c)之後,進一步包含下述步驟(a")~(c"),且第二摻雜劑注入層之結晶方位與半導體層或基材之結晶方位相同,及/或摻雜劑之濃度在距第二摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距第二摻雜劑注入層之表面起0.3μm, 尤其是0.2μm之深度中為0.1μm之深度之1/10以下:(a”)於半導體層或基材之第二部位施用含有第二粒子之第二分散體,其中第二粒子本質上係由與半導體層或基材相同之元素所成,且係利用p型或n型摻雜劑以外之摻雜劑進行摻雜,(b”)使施用之第二分散體乾燥,成為第二未燒結摻雜劑注入層,及(c”)藉由對第二未燒結摻雜劑注入層進行光照射,利用p型或n型摻雜劑來摻雜半導體層或基材之第二選擇部位,同時燒結第二未燒結摻雜劑注入層,成為與半導體層或基材一體化之第二摻雜劑注入層。
亦即,依本發明之方法,亦可重複本發明之方法,形成注入有p型摻雜劑之摻雜劑注入層,與注入有n型摻雜劑之摻雜劑注入層。
針對第二摻雜劑注入層之製造方法、摻雜濃度等,可參照第一摻雜劑注入層有關之記載。
又,與本發明有關之就摻雜劑注入層之結晶方位與半導體層或基材之結晶方位相同而言,可藉由以透過型電子顯微鏡(TEM:Transmission Electron Microscope)進行分析,於摻雜劑注入層與半導體層或基材之間不存在結晶晶格混亂時,利用電子束繞射(ED:Electron Diffraction)進行分析中,藉由摻雜劑注入層之繞射線與半導體層或基材之繞射線為一致等而確認。
(由半導體元素所成之半導體層或基材)
本發明中可使用之半導體層或基材可使用由半導體元素所成之任意半導體層或基材。因此,由半導體元素所成之半導體層或基材可列舉為矽晶圓、鎵晶圓、非晶矽層、非晶鎵層、結晶矽層、結晶鎵層。其中,半導體元件可使用矽、鍺或該等之組合。
〈施用〉
製造半導體裝置之本發明方法之步驟(a)、(a’)及(a”)中之分散體之施用,只要是可以期望厚度及均勻性塗佈分散體之方法,即無特別限制,例如可以噴墨法、旋轉塗佈法、或網版印刷法等進行,尤其使用如噴墨印刷或網版印刷法之印刷法進行,由於處理上縮短製造步驟故特別有利。
又,可以使分散體膜乾燥時獲得之未燒結膜之厚度為50nm以上、100nm以上,或200nm以上,且2000nm以下,1000mn以下、500nm以下、或300nm以下之方式進行該塗佈。具體而言,例如獲得場效電晶體(FET)時,可以使未燒結膜之厚度為50nm以上、100nm以上且500nm以下、300nm以下之方式進行塗佈。且,獲得太陽能電池時,可以使未燒結膜之厚度為100nm以上、200nm以上且2000nm以下、1000nm以下、500nm以下、或300nm以下之方式進行施用。但,本發明中之上述未燒結膜之厚度並未特別限制。
(分散介質)
分散體之分散介質只要不損及本發明目的及效果即無 限制,因此可使用例如不與本發明中使用之粒子反應之有機溶劑。具體而言該分散介質為非水性溶劑,例如醇類、烷類、烯類、炔類、酮類、醚類、酯類、芳香族化合物、或含氮環化合物,尤其是異丙醇(IPA)、N-甲基-2-吡咯烷酮(NMP)等。又,醇類亦可使用如乙二醇之二醇類(二元醇)。再者,分散介質較好為脫水溶液以抑制本發明中使用之粒子之氧化。
(粒子)
分散體之粒子只要是由與由半導體元素所成之半導體層或基材相同之元素所組成,且利用p型或n型摻雜劑予以摻雜之粒子即可,且只要不損及本發明之目的及效果即無特別限制。該種粒子可使用例如專利文獻5及6所示之矽粒子或鍺粒子。具體而言,該矽粒子或鍺粒子可列舉以使用雷射熱分解法,尤其是CO2雷射之雷射熱分解法獲得之矽粒子或鍺粒子。
分散體之粒子雖粒子結晶化度較低,且/或粒子之粒徑較小,但有時利用光照射使粒子熔融及燒結,使因此獲得之摻雜劑注入層與半導體層或基材一體化,且摻雜劑注入層之結晶方位與半導體層或基材之結晶方位相同,故較佳。
例如,粒子之結晶化度較好為40%以下、30%以下、20%以下、10%以下、或5%以下。
此處,本發明中,結晶化度為基於拉曼分光法決定之值。具體而言例如,對於矽之粒子,在波長400~560cm-1 檢測出源自矽之峰,接著,在500~540cm-1檢測出源自矽結晶部之峰。因此,如圖A34所示,藉由計算源自矽結晶部之峰面積(圖A34之(b))相對於源自矽之所有峰面積(圖A34之(a)及(b))之比例,而決定結晶化度。又,源自矽之所有峰面積(圖A34之(a)及(b))可為連結顯示峰之曲線與400cm-1及560cm-1之拉曼位移之兩個交叉點(a1及a2)間之直線上方之區域之面積,又源自矽結晶部之峰面積(圖A34之(b))可為連結顯示峰之曲線與500cm-1及540cm-1之拉曼位移之兩個交叉點(b1及b2)之間之直線上方之區域之面積。
又例如,粒子之平均一次粒徑較好為1nm以上,或3nm以上,且100nm以下、30nm以下、20nm以下、或10nm以下。
摻雜分散體之粒子之摻雜劑可為p型或n型摻雜劑之任一種,例如由硼(B)、鋁(Al)、鎵(Ga)、銦(In)、鈦(Ti)、磷(P)、砷(As)、銻(Sb)、或該等之組合所組成群組選出。
又,分散體之粒子經摻雜之程度可依摻雜劑注入層、及由半導體元素所成之半導體層或基材中之期望摻雜劑濃度而決定。具體而言,粒子可含有1×1020原子/cm3以上、5×1020原子/cm3以上、或1×1021原子/cm3以上。又,該摻雜劑濃度宜為例如1×1022原子/cm3以下、或1×1021原子/cm3以下。
〈乾燥〉
製造半導體裝置之本發明方法之步驟(b)、(b’)及(b”)中之乾燥只要是可自分散體實質上去除分散介質之方法,即無特別限制,例如可將具有分散體之基材配置於加熱板上進行,配置於加熱氛圍中進行等。
乾燥溫度可以不使例如基材、分散體之粒子劣化等之方式選擇,例如可在50℃以上、70℃以上、90℃以上,且100℃以下、150℃以下、200℃以下、或250℃以下作選擇。
(光照射)
製造半導體裝置之本發明方法之步驟(c)、(c’)及(c”)中之光照射為使摻雜劑注入層中所含之p型或n型摻雜劑擴散至半導體層或基材之經選擇區域中,同時燒結未燒結之摻雜劑注入層,藉此與半導體層或基材一體化,且宜為可使摻雜劑注入層之結晶方位與半導體層或基材之結晶方位相同之任意之光照射。
又,利用該光照射燒結粒子時,可僅使粒子,或僅使粒子與位於其下側之由半導體元素所成之半導體層或基材之表面部分熔融。因此,經熔融之粒子、或粒子與位於其下側之半導體層或基材之表面部分藉由對半導體層或基材之本體部分之熱傳導而迅速冷卻。亦即,熔融之半導體粒子等自半導體層或基材之本體部分朝向半導體粒子之表面部分冷卻並經固化。因此該情況下,藉由適當地控制光照射之輸出、粒子的粒徑等,可使所得摻雜劑注入層與半導體層或基材一體化,且可使摻雜劑注入層之結晶方位與半 導體層或基材之結晶方位相同。
(照射之光)
此處照射之光只要可達成如上述之粒子燒結則可使用任意之光。例如,照射之光可使用由單一波長組成之雷射光,尤其是具有波長600nm以下、500nm以下或400nm以下,且300nm以上之波長之雷射光。又,矽粒子之燒結亦可使用瞬間照射特定帶域之波長範圍(例如200~1100nm)之光之閃光燈,例如氙閃光燈進行。且,只要是可達成如上述之粒子燒結,則可任意使用脈衝狀之光、連續振盪之光等光。
使用較短波長之脈衝狀之光(例如波長355nm之YVO雷射)進行照射時,脈衝狀之光之照射次數可為例如1次以上、2次以上、5次以上、或10次以上,且100次以下、80次以下、或50次以下。又,該情況下,脈衝狀之光之照射能量可為例如15mJ/(cm2.shot)以上、50mJ/(cm2.shot)以上、100mJ/(cm2.shot)以上、150mJ/(cm2.shot)以上、200mJ/(cm2.shot)以上、300mJ/(cm2.shot)以上,且1,000mJ/(cm2.shot)以下、800mJ/(cm2.shot)以下。再者,該情況下,脈衝狀光之照射時間可為例如200奈秒/shot以下、100奈秒/shot以下、50奈秒/shot以下。
另外,使用較長波長之脈衝狀之光(例如波長532nm之綠光雷射)進行照射時,脈衝狀之光之照射次數可為例如5次以上、10次以上、25次以上、或50次以上,且 300次以下、200次以下、或100次以下。又,該情況下,脈衝狀之光之照射能量可為例如100mJ/(cm2.shot)以上、300mJ/(cm2.shot)以上、500mJ/(cm2.shot)以上、900mJ/(cm2.shot)以上、或1300mJ/(cm2.shot)以上,且3000mJ/(cm2.shot)以下、2000mJ/(cm2.shot)以下、或1500mJ/(cm2.shot)以下。再者,該情況下,脈衝狀光之照射時間可為例如50奈秒/shot以上、100奈秒/shot以上、或150奈秒/shot以上,且300奈秒/shot以下、200奈秒/shot以下、或180奈秒/shot以下。
此處,光之照射次數太少時,為了達成期望之燒結而需要加大每次脈衝之能量,因而會有使摻雜劑注入層破損之虞。另外,每次之照射能量太少時,無法達到燒結溫度。又,即使達到燒結溫度之情況,能量太少時,為獲得所需之累積能量仍需要增加照射次數,故會有處理時加長之可能性。
照射能量、照射次數等之最佳條件係依使用之光照射之波長、粒子之特性等而定,依據熟悉本技藝者,可參考本說明書進行實驗,而求得最適之值。
又,如上述選擇脈衝狀之光之照射次數、照射能量、及照射時間,可使粒子與由半導體元素所成之半導體層或基材與摻雜劑注入層一體化,據此使由半導體元素所成之半導體層或基材之選擇部位,藉由源自摻雜劑注入層之p型或n型摻雜劑予以摻雜,且摻雜劑注入層之結晶方位與半導體層或基材之結晶方位相同故較佳。
(照射氛圍)
用以燒結分散體粒子之光照射係在非氧化性氛圍,例如由氫、稀有氣體、氮氣、及該等之組合所組成之氛圍中進行,由於可防止分散體粒子之氧化故較佳。其中,稀有氣體可列舉尤其為氬氣、氦氣及氖氣。又,氛圍含有氫時,有分散體粒子之還原作用,使氧化之表面部分還原,形成連續層故較佳。另外,為了成為非氧化性氛圍,氛圍之氧含有率可成為1體積%以下,0.5體積%以下,0.1體積%以下,或0.01體積%以下。
《半導體裝置》
本發明之半導體裝置為在由半導體元素所成之層或基材之第一部位配置使第一粒子燒結所形成之第一摻雜劑注入層,第一粒子本質上係由與上述半導體層或基材相同之元素所成,且利用p型或n型摻雜劑予以摻雜。
又,該本發明之半導體裝置之一樣態中,第一摻雜劑注入層與半導體層或基材一體化,且第一摻雜劑注入層之結晶方位與半導體層或基材之結晶方位相同。又,該本發明之半導體裝置之另一樣態中,摻雜劑之濃度在距上述第一摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,尤其是5×1020原子/cm3以上,最好為1×1021原子/cm3以上,且在距上述第一摻雜劑注入層之表面起0.3μm,尤其是0.2μm之深度中,為0.1μm之深度之1/10以下,尤其是1/100以下,最好為1/1000以下。
本發明之半導體裝置可進一步具有第二摻雜劑注入 層。亦即例如本發明之半導體裝置中,進一步於半導體層或基材之第二部位配置使第二粒子燒結而形成之第二摻雜劑注入層,第二粒子本質上係由與半導體層或基材相同之元素所成,且以與第一粒子之摻雜劑不同類型之摻雜劑進行摻雜。
該情況下,第二摻雜劑注入層與半導體層或基材一體化,且第二摻雜劑注入層之結晶方位與半導體層或基材之結晶方位相同。且,該情況下,摻雜劑之濃度在距第二摻雜劑注入層之表面起0.1μm之深度中為1×1020原子/cm3以上,且在距第二摻雜劑注入層之表面起0.3μm,尤其是0.2μm之深度中為0.1μm之深度之1/10以下。
關於第二摻雜劑注入層之製造方法、摻雜劑濃度等可參照第一摻雜劑注入層有關之記載。
本發明之半導體裝置,其製造方法並未特別限制,但例如可藉本發明之方法獲得,針對各構成要素之細節,可參照製造半導體裝置之本發明之方法相關之記載。
《分散體》
本發明之分散體為含有粒子之分散體,粒子為結晶化度40%以下及/或平均一次粒徑30nm以下,且本質上由經n或p摻雜之半導體元素所成。
本發明之分散體可用於製備半導體裝置之本發明方法中,關於各構成要素之細節,可參照製造半導體裝置之本發明方法相關之記載。
《《第二本發明》》 《本發明之未燒結矽粒子膜》
本發明之未燒結矽粒子膜係由相互未燒結之矽粒子所成,且在惰性氣體氛圍中於一大氣壓之壓力及600℃之溫度加熱後脫離之脫離性氣體之量,以未燒結矽粒子膜之質量為準,為500質量ppm以下、300質量ppm以下、100ppm以下、或50ppm以下。此處,所謂該矽粒子膜由相互未燒結之矽粒子所成意指該矽粒子膜未經受如使矽粒子燒結之高溫之處理,例如超過1,000℃之溫度,超過900℃之溫度,或超過800℃之溫度之熱處理,且/或為了使用如此矽粒子膜作為半導體膜而有必要進行燒結處理。
該種脫離性氣體含有率低之本發明未燒結矽粒子膜藉由利用光照射或加熱燒結該矽粒子膜,可提供具有意料外之良好特性之半導體矽膜。雖不受限於理論,但此認為係因在經燒結之未燒結矽粒子膜含有脫離性氣體時,源自該脫離性氣體之雜質,例如碳原子在燒結後之半導體矽膜中,會妨礙半導體特性。
(脫離性氣體)
與本發明之未燒結矽粒子膜有關之「脫離性氣體」意指在惰性氣體氛圍中,在一大氣壓之壓力及600℃之溫度下加熱後脫離之氣體,因此意指例如可脫離性地物理性吸附或化學性吸附於矽粒子之氣體成分。此處,作為惰性氣體可使用氮、氦、氬、氖等。
「脫離性氣體」具體而言可列舉由矽烷化合物、有機 溶劑、及其等之組合所組成群組選出之氣體成分。此處,作為脫離性氣體之矽烷化合物為源自矽粒子、矽粒子與有機溶劑之反應產物等者。又,作為脫離性氣體之有機溶劑為例如源自以液相法形成未燒結之矽粒子膜時使用之分散介質者。
此處,該脫離性氣體之量可以例如升溫脫離氣體分析法(TDS:Thermal Desorption Spectroscopy,熱脫附分析儀)測定。
(膜厚)
本發明之乾燥矽粒子膜之厚度為例如50nm以上、100nm以上、或200nm以上,且2000nm以下、1000nm以下、500nm以下、或300nm以下。具體而言,例如獲得場效電晶體(FET)時,可使乾燥矽粒子膜之厚度成為50nm以上、100nm以上,且500nm以下、300nm以下之方式進行塗佈。又,獲得太陽能電池時,可使乾燥矽粒子膜之厚度成為100nm以上、200nm以上,且2000nm以下、1000nm以下、500nm以下、或300nm以下之方式進行塗佈。
(平均一次粒徑)
又,矽粒子之較佳平均一次粒徑為100nm以下。因此矽粒子宜為例如1nm以上、或5nm以上,且100nm以下、50nm以下、或30nm以下。平均一次粒徑為100nm以下時,可利用光進行矽粒子之燒結故而較佳。
(分散)
矽粒子之分散宜為200nm2以下、100nm2以下、80nm2以下、50nm2以下、30nm2以下、10nm2以下、或5nm2以下。
矽粒子之分散太大之情況下,推測以光燒結時,小的粒子(亦即相對於體積接受光之表面積之比例較大之粒子)優先熔融,因此小的粒子集結在大粒子之周圍而燒結。因此,該情況下,會有難以獲得均勻膜之情況。
(矽粒子之製造方法)
構成本發明之未燒成矽粒子膜之矽粒子只要不損及本發明之目的及效果即無限制,例如可使用如專利文獻6中所示之矽粒子。具體而言,作為該矽粒子可列舉為以雷射熱分解法,尤其是使用CO2雷射之雷射熱分解法獲得之矽粒子。
該矽粒子為由多晶或單晶之蕊,及非晶型之外側層所組成之矽粒子。該情況下,可利用由多晶或單晶之蕊所致之半導體特性,與由非晶型外側層所致之燒結容易性之組合。
《製造未燒結矽粒子膜之本發明之方法》
製造未燒結矽粒子膜之本發明方法包含下述步驟(a)~(c):(a)於基材上塗佈含有分散介質及分散於分散介質中之矽粒子之矽粒子分散體,形成矽粒子分散體膜之步驟,(b)使矽粒子分散體膜乾燥,形成乾燥矽粒子膜之步驟,及 (c)使乾燥矽粒子膜在300℃以上900℃以下之溫度燒成,藉以形成未燒結矽粒子膜之步驟。
具體而言,例如,製造未燒結矽粒子膜之本發明方法可如圖B1所示般進行。
亦即,本發明之方法之步驟(a)中,係如圖B1(1)所示,於基材(B100)上塗佈含有分散介質(B15)及矽粒子(B10)之矽粒子分散體,形成矽粒子分散體膜(B110)。
於步驟(b),係如圖B1(2)所示,使矽粒子分散體膜(B110)乾燥,形成乾燥之矽粒子膜(B120)。該乾燥通常即使於未見到分散介質殘留之情況,乾燥之矽粒子膜之矽粒子表面仍吸附有分散介質等之脫離性氣體(B15a)並殘留。
步驟(c)係如圖B1(3)所示,在比分散介質之乾燥所需之溫度更高之溫度燒成乾燥矽粒子膜,亦即藉由去除吸附並殘留於矽粒子表面上之分散介質等之脫離性氣體,而形成未燒結矽粒子膜(B130)。
又,如圖B1(4)所示,藉由對本發明之未燒結矽粒子膜(B130)照射光(B150)使矽粒子(B10)燒結,或將本發明之未燒結矽粒子膜(B130)加熱而燒結矽粒子(B10),可形成本發明之半導體矽膜(B140)。此處藉由使經燒結之未燒結矽粒子膜(B130)之脫離性氣體含有率較小,使所得本發明之半導體矽膜(B140)中源自脫離性氣體含有率之雜質,尤其是碳原子之含有率降低,藉此可具有優異之半導體特性。
此處,利用光燒結矽粒子之過去方法係使用如步驟(c) 之燒成步驟。亦即,過去之方法中,如圖B2(1)所示,形成矽粒子分散體膜(B110),接著如圖B2(2)所示,使矽粒子分散體膜(B110)乾燥獲得乾燥矽粒子膜(B120)後,不使用如圖B1(3)所示之燒成步驟,而係如圖B2(4)所示般照射光(B150)使矽粒子(B10)燒結,或藉由加熱使矽粒子(B10)燒結,藉此形成半導體矽膜(B145)。
《製造未燒結矽粒子膜之本發明方法-各步驟》
以下,針對製造未燒結矽粒子膜之本發明方法之各步驟加以詳細說明。
《製造未燒結矽粒子膜之本發明方法-步驟(a)》
本發明之方法之步驟(a)為於基材上塗佈含有分散介質及分散於分散介質中之矽粒子之矽粒子分散體,形成矽粒子分散體膜。
(分散介質)
矽粒子分散體之分散介質只要不損及本發明之目的及效果即無限制,因此可使用例如有機溶劑,尤其是不與矽粒子反應之有機溶劑。分散介質較好為脫水溶劑以抑制矽粒子之氧化。又,具體之分散介質可參照第一本發明之記載。
(矽粒子)
關於本發明之方法中使用之矽粒子可參照本發明之未燒結矽粒子膜相關之記載。
(基材)
本發明之方法中使用之基材只要不損及本發明之目的 及效果即無限制。因此例如可使用矽基材、玻璃基材、聚合物基材作為基材。
(塗佈)
矽粒子分散體之塗佈只要可以期望厚度及均勻性塗佈矽粒子分散體即無特別限制,例如可藉由噴墨法、旋轉塗佈法等進行。
《製造未燒結矽粒子膜之本發明方法-步驟(b)》
本發明之方法之步驟(b)係使矽粒子分散體膜乾燥,形成乾燥矽粒子膜。
該乾燥只要為可使矽粒子分散體膜中之分散介質蒸發之方法即無限制,例如可將具有矽粒子分散體膜之基材配置於加熱板上進行。
乾燥溫度可決定為例如使矽粒子分散體膜中之分散介質充分蒸發之溫度,尤其是可在分散介質之沸點±30℃,分散介質之沸點±20℃,或分散介質之沸點±10℃之範圍內進行。且,該乾燥可在惰性氛圍,尤其是氮氣氛圍、氬氣氛圍等中進行。
又,該乾燥可與步驟(a)之塗佈以一體之步驟進行,例如可藉由旋轉塗佈進行步驟(a)之塗佈,亦可同時進行塗佈與乾燥。亦即,乾燥可僅以與塗佈一體之步驟進行,亦可以與塗佈分開之步驟進行。且,該乾燥可以與步驟(c)之燒成一體之步驟進行,而且亦可連續進行步驟(b)之乾燥及步驟(c)之燒成。
《製造未燒結矽粒子膜之本發明方法-步驟(c)》
本發明方法之步驟(c)係藉由在300℃以上900℃以下之溫度下燒成乾燥矽粒子膜,而形成未燒結矽粒子膜。
本發明之方法中,於步驟(c)中,藉由在比矽粒子分散體膜之乾燥所需之溫度更高之溫度,燒成乾燥矽粒子膜,而去除吸附並殘留於乾燥矽粒子膜之矽粒子表面上之分散介質等之脫離性氣體之至少一部分,較好實質上全部去除。因此,依據本發明之方法,可獲得脫離性氣體之含有率低之未燒結矽粒子膜,尤其是本發明之未燒結矽粒子膜。
燒成乾燥矽粒子膜之溫度為300℃以上、400℃以上、450℃以上、500℃以上、或600℃以上,且為900℃以下、800℃以下、或700℃以下。該燒成溫度可考慮脫離性氣體去除之期望程度,可容許之燒成溫度等而決定。又,該燒成可在惰性氛圍,尤其是氮氣氛圍、氬氣氛圍等中進行。且,燒成乾燥矽粒子膜之時間宜為1秒以上、10秒以上、30秒以上、1分鐘以上、10分鐘以上、20分鐘以上、或30分鐘以上,且3小時以下、2小時以下、或1小時以下。又乾燥矽粒子膜之燒成亦宜伴隨減壓促進脫離性氣體之去除。
《本發明之半導體矽膜》
本發明之半導體矽膜係由相互燒結之矽粒子所成,且實質上不含碳原子。如此本發明之半導體矽膜實質上不含碳原子,藉此可具有優異之半導體特性
本發明之半導體矽膜之一樣態為未經受超過1000℃ 之溫度、超過900℃之溫度、或超過800℃之溫度下的熱處理。如此本發明之半導體矽膜與在較高溫下進行燒結之過去半導體矽膜相比較,其基材及其他周圍之層未經受因熱之劣化。
與本發明之半導體矽膜有關之「碳原子」尤其是源自以溶液法施用矽粒子時使用之分散介質之碳原子。
《製造半導體矽膜之本發明方法》
製造半導體矽膜之本發明方法之一樣態係包含藉由本發明之方法獲得未燒結矽粒子膜之步驟,及對未燒結矽粒子膜照射光或施用熱,使未燒結矽粒子膜中之矽粒子燒結,藉此形成半導體矽膜之步驟。又,製造半導體矽膜之本發明方法之另一樣態係包含對本發明之未燒結矽粒子膜照射光或施用熱,使未燒結矽粒子膜中之矽粒子燒結之步驟。
(照射之光)
對未燒結矽粒子膜照射光,使矽粒子燒結時,照射之光只要是可達成使未燒結矽粒子膜中之矽粒子之燒結即可,而可使用任意之光,例如可使用雷射光。
此處所照射之光,尤其關於使用脈衝狀之光時之光的波長、照射次數、照射能量、照射時間等,可參照第一本發明之記載。
又,選擇如上述之脈衝狀之光之照射次數、照射能量、及照射時間,由於可抑制基材材料之劣化,同時達成矽粒子之燒結故較佳。
(施用之熱)
對未燒結矽粒子膜施用熱使矽粒子燒結時,可使用可達成矽粒子燒結之任意溫度。因此例如矽粒子之燒結可在超過800℃、超過900℃、超過1,000℃之溫度進行。
(燒結氛圍)
用以燒結矽粒子之光照射或加熱在非氧化性氛圍中進行,由於可防止矽粒子之氧化故較好。又,關於具體之非氧化性氛圍可參照第一本發明之照射氛圍之記載。
《半導體裝置》
本發明之半導體裝置具有本發明之半導體矽膜作為半導體膜。本發明之半導體裝置宜為例如場效電晶體、太陽能電池等。
本發明之半導體裝置,其製造方法並無特別限制,例如可藉由本發明之方法獲得,關於各構成要素之細節可參照製造半導體裝置之本發明方法相關之記載。
《半導體裝置之製造方法》
製造半導體裝置例如場效電晶體(FET)或太陽能電池之本發明方法,包含藉由本發明之方法製備半導體矽膜之步驟。例如,製造場效電晶體之本發明方法可進一步包含製造閘極絕緣體之步驟、製造源極及汲極電極之步驟等。又例如製造太陽能電池之本發明方法,可包含藉由本發明之方法製造N型及P型半導體之至少一者之步驟、形成集電電極之步驟等。
《《第三本發明》》 《半導體矽膜》
本發明之半導體矽膜為複數個細長矽粒子於短軸方向鄰接而成之半導體矽膜。此處,本發明之半導體矽膜之細長矽粒子為複數個矽粒子之燒結體。
(短軸徑)
細長矽粒子之至少一部分可具有100nm以上,或200nm以上之短軸徑。又,該短軸徑宜為1,000nm以下、800nm以下或500nm以下。其中,「細長矽粒子之至少一部分」宜為例如基於數量之細長矽粒子之至少10%以上、20%以上、30%以上、40%以上、或50%以上。
細長粒子之短軸徑太小時,亦即細長矽粒子太小時,半導體矽膜中之粒界過多,因此有無法達成良好之載體移動之情況。又,該短軸徑太大時,亦即細長矽粒子太大時,半導體矽膜之構造變粗,因此會有無法達成良好之載體移動度之情況。
(長寬比)
細長矽粒子之至少一部份可具有超過1.0、超過1.2、或超過1.5之長寬比。又,該長寬比可為5.0以下、4.0以下、或3.0以下。此處,「細長矽粒子之至少一部分」宜為例如基於數量之細長矽粒子之至少10%、20%、30%、40%、或50%。
細長矽粒子之長寬比太小時,使載體向半導體矽膜之厚度方向流動之裝置中可達成良好之載體移動度之本發明 效果變小。且,該長寬比太大時,膜表面之凹凸變大,因而會有膜之構造不均勻之情況。
(製造方法)
本發明之半導體矽膜,其製造方法並無特別限制,例如可利用本發明之方法獲得,且關於各構成要素之細節可參照製造半導體矽膜之本發明方法相關之記載。
《半導體裝置》
本發明之半導體裝置具有本發明之半導體矽膜作為半導體膜。本發明之半導體裝置宜為例如場效電晶體、太陽能電池等。
《半導體矽膜之製造方法》
製造半導體矽膜之本發明方法包含下列步驟(a)~(f):(a)將含有第一分散介質及分散於第一分散介質中之第一矽粒子之第一矽粒子分散體塗佈於基材上,形成第一矽粒子分散體膜之步驟,(b)使第一矽粒子分散體膜乾燥,形成第一未燒結半導體矽膜之步驟,(c)對第一未燒結半導體矽膜照射光,使第一未燒結半導體矽膜中之第一矽粒子燒結,藉此形成第一半導體矽膜之步驟,(d)將含有第二分散介質及分散於第二分散介質中之第二矽粒子之第二矽粒子分散體塗佈於第一半導體矽膜上,形成第二矽粒子分散體膜之步驟,(e)使第二矽粒子分散體膜乾燥,形成第二未燒結半 導體矽膜之步驟,及(f)對第二未燒結半導體矽膜照射光,使第二未燒結半導體矽膜中之第二矽粒子燒結之步驟。
其中,本發明之方法之第一矽粒子之分散為5nm2以上。
如上述,本發明之方法係在步驟(a)~(c)中,自第一矽粒子分散體形成第一半導體矽膜後,再於步驟(d)~(f)中,將第二矽粒子分散體塗佈於第一半導體矽膜上,並經乾燥,再經燒結,形成第二半導體矽膜。依據如此本發明之方法,可獲得由複數之細長矽粒子於短軸方向鄰接所成之半導體矽膜。
雖不受限於原理,但此認為係基於下述理由。亦即,第一半導體矽膜具有點狀存在於基材上之複數個燒結矽粒子,第二矽粒子係以該燒結矽粒子作為核心進行粒成長。此處,該第二矽粒子之粒成長雖然於相對於基材之垂直方向及水平方向兩方向產生,但水平方向之粒成長因以鄰接之其他燒結矽粒子作為核心之粒子而受到限制,故認為縱向之粒成長相對變大。
具體而言,例如,本發明之方法可如圖C1所示般進行。
亦即,本發明之方法之步驟(a),係如圖C1(1)所示,將含有第一分散介質(C15)及第一矽粒子(C10)之第一矽粒子分散體塗佈於基材(C100)上,形成第一矽粒子分散體膜(C110)。此處,第一矽粒子之分散為5nm2以上。亦即, 第一矽粒子之粒徑分布較大。
步驟(b)係如圖C1(2)所示,使第一矽粒子分散體膜(C110)乾燥,形成第一未燒結半導體矽膜(C120)。
步驟(c)係如圖C1(3)所示,對第一未燒結半導體矽膜(C120)照射光(C200),燒結第一矽粒子(C10),藉此形成具有燒結矽粒子(C12)之第一半導體矽膜(C130)。此處如上述,藉由使第一矽粒子之粒徑分布較大,以較大之矽粒子作為核,於其周圍燒結較小之矽粒子,因而第一半導體矽膜並非平坦之膜,而成為由複數之燒結矽粒子構成之膜。
步驟(d)係如圖C1(4)所示,將含有第二分散介質(C25)及第二矽粒子(C20)之第二矽粒子分散體塗佈於第一半導體矽膜(C130)上,形成第二矽粒子分散體膜(C140)。
步驟(e)係如圖C1(5)所示,使第二矽粒子分散體膜(C140)乾燥,形成第二未燒結半導體矽膜(C150)。
步驟(f)係如圖C1(6)所示,對第二未燒結半導體矽膜(C150)照射光(C200),燒結第二矽粒子(C20),藉此形成具有細長矽粒子(C22)之半導體矽膜(C160)。
《半導體矽膜之製造方法-步驟(a)及(d)》
本發明方法之步驟(a)及(d)係將含有分散介質及分散於上述分散介質中之矽粒子之矽粒子分散體塗佈於基材上,形成矽粒子分散體膜。
(分散介質)
矽粒子分散體之分散介質只要不損及本發明之目的及效果即無限制,因此例如可使用不與矽粒子反應之有機溶 劑。分散介質為了抑制矽粒子之氧化,較好為脫水溶劑。又,關於具體之分散介質可參照第一本發明之記載。
(矽粒子)
第一矽粒子之分散為5nm2以上、10nm2以上、20nm2以上、或30nm2以上。又,該分散宜為200nm2以下、100nm2以下、或80nm2以下。
第一矽粒子之分散太小時,利用光進行燒結時會有矽粒子均勻燒結,形成較平坦之膜之傾向。使用如此平坦膜作為本發明之方法中之第一半導體矽膜時,會有最後無法獲得由複數個細長矽粒子於短軸方向鄰接而成之半導體矽膜之情況。又,第一矽粒子之分散太大時,藉由光進行燒結時,所得膜之不均勻性變得太大,因而會有最終之膜之不均勻性亦過大之情況。
又,第二矽粒子之分散並無特別限制,例如為5nm2以上、10nm2以上、20nm2以上、或30nm2以上。又,該分散宜為200nm2以下、100nm2以下、或80nm2以下。
矽粒子分散體之矽粒子只要不損及本發明之目的及效果即無限制,例如可使用如專利文獻6中所示之矽粒子。具體而言,該矽粒子可列舉以雷射熱分解法,尤其是使用CO2雷射之雷射熱分解法獲得之矽粒子。
該矽粒子為由多晶或單晶之蕊,及非晶型之外側層所組成之矽粒子。該情況下,可利用由多晶或單晶之蕊所致之半導體特性與由非晶型外側層所致之燒結容易性之組合。
又,矽粒子較佳平均一次粒徑為100nm以下。因此矽粒子為例如1nm以上、或5nm以上,且100nm以下、50nm以下、或30nm以下。平均一次粒徑為100nm以下時,可利用光進行矽粒子燒結故較佳。
本發明之方法中使用之矽粒子分散體除上述分散介質及矽粒子以外,亦可包含磷、硼等摻雜劑或習知之添加劑。
(基材)
本發明之方法中使用之基材只要不損及本發明之目的及效果即無限制。因此例如可使用矽基材作為基材。
然而,本發明之方法由於可在較低溫下於基材上形成半導體矽膜,故可使用耐熱性較低之基材,例如具有聚合物材料之基材。具有聚合物材料之基材尤其可使用於表面賦予導電性膜或半導電性膜之由聚合物材料所組成之基材。此處,導電性膜為金屬、金屬氧化物,尤其宜為如銦鋅氧化物(IZO)、銦錫氧化物(ITO)之透明導電性氧化物之膜。且,半導體膜宜為半導體矽膜。
本發明之製造方法由於可在低溫製程下進行,故作為基材用之聚合物材料,可使用玻璃轉移溫度為300℃以下、250℃以下、200℃以下、100℃以下、或50℃以下之聚合物材料。
因此例如作為聚合物材料,可使用包含由聚醯亞胺、聚醚碸、聚碳酸酯、聚對苯二甲酸乙二酯、及聚萘二甲酸乙二酯所組成群組選出之至少一種之聚合物材料。又,該 等中,包含由聚碳酸酯、聚對苯二甲酸乙二酯及聚萘二甲酸乙二酯所組成群組選出之至少一種之聚合物材料,尤其是含有50質量%以上聚碳酸酯之聚合物材料,就該等聚合物之廣用性且便宜之觀點而言係較佳。
(塗佈)
矽粒子分散體之塗佈只要是可以期望厚度及均勻性塗佈矽粒子分散體即無特別限制,例如可藉由噴墨法、旋轉塗佈法等進行。
又,該塗佈可以使矽粒子分散體膜乾燥時獲得之未燒結半導體矽膜之厚度為50nm以上、100nm以上,或200nm以上,且2000nm以下,1000nm以下、500nm以下、或300nm以下之方式進行。
具體而言,例如獲得場效電晶體(FET)時,可在使未燒結半導體矽膜之厚度為50nm以上、100nm以上,且500nm以下、300nm以下之方式進行塗佈。又,獲得太陽能電池時,可在使未燒結半導體矽膜之厚度為100nm以上、200nm以上,且2000nm以下、1000nm以下、500nm以下、或300nm以下之方式進行塗佈。
《半導體矽膜之製造方法-步驟(b)及(e)》
本發明方法之步驟(b)及(e)係使矽粒子分散體膜乾燥,形成未燒結半導體矽膜。
(乾燥)
該乾燥只要是可自矽粒子分散體膜實質去除分散介質之方法即可而無特別限制,例如可將具有矽粒子分散體膜 之基材配置於加熱板上進行。
乾燥溫度可以例如不使基材變形、劣化等之方式作選擇,例如可選擇50℃以上、70℃以上、90℃以上,且100℃以下、150℃以下、200℃以下、或250℃以下。
又,該乾燥亦可與步驟(a)及(d)之塗佈以一體步驟進行,例如可藉由旋轉塗佈進行步驟(a)及(d)之塗佈,亦可同時進行塗佈與乾燥。亦即,乾燥可僅以與塗佈一體步驟進行,亦可以與塗佈分開之步驟進行。
《半導體矽膜之製造方法-步驟(c)及(f)》
本發明方法之步驟(c)係對未燒結半導體矽膜照射光,使未燒結半導體矽膜中之矽粒子燒結,藉此形成半導體矽膜。
(照射之光)
此處照射之光,只要可達成未燒結半導體矽膜中之矽粒子之燒結,則可使用任意光,例如可使用雷射光。
此處關於該照射之光尤其使用脈衝狀之光時之光的波長、照射次數、照射能量、照射時間等,可參照第一本發明之記載。
又,選擇如上述之脈衝狀之光之照射次數、照射能量、及照射時間,尤其在基材具有聚合物材料時,可抑制聚合物材料因熱造成之劣化,同時達成矽粒子之燒結故較佳。
(照射氛圍)
用以使矽粒子燒結之光照射係在非氧化性氛圍中進 行,由於可防止矽粒子之氧化故較佳。又,具體之非氧化性氛圍可參照第一本發明之照射氛圍之記載。
《半導體裝置之製造方法》
製造半導體裝置,例如場效電晶體(FET)或太陽能電池之本發明方法,包含藉由本發明之方法製備半導體矽膜之步驟。例如,製造場效電晶體之本發明方法可進一步包含製造閘極絕緣體之步驟,製造源極及汲極電極之步驟等。又例如製造太陽能電池之本發明方法可包含藉由本發明之方法製造N型及P型半導體之至少一者,或製造本質半導體之步驟,形成集電電極之步驟等。
《《第四本發明》》 《半導體矽膜》
本發明之半導體層合體具有基材及於基材上之複合矽膜,該複合矽膜具有源自非晶矽之第一矽層、及於第一矽層上之源自矽粒子之第二矽層。
又,本發明之半導體層合體之複合矽層中,源自非晶矽之第一矽層與於第一矽層上之源自矽粒子之第二矽層之界面不一定要明確,亦可具有顯著(significant)厚度之在該等層之間使得組成緩慢變化之過渡層。
本發明之半導體層合體之複合矽層之凸部高度為100nm以下,90nm以下、80nm以下、70nm以下、60nm以下、或50nm以下。又,與本發明有關之「複合矽層之凸部高度」意指以SEM之剖面觀察像中之平坦部為基準 之凸部高度。
本發明之半導體層合體可藉例如本發明之方法製造。
《半導體裝置》
本發明之半導體裝置具有本發明之半導體層合體。本發明之半導體裝置為場效電晶體或太陽能電池時,藉由使複合矽層具有平坦表面,在將絕緣層、電極等沉積於該複合矽層上時,可提供安定特性。
本發明之半導體裝置為例如太陽能電池。
具體而言,本發明之半導體裝置為太陽能電池時,藉由於複合矽層中含有摻雜劑,且使用該複合矽層作為摻雜劑注入層,可獲得選擇性發射極型太陽能電池、背接觸型太陽能電池。另同樣地,藉由於複合矽層中含有摻雜劑,且使用該複合矽層作為摻在劑注入層,可獲得具有背面電場(BSF:Back Surface Field)層及/或表面電場(FSF:Front Surface Field)層之太陽能電池。
又,關於該等太陽能電池之具體構成,可參照第一本發明相關之記載。
本發明之半導體裝置為例如場效電晶體。
具體而言,本發明之半導體裝置為場效電晶體時,可使用本發明之複合矽層作為活性層。
《半導體層合體之製造方法》
製造半導體層合體之本發明方法包含下列步驟:(a)於基材上形成非晶矽層之步驟,(b)將矽粒子分散體塗佈於非晶矽層上,並經乾燥, 藉此形成於非晶矽層上層合有矽粒子層之未處理層合體之步驟,及(c)對未處理層合體進行光照射,形成具有源自非晶矽之第一矽層及於上述第一矽層上之源自矽粒子之第二矽層之複合矽層之步驟。
依據如此本發明之方法,可製造本發明之半導體層合體。
以本發明獲得之半導體層合體為如圖D1(a)所示之樣態。基材(D10)上具有非晶矽層(D320)及矽粒子層(D330)之層合體時(左圖),藉由雷射之熔解或燒結係在非晶矽層與矽粒子層二者中發生。因此,進行雷射照射時,矽粒子層與非晶矽層同樣融解,使源自非晶性之矽層(D320a)與源自矽粒子之矽層(D330a,D330b)一體化,形成複合矽層(D320a,D330a,D330b)(右圖)。據此,可獲得表面平坦之半導體層合體。
因此,形成複合矽層中,藉由非晶矽層與矽離子層之一體化,使形成半導體層合體所需之時間以短時間即可完成,故例如使用脈衝雷射等使矽粒子熔解或燒結中,即使因雷射之脈衝寬造成之矽之加熱時間受到限制之情況,仍可有達到使表面平坦化之顯著效果。
相對於此,在對單獨之非晶矽層進行光照射製造半導體層合體時,所得矽層係如圖D1(b)所示,於表面上具有凸部(D320b)。此係於使非晶矽層融解後一邊形成結晶一邊凝固時,在粒界三相點(triple point)中最終階段引起凝 固,該粒界三相點中凝固之際,因體積膨脹而產生凸部(D320b)所致。
又,對單獨矽粒子層進行光照射製造半導體層合體時,所得矽層係如圖D1(c)所示,具有因粒子之燒結產生之較大粒子(D330c),因此使表面具有大的凹凸。
又,對具有矽粒子層及其上之非晶矽層之層合體進行光照射製造半導體層合體時,所得矽層中殘留有空氣層,會有成為孔洞之可能性。此係於一般以球形沉積矽粒子時,由於粒子間存在有空隙,故在其上沉積非晶矽層,接著進行燒結時,於燒結後於矽粒子間亦殘留空隙所致。
《半導體層合體之製造方法驟-步驟(a)》
製造半導體層合體之本發明方法之步驟(a)係在基材上形成非晶矽層。
(基材)
本發明之方法所用之基材只要不損及本發明之目的及效果即無限制。因此可使用例如矽基材、玻璃基材等作為基材。
(非晶矽層)
本發明之方法所用之非晶矽層只要不損及本發明之目的及效果即無限制,因此可使用例如藉由濺鍍、化學氣相成長法(CVD)等形成之層。
該非晶矽層之厚度宜為300nm以下、250nm以下、或200nm以下。且,該非晶矽層之厚度宜為10nm以上、30nm以上、50nm以上、或100nm以上。
《半導體層合體之製造方法-步驟(b)》
製造半導體層合體之本發明方法之步驟(b),係將矽粒子分散體塗佈於非晶矽層上,並經乾燥,藉此於非晶矽層上層合矽粒子層而形成未處理層合體。
該矽粒子層之厚度宜為300nm以下、250nm以下或200nm以下。且,該矽粒子層之厚度宜為50nm以上或100nm以上。
(粒子)
矽粒子分散體中所含矽粒子只要是由矽所成之粒子即可,且只要不損及本發明之目的及效果即無限制。至於此種矽粒子可使用例如如專利文獻5及6中所示之矽粒子。具體而言,作為該矽粒子可列舉為以雷射熱分解法,尤其是使用CO2雷射之雷射熱分解法獲得之矽粒子。
分散體之粒子之粒徑較小,由於可利用光照射使粒子熔融及燒結,而形成具有平坦表面之半導體層合體故較佳。
例如,粒子之平均一次粒徑較好為1nm以上或3nm以上,且100nm以下、30nm以下、20nm以下或10nm以下。
矽粒子亦可利用p型或n型摻雜劑予以摻雜。p型或n型摻雜劑可由例如硼(B)、鋁(Al)、鎵(Ga)、銦(In)、鈦(Ti)、磷(P)、砷(As)、銻(Sb)、或該等之組合所組成群組選擇。
又,矽粒子經摻雜程度可依據作為摻雜劑注入層之複 合矽層及基材中期望之摻雜劑濃度等而決定。具體而言舉例為粒子可含有1×1020原子/cm3以上、5×1020原子/cm3以上、或1×1021原子/cm3以上之摻雜劑。
(分散介質)
分散體之分散介質只要不損及本發明之目的及效果即無限制,因此可使用例如不與本發明中使用之矽粒子反應之有機溶劑。分散介質為了抑制本發明中使用之粒子之氧化較好為脫水溶劑。又,關於具體分散介質可參照第一本發明之記載。
〈乾燥〉
該乾燥只要是可自分散體實質去除分散介質之方法即無特別限制,例如可將具有分散體之基材配置於加熱板上進行,配置於加熱氛圍中進行等。
乾燥溫度可以不使基材、分散體之粒子劣化等之方式選擇,例如可以50℃以上、70℃以上、90℃以上,且100℃以下、150℃以下、200℃以下、或250℃以下之方式選擇。
《半導體層合體之製造方法-步驟(c)》
製造半導體層合體之本發明方法之步驟(c)為對未處理層合體進行光照射,形成具有源自非晶矽之第一矽層及於第一矽層上之源自矽粒子之第二矽層之複合矽層。
(照射之光)
該照射之光只要可達成如上述之複合矽層之形成即可,而可使用任意之光。例如可使用雷射光。
關於此處照射之光,尤其是使用脈衝狀之光時之光的波長、照射次數、照射能量、照射時間可參照第一本發明之記載。
(照射氛圍)
用以燒結分散體粒子之光照射在非氧化性氛圍中進行,由於可防止分散體粒子之氧化故較佳。又,關於具體之非氧化性氛圍可參照第一本發明之照射氛圍中之記載。
(半導體裝置之製造方法)
製造半導體裝置,例如場效電晶體(FET)或太陽能電池之本發明方法包含利用本發明之方法製作半導體層合體層之步驟。例如,製造場效電晶體之本發明方法可進一步包含製造閘極絕緣體之步驟、製造源極及汲極電極之步驟等。
又例如,製造太陽能電池之本發明方法可使用本發明之方法所得之複合矽層用以形成選擇性發射極型太陽能電池之選擇性發射極層、或背接觸型太陽能電池之背接觸層。又,製造太陽能電池之本發明方法可使用本發明之方法獲得之複合矽層用以形成背面電場層或表面電場層。
《《第五本發明》》 《半導體層合體之製造方法》
製造具有基材及於基材上層合之半導體矽膜之半導體層合體之本發明方法包含下述步驟: (a)於基材之表面上塗佈含有分散介質與分散於分散 介質中之矽粒子之矽粒子分散體,形成矽粒子分散體膜之步驟,(b)使矽粒子分散體膜乾燥,形成未燒結矽膜之步驟,及(c)對未燒結矽膜照射光,使未燒結矽膜中之矽粒子燒結,藉此形成半導體矽膜之步驟。
本發明之方法中,藉由使基材之表面對於熔融矽具有較大親和性,例如使熔融矽對基材表面之接觸角為70度以下,於以光使矽粒子燒結時,可形成連續性高之半導體矽膜。
雖不受限於理論,但此被認為是因如下之機制所致者。亦即,該本發明之方法,係如圖E6所示,於基材(E100)之表面上形成由矽粒子(E10)所成之未燒結矽膜(E120)(圖E6(1)),接著藉由對該未燒結矽膜(E120)照射光(E200),使矽粒子(E10)熔融而成為熔融矽(E10a)(圖E6(2))。此時,基材之表面(E100a)對於熔融之矽(E10a)具有較大親和性時,認為熔融矽粒子於該處濡濕基材表面,接著固化。該情況下,認為熔融矽之凝聚不易進行,故可藉此獲得連續性高之半導體矽膜(E130a)(圖E6(3))。
相對於此,如圖E7所示,認為基材之表面(E100b)對熔融矽(E10a)具有較小親和性時,熔融矽粒子容易移動,藉此使熔融矽粒子彼此凝聚,接著固化。認為該種熔融矽粒子彼此凝聚時,半導體矽膜變得不連續,藉此獲得連續性低之半導體矽膜(E130b)(圖E7(3))。
對熔融矽之親和性較大之基材表面可藉任意材料提供,只要不損及本發明之目的及效果,即無限制。
對熔融矽之親和性較大之基材表面宜為例如由熔融矽之接觸角為70度以下、60度以下、50度以下、或40度以下之表面。
又,對於熔融矽之接觸角係表示熔融矽對基材之親和性之指標,且定義為熔融矽之液滴之切線與基材表面所成之角之角度。關於本發明,熔融矽之接觸角意指在1450℃之安定狀態下測定之接觸角。
有關於此,例如於文獻”熔融矽與各種基材之潤濕性及反應性(Wettability and reactivity of molten silicon with various substrates”,Appl.Phys.A Vol.78,617-622(2004),YUAN Z.,等人中,使用碳化物作為基材表面時之接觸角為8度,使用矽氧化物作為基材表面時之接觸角為85度。
又,於文獻”耐火性CVD塗佈作為熔融矽之接觸材料之發展及評估(Development and evaluation of refractory CVD coatings as contact materials for molten silicon”,Journal of Crystal Growth,Volume 50,Issue 1,September1980,347-365頁,M.T.Duffy等人,及文獻”氧分壓對SiC、AlN及Si3N4在陶瓷及陶瓷-金屬系統之表面及界面濕潤之影響(The effect of oxygen partial pressure on wetting of SiC,AlN and Si3N4,in Surfaces and Interfaces in Ceramic and Ceramic-Metal Systems)”P.J.A.及A. Evans,編輯,1981.457-466頁,Barsoum,M.W.等人,使用利用化學氣相成長法(CVD)製作之矽氮化物作為基材表面時之接觸角為43~50度。
對熔融矽之親和性較大之基材表面宜藉由自例如碳化物、氮化物、碳氮化物及該等之組合所組成群組選出之材料,尤其自矽碳化物、矽氮化物、矽碳氮化物、石墨及該等之組合所組成群組選出之材料而提供。本發明相關之對熔融矽之親和性較大之基材表面亦可為矽以外之材料。
又,至於對熔融矽之親和性較小之材料可列舉為例如熱氧化矽氧化物。
《半導體層合體之製造方法-步驟(a)》
本發明方法之步驟(a)為在基材表面上塗佈含有分散介質及分散於分散介質中之矽粒子之矽粒子分散體,形成矽粒子分散體膜。
(基材)
本發明之方法中使用之基材只要不損及本發明之目的及效果即無限制。
其一樣態為基材係具有基材本體及表面層,且表面層係以對熔融矽具有較大親和性之材料製備。該情況下,該表面層之厚度為例如30nm以上、100nm以上或300nm以上,且宜為2000nm以下、1000nm以下、700nnm以下或500nm以下。
該情況下,基材本體宜由無機材料,例如經摻雜之矽或未經摻雜之矽所構成。
又,本發明之方法,由於係照射光使矽粒子燒結,故加熱限於表面,且時間極短。因此,可使用耐熱性較低之基材本體,例如具有聚合物材料之基材本體。
因此作為列舉之聚合物材料可使用包含由聚醯亞胺、聚醚碸、聚碳酸酯、聚對苯二甲酸乙二酯、及聚萘二甲酸乙二酯所組成群組選出之至少一種之聚合物材料。該等中,包含自聚碳酸酯、聚對苯二甲酸乙二酯及聚萘二甲酸乙二酯所組成群組選出之至少一種之聚合物材料,尤其是含50質量%以上聚碳酸酯之聚合物材料,就該等聚合物之廣用性且便宜之觀點而言係較佳。
又,另一樣態中,基材整體係以與基材表面相同之材料製備。
(分散介質)
矽粒子分散體之分散介質,只要不損及本發明之目的及效果即無限制,因此例如可使用不與矽粒子反應之有機溶劑。分散介質為了抑制矽粒子之氧化較好為脫水溶劑。又,關於具體分散介質可參照第一本發明之記載。
(矽粒子)
矽粒子分散體之矽粒子,只要不損及本發明之目的及效果即無限制,例如可使用如專利文獻6中所示之矽粒子。具體而言,該矽粒子可列舉為以雷射熱分解法,尤其是利用使用CO2雷射之雷射熱分解法獲得之矽粒子。
該矽粒子只要係為由多晶或單晶之蕊及非晶型之外側層所組成之矽粒子即可。該情況下,可利用由多晶或單晶 之蕊所致之半導體特性與由非晶型外側層所致之燒結容易性之組合。
又,矽粒子較好平均一次粒徑為100nm以下。因此矽粒子宜為例如1nm以上或5nm以上,且100nm以下、50nm以下或30nm以下。平均一次粒徑為100nm以下由於可利用光進行矽粒子之燒結故較佳。
本發明之方法所用之矽粒子分散體除上述分散介質及矽粒子以外,亦可包含磷、硼等摻雜劑及習知之添加劑。
(塗佈)
矽粒子分散體之塗佈,只要可以期望厚度及均勻性塗佈矽粒子分散體之方法即可,並無特別限制,例如可藉由噴墨法、旋轉塗佈法等進行。
又,該塗佈可以使矽粒子分散體膜乾燥時獲得之未燒結矽膜之厚度為50nm以上、100nm以上,或200nm以上,且2000nm以下,1000nm以下、500nm以下、或300nm以下之方式進行。具體而言,例如獲得場效電晶體(FET)時,可以使未燒結矽膜之厚度為50nm以上、100nm以上,且500nm以下、300nm以下之方式進行塗佈。又,獲得太陽能電池時,可在使未燒結矽膜之厚度為100nm以上、200nm以上,且2000nm以下、1000nm以下、500nm以下、或300nm以下之方式進行塗佈。
《半導體層合體之製造方法-步驟(b)》
本發明方法之步驟(b)係使矽粒子分散體膜乾燥,形成未燒結矽膜。
(乾燥)
該乾燥,只要可自矽粒子分散體膜實質去除分散介質之方法即可,並無特別限制,例如可將具有矽粒子分散體膜之基材配置於加熱板上進行。
乾燥溫度可為以例如不使基材變形、劣化等之方式作選擇,例如可選擇為50℃以上、70℃以上、90℃以上,且200℃以下、400℃以下、或600℃以下。
又,該乾燥可與步驟(a)之塗佈以一體之步驟進行,例如可藉由旋轉塗佈進行步驟(a)之塗佈,亦可同時進行塗佈與乾燥。亦即,乾燥可僅以與塗佈一體之步驟進行,亦可以與塗佈分開之步驟進行。
《半導體層合體之製造方法-步驟(c)》
本發明方法之步驟(c)係對未燒結矽膜照射光,使未燒結矽膜中之矽粒子燒結,藉此形成半導體矽膜。
(照射之光)
此處照射之光,只要可達成未燒結矽膜中之矽粒子之燒結則可使用任意之光,例如可使用雷射光。
關於此處照射之光,尤其使用脈衝狀之光時之光的波長、照射次數、照射能量、照射時間等,可參照第一本發明之記載。
又,選擇如脈衝狀之光之照射次數、照射能量、及照射時間,尤其在基材具有聚合物材料時,由於可抑制聚合物材料因熱造成之劣化,同時達成矽粒子之燒結故較佳。
(照射氛圍)
用以燒結矽粒子之光照射係在非氧化性氛圍中進行,由於可防止矽粒子之氧化故較佳。又,關於具體之非氧化性氛圍可參照第一本發明之照射氛圍之記載。
如此獲得之半導體矽膜之膜厚為50nm以上、100nm以上、或200nm以上,且宜為2000nm以下、1000nm以下、500nm以下、或300nm以下。
《半導體裝置之製造方法》
製造半導體裝置,例如場效電晶體(FET)或太陽能電池之本發明方法,包含藉由本發明之方法製備半導體層合體之步驟。例如,製造場效電晶體之本發明方法可進一步包含製造閘極絕緣體之步驟,製造源極及汲極電極之步驟等。又例如製造太陽能電池之本發明方法可包含藉由本發明之方法製造N型及P型半導體之至少一種之步驟,及形成集電電極之步驟等。
《本發明之半導體層合體及半體裝置》
本發明之半導體層合體具有基材及層合於基材之表面上之半導體矽膜,半導體矽膜係由相互燒結之複數個矽粒子作成,且基材之表面對熔融矽具有較大親和性。
該種半導體層合體可提供具有連續性高之半導體矽膜,且據此為較佳之半導體特性。
該種半導體層合體可藉由製造半導體層合體之本發明方法製造。
本發明之半導體裝置具有本發明之半導體層合體。本發明之半導體裝置宜為例如場效電晶體、太陽能電池等。
又,關於與本發明之半導體層合體及半導體裝置有關之基材、矽粒子、對熔融矽具有較大親和性之材料等可參照製造半導體層合體之本發明方法相關之記載。
《《第六本發明》》 《半導體層合體之製造方法》
製造具有基材及於基材上層合之半導體矽膜之半導體層合體之本發明方法包含下述步驟(a)~(c):(a)將含有分散介質及分散於上述分散介質中之矽粒子之矽粒子分散體塗佈於基材上,形成矽粒子分散體膜之步驟,(b)使上述矽粒子分散體膜乾燥,形成未燒結半導體矽膜之步驟,及(c)對上述未燒結半導體矽膜照射光,使上述未燒結半導體矽膜中之上述矽粒子燒結,藉此形成半導體矽膜之步驟。
《半導體層合體之製造方法-步驟(a)》
本發明方法之步驟(a)為在基材上塗佈含有分散介質及分散於分散介質中之矽粒子之矽粒子分散體,形成矽粒子分散體膜。
(分散介質)
矽粒子分散體之分散介質,只要不損及本發明之目的及效果即可,並無限制,因此例如可使用不與矽粒子反應之有機溶劑。分散介質為了抑制矽粒子之氧化較好為脫水 溶劑。又,關於具體分散介質可參照第一本發明之記載。
(矽粒子)
矽粒子分散體之矽粒子,只要不損及本發明之目的及效果即可,並無限制,例如可使用如專利文獻6中所示之矽粒子。具體而言,該矽粒子可列舉為以雷射熱分解法,尤其是利用使用CO2雷射之雷射熱分解法獲得之矽粒子。
該矽粒子為由多晶或單晶之蕊及非晶型之外側層所組成之矽粒子。該情況下,可利用由多晶或單晶之蕊所致之半導體特性與由非晶型外側層所致之燒結容易性之組合。
且,矽粒子之平均一次粒徑較好為100nm以下。因此,矽粒子為例如1nm以上、或5nm以上,且宜為100nm以下、50nm以下、或30nm以下。平均一次粒徑為100nm以下時,由於可利用光進行矽粒子之燒結故較佳。
本發明之方法所用之矽粒子分散體除上述分散介質及矽粒子以外,亦可包含磷、硼等摻雜劑及習知之添加劑。
(基材)
本發明之方法所用之基材,只要不損及本發明之目的及效果即無限制。然而,本發明之方法由於可在較低溫下於基材上形成半導體矽膜,故可使用耐熱性較低之基材,例如具有聚合物材料之基材。具有聚合物材料之基材尤其可使用於表面賦予導電性膜之由聚合物材料所組成之基材。且,導電性膜宜為金屬、金屬氧化物,尤其是如銦鋅氧化物(IZO)、銦錫氧化物(ITO)之透明導電性氧化物。
本發明之製造方法由於可在低溫製程下進行,故作為 基材用之聚合物材料可使用玻璃轉移溫度為300℃以下、250℃以下、200℃以下、100℃以下、或50℃以下之聚合物材料。
因此例如作為聚合物材料可使用含有由聚醯亞胺、聚醚碸、聚碳酸酯、聚對苯二甲酸乙二酯及聚萘二甲酸乙二酯所組成群組選出之至少一種之聚合物材料。又,該等中,含有由聚碳酸酯、聚對苯二甲酸乙二酯及聚萘二甲酸乙二酯所組成群組選出之至少一種之聚合物材料,尤其是含有50質量%以上聚碳酸酯之聚合物材料,就該等聚合物之廣用性且便宜之觀點而言係較佳。
(塗佈)
矽粒子分散體之塗佈只要是可以期望厚度及均勻性塗佈矽粒子分散體即無特別限制,例如可藉由噴墨法、旋轉塗佈法等進行。
又,該塗佈可以使分散體膜乾燥時獲得之未燒結半導體矽膜之厚度為50nm以上、100nm以上、或200nm以上,且2000nm以下,1000nm以下、500nm以下、或300nm以下之方式進行。具體而言,例如獲得場效電晶體(FET)時,可在使未燒結半導體矽膜之厚度為50nm以上、100nm以上,且500nm以下、300nm以下之方式進行塗佈。又,獲得太陽能電池時,可在使未燒結半導體矽膜之厚度為100nm以上、200nm以上,且2000nm以下、1000nm以下、500nm以下、或300nm以下之方式進行塗佈。
《半導體層合體之製造方法-步驟(b)》
本發明方法之步驟(b)係使矽粒子分散體膜乾燥,形成未燒結半導體矽膜。
(乾燥)
該乾燥只要是可自矽粒子分散體膜實質去除分散介質之方法即可,並無特別限制,例如可將具有矽粒子分散體膜之基材配置於加熱板上進行。
乾燥溫度可為以例如不使基材變形、劣化等之方式作選擇,例如可選擇為50℃以上、70℃以上、90℃以上,且100℃以下、150℃以下、200℃以下、或250℃以下。
《半導體層合體之製造方法-步驟(c)》
本發明方法之步驟(c)係對未燒結半導體矽膜照射光,使未燒結半導體矽膜中之矽粒子燒結,藉此形成半導體矽膜。
(照射之光)
至於此處照射之光只要是可達成未燒結矽膜中之矽粒子之燒結即可,而可使用任意之光,例如可使用雷射光。
關於此處該照射之光尤其使用脈衝狀之光時之光的波長、照射次數、照射能量、照射時間等,可參照第一本發明之記載。
又,選擇如上述之脈衝狀之光之照射次數、照射能量、及照射時間,尤其在基材具有聚合物材料時,由於可抑制聚合物材料因熱造成之劣化,同時達成矽粒子之燒結故較佳。
(照射氛圍)
用以燒結矽粒子之光照射係在非氧化性氛圍中進行,由於可防止矽粒子之氧化故較佳。又,關於具體之非氧化性氛圍可參照第一本發明之照射氛圍之記載。
《半導體層合體之製造方法-追加步驟(第二半導體矽膜)》
又,製造半導體層合體之本發明方法可進一步包含下述之步驟(a')~(c'):(a’)將含有第二分散介質及分散於上述第二分散介質中之第二矽粒子之第二矽粒子分散體塗佈於步驟(c)中獲得之上述半導體矽膜上,形成第二矽粒子分散體膜之步驟,(b’)使上述第二矽粒子分散體膜乾燥,形成第二未燒結半導體矽膜之步驟,及(c’)對上述第二未燒結半導體矽膜照射光,使上述第二未燒結半導體矽膜中之上述第二矽粒子燒結,藉此形成半導體矽膜之步驟。
如此進而包含步驟(a’)~(c’)之本發明方法可獲得半導體特性更優異之半導體矽膜。本發明雖非受限於理論者,但此被認為係藉由使步驟(a)~(c)獲得之半導體矽膜之空隙利用步驟(a’)及(b’)中塗佈及乾燥之第二矽粒子分散體中之矽粒子予以填充,接著在步驟(c’)中使該矽粒子燒結而成為半導體矽膜之一部份,因而獲得緻密之半導體矽膜所致。
又,關於步驟(a’)~(c’)之細節及其中所提及之材料可分別參照步驟(a)~(c)相關之上述記載。
《半導體層合體之製造方法-追加步驟(摻雜劑注入膜)》
又,製造半導體層合體之本發明方法可進一步包含下述之步驟(a”)~(c”):(a”)將含有第三分散介質及分散於上述第三分散介質中之第三矽粒子之第三矽粒子分散體塗佈於步驟(c)或(c’)中獲得之上述半導體矽膜之經選擇區域上,形成第三矽粒子分散體膜之步驟,且係利用p型或n型摻雜劑摻雜上述第三矽粒子之步驟,(b”)使上述第三矽粒子分散體膜乾燥,形成未燒結摻雜劑注入膜之步驟,及(c”)對上述未燒結摻雜劑注入膜照射光,藉此使上述未燒結摻雜劑注入膜中之上述第三矽粒子燒結,形成摻雜劑注入膜,且利用上述p型或n型摻雜劑來摻雜上述半導體矽膜之經選擇區域之步驟。
如此進一步包含步驟(a”)~(c”)之本發明方法可不使用光微影步驟,而於經選擇之區域形成擴散區域。
具體而言關於例如使用本發明之方法獲得之選擇性發射極型太陽能電池及背接觸型太陽能電池之構成可參照第一本發明相關之記載。
利用本發明之方法,製備選擇性發射極型太陽能電池時,可如例如第一本發明相關之圖A3~6所示般製備。
另外,例如使用本發明之方法所得之場效電晶體係如圖F4所示,具有基材(F72)、半導體矽膜的半導體層(F78)、閘極絕緣膜(F73)、閘極電極(F74)、源極電極(F75) 及汲極電極(F76),且在源極電極及汲極電極與半導體層接觸之部位中,半導體層(F78)具有經n型或p型摻雜之摻雜區域(F78b)。此處,摻雜區域(F78b)係藉由源自摻雜注入膜(F78a)之摻雜劑而提高摻雜劑濃度。
使用本發明之方法,製作圖F4所示之場效電晶體時,可在半導體層(F78)之特定區域施用含有利用摻雜劑摻雜之粒子之分散體,且使之乾燥,成為未燒結摻雜劑注入膜,接著藉由對該未燒結摻雜劑注入膜進行光照射,而藉由n型或p型摻雜劑來摻雜半導體層之特定區域,同時燒結未燒結摻雜劑注入層,可成為與半導體層一體化之摻雜劑注入膜(F78a)。
又,本發明之方法中,與利用p型或n型摻雜劑予以摻雜之矽粒子,形成摻雜劑注入膜同時使用利用與該矽粒子之摻雜劑不同類型之摻雜劑予以摻雜之其他矽粒子,亦可形成其他類型之摻雜劑注入膜。
摻雜劑可為p型或n型摻雜劑之任一種,例如自硼(B)、鋁(Ak)、鎵(Ga)、銦(In)、鈦(Ti)、磷(P)、砷(As)、銻(Sb)、或該等之組合所組成群組選出。
第三矽粒子經摻雜程度可依據摻雜劑注入膜、及由本質半導體元素所組成之半導體層或基材中之期望摻雜濃度等而決定。具體而言,例如第三矽粒子可含有1×1019原子/cm3以上、1×1020原子/cm3以上、5×1020原子/cm3以上、或1×1021原子/cm3以上之摻雜劑。
又,關於步驟(a")~(c")之細節及其中提及之材料可參 照步驟(a)~(c)相關之上述記載。
《半導體層合體之製造方法-半導體矽膜》
利用本發明之方法製造之半導體層合體之半導體矽膜之載體移動度為0.1cm2/V.s以上、0.5cm2/V.s以上、1.0cm2/V.s以上、2.0cm2/V.s以上、5.0cm2/V.s以上、或10.0cm2/V.s以上。又該半導體矽膜之導通-斷開比為例如102以上,103以上、或104以上。
《半導體裝置之製造方法》
製造半導體裝置,例如場效電晶體(FET)或太陽能電池之本發明方法,包含藉由本發明之方法製備半導體層合體之步驟。例如,製造場效電晶體之本發明方法可進一步包含製造閘極絕緣體之步驟、製造源極及汲極電極之步驟等。又例如製造太陽能電池之本發明方法,可包含藉由本發明之方法製造N型及P型半導體之至少一種之步驟、形成集電電極之步驟等。
《本發明之半導體層合體及半體裝置》
本發明之半導體層合體具有含有聚合物材料之基材及層合於該基材上之半導體矽膜。此處,於該半導體層合體,半導體矽膜係由相互燒結之複數個矽粒子作成,且半導體矽膜之載體移動度為1.0cm2/V.s以上。
如此半導體層合體一方面提供由半導體矽膜所致之有利半導體特性,一方面藉由使用具有聚合物材料之基材作為基材,而可具有可撓性、輕量性及/或低成本性。
如此半導體層合體可利用製造半導體層合體之本發明 方法製造。
本發明之半導體裝置具有本發明之半導體層合體。本發明之半導體裝置宜為例如場效電晶體、太陽能電池等。
又,關於與本發明之半導體層合體及半導體裝置有關之基材、矽粒子、載體移動度、導通-斷開比等可參照製造半導體層合體之本發明方法相關之記載。
[實施例] 《《第一本發明》》 〈實施例A1〉 (摻雜硼(B)之矽粒子之製備)
矽粒子係以單矽烷(SiH4)氣體作為原料,利用使用二氧化碳(CO2)雷射之雷射熱分解(LP:Laser Pyrolysis)法製作。此時,與SiH4氣體一起導入B2H6氣體,獲得摻雜硼之矽粒子。
所得摻雜硼之矽粒子之摻雜濃度為1×1021原子/cm3。又,所得摻雜硼之矽粒子之平均一次粒徑約為5.5nm(最大粒徑15nm,最小粒徑2nm),分散之值為6nm2。且,所得摻雜硼之矽粒子之結晶化度為5%。
(分散體之調製)
將如上述獲得之摻雜硼之矽粒子經超音波分散於異丙醇(IPA)中,獲得固體成分濃度2wt%之矽粒子分散體。
(基材之準備)
使摻雜磷之矽基材(厚度280μm,比電阻1~5Ωcm)在 丙酮及異丙醇中分別經超音波平均洗淨5分鐘,在5%氟化氫水溶液中進行氧化膜去除10分鐘,接著以洗淨液(Frontier Cleaner,關東化學製造)進行顆粒去除,準備經乾淨化之基材。
(塗佈)
基材係規定為將隱形膠帶(mending tape)貼於中央5×15mm方形以外之部分,僅在5×15mm之部分沉積矽粒子。將數滴矽粒子分散體滴加於基材上,且以500rpm旋轉塗佈5秒鐘,再以4000rpm旋轉塗佈10秒鐘,藉此於基材上塗佈矽粒子分散體。
(乾燥)
使塗佈有矽粒子分散體之基材在70℃之加熱板上乾燥,因而去除矽粒子分散體中之分散介質的異丙醇,藉此形成含矽粒子之未燒結矽粒子膜(膜厚300nm)。
(光照射)
接著,對該未燒結之矽粒子膜使用雷射光照射裝置(Quantronix公司製造,商品名Osprey 355-2-0)照射YVO4雷射(波長355nm),使未燒結之矽粒子膜中之矽粒子熔融及燒結成為摻雜劑注入層,據此獲得基材及摻雜劑注入層之層合體。
此處,照射之YVO4雷射為剖面係直徑73μm之圓形,藉由將其在基材上掃描,在氬氣氛圍下使矽粒子熔融及燒結。雷射光照射條件為照射能量250mJ/(cm2.shot)、發射數為20次,及每一發射之照射時間為30奈 秒。
(評價-SEM分析)
以FE-SEM(電場放射型掃描電子顯微鏡)(日立高科技製造,S5200型)觀察所製作之層合體之表面形態,結果示於圖A9。由該觀察結果,可理解摻雜劑注入層與基材已一體化。
(評價-TEM分析)
以透過電子顯微鏡(TEM)(日本電子製造,JEM2010)觀察所製作之層合體之表面形態,結果示於圖A10。又,圖A10中以B-1~B-4表示之部位放大顯示於圖A11-14中。由該觀察結果,可理解摻雜劑注入層與基材已一體化,且摻雜劑注入層之結晶方位與矽基材之結晶方位相同。
(評價-電子繞射分析)
以電子繞射分析(日本電子製造,JEM2010附屬功能)觀察所製作之層合體之表面形態,結果示於圖A16~22。此處,圖A16~22分別為圖A15中所示之FE-SEM側面剖面照片中以編號1~7表示之部位之電子繞射分析結果。由該觀察結果,可理解摻雜劑注入層與基材已一體化,且摻雜劑注入層之結晶方位與矽基材之結晶方位相同。
(評價-動態SIMS測定)
使用CAMECA JMS-7f進行所製作之太陽能電池之動態SIMS(動態二次離子質量分析)測定。測定之條件為一次離子種O2 +,一次加速電壓:3.0kV,檢測區域 30μmΦ。動態SIMS之結果示於圖A23。由該觀察結果,可理解藉由摻雜劑注入層,以源自摻雜劑注入層之p型或n型摻雜劑對基材進行摻雜。
具體而言,摻雜濃度在距上述摻雜劑注入層之表面起0.1μm之深度中約為1×1020原子/cm3,且在距摻雜劑注入層之表面起0.3μm,尤其是0.2μm之深度中為1×1019原子/cm3~1×1020原子/cm3之範圍。
(評價-SCM測定)
使用掃描型電容顯微鏡(日本Veeco公司製造Nanoscope IV)進行所製作之層合體之SCM(掃描型電容顯微鏡)測定。測定條件為短針曲率半徑20~40nm,測定範圍2×2μm,掃描速度1.0Hz。SCM之結果示於圖A24。由該觀察結果,確認摻雜劑摻雜於基材中,且,於經摻雜之區域中形成p層,進而,基材部分之n層區域與藉由摻雜形成之p層之p-n接合界面中形成空乏層。因此,理解藉由雷射之光照射使硼自摻雜劑注入層被注入。
(評價-載體捕捉)
使用濺鍍裝置,對塗佈有矽粒子分散體之面形成IZO之薄膜(200nm),接著,使用蒸鍍裝置,對背面形成Ag電極,製作圖A25所示之太陽能電池。
使用太陽光模擬器(朝日分光製造,HAL-320)進行所製作之太陽能電池之I-V(電流-電壓)特性評價。於IZO電極間施加-100~500mV之可變電壓,調查流經電極間之電流變化。該太陽能電池之I-V(電流-電壓)特性評價之結果 示於表A1及圖A26。由該觀察結果,理解摻雜劑注入層與基材已一體化,且於摻雜劑注入層與基材之界面處未刻意捕捉載體。
〈實施例A2〉 (摻雜(P)之矽粒子之製備)
矽粒子係以單矽烷(SiH4)氣體作為原料,藉由使用二氧化碳(CO2)雷射之雷射熱分解(LP:Laser Pyrolysis)法製作。此時,與SiH4氣體一起導入PH3氣體,獲得摻雜磷之矽粒子。
所得摻雜磷之矽粒子之摻雜濃度為1×1021原子/cm3。又,所得摻雜磷之矽粒子之平均一次粒徑約為8.0nm(最大粒徑16nm,最小粒徑4nm),分散之值為4.3nm2。且,所得摻雜磷之矽粒子之結晶化度為12%。
(分散體之調製)
將如上述獲得之摻雜磷之矽粒子經超音波分散於異丙醇(IPA)中,獲得固體成分濃度1wt%之矽粒子分散體。
(基材之準備)
使摻雜硼之矽基材(厚度280μm,比電阻1~5Ωcm)在丙酮及異丙醇中分別經超音波洗淨5分鐘,在5%氟化氫水溶液中進行氧化膜去除10分鐘,再以洗淨液(Frontier Cleaner(關東化學製造))進行顆粒去除,準備經洗淨化之基材。
(塗佈)
與實施例A1同樣,將矽粒子分散體塗佈於基材上。
(乾燥)
與實施例A1同樣,形成未燒結矽粒子膜。但此處所得未燒結矽粒子膜之膜厚為100nm。
(光照射)
接著,對該未燒結之矽粒子膜使用雷射光照射裝置(Quantronix公司製造,商品名Osprey 355-2-0)照射YVO4雷射(波長355nm),使未燒結矽粒子膜中之矽粒子熔融及燒結成為摻雜劑注入層,據此獲得基材及摻雜劑注入層之層合體。
此處,照射之YVO4雷射係剖面為直徑73μm之圓形,將其在基材上掃描,在氬氣氛圍下使矽粒子燒結。雷射光照射條件為照射能量400mJ/(cm2.Shot)、發射數20次,及每一發射之照射時間為30奈秒。
(評價-SEM分析)
以FE-SEM(日立高科技製造,S5200型)觀察所製作之層合體之表面形態,結果示於圖A27。由該觀察結果,理解摻雜劑注入層與基材已一體化。
(評價-動態SIMS測定)
使用CAMECA JMS-7f進行所製作之層合體之動態SIMS測定。測定之條件為一次離子種O2 +,一次加速電壓:10.0kV,檢測區域60μmΦ。動態SIMS之結果示於圖A28。由該觀察結果,理解藉由摻雜劑注入層,以源自摻雜劑注入層之p型或n型摻雜劑對基材進行摻雜。
具體而言,摻雜濃度在距上述摻雜劑注入層之表面起0.1μm之深度中約為1×1020原子/cm3~1×1021原子/cm3之範圍內,且在距摻雜劑注入層之表面起0.3μm,尤其是0.2μm之深度中為1×1018原子/cm3~1×1019原子/cm3之範圍內。
(評價-SCM測定)
使用掃描型電容顯微鏡(日本Veeco公司製造Nanoscope IV)進行所製作之層合體之SCM測定。測定條件為短針曲率半徑20~40nm,測定範圍2×2μm,掃描速度1.0Hz。SCM之結果示於圖A29。由該觀察結果,確認摻雜劑摻雜於基材中,且,經摻雜之區域中形成n層,進而,基材部分之p層區域與藉由摻雜而形成之n層之p-n接合界面中形成空乏層。因此,理解藉由利用雷射之光照射而使磷自矽粒子分散體被注入。
(評價-載體捕捉)
使用濺鍍裝置,對塗佈矽粒子分散體之面形成IZO之薄膜(200nm),接著,使用蒸鍍裝置,對背面形成Ag電極,製作圖A30所示之太陽能電池。
使用太陽光模擬器(朝日分光製造,HAL-320)進行所製作之太陽能電池之I-V(電流-電壓)特性評價。於IZO電極間施加-100~500mV之可變電壓,調查流經電極間之電流變化。該太陽能電池之I-V(電流-電壓)特性評價之結果示於表A1及圖A31。由該觀察結果,理解摻雜劑注入層與基材已一體化,且摻雜劑注入層與基材之界面處未顯著 地捕捉載體。
〈比較例1〉 (摻雜磷(P)之矽粒子)
使用平均一次粒徑約20.0nm(最大粒徑42nm,最小粒徑7nm),粒徑分布之分散35.5nm之摻雜磷之矽粒子。該摻雜磷之矽粒子之結晶化度為49%。
(分散體之調製)
將上述之摻雜磷之矽粒子經超音波分散於異丙醇(IPA)中,獲得固體成分濃度2wt%之矽粒子分散體。
(基材之準備)
與實施例A2同樣,準備經洗淨化之摻雜硼之矽粒子基材。
(塗佈)
與實施例A1及A2同樣,將矽粒子分散體塗佈於基材上。
(乾燥)
與實施例A1及2同樣,形成未燒結矽粒子膜。但此處所得未燒結矽粒子膜之膜厚為300nm。
(光照射)
接著,對該未燒結之矽粒子膜使用雷射光照射裝置(Quantronix公司製造,商品名Osprey 355-2-0)照射YVO4雷射(波長355nm),使未燒結之矽粒子膜中之矽粒子熔融及燒結成為摻雜劑注入層,據此獲得基材及摻雜劑注入層 之層合體。
此處,照射之YVO4雷射係剖面為直徑73μm之圓形,將其在基材上掃描,藉此在氬氣氛圍下使矽粒子燒結。雷射光照射條件為照射能量250mJ/(cm2.shot)、發射數30次,及每一發射之照射時間為30奈秒。
(評價-SEM分析)
以FE-SEM(日立高科技製造,S5200型)觀察所製作之層合體之表面形態,結果示於圖A32。由該觀察結果,理解摻雜劑注入層之矽粒子維持其形態,且摻雜劑注入層未與基材一體化。
(評價-載體捕捉)
使用濺鍍裝置,對塗佈矽粒子分散體之面形成IZO薄膜(200nm),接著,使用蒸鍍裝置,對背面形成Ag電極,製作圖A30所示之太陽能電池。
使用太陽光模擬器(朝日分光製造,HAL-320)進行所製作之太陽能電池之I-V(電流-電壓)特性評價。於IZO電極間施加-100~500mV之可變電壓,調查流經電極間之電流變化。該太陽能電池之I-V(電流-電壓)特性評價之結果示於表A1及圖A33。
〈實施例A3〉 (摻雜磷(P)之矽粒子之製備)
矽粒子係以單矽烷(SiH4)氣體作為原料,利用使用二氧化碳(CO2)雷射之雷射熱分解(LP:Laser Pyrolysis)法製作。此時,與SiH4氣體一起導入PH3氣體,獲得摻雜磷之矽粒子。
所得摻雜磷之矽粒子之摻雜濃度為1×1021原子/cm3。又,所得摻雜磷之矽粒子之平均一次粒徑約為7.0nm。
(分散體之調製)
將如上述獲得之摻雜磷之矽粒子經超音波分散於異丙醇(IPA)中,獲得固體成分濃度2wt%之矽粒子分散體。
(基材之準備)
使摻雜磷(P)之矽基材(厚度280μm,比電阻5Ωcm)在丙酮及異丙醇中各經超音波洗淨5分鐘,且以洗淨液(Frontier Cleaner,關東化學製造)進行顆粒去除,隨後,在5%氟化氫水溶液中經歷10分鐘去除氧化膜,準備經洗淨化之基材。
(塗佈)
將數滴矽粒子分散體滴加於基材上,以500rpm旋轉 塗佈5秒,接著以4000rpm旋轉塗佈10秒,將矽粒子分散體塗佈於基材上。
(乾燥)
與實施例A1同樣,形成未燒結矽粒子膜。但此處所得未燒結矽粒子膜之膜厚為200nm。
(光照射)
接著,對該未燒結矽粒子膜使用雷射光照射裝置(Quantronix公司製造,商品名Osprey 355-2-0),在氬氣氛圍中照射YVO4雷射(波長355nm),使未燒結矽粒子膜燒結成為摻雜劑注入層,據此獲得基材及摻雜劑注入層之層合體。
對基材之背面亦同樣,進行分散體之塗佈、乾燥、光照射,於基材背面形成摻雜劑注入層。
此處,照射之YVO4雷射係剖面為直徑100μm之圓形,將其在基材上掃描,藉此在氬氣氛圍下使矽粒子熔融及燒結。雷射光照射條件為照射能量500mJ/(cm2.Shot)、發射數20次,及照射時間為30奈秒/shot。
(評價-有效時間(lifetime)測定)
以有效時間測定裝置(SEMILAB,WT-2000)觀察所製作之層合體之有效時間。
依據此,相對於洗淨後未處理之矽基材之有效時間為9微秒,於兩面沉積有摻雜劑注入層之矽基材之有效時間為107微秒。由該測定結果,理解使用矽粒子分散體於矽基材之表面上形成摻雜劑注入層,可改善有效時間。
(評價-動態SIMS測定)
使用CAMECA JMS-7f進行具有摻雜劑注入層之矽基材之SIMS(動態二次離子質量分析)。測定之條件為一次離子種O2 +,一次加速電壓:3.0kV,檢測區域30μmΦ。
SIMS之結果示於圖A35。由該觀察結果,理解在矽基材表面上形成了高摻雜劑注入層。具體而言,摻雜濃度在距上述摻雜劑注入層之表面起0.1μm之深度中約為1×1020原子/cm3以上,且在距摻雜劑注入層之表面起0.3μm,尤其是0.2μm之深度中為1×1016原子/cm3以下。
(評價-SEM分析)
以FE-SEM(電場放射型掃描電子顯微鏡)(日立高科技製造,S5200型)觀察所製作之層合體之表面形態,結果示於圖A36。由該觀察之結果,理解摻雜劑注入層與基材已一體化。
(評價-TEM分析)
以透過電子顯微鏡(TEM)(日本電子製造,JEM2010)觀察所製作之層合體之表面形態,結果示於圖A37。又,圖A37中以A-1~A-4表示之部位放大顯示於圖A38-41中。由該觀察結果,理解摻雜劑注入層與基材已一體化,且摻雜劑注入層之結晶方位與矽基材之結晶方位相同。
(評價-電子繞射分析)
以電子繞射分析(日本電子製造,JEM2010附屬功能)觀察所製作之層合體之表面形態,結果示於圖A43及44。此處,圖A43及44分別為圖A42中所示之FE-SEM 側面剖面照片中以編號1~2表示之部位之電子繞射分析結果。由該觀察結果,理解摻雜劑注入層與基材已一體化,且摻雜劑注入層之結晶方位與矽基材之結晶方位相同。
(比較例2)
除光照射後以燈加熱裝置(ULVAC理工,MILA-5000),在1000℃下進行熱處理20分鐘以外,餘與實施例A1同樣,進行具有摻雜劑注入層之矽基材之製備。
(評價-有效時間測定)
以有效時間測定裝置(SEMILAB,WT-2000)觀察所製備之層合體之有效時間。
依據此,相對於洗淨後未處理之矽基材之有效時間為9微秒,於兩面沉積摻雜劑注入層之矽基材之有效時間為1.1微秒。由該測定結果,理解藉由熱處理進行自摻雜劑注入層之摻雜劑擴散時,會使有效時間降低。
(評價-動態SIMS測定)
使用CAMECA JMS-7f進行具有摻雜劑注入層之矽基材之SIMS(動態二次離子質量分析)。測定條件為一次離子種O2 +,一次加速電壓:3.0kV,檢測區域30μmΦ。
SIMS之結果示於圖A45。由該觀察結果,可理解相較於實施例A1,藉由熱處理進行了自摻雜劑注入層之摻雜劑擴散。具體而言,摻雜濃度在距摻雜劑注入層之表面起0.1μm及0.2μm之深度中均為1×1020原子/cm3~1×1021原子/cm3之範圍內。
《《第二本發明》》 〈實施例B1〉 (矽粒子分散體之調製)
以SiH4氣體及PH3氣體作為原料,藉由使用CO2雷射之雷射熱分解(LP:Laser Pyrolysis)法製作摻雜磷(P)之矽粒子。所得摻雜磷之矽粒子之平均一次粒徑約為7nm,最小粒徑4nm,粒徑分布之分散3nm2,摻雜濃度為1×1021原子/cm3。使該摻雜磷之矽粒子經超音波分散於異丙醇(IPA)(沸點:約82℃)中,獲得固體成分濃度2wt%之摻雜磷之矽粒子分散體。
(基材之準備)
使摻雜硼(B)之矽基材(厚度280μm,比電阻5Ωcm以下)在丙酮及異丙醇中分別經超音波洗淨5分鐘,在5%氟化氫水溶液中進行氧化膜去除10分鐘,再以洗淨液(Frontier Cleaner,關東化學製造)進行顆粒去除,準備經洗淨化之基材。
(塗佈)
將數滴摻雜磷之矽粒子分散體滴加於基材上,以500rpm旋轉塗佈5秒,接著以4000rpm旋轉塗佈10秒,藉此將矽粒子分散體塗佈於基材上。
(乾燥)
使塗佈摻雜磷之矽粒子分散體之基材在70℃之加熱板上乾燥,因而去除矽粒子分散體中之分散介質的異丙醇,藉此形成含矽粒子之乾燥矽粒子膜(膜厚200nm)。
(乾燥矽薄膜之燒成)
藉由使乾燥矽薄膜在氬氣氛圍中,於一大氣壓及600℃下熱處理1小時,去除脫離性氣體,藉此形成未燒結矽薄膜。
(光照射)
接著,對該未燒結矽粒子膜使用雷射光照射裝置(Quantronix公司製造,商品名Osprey 355-2-0),在氬氣氛圍中照射YVO4雷射(波長355nm),使未燒結矽粒子膜中之矽粒子燒結,獲得半導體矽膜。
此處,照射之YVO4雷射係剖面為直徑73μm之圓形,將其在基材上掃描,藉此燒結矽粒子。雷射光照射條件為照射能量500mJ/(cm2.shot)、發射數20次,及照射時間為30奈秒/Shot。
(評價1-脫離氣體分析)
針對乾燥矽粒子薄膜,亦即藉由熱處理去除脫離性氣體前之矽粒子膜,以升溫脫離氣體分析(TDS:Thermal Desorption Spectroscopy)進行分析。具體而言,使乾燥矽粒子薄膜在惰性氣體(氦氣)氛圍下以10℃/min自50℃升溫至800℃,且以GC-MS(氣相層析-質量分析)分析脫離氣體。此處,分析時之壓力為1大氣壓。
脫離氣體之定量係作成校正線算出。又,關於矽化合物係以八甲基環四矽氧烷製作校正線,且對於其他則以甲苯製作校正線(標準曲線)。
該升溫脫離氣體分析之結果示於圖B3。由該圖B3, 顯示高達約500℃左右之溫度觀察到脫離氣體,但比其更高之溫度並未實質觀察到脫離氣體。又,圖B3中,超過520℃之溫度下,測定值不為0,約固定為5×106,其係背景值之影響,此顯示未實質的觀察到自樣品之脫離氣體。
且,利用升溫脫離氣體分析而將脫離之氣體依對每脫離溫度大致分類時成為下述表B1中所示之結果。
由該表B1,可理解源自溶劑的異丙醇之脫離性氣體在約250℃~470℃之溫度範圍內脫離。又,表B1中之「產生量」為脫離性氣體對矽粒子膜質量之質量比。
又,使用之熱分解爐為PY-2020iD型雙發射型裂解器(Frontier.Lab),又使用之GC-MS(氣體層析-質量分析)裝置為HP5973(Agilent.Technology公司)。
(評價2-太陽能電池性能)
使用濺鍍裝置,對進行光照射而製作之半導體矽膜形成作為透明電極之氧化銦-鋅(IZO)薄膜(200nm),使用蒸鍍 裝置,於基材側面形成銀(Ag)薄膜(200nm),製作圖B4所示之太陽能電池。
此處,如圖B4所示,該太陽能電池(B200)係在摻雜硼(B)之矽基材(B210)上層合經磷(P)摻雜之半導體矽膜(B220)。又,該太陽能電池(B200)係在經磷(P)摻雜之半導體矽膜(B220)側層合作為透明電極之氧化銦-鋅(UZO)薄膜(B232),且於硼(B)摻雜之矽基材(B210)上層合作為電極之銀(Ag)薄膜(B234)。
使用太陽光模擬器(朝日分光製造,HAL-320)進行所製作之太陽能電池之電流-電壓(I-V)特性評價。於電極間施加-100~500mV之可變電壓,調查流經電極間之電流變化。該太陽能電池之電流-電壓(I-V)特性評價之結果示於表B2及圖B5。
(比較例B1)
除未進行未燒結矽薄膜之熱處理以外,餘與實施例B1同樣,製作太陽能電池。該太陽能電池之I-V特性評價之結果示於表B2及圖B6。
比較實施例B1之太陽能電池及比較例B1之太陽能電池時,實施例B1之太陽能電池具有作為太陽能電池明顯優異之特性。
《《第三本發明》》 〈實施例C1〉 (矽粒子分散體之調製)
以SiH4氣體及PH3氣體作為原料,藉由使用CO2雷射之雷射熱分解(LP:Laser Pyrolysis)法製作摻雜磷(P)之矽粒子。所得摻雜磷之矽粒子之平均一次粒徑約為15nm,粒徑分布之分散為38nm2,摻雜濃度為1×1021原子/cm3。該摻雜磷之矽粒子經超音波分散於異丙醇(IPA)中,獲得固體成分濃度3wt%之摻雜磷之矽粒子分散體。
(基材之準備)
使摻雜硼(B)之矽基材(厚度200μm,比電阻3Ωcm以 下)在丙酮及異丙醇中分別經超音波洗淨5分鐘,在5%氟化氫水溶液中進行氧化膜去除10分鐘,再以洗淨液(Frontier Cleaner,關東化學製造)進行顆粒去除,準備經洗淨化之基材。
(塗佈)
將數滴摻雜磷之矽粒子分散體滴加於基材上,以500rpm旋轉塗佈5秒,接著以4000rpm旋轉塗佈10秒,將矽粒子分散體塗佈於基材上。
(乾燥)
使塗佈有摻雜磷之矽粒子分散體之基材在70℃之加熱板上乾燥,去除矽粒子分散體中之分散介質的異丙醇,藉此形成含矽粒子之未燒結矽粒子膜(膜厚300nm)。
(光照射)
接著,對該未燒結矽粒子膜使用雷射光照射裝置(Quantronix公司製造,商品名Osprey 355-2-0),在氬氣氛圍中照射YVO4雷射(波長355nm),使未燒結矽粒子膜中之矽粒子燒結,獲得第一半導體矽膜。
此處,照射之YVO4雷射係剖面為直徑73μm之圓形,將其在基材上掃描,藉此燒結矽粒子。雷射光照射條件為照射能量200mJ/(cm2.shot)、發射數30次,及照射時間為30奈秒/shot。
(第二次塗佈、乾燥及光照射)
對如上述獲得之第一半導體矽膜重複上述之摻雜磷之矽粒子分散體之塗佈及乾燥、以及光照射,獲得第二半導 體矽膜。
(評價1-表面形態觀察)
以電場放射型掃描電子顯微鏡(FE-SEM)(日立高科技製造,S5200型)觀察所製作之第二半導體矽膜之表面形態。該表面形態觀察結果示於圖C2。由圖C2觀察到該半導體矽膜係由於短軸方向鄰接之複數個細長矽粒子所成。
又,由圖C2觀察到細長矽粒子之實質部分具有240nm以上之短軸徑,且細長矽粒子之實質部分為超過1.1之長寬比。
(評價2-太陽能電池性能)
使用濺鍍裝置,於所製作之具有第二半導體矽膜之基板兩面上形成作為透明電極之氧化銦-鋅(IZO)薄膜(200nm),製作圖C3所示之太陽能電池。
此處,如圖C3所示,該太陽能電池(C200)係在摻雜硼(B)之矽基材(C210)上層合經磷(P)摻雜之半導體矽膜(C220),於其兩面上層合作為透明電極之氧化銦-鋅(IZO)薄膜(C232及234)。
使用太陽光模擬器(朝日分光製造,HAL-320)進行所製作之太陽能電池之電流-電壓(I-V)特性評價。於電極間施加-100~500mV之可變電壓,調查流經電極間之電流變化。該太陽能電池之電流-電壓(I-V)特性評價之結果示於圖C4。
〈參考例1〉 (第一半導體矽膜之製備)
除使用粒徑分布之分散為52nm2之矽粒子以外,餘實質上與實施例C1同樣,僅獲得第一半導體矽膜。亦即,此處僅進行一次的矽粒子分散體之塗佈及乾燥,以及光照射。
(評價-表面形態觀察)
與實施例C1同樣地觀察所製作之第一半導體矽膜之表面形態。該表面形態之觀察結果示於圖C5。由圖C5,確認該半導體矽膜係由複數個燒結矽粒子所構成。
〈參考例2〉 (第一半導體矽膜之製備)
除使用粒徑分布之分散為3nm2之矽粒子以外,餘實質地與實施例C1同樣,僅獲得第一半導體矽膜。亦即,此處僅進行一次的矽粒子分散體之塗佈及乾燥、以及光照射。
(評價-表面形態觀察)
與實施例C1同樣觀察所製作之第一半導體矽膜之表面形態。該表面形態之觀察結果示於圖C6。由圖C6,確認該半導體矽膜具有較平坦之表面。
又,由使用粒徑分布之分散為52nm2之矽粒子之參考例1與使用粒徑分布之分散為3nm2之矽粒子之參考例2之比較,於使用分散較大之矽粒子之參考例1觀察到各個燒結矽粒子較朝縱向成長。可理解使用如此較朝縱向成長 之燒結矽粒子作為本發明方法中之第一半導體矽膜,最終獲得複數個細長矽粒子於短軸方向鄰接之半導體矽膜故較佳。
《《第四本發明》》 〈實施例D1〉 (矽粒子分散體之調製)
以SiH4氣體及PH3氣體作為原料,藉由使用CO2雷射之雷射熱分解(LP:Laser Pyrolysis)法製作摻雜磷(P)之矽粒子。所得摻雜磷之矽粒子之平均一次粒徑約為7nm。使該摻雜磷之矽粒子經超音波分散於異丙醇(IPA)中,獲得固體成分濃度2wt%之摻雜磷之矽粒子分散體。
(基材之準備)
使摻雜硼(B)之矽基材(厚度280μm,比電阻5Ωcm以下)在丙酮及異丙醇中分別經超音波洗淨5分鐘,以洗淨液(Frontier Cleaner,關東化學製造)進行顆粒去除,隨後,在5%氟化氫水溶液中經過10分鐘去除氧化層,準備經洗淨化之基材。
(非晶矽層之形成)
以濺鍍裝置在洗淨後之基材上形成非晶矽層。濺鍍條件為壓力4×10-3Torr,電容器300pf,Ar流量100sccm,電力300W,濺鍍時間20分鐘(厚度150nm)。
(矽粒子層之形成)
將數滴摻雜磷之矽粒子分散體滴加於形成非晶矽層之 基材上,以500rpm旋轉塗佈5秒,接著以4000rpm旋轉塗佈10秒,藉此將矽粒子分散體塗佈於非晶矽層上。
使塗佈摻雜磷之矽粒子分散體之基材在70℃之加熱板上乾燥,因而去除矽粒子分散體中之分散介質的異丙醇,藉此形成在非晶矽層上具有矽粒子層(厚度200nm)之未處理層合體。
(光照射)
接著,對該未處理層合體使用雷射光照射裝置(Quantronix公司製造,商品名Osprey 355-2-0),在氬氣氛圍中照射YVO4雷射(波長355nm),並經燒成,獲得具有複合矽層之半導體層合體。
此處,照射之YVO4雷射係剖面為直徑100μm之圓形,將其在基材上掃描,藉此處理未處理層合體,獲得複合矽膜。雷射光照射條件為照射能量500mJ/(cm2.shot)、發射數20次,及照射時間為30奈秒/shot。
(評價-表面形態觀察)
以電場放射型掃描電子顯微鏡(FE-SEM)(日立高科技製造,S5200型)觀察所製作之複合矽層之表面形態。該表面形態觀察結果示於圖D2。由圖D2觀察到該複合矽層具有平坦表面。具體而言,該複合矽層之凸部高度,亦即以平坦部為基準之凸部高度為50nm左右。
〈比較例1〉
除未進行非晶矽層之形成以外,亦即除僅使用矽粒子 層以外,其餘實質上與實施例D1同樣,獲得半導體層合體。
(評價-表面形態觀察)
與實施例D1同樣觀察所製作之源自矽粒子之矽層之表面形態。其表面形態之觀察結果示於圖D3。由圖D3觀察到該矽層與實施例D1之圖D2比較並未經平坦化。具體而言,該矽層之凸部高度,亦即以平坦部為基準之凸部高度為100nm以上。但,該矽層不具有明確之平坦部,因此難以正確評價凸部高度。
《《第五本發明》》 〈實施例E1〉 (矽粒子分散體之調製)
以SiH4氣體作為原料,藉由使用CO2雷射之雷射分解(LP:Laser Pyrolysis)法製作矽粒子。所得矽粒子之平均一次粒徑約為7nm。使該矽粒子經超音波分散於異丙醇(IPA)中,獲得固體成分濃度3wt%之矽粒子分散體。
(基材之準備)
使摻雜磷(P)之矽基材(Optostar公司製造,比電阻0.005Ωcm以下)在丙酮及異丙醇中分別經超音波洗淨5分鐘。隨後,利用化學氣相成長法(CVD:Chemical Vapor Deposition),該基材表面上成膜膜厚500nm之矽氮化物膜。
(矽粒子分散體之塗佈)
將數滴矽粒子分散體滴加於基材上,以500rpm旋轉塗佈5秒,接著以4000rpm旋轉塗佈10秒,將矽粒子分散體塗佈於基材上。
(矽粒子分散體之乾燥)
使塗佈有矽粒子分散體之基材在70℃之加熱板上乾燥,因而去除矽粒子分散體中之分散介質的異丙醇,藉此形成含矽粒子(平均一次粒徑約7nm)之未燒結矽粒子膜(膜厚300nm)。
(光照射)
接著,對該未燒結矽粒子膜使用雷射光照射裝置(Quantronix公司製造,商品名Osprey 355-2-0),照射YVO4雷射(波長355nm),使未燒結矽粒子膜中之矽粒子燒結,藉此製作半導體矽膜。雷射照射條件為照射能量200mJ/(cm2.shot)、發射數20次,每一發射之照射時間為30奈秒。
所得層合體之構造示於圖E1。該圖E1顯示在摻雜磷(P)之矽基材(Si(P))上依序層合矽氮化物膜(Si3N4)及半導體矽膜(Si)。
(評價)
以FE-SEM(電場放射型掃描電子顯微鏡,S-5200型,日立高科技製造)觀察所製備之半導體矽膜之表面。結果示於圖E3(a)。
〈實施例E2〉
除基材為矽碳化物單晶基材(Optostar公司製造,基材厚度500μm,比電阻0.01~0.03Ωcm),及雷射照射能量為300mJ/(cm2.shot)以外,其餘與實施例E1同樣,製備半導體矽膜。
與實施例E1同樣,以FE-SEM觀察半導體矽膜之表面。結果示於圖E3(b)。
〈實施例E3〉
製造如圖E2所示之底部閘極上接觸式(bottom gate top contact)構造之場效電晶體(FET),評價電特性。
(矽粒子分散體之調製)
以與實施例E1相同方法獲得矽粒子分散體。
(基材之準備)
使附熱氧化矽膜(SiO2)(厚度1000nm)之摻雜磷(P)之矽基材(Optostar公司製造,比電阻0.005Ωcm以下)在丙酮及異丙醇、酸系洗淨液(商品名Frontier Cleaner,關東化學製造)中各以超音波洗淨5分鐘。隨後,利用化學氣相成長法(CVD:Chemical Vapor Deposition),於該基材表面上成膜膜厚600nm之矽氮化物膜。
(矽粒子分散體之塗佈及乾燥)
除未燒結矽膜之膜厚為250nm以下,餘與實施例E1相同方法進行矽粒子分散體之塗佈及乾燥。
(光照射)
接著以與實施例E1相同方法進行光照射以燒結未燒 結矽膜。
(藉由P離子注入進行之高濃度摻雜磷之矽層之形成)
在市售之離子注入裝置中,以加速能量20KeV、磷(P)摻雜量4.0×1015atms/cm2、注入時間5620秒、旋轉速度0.6rpm、基材溫度室溫,對半導體矽膜進行P離子注入,形成高濃度摻雜磷之矽層。隨後,在加熱爐內於氮氣氛圍中進行1000℃及3分鐘之活性化退火處理。
(利用電子束蒸鍍法之Al電極形成)
隨後,於市售之電子束蒸鍍裝置中,於高濃度摻雜磷之矽層上形成鋁之源極電極及汲極電極。鋁之源極電極及汲極電極之膜厚為100nm。
所得FET(場效電晶體)之構造示於圖E2。該圖E2係顯示於附熱氧化矽膜(SiO2)之摻雜磷(P)之矽基材(Si(P))上依序層合矽氮化物膜(Si3N4)、半導體矽膜(Si)、以及鋁之源極電極及汲極電極(Al),並在源極電極及汲極電極(Al)之下側區域中,半導體矽膜(Si)形成高濃度摻雜磷(P)之矽區域(Si(P+))。
(評價)
使用半導體特性評價裝置(KEITHLEY公司製造,商品名2636A型2ch System Sourcemeter)進行所製備之FET之電特性評價。在對鋁之源極電極及汲極電極間施加20~50V左右之定電壓之狀態下,對閘極的摻雜磷(P)之矽基材施加-50~50V之可變電壓,且調查流經源極電極及汲極電極間之電流(汲極電流)相對於閘極電壓之應答性。進 行五次測定。其結果,載體移動度(平均值)確認為5.5×10-2cm2/Vs。
該FET之傳導特性示於圖E4,輸出特性示於圖E5。
〈比較例1〉
除使用附熱氧化矽膜(SiO2)之摻雜磷(P)之矽基材(Optostar公司製造,比電阻0.005Ωcm以下)作為基材,使用矽氮化膜(Si3N4),且照射能量自200mJ/(cm2.shot)變更為160mJ/(cm2.shot)以外,於與實施例1同樣,製作半導體矽膜。
與實施例1同樣,以FE-SEM觀察半導體矽膜之表面。結果示於圖E3(c)。比較實施例E1及2之圖E3(a)及(b)時,可理解比較例1之圖E3(c)儘管照射能量小,但由於進行矽粒子之凝聚而粗大化,使半導體矽膜變得不連續。
《《第六本發明》》
以下,實施例F1~5中,製造圖F1所示之底部閘極/底接觸式構造之場效電晶體(FET),且實施例F6~8中,製造圖F2所示之底部閘極/底接觸式構造之場效電晶體(FET)。
〈實施例F1〉 (矽粒子分散體之調製)
以SiH4氣體作為原料,藉由使用CO2雷射之雷射熱分解(LP:Laser Pyrolysis)法製作矽粒子。所得矽粒子之平均一次粒徑約為20nm。使該矽粒子經超音波分散於異丙醇(IPA)中,獲得固體成分濃度3wt%之矽粒子分散體。
(基材之準備)
使附SiO2(1000nm)之摻雜磷(P)之矽基材(Optostar公司製造,比電阻0.005Ωcm以下)在丙酮及異丙醇中分別經超音波洗淨5分鐘,接著經紫外線(UV)-臭氧洗淨30分鐘,準備洗淨化基材。
隨後,使用電阻加熱式之真空蒸鍍裝置,將銀真空蒸鍍於基材上,形成FET用之源極電極及汲極電極(通道長50μm,且通道寬1.5mm)。
(矽粒子分散體之塗佈)
將數滴矽粒子分散體滴加於基材上,以500rpm旋轉塗佈5秒,接著以4000rpm旋轉塗佈10秒,將矽粒子分散體塗佈於基材上。
(矽粒子分散體之乾燥)
使塗佈有矽粒子分散體之基材在70℃之加熱板上乾燥,因而去除矽粒子分散體中之分散介質的異丙醇,藉此形成含矽粒子(平均一次粒徑約20nm)之未燒結矽粒子膜(膜厚300nm)。
(光照射)
接著,對該未燒結矽粒子膜使用雷射光照射裝置(Quantronix公司製造,商品名Osprey 355-2-0),照射 YVO4雷射(波長355nm),使未燒結矽粒子膜中之矽粒子燒結,藉此製作圖F1所示之FET。
接著,對該未燒結矽粒子膜使用雷射光照射裝置(Quantronix公司製造,商品名Osprey 355-2-0),照射YVO4雷射(波長355nm),使未燒結矽粒子膜中之矽粒子燒結,藉此製作圖F1所示之FET。
(評價)
使用半導體特性評價裝置(KEITHLEY公司製造,商品名2636A型2ch System Sourcemeter)進行所製備之FET之電特性評價。在對銀之源極及汲極電極間施加10~50V左右之定電壓之狀態下,對閘極的摻雜磷(P)之矽基材施加-50~50V之可變電壓,且調查流經源極及汲極電極間之電流(汲極電流)相對於閘極電壓之應答性。該FET之電特性評價之結果示於表F1。
〈實施例F2〉
除使矽粒子分散體之固體成分濃度成為1wt%,藉此使未燒結矽膜之厚度成為100nm,及如下進行光照射以外,於與實施例F1同樣,製作圖F1所示之FET。該FET之電特性評價之結果示於表F1。
(光照射)
此實施例中使用之YVO4雷射(波長355nm)係剖面為寬度72μm及長度130μm之橢圓形,將其在基材上掃描,因而在氬氣氛圍中燒結矽粒子。雷射光照射條件為照射能 量75mJ/(cm2.shot),發射次數33次,及每一發射之照射時間30奈秒。
(實施例F3)
除光照射時之照射能量為105mJ/(cm2.shot)以外,餘與實施例F2同樣,製作圖F1所示之FET。該FET之電特性評價之結果示於表F1。
(實施例F4)
除光照射時之照射能量為104mJ/(cm2.shot),及光照射後之半導體矽膜如下進一步處理以外,餘與實施例F2同樣製作圖F1所示之FET。該FET之電特性評價結果示於表F1。
(光照射後之半導體矽膜之進一步處理)
於光照射後之半導體矽膜上滴加數滴固體成分濃度1wt%之矽粒子分散體,以500rpm旋轉塗佈5秒鐘,接著以4000rpm旋轉塗佈10秒鐘,塗佈矽粒子分散體。隨後,以70℃之加熱板乾燥矽粒子分散體,再度以104mJ/(cm2.shot)之照射能量進行光照射。
(實施例F5)
除使進行光照射之氛圍成為含有約2%氫(H2)之氮(N2)氛圍,且使照射能量成為104mJ/(cm2.shot)以外,於與實施例F2同樣,製作圖F1所示之FET。該FET之電特 性評價結果示於表F1。
〈實施例F6〉 (矽粒子分散體之調製)
除使固體成分濃度成為1wt%以外,於與實施例F1同樣,獲得矽粒子分散體。
(基材之準備)
以紫外線(UV)-臭氧洗淨附銦鋅氧化物(IZO)電極之耐熱性聚碳酸酯基材(帝人股份有限公司製造,SS120-B30,玻璃轉移溫度:215℃)30分鐘,準備經洗淨化之基材。
隨後,於該基材上,製作成為FET之閘極絕緣膜之甲基倍半矽氧烷(MSQ)膜。具體而言,將數滴於丙二醇單甲基醚乙酸酯(PGMEA)中溶解有MSQ之固體成分濃度30wt%之溶液(Honeywell公司製造,商品名PTS R-6)滴加於附IZO電極之聚碳酸酯基材上,以500rpm旋轉塗佈5秒鐘,接著以3200rpm旋轉塗佈20秒,隨後,在爐中以80℃經過5分鐘,接著於大氣中於180℃經過30分鐘之加熱及乾燥,獲得MSQ膜。MSQ膜之膜厚為800nm。
隨後,與實施例F1同樣,將銀真空蒸鍍於基材上,形成FET用之源極電極及汲極電極。
(矽粒子分散體之塗佈及乾燥)
與實施例F1同樣,將矽粒子分散體塗佈於基材上,再經乾燥。但,此實施例中,所得未燒結矽粒子膜之膜厚為100nm。
(光照射)
接著,與實施例F1同樣進行光照射,製作圖F2所示之FET。
但,此處,照射之YVO4雷射係剖面為寬度72μm及長度130μm之橢圓形,將其在基材上掃描,因而在氬氣氛圍中燒結矽粒子。雷射光照射條件為照射能量75mJ/(cm2.shot),發射次數33次,及每一發射之照射時間30奈秒。
(評價)
該FET之電特性評價之結果示於表F1。
(實施例F7)
除光照射時之照射能量為89mJ/(cm2.shot)以外,餘與實施例F6同樣,製作圖F2所示之FET。該FET之電特性評價之結果示於表F1。
(實施例F8)
除光照射時之照射能量為104mJ/(cm2.shot)以外,餘與實施例F6同樣,製作圖F2所示之FET。該FET之電特性評價之結果示於表F1。
(實施例F9) (矽粒子分散體之調製)
除矽粒子之平均一次粒徑為約7nm,矽粒子分散體之 固體成分濃度為2.7wt%以外,於與實施例F1同樣,調製矽粒子分散體。
(基材之準備)
基材係與實施例F6同樣,使用於附IZO電極之聚碳酸酯基材上層合MSQ膜(膜厚800nm)而成者。
(矽粒子分散體之塗佈及乾燥)
與實施例F1同樣,於基材上塗佈矽粒子分散體,再經乾燥。未燒結矽粒子膜之膜厚為300nm。
(光照射)
除照射能量為140mJ/(cm2.shot),發射數20次以外,於與實施例F1同樣,進行YVO4雷射照射,獲得半導體矽膜。
(摻雜磷之矽層之形成)
將數滴固體成分濃度2.6wt%之以磷(P)摻雜之矽粒子之分散體滴加於所得半導體矽膜上,且與實施例F1同樣進行塗佈及乾燥,獲得由摻雜磷之矽粒子所成之未燒結矽粒子膜。所得未燒結矽粒子膜之厚度為250nm。
隨後,以照射能量120mJ/(cm2.shot)及發射數20次之條件光照射配置有源極電極及汲極電極之預定區域。
隨後,使用電阻加熱式之真空蒸鍍裝置,將銀真空蒸鍍於進行上述光照射之區域上,形成源極電極及汲極電極(通道長120μm及通道寬1.5mm)。
如此獲得之摻雜磷之矽層由於薄膜電晶體之源極電極及汲極電極與半導體矽層之間之接觸變得容易故為有利。 所得FET示於圖F3。該FET之電特性評價之結果示於表F1。
10‧‧‧半導體基材
12、12a‧‧‧n型半導體層
14、14a‧‧‧p型半導體層
22‧‧‧受光面側電極
24‧‧‧保護層
32‧‧‧背面側電極
34‧‧‧保護層
52、70‧‧‧摻雜劑注入層
100‧‧‧光
500a‧‧‧本發明之選擇性發射極型太陽能電池

Claims (19)

  1. 一種半導體層合體之製造方法,其為製造具有基材及層合於前述基材上之半導體矽膜之半導體層合體之方法,其包含下述步驟,:(a)於基材之表面上塗佈含有分散介質及分散於前述分散介質中的矽粒子之矽粒子分散體,形成矽粒子分散體膜之步驟,(b)使前述矽粒子分散體膜乾燥,形成未燒結矽膜之步驟,及(c)對前述未燒結矽膜照射光,使前述未燒結矽膜中之前述矽粒子熔融而燒結,藉此形成半導體矽膜之步驟;且熔融矽對於前述基材表面之接觸角為70度以下。
  2. 如申請專利範圍第1項之方法,其中前述基材之表面係以由碳化物、氮化物、碳氮化物、及其等之組合所組成群組中選擇之材料所提供。
  3. 如申請專利範圍第2項之方法,其中前述基材之表面係以由矽碳化物、矽氮化物、矽碳氮化物、石墨、及其等之組合所組成群組中選擇之材料所提供。
  4. 如申請專利範圍第1至3項中任一項之方法,其中前述基材具有基材本體及表面層,且前述表面層係以與熔融矽之接觸角為70度以下之材料所製作。
  5. 如申請專利範圍第1至3項中任一項之方法,其中前述基材整體係以與前述基材之表面相同之材料所製作。
  6. 如申請專利範圍第1至3項中任一項之方法,其中前述矽粒子之平均一次粒徑為100nm以下。
  7. 如申請專利範圍第1至3項中任一項之方法,其中前述矽粒子為藉由雷射熱分解法獲得之矽粒子。
  8. 如申請專利範圍第1至3項中任一項之方法,其中前述光照射係在非氧化性氛圍下進行。
  9. 如申請專利範圍第1至3項中任一項之方法,其中前述光照射係使用雷射進行。
  10. 如申請專利範圍第9項之方法,其中前述雷射之波長為600nm以下。
  11. 如申請專利範圍第1至3項中任一項之方法,其中前述光照射係使用脈衝狀之光進行。
  12. 一種半導體裝置之製造方法,其包含以如申請專利範圍第1至11項中任一項之方法製作半導體層合體。
  13. 一種半導體層合體,其係以如申請專利範圍第1至11項中任一項之方法獲得。
  14. 一種半導體裝置,其係以如申請專利範圍第12項之方法獲得。
  15. 一種半導體層合體,其具有基材及層合於該基材表面上之半導體矽膜,前述半導體矽膜係由熔融而相互燒結之複數個矽粒子所製作,且熔融矽對前述基材表面之接觸角為70度以下。
  16. 如申請專利範圍第15項之半導體層合體,其中 前述半導體矽膜之膜厚為50~500nm。
  17. 一種半導體裝置,其具有如申請專利範圍第15或16項之半導體層合體。
  18. 一種半導體層合體之製造方法,其為製造具有基材及層合於前述基材上之半導體矽膜的半導體層合體之方法,該方法包含下述步驟:(a)將含有分散介質及分散於前述分散介質中之矽粒子之矽粒子分散體塗佈於基材之表面上,形成矽粒子分散體膜之步驟,(b)使前述矽粒子分散體膜乾燥,形成未燒結矽膜之步驟,及(c)對前述未燒結矽膜照射光,使前述未燒結矽膜中之前述矽粒子熔融而燒結,藉此形成半導體矽膜之步驟;且前述基材之表面係以由矽碳化物、矽氮化物、矽碳氮化物、石墨、及其等之組合所組成群組中選擇之材料所提供。
  19. 一種半導體層合體,其具有基材、及層合於該基材之表面上之半導體矽膜,前述半導體矽膜係由熔融而相互燒結之複數個矽粒子所製作,且前述基材表面係以由矽碳化物、矽氮化物、矽碳氮化物、石墨、及其等之組合所組成群組中選擇之材料所提供。
TW103142836A 2010-12-10 2011-12-09 Semiconductor laminates, semiconductor devices, and the like TWI520176B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2010275860 2010-12-10
JP2011023252 2011-02-04
JP2011103188A JP2012234994A (ja) 2011-05-02 2011-05-02 半導体シリコン膜及び半導体デバイス、並びにそれらの製造方法
JP2011119599A JP5921088B2 (ja) 2011-05-27 2011-05-27 未焼結シリコン粒子膜及び半導体シリコン膜、並びにそれらの製造方法
JP2011251098A JP6099304B2 (ja) 2010-12-10 2011-11-16 半導体積層体、半導体デバイス、及びそれらの製造方法
JP2011250773A JP2013105991A (ja) 2011-11-16 2011-11-16 半導体積層体、半導体デバイス、及びそれらの製造方法
JP2011269079A JP5253562B2 (ja) 2011-12-08 2011-12-08 半導体積層体及びその製造方法
JP2011269017A JP5253561B2 (ja) 2011-02-04 2011-12-08 半導体デバイスの製造方法、半導体デバイス、並びに分散体

Publications (2)

Publication Number Publication Date
TW201511086A TW201511086A (zh) 2015-03-16
TWI520176B true TWI520176B (zh) 2016-02-01

Family

ID=48139402

Family Applications (3)

Application Number Title Priority Date Filing Date
TW100145547A TWI488321B (zh) 2010-12-10 2011-12-09 Semiconductor laminates, semiconductor devices, and the like
TW103142836A TWI520176B (zh) 2010-12-10 2011-12-09 Semiconductor laminates, semiconductor devices, and the like
TW103142835A TWI511315B (zh) 2010-12-10 2011-12-09 Semiconductor laminates, semiconductor devices, and the like

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100145547A TWI488321B (zh) 2010-12-10 2011-12-09 Semiconductor laminates, semiconductor devices, and the like

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103142835A TWI511315B (zh) 2010-12-10 2011-12-09 Semiconductor laminates, semiconductor devices, and the like

Country Status (6)

Country Link
US (1) US9577050B2 (zh)
EP (3) EP3046136A1 (zh)
KR (3) KR101411726B1 (zh)
CN (3) CN103560142A (zh)
TW (3) TWI488321B (zh)
WO (1) WO2012077797A1 (zh)

Families Citing this family (232)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
JP5818972B2 (ja) * 2012-03-30 2015-11-18 帝人株式会社 半導体積層体及びその製造方法、半導体デバイスの製造方法、半導体デバイス、ドーパント組成物、ドーパント注入層、並びにドープ層の形成方法
CN102856436A (zh) * 2012-09-05 2013-01-02 友达光电股份有限公司 太阳能电池及其制作方法
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
CN103165760B (zh) * 2013-04-01 2015-08-05 南通大学 一种太阳能电池的选择性掺杂方法
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
DE102014208054A1 (de) * 2014-04-29 2015-10-29 Evonik Degussa Gmbh Verfahren zur Erzeugung unterschiedlich dotierter Halbleiter
US20150349180A1 (en) * 2014-05-30 2015-12-03 David D. Smith Relative dopant concentration levels in solar cells
JP6076545B2 (ja) * 2014-08-29 2017-02-08 帝人株式会社 半導体デバイスの製造方法
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
DE102014223465A1 (de) * 2014-11-18 2016-05-19 Evonik Degussa Gmbh Verfahren zur Erzeugung von dotierten, polykristallinen Halbleiterschichten
EP3025702A1 (de) * 2014-11-28 2016-06-01 Evonik Degussa GmbH Höchstreine, amorphe siliciumpulver, verfahren zu deren herstellung als auch deren verwendung
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
TWI560892B (en) * 2015-08-12 2016-12-01 Motech Ind Inc Solar cell
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
TWI615987B (zh) * 2015-12-16 2018-02-21 茂迪股份有限公司 太陽能電池及其製造方法
US10079319B2 (en) * 2015-12-16 2018-09-18 Sunpower Corporation Solar cell fabrication using laser patterning of ion-implanted etch-resistant layers and the resulting solar cells
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR102610637B1 (ko) * 2016-12-13 2023-12-05 신에쓰 가가꾸 고교 가부시끼가이샤 고효율 이면 전극형 태양전지 셀, 태양전지 모듈, 및 태양광 발전 시스템
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US20200028009A1 (en) * 2017-01-10 2020-01-23 Tohoku University Solar battery
KR20180085888A (ko) * 2017-01-20 2018-07-30 엘지전자 주식회사 이종 접합 태양전지 및 이의 제조 방법
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Asm 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Asm 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Asm Ip私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) * 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Asm Ip私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Asm Ip 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
CN111593319B (zh) 2019-02-20 2023-05-30 Asm Ip私人控股有限公司 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Asm Ip私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー.ブイ. 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Asm Ip私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Asm Ip控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Asm Ip私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Asm Ip控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Asm Ip私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Asm Ip私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR20220006455A (ko) 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Asm Ip私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6177637A (ja) 1984-09-21 1986-04-21 Kyocera Corp グレ−ズ用ガラス組成物
JPH02163935A (ja) 1988-12-16 1990-06-25 Fujitsu Ltd 半導体装置の製造方法
JPH05136048A (ja) 1991-11-13 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP2892922B2 (ja) 1993-11-09 1999-05-17 三洋電機株式会社 光起電力素子の製造方法
JP3032422B2 (ja) 1994-04-28 2000-04-17 シャープ株式会社 太陽電池セルとその製造方法
JP2002093706A (ja) 2000-07-10 2002-03-29 Semisysco Co Ltd 非晶質シリコン薄膜の結晶化方法
JP2002270511A (ja) 2001-03-09 2002-09-20 Canon Inc 多結晶Si薄膜の堆積法、多結晶Si薄膜及び光起電力素子並びにターゲット
US6918946B2 (en) 2001-07-02 2005-07-19 Board Of Regents, The University Of Texas System Applications of light-emitting nanoparticles
JP2004006487A (ja) 2002-05-31 2004-01-08 Sharp Corp 結晶質薄膜の形成方法、結晶質薄膜の製造装置、薄膜トランジスタ、および光電変換素子
KR100493156B1 (ko) 2002-06-05 2005-06-03 삼성전자주식회사 나노입자를 이용한 비정질 실리콘의 결정화 방법
JP4016419B2 (ja) 2002-08-23 2007-12-05 Jsr株式会社 シリコン膜形成用組成物およびシリコン膜の形成方法
AU2003262236A1 (en) 2002-08-23 2004-03-11 Jsr Corporation Composition for forming silicon film and method for forming silicon film
JP2004204094A (ja) 2002-12-26 2004-07-22 Jsr Corp シリコン膜形成用組成物およびシリコン膜の形成方法
JP2004186320A (ja) * 2002-12-02 2004-07-02 Jsr Corp シリコン膜形成用組成物および太陽電池
US7078276B1 (en) * 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
JP3784371B2 (ja) * 2003-01-08 2006-06-07 松下電器産業株式会社 シリサイド存在比率の測定方法、熱処理温度の測定方法、半導体装置の製造方法およびx線受光素子
US8105923B2 (en) 2003-04-14 2012-01-31 Centre National De La Recherche Scientifique Sintered semiconductor material
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
JP2005347725A (ja) 2004-06-04 2005-12-15 Zeo System:Kk 単結晶Si微粒子を多連続するワンチップ高電圧光電池
KR20060100602A (ko) 2005-03-17 2006-09-21 삼성전자주식회사 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해제조된 폴리실리콘 박막 트랜지스터를 포함하는 액정 표시장치
US7820475B2 (en) 2005-12-21 2010-10-26 Sunpower Corporation Back side contact solar cell structures and fabrication processes
US7498215B2 (en) 2006-04-03 2009-03-03 Canon Kabushiki Kaisha Method of producing product including silicon wires
JP4574634B2 (ja) * 2006-04-03 2010-11-04 キヤノン株式会社 シリコンワイヤを含み構成される物品の製造方法
JP2007329351A (ja) * 2006-06-08 2007-12-20 Sharp Corp 細線状構造物集合体およびそれを備えた電子デバイス、それらの製造方法、および細線状構造物の配向方法
EP2069368A4 (en) 2006-10-06 2011-06-22 Kovio Inc SILICON POLYMERS, METHODS FOR POLYMERIZING SILICON COMPOUNDS, AND METHODS FOR FORMING THIN FILMS OF SILICON POLYMERS
US7569462B2 (en) * 2006-12-13 2009-08-04 Applied Materials, Inc. Directional crystallization of silicon sheets using rapid thermal processing
US20080171425A1 (en) 2006-12-13 2008-07-17 Dmitry Poplavskyy Methods of forming an epitaxial layer on a group iv semiconductor substrate
US7972691B2 (en) 2006-12-22 2011-07-05 Nanogram Corporation Composites of polymers and metal/metalloid oxide nanoparticles and methods for forming these composites
JP5710879B2 (ja) 2007-01-03 2015-04-30 ナノグラム・コーポレイションNanoGram Corporation シリコン/ゲルマニウムによるナノ粒子インク、ドーピングされた粒子、印刷法、及び半導体用途のためのプロセス
EP2122691A4 (en) 2007-02-16 2011-02-16 Nanogram Corp SOLAR CELL STRUCTURES, PV MODULES AND CORRESPONDING METHODS
EP2313912A2 (en) * 2007-02-20 2011-04-27 Innovalight, Inc. Substrate preparation for enhanced thin film fabrication from group iv semiconductor nanoparticles
JP5487460B2 (ja) * 2007-03-31 2014-05-07 国立大学法人 香川大学 シリコン微粒子とその製造方法およびそれらを用いた太陽電池とその製造方法
US8530589B2 (en) 2007-05-04 2013-09-10 Kovio, Inc. Print processing for patterned conductor, semiconductor and dielectric materials
JP2009147192A (ja) 2007-12-17 2009-07-02 Fujifilm Corp 結晶性無機膜とその製造方法、半導体装置
US7704866B2 (en) 2008-03-18 2010-04-27 Innovalight, Inc. Methods for forming composite nanoparticle-metal metallization contacts on a substrate
JP5069163B2 (ja) 2008-03-28 2012-11-07 三菱電機株式会社 太陽電池およびその製造方法
JP2009246250A (ja) * 2008-03-31 2009-10-22 Mitsubishi Electric Corp 薄膜形成方法
WO2009122660A1 (ja) * 2008-03-31 2009-10-08 パナソニック株式会社 2種類の物質を基板の表面に選択的に配置する方法
JP4518284B2 (ja) * 2008-04-21 2010-08-04 ソニー株式会社 ポリシラン修飾シリコン細線の製造方法およびシリコン膜の形成方法
US7923368B2 (en) * 2008-04-25 2011-04-12 Innovalight, Inc. Junction formation on wafer substrates using group IV nanoparticles
KR20110042051A (ko) * 2008-06-11 2011-04-22 솔라 임플란트 테크놀로지스 아이엔씨. 주입을 사용하여 솔라 셀의 제작
CN102246275B (zh) 2008-10-29 2014-04-30 英诺瓦莱特公司 在基片上形成多掺杂结的方法
KR20110102293A (ko) * 2008-11-28 2011-09-16 스미또모 가가꾸 가부시키가이샤 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
JP5414298B2 (ja) 2009-02-13 2014-02-12 信越化学工業株式会社 太陽電池の製造方法
JP5449849B2 (ja) 2009-04-30 2014-03-19 シャープ株式会社 太陽電池およびその製造方法
JP2010278370A (ja) 2009-06-01 2010-12-09 Kazufumi Ogawa ポリシリコン薄膜とその製造方法およびそれを用いた太陽電池とtft、tftアレイ、表示デバイスとそれらの製造方法
US20110203632A1 (en) * 2010-02-22 2011-08-25 Rahul Sen Photovoltaic devices using semiconducting nanotube layers
JP2011192908A (ja) * 2010-03-16 2011-09-29 Toshiba Corp ポリシリコン膜の製造方法、太陽電池及び電子デバイス

Also Published As

Publication number Publication date
KR20130122649A (ko) 2013-11-07
US9577050B2 (en) 2017-02-21
KR20130117830A (ko) 2013-10-28
WO2012077797A1 (ja) 2012-06-14
KR101411726B1 (ko) 2014-06-26
CN103560142A (zh) 2014-02-05
CN103348448A (zh) 2013-10-09
EP2650908A1 (en) 2013-10-16
EP2701182A3 (en) 2014-06-04
KR20140032500A (ko) 2014-03-14
EP2650908A4 (en) 2016-04-20
EP3046136A1 (en) 2016-07-20
EP2701182A2 (en) 2014-02-26
CN107658212A (zh) 2018-02-02
CN107658212B (zh) 2021-08-06
US20130228902A1 (en) 2013-09-05
TWI488321B (zh) 2015-06-11
KR101386271B1 (ko) 2014-04-18
TWI511315B (zh) 2015-12-01
TW201511086A (zh) 2015-03-16
KR101411808B1 (ko) 2014-06-25
TW201251085A (en) 2012-12-16
TW201511313A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
TWI520176B (zh) Semiconductor laminates, semiconductor devices, and the like
TWI559372B (zh) 磊晶結構、其形成方法及含此結構之元件
US20160300717A1 (en) Semiconductor laminate, semiconductor device, and production method thereof
CN1574226A (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
TW201246298A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for manufacturing solid state imaging device
EP2833391A1 (en) Semiconductor laminate and method for manufacturing same, method for manufacturing semiconductor device, semiconductor device, dopant composition, dopant injection layer, and method for forming doped layer
JP2009200419A (ja) 太陽電池の製造方法
TW201030854A (en) Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing installation
Hong et al. Fully Bottom‐Up Waste‐Free Growth of Ultrathin Silicon Wafer via Self‐Releasing Seed Layer
US9911873B2 (en) Hydrogenation of passivated contacts
TWI484556B (zh) 在矽基材上形成高生長速率低電阻率的鍺膜之方法(二)
JP2009212139A (ja) ZnO系半導体素子
JP5253561B2 (ja) 半導体デバイスの製造方法、半導体デバイス、並びに分散体
FI20175587A1 (en) Silicon-on-insulator construction with crystalline silica
CN103811304A (zh) GeSn层及其形成方法
JP6099304B2 (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法
Colder et al. Low-temperature processing and properties of nanocrystalline-SiC/crystalline Si heterojunction devices
Edmonds et al. Passivation of surface defects on InGaAs (001) and (110) surfaces in preparation for subsequent gate oxide ALD
JP2004047601A (ja) 鉄シリサイド半導体薄膜及びその製造方法
Mateos et al. Metal-Oxide-Semiconductor Structures with Two and Three-Region Gate Dielectric Containing Silicon Nanocrystals: Structural, Infrared and Electrical Properties
JP2012234994A (ja) 半導体シリコン膜及び半導体デバイス、並びにそれらの製造方法
CN103839774A (zh) SiGeSn层及其形成方法