KR102610637B1 - 고효율 이면 전극형 태양전지 셀, 태양전지 모듈, 및 태양광 발전 시스템 - Google Patents

고효율 이면 전극형 태양전지 셀, 태양전지 모듈, 및 태양광 발전 시스템 Download PDF

Info

Publication number
KR102610637B1
KR102610637B1 KR1020197005695A KR20197005695A KR102610637B1 KR 102610637 B1 KR102610637 B1 KR 102610637B1 KR 1020197005695 A KR1020197005695 A KR 1020197005695A KR 20197005695 A KR20197005695 A KR 20197005695A KR 102610637 B1 KR102610637 B1 KR 102610637B1
Authority
KR
South Korea
Prior art keywords
electrode
solar cell
emitter layer
layer
substrate
Prior art date
Application number
KR1020197005695A
Other languages
English (en)
Other versions
KR20190089842A (ko
Inventor
료 미타
히로시 하시가미
다케노리 와타베
히로유키 오츠카
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20190089842A publication Critical patent/KR20190089842A/ko
Application granted granted Critical
Publication of KR102610637B1 publication Critical patent/KR102610637B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

제1도전형의 반도체 기판의 비수광면인 이면에, 제2도전형의 불순물이 확산된 불순물 확산층이 형성되고, 불순물 확산층에 접속되는 전극을 구비하는 이면 전극형 태양전지 셀에 있어서, 불순물 확산층의 불순물의 표면 농도가 5×1017atms/cm3 이상 5×1019atms/cm3 이하이고, 불순물 확산층의 불순물의 확산 깊이가 기판 이면의 표면으로부터 1㎛ 이상 2.9㎛ 이하이다. 이에 의해 간편한 방법으로 염가로 제조 가능한 고효율 이면 전극형 태양전지 셀을 제공할 수가 있다.

Description

고효율 이면 전극형 태양전지 셀, 태양전지 모듈, 및 태양광 발전 시스템
본 발명은 변환효율이 좋은 고효율 이면 전극형 태양전지 셀, 태양전지 모듈, 및 태양광 발전 시스템에 관한 것이다.
일반적으로 태양전지 셀은 크기가 가로세로 100~150mm, 두께가 0.1~0.3mm인 판상의 다결정 실리콘이나 단결정 실리콘 등으로 이루어지고, 붕소 등의 p형 불순물이 도프(dope)된 p형의 반도체 기판을 주재(主材)로 하고 있다. 이 태양전지 셀에 있어서는 태양광을 받는 수광면에 n형 확산층(이미터층)과 반사방지막이 형성됨과 아울러, 전극이 이미터층에 접하도록 반사방지막을 관통하여 형성된다.
태양전지 셀에 있어서, 전극은 광전변환에 의해 얻어진 전류의 인출을 위해 필요 불가결하지만, 수광면의 전극이 형성된 부위에는 당해 전극에 의한 차폐에 의해 태양광이 입사하지 않기 때문에, 전극 면적이 클수록 변환효율이 저하하여 전류가 감소한다. 수광면에 설치된 전극에 의한 이들 전류의 손실을 쉐도우 로스(shadow loss)라고 한다.
이에 반해, 이면 전극형 태양전지 셀은 수광면에 전극이 없기 때문에 쉐도우 로스가 없고, 반사방지막으로 억제하지 못한 약간의 반사광을 제외하면, 입사하는 태양광을 거의 100% 취할 수가 있다. 그 때문에 원리적으로는 높은 변환효율의 실현을 기대할 수 있다.
일반적으로 이면 전극형 태양전지 셀(100)은 도 1에 나타내는 것 같은 단면 구조를 가진다. 이면 전극형 태양전지 셀(100)은 반도체 기판(101), 이미터층(104), BSF(Back Surface Field)층(106), 반사방지막 겸 패시베이션막(107 및 108), 및 전극(109 및 110)을 구비한다.
반도체 기판(101)은 이면 전극형 태양전지 셀(100)의 주재이고, 단결정 실리콘이나 다결정 실리콘 등으로 이루어진다. p형, n형의 어느 것이라도 좋지만, 인 등의 n형 불순물이 도프된 n형 실리콘 기판이 이용되는 경우가 많다. 이하, n형 실리콘 기판을 이용한 경우를 예를 들어 설명한다. 반도체 기판(101)은 크기가 가로세로 100~150mm이고, 두께가 0.1~0.3mm인 판상의 것이 매우 적합하고, 일방의 주(主)표면이 수광면, 타방의 주표면이 비수광면(이면)으로서 이용된다.
수광면에는 광 가두기를 위한 요철 구조를 형성한다. 요철 구조는 반도체 기판(101)을 산성 또는 알칼리성의 용액에 일정 시간 침지시킴으로써 얻어진다. 일반적으로 이 요철 구조는 텍스쳐(texture)로 불린다.
이면에는 붕소 등의 p형 불순물이 도프된 p형 확산층인 이미터층(104)과, 인 등의 n형 불순물이 도프된 n형 확산층인 BSF층(106)을 각각 형성한다. 이미터층(104)과 BSF층(106)은 어느 쪽을 먼저 형성해도 좋다. 이미터층(104)을 먼저 형성하는 경우에는 예를 들면 다음과 같이 형성한다.
우선, 산화실리콘막 등의 보호막(102)을 반도체 기판(101)의 전면에 형성한다. 구체적으로는 예를 들면 산소 분위기하 800~1100℃의 고온 중에 반도체 기판(101)을 설치하는 열산화법에 의해, 30~300nm 정도의 두께의 산화실리콘막을 형성한다. 이어서, 반도체 기판(101)의 이면의 이미터층(104)을 형성하는 영역 이외의 영역을 덮는 보호막(102) 부분에, 레지스트 페이스트(resist paste)를 스크린 인쇄로 도포하여 경화시킨다. 이어서, 불산 수용액에 침지시켜 이미터층(104)을 형성하는 영역을 덮는 보호막(102)을 제거하고, 또한 아세톤 등에 침지하여 레지스트 페이스트(103)를 제거한다. 이어서, 보호막(102)이 제거된 영역에, 예를 들면 열확산법에 의해 p형 불순물 원소를 확산시켜, p형 확산층인 이미터층(104)과 유리층(105)을 형성한다. 구체적으로는 예를 들면 이 반도체 기판(101)을 BBr3를 포함하는 800~1100℃의 고온 가스 중에 설치함으로써, 보호막(102)이 형성되어 있지 않은 개소에 붕소를 확산시켜, 시트 저항이 20~300Ω／□ 정도인 이미터층(104)과 유리층(105)을 형성한다. 이어서, 나머지의 보호막(102)과 유리층(105)을, 예를 들면 희석한 불산 용액 등의 약품에 침지함으로써 제거하고 순수로 세정한다. 이에 의해 반도체 기판(101)의 이면의 소망의 개소에 p형 불순물이 확산된 이미터층(104)이 형성된다.
이어서, 반도체 기판(101)의 이면의 이미터층(104)이 형성되어 있지 않은 부분에, 이미터층(104)과 대체로 마찬가지의 수순으로 BSF층(106)을 형성한다.
텍스쳐가 형성된 수광면과, 이미터층(104) 및 BSF층(106)이 형성된 이면에는 또한 SiN(질화실리콘) 등으로 이루어지는 반사방지막 겸 패시베이션막(107, 108)을 각각 형성한다.
그리고, 전극(109)을 이미터층(104)에 접속되도록, 또 전극(110)을 BSF층(106)에 접속되도록 각각 형성한다. 이들 전극은 에칭 페이스트 등으로 콘택트가 개구되어 스퍼터(sputter) 등으로 형성되는 경우도 있고, 스크린 인쇄법을 이용하여 형성되는 경우도 있다. 스크린 인쇄법을 이용하는 경우, 소성 후에 이미터층(104), BSF층(106)에 각각 접속되도록, 유리 프릿(glass frit) 등을 포함하는 도전성 은페이스트를 반사방지막 겸 패시베이션막(108)의 2개소에 인쇄·건조한다. 이들 도전성 은페이스트를 소성함으로써, 반사방지막 겸 패시베이션막(107, 108)을 관통하여, 이미터층(104)에 접속되는 전극(109)과 BSF층(106)에 접속으로 되는 전극(110)이 각각 형성된다. 전극(109, 110)은 이면 전극형 태양전지 셀(100)에서 생긴 광생성 전류를 외부로 인출하기 위한 버스바(bus bar) 전극과 이들 버스바 전극에 접속되는 집전용의 핑거(finger) 전극으로 구성된다(도시 생략).
도 1에 나타내는 구조를 가지는 일반적인 이면 전극형 태양전지 셀에 있어서는 특히 이미터층의 불순물 확산 프로파일(profile)이 태양전지 셀의 변환효율을 크게 좌우한다. 예를 들면, 이미터층에의 불순물의 확산량을 줄여 이미터층의 역방향 포화 전류 밀도를 낮춤으로써, 태양전지 셀의 개방 전압을 높여 변환효율을 좋게 할 수가 있다. 그러나, 이미터층에의 불순물의 확산량을 줄임으로써 불순물의 표면 농도가 낮아져 버리면, 일반적으로 이미터층에 접속하는 전극의 접촉 저항이 높아져 변환효율이 나빠진다. 그 때문에 변환효율을 좋게 하려면, 이미터층에의 불순물의 확산량을 적게 억제하면서, 불순물의 표면 농도가 높고, 또한 확산 깊이가 얕은 확산 프로파일로 함으로써, 접촉 저항을 가능한 한 작게 하면서, 역포화 전류 밀도가 높아지는 것을 가능한 범위에서 억제한다고 하는 방법을 채용하는 것이 바람직하다고 여겨져 왔다. 앞에 예시한 이미터층의 제조 방법에 의하는 경우, 이미터층은 불순물의 표면 농도가 높고, 확산 깊이가 얕은 확산 프로파일로 형성되는 경우가 많다.
또, 이미터층과 전극의 접촉 저항은 이미터층과 전극의 접촉 면적의 대소에 의해서도 크게 좌우된다고 일컬어지고 있다. 수광면에 전극을 가지는 종래의 태양전지 셀의 경우, 전극에 의한 쉐도우 로스를 가능한 한 작게 하기 위해, 이미터층에 접속하는 핑거 전극을 미세화하여 전극 면적을 최소화할 필요가 있어, 접촉 저항을 충분히 작게 하는 것이 어렵고, 또한 전극 형성에 높은 비용이 든다. 이에 반해, 이면 전극형 태양전지 셀은 전극이 비수광면에 형성되기 때문에, 전극에 의한 쉐도우 로스를 고려할 필요가 없다. 그 때문에 이면 전극형 태양전지 셀의 경우에는 어느 정도 핑거 전극의 폭을 굵게 하여, 이미터층과 전극의 접촉 면적을 넓게 하여 접촉 저항을 작게 하면서, 전극 형성에 드는 비용을 억제하기 위해, 횡류 저항(lateral flow resistance)이 너무 커지지 않을 정도로 단면적(접촉면에 직교하는 면의 면적)이 작아지도록 얇게 전극을 형성하는 것이 바람직하다고 여겨져 왔다. 앞에 예시한 스크린 인쇄에 의한 전극의 제조 방법의 경우, 폭이 굵고, 두께가 얇은 전극이 형성되는 경우가 많다.
그러나, 표면 농도가 높고, 또한 확산 깊이가 얕은 확산 프로파일로 불순물을 확산하려면, 일반적으로 고온에서 단시간의 확산 열처리를 행할 필요가 있다. 이 경우 특히 대량 생산시에 있어서, 불순물의 확산 불균일이 생기기 쉽기 때문에, 소정의 확산 프로파일로 불순물을 확산시키는 것이 어렵다. 또, 폭이 굵고, 두께가 얇은 전극은 우발적으로 이미터층과의 접촉 저항의 값이 커지는 경우가 있어, 수율이 나빠진다고 하는 문제가 종종 발생하고 있었다.
이러한 문제의 대책으로서 예를 들면, 반도체 기판에 형성된 확산층의 전극을 형성하는 부분에 확산원을 포함하는 막을 형성하고, 수증기 분위기 중에서 열처리를 행함으로써, 전극 직하에만 고농도 확산층을 형성하는 태양전지 셀의 제조 방법이 특허문헌 1에 개시되어 있다. 그러나 이 방법에서는 확산층 형성을 위해 열처리를 복수 회 행할 필요가 있기 때문에, 비용이 높아질 뿐만 아니라, 중금속 등의 라이프타임 킬러(lifetime killer)가 반도체 기판에 확산하여, 수율의 악화를 일으키기 쉽다고 하는 문제가 있다.
또, 잉크젯 인쇄에 의해, 도펀트액을 기판 표면에 도포하여 확산시킴으로써, 균일한 확산을 행하는 태양전지 셀의 제조 방법이 특허문헌 2에 개시되어 있다. 그러나 이 방법의 경우, 잉크젯 인쇄는 노즐이나 도펀트액의 제어가 곤란하고, 또 확산원 형성과 열처리가 다른 공정으로 되기 때문에, 비용이 높아진다고 하는 문제가 있다.
또, 도전성 페이스트를 마스크를 바꾸면서 복수 회 스크린 인쇄함으로써, 전극의 저항을 작게 하는 태양전지 셀의 제조 방법이 특허문헌 3에 개시되어 있다. 그러나 이 방법에서는 전극의 어긋남에 의한 수율의 악화나 도전성 페이스트의 사용량의 증대에 의한 비용의 증대가 생기기 쉽다고 하는 문제가 있다.
또, 이른바 그라비어 롤 인쇄(rotogravure printing)로 전극을 형성함으로써, 정밀도 좋게 전극을 형성하는 태양전지 셀의 제조 방법이 특허문헌 4에 개시되어 있다. 그러나 이 방법에서는 롤(roll)이나 페이스트(paste)의 제어가 곤란하고, 건조에 의한 롤의 막힘(jam)이나 수율의 악화가 생기기 쉽다고 하는 문제가 있다.
국제공개 제2015/151288호 일본국 특허공개 2003－168807호 공보 국제공개 제2011/111192호 일본국 특허공개 2011－049514호 공보
본 발명의 목적은 역방향 포화 전류 밀도가 작고, 또한 이미터층과 전극의 접촉 저항이 작고, 간편한 방법으로 염가로 수율 높게 제조 가능한, 변환효율이 좋은 고효율 이면 전극형 태양전지 셀, 태양전지 모듈, 및 태양광 발전 시스템을 제공하는 것에 있다.
(1) 본 발명의 고효율 이면 전극형 태양전지 셀은, 제1도전형의 반도체 기판의 비수광면인 이면에, 제2도전형의 불순물이 확산된 불순물 확산층이 형성되고, 불순물 확산층에 접속되는 전극을 구비하는 고효율 이면 전극형 태양전지 셀로서, 불순물 확산층의 불순물의 표면 농도가 5×1017atms/cm3 이상 5×1019atms/cm3 이하이고, 불순물 확산층의 불순물의 확산 깊이가 기판 이면의 표면으로부터 1㎛ 이상 2.9㎛ 이하인 것을 특징으로 한다.
이와 같이 종래와 비교하여 표면 농도가 낮고, 확산 깊이가 깊은 이미터층을 형성함으로써, 역방향 포화 전류 밀도와 접촉 저항을 양방 공히 낮게 할 수가 있어, 간편한 방법으로 염가로 고효율 이면 전극형 태양전지 셀을 실현할 수가 있다.
(2) 불순물 확산층의 시트 저항은 60Ω／□ 이상 150Ω／□ 이하로 하면 좋다.
(3) 불순물 확산층의 불순물의 농도의 최대치를 7×1017atms/cm3 이상 7×1019atms/cm3 이하로 하고, 불순물 확산층의 불순물의 농도가 최대치로 되는 위치를, 기판 이면의 표면으로부터 0.1㎛ 이상 1㎛ 이하의 깊이로 하고, 전극을 적어도 유리 프릿과 은과 알루미늄을 포함하는 소결체로 하고, 전극의 단면적을 350㎛2 이상 1000㎛2 이하로 함과 아울러, 전극이 불순물 확산층에 부분적으로 관입(貫入)하고, 관입의 깊이가 기판 이면의 표면으로부터 0.1㎛ 이상 1.9㎛ 이하로 되도록 해도 좋다.
이에 의해 접촉 저항을 작게 억제하여 변환효율을 높일 수가 있음과 아울러, 제조 비용도 억제할 수가 있다.
(4) 예를 들면, 제1도전형을 n형으로 하고, 제2도전형을 p형으로 하면 좋다.
(5) 고효율 이면 전극형 태양전지 셀을 복수 전기적으로 접속하여 태양전지 모듈을 구성해도 좋다.
(6) 태양전지 모듈을 복수 전기적으로 접속하여 태양광 발전 시스템을 구성해도 좋다.
도 1은 고효율 이면 전극형 태양전지 셀의 구성의 일례를 나타내는 도이다.
도 2는 고효율 이면 전극형 태양전지 셀의 제조 방법을 나타내는 흐름도이다.
도 3은 기판 표면으로부터의 깊이와 그 깊이에 있어서의 불순물 농도의 관계의 일례를 나타내는 그래프이다.
도 4는 각 샘플의 역방향 포화 전류 밀도를 표면 농도와 시트 저항의 각각에 대해 나타낸 그래프이다.
도 5는 각 샘플의 접촉 저항을 표면 농도와 시트 저항의 각각에 대해 나타낸 그래프이다.
도 6은 각 샘플의 전극의 단면적과 접촉 저항의 관계를 나타내는 그래프이다.
도 7은 본 발명의 고효율 이면 전극형 태양전지 셀을 이용하여 구성된 태양전지 모듈의 구성예를 나타내는 개략도이다.
도 8은 도 7에 나타내는 태양전지 모듈의 이면의 구성예를 나타내는 개략도이다.
도 9는 도 7에 나타내는 태양전지 모듈의 단면의 구성예를 나타내는 개략도이다.
도 10은 도 7에 나타내는 태양전지 모듈을 이용하여 구성된 태양광 발전 시스템의 구성예를 나타내는 개략도이다.
이하, 본 발명의 실시형태에 대해 설명한다. 배경 기술의 설명에 이용한 도도 포함하여 각 도면에 있어서의 공통의 구성요소에 대해서는 동일한 부호를 붙인다.
본 발명에 있어서의 고효율 이면 전극형 태양전지 셀(200)은 도 1에 나타낸 종래의 이면 전극형 태양전지 셀(100)과 마찬가지의 구조를 가지고, 반도체 기판(101), 이미터층(104), BSF층(106), 반사방지막 겸 패시베이션막(107 및 108), 및 전극(109 및 110)을 구비한다. 반도체 기판(101)은 고효율 이면 전극형 태양전지 셀(200)의 주재이고, 단결정 실리콘이나 다결정 실리콘 등으로 이루어진다. p형과 n형의 어느 것이라도 좋지만, 여기에서는 인 등의 불순물을 포함하여, 비저항이 0.1~4.0Ω·cm인 n형 실리콘 기판의 경우를 예를 들어 설명한다. 반도체 기판(101)은 크기가 가로세로 100~150mm이고, 두께가 0.05~0.30mm인 판상의 것이 매우 적합하고, 일방의 주표면이 수광면, 타방의 주표면이 비수광면(이면)으로서 이용된다.
＜제조 수순＞
도 2에 본 발명의 고효율 이면 전극형 태양전지 셀(200)의 제조 수순를 나타낸다. 제조에 앞서 반도체 기판(101)을 산성 용액 등에 침지하여 손상 에칭(damage etching)을 행하여, 슬라이스 등에 의한 표면의 손상을 제거하고, 세정, 건조한다.
우선, 손상 에칭 후의 반도체 기판(101)의 이면에 이미터층(104)을 형성한다(S1). 우선, 산화실리콘막 등의 보호막(102)을 반도체 기판(101)의 전면에 형성한다(S1－1). 예를 들면, 산소 분위기하 800~1100℃의 고온 중에 반도체 기판(101)을 단시간 설치하는 열산화법에 의해, 막 두께가 30~300nm 정도인 산화실리콘막을 형성한다. 이어서, 반도체 기판(101)의 이면의 이미터층(104)을 형성하는 영역 이외의 영역을 덮는 보호막(102) 부분에, 레지스트 페이스트(resist paste)를 스크린 인쇄로 도포하여 경화시킨다(S1－2). 이어서, 불산 수용액에 침지시켜 이미터층(104)을 형성하는 영역을 덮는 보호막(102)을 제거하고(S1－3), 또한 아세톤 등에 침지하여 레지스트 페이스트(103)를 제거한다(S1－4). 이어서, 보호막(102)이 제거된 영역에, 예를 들면 열확산법에 의해 p형 불순물 원소를 확산시켜, p형 확산층인 이미터층(104)과 유리층(105)을 형성한다(S1－5). 구체적으로는 예를 들면 이 반도체 기판(101)을 BBr3를 포함하는 800~1100℃의 고온 가스 중에 설치함으로써, 보호막(102)이 형성되어 있지 않은 영역에 붕소를 확산시켜, 시트 저항이 20~300Ω／□ 정도인 이미터층(104)과 유리층(105)을 형성한다. 이어서, 나머지의 보호막(102)과 유리층(105)을, 예를 들면 희석한 불산 용액 등의 약품에 침지함으로써 제거하고 순수로 세정한다(S1－6). 이에 의해 반도체 기판(101)의 이면의 소망의 개소에 p형 불순물이 확산된 이미터층(104)이 형성된다.
다음에, 반도체 기판(101)의 이면의 이미터층(104)이 형성되어 있지 않은 영역에 BSF층(106)을 형성한다(S2). 우선, 산화실리콘막 등의 보호막(102)을 반도체 기판(101)의 전면에 형성한다(S2－1). 산화실리콘막은 예를 들면 산소 분위기하 800~1100℃의 고온 중에 반도체 기판(101)을 설치하는 열산화법에 의해 형성한다. 이때 고온 중에의 설치 시간을 보다 길게 함으로써, 산화실리콘막을 형성함과 아울러, 이미터층(104)의 형성시에 반도체 기판(101)의 표면 부근에 확산한 붕소를, 반도체 기판(101)의 보다 깊게까지 확산시키고, 또한 형성한 산화실리콘막에도 확산시킬 수가 있다. 그 결과 이미터층(104)을 형성하는 붕소의 표면 농도가 저하하고, 그에 따라 시트 저항도 변화한다. 이 확산 깊이, 표면 농도, 및 시트 저항은 열산화 조건의 변경에 의해 적당히 조절할 수가 있다.
이어서, 반도체 기판(101)의 이면의 이미터층(104)이 형성된 영역을 덮는 보호막(102) 부분에, 레지스트 페이스트를 스크린 인쇄로 도포하여 경화시킨다(S2－2). 이어서, 불산 수용액에 침지시켜 이미터층(104)이 형성되어 있지 않은 영역을 덮는 보호막(102)을 제거하고(S2－3), 또한 아세톤 등에 침지하여 레지스트 페이스트(103)를 제거한다(S2－4). 이어서, 보호막(102)이 제거된 영역에, 예를 들면 열확산법에 의해 n형 불순물 원소를 확산시켜, n형 확산층인 BSF층(106)과 유리층(105)을 형성한다(S2－5). 구체적으로는 예를 들면 이 반도체 기판(101)을 POCl3를 포함하는 850~1100℃의 고온 가스 중에 설치함으로써, 보호막(102)이 형성되어 있지 않은 영역에 인을 확산시켜, 시트 저항이 30~300Ω／□ 정도인 BSF층(106)과 유리층(105)을 형성한다. 이어서, 나머지의 보호막(102)과 유리층(105)을, 예를 들면 희석한 불산 용액 등의 약품에 침지함으로써 제거하고 순수로 세정한다(S2－6). 이에 의해 반도체 기판(101)의 이면의 이미터층(104)이 형성되어 있지 않은 영역에, n형 불순물이 확산된 BSF층(106)이 형성된다.
다음에, 반도체 기판(101)의 수광면에 텍스쳐로 불리는 요철 구조를 형성한다(S3). 텍스쳐는 반도체 기판(101)을 산성 또는 알칼리성의 용액에 일정 시간 침지함으로써 형성할 수가 있다. 예를 들면, 반도체 기판(101)의 이면 전면에 레지스트 페이스트를 스크린 인쇄로 도포·경화하고 나서, 수산화칼륨 수용액 등으로 화학 에칭하고 세정, 건조함으로써 형성한다. 텍스쳐를 형성함으로써, 수광면으로부터 입사한 광이 반도체 기판(101) 내에서 다중 반사하여 갇히기 때문에, 실효적으로 반사율을 저감하여 변환효율이 향상될 수가 있다. 그 후 아세톤 등에 침지함으로써 반도체 기판(101)의 이면 전면에 도포된 레지스트 페이스트를 제거한다. 또한, 텍스쳐는 이미터층(104)과 BSF층(106)을 형성하기 전에 행해도 좋다. 또, 반도체 기판(101)의 이면에도 텍스쳐를 형성해도 상관없다. 또한, 반도체 기판(101)의 수광면에 FSF(Front Surface Field)층을 더 형성해도 상관없다.
이어서, 반도체 기판(101)의 양면에, SiN(질화실리콘) 등으로 이루어지는 반사방지막 겸 패시베이션막(107, 108)을 각각 형성한다(S4). 질화실리콘막의 경우, 예를 들면 SiH4와 NH3의 혼합 가스를 N2로 희석하여, 글로우(glow) 방전 분해로 플라즈마화시켜 퇴적시키는 플라즈마 CVD법 등에 의해 형성한다. 형성에 즈음해서는 반도체 기판(101)과의 굴절률차 등을 고려하여 굴절률이 1.8~2.3 정도로 되도록, 또 두께가 50~100nm 정도로 되도록 형성한다. 이 막은 반도체 기판(101)의 표면에서 광이 반사하는 것을 방지하여, 반도체 기판(101) 내에 광을 유효하게 취하는 기능을 담당함과 아울러, n형 확산층에 대해 패시베이션(passivation) 효과가 있는 패시베이션막으로서도 기능하여, 태양전지 셀의 전기 특성을 향상시키는 효과를 가져온다. 또한, 반사방지막 겸 패시베이션막(107, 108)은 산화실리콘, 탄화실리콘, 비정질 실리콘, 산화알루미늄, 산화티탄 등의 단층막이나 이들을 조합한 적층막이라도 좋다. 또, 반도체 기판(101)의 수광면과 이면에 다른 막을 사용해도 좋다.
이어서, 전극(109, 110)을 형성한다(S5). 전극은 예를 들면 에칭 페이스트 등으로 반사방지막 겸 패시베이션막(108)에 개구부를 설치하고, 스퍼터에 의해 형성해도 좋고, 스크린 인쇄법에 의해 형성해도 좋다. 스크린 인쇄법에 의하는 경우, 우선, 반사방지막 겸 패시베이션막(108)의, 이미터층(104)에 접속되는 전극(109)을 형성하는 부분과 BSF층(106)에 접속되는 전극(110)을 형성하는 부분의 각각에, 예를 들면 은분말, 유리 프릿, 알루미늄 분말, 및 니스 등을 포함하는 도전성 페이스트를 스크린 인쇄하고 건조시킨다. 이때 스크린 인쇄할 때에 사용하는 스크린 마스크의 메쉬의 거칠기, 유제 두께, 개구 크기 등을 변경함으로써, 전극의 폭이나 단면적을 적당히 조절할 수가 있다.
이와 같이 인쇄한 도전성 페이스트를 500℃~950℃ 정도의 온도에서 1~60초 정도 소성하여 반사방지막 겸 패시베이션막(108)을 관통시킨다(파이어 스루(fire through)). 이에 의해 은, 유리 프릿, 및 알루미늄을 포함하는 소결체가 이미터층(104) 또는 BSF층(106)과 도통하여 전극(109, 110)으로 된다. 또한, 전극 형성시의 소성은 한 번에 행해도 좋고 복수 회로 나누어도 좋다. 또, 이미터층(104) 상에 적용하는 도전성 페이스트와 BSF층(106) 상에 적용하는 도전성 페이스트는 다른 것이라도 좋다.
＜과제 해결 수단의 검토＞
상기의 제조 방법에 의해, 이미터층의 역방향 포화 전류 밀도 측정용의 샘플을 열산화 조건을 바꾸면서 복수 제작하였다. 또한, 역방향 포화 전류 밀도의 측정에는 전극은 불필요하기 때문에 전극은 형성하고 있지 않다. 제작에 이용한 n형 반도체 기판의 비저항은 1Ω·cm, 인의 도핑 농도는 약 5×1015atoms/cm3이고, 반사방지막 겸 패시베이션막은 SiH4, NH3, 및 N2를 이용한 플라즈마 CVD법에 의해 형성한 두께 100nm의 질화실리콘막이다.
각 샘플에 대해 이미터층에의 붕소의 확산 프로파일을 SIMS로 측정하였다(사용 장치 CAMECA사제 ims－4f, 1차 이온 O2 ＋, 1차 이온 에너지 10.5keV, 주사 영역 200×200㎛, 검출 영역 104㎛, 2차 이온 극성 Positive). 도 3은 어느 샘플의 측정 결과로서 얻어진, 기판 표면으로부터의 깊이와 그 깊이에 있어서의 불순물인 붕소의 농도의 관계를 나타낸 그래프이다. 도 3으로부터 알 수 있듯이, 최표면 부근의 깊이 0~0.02㎛ 부근에서 돌연 극단적인 농도의 변동이 인지된다. 이 농도 변동은 기판 표면의 이물이나 요철 등의 영향에 의한 측정치의 불균일로 생각되어 오차가 많이 포함된다. 그래서 이하에서는 표면 농도를 0.03㎛ 부근의 농도라고 정의한다. 이와 같이 정의했을 때, 제작한 각 샘플의 표면 농도는 1×1017~1×1020atoms/cm3이었다. 또, 확산 깊이에 대해서는 이하, SIMS 측정에 의해 얻어진 확산된 붕소의 농도가 n형 반도체 기판에의 인의 도핑 농도와 동일하게 된 깊이로 정의한다. 이와 같이 정의했을 때, 제작한 각 샘플의 확산 깊이는 0.7~3.5㎛였다.
확산 프로파일의 측정 후, 역방향 포화 전류 밀도 측정용의 각 샘플의 역방향 포화 전류 밀도를 QSSPC법으로 측정하였다(사용 장치 Sinton Consulting사제 WCT－100). QSSPC 측정으로 얻어진 각 샘플의 역방향 포화 전류 밀도를 표면 농도와 시트 저항의 각각에 대해 나타낸 그래프를 도 4에 나타낸다. 도 4 (a)는 표면 농도에 대해 나타낸 그래프이고, 도 4 (b)는 시트 저항에 대해 나타낸 그래프이다. 도 4로부터, 역방향 포화 전류 밀도는 표면 농도가 낮아짐에 따라 낮아지는 경향이 인지되는 한편, 시트 저항과는 상관이 없는 것을 알 수 있다. 즉, 표면 농도를 낮춤으로써 개방 전압을 높게 하고, 이에 의해 변환효율을 높일 수가 있다고 할 수 있다.
다음에, 역방향 포화 전류 밀도 측정용의 각 샘플에, 도전성 페이스트를 TLM법에 기초한 패턴으로 도포하고, 800℃에서 10초간 소성하여, 접촉 저항 측정용의 샘플을 복수 제작하였다. TLM법은 콘택트면에 수직으로 들어간 전류가 디바이스 표면에서 꺾여 수평 방향으로 흐르는 태양의 콘택트의 접촉 저항을 정밀도 좋게 측정하는 방법으로서 널리 이용되고 있다. TLM법으로 측정한 각 샘플의 접촉 저항을 시트 저항과 표면 농도의 각각에 대해 나타낸 그래프를 도 5에 나타낸다. 도 5로부터 접촉 저항은 시트 저항과는 양의 상관이 인지되는 한편, 표면 농도와는 상관이 없는 것을 알 수 있다.
이상으로부터, 역방향 포화 전류 밀도와 접촉 저항이 양방 공히 낮은 이미터층을 실현하려면, 표면 농도가 낮고, 시트 저항이 낮은 이미터층을 형성하면 좋다. 이 조건은 표면 농도가 낮고, 확산 깊이가 깊은 이미터층을 형성함으로써 용이하게 충족시킬 수가 있다. 이것은 일반적으로 표면 농도를 낮게 하면 시트 저항은 상승하지만, 확산 깊이를 깊게 함으로써 그 상승을 억제할 수가 있기 때문이다.
다음에, 접촉 저항 측정용 샘플 중 시트 저항이 70Ω／□인 것에 대해, 이미터층과 접촉하는 핑거 전극을, 폭을 일정치(60㎛)로 하면서, 단면적을 변경한 것을 형성하여, 접촉 저항을 측정하였다. 이때 전극의 단면적은 키엔스사제의 레이저 현미경 VK－8500을 이용하여 측정하고, 접촉 저항은 TLM법을 이용하여 측정하였다. 단면적의 변경은 스크린 인쇄용 판의 거즈(gauze) 두께와 유제 두께를 변경함으로써 행하였다. 이렇게 하여 측정한 전극의 접촉 저항을 단면적에 대해 나타냈다(도 6). 도 6으로부터, 전극의 접촉 면적이 일정하더라도, 단면적이 작아지면 접촉 저항이 커져, 변환효율이 나빠지는 것을 알 수 있다. 그 때문에 전극의 단면적은 비용이 허락하는 범위에서 크게 하는 것이 바람직하다고 할 수 있다.
전극의 단면적이 큰 쪽이 접촉 저항이 작아지는 이유의 하나로서, 이하의 사정을 들 수 있다.
도전성 페이스트를 소성하여 전극을 형성했을 때, 최대로 약 2㎛ 정도의 깊이까지 전극이 기판에 관입하고 있는 개소가 인지되었다. 여기서, 관입 깊이는 전극을 불산 침지 및 질산 침지에 의해 기판으로부터 제거하고, 기판에 붙은 제거 흔적을 SEM으로 관찰하여 측정하였다. 복수의 샘플에 대해, 전극의 관입 깊이와 접촉 저항의 관계를 확인한 바, 이미터층과의 접촉 저항이 높은 전극은 관입하여 접속하고 있는 개소가 거의 없고, 드물게 있어도 관입이 얕지만, 이미터층과의 접촉 저항이 낮은 전극은 관입하여 접속하고 있는 개소가 많아, 관입이 깊은 것을 알 수 있었다. 즉, 전극이 깊게 관입하고 있을수록 접촉 저항이 낮아진다고 생각되고, 이것으로부터, 접촉 저항은 표면의 도펀트(dopant) 농도만이 아니라 깊이 방향의 도펀트 농도 변화에도 의존하고 있다고 생각된다. 구체적으로는 불순물이 농도 높게 확산되어 있는 범위를 대체로 망라하는 깊이까지 전극이 관입하고 있음으로써, 접촉 저항을 보다 저감할 수 있다고 생각된다.
다만, 이때 전극의 단면적이 작으면 전극을 구성하는 유리 프릿이나 알루미늄 등의 이미터층의 도통에 이바지하는 물질의 절대량이 부족하여 접촉 저항이 커져 버린다. 그 때문에 접촉 저항이 커지는 것을 회피하여, 안정한 수율을 얻기 위해서는 전극을 이미터층에 어느 정도 관입시킴과 아울러, 단면적을 비용이 허락하는 범위에서 크게 하는 것이 바람직하다고 할 수 있다.
실시예
상기의 검토에 의해 특정한 과제 해결 수단의 정당성을, 불순물 확산 프로파일이나 전극의 형상을 상위하게 하여 제조한 복수의 제품을 이용하여 검증하였다. 각 제품의 제조 방법 및 검증 결과를 이하에 나타낸다.
＜제1공통 공정＞
인이 도프되고, 두께 0.2mm로 슬라이스하여 제작된 비저항이 약 1Ω·cm이고 도핑 농도가 약 5×1015atms/cm3인 n형의 단결정 실리콘으로 이루어지는 n형 실리콘 기판을 준비하고, 외경 가공을 행하여 1변 15cm의 정방형의 판상으로 하였다. 그리고, 이 기판을 불질산 용액 중에 15초간 침지시켜 손상 에칭한 후, 순수로 세정하여 건조시켰다.
손상 에칭 후의 n형 실리콘 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 45분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 50nm로 형성하였다. 그리고, 기판의 이면에 형성된 산화실리콘막의, BSF층 형성 예정 개소 상에 레지스트 페이스트를 스크린 인쇄하고, 100℃의 온도에서 가열하여 건조시켰다. 여기서, 이미터층은 폭 800㎛, BSF층은 폭 200㎛로, 이미터층과 BSF층이 교대로 형성되는 Interdigitated Back Contact 셀의 구조로 되는 것 같은 패턴으로 스크린 인쇄용 판을 형성하였다. 레지스트 페이스트로서는 LEKTRACHEM사제 185 페이스트를 이용하였다. 그 기판을 2% 불산 수용액에 침지시킴으로써, BSF층 형성 예정 개소의 위를 남기고 산화실리콘막을 부분적으로 제거하고 나서, 아세톤에 침지시켜 레지스트 페이스트를 제거한 후, 순수로 세정하고 건조시켰다. 다음에, 기판의 이면에 대해, BBr3 가스 분위기 중에 있어서, 900℃의 온도에서 20분간의 조건으로 열확산 처리를 행함으로써, 기판의 이면에 이미터층인 p형 확산층과 유리층을 형성하였다. 형성한 p형 확산층의 시트 저항은 약 70Ω／□, 확산 깊이는 0.5㎛였다. 그 후 이 기판을 25%의 불산 수용액에 침지한 후, 순수로 세정하고 건조시킴으로써, 산화실리콘막과 유리층을 제거하였다.
＜비교예 1＞
비교예 1은 상기와 같이 이미터층을 형성한 후에 행하는 보호막(산화실리콘막)의 형성 공정에서 행하는 열산화의 시간이 짧은(45분간), 종래 제품의 제조 방법을 채용하는 경우이다. 구체적으로는 다음의 공정을 실시한 다음, 후술의 제2, 제3공통 공정을 실시하여 이면 전극형 태양전지 셀을 제조한다.
상기와 같이 이미터층이 형성된 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 45분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 50nm로 형성하였다. 이때의 열처리에 의해 이미터층에 확산되어 있던 붕소가 재확산하였다. 재확산 후의 이미터층의 붕소의 확산 프로파일을 SIMS로 측정하였다(사용 장치 CAMECA사제 ims－4f, 1차 이온 O2 ＋, 1차 이온 에너지 10.5keV, 주사 영역 200×200㎛, 검출 영역 104㎛, 2차 이온 극성 Positive). 그 결과 표면 농도는 1.0×1020atms/cm3, 최대 농도는 1.4×1020atms/cm3, 최대 농도로 되는 깊이는 0.07㎛, 확산 깊이는 0.5㎛로 되었다. 또, 이미터층의 시트 저항은 약 50Ω／□로 되었다.
＜실시예 1＞
실시예 1은 비교예 1에서 열산화 시간을 90분간으로 연장한 경우이다.
상기와 같이 이미터층이 형성된 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 90분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 80nm로 형성하였다. 이때의 열처리에 의해 이미터층에 확산되어 있던 붕소가 재확산하였다. 재확산 후의 이미터층의 붕소의 확산 프로파일을 SIMS로 측정한 바, 표면 농도는 5.0×1019atms/cm3, 최대 농도는 7×1019atms/cm3, 최대 농도로 되는 깊이는 0.1㎛, 확산 깊이는 1.0㎛로 되었다. 또, 이미터층의 시트 저항은 약 60Ω／□로 되었다.
＜실시예 2＞
실시예 2는 비교예 1에서 열산화 시간을 120분간으로 연장한 경우이다.
상기와 같이 이미터층이 형성된 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 120분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 100nm로 형성하였다. 이때의 열처리에 의해 이미터층에 확산되어 있던 붕소가 재확산하였다. 재확산 후의 이미터층의 붕소의 확산 프로파일을 SIMS로 측정한 바, 표면 농도는 1.0×1019atms/cm3, 최대 농도는 1.2×1019atms/cm3, 최대 농도로 되는 깊이는 0.4㎛, 확산 깊이는 2.0㎛로 되었다. 또, 이미터층의 시트 저항은 약 70Ω／□로 되었다.
＜실시예 3＞
실시예 3은 비교예 1에서 열산화 시간을 180분간으로 연장한 경우이다.
상기와 같이 이미터층이 형성된 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 180분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 130nm로 형성하였다. 이때의 열처리에 의해 이미터층에 확산되어 있던 붕소가 재확산하였다. 재확산 후의 이미터층의 붕소의 확산 프로파일을 SIMS로 측정한 바, 표면 농도는 5.0×1018atms/cm3, 최대 농도는 8.0×1018atms/cm3, 최대 농도로 되는 깊이는 0.7㎛, 확산 깊이는 2.3㎛로 되었다. 또, 이미터층의 시트 저항은 약 90Ω／□로 되었다.
＜실시예 4＞
실시예 4는 비교예 1에서 열산화 시간을 240분간으로 연장한 경우이다.
상기와 같이 이미터층이 형성된 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 240분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 150nm로 형성하였다. 이때의 열처리에 의해 이미터층에 확산되어 있던 붕소가 재확산하였다. 재확산 후의 이미터층의 붕소의 확산 프로파일을 SIMS로 측정한 바, 표면 농도는 5.0×1017atms/cm3, 최대 농도는 7.0×1017atms/cm3, 최대 농도로 되는 깊이는 1.0㎛, 확산 깊이는 2.9㎛로 되었다. 또, 이미터층의 시트 저항은 약 280Ω／□로 되었다.
＜비교예 2＞
비교예 2는 비교예 1에서 열산화 시간을 300분간으로 연장한 경우이다.
상기와 같이 이미터층이 형성된 기판을, 산소 분위기 중에 있어서, 1000℃의 온도에서 300분간의 조건으로 열산화함으로써, 기판의 양면에 산화실리콘막을 두께 160nm로 형성하였다. 이때의 열처리에 의해 이미터층에 확산되어 있던 붕소가 재확산하였다. 재확산 후의 이미터층의 붕소의 확산 프로파일을 SIMS로 측정한 바, 표면 농도는 3.0×1017atms/cm3, 최대 농도는 5.0×1017atms/cm3, 최대 농도로 되는 깊이는 1.1㎛, 확산 깊이는 3.3㎛로 되었다. 또, 이미터층의 시트 저항은 약 320Ω／□로 되었다.
＜제2공통 공정＞
상기 비교예 1 혹은 2, 또는 실시예 1, 2, 3 혹은 4에 나타내는 공정으로 형성된 산화실리콘막의, 이미터층을 형성한 개소 상에 레지스트 페이스트를 스크린 인쇄하고, 100℃의 온도에서 가열하여 건조시켰다. 여기서, 레지스트 페이스트로서는 LEKTRACHEM사제 185 페이스트를 이용하였다. 레지스트 페이스트를 인쇄한 기판을 2%의 불산 수용액에 침지시켜, 이미터층을 형성한 개소 이외의 부분(BSF층을 형성하는 개소)의 산화실리콘막을 제거하고, 그 후 레지스트 페이스트를 아세톤에 침지시켜 제거하였다.
이어서, 부분적으로 산화실리콘막을 제거한 기판의 이면에 대해, POCl3 가스 분위기 중에 있어서, 930℃의 온도에서 20분간의 조건으로 열확산 처리를 행하여, 산화실리콘막을 제거한 개소에 인을 확산시켜 BSF층인 n형 확산층과 유리층을 형성하였다. 형성된 n형 확산층의 시트 저항은 약 30Ω／□, 확산 깊이는 0.5㎛였다. 그 후 이들 기판을 25%의 불산 수용액에 침지한 후, 순수로 세정하고 건조시킴으로써, 산화실리콘막과 유리층을 제거하였다.
이어서, 기판의 이면 전면에 레지스트 페이스트를 스크린 인쇄하고, 100℃의 온도에서 가열하여 건조시켰다. 여기서, 레지스트 페이스트로서는 LEKTRACHEM사제 185 페이스트를 이용하였다. 그 기판을, 2%의 수산화칼륨과 2%의 IPA를 포함하는 70℃의 용액으로 5분간 화학 에칭한 후에 순수로 세정하고 건조시킴으로써, 기판의 수광면에 텍스쳐 구조를 형성하였다. 그 후 기판을 아세톤에 침지시켜 레지스트 페이스트를 제거하였다.
이어서, SiH4, NH3, 및 N2를 이용한 플라즈마 CVD법에 의해, 기판의 양면에 반사방지막 겸 패시베이션막인 질화실리콘막을 두께 100nm로 형성하였다.
＜제3공통 공정＞
여기까지의 처리를 한 기판의 이미터층 상에 스크린 인쇄법에 의해 도전성 은페이스트를 인쇄하고 150℃에서 건조시켰다. 도전성 은페이스트는 Heraeus사제 SOL9383M을 이용하였다. 또, 기판의 BSF층 상에, 메쉬 325, 유제 두께 20㎛로, 폭 50㎛인 직선 모양의 개구부를 구비하는 판을 이용한 스크린 인쇄법에 의해 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 그리고, 인쇄된 도전성 은페이스트를 최고 온도 800℃에서 5초간 소성하여 전극을 형성하고, 각각의 비교예 및 실시예에 관한 이면 전극형 태양전지 셀을 제작하였다.
＜실시 결과 1＞
상기의 비교예 1 혹은 2, 또는 실시예 1, 2, 3 혹은 4의 공정을 각각 거쳐 100매씩 제작한 이면 전극형 태양전지 셀의 평균 변환효율, 평균 단락 전류 밀도, 평균 개방 전압, 및 평균 곡선 인자를 표 1에 나타낸다.
이미터층의 불순물의 표면 농도를 5×1019atms/cm3 이하로 함으로써(실시예 1~4), 표면 농도가 높은 종래 제품의 경우(비교예 1)와 비교하여, 변환효율을 높일 수가 있었다. 이것은 불순물의 표면 농도의 저하에 의해, 역방향 포화 전류 밀도가 저하하여, 개방 전압이 상승하기 때문이라고 생각된다. 이때 단락 전류도 상승하고 있지만, 이것은 산화 시간의 연장에 의해 금속 불순물의 확산층에의 게터링(gettering)이 진행되어, 기판의 라이프타임이 상승한 것이 영향을 주고 있다고 생각된다. 다만, 비교예 2와 같이 표면 농도를 너무 낮게 하면, 이미터층의 횡류 저항이 높아져 버려, 변환효율을 충분히 높게 할 수가 없다. 그 때문에 표면 농도의 상한은 비교예 1에 나타내는 종래 제품의 표면 농도보다 낮은 5×1019atms/cm3으로 하는 것이 바람직하고, 하한은 5×1017atms/cm3으로 하는 것이 바람직하다. 또, 실시예 1~4의 결과로부터, 확산 깊이의 하한은 비교예 1에 나타내는 종래 제품의 확산 깊이보다 깊은 1㎛ 이상으로 하는 것이 바람직하고, 상한은 2.9㎛ 이하로 하는 것이 바람직하다. 또, 실시예 1~4의 결과로부터, 시트 저항의 하한은 60Ω／□, 상한은 280Ω／□로 하는 것이 바람직하지만, 상한을 150Ω／□보다 높게 하면 대량으로 생산했을 때에 시트 저항의 불균일이 매우 커져 제어가 곤란하게 되기 때문에, 상한은 150Ω／□로 하는 것이 보다 바람직하다.
다음에, 접촉 저항을 작게 하기 위한 전극의 형상의 변경이 변환효율에 주는 영향을 검증한다.
＜비교예 3＞
실시예 2 및 제2공통 공정의 처리를 한 기판의 BSF층 상에, 스크린 인쇄법을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 도전성 은페이스트는 Heraeus사제 SOL9412를 이용하였다. SOL9412의 주된 고형 성분은 은과 유리 프릿이고, 알루미늄 분말은 첨가되어 있지 않다.
또, 기판의 이미터층 상에, 스크린 인쇄법을 이용하여, 메쉬 360, 유제 두께 10㎛로, 직선 모양으로 폭 60㎛로 개구하고 있는 판을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 그 후 도전성 은페이스트를 인쇄한 기판을 최고 온도 800℃에서 5초간 소성하여 전극을 형성하였다. 형성 후의 전극의 폭은 약 70㎛, 두께는 약 8㎛, 단면적은 약 250㎛2였다. 또, 이와 같이 형성한 반도체 기판 상의 전극을 불산과 질산으로 제거하고, SEM으로 확산층에의 관입 깊이를 계측한 바, 관입하고 있는 개소는 인지되지 않았다.
＜비교예 4＞
비교예 4는 비교예 3에 있어서 도전성 은페이스트로서 알루미늄 분말이 첨가되어 있는 것을 적용한 경우이다.
실시예 2 및 제2공통 공정의 처리를 한 기판의 BSF층 상에, 스크린 인쇄법을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 도전성 은페이스트는 Heraeus사제 SOL9383M을 이용하였다. SOL9383M의 주된 고형 성분은 은과 유리 프릿과 알루미늄 분말이다.
또, 기판의 이미터층 상에, 스크린 인쇄법을 이용하여, 메쉬 360, 유제 두께 10㎛로, 직선 모양으로 폭 60㎛로 개구하고 있는 판을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 그 후 도전성 은페이스트를 인쇄한 기판을 최고 온도 800℃에서 5초간 소성하여 전극을 형성하였다. 형성 후의 전극의 폭은 약 70㎛, 두께는 약 8㎛, 단면적은 약 250㎛2였다. 또, 이와 같이 형성한 반도체 기판 상의 전극을 불산과 질산으로 제거하고, SEM으로 이미터층에의 관입 깊이를 계측한 바, 관입 깊이의 최대치는 0.05㎛였다.
＜실시예 5＞
실시예 5는 비교예 4에 있어서 스크린 인쇄에 적용하는 메쉬를 325로 하고, 유제 두께를 20㎛로 한 경우이다.
실시예 2 및 제2공통 공정의 처리를 한 기판의 BSF층 상에, 스크린 인쇄법을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 도전성 은페이스트는 Heraeus사제 SOL9383M을 이용하였다.
또, 기판의 이미터층 상에, 스크린 인쇄법을 이용하여, 메쉬 325, 유제 두께 20㎛로, 직선 모양으로 폭 60㎛로 개구하고 있는 판을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 그 후 도전성 은페이스트를 인쇄한 기판을 최고 온도 800℃에서 5초간 소성하여 전극을 형성하였다. 형성 후의 전극의 폭은 약 70㎛, 두께는 약 12㎛, 단면적은 약 350㎛2였다. 또, 이와 같이 형성한 반도체 기판 상의 전극을 불산과 질산으로 제거하고, SEM으로 확산층에의 관입 깊이를 계측한 바, 관입 깊이의 최대치는 0.1㎛였다.
＜실시예 6＞
실시예 6은 비교예 4에 있어서 스크린 인쇄에 적용하는 메쉬를 290으로 하고, 유제 두께를 30㎛로 한 경우이다.
실시예 2 및 제2공통 공정의 처리를 한 기판의 BSF층 상에, 스크린 인쇄법을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 도전성 은페이스트는 Heraeus사제 SOL9383M을 이용하였다.
또, 기판의 이미터층 상에, 스크린 인쇄법을 이용하여, 메쉬 290, 유제 두께 30㎛로, 직선 모양으로 폭 60㎛로 개구하고 있는 판을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 그 후 도전성 은페이스트를 인쇄한 기판을 최고 온도 800℃에서 5초간 소성하여 전극을 형성하였다. 형성 후의 전극의 폭은 약 70㎛, 두께는 약 15㎛, 단면적은 약 600㎛2였다. 또, 이와 같이 형성한 반도체 기판 상의 전극을 불산과 질산으로 제거하고, SEM으로 확산층에의 관입 깊이를 계측한 바, 관입 깊이의 최대치는 0.9㎛였다.
＜실시예 7＞
실시예 7은 비교예 4에 있어서 스크린 인쇄에 적용하는 메쉬를 250으로 하고, 유제 두께를 30㎛로 한 경우이다.
실시예 2 및 제2공통 공정의 처리를 한 기판의 BSF층 상에, 스크린 인쇄법을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 도전성 은페이스트는 Heraeus사제 SOL9383M을 이용하였다.
또, 기판의 이미터층 상에, 스크린 인쇄법을 이용하여, 메쉬 250, 유제 두께 30㎛로, 직선 모양으로 폭 60㎛로 개구하고 있는 판을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 그 후 도전성 은페이스트를 인쇄한 기판을 최고 온도 800℃에서 5초간 소성하여 전극을 형성하였다. 형성 후의 전극의 폭은 약 70㎛, 두께는 약 15㎛, 단면적은 약 950㎛2였다. 또, 이와 같이 형성한 반도체 기판 상의 전극을 불산과 질산으로 제거하고, SEM으로 확산층에의 관입 깊이를 계측한 바, 관입 깊이의 최대치는 1.5㎛였다.
＜실시예 8＞
실시예 8은 비교예 4에 있어서 스크린 인쇄에 적용하는 메쉬를 250으로 하고, 유제 두께를 40㎛로 한 경우이다.
실시예 2 및 제2공통 공정의 처리를 한 기판의 BSF층 상에, 스크린 인쇄법을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 도전성 은페이스트는 Heraeus사제 SOL9383M을 이용하였다.
또, 기판의 이미터층 상에, 스크린 인쇄법을 이용하여, 메쉬 250, 유제 두께 40㎛로, 직선 모양으로 폭 60㎛로 개구하고 있는 판을 이용하여 도전성 은페이스트를 인쇄하고, 150℃에서 건조시켰다. 그 후 도전성 은페이스트를 인쇄한 기판을 최고 온도 800℃에서 5초간 소성하여 전극을 형성하였다. 형성 후의 전극의 폭은 약 70㎛, 두께는 약 15㎛, 단면적은 약 1050㎛2였다. 또, 이와 같이 형성한 반도체 기판 상의 전극을 불산과 질산으로 제거하고, SEM으로 확산층에의 관입 깊이를 계측한 바, 관입 깊이의 최대치는 1.9㎛였다.
＜실시 결과 2＞
상기의 비교예 3 혹은 4, 또는 실시예 5, 6, 7 혹은 8에 나타내는 처리를 한 기판을 이용하여, 각각의 비교예 및 실시예에 관한 이면 전극형 태양전지 셀을 100매씩 제작하여, 평균 변환효율, 평균 단락 전류 밀도, 평균 개방 전압, 및 평균 곡선 인자를 측정하였다. 측정 결과를 표 2에 나타낸다.
비교예 3과 비교예 4의 비교로부터, 전극을 이미터층에 관입시키기 위해서는, 도전성 페이스트에 은과 유리 프릿에 부가하여 알루미늄 분말을 첨가하여 이들의 소결체를 형성하는 것이 바람직하다는 것을 알 수 있다. 또, 전극이 조금이라도 이미터층에 관입함으로써, 변환효율이 크게 개선되는 것을 알 수 있다.
비교예 4와 실시예 5~8을 비교하면, 실시예 쪽이 변환효율이 좋은 것을 알 수 있다. 특히 실시예 6~8에 있어서의 변환효율이 우수하다. 이것은 단면적이 넓은 전극이 불순물의 최대 농도 깊이를 넘어 깊게 관입하고 있음으로써, 접촉 저항이 안정하게 낮아져, 곡선 인자의 대폭적인 저하가 발생하기 어려워졌기 때문이다.
또한, 실시예 8과 같이 전극의 단면적을 1000㎛2 이상으로 해도, 그 이하의 때와 비교하여 변환효율의 대폭적인 상승으로는 이어지고 있지 않다. 오히려, 전극 사용량의 증대에 의한 비용의 상승, 관입 깊이가 너무 깊어짐으로써 전극이 이미터층을 관통하여 병렬 저항이 저하하는 리스크(risk), 또한 전극의 단면적을 크게 함으로써 은분말의 소결이 과잉으로 진행하기 때문인지, 형성된 은전극이 기판으로부터 박리하기 쉬워지는 것을 고려하면, 전극 단면적은 1000㎛2 정도를 상한으로 하는 것이 바람직하다고 할 수 있다.
그 때문에 실시예 5~8의 결과로부터, 관입 깊이는 0.1㎛ 이상 1.9㎛ 이하로 하는 것이 바람직하고, 단면적은 350㎛2 이상 1000㎛2 이하로 하는 것이 바람직하다. 전극의 단면적과 관입 깊이는 메쉬의 거칠기과 유제 두께를 변화시킴으로써 적당히 조절할 수가 있다.
또한, 비교예 3 혹은 4, 또는 실시예 5, 6, 7 혹은 8의 방법에 대한 상기의 실시 결과는, 실시예 2의 방법에 의해 이미터층을 형성한 기판에 전극을 형성한 경우에 관한 것이지만, 실시예 1, 3 또는 4의 방법에 의해 이미터층을 형성한 기판에 대해 전극을 형성한 경우에 있어서도, 전극의 바람직한 관입 깊이 및 단면적은 마찬가지다. 그 때문에 실시예 1~4의 결과에 입각하면, 이미터층의 불순물의 농도의 최대치는 7×1017atms/cm3 이상 7×1019atms/cm3 이하로 하는 것이 바람직하고, 최대치로 되는 깊이는 기판 이면의 표면으로부터 0.1㎛ 이상 1㎛ 이하로 하는 것이 바람직하다.
이상과 같은 구성에 의해, 간편한 방법으로 염가로 수율 높게 제조 가능한, 변환효율이 좋은 고효율 이면 전극형 태양전지 셀을 제공할 수가 있다.
상기의 실시형태에 따라 제작된 고효율 이면 전극형 태양전지 셀(200)은 태양전지 모듈에 사용할 수가 있다. 도 7은 태양전지 모듈(300)의 구성예를 나타내는 개략도이다. 태양전지 모듈(300)은 고효율 이면 전극형 태양전지 셀(200)이 타일(tile) 모양으로 복수 깔린 구조를 구비한다. 복수의 고효율 이면 전극형 태양전지 셀(200)은 서로 인접하는 수매~수십 매가 전기적으로 직렬로 접속되어, 스트링(string)으로 불리는 직렬 회로를 구성한다. 스트링의 개관을 도 8에 나타낸다. 도 8은 통상 사람 눈에 띄지 않는 태양전지 모듈(300)의 내부 이면측의 모식도에 상당한다. 또한, 도 8에서는 기재의 명료화를 위해 핑거나 버스바의 도시는 생략하고 있다. 직렬 회로를 구성하기 위해, 서로 인접하는 고효율 이면 전극형 태양전지 셀(200)의 P 버스바와 N 버스바가 리드선(320)으로 접속된다. 도 9에 태양전지 모듈(300)의 단면 모식도를 나타낸다. 상술한 바와 같이 스트링은 복수의 고효율 이면 전극형 태양전지 셀(200)을, 버스바(310)에 리드선(320)을 접속함으로써 구성된다. 스트링은 통상 EVA(에틸렌비닐아세테이트) 등의 투광성의 충전제(330)로 봉지되고, 비수광면(이면)측은 PET(폴리에틸렌테레프탈레이트) 등의 내후성 수지 필름(340), 수광면은 소다라임 유리(soda-lime glass) 등의 투광성이고 기계적 강도가 강한 수광면 보호 재료(350)로 덮여 있다. 충전제(330)로서는 EVA 외에 폴리올레핀, 실리콘 등을 사용할 수 있다.
또한, 복수의 태양전지 모듈을 연결하여 태양광 발전 시스템을 구성할 수도 있다. 도 10은 복수의 본 발명의 고효율 이면 전극형 태양전지 셀(200)에 의해 구성된 태양전지 모듈(300)을 복수 연결한 태양광 발전 시스템(400)의 구성예를 나타내는 개략도이다. 태양광 발전 시스템(400)은 복수의 태양전지 모듈(300)이 배선(410)에 의해 직렬로 연결되고, 인버터(420)를 경유하여 외부 부하 회로(430)에 발전 전력을 공급한다. 도 10에는 나타내고 있지 않지만, 태양광 발전 시스템(400)은 발전한 전력을 축전하는 2차 전지를 더 구비해도 좋다.
또한, 본 발명은 상기의 실시형태나 실시예에 한정되는 것은 아니고, 본 발명의 청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 마찬가지의 작용 효과를 가져오는 것은 어떠한 변경이 된 것이라도 본 발명의 기술적 범위에 포함된다.
100　이면 전극형 태양전지 셀
101　반도체 기판
102　보호막
103　레지스트 페이스트(resist paste)
104　이미터층
105　유리층
106　BSF층
107, 108　반사방지막 겸 패시베이션막
109, 110　전극
200　고효율 이면 전극형 태양전지 셀
300　태양전지 모듈
310　버스바
320　리드선
330　충전제
340　내후성 수지 필름
350　수광면 보호 재료
400　태양광 발전 시스템
410　배선
420　인버터(inverter)
430　외부 부하 회로

Claims (6)

  1. 제1도전형의 반도체 기판의 비수광면인 이면에, 제2도전형의 불순물이 확산된 불순물 확산층이 형성되고, 상기 불순물 확산층에 접속되는 전극을 구비하는 고효율 이면 전극형 태양전지 셀에 있어서,
    상기 불순물 확산층의 불순물의 표면 농도가 5×1017atms/cm3 이상 5×1019atms/cm3 이하이고,
    상기 불순물 확산층의 불순물의 확산 깊이가 상기 이면의 표면으로부터 1㎛ 이상 2.9㎛ 이하이고,
    상기 불순물 확산층의 불순물의 농도의 최대치가 7×1017atms/cm3 이상 7×1019atms/cm3 이하이고,
    상기 불순물 확산층의 불순물의 농도가 상기 최대치로 되는 위치가 상기 이면의 표면으로부터 0.1㎛ 이상 1㎛ 이하의 깊이에 있고,
    상기 전극은,
    적어도 유리 프릿과 은과 알루미늄을 포함하는 소결체이고,
    단면적이 350㎛2 이상 1000㎛2 이하이고,
    상기 불순물 확산층에 부분적으로 관입하고 있고, 관입의 깊이가 상기 이면의 표면으로부터 0.1㎛ 이상 1.9㎛ 이하인 것을 특징으로 하는 고효율 이면 전극형 태양전지 셀.
  2. 제1항에 있어서,
    상기 불순물 확산층의 시트 저항이 60Ω／□ 이상 150Ω／□ 이하인 것을 특징으로 하는 고효율 이면 전극형 태양전지 셀.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 제1도전형은 n형이고 상기 제2도전형은 p형인 것을 특징으로 하는 고효율 이면 전극형 태양전지 셀.
  5. 제1항 또는 제2항에 기재된 고효율 이면 전극형 태양전지 셀을 복수 전기적으로 접속하여 이루어지는 태양전지 모듈.
  6. 제5항에 기재된 태양전지 모듈을 복수 전기적으로 접속하여 이루어지는 태양광 발전 시스템.
KR1020197005695A 2016-12-13 2016-12-13 고효율 이면 전극형 태양전지 셀, 태양전지 모듈, 및 태양광 발전 시스템 KR102610637B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/087128 WO2018109849A1 (ja) 2016-12-13 2016-12-13 高効率裏面電極型太陽電池セル、太陽電池モジュール、及び太陽光発電システム

Publications (2)

Publication Number Publication Date
KR20190089842A KR20190089842A (ko) 2019-07-31
KR102610637B1 true KR102610637B1 (ko) 2023-12-05

Family

ID=60040480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197005695A KR102610637B1 (ko) 2016-12-13 2016-12-13 고효율 이면 전극형 태양전지 셀, 태양전지 모듈, 및 태양광 발전 시스템

Country Status (7)

Country Link
US (1) US10896989B2 (ko)
EP (1) EP3361515B1 (ko)
JP (1) JP6211743B1 (ko)
KR (1) KR102610637B1 (ko)
CN (1) CN110100317B (ko)
TW (1) TWI648865B (ko)
WO (1) WO2018109849A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102704052B1 (ko) 2019-05-09 2024-09-05 신성복 셀단위 방열구조를 구비한 실리콘 기반의 태양전지 모듈 및 반사판 일체형 태양광 발전 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152207A (ja) * 2001-11-13 2003-05-23 Toyota Motor Corp 光電変換素子及びその製造方法
JP2011512661A (ja) * 2008-02-15 2011-04-21 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 単結晶ｎ型シリコン太陽電池の製造方法並びに当該方法に従って製造された太陽電池
WO2014014112A1 (ja) 2012-07-19 2014-01-23 日立化成株式会社 太陽電池素子及びその製造方法、並びに太陽電池モジュール
US20150075595A1 (en) 2012-04-03 2015-03-19 Commissariat à I'Energie Atomique et aux Energies Alternatives Method for producing a photovoltaic cell with interdigitated contacts in the back face
JP2016500476A (ja) 2012-12-10 2016-01-12 サンパワー コーポレイション 太陽電池金属被覆の無電解導電率向上の方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163678A (en) * 1978-06-30 1979-08-07 Nasa Solar cell with improved N-region contact and method of forming the same
US5431741A (en) * 1992-12-11 1995-07-11 Shin-Etsu Chemical Co., Ltd. Silicon solar cell
JP3070489B2 (ja) * 1996-10-09 2000-07-31 トヨタ自動車株式会社 集光型太陽電池素子
JP2001284616A (ja) 2000-04-03 2001-10-12 Toyota Motor Corp 熱光発電装置用光電変換素子
JP2003168807A (ja) 2001-09-19 2003-06-13 Sharp Corp 太陽電池およびその製造方法およびその製造装置
JP2005322780A (ja) * 2004-05-10 2005-11-17 Toyota Motor Corp 太陽電池
US20100096014A1 (en) * 2006-12-25 2010-04-22 Hideyo Iida Conductive paste for solar cell
DE102008030880A1 (de) * 2007-12-11 2009-06-18 Institut Für Solarenergieforschung Gmbh Rückkontaktsolarzelle mit großflächigen Rückseiten-Emitterbereichen und Herstellungsverfahren hierfür
US20090227095A1 (en) * 2008-03-05 2009-09-10 Nicholas Bateman Counterdoping for solar cells
SG186005A1 (en) * 2009-03-20 2012-12-28 Intevac Inc Advanced high efficiency crystalline solar cell fabrication method
US20100243041A1 (en) 2009-03-26 2010-09-30 Bp Corporation North America Inc. Apparatus and Method for Solar Cells with Laser Fired Contacts in Thermally Diffused Doped Regions
US20100294349A1 (en) * 2009-05-20 2010-11-25 Uma Srinivasan Back contact solar cells with effective and efficient designs and corresponding patterning processes
JP2011049514A (ja) 2009-07-27 2011-03-10 Sekisui Chem Co Ltd 電極形成用転写シート及び太陽電池の製造方法
JP2011124476A (ja) * 2009-12-14 2011-06-23 Sharp Corp レーザドーピング方法
WO2011111192A1 (ja) 2010-03-10 2011-09-15 三菱電機株式会社 太陽電池セルの電極形成方法及び太陽電池セル
CA2820002A1 (en) * 2010-12-06 2012-06-14 Shin-Etsu Chemical Co., Ltd. Solar cell and solar-cell module
KR101386271B1 (ko) * 2010-12-10 2014-04-18 데이진 가부시키가이샤 반도체 적층체, 반도체 디바이스, 및 그들의 제조 방법
JP5726698B2 (ja) 2011-07-04 2015-06-03 株式会社日立製作所 ガラス組成物、それを含むガラスフリット、それを含むガラスペースト、およびそれを利用した電気電子部品
JP6027171B2 (ja) * 2011-07-04 2016-11-16 株式会社日立製作所 封着用ガラスフリット、封着用ガラスペースト、導電性ガラスペースト、およびそれらを利用した電気電子部品
CN103688367A (zh) * 2011-07-25 2014-03-26 日立化成株式会社 太阳能电池基板、太阳能电池基板的制造方法、太阳能电池元件及太阳能电池
JP6006796B2 (ja) * 2011-08-05 2016-10-12 アイメックＩｍｅｃ 異なってドープされた領域のパターンの形成方法
WO2013125036A1 (ja) * 2012-02-24 2013-08-29 三菱電機株式会社 光起電力素子およびその製造方法、光起電力モジュール
JP6310649B2 (ja) * 2012-07-26 2018-04-11 東京応化工業株式会社 不純物拡散成分の拡散方法、及び太陽電池の製造方法
JP6340069B2 (ja) 2014-04-04 2018-06-06 三菱電機株式会社 太陽電池の製造方法
JP2016051767A (ja) * 2014-08-29 2016-04-11 京セラ株式会社 太陽電池素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152207A (ja) * 2001-11-13 2003-05-23 Toyota Motor Corp 光電変換素子及びその製造方法
JP2011512661A (ja) * 2008-02-15 2011-04-21 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 単結晶ｎ型シリコン太陽電池の製造方法並びに当該方法に従って製造された太陽電池
US20150075595A1 (en) 2012-04-03 2015-03-19 Commissariat à I'Energie Atomique et aux Energies Alternatives Method for producing a photovoltaic cell with interdigitated contacts in the back face
WO2014014112A1 (ja) 2012-07-19 2014-01-23 日立化成株式会社 太陽電池素子及びその製造方法、並びに太陽電池モジュール
JP2016500476A (ja) 2012-12-10 2016-01-12 サンパワー コーポレイション 太陽電池金属被覆の無電解導電率向上の方法

Also Published As

Publication number Publication date
JP6211743B1 (ja) 2017-10-11
US20190221700A1 (en) 2019-07-18
JPWO2018109849A1 (ja) 2018-12-13
EP3361515A1 (en) 2018-08-15
US10896989B2 (en) 2021-01-19
TW201822366A (zh) 2018-06-16
KR20190089842A (ko) 2019-07-31
CN110100317B (zh) 2022-09-30
CN110100317A (zh) 2019-08-06
EP3361515A4 (en) 2018-08-15
TWI648865B (zh) 2019-01-21
EP3361515B1 (en) 2020-04-08
WO2018109849A1 (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
US20190140114A1 (en) Solar cell, method for manufacturing solar cell, and solar cell module
JP5440433B2 (ja) 太陽電池の製造方法及び製膜装置
US9171975B2 (en) Solar cell element and process for production thereof
EP2581950A2 (en) Method of manufacturing a photoelectric device
EP2595196B1 (en) Solar cell element
EP3101696B1 (en) Solar cell and solar cell manufacturing method
KR102674778B1 (ko) 고광전변환효율 태양전지, 그 제조 방법, 태양전지 모듈 및 태양광 발전 시스템
KR102646477B1 (ko) 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조 방법
KR102610637B1 (ko) 고효율 이면 전극형 태양전지 셀, 태양전지 모듈, 및 태양광 발전 시스템
JP6371894B2 (ja) 高効率裏面電極型太陽電池セル、太陽電池モジュール、及び太陽光発電システム
KR102581702B1 (ko) 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법
JP6405292B2 (ja) 太陽電池の製造方法及び太陽電池
CN110800114B (zh) 高效背面电极型太阳能电池及其制造方法
US20140230889A1 (en) Solar cell, method for manufacturing the same and solar cell module
EP3217437B1 (en) Solar cell and method for manufacturing same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant