JP6006796B2 - 異なってドープされた領域のパターンの形成方法 - Google Patents

異なってドープされた領域のパターンの形成方法 Download PDF

Info

Publication number
JP6006796B2
JP6006796B2 JP2014523314A JP2014523314A JP6006796B2 JP 6006796 B2 JP6006796 B2 JP 6006796B2 JP 2014523314 A JP2014523314 A JP 2014523314A JP 2014523314 A JP2014523314 A JP 2014523314A JP 6006796 B2 JP6006796 B2 JP 6006796B2
Authority
JP
Japan
Prior art keywords
doped
region
layer
doped region
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014523314A
Other languages
English (en)
Other versions
JP2014527297A (ja
Inventor
マリア・レカマン・パヨ
ニールス・ポストゥマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2014527297A publication Critical patent/JP2014527297A/ja
Application granted granted Critical
Publication of JP6006796B2 publication Critical patent/JP6006796B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、半導体基板の表面に異なってドープされた領域のパターンを形成する方法に関し、特に、太陽電池セルの製造プロセスで使用できるこうした方法に関する。
最新の太陽電池セルを製造する方法において、例えば、ＩＢＣ(Interdigitated Back Contact)セルにおける局所ＢＳＦ（裏面電界層）、選択エミッタまたはエミッタ領域、およびＢＳＦ領域など、異なってドープされた領域を含むパターンを設ける必要性がしばしばある。ドープ領域をパターン化するこうした必要性は、太陽電池セル製造プロセスの複雑性の増加およびコストの増加をもたらす。
パターン化ドープ領域が、例えば、マスクを設けた後にドーパント拡散プロセスによって半導体基板に形成できる。こうしたプロセスが、拡散後に除去する必要があるドープガラスの存在をもたらす。さらに、それは高い表面ドーパント濃度をもたらすことがあり、例えば、エミッタを形成するために拡散プロセスを用いた場合、不都合になることがある。その理由は、高い表面ドーパント濃度が高い表面再結合速度を引き起こし、その結果、低い開放電圧となるためである。
さらに、それは貧弱なブルー応答を引き起こし、その結果、貧弱な短絡電流密度となる。さらに、こうした拡散プロセスが、通常は１マイクロメータ未満の厚さ（深さ）を持つドーピングプロファイルをもたらし、これは、例えば、エミッタを形成するために拡散プロセスを用いて、ＮｉＳｉベースのコンタクトメタライゼーションと組み合わせた場合、不都合になることがある。高い表面ドーパント濃度を低減し、及び／又は拡散後のドーピングプロファイル深さを増加させることは、追加の打ち込みステップを必要とし、これはステップ数および太陽セルプロセスの複雑さを増加させる。
代替として、パターン化ドープ領域が、例えば、イオン注入(implantation)によって形成できる。この手法の主な不具合は、注入プロセスによって導入される結晶損傷である。この損傷は、注入ドーパントを活性化するためにも用いられる高温アニールプロセスを実施することによって除去できる。
本発明の目的は、半導体基板の同じ側に少なくとも１つの第１ドープ領域および少なくとも１つの第２ドープ領域を備えた、異なってドープされた領域のパターンを形成する方法を提供することである。少なくとも１つの第１ドープ領域は、少なくとも１つの第２ドープ領域と比べて異なるドーピング型及び／又は異なるドーピングプロファイルを有する。該方法は、ドーピングプロファイルでの大きな汎用性を提供し、例えば、ドーパントの活性化、ドーパントの打ち込み、及び／又は損傷の除去のためのアニールプロセスを実施する必要性が回避され、ドープガラス層を除去する必要性が回避され、処理ステップ数およびプロセスの複雑性が先行技術の方法と比べて減少する。
本発明は、半導体基板の表面に異なってドープされた領域のパターンを形成する方法に関する。詳細には、本発明は、半導体基板の同じ側に少なくとも１つの第１ドープ領域および少なくとも１つの第２ドープ領域を形成する方法に関する。少なくとも１つの第１ドープ領域は、少なくとも１つの第２ドープ領域と比べて異なるドーピング型及び／又は異なるドーピングプロファイルを有する。
本発明の実施形態において、少なくとも１つの第１ドープ領域は、半導体基板の表面に堆積したパターン化ドープ層、例えば、パターン化ドープ誘電体層からのドーパント拡散によって形成される。少なくとも１つの第２ドープ領域は、パターン化ドープ層をマスクとして用いて半導体基板の表面に、ドープしたエピタキシャル層を選択的に成長すること（ＳＥＧ：選択的エピタキシャル成長）によって形成される。パターン化ドープ層、例えば、パターン化ドープ誘電体層からのドーパント拡散は、エピタキシャル成長の際に生じ、その結果、ドーパントの打ち込み及び／又はドーパントの活性化のためのアニールプロセスを実施する必要性が回避される。
ドープ領域を形成するためのエピタキシャル成長を用いる利点は、厚さ（例えば、ｎｍ〜μｍの範囲）およびドーピング濃度（例えば、約１０１６〜１０２０ａｔ／ｃｍ３））において大きな多様性を許容することである。
本発明は、半導体基板の同じ側に少なくとも１つの第１ドープ領域および少なくとも１つの第２ドープ領域を備えた、異なってドープされた領域のパターンを形成する方法に関する。こうした方法は、パターン化ドープ層を、半導体基板の表面に、少なくとも１つの第１ドープ領域が形成される場所に設けることと、パターン化ドープ層をマスクとして用いて半導体基板の同じ側に、ドープしたエピタキシャル層を選択的に成長することとを含み、これにより少なくとも１つの第２ドープ領域を形成する。この方法により、半導体基板が露出した場所、即ち、パターン化ドープ層で覆われていない場所に、ドープしたエピタキシャル層（少なくとも１つの第２ドープ領域）の成長が生ずる。この選択的エピタキシャル成長の際、パターン化ドープ層からのドーパントが半導体基板の中に拡散し、これにより少なくとも１つの第１ドープ領域を形成する。ドープしたエピタキシャル層は、少なくとも１つの第２ドープ領域を形成する。
本発明の実施形態に係る方法の利点は、ドープ領域の簡素化されたパターニングを許容することである。これは、例えば、エミッタ領域の交差指型（interdigitated)パターンおよびＢＳＦ領域を基板の後側に形成する必要があるＩＢＣセルの製造プロセスにおいて、特に有利である。こうしたプロセスにおいて、パターン化ドープ層、例えば、パターン化ドープ誘電体層は、ドーパント源として、そして選択的エピタキシャル成長のためのマスクとして機能し得る。さらに、基板と同じドーピング型を有するドープ層、例えば、ドープ誘電体層は、選択的エピタキシャル成長前に、基板の前側に設けることができる。このドープ誘電体層からのドーパントが、エピタキシャル成長の際に基板の中に拡散して、ＦＳＦ（表面電界層）の形成をもたらす。その結果、ＩＢＣセルの製造プロセスのプロセス複雑性が、先行技術のプロセスと比べて大幅に減少する。
特定の実施形態において、半導体基板はシリコン基板である。しかしながら、本発明はこれに限定されず、他の半導体基板、例えば、ゲルマニウム基板が使用できる。使用する半導体基板は、単結晶、マルチ結晶(multicrystalline)、または多結晶(polycrystalline)でもよい。
一実施形態において、該方法は、ＩＢＣ太陽電池セルの後側おいて交差指型エミッタ領域およびＢＳＦ領域の作成のために使用される。しかしながら、本発明はこれに限定されず、本発明の方法は、他のドーピングパターンを作成するために使用でき、及び／又は、他のデバイスの製造プロセスに使用できる。
例えば、前述した実施形態に係る方法が、金属コンタクトとの低いコンタクト抵抗を可能にする高い表面ドーパント濃度を有する高ドープのエミッタ領域と、太陽電池セルの良好なブルー応答および低い表面再結合を可能にする低い表面ドーパント濃度を有する低ドープのエミッタ領域とを備えた選択エミッタを形成するためにも使用できる。
パターン化ドープ層は、例えば、パターン化ドープ誘電体層、例えば、燐ケイ酸ガラス（ＰＳＧ）層またはホウケイ酸ガラス（ＢＳＧ）層とすることができる。こうしたドープ誘電体層は、ドーパント源、例えば、固体ドーパント源（例えば、ＢＮ，Ａｓ２Ｏ３，Ｐ２Ｏ５）、液体ドーパント源（例えば、ＢＢｒ３，ＢＣｌ３，ＡｓＣｌ３，ＰＯＣｌ３）または気体ドーパント源（例えば、Ｂ２Ｈ６，ＡｓＨ３，ＰＨ３）を含む環境で、基板を７００℃超の温度に加熱することによって形成できる。こうした実施形態では、ドーパントは、ドープ層を設けるステップの際、既にある程度は基板の中に拡散していることがあるが、デバイスの良好な性能にとって充分な程度ではないであろう。代替として、ドープ誘電体層は、例えば、３００℃〜５００℃の範囲内のより低い温度で、例えば、化学気相成長法（ＣＶＤ）または当業者に知られている他の適切な方法を用いて設けてもよい。しかしながら、本発明は、これに限定されず、選択的エピタキシャル成長を許容する、他の適切なドープ層（例えば、アモルファスシリコン層）または層スタックが使用できる。
ドープ層のパターニングは、例えば、フォトリソグラフィおよびドライエッチングまたはウェットエッチングを用いて、ポリマーマスクのスクリーン印刷およびドライエッチングまたはウェットエッチングによって、レーザアブレーションによって、あるいは当業者に知られている何れか他の適切な方法によって実施できる。本発明の実施形態において、最初に全面ドープ層を設けてからパターニングを行う代わりに、例えば、スクリーン印刷またはインクジェット印刷などの印刷によって、ドープ層を直接にパターン化してもよい。ドープしたエピタキシャル層の成長は、例えば、約６００℃〜１２００℃の範囲、例えば、８００℃〜１２００℃の範囲の温度、特に、約６５０℃〜９５０℃の範囲、例えば、８５０℃〜９５０℃の範囲の温度で実施できる。
一態様において、該方法は、太陽電池セルの製造プロセスにおいて好都合に使用できる。例えば、ＩＢＣ(Interdigitated Back Contact)セルの製造プロセスにおいて、該方法は、交差指型エミッタ領域およびＢＳＦ（裏面電界）領域をセルの後面に形成するために使用できる。例えば、エミッタ領域は、基板のドーピング型とは反対のドーピング型を有するドープしたエピタキシャル層を成長することによって形成でき、そして、ＢＳＦ領域は、エピタキシャル堆積の際、パターン化ドープ誘電体層（基板と同じドーピング型を有する）からのドーパント拡散によって形成できる。逆もまた同様に、ＢＳＦ領域は、基板と同じドーピング型を有するドープしたエピタキシャル層を成長することによって形成でき、そして、エミッタ領域は、基板のドーピング型とは反対のドーピング型を有するパターン化ドープ誘電体層からのドーパント拡散（エピタキシャル堆積の際）によって形成できる。本発明の実施形態に係る方法の利点は、先行技術の方法と比べて減少した数の処理ステップを伴う簡素化したＩＢＣ製造プロセスをもたらすことである。
本発明の実施形態に係る方法が、例えば、異なってドープされた領域、例えば、同じドーピング型で異なるドーピングプロファイルを有する領域を含む選択エミッタ構造を形成するためにも使用できる。例えば、高ドープ領域が、基板のドーピング型とは反対のドーピング型を有するドープしたエピタキシャル層を成長することによって形成でき、そして、低ドープ領域が、エピタキシャル堆積の際、パターン化ドープ誘電体層（基板のドーピング型とは反対のドーピング型を有する）からのドーパント拡散によって形成できる。逆もまた同様に、低ドープ領域が、基板のドーピング型とは反対のドーピング型を有するドープしたエピタキシャル層を成長することによって形成でき、そして、高ドープ領域が、エピタキシャル堆積の際、パターン化ドープ誘電体層（基板のドーピング型とは反対のドーピング型を有する）からのドーパント拡散によって形成できる。
本発明の実施形態に係る方法の利点は、異なってドープされた領域のパターンを形成するのに必要な処理ステップの数が減少することである。例えば、専用のドーパント打ち込みプロセスまたはドーパント活性化プロセスを実施する必要がなく、ドープした誘電体層を除去する必要がない。
本発明の実施形態に係る方法が、ドーピング濃度およびドーピングプロファイル（例えば、接合深さ、表面ドーパント濃度）での大きな汎用性を許容する。
本発明は、添付図面とともに読んだ場合、組織および動作方法の両方に関して、その特徴および利点とともに、ある実施形態の下記の詳細な説明を参照して最善に理解できるであろう。
本発明の実施形態に従ってエミッタ領域およびＢＳＦ領域が形成される、ＩＢＣセルの製造方法を示す。 本発明の実施形態に従ってエミッタ領域およびＢＳＦ領域が形成される、ＩＢＣセルの製造方法を示す。 本発明の実施形態に従ってエミッタ領域およびＢＳＦ領域が形成される、ＩＢＣセルの製造方法を示す。 本発明の実施形態に従ってエミッタ領域およびＢＳＦ領域が形成される、ＩＢＣセルの製造方法を示す。 本発明の実施形態に従ってエミッタ領域およびＢＳＦ領域が形成される、ＩＢＣセルの製造方法を示す。
異なる図面において、同じ参照符号は同じまたは類似の要素を参照する。
下記の詳細な説明において、多数の特定の詳細を説明して、本発明の完全な理解および特定の実施形態でどのように実用化できるかを提供している。しかしながら、本発明は、これらの特定の詳細なしで実用化できることは理解されよう。例えば、本発明を曖昧にしないために、周知の方法、手順および技法は詳細に記載していない。本発明は、特定の実施形態に関して一定の図面を参照して説明するが、本発明はこれに限定されない。ここに含まれ記載した図面は、概略的であって、本発明の範囲を限定するものではない。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。
さらに、説明での用語「第１」「第２」「第３」などは、類似の要素を区別するために使用しており、必ずしも順次的、時間的、空間的、ランキングまたは何れか他の方法での順番を記述するためではない。こうした用いた用語は、適切な状況下で交換可能であり、ここで説明した本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能である。
さらに、説明での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能である。
用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すべきでなく、他の要素またはステップを除外していない。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈すべきであるが、１つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。こうして表現「手段Ａ，Ｂを備えるデバイス」の範囲は、構成要素Ａ，Ｂのみから成るデバイスに限定すべきでない。
本発明の文脈において、太陽電池セルまたは基板の表面または前側は、光源に配向して、照明を受けるように適合した面または側である。太陽電池セルまたは基板の裏面、後面、裏側または後側は、表面または前側とは反対の面または側である。
図１に示すように、最初に、シリコン基板１０、例えば、例えば、約１０１５ａｔ／ｃｍ３〜６×１０１６ａｔ／ｃｍ３の範囲のドーピング濃度を有するｎ型シリコン基板１０を用意し、基板１０の前側２０がテクスチャ(texture)化される。しかしながら、前側２０のテクスチャ化は、プロセスの後の段階でも実施できる。基板１０の後側３０には、基板１０と同じ（導電性）ドーピング型を有するドープ誘電体層１１が設けられる。ドープ誘電体層１１は、例えば、約１０１９ａｔ／ｃｍ３〜１０２２ａｔ／ｃｍ３の範囲のドーピング濃度を有してもよい。ドープ誘電体層１１の厚さは、例えば、約５ｎｍ〜５００ｎｍ、例えば、５０ｎｍ〜３００ｎｍの範囲でもよい。しかしながら、本発明はこれに限定されず、他の適切なドーピング濃度および他の適切な層厚も使用できる。
次に図２に示すように、例えば、レーザアブレーションを用いて、またはドライエッチングまたはウェットエッチングを用いたリソグラフィパターニングによって、ドープ誘電体層１１をパターン化し、これによりパターン化ドープ誘電体層１２を形成する。図示した例では、ドープ誘電体層は、ＢＳＦ領域を形成する必要がある場所だけに残るように、パターン化される。
本発明の実施形態において、ドープ誘電体層１１を設けるステップは、ドープ誘電体層１１から下地の基板１０中へのドーパントのある拡散を生じさせ、特にドープ誘電体層を７００℃超の温度で設ける実施形態において、半導体表面全体に渡って浅いドープ領域をもたらす。ドープ誘電体層をパターン化して、パターン化ドープ誘電体層１２を形成した後、浅いドープ領域を含む基板１０の表面部分が、パターン化誘電体層１２によって覆われていない場所で選択的にエッチングされ、これにより浅いドープ領域を局所的に除去する。基板の選択的エッチングは、パターン化ドープ誘電体層１２をエッチングマスクとして用いて、ドライエッチング（例えば、プラズマエッチング）またはウェットエッチング（例えば、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ，ＴＭＡＨまたはＫＯＨエッチング）によって実施できる。
このプロセスの後、パターン化ドープ誘電体層１２をエピタキシャル成長用マスクとして用いて、基板１０のドーピング型とは反対のドーピング型を有するドープしたシリコン層１３の選択的エピタキシャル成長が行われる。選択的エピタキシャル成長は、例えば、約６００℃〜１２００℃の範囲の温度、好ましくは約６５０℃〜９５０℃の範囲、例えば、８５０℃〜９５０℃の範囲の温度で実施できる。ドープしたシリコン層１３の厚さは、例えば、約５００ｎｍ〜５マイクロメータ、例えば、１マイクロメータ〜５マイクロメータの範囲でもよく、ドーピング濃度は、例えば、約１０１８ａｔ／ｃｍ３〜５×１０１９ａｔ／ｃｍ３、例えば、１０１９ａｔ／ｃｍ３〜５×１０１９ａｔ／ｃｍ３の範囲でもよい。しかしながら、本発明はこれに限定されず、他の成長温度、ドーピング濃度及び／又は層厚も使用できる。
図示した例では、パターン化ドープシリコン層１３は、太陽電池セルのエミッタ領域を形成する。エピタキシャル堆積の際、パターン化ドープ誘電体層１２から基板１０中へのドーパントの打ち込みにより、裏面電界領域２２の形成が生ずる。得られた構造を図３に概略的に示す。
次の処理ステップにおいて、例えば、熱酸化プロセスを実施することによって、または誘電体層または誘電体層スタック（例えば、ＳｉＯｘ，ＳｉＮｘ及び／又はＡｌＯｘを含む）の化学気相成長法及び／又は原子層堆積によって、あるいは当業者に知られた何れか他の適切な方法によって、表面パッシベーション層（不図示）を前側２０および後側３０に設けることができる。前側には反射防止コーティング１４を設けることができ、後側には追加の保護層１５を設けることができる。これは、図４に示す。図４は、保護層１５を後側全体に設けたものを図示しているが、エミッタ領域１３を少なくとも覆うように局所的に設けてもよい。保護層１５は、プロセスの後のステップにおける金属侵入に対する保護を提供する。それは、例えば、例えば、８０ｎｍ〜３００ｎｍの範囲の厚さを有する誘電体層または誘電体層スタックでもよい。しかしながら、本発明はこれに限定されず、他の誘電体層厚さも使用できる。保護層１５は、良好な表面パッシベーションを提供し、そして、反射層としても機能し（保護層１５の上部にある金属層とともに）、太陽電池セルでの光トラップを改善できる。
次に、セルの後側には、ＢＳＦ領域２２への第１金属コンタクト３１およびエミッタ領域１３への第２金属コンタクト３２が設けられる（図５）。
図１〜図５において上述し図示した例では、エミッタ領域１３は、選択的エピタキシャル成長によって形成され、ＢＳＦ領域２２は、パターン化ドープ誘電体層１２からのドーパント拡散によって形成される。しかしながら、本発明の他の実施形態では、エミッタ領域は、パターン化ドープ誘電体層からのドーパント拡散によって形成でき、ＢＳＦ領域は、選択的エピタキシャル成長によって形成できる。こうした実施形態では、パターン化ドープ誘電体層１２は、最終デバイスにおいてエミッタ表面パッシベーション層としても機能し得る。
一実施形態では、選択的エピタキシャル成長プロセスを実施する前に、基板と同じドーピング型を有するドープ誘電体層を基板の前側に設けることも可能である。エピタキシャル成長の際、高ドープ誘電体層からドーパントが基板中に拡散し、これにより表面電界領域を形成する。しかしながら、代替の方法が、表面電界領域を形成するために使用できる。例えば、表面電界領域は、エピタキシャル成長によっても形成できる。
実験を行って、ｐ型シリコン基板（０．５〜３ Ω・ｃｍの抵抗率）を７８０℃〜８５０℃の範囲の温度でＰＯＣｌ３を含む環境に曝すことによって、ＰＳＧ層を堆積した。異なるガスフロー、異なる温度及び／又は異なるプロセス時間を含む３つの異なるプロセス条件を用いて、Ｐドープ領域の３つの異なるシート抵抗を得た。下記のシート抵抗が得られた。（ａ）８５０℃で１０分間行った堆積プロセスでは、１０４ Ω／□。（ｂ）８５０℃で１０分間行った堆積プロセス後、続いて窒素環境で同じ温度で１６分間のドーパント打ち込みステップでは、５４ Ω／□。（ｃ）７８０℃で３５分間行った堆積プロセス後、続いて８０５℃で２５分間のドーパント打ち込みステップでは、１３０ Ω／□。
ＰＳＧ層のパターニング後、１マイクロメータ厚のＢドープシリコン層を９５０℃で５分間の選択的エピタキシャル成長によって設けた。選択的エピタキシャル成長の後、Ｐドープ領域のシート抵抗は、それぞれ（ａ）２４ Ω／□、（ｂ）２１ Ω／□、（ｃ）４８ Ω／□であり、選択的エピタキシャル成長の際、ＰＳＧ層からシリコン基板中へのドーパント（燐）の追加の拡散または打ち込みを示した。他の実験では、サンプル（ｃ）のＰＳＧ層のパターニングおよび、８５０℃で１９分間のＢドープシリコン層の選択的エピタキシャル成長の後、シート抵抗は、１３０ Ω／□から１０４ Ω／□へ減少した。
これらの結果は、ドープ酸化層からのドーパント拡散によって形成されたドープ領域のシート抵抗は、選択的エピタキシャル成長プロセスの温度および時間を適切に選択することによって、選択的エピタキシャル成長の際、広範囲で調整可能であることを示す。ドープ層からの拡散とエピタキシャル成長とを組み合わせて、ＩＢＣセルの後側に交差指型ＢＳＦ／エミッタパターンを形成する場合、拡散プロセスの時間を短縮化でき、熱履歴(thermal budget)を先行技術の方法と比べて低減できる。その理由は、選択的エピタキシャル成長の際、ドープ層からのドーパント打ち込みが適切なシート抵抗が得られる程度に生ずるからである。さらに、選択的エピタキシャル成長の際、ＩＢＣセルのエミッタまたはＢＳＦとして作動するのに必要なドーピング濃度および厚さを持つ第２ドープ層が追加のパターニングステップ無しで形成される。従って、プロセス複雑さが先行技術の方法と比べて減少する。
前述の説明は、本発明の特定の実施形態を詳説している。しかしながら、前述が文章中にどの程度詳細に表れているかに関わらず、本発明は多くの方法で実用化できる。特定の用語の使用は、本発明の特定の特徴または態様を記述する場合、用語は、当該用語が関連する本発明の特徴または態様の何れか特定の特性を含むことに限定されるようにここで再定義されることを意味すると解釈すべきではないことに留意すべきである。
上記の詳細な説明は、種々の実施形態に適用されるように本発明の新規な特徴を示し、記載し指摘しているが、説明したデバイスまたはプロセスの形態および詳細において種々の省略、置換、変化が、本発明の精神から逸脱することなく当業者によって可能であることは理解されよう。

Claims (9)

  1. 半導体基板の同じ側（３０）に第１ドープ領域（２２）および第２ドープ領域（１３）を備えた、異なってドープされた領域のパターンを形成する方法であって、
    パターン化ドープ層（１２）を、半導体基板（１０）の表面に、少なくとも１つの第１ドープ領域（２２）が形成される所定の場所に設けるステップと、
    パターン化ドープ層（１２）をマスクとして用いて、８００℃〜１２００℃の範囲の温度で、半導体基板の同じ側に、少なくとも１つの第２ドープ領域（１３）を選択的にエピタキシャル成長するステップとを含み、これにより選択成長と同時に、パターン化ドープ層（１２）からのドーパントを半導体基板（１０）に打ち込んで、第１ドープ領域（２２）を所定の場所に形成するようにした方法。
  2. パターン化ドープ層（１２）は、ドープ誘電体層である請求項１記載の方法。
  3. 第１ドープ領域（２２）および第２ドープ領域（１３）は、反対のドーピング型である請求項１または２記載の方法。
  4. 第１ドープ領域（２２）および第２ドープ領域（１３）は、異なるドーピングプロファイルを有する請求項１〜３のいずれかに記載の方法。
  5. パターン化ドープ層（１２）を設けることは、無地のドープ層（１１）を設けることと、レーザアブレーションによって層のパターニングを行うこととを含む請求項１〜４のいずれかに記載の方法。
  6. ＩＢＣ太陽電池セルを製造するために使用され、
    第１ドープ領域（２２）および第２ドープ領域（１３）は、半導体基板の後側に交差指型パターンを形成する請求項１〜５のいずれかに記載の方法。
  7. 第１ドープ領域（２２）は、裏面電界領域であり、
    第２ドープ領域（１３）は、エミッタ領域である請求項６記載の方法。
  8. 第１ドープ領域（２２）は、エミッタ領域であり、
    第２ドープ領域（１３）は、裏面電界領域である請求項６記載の方法。
  9. 第２ドープ領域を選択的に成長する前に、基板と同じドーピング型を有するドープ層を半導体基板の表面に設けることをさらに含む請求項６〜８のいずれかに記載の方法。
JP2014523314A 2011-08-05 2012-08-01 異なってドープされた領域のパターンの形成方法 Expired - Fee Related JP6006796B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161515788P 2011-08-05 2011-08-05
US61/515,788 2011-08-05
PCT/EP2012/065014 WO2013020868A1 (en) 2011-08-05 2012-08-01 Method for forming patterns of differently doped regions

Publications (2)

Publication Number Publication Date
JP2014527297A JP2014527297A (ja) 2014-10-09
JP6006796B2 true JP6006796B2 (ja) 2016-10-12

Family

ID=46727175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014523314A Expired - Fee Related JP6006796B2 (ja) 2011-08-05 2012-08-01 異なってドープされた領域のパターンの形成方法

Country Status (5)

Country Link
US (1) US9496430B2 (ja)
EP (1) EP2740149B1 (ja)
JP (1) JP6006796B2 (ja)
TW (1) TWI542028B (ja)
WO (1) WO2013020868A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6006796B2 (ja) 2011-08-05 2016-10-12 アイメックＩｍｅｃ 異なってドープされた領域のパターンの形成方法
TWI492410B (zh) * 2013-03-28 2015-07-11 Motech Ind Inc 半導體裝置及其製造方法
CN104282771B (zh) * 2013-07-09 2017-04-12 英稳达科技股份有限公司 背面接触型太阳能电池
EP2993699B1 (en) * 2014-09-04 2018-03-21 IMEC vzw Method for fabricating crystalline photovoltaic cells
CN105529251A (zh) * 2014-09-30 2016-04-27 上海晶玺电子科技有限公司 掺杂方法
NL2013608B1 (en) 2014-10-10 2016-10-04 Univ Delft Tech Self aligned low temperature process for solar cells.
CN110100317B (zh) * 2016-12-13 2022-09-30 信越化学工业株式会社 高效背面接触型太阳能电池单元、太阳能电池组件和光伏发电系统
WO2022087677A1 (en) * 2020-10-29 2022-05-05 Newsouth Innovations Pty Limited A solar cell structure and a method of forming a solar cell structure
DE102020132245A1 (de) 2020-12-04 2022-06-09 EnPV GmbH Rückseitenkontaktierte Solarzelle und Herstellung einer solchen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868633A (en) * 1986-10-22 1989-09-19 Texas Instruments Incorporated Selective epitaxy devices and method
JPH01230270A (ja) * 1988-03-10 1989-09-13 Oki Electric Ind Co Ltd バイポーラ型トランジスタ及びその製造方法
JP2006237181A (ja) * 2005-02-24 2006-09-07 Canon Inc 半導体基板及び太陽電池の製造方法
CN102420271B (zh) * 2005-12-21 2016-07-06 太阳能公司 背面触点太阳能电池及制造方法
EP2324509A2 (en) * 2008-08-27 2011-05-25 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
EP2329530A4 (en) * 2008-08-27 2013-03-20 Applied Materials Inc PHOTOPIL MODULES WITH REAR CONTACTS
US8242354B2 (en) * 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
JP5274277B2 (ja) * 2009-01-27 2013-08-28 京セラ株式会社 太陽電池素子の製造方法
JP2010177655A (ja) * 2009-01-27 2010-08-12 Fumimasa Yo 裏面接合型太陽電池の製造方法
WO2011017339A2 (en) * 2009-08-06 2011-02-10 Applied Materials, Inc. Methods of selectively depositing an epitaxial layer
US8652916B2 (en) * 2011-02-11 2014-02-18 International Business Machines Corporation Self aligned impact-ionization MOS (I-MOS) device and methods of manufacture
JP6006796B2 (ja) 2011-08-05 2016-10-12 アイメックＩｍｅｃ 異なってドープされた領域のパターンの形成方法

Also Published As

Publication number Publication date
TW201310689A (zh) 2013-03-01
WO2013020868A1 (en) 2013-02-14
US9496430B2 (en) 2016-11-15
US20140179054A1 (en) 2014-06-26
EP2740149B1 (en) 2020-05-20
TWI542028B (zh) 2016-07-11
JP2014527297A (ja) 2014-10-09
EP2740149A1 (en) 2014-06-11

Similar Documents

Publication Publication Date Title
JP6006796B2 (ja) 異なってドープされた領域のパターンの形成方法
JP6326661B2 (ja) 太陽電池のコンタクトの製造方法
US8790957B2 (en) Method of fabricating a back-contact solar cell and device thereof
KR102360479B1 (ko) 하이브리드 이미터 완전 배면 접점 태양 전지
EP2782144A1 (en) Method for fabricating heterojunction interdigitated back contact photovoltaic cells
KR20080091102A (ko) 배면 콘택트 태양 전지 구조 및 제조 공정
JP6199727B2 (ja) 太陽電池の製造方法
TWI631719B (zh) 在基板提供硼摻雜區域的方法以及使用該基板的太陽電池
JP2017517147A (ja) 太陽電池内の相対的ドーパント濃度レベル
CN105122461A (zh) 太阳能电池的制造方法
JP6144778B2 (ja) 太陽電池の製造方法
US10714652B2 (en) Methods of forming interdigitated back contact layers
KR20120062224A (ko) 태양전지의 제조방법
KR20110010336A (ko) 후면 접합 태양전지의 제조방법
CN111463317A (zh) 一种p型钝化接触太阳能电池及其制备方法
EP2993699B1 (en) Method for fabricating crystalline photovoltaic cells
JP6234633B2 (ja) 太陽電池および太陽電池の製造方法
TW201637232A (zh) 太陽電池之製造方法
KR102487510B1 (ko) 간소화 침착 공정으로 제조한 태양 전지
KR101375781B1 (ko) 나노 및 마이크로 실리콘 복합 구조체의 sod 도핑과 패시베이션 공정을 통한 캐리어 수명이 향상된 태양 전지의 제조 방법 및 이에 따른 태양 전지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160909

R150 Certificate of patent or registration of utility model

Ref document number: 6006796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees