TWI542028B - 相異摻雜區之圖案的形成方法 - Google Patents

相異摻雜區之圖案的形成方法 Download PDF

Info

Publication number
TWI542028B
TWI542028B TW101127859A TW101127859A TWI542028B TW I542028 B TWI542028 B TW I542028B TW 101127859 A TW101127859 A TW 101127859A TW 101127859 A TW101127859 A TW 101127859A TW I542028 B TWI542028 B TW I542028B
Authority
TW
Taiwan
Prior art keywords
doped
region
patterned
layer
doped region
Prior art date
Application number
TW101127859A
Other languages
English (en)
Other versions
TW201310689A (zh
Inventor
爬唷 馬里亞 樂卡曼
年爾斯 波斯圖馬
Original Assignee
愛美科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛美科公司 filed Critical 愛美科公司
Publication of TW201310689A publication Critical patent/TW201310689A/zh
Application granted granted Critical
Publication of TWI542028B publication Critical patent/TWI542028B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

相異摻雜區之圖案的形成方法
本發明是有關於在半導體基板的表面上形成相異摻雜區之圖案的方法，且特別是有關於將上述方法應用在光伏特電池之製程中。
在先進光伏特電池的製造方法中，經常需要形成包含相異摻雜區之圖案，其例如包含局部背面電場(BSF)、選擇性射極、或是指叉背接觸電池中的射極區及背面電場區等。由於需要將摻雜區圖案化，光伏特電池製程的複雜性及製造成本都相對地增加了。
舉例來說，圖案化摻雜區可在提供罩幕之後，透過擴散摻質的方式形成在半導體基板上。然而，這樣的方法需要使用摻雜玻璃，而摻雜玻璃在擴散程序完成後必須被移除。此外，上述方法可能造成較高的表面摻雜濃度，由於較高的表面摻雜濃度會提高表面復合率(recombination)，進而造成低開路電壓，因此不適合使用擴散方式來形成射極等。另外，上述方法會提高短波長響應(blue response)，造成不良短路電流密度。進一步來說，這樣的擴散製程通常會使摻雜輪廓的厚度(深度)低於1微米，因此不利於用來形成例如是射極，且不利於與NiSi型接觸窗金屬化合併使用。若要在擴散完成後減少表面摻雜濃度及/或增加摻雜輪廓的深度，則需要執行額外的趨入步驟，但這樣會增加太陽能電池製程中的步驟，使 複雜度增加。
此外，亦可利用離子植入的方式來形成圖案化摻雜區。此方法主要的缺點在於植入過程中結晶會被破壞。這樣的破壞可藉由高溫退火來去除，而高溫退火亦可用來活化所植入的摻質。
本發明的目的是提供一種相異摻雜區之圖案的形成方法，相異摻雜區包括在半導體基板的同一側的至少一第一摻雜區以及至少一第二摻雜區。其中，上述至少一第一摻雜區具有與上述至少一第二摻雜區不同之摻雜輪廓及/或不同之摻雜輪廓。上述形成方法可形成多種摻雜輪廓，而且不需要進行用來活化摻質、趨入摻質及/或去除破壞等之退火步驟。此外，無須進行移除摻雜玻璃層之步驟。相較於先前之方法，本發明可以減少製程所需執行的步驟以及降低製程複雜度。
本發明是有關於一種在半導體基板的一表面上形成相異摻雜區之圖案的形成方法。本發明特別是有關於一種在半導體基板的同一側形成至少一第一圖案化摻雜區以及至少一第二圖案化摻雜區的方法。上述至少一第一圖案化摻雜區具有與上述至少一第二摻雜區不同之摻雜輪廓及/或摻雜輪廓。
在本發明之實施例中，上述至少一第一摻雜區是以從圖案化的摻雜層中擴散摻質的方式形成，上述圖案化的摻雜層例如是沉積於半導體基板表面上之圖案化的摻雜介電 層。而上述至少一第二摻雜區是使用圖案化的摻雜層作為罩幕，於半導體基板的表面上選擇性成長摻雜磊晶層(選擇性磊晶成長)來形成的。在磊晶成長的過程中，摻質會自圖案化的摻雜層(例如是圖案化的摻雜介電層)擴散出來，因此可省略趨入摻質及/或活化摻質的退火步驟。
使用磊晶成長的方式來形成摻雜區的優點在於可以形成多種厚度(例如：奈米至微米)以及摻雜濃度(例如：大約1016至1020at/cm3)。
本發明是有關於相異摻雜區之圖案的形成方法，相異摻雜區包括在半導體基板的同一側的至少一第一摻雜區以及至少一第二摻雜區。上述形成方法包括：將圖案化的摻雜層設置在半導體基板之表面上將要形成上述至少一第一摻雜區之位置上；以及，使用圖案化的摻雜層作為罩幕，於半導體基板的同一側選擇性成長摻雜磊晶層，藉以形成上述至少一第二摻雜區。上述形成方法可在暴露出半導體基板的位置上成長摻雜磊晶層(上述至少一第二摻雜區)，上述暴露出半導體基板的位置例如是未被圖案化的摻雜層所遮蓋的區域。在選擇性磊晶成長的過程中，摻質會從圖案化的摻雜層擴散進入半導體基板中，藉此形成上述至少一第一摻雜區。而摻雜磊晶層則形成上述至少一第二摻雜區。
根據本發明之實施例，本發明之形成方法的優點在於可以簡化摻雜區的圖案化步驟，舉例來說，上述形成方法特別適合應用在指叉背接觸電池的製程上，其中，射極區 與背面電場區所形成之指叉圖案必須形成在基板的背面。在此步驟中，圖案化的摻雜層(例如是圖案化的摻雜介電層)可作為摻質源以及進行選擇性磊晶成長所需之罩幕。另外，在進行選擇性磊晶成長之前，可將與基板具有相同摻雜輪廓之摻雜層(例如是摻雜介電層)設置於基板的正面。然後，在磊晶成長過程中，摻雜介電層之摻質可擴散至基板中，來形成正面電場。因此，相較於先前之製程，本發明可以實質上減低指叉背接觸太陽能電池之製程複雜性。
在部分實施例中，上述半導體基板為矽基板。然而，本發明並不限於此。其他類型的半導體基板(例如鍺基板)亦可用於本發明。另外，本發明所使用的半導體基板可為單晶、多結晶(multicrystalline)或多晶(polycrystalline)基板。
在一實施例中，上述形成方法可用來在指叉背接觸光伏特電池的背面形成交指形式的射極區以及背面電場區，但本發明並不限於此。本發明之形成方法亦可用來形成其他摻雜圖案及/或應用在其他元件的製程中。
舉例來說，上述實施例之形成方法亦可用來形成包括具有高表面摻雜濃度的濃摻雜射極區以及具有較低表面摻雜濃度的淡摻雜射極區之選擇性射極，其中濃摻雜射極區對於金屬接觸窗具有低接觸電阻，而淡摻雜射極區可使光伏特電池具有良好的短波長響應及低表面復合性。
舉例來說，上述圖案化的摻雜層可以是圖案化的摻雜 介電層，其例如是磷矽玻璃層或硼矽玻璃層。摻雜介電層可藉由在包括摻質源之環境中，將基板加熱至高於700℃的方式來形成，其中上述摻質源例如是固態摻質源(例如：BN、As2O3、P2O5等)、液態摻質源(例如：BBr3、BCl3、AsCl3、POCl3等)或氣態摻質源(例如：B2H6、AsH3、PH3等)。在這些實施例中，摻質可能已經在設置摻雜層的步驟中多少擴散至基板中，但是其擴散的程度並不足以使元件具有良好的特性。另外，亦可利用化學氣相沉積或本領域具有通常知識者所熟知之其他合適方式來在較低的溫度下(例如：300℃~500℃)形成摻雜介電層。但本發明並不限於此，本發明亦可使用其他適合選擇性磊晶成長之摻雜層(例如非晶矽層等)或層堆疊結構。
另外，摻雜層之圖案化例如可藉由下列程序完成：先進行微影，然後進行乾蝕刻或濕蝕刻；先進行聚合物罩幕的網印(screen printing)，然後進行乾蝕刻或濕蝕刻；雷射剝蝕；或者是本領域具有通常知識者所熟知之其他合適方式。不同於先提供無圖樣的摻雜層然後進行圖案化之方式，本發明之實施例是以印刷(例如是網版印刷或噴墨印刷)的方式直接將摻雜層圖案化。
另外，摻雜磊晶層例如是在大約600℃~1200℃的溫度範圍內成長，上述溫度範圍例如是800℃至1200℃之間，特別是在650℃至950℃之間，其例如是850℃至950℃之間。
從一方面來看，上述形成方法適用於光伏特電池的製 程中。例如，在指叉背接觸電池的製程中，上述形成方法可以用來在電池的背面形成交指形式之射極區及背面電場區。舉例來說，射極區可以藉由成長與基板之摻雜輪廓相對之摻雜磊晶層來形成，而背面電場區，則可以在磊晶沉積的過程中，將圖案化的摻雜介電層(具有與基板相同之摻雜輪廓)中之摻質擴散來形成之。或者相反地，背面電場區可藉由成長與基板之摻雜輪廓相同之摻雜磊晶層來形成；射極區(在磊晶沉積過程中)則可以將與基板之摻雜輪廓相對之圖案化的摻雜介電層中的摻質擴散來形成之。相較於先前之方法，本發明實施例中之形成方法可以減少指叉背接觸製程所需執行的步驟，簡化製程。
舉例來說，本發明實施例中之形成方法亦可用來形成包括相異摻雜區之選擇性射極結構，其中上述相異摻雜區例如可具有相同摻雜輪廓以及不同摻雜輪廓。例如，高度摻雜區可藉由成長與基板之摻雜輪廓相對之摻雜磊晶層來形成，而低度摻雜區可在磊晶沉積的過程中，將圖案化的摻雜介電層(同樣具有與基板相對之摻雜輪廓)中之摻質擴散來形成。或者相反地，低度摻雜區可藉由成長與基板之摻雜輪廓相對之摻雜磊晶層來形成，而高度摻雜區可在磊晶沉積的過程中，將圖案化的摻雜介電層(同樣具有與基板相對之摻雜輪廓)中之摻質擴散來形成。
根據本發明之實施例，本發明之形成方法的優點在於可以減少形成相異摻雜區之圖案所需執行的步驟。例如，在本發明之形成方法中，無須進行用來趨入摻質之步驟或 活化摻質之步驟，亦無須移除摻雜介電層。
本發明實施例中之形成方法可用來形成多種摻雜濃度以及摻雜輪廓(例如接面深度、表面摻質濃度等)。
關於本發明之組織結構與方法步驟，以及其特徵和優點，請參照下列實施例之詳細說明，並配合所附圖示，以便對本發明有更完整的了解。
下列描述中所提到之細節，其目的在於使本發明能夠完全被了解以及說明在特定實施例中如何實現本發明。應特別注意的是，本發明亦可在省略該些細節的情況下被實現。在其他實例中，將不會針對眾所周知之方法、步驟及技術等做詳細的描述，以免模糊了本發明之重點。下列實施例配合所附圖式提供本發明內容之詳細描述，但本發明並不限於此。另外，下列描述之附圖僅為概要式圖示，因此不應用來限制本發明之範圍。此外，應注意的是，圖式中部分元件的尺寸可能稍微放大，以便清楚說明，因此並非完全依照正確比例繪示。
另外，在下列描述中所提到之「第一」、「第二」、「第三」等或類似的詞彙是用來區別類似元件，而非用來限定時間、空間或等級上之順序。因此，在適當的情況下，上述詞彙可彼此調換。而本發明之實施例在本說明書未揭露的其他順序中亦可被實施。
此外，「上」、「下」、「上方」、「下方」等或類 似的詞彙其目的在於方便說明本發明內容，而非用來限定元件之相對位置。因此，在適當的情況下，上述詞彙可彼此調換。而本發明之實施例在本說明書未揭露的其他方向中亦可被實施。
此外，應注意的是，本說明書中「包括」一詞所定義之範圍並不侷限於其後所描述之內容。「包括」一詞並不排除其他元件或步驟存在之可能性。因此，應被解讀為具有所列之特徵、事物、步驟或部件，同時，不排除具有一個或多個其他特徵、事物、步驟或部件之可能性。所以，「一元件包括手段A及B」之描述不應解讀為該元件僅包括部件A及B。
在本發明之描述中，光伏特電池或基板之正表面或正面等係指其朝向光源而接受照明之表面或面。而光伏特電池或基板之背表面、後表面、背面或後面等係指與上述正表面或正面背向之表面或面。
如圖1所示，首先，提供一基板10。基板10可以是半導體基板，例如是n型矽基板，其例如具有範圍大約在1015at/cm3至6×1016at/cm3之間的摻雜濃度。基板10之正面20具有紋路。但正面20上之紋路亦可在稍後的步驟中形成。將一摻雜介電層11設置在基板10之背面30上，摻雜介電層11具有與基板10相同之(導電性)摻雜型態。摻雜介電層11例如具有範圍大約在1019at/cm3至1022at/cm3之間的摻雜濃度，而摻雜介電層11之厚度例如是在大約5nm至500nm的範圍之間，其例如是在50nm至 300nm之間。但是，本發明並不限於此，本發明亦可使用其他合適之摻雜濃度及膜層厚度。
接下來，如圖2所示，摻雜介電層11例如是以雷射剝蝕，或微影配合乾蝕刻或濕蝕刻的方式圖案化，藉以形成圖案化的摻雜介電層12。在所示例子中，將摻雜介電層圖案化，以使摻雜介電層僅位於需要形成背面電場區的位置上。
在本發明之實施例中，特別是在700℃以上的溫度設置摻雜介電層之實施例中，上述設置摻雜介電層11之步驟可使摻質自摻雜介電層11些微擴散至下方的基板10中，藉此在整個半導體表面上形成淺摻雜區。另外，在將摻雜介電層圖案化而形成圖案化的摻雜介電層12之後，在形成有淺摻雜區之基板10的表面上，可針對未被圖案化的摻雜介電層12覆蓋的位置進行選擇性蝕刻，以局部移除淺摻雜區。上述選擇性蝕刻之步驟可使用圖案化的摻雜介電層12作為蝕刻罩幕，以乾蝕刻(例如是電漿蝕刻)或濕蝕刻(例如是HF：HNO3：CH3COOH、TMAH或KOH蝕刻等)之方式來完成。
接下來，以圖案化的摻雜介電層12作為磊晶成長用之罩幕，選擇性磊晶成長摻雜矽層13，其中上述摻雜矽層13具有與基板10相對之摻雜型態。上述選擇性磊晶成長例如可在600℃至1200℃之間的溫度範圍進行，而較佳是在650℃至950℃之間，其例如是在850℃至950℃之間。摻雜矽層13之厚度例如是在500nm至5微米的範圍之 間，例如是在1微米至5微米之間。而其摻雜濃度例如是在1018at/cm3至5×1019at/cm3的範圍之間，其例如是在1019at/cm3至5×1019at/cm3的範圍之間。但是，本發明並不限於此，其他成長溫度、摻雜濃度及/或膜層厚度亦可使用在本發明中。
在所示實例中，圖案化摻雜矽層13可形成光伏特電池之射極區。在磊晶沉積的過程中，將摻質自圖案化的摻雜介電層12趨入基板10可用來形成背面電場區22。其所形成的結構如圖3所繪示。
在接下來的步驟中，例如，可進行介電層或介電層堆疊結構(例如包括SiOx、SiNx及/或AlOx)之熱氧化製程或化學氣相沉積及/或原子層沉積、或者是本領域具有通常知識者所熟知之其他合適方式。將表面鈍化層(未繪示於圖式中)分別設置在正面20以及背面30上。另外，可在正面上設置抗反射膜14，並在背面上設置一額外的保護層15。上述皆描繪於圖4中。在圖4中，保護層15是形成在整個背面上，但是保護層15亦可局部形成，至少包覆射極區13。保護層15是用來在後續的製程中防止金屬穿透。保護層15例如是介電層或者是介電層堆疊結構，其厚度例如是在80nm至300nm的範圍之間。然而，本發明並不限於此，其亦可具有其他的介電層厚度。保護層15可提供良好的表面鈍化特性，並且可作為反射層(與保護層15上之金屬層)，以改善光伏特電池的光捕捉效應。
然後，在電池的背面上，對應背面電場區22設置多 個第一金屬接觸窗31，並對應射極區13設置多個第二金屬接觸窗32(參照圖5)。
在上述及圖1~5所繪示的例子中，射極區13是以選擇性磊晶成長的方式來形成，而背面電場區22是以將摻質自圖案化的摻雜介電層12擴散來形成。然而，在本發明之其他實施例中，射極區亦可藉由將摻質自圖案化的摻雜介電層擴散來形成，而背面電場區亦可以選擇性磊晶成長的方式來形成。在這些實施例中，圖案化的摻雜介電層12亦可在製造完成的元件中作為射極表面鈍化層。
在一實施例中，亦可在進行選擇性磊晶成長步驟之前，將具有與基板相同之摻雜型態之摻雜介電層設置於基板的正面上。在磊晶成長的過程中，摻質會自濃摻雜介電層擴散至基板中，藉以形成正表面電場區。此外，正表面電場區亦可利用其他方式來形成。舉例來說，正表面電場可利用磊晶成長的方式來形成。
以下實驗是在下列條件中進行：將p型矽基板(其電阻率介於0.5至3Ohm.cm之間)曝露在溫度介於780℃至850℃且包括POCl3之環境中，以沉積一磷矽玻璃層。實驗中分別使用三種不同製程條件，包括不同氣體流量、不同溫度及/或不同製程時間，進而形成三種具有不同片電阻值之P型摻雜區。所得之片電阻值如下：(a)在850℃的溫度中，進行沉積步驟10分鐘，所得之片電阻值為104歐姆/平方；(b)在850℃的溫度中，進行沉積步驟10分鐘，然後在氮氣環境中，以相同溫度進行摻質趨入步驟16 分鐘，所得之片電阻值為54歐姆/平方；以及(c)在780℃的溫度中，執行沉積步驟35分鐘，然後以805℃的溫度進行摻質趨入步驟25分鐘，所得之片電阻值為130歐姆/平方。在將磷矽玻璃層圖案化後，以950℃的溫度進行選擇性磊晶成長步驟5分鐘，以形成具有1微米厚度的硼(B)摻雜矽層。在進行上述選擇性磊晶成長步驟之後，上述磷(P)摻雜區之片電阻值分別為：(a)24歐姆/平方；(b)21歐姆/平方；以及(c)48歐姆/平方。以上結果代表了，在選擇性磊晶成長的過程中，磷矽玻璃層中之摻質(磷)更進一步擴散或被趨入於矽基板中。此外，在另一實驗中，在將實驗(c)中的磷矽玻璃層圖案化，並在850℃的溫度中進行B摻雜矽層之磊晶成長19分鐘後，其片電阻值從130歐姆/平方降至104歐姆/平方。
根據上述結果可知，在進行選擇性磊晶成長的過程中，藉由適當控制溫度以及選擇性磊晶成長時間的長短，可以使以擴散摻雜氧化物層之摻質而形成之摻雜區的片電阻值調整在一較廣的範圍。由於在選擇性磊晶成長的過程中，摻質可以在某個程度上從摻雜層趨入，幫助形成適當之片電阻值，因此，當併用摻雜層擴散方式以及磊晶成長方式，在指叉背接觸電池之背面上形成背面電場/射極之交指圖案時，本發明相較於先前之方法，可以縮短擴散程序所需之時間及/或減少熱預算。此外，本發明無須進行額外的圖案化步驟，即可在選擇性磊晶成長的過程中形成具有所需摻雜濃度與厚度之第二摻雜層，用來作為指叉背接觸 電池之射極或背面電場，因此，相較於先前之方法，本發明可降低製程複雜性。
以上描述詳細說明了本發明部分實施例之內容。然而，本發明仍可以其他方式實現，因此並不受限於上述細節。另外，應注意的是，在本說明書中用來描述本發明某些特徵或觀點之特定技術不應被解讀為僅具有該些特徵或觀點之特性。
雖然以上描述已揭露、說明並指出本發明應用於不同實施例時所具有之新穎特徵，本技術領域中具有通常知識者應知道，在不脫離本發明精神之範圍內，當可針對上述元件或方法步驟之形式或細節作各種省略、替換或更動。
10‧‧‧基板
11‧‧‧摻雜介電層
12‧‧‧圖案化的摻雜介電層
13‧‧‧摻雜矽層、射極區
14‧‧‧抗反射膜
15‧‧‧保護層
20‧‧‧正面
22‧‧‧背面電場區
30‧‧‧背面
31‧‧‧第一金屬接觸窗
32‧‧‧第二金屬接觸窗
圖1~5分別為一種指叉背接觸電池之製造方法的示意圖，其射極區以及背面電場區係根據本發明之實施例形成。
在不同的圖式中，相同元件符號代表相同或類似的元件。
10‧‧‧基板
12‧‧‧圖案化的摻雜介電層
13‧‧‧摻雜矽層、射極區
14‧‧‧抗反射膜
15‧‧‧保護層
20‧‧‧正面
22‧‧‧背面電場區
31‧‧‧第一金屬接觸窗
32‧‧‧第二金屬接觸窗

Claims (10)

  1. 一種相異摻雜區之圖案的形成方法，該相異摻雜區包括位在一半導體基板的同一側的一第一摻雜區以及一第二摻雜區，該形成方法包括：於該半導體基板之一表面，在預定形成該第一摻雜區之位置上，設置一圖案化的摻雜層；以及以該圖案化的摻雜層為一罩幕，於該半導體基板之同一側，在800℃~1200℃的溫度範圍內選擇性磊晶成長該第二摻雜區，以將摻質自該圖案化的摻雜層趨入於該半導體基板中，而於該預定位置上形成該第一摻雜區。
  2. 如申請專利範圍第1項所述之相異摻雜區之圖案的形成方法，其中該圖案化的摻雜層為一摻雜介電層。
  3. 如申請專利範圍第1~2項中任一項所述之相異摻雜區之圖案的形成方法，其中該第一摻雜區與該第二摻雜區具有相對之摻雜型態。
  4. 如申請專利範圍第1~2項中任一項所述之相異摻雜區之圖案的形成方法，其中該第一摻雜區與該第二摻雜區具有不同摻雜輪廓。
  5. 如申請專利範圍第1~2項中任一項所述之相異摻雜區之圖案的形成方法，其中設置該圖案化的摻雜層之步驟包括提供一未被圖案化之摻雜層以及使用雷射剝蝕來圖案化該未被圖案化之摻雜層。
  6. 一種製造指叉背接觸光伏特電池的方法，使用如申請專利範圍第1~5項中任一項所述之相異摻雜區之圖案的 形成方法，其中該第一摻雜區以及該第二摻雜區於該半導體基板之背面形成一指叉圖案。
  7. 如申請專利範圍第6項所述之製造指叉背接觸光伏特電池的方法，其中該第一摻雜區為一背面電場區，而該第二摻雜區為一射極區。
  8. 如申請專利範圍第6項所述之製造指叉背接觸光伏特電池的方法，其中該第一摻雜區為一射極區，而該第二摻雜區為一背面電場區。
  9. 如申請專利範圍第6~8項中任一項所述之製造指叉背接觸光伏特電池的方法，更包括：在選擇性成長該第二摻雜區之前，於該半導體基板之正面設置一摻雜層，而該摻雜層與該半導體基板具有相同摻雜型態。
  10. 如申請專利範圍第6~8項中任一項所述之製造指叉背接觸光伏特電池的方法，其中除了該圖案化的摻雜層外，另外形成一個或多個進一步圖案化之摻雜層。
TW101127859A 2011-08-05 2012-08-01 相異摻雜區之圖案的形成方法 TWI542028B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161515788P 2011-08-05 2011-08-05

Publications (2)

Publication Number Publication Date
TW201310689A TW201310689A (zh) 2013-03-01
TWI542028B true TWI542028B (zh) 2016-07-11

Family

ID=46727175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127859A TWI542028B (zh) 2011-08-05 2012-08-01 相異摻雜區之圖案的形成方法

Country Status (5)

Country Link
US (1) US9496430B2 (zh)
EP (1) EP2740149B1 (zh)
JP (1) JP6006796B2 (zh)
TW (1) TWI542028B (zh)
WO (1) WO2013020868A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6006796B2 (ja) 2011-08-05 2016-10-12 アイメックＩｍｅｃ 異なってドープされた領域のパターンの形成方法
TWI492410B (zh) * 2013-03-28 2015-07-11 Motech Ind Inc 半導體裝置及其製造方法
CN104282771B (zh) * 2013-07-09 2017-04-12 英稳达科技股份有限公司 背面接触型太阳能电池
EP2993699B1 (en) * 2014-09-04 2018-03-21 IMEC vzw Method for fabricating crystalline photovoltaic cells
CN105529251A (zh) * 2014-09-30 2016-04-27 上海晶玺电子科技有限公司 掺杂方法
NL2013608B1 (en) 2014-10-10 2016-10-04 Univ Delft Tech Self aligned low temperature process for solar cells.
WO2018109849A1 (ja) * 2016-12-13 2018-06-21 信越化学工業株式会社 高効率裏面電極型太陽電池セル、太陽電池モジュール、及び太陽光発電システム
CN116157926A (zh) * 2020-10-29 2023-05-23 新南创新私人有限公司 太阳能电池结构和形成太阳能电池结构的方法
DE102020132245A1 (de) 2020-12-04 2022-06-09 EnPV GmbH Rückseitenkontaktierte Solarzelle und Herstellung einer solchen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868633A (en) * 1986-10-22 1989-09-19 Texas Instruments Incorporated Selective epitaxy devices and method
JPH01230270A (ja) * 1988-03-10 1989-09-13 Oki Electric Ind Co Ltd バイポーラ型トランジスタ及びその製造方法
JP2006237181A (ja) * 2005-02-24 2006-09-07 Canon Inc 半導体基板及び太陽電池の製造方法
CN106409970A (zh) * 2005-12-21 2017-02-15 太阳能公司 背面触点太阳能电池及制造方法
WO2010025262A2 (en) * 2008-08-27 2010-03-04 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
TW201027773A (en) * 2008-08-27 2010-07-16 Applied Materials Inc Back contact solar cell modules
US8242354B2 (en) * 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
JP2010177655A (ja) * 2009-01-27 2010-08-12 Fumimasa Yo 裏面接合型太陽電池の製造方法
JP5274277B2 (ja) * 2009-01-27 2013-08-28 京セラ株式会社 太陽電池素子の製造方法
US8207023B2 (en) * 2009-08-06 2012-06-26 Applied Materials, Inc. Methods of selectively depositing an epitaxial layer
US8652916B2 (en) * 2011-02-11 2014-02-18 International Business Machines Corporation Self aligned impact-ionization MOS (I-MOS) device and methods of manufacture
JP6006796B2 (ja) 2011-08-05 2016-10-12 アイメックＩｍｅｃ 異なってドープされた領域のパターンの形成方法

Also Published As

Publication number Publication date
WO2013020868A1 (en) 2013-02-14
EP2740149A1 (en) 2014-06-11
TW201310689A (zh) 2013-03-01
US9496430B2 (en) 2016-11-15
JP6006796B2 (ja) 2016-10-12
EP2740149B1 (en) 2020-05-20
US20140179054A1 (en) 2014-06-26
JP2014527297A (ja) 2014-10-09

Similar Documents

Publication Publication Date Title
TWI542028B (zh) 相異摻雜區之圖案的形成方法
JP6326661B2 (ja) 太陽電池のコンタクトの製造方法
JP6203271B2 (ja) 酸素イオン注入を用いる太陽電池におけるスペーサー形成
JP6552011B2 (ja) イオン注入を使用した太陽電池のエミッタ領域の製造
TWI575764B (zh) 具有寬能帶間隙半導體材料之射極區的太陽能電池
TWI467791B (zh) 藉由拼合擴散及離子植入法所形成之選擇性射極太陽能電池
US20160268455A1 (en) Laser processed back contact heterojunction solar cells
US20080241987A1 (en) Method for fabricating a silicon solar cell structure having silicon nitride layers
KR20130004917A (ko) 후면 전극형 태양 전지를 제조하는 방법 및 그 장치
US20120152338A1 (en) Solar cell and method for manufacturing the same
KR102189279B1 (ko) 기판에 보론 도핑된 영역을 제공하는 방법 및 이러한 기판을 이용한 태양 전지
JP7368653B2 (ja) 太陽電池及び光起電力モジュール
US9960287B2 (en) Solar cells and methods of fabrication thereof
US20120264253A1 (en) Method of fabricating solar cell
JP6144778B2 (ja) 太陽電池の製造方法
WO2013054396A1 (ja) 光起電力装置の製造方法および光起電力装置
CN111463317A (zh) 一种p型钝化接触太阳能电池及其制备方法
TW201637232A (zh) 太陽電池之製造方法
JP7182052B2 (ja) 太陽電池の製造方法
KR102487510B1 (ko) 간소화 침착 공정으로 제조한 태양 전지
CN113948589A (zh) 一种p型电池及其制作方法
KR20170119028A (ko) 후면접합 실리콘 태양전지 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees