KR102581702B1 - 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법 - Google Patents

고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법 Download PDF

Info

Publication number
KR102581702B1
KR102581702B1 KR1020197009541A KR20197009541A KR102581702B1 KR 102581702 B1 KR102581702 B1 KR 102581702B1 KR 1020197009541 A KR1020197009541 A KR 1020197009541A KR 20197009541 A KR20197009541 A KR 20197009541A KR 102581702 B1 KR102581702 B1 KR 102581702B1
Authority
KR
South Korea
Prior art keywords
solar cell
forming
layer
base layer
conductivity type
Prior art date
Application number
KR1020197009541A
Other languages
English (en)
Other versions
KR20190073362A (ko
Inventor
타케노리 와타베
료 미타
히로시 하시가미
히로유키 오츠카
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20190073362A publication Critical patent/KR20190073362A/ko
Application granted granted Critical
Publication of KR102581702B1 publication Critical patent/KR102581702B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은, 제1 도전형을 갖는 반도체기판의 양 주표면에 요철을 형성하는 공정, 반도체기판의 제1 주표면에, 베이스층을 형성하는 공정, 베이스층 상에 확산마스크를 형성하는 공정, 확산마스크를 패턴상으로 제거하는 공정, 제1 주표면의 확산마스크를 제거한 개소에, 이미터층을 형성하는 공정, 잔존시킨 확산마스크를 제거하는 공정, 제1 주표면 상에 유전체막을 형성하는 공정, 베이스층 상에 베이스전극을 형성하는 공정, 이미터층 상에 이미터전극을 형성하는 공정을 갖는 태양전지의 제조방법이다. 이에 따라, 공수를 삭감하면서도 높은 광전변환효율을 나타내는 태양전지의 제조방법이 제공된다.

Description

고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법
본 발명은, 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법에 관한 것이다.
단결정이나 다결정 반도체기판을 이용한 비교적 높은 광전변환효율을 갖는 태양전지구조 중 하나로서, 정부(正負)의 전극을 모두 비수광면(이면)에 마련한 이면전극형 태양전지가 있다. 이면전극형 태양전지(1000)의 이면의 개관을 도 10에 나타낸다. 기판(1010)의 이면에는, 이미터층(1012) 및 베이스층(1013)이 교호로 배열되며, 각각의 층 상을 따라 전극(집전전극)(이미터전극(1022), 베이스전극(1023))이 마련되어 있다. 나아가, 이들 전극으로부터 얻어지는 전류를 추가로 집전하기 위한 버스바전극(이미터용 버스바전극(1032), 베이스용 버스바전극(1033))이 마련되어 있다. 기능상, 버스바전극은 집전전극과 직교해 있는 경우가 많다. 이미터층(1012)의 폭은 수mm~수백μm, 베이스층(1013)의 폭은 수백μm~수십μm이다. 또한, 집전전극(이미터전극(1022), 베이스전극(1023))의 폭은 수백~수십μm 정도가 일반적이며, 이 전극은 핑거전극이라 불리는 경우가 많다.
이면전극형 태양전지(1000)의 단면구조의 모식도를 도 11에 나타낸다. 기판의 이면의 최표층 근방에 이미터층(1012) 및 베이스층(1013)이 형성되어 있다. 이미터층(1012) 및 베이스층(1013)의 각 층두께는 기껏해야 1μm 정도이다. 각 층 상에는 핑거전극(1022, 1023)이 마련되며, 비전극영역(전극이 형성되어 있지 않은 영역)의 표면은 질화실리콘막이나 산화실리콘막 등의 유전체막(이면보호막(1044))으로 덮인다. 태양전지(1000)의 수광면측에는 반사손실을 저감할 목적으로, 반사방지막(1045)이 마련된다.
상기 구조를 갖는 태양전지의 제조방법의 일 예가 특허문헌 1에서 공지로 되어 있다. 공정의 개략플로우를 도 9(b)에 나타낸다. 이에 따르면, 슬라이스데미지를 제거한 N형 기판에 대해, 우선, 이면에만 텍스처마스크를 형성하고, 텍스처를 편면(수광면)에만 형성한다. 마스크 제거 후, 이면에 확산마스크를 형성하고, 패턴상으로 개구한다. 개구부에 붕소 등의 P형 도펀트를 확산시키고, 마스크 및 확산시 형성한 유리를 HF 등으로 제거한다. 다음에, 재차 확산마스크를 형성하여 개구하고, 개구부에 인 등의 N형 도펀트를 확산시키고, 마스크 및 유리를 제거한다. 이들 일련의 공정을 거쳐, 이면에 베이스층 및 이미터층이 형성된다. 그 후, 보호막 형성 및 개구, 집전전극 및 버스바전극의 형성을 행한다.
또한, 다른 제조방법의 일 예로서, 특허문헌 2가 개시되어 있다. 공정의 개략플로우를 도 9(c)에 나타낸다. 특허문헌 2에서는, 슬라이스데미지를 제거한 N형 기판에 대해, 이미터층 및 마스크 형성, 마스크 개구, 에칭, 베이스층 및 마스크 형성, 수광면마스크 개구, 텍스처 형성, 보호막 형성, 보호막 개구 그리고 집전전극 및 버스바전극의 형성을 행한다. 이와 같이, 특허문헌 2의 방법도 적어도 2번의 마스크 형성 및 개구공정을 필요로 했다.
일본특허공개 2015-167260호 공보 미국특허 제7,339,110호 명세서 일본특허공개 2015-118979호 공보
상기와 같은 공지의 방법은 공수(工數)가 많은 것이 문제였다. 마스크 형성공정과 개구공정이 반드시 쌍으로 필요해지기 때문에, 제조비용이 증대한다. 더 나아가서는, 기판을 고온에 노출시키는 열처리공정이 많아, 기판의 소수 캐리어라이프타임을 저하시키는 요인이 되기도 했다.
또한, 어느 방법이나 기판의 편면에만 텍스처 형성할 필요가 있다는 점에서, 편면만 마스크를 형성할 필요가 있다. 편면에 질화실리콘막 등을 형성하거나, 양면에 산화실리콘막을 형성한 후, 이면에 레지스트를 전체면 형성하여 HF침지하여 수광면만 산화실리콘막을 제거할 필요가 있으며, 공수뿐만 아니라, 재료도 많이 사용한다는 문제가 있었다. 나아가, 마스크두께를 필요최저한으로 하고자 하면, 마스크를 면내균일하게 형성하는 것이 곤란해진다는 문제가 있었다.
또한, 어느 방법이나 이면을 평탄하게 한 상태에서 이미터층 및 베이스층을 형성하기 때문에, 전극과의 전기적인 접촉을 취하기 어려워지고, 기판과 집전전극과의 콘택트저항이 증대하고, 결과적으로 변환효율이 낮아진다는 문제도 있었다.
이러한 문제에 대해, 특허문헌 3에서는, 공수가 비교적 적고, 베이스층의 전기적 접촉도 개선된 유효한 방법이 개시되어 있다. 그러나, 이 방법에 있어서도, 수광면만 산화실리콘막을 제거하는(즉, 편면만 마스크 형성하는) 공정이 존재하며, 상기 서술한 바와 같은 문제가 발생하였다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 공수를 삭감하면서도 높은 광전변환효율을 나타내는 태양전지의 제조방법을 제공하는 것을 목적으로 한다. 또한, 콘택트저항을 저감하여 광전변환효율을 높인 태양전지를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에서는, 제1 도전형을 갖는 반도체기판의 양 주표면에 요철을 형성하는 공정과,
상기 반도체기판의 제1 주표면에, 상기 제1 도전형을 가지며, 또한, 상기 반도체기판보다 높은 도펀트농도를 갖는 베이스층을 형성하는 공정과,
이 베이스층 상에 확산마스크를 형성하는 공정과,
상기 확산마스크를 패턴상으로 제거하고, 제거한 개소 이외의 확산마스크를 잔존시키는 공정과,
상기 제1 주표면의 상기 확산마스크를 제거한 개소에, 상기 제1 도전형과 반대의 도전형인 제2 도전형을 갖는 이미터층을 형성하는 공정과,
상기 잔존시킨 확산마스크를 제거하는 공정과,
상기 제1 주표면 상에 유전체막을 형성하는 공정과,
상기 베이스층 상에 베이스전극을 형성하는 공정과,
상기 이미터층 상에 이미터전극을 형성하는 공정
을 갖는 것을 특징으로 하는 태양전지의 제조방법을 제공한다.
본 발명의 방법에 의해, 확산마스크 형성 및 개구공정은 1회로 삭감된다. 나아가, 미세한 요철(예를 들어 텍스처)을 공정의 처음에 형성하고 있으므로, 편면만 마스크를 형성할 필요가 없다. 또한, 본 발명의 방법에 의해 제조되는 태양전지는, 베이스층영역(베이스층)에는 텍스처 등의 미세한 요철이 형성되어 있으므로, 베이스층과 접속하는 전극(즉, 베이스전극)과의 저콘택트저항을 실현할 수 있어 변환효율은 향상된다.
또한, 상기 확산마스크를 패턴상으로 제거하는 공정의 후, 또한, 상기 이미터층을 형성하는 공정의 전에, 상기 확산마스크를 제거한 개소의 반도체기판 표면을 에칭하는 것이 바람직하다.
이와 같이, 개구부(마스크 제거개소)의 베이스층을 에칭하고 나서 이미터층을 형성함으로써 변환효율이 향상된다.
또한, 상기 이미터층 형성 후의 이 이미터층 상의 산화실리콘막두께를 95nm 이하로 해도 된다.
본 발명의 방법에서는, 이미터층 형성 후는 마스크 형성이 필요없으므로, 이미터층 형성 후에 산화실리콘을 형성하지 않아도 된다.
또한, 상기 제1 도전형을 P형으로 하고, 상기 제2 도전형을 N형으로 하고, 상기 베이스층을 형성하는 공정에 있어서, 상기 베이스층을 형성할 때에 동시에 상기 제1 주표면 상에 유리층을 형성하고, 상기 확산마스크를 형성하는 공정에 있어서, 상기 유리층을 잔류시킨 채 상기 베이스층 상에 확산마스크를 형성하는 것이 바람직하다.
이와 같이, 베이스층으로서 P형 도전형층을 형성할 때에 동시에 형성되는 유리층을 잔류시킨 채 확산마스크를 형성하면, 기판의 소수 캐리어라이프타임을 높은 상태로 유지할 수 있다.
또한, 상기 제1 도전형을 P형으로 하고, 상기 제2 도전형을 N형으로 하고, 상기 유전체막 형성 후, 이 유전체막을 제거하는 일 없이 상기 베이스전극 및 상기 이미터전극을 형성해도 된다.
이와 같이, 텍스처가 형성되어 있는 부분에 P형의 베이스층이 형성됨으로써, 유전체막을 개구하는 일 없이, 베이스(P형)층과 집전전극간에 낮은 콘택트저항을 실현시킬 수 있다.
또한, 상기 제1 도전형을 N형으로 하고, 상기 제2 도전형을 P형으로 하고, 상기 유전체막을 형성하는 공정을, 상기 베이스층 및 상기 이미터층을 덮도록 산화알루미늄막을 형성하고, 이 산화알루미늄막 상에 질화실리콘막을 형성하는 공정으로 하는 것이 바람직하다.
이면전극형 태양전지에 있어서, 통상, 이면의 태반은 이미터층이므로, 이미터층이 P형인 경우는, P형의 패시베이션으로서 유효한 산화알루미늄막으로 이면을 덮음으로써, 간편하면서 고광전변환효율을 나타낼 수 있다.
또한, 상기 베이스층을 형성하는 공정에 있어서, 상기 베이스층을 상기 제1 주표면의 전체면에 형성하는 것이 바람직하다.
이러한 태양전지의 제조방법이면, 베이스층 및 이미터층이 인접하는 태양전지를 용이하게 제조할 수 있다.
또한, 상기 요철을 텍스처로 하는 것이 바람직하다.
이러한 태양전지의 제조방법이면, 생산성이 좋다.
나아가 본 발명에서는, 제1 도전형을 갖는 반도체기판을 구비하고, 이 기판의 제1 주표면에, 상기 제1 도전형을 가지며, 또한, 상기 반도체기판보다 높은 도펀트농도를 갖는 베이스층 및 상기 제1 도전형과 반대의 도전형인 제2 도전형을 갖는 이미터층을 구비하고, 상기 베이스층 상 및 상기 이미터층 상에 유전체막을 구비하고, 상기 베이스층과 전기적으로 접속되는 베이스전극을 구비하고, 상기 이미터층과 전기적으로 접속되는 이미터전극을 구비하는 태양전지로서,
적어도 상기 베이스전극과 상기 베이스층의 접촉계면에 있어서, 상기 반도체기판 표면에 요철이 형성되어 있으며,
상기 제1 주표면 상에 표면이 평탄한 오목부를 패턴상으로 가지며, 상기 이미터층은 이 오목부 내표면에 형성되어 있는 것을 특징으로 하는 태양전지를 제공한다.
이와 같이 베이스영역의 전극과의 접촉부분에 미세한 요철(예를 들어 텍스처)이 형성되어 있음으로써, 유전체막을 개구하는 일 없이, 베이스층과 집전전극간에 낮은 콘택트저항을 실현시킬 수 있다. 그 결과, 콘택트저항을 저감하여 광전변환효율을 높인 태양전지로 할 수 있다. 또한, 상기와 같이, 본 발명의 태양전지는, 이미터영역 표면은 주위보다 움푹 패이고, 또한, 그 표면은 평탄해진다. 표면을 평탄하게 함으로써 표면에서의 소수 캐리어의 재결합속도는 작아져, 광전변환효율의 향상에 기여한다. 한편, 이러한 구조는, 상기 서술한 바와 같이, 확산마스크를 패턴상으로 제거하고, 마스크 제거개소의 베이스층을 에칭하고 나서 이미터층을 형성함으로써 제작가능하다.
또한, 상기 제1 도전형은 N형이고, 상기 제2 도전형은 P형이며, 상기 유전체막은 산화알루미늄막과 질화실리콘막의 적층구조이고, 상기 산화알루미늄막이 상기 제1 주표면과 접하는 것이 바람직하다.
이면전극형 태양전지에 있어서, 통상, 이면의 태반은 이미터층이므로, 이미터층이 P형인 경우는, P형의 패시베이션으로서 유효한 산화알루미늄막으로 이면을 덮음으로써, 간편하면서 고광전변환효율을 나타낼 수 있다.
또한, 상기 베이스층 및 상기 이미터층이 인접하는 것이 바람직하다.
이러한 태양전지는, 용이하게 제작가능하다.
또한, 상기 반도체기판의 제2 주표면에 요철이 형성되어 있는 것이 바람직하다.
이러한 태양전지이면, 제2 주표면의 반사율을 보다 저하할 수 있다.
또한, 상기 요철이 텍스처인 것이 바람직하다.
이러한 태양전지이면, 용이하게 제작가능하다.
나아가 본 발명에서는, 상기 본 발명의 태양전지가 내장되어 있는 것을 특징으로 하는 태양전지모듈을 제공한다.
이와 같이, 본 발명의 태양전지는 태양전지모듈에 내장할 수 있다.
나아가 본 발명에서는, 상기 본 발명의 태양전지모듈을 갖는 것을 특징으로 하는 태양광 발전시스템을 제공한다.
이와 같이, 본 발명의 태양전지를 내장한 태양전지모듈은, 태양광 발전시스템에 이용할 수 있다.
본 발명의 방법에 의해, 공수를 대폭 삭감하면서도, 높은 광전변환효율을 갖는 태양전지를 제조할 수 있다. 이에 따라, 고광전변환효율을 갖는 이면전극형 태양전지를 저가로 제조할 수 있다. 또한, 본 발명의 태양전지는, 콘택트저항이 낮고, 변환효율이 우수하다.
도 1은 본 발명에 따른, 이면전극형 태양전지의 제조방법의 일 예를 나타내는 단면모식도이다.
도 2는 본 발명에 따른, 이면전극형 태양전지의 제조방법의 일 예를 나타내는 모식도이다.
도 3은 본 발명에 따른, 이면전극형 태양전지의 개관도이다.
도 4는 본 발명에 따른, 이면전극형 태양전지의 단면모식도이다.
도 5는 본 발명에 따른, 태양전지모듈의 일 예를 나타내는 개관도이다.
도 6은 본 발명에 따른, 태양전지모듈의 일 예를 나타내는 이면내부모식도이다.
도 7은 본 발명에 따른, 태양전지모듈의 일 예를 나타내는 단면모식도이다.
도 8은 본 발명에 따른, 태양광 발전시스템의 일 예를 나타내는 모식도이다.
도 9는 본 발명에 따른 태양전지 제조공정의 플로우도(a)와, 종래의 태양전지 제조공정의 플로우도(b, c)이다.
도 10은 본 발명에 따른, 일반적인 이면전극형 태양전지의 개관도이다.
도 11은 본 발명에 따른, 일반적인 이면전극형 태양전지의 단면모식도이다.
이하, 본 발명을 보다 상세하게 설명한다.
상기와 같이, 공수를 삭감하면서도 높은 광전변환효율을 나타내는 태양전지의 제조방법이 요구되고 있다.
본 발명자들은, 상기 목적을 달성하기 위해 예의검토를 행하였다. 그 결과,
제1 도전형을 갖는 반도체기판의 양 주표면에 요철을 형성하는 공정과,
상기 반도체기판의 제1 주표면에, 상기 제1 도전형을 가지며, 또한, 상기 반도체기판보다 높은 도펀트농도를 갖는 베이스층을 형성하는 공정과,
이 베이스층 상에 확산마스크를 형성하는 공정과,
상기 확산마스크를 패턴상으로 제거하고, 제거한 개소 이외의 확산마스크를 잔존시키는 공정과,
상기 제1 주표면의 상기 확산마스크를 제거한 개소에, 상기 제1 도전형과 반대의 도전형인 제2 도전형을 갖는 이미터층을 형성하는 공정과,
상기 잔존시킨 확산마스크를 제거하는 공정과,
상기 제1 주표면 상에 유전체막을 형성하는 공정과,
상기 베이스층 상에 베이스전극을 형성하는 공정과,
상기 이미터층 상에 이미터전극을 형성하는 공정
을 갖는 것을 특징으로 하는 태양전지의 제조방법이, 상기 과제를 해결할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
나아가, 상기와 같이, 콘택트저항을 저감하여 광전변환효율을 높인 태양전지가 요구되고 있다.
본 발명자들은, 상기 목적을 달성하기 위해 예의검토를 행하였다. 그 결과,
제1 도전형을 갖는 반도체기판을 구비하고, 이 기판의 제1 주표면에, 상기 제1 도전형을 가지며, 또한, 상기 반도체기판보다 높은 도펀트농도를 갖는 베이스층 및 상기 제1 도전형과 반대의 도전형인 제2 도전형을 갖는 이미터층을 구비하고, 상기 베이스층 상 및 상기 이미터층 상에 유전체막을 구비하고, 상기 베이스층과 전기적으로 접속되는 베이스전극을 구비하고, 상기 이미터층과 전기적으로 접속되는 이미터전극을 구비하는 태양전지로서,
적어도 상기 베이스전극과 상기 베이스층의 접촉계면에 있어서, 상기 반도체기판 표면에 요철이 형성되어 있으며,
상기 제1 주표면 상에 표면이 평탄한 오목부를 패턴상으로 가지며, 상기 이미터층은 이 오목부 내표면에 형성되어 있는 것을 특징으로 하는 태양전지가, 상기 과제를 해결할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
이하의 상세한 설명에서는, 본 발명의 전체의 이해, 및 특정의 구체예에서 어떻게 실시할지를 제공하기 위해, 많은 특정의 세부가 설명된다. 그러나, 본 발명은, 이들 특정의 세부없이 실시할 수 있음이 이해될 것이다. 이하에서는, 공지의 방법, 수순, 및 기술은, 본 발명을 불명료하게 하지 않으므로, 상세하게는 나타나 있지 않다. 본 발명은, 특정의 구체예에 대해서 특정의 도면을 참조하면서 설명되나, 본 발명은 이것으로 한정되는 것은 아니다. 여기에 포함되어 기재된 도면은 모식적이며, 본 발명의 범위를 한정하지 않는다. 또한 도면에 있어서, 도시 목적으로 몇 가지 요소의 크기는 과장되며, 그러므로 축척대로는 아니다.
[태양전지]
이하, 본 발명의 태양전지에 대하여, 도면을 이용하여 설명하나, 본 발명은 이것으로 한정되는 것은 아니다. 도 3은, 본 발명에 따른, 이면전극형 태양전지의 개관도이다. 또한, 도 4는, 본 발명에 따른, 이면전극형 태양전지의 단면모식도이다. 도 4에 나타내는 바와 같이, 본 발명의 태양전지(300)는, 제1 도전형을 갖는 반도체기판(110)을 구비한다. 또한, 반도체기판(110)의 제1 주표면에, 제1 도전형을 가지며, 또한, 반도체기판(110)보다 높은 도펀트농도를 갖는 베이스층(113) 및 제1 도전형과 반대의 도전형인 제2 도전형을 갖는 이미터층(112)을 구비한다. 또한, 베이스층(113) 상 및 이미터층(112) 상에 유전체막(이면보호막)(144)을 구비한다. 또한, 베이스층(113)과 전기적으로 접속되는 베이스전극(123)을 구비한다. 또한, 이미터층(112)과 전기적으로 접속되는 이미터전극(122)을 구비한다.
또한, 도 3에 나타내는 바와 같이, 본 발명의 태양전지(300)는, 통상, 베이스층(113)과 전기적으로 접속되는 베이스전극(123)으로부터 얻어지는 전류를 추가로 집전하기 위한 베이스용 버스바전극(베이스전극용 버스바)(233)을 구비한다. 또한, 통상, 이미터층(112)과 전기적으로 접속되는 이미터전극(122)으로부터 얻어지는 전류를 추가로 집전하기 위한 이미터용 버스바전극(이미터전극용 버스바)(232)을 구비한다. 기능 상, 버스바전극(232, 233)은 집전전극(이미터전극(122), 베이스전극(123))과 직교해 있는 경우가 많다. 한편, 버스바전극과 집전전극의 위치는 도 3에 나타내는 것으로 한정되지 않으며, 예를 들어, 후술하는 도 2(c)에 나타내는 바와 같이, 절연막(405)을 마련함으로써, 버스바전극과 집전전극을 입체구조로 해도 된다.
또한, 후술하는 도 1(a)에 나타내는 바와 같이, 본 발명의 태양전지의 반도체기판(110)의 제2 주표면에는 요철(169)이 형성되어 있는 경우가 많다(간단을 위해 도 4에 있어서는 도시하고 있지 않다). 또한, 도 4에 나타내는 바와 같이, 제2 주표면 상에는, 반사방지막(145)이 마련되는 경우가 많다. 이러한 태양전지이면, 제2 주표면의 반사율을 보다 저하할 수 있다.
상기 구조에 더하여, 본 발명의 태양전지에서는, 후술하는 도 1(h)에 나타내는 바와 같이, 적어도 베이스전극(123)과 베이스층(113)의 접촉계면에 있어서, 반도체기판 표면에 요철(168)이 형성되어 있다(간단을 위해 도 4에 있어서는 도시하고 있지 않다). 이와 같이 베이스영역의 전극과의 접촉부분에 미세한 요철이 형성되어 있음으로써, 유전체막을 개구하는 일 없이, 베이스층과 집전전극간에 낮은 콘택트저항을 실현시킬 수 있다. 그 결과, 콘택트저항을 저감하여 광전변환효율을 높인 태양전지로 할 수 있다.
나아가, 본 발명의 태양전지에서는, 제1 주표면 상에 표면이 평탄한 오목부(후술하는 도 1(e)의 패턴상오목부(158) 참조)를 패턴상으로 가지며, 이미터층(112)은 이 오목부 내표면에 형성되어 있다. 상기와 같이, 본 발명의 태양전지는, 이미터영역 표면은 주위보다 움푹 패이고, 또한, 그 표면은 평탄해진다. 표면을 평탄하게 함으로써 표면에서의 소수 캐리어의 재결합속도는 작아져, 광전변환효율의 향상에 기여한다. 한편, 이러한 구조는, 후술하는 바와 같이, 확산마스크를 패턴상으로 제거하고, 마스크 제거개소의 베이스층을 에칭하고 나서 이미터층을 형성함으로써 제작가능하다.
요철의 높이는 특별히 한정되지 않으나, 예를 들어 1~50μm로 할 수 있다. 1~50μm의 범위이면, 반사방지효과가 큰데다가, 형성하는 것도 비교적 용이하게 할 수 있다.
또한, 요철(168, 169)이 텍스처인 것이 바람직하다. 이러한 태양전지이면, 용이하게 제작가능하다.
또한, 제1 도전형은 N형이고, 제2 도전형은 P형이며, 유전체막(144)은 산화알루미늄막과 질화실리콘막의 적층구조이고, 산화알루미늄막이 제1 주표면과 접하는 것이 바람직하다. 이면전극형 태양전지에 있어서, 통상, 이면의 태반은 이미터층이므로, 이미터층이 P형인 경우는, P형의 패시베이션으로서 유효한 산화알루미늄막으로 이면을 덮음으로써, 간편하면서 고광전변환효율을 나타낼 수 있다.
N형 도펀트로는, P(인), Sb(안티몬), As(비소), Bi(미스무트) 등을 들 수 있다. P형 도펀트로는, B(보론), Ga(갈륨), Al(알루미늄), In(인듐) 등을 들 수 있다.
제1 도전형을 갖는 반도체기판(110)의 도펀트농도는 특별히 한정되지 않으나, 예를 들어, 8×1014atoms/cm3 이상 1×1017atoms/cm3 이하로 할 수 있다. 반도체기판(110)의 두께는 특별히 한정되지 않으나, 예를 들어, 100~300μm 두께로 할 수 있다. 베이스층(113)의 도펀트농도는 반도체기판(110)보다 높으면 되는데, 예를 들어, 1.0×1018atoms/cm3 이상 2.0×1021atoms/cm3 이하로 할 수 있다. 이미터층(112)의 도펀트농도는 특별히 한정되지 않으나, 예를 들어, 1.0×1018atoms/cm3 이상 7.0×1020atoms/cm3 이하로 할 수 있다.
또한, 베이스층(113) 및 이미터층(112)이 인접하는 것이 바람직하다. 이러한 태양전지는, 용이하게 제작가능하다.
[태양전지의 제조방법]
본 발명의 방법의 공정의 개략플로우를 도 9(a)에 나타낸다. 이하에, 구체적인 본 발명의 태양전지 제조방법을 N형 기판인 경우를 예로 도 1을 이용하여 설명한다.
우선, 고순도실리콘에 인, 비소, 또는 안티몬과 같은 5가원소를 도프하고, 비저항 0.1~5Ω·cm로 한 애즈컷 단결정{100} N형 실리콘기판을 준비한다. 단결정실리콘기판은, CZ법, FZ법 어떠한 방법에 의해 제작되어도 된다. 기판은 반드시 단결정실리콘일 필요는 없으며, 다결정실리콘이어도 상관없다.
다음에, 도 1(a)에 나타내는 바와 같이, 반도체기판(110)의 양 주표면에 텍스처라 불리는 미소한 요철(168, 169)의 형성을 행한다. 텍스처는 태양전지의 반사율을 저하시키기 위한 유효한 방법이다. 텍스처는, 가열한 수산화나트륨, 수산화칼륨, 탄산칼륨, 탄산나트륨, 탄산수소나트륨 등의 알칼리용액(농도 1~10%, 온도 60~100℃) 중에 10분 내지 30분 정도 침지함으로써 제작된다. 상기 용액 중에, 소정량의 2-프로판올을 용해시켜, 반응을 촉진시켜도 된다.
상기와 같이 텍스처를 형성한 반도체기판(110)을, 염산, 황산, 질산, 불산 등, 혹은 이들의 혼합액의 산성수용액 중에서 세정한다. 과산화수소를 혼합하여 청정도를 향상시켜도 된다.
다음에, 이 반도체기판(110)의 제1 주표면에, 도 1(b)에 나타내는 바와 같이, 베이스층(113)을 형성한다. 베이스층(113)의 형성에는 옥시염화인을 이용한 기상확산법을 사용할 수 있다. 기판을 2매 1조로 하여 중첩한 상태로 열처리로에 대치(戴置)하고, 830~950℃, 옥시염화인과 질소 및 산소 혼합가스분위기하에서 반도체기판(110)을 열처리함으로써, 베이스층(113)이 되는 인확산층(N+층)이 제1 주표면 상에 형성된다. 기상확산법 외에, 인을 함유하는 재료를 스핀도포하거나, 인쇄하거나 하고 나서 열처리하는 방법으로도 형성가능하다.
한편, 도 1(b)의 공정에 있어서, 베이스층(113)을 제1 주표면의 전체면에 형성하는 것이 바람직하다. 이러한 태양전지의 제조방법이면, 베이스층 및 이미터층이 인접하는 태양전지를 용이하게 제조할 수 있다.
베이스층(113)을 형성하면, 도 1(c)에 나타내는 바와 같이, 다음 공정인 이미터층 형성하기 위한 확산마스크(별명 배리어막, 이하, 간단히 「마스크」라고도 한다)(156)를 양 주표면 상에 형성한다. 확산마스크(156)로는 산화실리콘막 혹은 질화실리콘막 등을 이용할 수 있다. CVD법을 이용한다면, 도입하는 가스종을 적당히 선택함으로써, 어떠한 막이나 형성가능하다. 산화실리콘막인 경우는, 반도체기판(110)을 열산화해도 형성할 수 있다. 반도체기판(110)을, 예를 들어 산소분위기 중 950~1100℃, 30분~4시간 열처리함으로써 100~250nm의 실리콘열산화막이 형성된다. 이 열처리는 상기 베이스층(113)을 형성하기 위한 열처리에 이어 동일 배치 내에서 실시해도 상관없다.
이어서, 도 1(d)에 나타내는 바와 같이, 이미터영역이 되는 부분의 마스크를 개구한다(마스크 개구부(157)). 구체적으로는, 개구폭이 400~1150μm, 0.6~2.0mm 정도의 주기로 평행선상으로 개구한다. 개구에는 포토리소법이나 에칭페이스트와 같은 화학적인 방법이어도 되고, 레이저나 다이서와 같은 물리적인 방법 어느 것을 이용해도 상관없다. 나아가, 에칭페이스트로 대면적부분을 개구하고, 세부를 레이저로 개구한다는 복합시킨 방법도 가능하다.
마스크를 개구한 후, 다음에, 도 1(e)에 나타내는 바와 같이, 50~90℃로 가열한 고농도(텍스처를 형성할 때의 농도보다 높은 농도인 것이 바람직하고, 예를 들어, 10~30%, 바람직하게는, 20~30%)의 KOH, NaOH 등의 알칼리수용액 중에 1~30분간 반도체기판(110)을 침지하고, 개구부(157)에 위치하는 불필요한 베이스층을 제거(에칭)해도 된다. 즉, 도 1(d)의 공정의 후, 또한, 후술하는 도 1(f)에 나타내는 이미터층을 형성하는 공정의 전에, 확산마스크를 제거한 개소(마스크 개구부(157))의 반도체기판 표면을 에칭하는 것이 바람직하다. 이와 같이, 개구부(마스크 제거개소)의 베이스층을 에칭하고 나서 이미터층을 형성함으로써 변환효율이 향상된다. 한편, 도 1(e)의 공정에 있어서의 알칼리수용액의 온도도 텍스처를 형성할 때의 것보다 높은 것이 바람직하다. 고온고농도의 알칼리수용액으로 반도체기판 표면을 에칭함으로써, 에칭개소가 평탄해지기 쉽다.
상기 확산마스크(156)는, 본 공정(도 1(e))에 있어서는 알칼리에칭의 마스크로서도 기능한다. 에칭하면, 도 1(e)와 같이 기판 표면에 오목부(패턴상오목부(158))가 형성된다. 오목부의 깊이는, 베이스층의 깊이에 의해 결정되며, 0.5~10μm 정도이다. 개구부의 N형 도펀트를 제거함으로써, 이미터층의 도펀트농도를 제어하기 쉬워진다. 또한, 수광면측에도 마스크가 형성되어 있으므로, 수광면의 텍스처가 에칭되는 경우는 없다.
한편, 도 1(e)에 나타내는 바와 같이, 패턴상오목부(158)의 위치(높이)는, 이면측의 요철(168)의 오목부의 위치를 기준으로 했을 때에, 이 기준위치보다 낮은 (깊이)위치로 할 수 있다. 또한, 이 패턴상오목부(158)의 평탄성은, 예를 들어, PV값(변위의 최대값과 최소값의 차)으로 1μm 미만으로 할 수 있다.
다음에, 도 1(f)에 나타내는 바와 같이, 개구부에, 이미터층(112)을 형성한다. 이미터층은 반도체기판(110)과 반대인 도전형(이 경우 P형)이며 두께가 0.05~1μm 정도이다. 이미터층(112)은 BBr3 등을 이용한 기상확산에 의해 형성할 수 있다. 열처리로 내에 반도체기판(110)을 대치하고, BBr3과 산소의 혼합가스를 도입하여 950~1050℃에서 열처리한다. 캐리어가스로는 질소나 아르곤이 호적하다. 또한, 붕소원을 함유시킨 도포제를 제1 주표면 전체면에 도포하고, 950~1050℃에서 열처리하는 방법으로도 형성이 가능하다. 도포제로는 예를 들어, 붕소원으로서 붕산 1~4%, 증점제로서 폴리비닐알코올 0.1~4%를 함유시킨 수용액을 사용할 수 있다. 수광면측에는 마스크가 형성되어 있으므로, 열처리시에 붕소가 수광면측에 오토도프되거나 하는 경우가 없다. 또한, 이후의 공정에서 마스크는 불필요하므로, 필요 이상으로 기판을 산화하거나, 여분의 제막을 할 필요는 없다. 즉, 해당 이미터층 형성하기 위한 열처리 종료시점에서, 이미터층(112) 상의 산화실리콘막두께는 95nm 이하여도 상관없다. 한편, 상기 에칭공정(도 1(e))을 거친 경우는, 도 1(f)와 같이 오목부 내표면에 이미터층(112)이 형성된다.
확산층 형성의 후, 확산마스크(156) 및 표면에 형성되는 유리를 불산 등으로 제거한다(도 1(f) 참조).
다음에, 도 1(g)에 나타내는 바와 같이, 반도체기판(110)의 제1 주표면 상에 유전체막(144)을 형성한다. 이때, 동시에, 또는 전후 어느 하나의 공정으로서, 제2 주표면에 반사방지막(145)을 형성해도 된다.
제2 주표면의 반사방지막(145)으로는, 질화실리콘막이나 산화실리콘막 등을 이용할 수 있다. 질화실리콘막인 경우는 플라즈마CVD장치를 이용하여 약 100nm 제막한다. 반응가스로서, 모노실란(SiH4) 및 암모니아(NH3)를 혼합하여 이용하는 경우가 많은데, NH3 대신에 질소를 이용하는 것도 가능하고, 또한, 프로세스압력의 조정, 반응가스의 희석, 더 나아가서는, 기판에 다결정실리콘을 이용한 경우에는 기판의 벌크패시베이션효과를 촉진하기 위해, 반응가스에 수소를 혼합하는 경우도 있다. 산화실리콘막인 경우는, CVD법으로도 형성할 수 있으나, 열산화법에 의해 얻어지는 막의 쪽이 높은 특성이 얻어진다. 표면의 보호효과를 높이기 위해, 미리 기판 표면에 산화알루미늄막을 형성하고 나서 질화실리콘막이나 산화실리콘막 등을 형성해도 된다.
제1 주표면에는, 표면보호막으로서 질화실리콘막이나 산화실리콘막 등의 유전체막(144)을 이용할 수 있다. 유전체막(144)의 막두께는 50~250nm로 하는 것이 호적하다. 제2 주표면(수광면)측과 마찬가지로, 질화실리콘막인 경우는 CVD법으로, 산화실리콘막인 경우는 열산화법이나 CVD법으로 형성이 가능하다. 또한, 이 예와 같이 기판이 N형인 경우는, P형층의 패시베이션으로서 유효한 산화알루미늄막을 미리 기판 표면에 형성하고 나서, 질화실리콘막, 산화실리콘막 등을 형성해도 된다. 예를 들어, 도 1의 방법에 있어서, 도 1(g)의 공정을, 베이스층(113) 및 이미터층(112)을 덮도록 산화알루미늄막을 형성하고, 이 산화알루미늄막 상에 질화실리콘막을 형성하는 공정으로 해도 된다. 이 경우, 이면전극형 태양전지에 있어서, 통상, 이면의 태반은 이미터층이므로, 이미터층이 P형인 경우는, P형의 패시베이션으로서 유효한 산화알루미늄막으로 이면을 덮음으로써, 간편하면서 고광전변환효율을 나타낼 수 있다. 한편, 이 경우, 베이스(N형)층 상에도 산화알루미늄막은 형성되는데, 표면의 태반이 이미터(P형)층인 점에서, 이에 따른 특성의 저하는 경미하다.
이어서, 도 1(h)에 나타내는 바와 같이, 베이스층(113) 상에 베이스전극(123)을, 예를 들어 스크린인쇄법으로 형성한다. 예를 들어, 개구폭 30~100μm, 0.6~2.0mm 간격의 평행선패턴을 갖는 제판을 준비해 두고, Ag분말과 유리플릿을 유기물바인더와 혼합한 Ag페이스트를 베이스층(113)을 따라 인쇄한다. 마찬가지로, 이미터층(112) 상에 이미터전극(122)으로서 Ag페이스트를 인쇄한다. 베이스전극용 Ag페이스트와 이미터전극용 Ag페이스트는 같아도 되고 다른 것을 사용해도 된다. 이미터전극의 기판과의 접촉부에 있어서는, 콘택트저항을 낮추기 위해, 사전에 제1 주표면 상의 보호막을 제거해 두어도 된다. 해당 보호막 제거공정에도 레이저나 에칭페이스트를 사용할 수 있다. 한편, 베이스전극의 기판과의 접촉부에는 텍스처가 형성되어 있으므로, 해당 보호막 제거는 반드시 필요하지는 않다.
이상의 전극 인쇄의 후, 열처리(소성)하여, 전극의 소결 그리고 기판과 전극의 도통을 촉구한다. 소성은, 통상 700~850℃의 온도에서 1~5분간 처리함으로써 행해진다. 한편, 베이스층용 전극 및 이미터층용 전극의 소성은 따로 행하는 것도 가능하다.
다음에 버스바전극을 형성하는 공정에 대하여, 도 2를 참조하여 설명한다. 도 2(a)는 상기 도 1(h)의 공정 후의 반도체기판(110)의 상면도이다. 이미터영역(이미터층(112)) 상에 이미터전극(122)이, 베이스영역(베이스층(113)) 상에 베이스전극(123)이, 각각 형성되어 있다. 이 반도체기판(110)에 절연재료(경화시키면 절연막(405)이 된다)를 패턴상으로 도포한다. 이때, N버스바(이 경우 베이스전극과 접속하는 베이스용 버스바전극)가 이미터전극과 도통하지 않도록, 나아가, P버스바(이 경우 이미터전극과 접속하는 이미터용 버스바전극)가 베이스전극과 도통하지 않도록, 예를 들어 도 2(b)와 같은 패턴으로 도포하면 된다. 도포에는 스크린인쇄법 등을 이용할 수 있다. 절연재료로는, 실리콘수지, 폴리이미드수지, 폴리아미드이미드수지, 불소수지, 페놀수지, 멜라민수지, 우레아수지, 폴리우레탄, 에폭시수지, 아크릴수지, 폴리에스테르수지 및 포발수지로부터 1개 이상 선택된 수지를 함유하는 재료로 이루어지는 것을 사용할 수 있다. 이상과 같은 절연재료를 예를 들어 스크린인쇄법 등을 이용하여 도포한 후, 100~400℃에서 1~60분 정도 경화시킨다.
마지막으로, 베이스용 버스바전극(233) 및 이미터용 버스바전극(232)을 형성한다. 도 2(c)와 같이, N버스바(베이스용 버스바전극)(233)가 베이스전극(123)과, P버스바(이미터용 버스바전극)(232)가 이미터전극(122)과 접속되며, N버스바(233)와 이미터전극(122) 그리고 P버스바(232)와 베이스전극(123)은 절연층을 개재한 구성이 된다. 버스바재료로는, 저온경화형의 도전성 페이스트를 사용할 수 있다. 구체적으로는, Ag, Cu, Au, Al, Zn, In, Sn, Bi, Pb로부터 선택되는 1종류 이상의 도전성 물질과, 나아가 에폭시수지, 아크릴수지, 폴리에스테르수지, 페놀수지, 실리콘수지로부터 선택되는 1종류 이상의 수지를 함유하는 재료로 이루어지는 것을 사용할 수 있다. 이상과 같은 재료를 예를 들어 스크린인쇄법이나 디스펜서 등을 이용하여 패턴상으로 도포한 후, 100~400℃에서 1~60분 정도 경화시킨다. 버스바를 늘리면, 인접하는 버스바간 거리를 짧게 할 수 있으므로, 핑거전극의 세선화가 가능하며, 핑거전극의 재료비를 삭감할 수 있다. 버스바수 증가에 의한 재료비 증가분과 핑거전극 세선화에 의한 재료비 감소분의 트레이드오프로 적당히 버스바수는 결정되나, 4~20의 사이가 바람직하다.
상기와 같은 도 1 및 도 9(a)에 나타내는 본 발명의 방법이면, 도 9(b), (c)에 나타내는 종래의 방법과 비교할 때, 공정수를 삭감할 수 있다. 이상, 기판이 N형인 경우를 예로 설명하였으나, 기판이 P형인 경우도 본 발명의 방법은 적용할 수 있다. 즉, 베이스층으로서 P형층을, 이미터층으로서 N형층을 마련하면 된다. P형층 형성에는 상기와 같은 붕소의 열확산을 이용할 수 있다. 열확산 후에는 기판 표면에 유리가 형성되는데, 특히 베이스층이 P형이고, 다음 공정의 마스크 형성을 열산화로 행하는 경우는, 해당 유리를 열산화 전에 제거하지 않는 편이 바람직하다. 즉, 제1 도전형을 P형으로 하고, 제2 도전형을 N형으로 한 경우, 도 1(b)의 공정에 있어서, 베이스층(113)을 형성할 때에 동시에 제1 주표면 상에 유리층을 형성하고, 도 1(c)의 공정에 있어서, 유리층을 잔류시킨 채 베이스층(113) 상에 확산마스크를 형성하는 것이 바람직하다. 이 경우, 유리층을 제거하는 공정을 행하지 않으므로, 공수가 증가하지 않는다. 또한, 베이스층으로서 P형 도전형층을 형성할 때에 동시에 형성되는 유리층을 잔류시킨 채 확산마스크 형성하면, 기판의 소수 캐리어라이프타임을 높은 상태로 유지할 수 있다. 유리층이 게터링효과를 부여하고 있다고 생각된다. 또한, 베이스층이 P형인 경우, 텍스처가 형성되어 있는 부분에 베이스(P형)층이 형성되어 있으므로, 보호막을 제거하는 일 없이 저콘택트저항을 실현할 수 있다. 즉, 본 발명의 방법에서는, 제1 도전형을 P형으로 하고, 제2 도전형을 N형으로 한 경우, 유전체막(144) 형성 후, 이 유전체막(144)을 제거하는 일 없이 베이스전극(123) 및 이미터전극(122)을 형성해도 된다.
또한, 상기와 같이, 본 발명의 방법은, 편면만 마스크 형성하는 공정을 없앨 수 있으므로, 특허문헌 3의 방법과 비교할 때, 보다 저비용으로 태양전지를 제조할 수 있다. 또한, 특허문헌 3의 태양전지는, 이미터층(112)이 베이스층(113)에 대해 돌출되어 있는데, 본 발명의 방법이면, 도 1(h)에 나타내는 바와 같이, 베이스층(113)이 이미터층(112)에 대해 돌출되어 있는 태양전지를 제조할 수 있다. 즉, 도 1(h)에 나타내는 구조를 갖는 태양전지에 있어서, 베이스층(113)이 형성되어 있는 영역의 반도체기판(110)의 두께는, 이미터층(112)이 형성되어 있는 영역의 반도체기판(110)의 두께보다 두껍다. 특허문헌 3과 같이 베이스층이 오목부에 형성되어 있으면, 베이스전극을 스크린인쇄법으로 형성할 때, 인쇄제판을 기판(베이스영역)에 밀착시킬 수 없게 되고, 제판과 기판간의 간극에 전극재료가 들어와 베이스전극이 비대해지는 문제가 있었지만, 본 발명의 방법이면, 베이스영역은 돌출되어 있으므로, 제판과 기판을 완전히 밀착시킬 수 있어, 베이스전극의 비대라는 문제는 발생하지 않게 된다. 또한, 이러한 도 1(h)에 나타내는 구조를 갖는 태양전지는, 특허문헌 3의 태양전지와 비교할 때, 보다 적은 공수로 제작할 수 있고, 제조시에 오염될 기회가 줄어, 기판의 소수 캐리어라이프타임을 높게 유지할 수 있으므로, 변환효율이 우수하다. 구체적으로는, 기판의 소수 캐리어라이프타임이, 특허문헌 3의 경우는 300~600μs였던데 반해, 본 발명의 방법에 의해 500~900μs로 개선된다.
상기 방법에 의해 제조된 태양전지는, 태양전지모듈의 제조에 이용할 수 있다. 상기 방법에 의해 제조된 태양전지가 내장된 태양전지모듈의 일 예의 개관을 도 5에 나타낸다. 상기의 방법에 의해 제작된 태양전지(500)는, 태양전지모듈(560) 내에서는 타일상으로 깔린 구조를 이룬다.
태양전지모듈(560) 내에서는, 인접하는 태양전지(500)끼리가 수매~수10매 전기적으로 직렬로 접속되며, 스트링이라 불리는 직렬회로를 구성하고 있다. 스트링의 개관을 도 6에 나타낸다. 도 6은, 통상 눈에 띄지 않는 모듈 내부 이면측의 모식도에 상당한다. 또한, 핑거전극이나 버스바전극은 도시되어 있지 않다. 직렬접속으로 하기 위해, 도 6에 나타낸 바와 같이, 인접하는 태양전지(500)의 P버스바(기판의 P형층에 접합한 핑거전극에 접속되어 있는 버스바전극)와 N버스바(기판의 N형층에 접합한 핑거전극에 접속되어 있는 버스바전극)끼리가 리드선(561) 등으로 접속되어 있다.
태양전지모듈(560)의 단면모식도를 도 7에 나타낸다. 상기 서술한 바와 같이 스트링은, 복수의 태양전지(500)를, 버스바전극(732)에 리드선(561)을 접속함으로써 구성된다. 이 스트링은, 통상 EVA(에틸렌비닐아세테이트) 등의 투광성의 충전제(772)로 봉지되고, 비수광면측은 PET(폴리에틸렌테레프탈레이트) 등의 내후성 수지필름(773), 수광면은 소다라임유리 등의 투광성으로 기계적 강도가 강한 수광면보호재료(771)로 덮여 있다. 충전제(772)로는, 상기 EVA 외에, 폴리올레핀, 실리콘 등을 사용할 수 있다.
나아가 이 태양전지모듈을 이용하여 태양광 발전시스템을 제조, 구성할 수도 있다. 도 8은 본 발명의 모듈을 연결한 태양광 발전시스템의 기본구성을 나타낸 것이다. 복수의 태양전지모듈(16)이 배선(15)으로 직렬로 연결되며, 인버터(17)를 경유하여 외부부하회로(18)에 발전전력을 공급한다. 도 8에는 나타내고 있지 않으나, 해당 시스템은 발전한 전력을 축전하는 2차전지를 추가로 구비하고 있어도 된다.
실시예
이하에, 본 발명의 실시예 및 비교예를 들어 더욱 구체적으로 설명하나, 본 발명은 이들 실시예로 한정되는 것은 아니다.
(실시예 1)
본 발명의 방법을 이용하여 태양전지의 제작을 행하였다.
우선, 두께 200μm, 비저항 1Ω·cm의, 인도프{100} N형 애즈컷 실리콘기판 8매를 준비하였다. 이 실리콘기판에 대해, 72℃의 2%수산화칼륨/2-프로판올수용액 중에 침지하고 텍스처 형성을 행하여 기판 양면에 텍스처를 형성하였다. 계속해서 75℃로 가열한 염산/과산화수소 혼합용액 중에서 세정을 행하였다(도 1(a) 참조).
다음에, 옥시염화인분위기하, 870℃에서 수광면끼리를 중첩한 상태로 40분간 열처리하여, 인확산층(베이스층)을 형성하였다(도 1(b) 참조). 사탐침법으로 측정한 결과, 베이스층의 시트저항은 15Ω가 되었다.
이것을 1000℃ 3시간 산소분위기 중에서 열산화하여 마스크 형성하였다(도 1(c) 참조).
이면의 마스크를 레이저로 개구하였다(도 1(d) 참조). 레이저원은 Nd: YVO4의 제2차고조파를 이용하였다. 개구패턴은, 1.2mm주기, 폭 약 1mm의 띠형상(帶狀)으로 하였다.
이것을 80℃농도 24%의 KOH수용액에 침지하여 개구부의 베이스층을 제거하였다(도 1(e) 참조).
다음에, 기판을 2매 1조로 하여 중첩한 상태로 열처리로에 대치하고, BBr3과 산소와 아르곤의 혼합가스를 도입하여 1000℃에서 10분 열처리를 행하였다. 이에 따라, 이미터층을 형성하였다(도 1(f) 참조). 이 후, 농도 25%의 불산에 침지함으로써 표면유리 및 마스크를 제거하였다.
이상의 처리의 후, 플라즈마CVD장치를 이용하여 유전체막으로서 산화알루미늄막 및 질화실리콘막을 양면에 형성하였다(도 1(g) 참조). 즉, 유전체막을 산화알루미늄막과 질화실리콘막의 적층구조으로 하고, 산화알루미늄막이 제1 주표면과 접하도록 하였다(이하, 이 적층구조를 「산화알루미늄/질화실리콘막」이라 한다). 산화알루미늄막 및 질화실리콘막의 막두께는 표리 모두 각각 10nm, 100nm로 하였다. 계속해서, 이미터전극 접촉영역만 산화알루미늄/질화실리콘막을 레이저를 이용하여 개구하였다.
다음에, 스크린인쇄기를 이용하여, Ag페이스트를 베이스층 상에 인쇄하고 건조하였다. 이미터층 상은, 상기 산화알루미늄/질화실리콘막 개구영역을 따라 인쇄하여 건조하였다(도 1(h) 참조). 이것을 780℃의 공기분위기하에서 소성하였다. 이에 따라, 집전전극(핑거전극)으로서, 베이스층 상에 베이스전극을 형성하고, 이미터층 상에 이미터전극을 형성하였다.
이 기판에, 스크린인쇄기를 이용하여, 절연재료를 패턴상으로 인쇄하였다. 절연재료로는, 신에쓰화학공업주식회사제의 실리콘을 이용하였다. 200℃의 벨트로에서 5분간 경화시켰다.
마지막으로 저온경화형의 Ag페이스트를, 이미 설치한 핑거전극에 직교하도록 직선상으로 6개, 스크린인쇄기로 인쇄하고, 300℃의 벨트로에서 30분간 경화시켜, 버스바로 하였다.
(실시예 2)
실시예 1에 있어서, 레이저 개구까지 실시예 1과 동일하게 처리를 행하고, 80℃KOH수용액에 침지하는 공정을 실시하지 않고, 붕소확산공정 이후 실시예 1과 동일한 처리를 행하여 태양전지 제작을 행하였다.
(실시예 3)
실시예 1에 있어서, 레이저 개구, 80℃KOH수용액 침지공정까지 실시예 1과 동일하게 처리를 행한 후, BBr3과 산소와 아르곤의 혼합가스분위기하, 1000℃에서 수광면끼리를 중첩한 상태로 10분간 열처리하고, 다시, 산소분위기하 1000℃에서 산화처리를 행함으로써, 개구부에 붕소확산층 및 산화실리콘막 100nm를 형성하였다. 25%불산침지에 의한 표면유리 제거공정 이후는 실시예 1과 동일하게 행하였다.
(실시예 4)
붕소도프{100} P형 실리콘기판에 대해 본 발명의 방법을 적용하였다. 기판 양면에 텍스처 형성, 세정 후, 기판을 2매 1조로 하여 중첩한 상태로 열처리로에 대치하고, BBr3과 산소와 아르곤의 혼합가스를 도입하여 1000℃에서 10분 열처리를 행하고, 계속해서 1000℃ 3시간 산소분위기 중에서 열산화하여 마스크 형성하였다.
이면의 마스크를 레이저로 개구 후, KOH수용액에 침지하여 개구부의 붕소확산층을 제거하였다.
다음에, 옥시염화인분위기하 870℃에서 40분간 열처리를 행하여, 개구부에 인의 확산층을 형성하였다.
불산 침지하여 표면의 유리 제거 후, 양면에 질화실리콘막을 형성하였다.
전극 형성공정은 실시예 1과 동일하게 행하였다.
(실시예 5)
실시예 4에 있어서, 양면 질화실리콘막 형성까지 실시예 4와 동일하게 처리한 후, 전극 형성시 이미터전극 접촉영역의 질화실리콘막 개구를 실시하지 않고 전극 형성을 행하였다.
(비교예)
비교용으로 베이스층 표면에 텍스처를 갖지 않는 태양전지의 제작을 행하였다.
처음에 70℃ 25%의 KOH수용액으로 기판의 슬라이스데미지를 에칭하고, 세정한 후, CVD장치를 이용하여 텍스처마스크로서 질화실리콘막 약 50nm를 편면에만 제막하였다.
텍스처 형성을 실시예와 동일하게 행한 후, 25%불산수용액으로 질화실리콘막을 제거하고, 세정하였다. 편면에만 텍스처가 형성되어 있는 것을 육안으로 확인할 수 있었다. 이후, 옥시염화인의 확산공정부터는, 실시예 1과 동일하게 행하였다.
이상과 같이 하여 얻어진 실시예 1~5 및 비교예의 태양전지의 샘플에 대하여, 야마시타덴소사제 솔라시뮬레이터를 이용하여 AM1.5 스펙트럼, 조사강도 100mW/cm2, 25℃의 조건하에서, 전류전압특성을 측정하고 광전변환효율을 구하였다. 얻어진 결과의 평균값을 표 1에 나타낸다.
Figure 112019034052794-pct00001
표 1에 나타내는 바와 같이, 비교예에 비해, 공수를 단축한 실시예 1은 변환효율이 높다. 베이스전극 하에 텍스처가 존재함으로써, 베이스층과 전극의 콘택트저항이 개선되고, 형상인자가 높아져 있다. 또한, 공정수가 줄음에 따라 오염될 기회가 줄어, 라이프타임이 개선된 것도 한 원인으로 생각된다.
실시예 2는 실시예 1과 변환효율이 동등하다. 개구 후의 에칭을 실시하지 않더라도 높은 변환효율을 나타낼 수 있다.
실시예 1은, 실시예 3과 변환효율이 동등하다. 이미터층 형성 후의 산화막두께는 얇아도 변환효율은 저하되지 않는다.
비교예에 비해, 실시예 4는 변환효율이 높다. 본 발명의 방법에 따르면, P형 기판에 있어서도 높은 변환효율을 나타낼 수 있다.
실시예 5는 실시예 4와 변환효율이 동등하다. P형 기판인 경우는, 베이스전극 접촉부의 텍스처의 존재에 따라, 이면보호막을 개구하는 일 없이 저콘택트저항, 고변환효율을 실현할 수 있다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (15)

  1. 제1 도전형을 갖는 반도체기판의 양 주표면에 요철을 형성하는 공정과,
    상기 반도체기판의 제1 주표면에, 상기 제1 도전형을 가지며, 또한, 상기 반도체기판보다 높은 도펀트농도를 갖는 베이스층을 형성하는 공정과,
    이 베이스층 상에 확산마스크를 형성하는 공정과,
    상기 확산마스크를 패턴상으로 제거하고, 제거한 개소 이외의 확산마스크를 잔존시키는 공정과,
    상기 제1 주표면의 상기 확산마스크를 제거한 개소에, 상기 제1 도전형과 반대의 도전형인 제2 도전형을 갖는 이미터층을 형성하는 공정과,
    상기 잔존시킨 확산마스크를 제거하는 공정과,
    상기 제1 주표면 상에 유전체막을 형성하는 공정과,
    상기 베이스층 상에 베이스전극을 형성하는 공정과,
    상기 이미터층 상에 이미터전극을 형성하는 공정을 가지며,
    상기 확산마스크를 패턴상으로 제거하는 공정의 후, 또한, 상기 이미터층을 형성하는 공정의 전에, 상기 확산마스크를 제거한 개소의 반도체기판 표면을 에칭하고,
    상기 에칭에 의해, 상기 제1 주표면 상에 평탄한 오목부를 형성하고, 상기 오목부의 평탄성을 PV값으로 1μm 미만으로 하는 것을 특징으로 하는 태양전지의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 이미터층 형성 후의 이 이미터층 상의 산화실리콘막두께를 95nm 이하로 하는 것을 특징으로 하는 태양전지의 제조방법.
  4. 제1항에 있어서,
    상기 제1 도전형을 P형으로 하고, 상기 제2 도전형을 N형으로 하고, 상기 베이스층을 형성하는 공정에 있어서, 상기 베이스층을 형성할 때에 동시에 상기 제1 주표면 상에 유리층을 형성하고, 상기 확산마스크를 형성하는 공정에 있어서, 상기 유리층을 잔류시킨 채 상기 베이스층 상에 확산마스크를 형성하는 것을 특징으로 하는 태양전지의 제조방법.
  5. 제1항에 있어서,
    상기 제1 도전형을 P형으로 하고, 상기 제2 도전형을 N형으로 하고, 상기 유전체막 형성 후, 이 유전체막을 제거하는 일 없이 상기 베이스전극 및 상기 이미터전극을 형성하는 것을 특징으로 하는 태양전지의 제조방법.
  6. 제1항에 있어서,
    상기 제1 도전형을 N형으로 하고, 상기 제2 도전형을 P형으로 하고, 상기 유전체막을 형성하는 공정을, 상기 베이스층 및 상기 이미터층을 덮도록 산화알루미늄막을 형성하고, 이 산화알루미늄막 상에 질화실리콘막을 형성하는 공정으로 하는 것을 특징으로 하는 태양전지의 제조방법.
  7. 제1항에 있어서,
    상기 베이스층을 형성하는 공정에 있어서, 상기 베이스층을 상기 제1 주표면의 전체면에 형성하는 것을 특징으로 하는 태양전지의 제조방법.
  8. 제1항 및 제3항 내지 제7항 중 어느 한 항에 있어서,
    상기 요철을 텍스처로 하는 것을 특징으로 하는 태양전지의 제조방법.
  9. 제1 도전형을 갖는 반도체기판을 구비하고, 이 기판의 제1 주표면에, 상기 제1 도전형을 가지며, 또한, 상기 반도체기판보다 높은 도펀트농도를 갖는 베이스층 및 상기 제1 도전형과 반대의 도전형인 제2 도전형을 갖는 이미터층을 구비하고, 상기 베이스층 상 및 상기 이미터층 상에 유전체막을 구비하고, 상기 베이스층과 전기적으로 접속되는 베이스전극을 구비하고, 상기 이미터층과 전기적으로 접속되는 이미터전극을 구비하는 태양전지로서,
    적어도 상기 베이스전극과 상기 베이스층의 접촉계면에 있어서, 상기 반도체기판 표면에 요철이 형성되어 있으며,
    상기 제1 주표면 상에 표면이 평탄한 오목부를 패턴상으로 가지며, 상기 이미터층은 이 오목부 내표면에 형성되어 있고,
    상기 오목부의 평탄성이 PV값으로 1μm 미만인 것을 특징으로 하는 태양전지.
  10. 제9항에 있어서,
    상기 제1 도전형은 N형이고, 상기 제2 도전형은 P형이며, 상기 유전체막은 산화알루미늄막과 질화실리콘막의 적층구조이고, 상기 산화알루미늄막이 상기 제1 주표면과 접하는 것을 특징으로 하는 태양전지.
  11. 제9항에 있어서,
    상기 베이스층 및 상기 이미터층이 인접하는 것을 특징으로 하는 태양전지.
  12. 제9항에 있어서,
    상기 반도체기판의 제2 주표면에 요철이 형성되어 있는 것을 특징으로 하는 태양전지.
  13. 제9항에 있어서,
    상기 요철이 텍스처인 것을 특징으로 하는 태양전지.
  14. 제9항 내지 제13항 중 어느 한 항에 기재된 태양전지가 내장되어 있는 것을 특징으로 하는 태양전지모듈.
  15. 제14항에 기재된 태양전지모듈을 갖는 것을 특징으로 하는 태양광 발전시스템.
KR1020197009541A 2016-10-25 2016-10-25 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법 KR102581702B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/004690 WO2018078667A1 (ja) 2016-10-25 2016-10-25 高光電変換効率太陽電池及び高光電変換効率太陽電池の製造方法

Publications (2)

Publication Number Publication Date
KR20190073362A KR20190073362A (ko) 2019-06-26
KR102581702B1 true KR102581702B1 (ko) 2023-09-22

Family

ID=60156837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197009541A KR102581702B1 (ko) 2016-10-25 2016-10-25 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법

Country Status (7)

Country Link
US (2) US20190157478A1 (ko)
EP (1) EP3340316B1 (ko)
JP (1) JP6220483B1 (ko)
KR (1) KR102581702B1 (ko)
CN (2) CN117613134A (ko)
TW (2) TWI699901B (ko)
WO (1) WO2018078667A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6330108B1 (ja) 2016-11-07 2018-05-23 信越化学工業株式会社 高光電変換効率太陽電池及び高光電変換効率太陽電池の製造方法
CN115188834B (zh) 2021-09-10 2023-09-22 上海晶科绿能企业管理有限公司 太阳能电池及其制备方法、光伏组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130214271A1 (en) 2012-02-17 2013-08-22 Semiconductor Energy Laboratory Co., Ltd. P-Type Semiconductor Material and Semiconductor Device
JP2014112600A (ja) * 2012-12-05 2014-06-19 Sharp Corp 裏面電極型太陽電池の製造方法および裏面電極型太陽電池
JP2016146471A (ja) * 2015-01-29 2016-08-12 三菱電機株式会社 太陽電池の製造方法
JP2017525126A (ja) 2014-06-30 2017-08-31 サンパワー コーポレイション イオン注入を使用した太陽電池のエミッタ領域の製造

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053083A (en) * 1989-05-08 1991-10-01 The Board Of Trustees Of The Leland Stanford Junior University Bilevel contact solar cells
JPH06101570B2 (ja) * 1992-04-16 1994-12-12 株式会社日立製作所 太陽電池素子
US7339110B1 (en) 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
MY159405A (en) * 2009-05-29 2016-12-30 Solexel Inc Three-dimensional thin-film semiconductor substrate with through-holes and methods of manufacturing
EP2395554A3 (en) * 2010-06-14 2015-03-11 Imec Fabrication method for interdigitated back contact photovoltaic cells
TW201230371A (en) * 2011-01-07 2012-07-16 Motech Ind Inc Method for manufacturing crystalline silicon solar cell
CN103035779A (zh) * 2011-10-06 2013-04-10 三星Sdi株式会社 光伏装置
EP2579320A2 (en) * 2011-10-06 2013-04-10 Samsung SDI Co., Ltd. Photovoltaic device
JP2014086590A (ja) * 2012-10-24 2014-05-12 Sharp Corp 結晶太陽電池の製造方法および結晶太陽電池
TW201431108A (zh) * 2013-01-25 2014-08-01 Nat Univ Tsing Hua 指叉狀背部電極太陽能電池之製造方法及其元件
US8574951B1 (en) * 2013-02-20 2013-11-05 National Tsing Hua University Process of manufacturing an interdigitated back-contact solar cell
JP2015106624A (ja) * 2013-11-29 2015-06-08 京セラ株式会社 太陽電池の製造方法
JP6199727B2 (ja) 2013-12-17 2017-09-20 信越化学工業株式会社 太陽電池の製造方法
CN103794679B (zh) * 2014-01-26 2016-07-06 晶澳(扬州)太阳能科技有限公司 一种背接触太阳能电池的制备方法
US20170301805A1 (en) * 2014-11-21 2017-10-19 Mitsubishi Electric Corporation Solar cell manufacturing method and solar cell
JP6116616B2 (ja) 2015-05-28 2017-04-19 シャープ株式会社 裏面電極型太陽電池及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130214271A1 (en) 2012-02-17 2013-08-22 Semiconductor Energy Laboratory Co., Ltd. P-Type Semiconductor Material and Semiconductor Device
JP2014112600A (ja) * 2012-12-05 2014-06-19 Sharp Corp 裏面電極型太陽電池の製造方法および裏面電極型太陽電池
JP2017525126A (ja) 2014-06-30 2017-08-31 サンパワー コーポレイション イオン注入を使用した太陽電池のエミッタ領域の製造
JP2016146471A (ja) * 2015-01-29 2016-08-12 三菱電機株式会社 太陽電池の製造方法

Also Published As

Publication number Publication date
EP3340316A1 (en) 2018-06-27
WO2018078667A1 (ja) 2018-05-03
US20190157478A1 (en) 2019-05-23
CN117613134A (zh) 2024-02-27
EP3340316B1 (en) 2022-11-30
KR20190073362A (ko) 2019-06-26
CN109891604A (zh) 2019-06-14
TWI660521B (zh) 2019-05-21
TW201941451A (zh) 2019-10-16
US20200274009A1 (en) 2020-08-27
EP3340316A4 (en) 2019-01-23
TW201830719A (zh) 2018-08-16
JP6220483B1 (ja) 2017-10-25
TWI699901B (zh) 2020-07-21
JPWO2018078667A1 (ja) 2018-10-25

Similar Documents

Publication Publication Date Title
EP2581950A2 (en) Method of manufacturing a photoelectric device
US20230420581A1 (en) Solar cell with high photoelectric conversion efficiency and method for manufacturing solar cell with high photoelectric conversion efficiency
TWI649884B (zh) 高光電變換效率太陽電池及高光電變換效率太陽電池之製造方法
US20200274009A1 (en) Method for manufacturing solar cell with high photoelectric conversion efficiency
JP6405292B2 (ja) 太陽電池の製造方法及び太陽電池
JP6792465B2 (ja) 高光電変換効率太陽電池の製造方法
CN110121787B (zh) 高光电变换效率太阳能电池及高光电变换效率太阳能电池的制造方法
KR102618842B1 (ko) 고광전변환효율 태양전지셀 및 고광전변환효율 태양전지셀의 제조방법
JP6564081B2 (ja) 高光電変換効率太陽電池及び高光電変換効率太陽電池の製造方法
JP6663492B2 (ja) 太陽電池、太陽電池の製造方法及び太陽電池の製造システム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant