JP6099304B2 - 半導体積層体、半導体デバイス、及びそれらの製造方法 - Google Patents

Description

本発明は、基材及びこの基材上に積層されている半導体シリコン膜を有する半導体積層体、及びその製造方法に関する。また、本発明は、このような半導体積層体を有する半導体デバイス、及びその製造方法に関する。

半導体シリコン膜、例えばアモルファスシリコン膜及びポリシリコン膜等は、半導体デバイス、例えば薄膜トランジスタ（ＴＦＴ）のために使用されている。このような半導体シリコン膜を半導体デバイスで使用する場合、半導体シリコン膜が所望のパターン、例えば回路パターンを有することが必要である。したがって一般に、半導体シリコン膜を、スパッタリングのような物理気相堆積（ＰＶＤ）、プラズマ化学気相堆積のような化学気相堆積（ＣＶＤ）等の真空プロセスにより基材の全面に形成し、そしてその後で、得られた半導体シリコン膜の不要部分を、フォトリソグラフィー等によって除去して、所望のパターンを有する半導体シリコン膜を提供することが行われてきた。

しかしながら、これらの従来の方法では、大掛かりな装置が必要であること、多大なエネルギーを消費すること、プロセス温度が高温（２５０℃超）であるのでプロセス毎の冷却に多大な時間を要すること、原料の使用効率が悪いこと（５％未満）、原料が気体であるので扱いにくいこと、大量の廃棄物が発生すること等の問題を有しており、それによって複雑かつ高コストの方法であった。

したがって近年、比較的低温で薄膜トランジスタ等のための半導体膜を形成する方法として、液相法が検討されている。液相法では、一般に、プロセス全体を、比較的低温、例えばポリマー材料のガラス転移温度以下の温度で行うことができる。このような低温プロセスでは、安価な汎用ポリマー材料を半導体膜の基材において用いることが可能になり、それによって半導体デバイスの大面積化、フレキシブル化、軽量化、低コスト化も期待できる。また、こうした低温プロセスでは、プロセス毎の冷却が必要ないのでプロセス時間を短縮できる。

このような液相法による半導体膜の製造に関して、有機半導体材料を用いることが検討されている。

しかしながら、有機半導体膜は、シリコン半導体膜に比して、キャリア移動度のような性能、及び大気中での安定性のような耐久性が不充分であり、したがって用途が限定されると共に、製品化が難しいのが現状である。

また、液相法を用いた半導体膜の製造に関して、無機化合物半導体材料を用いることも検討されている。

これに関して例えば、特許文献１では、ナノ粒子分散液を用いて、ＩｎＧａＺｎＯ_４膜を成膜する方法が開示されている。特許文献１では、室温で乾燥したＩｎＧａＺｎＯ_４膜を、紫外線（ＵＶ）オゾンクリーナーで前処理し、そしてその後で、ＫｒＦエキシマレーザー（波長：２４８ｎｍ）で照射することによって、比較的均一なＩｎＧａＺｎＯ_４の結晶膜を成膜している。特許文献１では、このような方法によって、キャリア移動度１．２ｃｍ^２／Ｖ・ｓの薄膜トランジスタを作製している。

しかしながら、ＩｎＧａＺｎＯ_４など無機化合物半導体材料は、原材料入手の問題から、シリコン半導体に比して非常に高価であり、一般的なＴＦＴ材料として実用的ではない。

また、液相法を用いた半導体膜の製造に関して、有機シリコン化合物溶液、例えば水素化環状シラン化合物を含有するシリコン溶液を用いて、半導体ポリシリコン膜を製造することが検討されている。

これに関して例えば、特許文献２及び３では、高分子量の低揮発性ポリシラン化合物を含有する有機シリコン化合物溶液を使用している。ここで、この低揮発性ポリシラン化合物は、シクロペンタシランを前駆体として得ている。

しかしながら、有機シリコン化合物溶液では、爆発性を低減するために、脱水素アニール処理（４００〜５００℃）をすることが必要な場合があり、したがってプロセス全体を低温化することが困難である。

また、特許文献４では、シリコン粒子を含有する分散体を用いて、半導体シリコン膜を形成することを提案している。

液相法の使用に関して、半導体シリコン膜の所望のパターンを基材上に直接に描く直接描画技術を利用することも検討されている。直接描画技術としては、半導体シリコン膜の構成材料を含む原料液を塗布印刷する印刷法、例えばインクジェットプリンティング法、スクリーン印刷法等が挙げられる。

このような印刷法では、真空プロセスは不要であり、また直接描画によりパターン形成を行うことができるので、簡易かつ低コストで、半導体デバイスを製造することができる。

なお、ある種の半導体デバイスの製造においては、リン又はホウ素のようなドーパントを選択された領域において半導体層又は基板に注入して、選択された領域に拡散領域を形成することが行われている。特に、ある種の太陽電池の製造においては、ドーパントを選択された領域において半導体層又は基板に注入して、選択された領域に拡散領域又はドープ領域を形成することが行われている。

このような拡散領域又はドープ領域を必要とする太陽電池としては、セレクティブ（選択）エミッタ型太陽電池、及びバックコンタクト型太陽電池を挙げることができる。

セレクティブエミッタ型太陽電池は例えば、特許文献５で示されるようなものである。

例えば具体的には、セレクティブエミッタ型太陽電池（５００）は、図１０に示すように、ｎ型半導体層（１２、１２ａ）及びｐ型半導体層（１４、１４ａ）を有する半導体基板（１０）、半導体基板（１０）の受光面側の受光面側電極（２２）及び保護層（２４）、半導体基板（１０）の裏面側の裏面側電極（３２）及び保護層（３４）を有し、ｎ型半導体層（１２、１２ａ）のうちの電極（３２）に接触する領域（１２ａ）において選択的に、ドーパントの濃度が高くされている。

セレクティブエミッタ型太陽電池は、このように、電極に接触する領域（１２ａ）において選択的にドーパントの濃度が高くされていることによって、受光面側のドーパントの濃度が高いことによって起こる問題、すなわち例えば高ドーパント濃度層による受光側表面による反射の増加という問題を防ぎつつ、電極に接触する領域においてドーパントの濃度が高いことによる利益、すなわち例えば電極と半導体層との間のオーミック接触という利益を達成するものである。

なお、図１０において、発電のために太陽電池（５００）に照射される光は、番号１００で示されている。また、図１０において、光起電力の発生のためにｎ及びｐドープされている領域は、それぞれ記号ｎ及びｐで示されており、またエミッタを形成するために高濃度にｎ及びｐドープされている領域は、それぞれ記号ｎ⁺⁺及びｐ⁺⁺で示されている。具体的には、例えば、シリコンからなる太陽電池素子の場合であれば、ｎ⁺⁺及びｐ⁺⁺の領域におけるドーパント濃度は、約１〜２×１０²¹ａｔｏｍ／ｃｍ³の量である。

バックコンタクト型太陽電池は例えば、特許文献６及び７で示されるようなものである。

例えば具体的には、バックコンタクト型太陽電池（６００）は、図１１に示すように、ｎ型（又はｐ型若しくは真性）半導体からなる半導体基板（１０）、半導体基板（１０）の受光面側の保護層（２４）、半導体基板（１０）の裏面側の裏面側電極（２２、３２）及び保護層（３４）を有し、ｎ型半導体からなる半導体基板（１０）のうちの電極（３２、３４）に接触する領域（１２ａ、１４ａ）において選択的に、ドーパントの濃度が高くされている。

バックコンタクト型太陽電池（６００）は、このように、裏面側において、高濃度にｐドープされた領域（１４ａ）と高濃度にｎドープされた領域（１２ａ）とが交互に配置されている。その他の部分は、真性半導体領域、低濃度にｐ若しくはｎドープされた領域、又はｐ−ｎ接合が形成されている領域であり、その領域に光が照射されることによって起電力が発生する。このようにして発生した起電力は、高濃度にドープされた領域を介して接している電極により取り出される。ここで、高濃度にｐ又はｎドープされた領域を設けることで、接触抵抗による起電のロスを低く抑えて、電力を取り出すことができるという利点を有している。

なお、図１１において、発電のために太陽電池（６００）に照射される光は、番号１００で示されている。また、図１１において、光起電力の発生のためにｎ（又はｐ）ドープされている領域は、記号ｎ（ｐ）で示されており、また高濃度にｎ及びｐドープされている領域は、それぞれ記号ｎ⁺⁺及びｐ⁺⁺で示されている。

拡散領域又はドープ領域を必要とするトランジスタとしては、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を挙げることができる。

具体的には例えば、電界効果トランジスタ（７００）は、図１３に示すように、基材（７２）、半導体層（７８）、ゲート絶縁膜（７３）、ゲート電極（７４）、ソース電極（７５）及びドレイン電極（７６）を有し、ソース電極及びドレイン電極と半導体層とが接触する箇所において、半導体層（７８）が、ｎ型又はｐ型にドープされているドープ領域（７８ｂ）を有している。このような電界効果トランジスタでは、このドープ領域によって、半導体基板と電極との間のオーミック接触が促進されている。

上記セレクティブエミッタ型太陽電池、バックコンタクト型太陽電池、又は電界効果トランジスタでのように、選択された領域に拡散領域又はドープ領域を形成するためには一般に、ドーパント源を層又は基板と接触させ、熱やレーザー照射を行って、層又は基板にドーパントを注入する方法が知られている。ここで用いられるドーパント源としては、ボロンシリケートガラス又はリンガラス（特許文献７）、無機ドーパントを含む液体（特許文献８）、又はシリコン及び／又はゲルマニウムのナノ粒子を含有するインク（特許文献９及び１０）を使用することが知られている。

特開２００９−１４７１９２号公報 特開２００４−８７５４６号公報（特許４０１６４１９号に対応） 特表２０１０−５０６００１号公報 特表２０１０−５１４５８５号公報 特開２０１０−１８６９００号公報 特表２００９−５２１８０５号公報 特開２０１０−２６２９７９号公報 特開平０７−２９７４２９号公報 特表２０１０−５１９７３１号公報 特表２０１０−５１４５８５号公報

本発明の目的は、比較的低温において効率的に半導体シリコン膜を製造する方法を提供することである。より具体的には、本発明の目的は、高価かつエネルギー多消費型の大掛かりな装置を必要とせずに、プラスチック基板等の比較的耐熱性が低い基板上に半導体膜を形成できる、半導体積層体の製造方法を提供することである。

また、本発明の目的は、ポリマー材料を有する基材、及びこの基材上に積層されている半導体シリコン膜を有する半導体積層体を提供することである。

さらに、本発明の目的は、フォトリソグラフィ工程を用いずに、選択された領域に拡散領域を形成することができる半導体積層体の製造方法を提供することである。

本発明の他の目的は、本願の明細書及び特許請求の範囲の記載から明らかになる。

基材及びこの基材上に積層されている半導体シリコン膜を有する半導体積層体を製造する本発明の方法は、下記の工程（ａ）〜（ｃ）を含む：
（ａ）分散媒及び上記分散媒中に分散しているシリコン粒子を含有するシリコン粒子分散体を、基材上に塗布して、シリコン粒子分散体膜を形成する工程、
（ｂ）上記シリコン粒子分散体膜を乾燥して、未焼結半導体シリコン膜を形成する工程、及び
（ｃ）上記未焼結半導体シリコン膜に光を照射して、上記未焼結半導体シリコン膜中の上記シリコン粒子を焼結させ、それによって半導体シリコン膜を形成する工程、

また、本発明の半導体積層体は、ポリマー材料を有する基材、及びこの基材上に積層されている半導体シリコン膜を有する。ここで、この半導体積層体では、半導体シリコン膜が、互いに焼結されている複数のシリコン粒子から作られており、且つ半導体シリコン膜のキャリア移動度が１．０ｃｍ^２／Ｖ・ｓ以上である。

また、本発明の半導体積層体は、基材、この基材上に積層されている半導体シリコン膜、及びこの半導体シリコン膜上に積層されているドーパント注入膜を有する。ここで、この半導体積層体では、半導体シリコン膜が、互いに焼結されている複数のシリコン粒子から作られており、且つドーパント注入膜が、互いに焼結されている複数のシリコン粒子から作られている。

半導体積層体を製造する本発明の方法によれば、所望の半導体特性を有する半導体積層体を簡便な方法により形成できる。具体的には、この本発明の方法によれば、従来技術のプロセス温度と比較して低温で、良好な半導体特性を有する半導体積層体を製造することができる。

また、本発明の半導体積層体は、半導体特性、コスト、可撓性、及び／又は軽量性に関して好ましい半導体デバイスのために利用することができる。

実施例１〜５において製造したボトムゲート・ボトムコンタクト構造の電界効果トランジスタ（ＦＥＴ）を示す図である。 実施例６〜８において製造したボトムゲート・ボトムコンタクト構造の電界効果トランジスタ（ＦＥＴ）を示す図である。 参考例９において製造したボトムゲート・トップコンタクト構造の電界効果トランジスタ（ＦＥＴ）を示す図である。 本発明のセレクティブエミッタ型太陽電池を説明するための図である。 本発明のバックコンタクト型太陽電池を説明するための図である。 セレクティブエミッタ型太陽電池を製造する本発明の方法を説明するための図である。 セレクティブエミッタ型太陽電池を製造する本発明の方法を説明するための図である。 セレクティブエミッタ型太陽電池を製造する本発明の方法を説明するための図である。 セレクティブエミッタ型太陽電池を製造する本発明の方法を説明するための図である。 従来のセレクティブエミッタ型太陽電池を説明するための図である。 従来のバックコンタクト型太陽電池を説明するための図である。 本発明の電界効果トランジスタを説明するための図である。 従来の本発明の電界効果トランジスタを説明するための図である。

《半導体積層体の製造方法》
基材及びこの基材上に積層されている半導体シリコン膜を有する半導体積層体を製造する本発明の方法は、下記の工程（ａ）〜（ｃ）を含む：
（ａ）分散媒及び上記分散媒中に分散しているシリコン粒子を含有するシリコン粒子分散体を、基材上に塗布して、シリコン粒子分散体膜を形成する工程、
（ｂ）上記シリコン粒子分散体膜を乾燥して、未焼結半導体シリコン膜を形成する工程、及び
（ｃ）上記未焼結半導体シリコン膜に光を照射して、上記未焼結半導体シリコン膜中の上記シリコン粒子を焼結させ、それによって半導体シリコン膜を形成する工程。

《半導体積層体の製造方法−工程（ａ）》
本発明の方法の工程（ａ）では、分散媒及び上記分散媒中に分散しているシリコン粒子を含有するシリコン粒子分散体を、基材上に塗布して、シリコン粒子分散体膜を形成する。

（分散媒）
シリコン粒子分散体の分散媒は、本発明の目的及び効果を損なわない限り制限されるものではなく、したがって例えばシリコン粒子と反応しない有機溶媒を用いることができる。具体的にはこの分散媒は、非水系溶媒、例えばアルコール、アルカン、アルケン、アルキン、ケトン、エーテル、エステル、芳香族化合物、又は含窒素環化合物、特にイソプロピルアルコール（ＩＰＡ）、Ｎ−メチル−２−ピロリドン（ＮＭＰ）等であってよい。また、アルコールとしては、エチレングリコールのようなグリコール（２価アルコール）を用いることもできる。なお、分散媒は、シリコン粒子の酸化を抑制するために、脱水溶媒であることが好ましい。

（シリコン粒子）
シリコン粒子分散体のシリコン粒子は、本発明の目的及び効果を損なわない限り制限されるものではなく、例えば特許文献４で示されるようなシリコン粒子を用いることができる。具体的には、このシリコン粒子としては、レーザー熱分解法、特にＣＯ_２レーザーを用いたレーザー熱分解法によって得られたシリコン粒子を挙げることができる。

このシリコン粒子は、多結晶又は単結晶のコア、及びアモルファスの外側層からなるシリコン粒子であってよい。この場合には、多結晶又は単結晶のコアによる半導体特性と、アモルファスの外側層による焼結容易性との組合せを利用することができる。

また、シリコン粒子は好ましくは、平均一次粒子径が、１００ｎｍ以下である。したがってシリコン粒子は例えば、１ｎｍ以上、又は５ｎｍ以上であって、１００ｎｍ以下、５０ｎｍ以下、又は３０ｎｍ以下であってよい。平均一次粒子径が１００ｎｍ以下であることは、光によるシリコン粒子の焼結を行うために好ましい。

なお、シリコン粒子の平均一次粒子径は、走査型電子顕微鏡（ＳＥＭ）、透過型電子顕微鏡（ＴＥＭ）等による観察によって、撮影した画像を元に直接粒子径を計測し、集合数１００以上からなる粒子群を解析することで、数平均平均一次粒子径として求めることができる。

本発明の方法で用いられるシリコン粒子分散体は、上記の分散媒及びシリコン粒子以外に、リン、ホウ素等のドーパントや公知の添加剤を含んでいてもよい。

（基材）
本発明の方法で用いられる基材は、本発明の目的及び効果を損なわない限り制限されるものではない。しかしながら、本発明の方法では、比較的低温において、基材上で半導体シリコン膜を形成することができるので、耐熱性が比較的低い基材、例えばポリマー材料を有する基材を用いることができる。ポリマー材料を有する基材としては特に、表面に導電性膜を付与されたポリマー材料からなる基材を用いることができる。また、導電性膜は、金属、金属酸化物、特にインジウム亜鉛酸化物（ＩＺＯ）、インジウムスズ酸化物（ＩＴＯ）のような透明導電性酸化物であってよい。

本発明の製造方法は低温プロセスで行うことができるため、基材のためのポリマー材料としては、ガラス転移温度が、３００℃以下、２５０℃以下、２００℃以下、１００℃以下、又は５０℃以下であるポリマー材料を用いることができる。

したがって例えばポリマー材料としては、ポリイミド、ポリエーテルスルホン、ポリカーボネート、ポリエチレンテレフタレート、及びポリエチレンナフタレートからなる群から選択される少なくとも１種を含むポリマー材料を用いることができる。また、これらのうちで、ポリカーボネート、ポリエチレンテレフタレート及びポリエチレンナフタレートからなる群から選択される少なくとも１種を含むポリマー材料、特にポリカーボネートを５０質量％以上含むポリマー材料は、これらのポリマーが汎用性であり、かつ安価である点で好ましい。

（塗布）
シリコン粒子分散体の塗布は、シリコン粒子分散体を所望の厚さ及び均一性で塗布できる方法であれば特に限定されず、例えばインクジェット法、スピンコーティング法等によって行うことができる。

また、この塗布は、シリコン粒子分散体膜を乾燥したときに得られる未焼結半導体シリコン膜の厚さが、５０ｎｍ以上、１００ｎｍ以上、又は２００ｎｍ以上であって、２０００ｎｍ以下、１０００ｎｍ以下、５００ｎｍ以下、又は３００ｎｍ以下であるように行うことができる。具体的には、例えば電界効果トランジスタ（ＦＥＴ）を得る場合には、未焼結半導体シリコン膜の厚さが、５０ｎｍ以上、１００ｎｍ以上であって、５００ｎｍ以下、３００ｎｍ以下であるように塗布を行うことができる。また、太陽電池を得る場合には、未焼結半導体シリコン膜の厚さが、１００ｎｍ以上、２００ｎｍ以上であって、２０００ｎｍ以下、１０００ｎｍ以下、５００ｎｍ以下、又は３００ｎｍ以下であるように塗布を行うことができる。

《半導体積層体の製造方法−工程（ｂ）》
本発明の方法の工程（ｂ）では、シリコン粒子分散体膜を乾燥して、未焼結半導体シリコン膜を形成する。

（乾燥）
この乾燥は、シリコン粒子分散体膜から分散媒を実質的に除去することができる方法であれば特に限定されず、例えばシリコン粒子分散体膜を有する基材を、ホットプレート上に配置して行うことができる。

乾燥温度は例えば、基材を変形、劣化等させないように選択することができ、例えば５０℃以上、７０℃以上、９０℃以上であって、１００℃以下、１５０℃以下、２００℃以下、又は２５０℃以下であるように選択できる。

《半導体積層体の製造方法−工程（ｃ）》
本発明の方法の工程（ｃ）では、未焼結半導体シリコン膜に光を照射して、未焼結半導体シリコン膜中のシリコン粒子を焼結させ、それによって半導体シリコン膜を形成する。

（照射される光）
ここで照射される光としては、未焼結半導体シリコン膜中のシリコン粒子の焼結を達成できれば任意の光を用いることができ、例えばレーザー光、特に波長６００ｎｍ以下、５００ｎｍ以下又は４００ｎｍ以下であって、３００ｎｍ以上のレーザーを用いて行なうことができる。また、シリコン粒子の焼結は、キセノンフラッシュランプのようなフラッシュランプを用いて行うこともできる。

光照射をパルス状の光を用いて行う場合、パルス状の光の照射回数は例えば、１回以上、２回以上、５回以上、又は１０回以上であって、１００回以下、８０回以下、又は５０回以下にすることができる。また、パルス状の光の照射エネルギーは例えば、１５ｍＪ／（ｃｍ^２・ｓｈｏｔ）以上、５０ｍＪ／（ｃｍ^２・ｓｈｏｔ）以上、１００ｍＪ／（ｃｍ^２・ｓｈｏｔ）以上、１５０ｍＪ／（ｃｍ^２・ｓｈｏｔ）以上、又は２００ｍＪ／（ｃｍ^２・ｓｈｏｔ）以上であって、５００ｍＪ／（ｃｍ^２・ｓｈｏｔ）以下、３００ｍＪ／（ｃｍ^２・ｓｈｏｔ）以下、又は２５０ｍＪ／（ｃｍ^２・ｓｈｏｔ）以下にすることができる。さらに、パルス状の光の照射時間は、例えば２００ナノ秒／ｓｈｏｔ以下、１００ナノ秒／ｓｈｏｔ以下、５０ナノ秒／ｓｈｏｔ以下にすることができる。

ここで、光の照射回数が少なすぎる場合には、所望の焼結を達成するために必要とされる１回のパルス当たりのエネルギーが大きくなり、したがって半導体シリコン膜が破損する恐れがある。また、光の照射回数が少なすぎる場合には、必要とされる処理時間が過度に長くなる恐れがある。

また、上記のようにパルス状の光の照射回数、照射エネルギー、及び照射時間を選択することは、特に基材がポリマー材料を有する場合に、熱によるポリマー材料の劣化を抑制しつつ、シリコン粒子の焼結を達成するために好ましいことがある。

（照射雰囲気）
シリコン粒子を焼結するための光照射は、非酸化性雰囲気、例えば水素、希ガス、窒素、及びそれらの組合せからなる雰囲気において行うことが、シリコン粒子の酸化を防ぐために好ましい。ここで、希ガスとしては、特にアルゴン、ヘリウム、及びネオンを挙げることができる。なお、雰囲気が水素を含有することは、未焼結半導体シリコン膜のシリコン粒子の酸化を抑制するために好ましい。また、非酸化性雰囲気とするために、雰囲気の酸素含有率は、１体積％以下、０．５体積％以下、０．１体積％以下、又は０．０１体積％以下とすることができる。

《半導体積層体の製造方法−追加の工程（第２の半導体シリコン膜）》
また、半導体積層体を製造する本発明の方法は、下記の工程（ａ’）〜（ｃ’）を更に含むことができる：
（ａ’）第２の分散媒及び上記第２の分散媒中に分散している第２のシリコン粒子を含有する第２のシリコン粒子分散体を、工程（ｃ）において得られた上記半導体シリコン膜に塗布して、第２のシリコン粒子分散体膜を形成する工程、
（ｂ’）上記第２のシリコン粒子分散体膜を乾燥して、第２の未焼結半導体シリコン膜を形成する工程、及び
（ｃ’）上記第２の未焼結半導体シリコン膜に光を照射して、上記第２の未焼結半導体シリコン膜中の上記第２のシリコン粒子を焼結させ、それによって半導体シリコン膜を形成する工程。

このように工程（ａ’）〜（ｃ’）を更に含む本発明の方法では、半導体特性が更に優れた半導体シリコン膜を得ることができる。本発明は原理によって限定されるものではないが、これは、工程（ａ）〜（ｃ）によって得られた半導体シリコン膜の空隙を、工程（ａ’）及び（ｂ’）において塗布及び乾燥された第２のシリコン粒子分散体中のシリコン粒子が充填し、そして工程（ｃ’）においてこのシリコン粒子が焼結して半導体シリコン膜の一部となることによって、緻密な半導体シリコン膜が得られることによると考えられる。

なお、工程（ａ’）〜（ｃ’）の詳細及びそこで言及されている材料については、工程（ａ）〜（ｃ）に関する上記の記載をそれぞれ参照できる。

《半導体積層体の製造方法−追加の工程（ドーパント注入膜）》
また、半導体積層体を製造する本発明の方法は、下記の工程（ａ”）〜（ｃ”）を更に含むことができる：
（ａ”）第３の分散媒及び上記第３の分散媒中に分散している第３のシリコン粒子を含有する第３のシリコン粒子分散体を、工程（ｃ）又は（ｃ’）において得られた上記半導体シリコン膜の選択された領域に塗布して、第３のシリコン粒子分散体膜を形成する工程であって、上記第３のシリコン粒子が、ｐ型又はｎ型ドーパントによってドープされている工程、
（ｂ”）上記第３のシリコン粒子分散体膜を乾燥して、未焼結ドーパント注入膜を形成する工程、及び
（ｃ”）上記未焼結ドーパント注入膜に光を照射することによって、上記未焼結ドーパント注入膜中の上記第３のシリコン粒子を焼結させてドーパント注入膜を形成し、かつ上記半導体シリコン膜の選択された領域を、上記ｐ型又はｎ型ドーパントによってドープする工程。

このように工程（ａ”）〜（ｃ”）を更に含む本発明の方法では、フォトリソグラフィ工程を用いずに、選択された領域に拡散領域を形成することができる。

具体的には例えば、本発明の方法を用いて得られるセレクティブエミッタ型太陽電池（５００ａ）では、図４に示すように、ｎ型半導体層（１２、１２ａ）及びｐ型半導体層（１４、１４ａ）を有する半導体基板（１０）、半導体基板（１０）の受光面側の受光面側電極（２２）及び保護層（２４）、半導体基板（１０）の裏面側の裏面側電極（３２）及び保護層（３４）を有し、ｎ型半導体層（１２、１２ａ）のうちの電極（２２）に接触する領域（１２ａ）が、ドーパント注入膜（５２）に由来するｎ型ドーパントによって、ドーパント濃度を高められている。なお、本発明に関して、半導体基板（１０）は、半導体シリコン膜、特に複数のシリコン粒子が互いに焼結されて形成された半導体シリコン膜であってよい。また、ドーパント注入膜（５２）は、領域（１２ａ）にドーパント注入した後は除去されてもよい。

また例えば、本発明の方法を用いて得られるバックコンタクト型太陽電池（６００ａ）では、図５に示すように、ｎ型（又はｐ型）半導体からなる半導体基板（１０）、半導体基板（１０）の受光面側の保護層（２４）、半導体基板（１０）の裏面側の裏面側電極（２２、３２）及び保護層（３４）を有し、ｎ型半導体からなる半導体基板（１０）のうちの電極（２２、３２）に接触する領域（１２ａ、１４ａ）が、ドーパント注入膜（５２、６２）に由来するｎ型及びｐ型ドーパントによって、ドーパント濃度を高められている。なお、本発明に関して、半導体基板（１０）は、半導体シリコン膜、特に複数のシリコン粒子が互いに焼結されて形成された半導体シリコン膜であってよい。また、ドーパント注入膜（５２、６２）は、領域（１２ａ、１４ａ）にドーパント注入した後は除去されてもよい。

本発明の方法によって、セレクティブエミッタ型太陽電池（５００ａ）を作成する場合、例えば図６〜９で示すようにして作成することができる。

すなわち例えば、本発明の方法を用いて、セレクティブエミッタ型太陽電池（５００ａ）を作成する場合、ｎ型半導体層（１２）の特定の領域に、ｐ型又はｎ型ドーパントによってドープされている粒子を含有する分散体を適用し、これを乾燥して、未焼結ドーパント注入膜（５２ａ）とし（図３）、そしてこの未焼結ドーパント注入膜（５２ａ）に光照射（２００）を行うことによって、半導体層又は基板の特定の領域（１２ａ）を、ｐ型又はｎ型ドーパントによってドープすると共に、未焼結ドーパント注入膜を焼結させて、半導体層又は基板（１２）と一体化したドーパント注入膜（５２）とすることができる。また、その後、随意に、保護層（２４）を形成し（図８）、その上から電極（２２）を形成し、熱拡散によってこの電極がドーパント注入膜（５２）に達するようにすることができる。

また、例えば本発明の方法を用いて得られる電界効果トランジスタでは、図１２に示すように、基材（７２）、半導体シリコン膜である半導体層（７８）、ゲート絶縁膜（７３）、ゲート電極（７４）、ソース電極（７５）及びドレイン電極（７６）を有し、かつソース電極及びドレイン電極と半導体層とが接触する箇所において、半導体層（７８）が、ｎ型又はｐ型にドープされているドープ領域（７８ｂ）を有している。ここで、ドープ領域（７８ｂ）は、ドーパント注入膜（７８ａ）に由来するドーパントによって、ドーパント濃度を高められている。

本発明の方法を用いて、図１２で示される電界効果トランジスタを作製する場合、半導体層（７８）の特定の領域に、ドーパントによってドープされている粒子を含有する分散体を適用し、これを乾燥して、未焼結ドーパント注入膜とし、そしてこの未焼結ドーパント注入膜に光照射を行うことによって、半導体層の特定の領域を、ｎ型又はｐ型ドーパントによってドープすると共に、未焼結ドーパント注入膜を焼結させて、半導体層と一体化したドーパント注入膜（７８ａ）とすることができる。

なお、本発明の方法においては、ｐ型又はｎ型ドーパントによってドープされているシリコン粒子を用いて、ドーパント注入膜を形成するのと併せて、このシリコン粒子のドーパントとは異なる型のドーパントによってドープされている他のシリコン粒子を用いて、他の型のドーパント注入膜を形成することもできる。

ドーパントは、ｐ型又はｎ型ドーパントのいずれであってもよく、例えばホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、チタン（Ｔｉ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、又はそれらの組み合わせからなる群より選択される。

第３のシリコン粒子がドーピングされている程度は、ドーパント注入膜、及び真性半導体元素からなる半導体層又は基板における所望のドーパント濃度等に依存して決定することができる。具体的には例えば、第３のシリコン粒子は、ドーパントを、１×１０^１９ａｔｏｍｓ／ｃｍ^３以上、１×１０^２０ａｔｏｍｓ／ｃｍ^３以上、５×１０^２０ａｔｏｍｓ／ｃｍ^３以上、又は１×１０^２１ａｔｏｍｓ／ｃｍ^３以上含むことができる。

なお、工程（ａ”）〜（ｃ”）の詳細及びそこで言及されている材料については、工程（ａ）〜（ｃ）に関する上記の記載をそれぞれ参照できる。

《半導体積層体の製造方法−半導体シリコン膜》
本発明の方法によって製造された半導体積層体の半導体シリコン膜は、キャリア移動度が、例えば０．１ｃｍ^２／Ｖ・ｓ以上、０．５ｃｍ^２／Ｖ・ｓ以上、１．０ｃｍ^２／Ｖ・ｓ以上、２．０ｃｍ^２／Ｖ・ｓ以上、５．０ｃｍ^２／Ｖ・ｓ以上、又は１０．０ｃｍ^２／Ｖ・ｓ以上である。またこの半導体シリコン膜は、オン−オフ比が、例えば１０^２以上、１０^３以上、又は１０^４以上である。

《半導体デバイスの製造方法》
半導体デバイス、例えば電界効果トランジスタ（ＦＥＴ）又は太陽電池を製造する本発明の方法は、本発明の方法によって半導体積層体を作る工程を含む。例えば、電界効果トランジスタを製造する本発明の方法は更に、ゲート絶縁体を製造する工程、ソース及びドレイン電極を製造する工程等を含むことができる。また例えば、太陽電池を製造する本発明の方法は、本発明の方法によってＮ型及びＰ型半導体の少なくとも一方を製造する工程、集電電極を形成する工程等を含むことができる。

《本発明の半導体積層体及び半導体デバイス》
本発明の半導体積層体は、ポリマー材料を有する基材、及びこの基材上に積層されている半導体シリコン膜を有する。ここで、この半導体積層体では、半導体シリコン膜が、互いに焼結されている複数のシリコン粒子から作られており、且つ半導体シリコン膜のキャリア移動度が１．０ｃｍ^２／Ｖ・ｓ以上である。

このような半導体積層体は、半導体シリコン膜による有益な半導体特性を提供しつつも、基材としてポリマー材料を有する基材を用いることによって、可撓性、軽量性及び／又は低コスト性を有することができる。

このような半導体積層体は、半導体積層体を製造する本発明の方法によって製造することができる。

本発明の半導体デバイスは、本発明の半導体積層体を有する。本発明の半導体デバイスは例えば、電界効果トランジスタ、太陽電池等であってよい。

なお、本発明の半導体積層体及び半導体デバイスに関して、基材、シリコン粒子、キャリア移動度、オン−オフ比等については、半導体積層体を製造する本発明の方法に関する記載を参照することができる。

以下では、実施例１〜５において、図１に示すボトムゲート／ボトムコンタクト構造の電界効果トランジスタ（ＦＥＴ）を製造し、また実施例６〜８において、図２に示すボトムゲート／ボトムコンタクト構造の電界効果トランジスタ（ＦＥＴ）を製造した。

〈実施例１〉
（シリコン粒子分散体の調製）
シリコン粒子は、ＳｉＨ_４ガスを原料として、ＣＯ_２レーザーを用いたレーザー熱分解（ＬＰ：Ｌａｓｅｒ Ｐｙｒｏｌｙｓｉｓ）法により作製した。得られたシリコン粒子は、平均一次粒子径が約２０ｎｍであった。このシリコン粒子を、イソプロピルアルコール（ＩＰＡ）中に超音波分散させて、固形分濃度３ｗｔ％のシリコン粒子分散体を得た。

（基材の準備）
ＳｉＯ_２（１０００ｎｍ）付きリン（Ｐ）ドープシリコン基材（オプトスター社製、比抵抗０．００５Ωｃｍ以下）を、アセトン及びイソプロピルアルコール中で各５分間ずつ超音波洗浄し、そして３０分間にわたって紫外線（ＵＶ）−オゾン洗浄して、清浄化された基材を準備した。

その後、抵抗加熱式の真空蒸着装置を用いて、基材に銀を真空蒸着して、ＦＥＴのためのソース電極及びドレイン電極（チャネル長５０μｍ及びチャネル幅１．５ｍｍ）を形成した。

（シリコン粒子分散体の塗布）
シリコン粒子分散体を基材上に数滴滴下し、５００ｒｐｍで５秒間にわたって、そして４０００ｒｐｍで１０秒間にわたって、スピンコートすることにより、基材にシリコン粒子分散体を塗布した。

（シリコン粒子分散体の乾燥）
シリコン粒子分散体が塗布された基材を、７０℃のホットプレート上で乾燥させることによって、シリコン粒子分散体中の分散媒であるイソプロピルアルコールを除去し、それによってシリコン粒子（平均一次粒子径約２０ｎｍ）を含む未焼結シリコン粒子膜（膜厚３００ｎｍ）を形成した。

（光照射）
次に、この未焼結シリコン粒子膜に対して、レーザー光照射装置（Ｑｕａｎｔｒｏｎｉｘ社製、商品名Ｏｓｐｒｅｙ ３５５−２−０）を用いてＹＶＯ_４レーザー（波長３５５ｎｍ）を照射して、未焼結シリコン粒子膜中のシリコン粒子を焼結し、それによって図１に示すＦＥＴを作製した。

（評価）
作製されたＦＥＴの電気的特性評価を、半導体特性評価装置（ＫＥＩＴＨＬＥＹ社製、商品名２６３６Ａ型２ｃｈシステムソースメータ）を用いて行った。銀のソース及びドレイン電極間に１０〜５０Ｖ程度の一定電圧を印加した状態で、ゲートであるリン（Ｐ）ドープシリコン基材に−５０〜５０Ｖの可変電圧を印加して、ソース及びドレイン電極間に流れる電流（ドレイン電流）のゲート電圧に対する応答性を調べた。このＦＥＴの電気的特性評価の結果を表１に示す。

〈実施例２〉
シリコン粒子分散体の固形分濃度を１ｗｔ％とし、それによって未焼結シリコン膜の厚さを１００ｎｍにしたこと、及び光照射を以下のように行なったこと以外は実施例１と同様にして、図１に示すＦＥＴを作製した。このＦＥＴの電気的特性評価の結果を表１に示す。

（光照射）
この実施例で使用したＹＶＯ_４レーザー（波長３５５ｎｍ）は、断面が幅７２μｍ及び長さ１３０μｍの楕円形であり、それを基材上で走査させることにより、アルゴン雰囲気においてシリコン粒子を焼結した。レーザー光照射条件は、照射エネルギー７５ｍＪ／（ｃｍ^２・ｓｈｏｔ）、ショット数３３回、及び１ショットあたりの照射時間３０ナノ秒とした。

〈実施例３〉
光照射の際の照射エネルギーを１０５ｍＪ／（ｃｍ^２・ｓｈｏｔ）にしたこと以外は実施例２と同様にして、図１に示すＦＥＴを作製した。このＦＥＴの電気的特性評価の結果を表１に示す。

〈実施例４〉
光照射の際の照射エネルギーを１０４ｍＪ／（ｃｍ^２・ｓｈｏｔ）にしたこと、及び光照射後の半導体シリコン膜を下記のようにして更に処理したこと以外は実施例２と同様にして、図１に示すＦＥＴを作製した。このＦＥＴの電気的特性評価の結果を表１に示す。

（光照射後の半導体シリコン膜の更なる処理）
光照射の後の半導体シリコン膜上に、固形分濃度１ｗｔ％のシリコン粒子分散体を数滴滴下し、５００ｒｐｍで５秒間にわたって、そして４０００ｒｐｍで１０秒間にわたってスピンコートして、シリコン粒子分散体を塗布した。その後、シリコン粒子分散体を、７０℃のホットプレートで乾燥させ、再度、１０４ｍＪ／（ｃｍ^２・ｓｈｏｔ）の照射エネルギーで光照射を行った。

〈実施例５〉
光照射を行なう雰囲気を水素（Ｈ_２）を約２％含有する窒素（Ｎ_２）雰囲気としたこと、照射エネルギーを１０４ｍＪ／（ｃｍ^２・ｓｈｏｔ）にしたこと以外は実施例２と同様にして、図１に示すＦＥＴを作製した。このＦＥＴの電気的特性評価の結果を表１に示す。

〈実施例６〉
（シリコン粒子分散体の調製）
固形分濃度を１ｗｔ％としたこと以外は実施例１と同様にして、シリコン粒子分散体を得た。

（基材の準備）
インジウム亜鉛酸化物（ＩＺＯ）電極付き耐熱性ポリカーボネート基材（帝人株式会社製、ＳＳ１２０−Ｂ３０、ガラス転移温度：２１５℃）を、３０分間にわたって紫外線（ＵＶ）−オゾン洗浄して、清浄化された基材を準備した。

その後、この基材上に、ＦＥＴのゲート絶縁膜となるメチルシルセスキオキサン（ＭＳＱ）膜を作製した。具体的には、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）中にＭＳＱが溶解した固形分濃度３０ｗｔ％の溶液（Ｈｏｎｅｙｗｅｌｌ社製、商品名ＰＴＳ Ｒ−６）を、ＩＺＯ電極付きポリカーボネート基材に数滴滴下し、５００ｒｐｍで５秒間にわたって、そして３２００ｒｐｍで２０秒間にわたってスピンコートし、そしてその後で、炉中で８０℃で５分間にわたって、そして大気中で１８０℃で３０分間にわたって加熱及び乾燥して、ＭＳＱ膜を得た。ＭＳＱ膜の膜厚は８００ｎｍであった。

その後、実施例１と同様にして、基材に銀を真空蒸着して、ＦＥＴのためのソース電極及びドレイン電極を形成した。

（シリコン粒子分散体の塗布及び乾燥）
実施例１と同様にして、基材にシリコン粒子分散体を塗布し、そして乾燥した。ただし、この実施例では、得られた未焼結シリコン粒子膜の膜厚は１００ｎｍであった。

（光照射）
次に、実施例１と同様にして、光照射を行って、図２に示すＦＥＴを作製した。

ただし、ここで、照射したＹＶＯ_４レーザーは、断面が幅７２μｍ及び長さ１３０μｍの楕円形であり、それを基材上で走査させることにより、アルゴン雰囲気中においてシリコン粒子を焼結した。レーザー光照射条件は、照射エネルギー７５ｍＪ／（ｃｍ^２・ｓｈｏｔ）、ショット数３３回であり、及び１ショットあたりの照射時間３０ナノ秒とした。

（評価）
このＦＥＴの電気的特性評価の結果を表１に示す。

〈実施例７〉
光照射の際の照射エネルギーを８９ｍＪ／（ｃｍ^２・ｓｈｏｔ）にしたこと以外は実施例６と同様にして、図２に示すＦＥＴを作製した。このＦＥＴの電気的特性評価の結果を表１に示す。

〈実施例８〉
光照射の際の照射エネルギーを１０４ｍＪ／（ｃｍ^２・ｓｈｏｔ）にしたこと以外は実施例６と同様にして、図２に示すＦＥＴを作製した。このＦＥＴの電気的特性評価の結果を表１に示す。

〈参考例９〉
（シリコン粒子分散体の調製）
シリコン粒子の平均一次粒子径が約７ｎｍであること、シリコン粒子分散体の固形分濃度が２．７ｗｔ％であること以外は実施例１と同様にして、シリコン粒子分散体を調製した。

（基材の準備）
基材としては実施例６と同様に、ＩＺＯ電極付きポリカーボネート基材上にＭＳＱ膜（膜厚８００ｎｍ）を積層したものを用いた。

（シリコン粒子分散体の塗布及び乾燥）
実施例１と同様にして、基材にシリコン粒子分散体を塗布し、そして乾燥した。未焼結シリコン粒子膜の膜厚は３００ｎｍであった。

（光照射）
照射エネルギーが１４０ｍＪ／（ｃｍ^２・Ｓｈｏｔ）であること、ショット数２０回であること以外は実施例１と同様にして、ＹＶＯ_４レーザー照射を行って、半導体シリコン膜を得た。

（リンドープシリコン層の形成）
得られた半導体シリコン膜上に、固形分濃度２．６ｗｔ％のリン（Ｐ）でドープされたシリコン粒子の分散体を数滴滴下し、実施例１と同様に塗布及び乾燥を行って、リンドープシリコン粒子からなる未焼結シリコン粒子膜を得た。得られた未焼結シリコン粒子膜の厚さは２５０ｎｍであった。

その後、ソース電極及びドレイン電極を配置する予定の領域を、照射エネルギー１２０ｍＪ／（ｃｍ^２・ｓｈｏｔ）及びショット数２０回の条件で光照射した。

その後、前記光照射を行った領域に、抵抗加熱式の真空蒸着装置を用いて、銀を真空蒸着して、ソース電極およびドレイン電極（チャネル長１２０μ及びチャネル幅１．５ｍｍ）を形成した。

このようにして得られたリンドープシリコン層は、薄膜トランジスタのソース電極及びドレイン電極と半導体シリコン層との間のコンタクトを容易にするために有益である。
得られたＦＥＴを図３に示す。このＦＥＴの電気的特性評価の結果を表１に示す。

１１０、１２０、１３０ 半導体積層体
１１２ リン（Ｐ）ドープシリコン基材
１１４ 酸化ケイ素（ＳｉＯ_２）ゲート絶縁膜
１１５、１１６、１２５、１２６ 銀（Ａｇ）のソース電極及びドレイン電極
１１８、１２８ 半導体シリコン膜
１２２ ポリカーボネート（ＰＣ）基材
１２３ 酸化インジウム亜鉛（ＩＺＯ）ゲート電極
１２４ メチルシルセスキオキサン（ＭＳＱ）ゲート絶縁膜
１２８ 半導体シリコン膜
１２８ａ ドーパント注入膜
１２８ｂ 半導体シリコン膜のドープ領域
１０ 半導体基板
１２、１２ａ ｎ型半導体層
１４、１４ａ ｐ型半導体層
２２ 受光面側電極
２４ 保護層
３２ 裏面側電極
３４ 保護層
５２ ドーパント注入膜
５２ａ 未焼結ドーパント注入膜
６２ ドーパント注入膜
７２ 基材
７３ ゲート絶縁膜
７４ ゲート電極
７５ ソース電極
７６ ドレイン電極
７８ 半導体層
７８ａ ドーパント注入膜
７８ｂ ドープ領域
５００ 従来のセレクティブエミッタ型太陽電池
６００ 従来のバックコンタクト型太陽電池
５００ａ 本発明のセレクティブエミッタ型太陽電池
６００ａ 本発明のバックコンタクト型太陽電池
７００ 従来の電界効果トランジスタ
７００ａ 本発明の電界効果トランジスタ

Claims (24)

1. （ａ）分散媒及び前記分散媒中に分散しているシリコン粒子を含有するシリコン粒子分散体を、基材上に塗布して、シリコン粒子分散体膜を形成する工程、
   （ｂ）前記シリコン粒子分散体膜を乾燥して、未焼結半導体シリコン膜を形成する工程、及び
   （ｃ）前記未焼結半導体シリコン膜に光を照射して、前記未焼結半導体シリコン膜中の前記シリコン粒子を焼結させ、それによって半導体シリコン膜を形成する工程、
   を含み、
   前記基材が、ポリマー材料を有し、
   前記シリコン粒子の平均一次粒子径が５０ｎｍ以下であり、
   前記半導体シリコン膜のキャリア移動度が０．１ｃｍ^２／Ｖ・ｓ以上であり、かつ
   前記シリコン粒子分散体がシラン化合物を含有していない、
   基材及び前記基材上に積層されている半導体シリコン膜を有する半導体積層体の製造方法。
2. 前記基材が、表面に導電成膜を付与されたポリマー材料からなる基材である、請求項１に記載の方法。
3. 前記ポリマー材料のガラス転移温度が、３００℃以下である、請求項１又は２に記載の方法。
4. 前記シリコン粒子の平均一次粒子径が３０ｎｍ以下である、請求項１〜３のいずれか一項に記載の方法。
5. （ａ’）第２の分散媒及び前記第２の分散媒中に分散している第２のシリコン粒子を含有する第２のシリコン粒子分散体を、工程（ｃ）において得られた前記半導体シリコン膜に塗布して、第２のシリコン粒子分散体膜を形成する工程、
   （ｂ’）前記第２のシリコン粒子分散体膜を乾燥して、第２の未焼結半導体シリコン膜を形成する工程、及び
   （ｃ’）前記第２の未焼結半導体シリコン膜に光を照射して、前記第２の未焼結半導体シリコン膜中の前記第２のシリコン粒子を焼結させ、それによって半導体シリコン膜を形成する工程、
   を更に含む、請求項１〜４のいずれか一項に記載の方法。
6. （ａ”）第３の分散媒及び前記第３の分散媒中に分散している第３のシリコン粒子を含有する第３のシリコン粒子分散体を、工程（ｃ）又は（ｃ’）において得られた前記半導体シリコン膜の選択された領域に塗布して、第３のシリコン粒子分散体膜を形成する工程であって、前記第３のシリコン粒子が、ｐ型又はｎ型ドーパントによってドープされている工程、
   （ｂ”）前記第３のシリコン粒子分散体膜を乾燥して、未焼結ドーパント注入膜を形成する工程、及び
   （ｃ”）前記未焼結ドーパント注入膜に光を照射することによって、前記未焼結ドーパント注入膜中の前記第３のシリコン粒子を焼結させてドーパント注入膜を形成し、かつ前記半導体シリコン膜の選択された領域を、前記ｐ型又はｎ型ドーパントによってドープする工程、
   を更に含む、請求項１〜５のいずれか一項に記載の方法。
7. 前記ドーパントが、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｉ、Ｐ、Ａｓ、Ｓｂ、又はそれらの組み合わせからなる群より選択される、請求項６に記載の方法。
8. 前記粒子が、前記ドーパントを１×１０^２０ａｔｏｍｓ／ｃｍ^３以上含む、請求項６又は７に記載の方法。
9. 前記ドーパント注入膜上に、電極を形成することを更に含む、請求項６〜８のいずれか一項に記載の方法。
10. 最終的に得られる前記半導体シリコン膜のキャリア移動度が、１．０ｃｍ^２／Ｖ・ｓ以上である、請求項１〜９のいずれか一項に記載の方法。
11. 最終的に得られる前記半導体シリコン膜のオン−オフ比が、１０^２以上である、請求項１〜１０のいずれか一項に記載の方法。
12. 前記シリコン粒子が、レーザー熱分解法によって得られたシリコン粒子である、請求項１〜１１のいずれか一項に記載の方法。
13. 前記未焼結半導体シリコン膜が、５０〜２０００ｎｍの厚さを有する、請求項１〜１２のいずれか一項に記載の方法。
14. 前記光照射をパルス状の光を用いて行い、且つ前記パルス状の光の照射エネルギーが、１５ｍＪ／（ｃｍ^２・ｓｈｏｔ）〜２５０ｍＪ／（ｃｍ^２・ｓｈｏｔ）である、請求項１〜１３のいずれか一項に記載の方法。
15. 前記光照射をパルス状の光を用いて行い、且つ前記パルス状の光の照射回数が、５〜１００回である、請求項１〜１４のいずれか一項に記載の方法。
16. 前記光照射をパルス状の光を用いて行い、且つ前記パルス状の光の照射時間が、２００ナノ秒／ｓｈｏｔ以下である、請求項１〜１５のいずれか一項に記載の方法。
17. 前記光照射を、レーザーを用いて行なう、請求項１〜１６のいずれか一項に記載の方法。
18. 前記レーザーの波長が６００ｎｍ以下である、請求項１７に記載の方法。
19. 前記光照射を非酸化性雰囲気下で行なう、請求項１〜１８のいずれか一項に記載の方法。
20. 請求項１〜１９のいずれか一項に記載の方法によって半導体積層体を作ることを含む、半導体デバイスの製造方法。
21. 基材及び前記基材上に積層されている半導体シリコン膜を有する半導体積層体であって、
    前記基材が、ポリマー材料を有し、
    前記半導体シリコン膜が、互いに焼結されている複数のシリコン粒子から作られており、
    前記シリコン粒子の平均一次粒子径が５０ｎｍ以下であり、且つ
    前記半導体シリコン膜のキャリア移動度が、１．０ｃｍ^２／Ｖ・ｓ以上である、
    半導体積層体（前記シリコン粒子同士が、シラン化合物に由来するシリコンであって前記シリコン粒子を構成していないシリコンで連結されている場合を除く）。
22. 前記半導体シリコン膜上に、互いに焼結されている複数のシリコン粒子から作られているドーパント注入膜を更に有する、請求項２１に記載の半導体積層体。
23. 基材、前記基材上に積層されている半導体シリコン膜、及び前記半導体シリコン膜上に積層されているドーパント注入膜を有する半導体積層体であって、
    前記基材が、ポリマー材料を有し、
    前記半導体シリコン膜が、互いに焼結されている複数のシリコン粒子から作られており、
    前記シリコン粒子の平均一次粒子径が５０ｎｍ以下であり、
    前記半導体シリコン膜のキャリア移動度が、１．０ｃｍ^２／Ｖ・ｓ以上であり、且つ
    前記ドーパント注入膜が、互いに焼結されている複数のシリコン粒子から作られている、
    半導体積層体（前記シリコン粒子同士が、シラン化合物に由来するシリコンであって前記シリコン粒子を構成していないシリコンで連結されている場合を除く）。
24. 請求項２１〜２３のいずれか一項に記載の半導体積層体を有する、半導体デバイス。

Images