KR20220045900A - 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치 - Google Patents

실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치 Download PDF

Info

Publication number
KR20220045900A
KR20220045900A KR1020210128172A KR20210128172A KR20220045900A KR 20220045900 A KR20220045900 A KR 20220045900A KR 1020210128172 A KR1020210128172 A KR 1020210128172A KR 20210128172 A KR20210128172 A KR 20210128172A KR 20220045900 A KR20220045900 A KR 20220045900A
Authority
KR
South Korea
Prior art keywords
reaction chamber
silicon
precursor
plasma
substrate
Prior art date
Application number
KR1020210128172A
Other languages
English (en)
Inventor
저청 리우
빌자미 포어
토미 파아보 타이넬
위 쉬
미코 루오호
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20220045900A publication Critical patent/KR20220045900A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

본 발명은 갭을 포함하는 기판 상에 실리콘 함유 물질을 증착하는 방법에 관한 것이다. 본 발명의 방법은 반응 챔버 내에 기판을 제공하고 기판 상에 탄소를 포함하는 억제층을 증착하고 기판 상에 실리콘 함유 물질을 증착하는 단계를 포함한다. 억제층을 증착하는 단계는 반응 챔버 내에 탄소를 함유하는 탄소 전구체를 공급하고 반응 챔버 내에 제1 플라즈마를 공급하여 탄소 전구체로부터 제1 반응 종들을 형성하여 기판 상에 억제층을 형성한다. 억제층은 바람직하게는 상기 갭의 상부에 인접하여 증착된다. 본 발명은 또한 구조체를 형성하는 방법, 디바이스를 제조하는 방법 및 반도체 공정 장치에도 관련된다.

Description

실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치{Deposition method and an apparatus for depositing a silicon-containing material}
본 개시는 일반적으로 전자 소자를 제조하기 적합한 방법 및 장치에 관한 것이다. 보다 구체적으로, 본 개시는 기판 상에 실리콘 함유 재료를 증착하고, 상기 방법을 사용하여 형성된 전자 소자 및 구조체의 제조 중에 실리콘 함유 재료로 갭을 충진하기 위한 방법 및 장치에 관한 것이다.
집적 회로와 같은 전자 소자를 제조하는 중에 재료의 막 또는 층은 기판의 표면 상에 증착된다. 제조 공정 동안에 오목부, 트렌치와 같은 갭, 또는 핀과 같은 상승된 부분 사이의 공간이 형성될 수 있다. 종종, 갭은 원하는 소자 기능을 달성하기 위해 특정 재료로 충진될 필요가 있다. 오목부를 충진하는 경우에, 통상적인 막의 증착 공정은 공동의 형성을 포함하는 단점이 있을 수 있다. 이러한 공동은, 소자 분리뿐만 아니라 집적 회로의 전반적인 구조적 무결성을 손상시킬 수 있다. 새로운 소자 아키텍처가, 열적 부담뿐만 아니라 갭의 종횡비, 간격 및 형상에 대한 더욱 엄격한 요건을 요구함에 따라, 유전체 갭필 프로세스를 지속적으로 개선해야 한다.
갭을 충진하기 위해 종래의 플라즈마 강화 화학 기상 증착과 같은 종래의 기술을 사용하면, 막 품질(예, 비교적 높은 (예를 들어, 습식) 에칭 속도), 이음매 형성, 및/또는 공동 형성이 불량하게 생성될 수 있다. 오목부 내의 증착된 재료 내에 형성되는 이음매 및 공동은, 여러 가지 측면에서 문제가 될 수 있다. 예를 들어, 얕은 트렌치 단리(STI)에 사용되는 오목부에 증착된 재료 내에 형성된 이음매 및/또는 공동은 원하지 않는 기생 전류를 생성할 수 있다. 또한, 공동 및 이음매는 후속 공정 중에, 예컨대 화학 기계 연마 및 에칭 중에 문제를 일으킬 수 있다.
공동 형성은 갭 깊이를 감소시키고/감소시키거나 갭 측벽을 점점 가늘게 함으로써 완화될 수 있어서, 오목부의 개구는 오목부의 하단보다 상단에서 더 넓을 수 있다. 그러나, 이러한 해결책은 소자 격리의 효과를 감소시킬 수 있고/있거나 소자 치수를 감소시킬 필요성과 호환되지 않을 수 있다.
최근 플라즈마 강화 원자층 증착(PEALD) 기술은, 오목부 내에 재료를 더욱 등각성 있게 증착하도록 개발되었다. 그러나, PEALD를 사용하여 갭 충진하는 기술은, 특히 고 품질의 유전체 재료, 예컨대 0.5% 희석된 HF 용액에서 비교적 낮은(예, 약 4.5 nm/분 미만의) 습식 에칭 속도(예, 약 1.8의 습식 에칭 속도 비율)를 나타내는 실리콘 산화물을 이용해 고 종횡비(예, 15 또는 심지어 30 초과의 종횡비) 갭을 충진하는 것을 제공하는 기술은, 현재까지 도전 과제였다. 또한, 요각형 갭(오목부 하부 영역에서의 오목부 직경보다 더 작을 수 있는 개구 직경을 갖는 오목부)을 충진하는 것은, 통상적인 PEALD 기술을 사용하면 어려운 것으로 판명되었다. 따라서, 갭을 충진하기 위한 개선된 방법 및 장치가 바람직하다.
본 발명의 내용은 개념의 선택을 단순화된 형태로 도입할 수 있으며, 이는 이하에서 더욱 상세히 설명될 수 있다. 본 발명의 내용은 청구된 요지의 주된 특징 또는 본질적인 특징을 필수적으로 구분하려는 의도가 아니며 청구된 요지의 범주를 제한하기 위해 사용하려는 의도 또한 아니다.
양호한 단차 커버리지 및 저점도 유전체 재료를 갖는 등각성 공정은, 과거에 갭필 문제에 대한 해결책을 제공하였지만, 이상적인 갭필 공정은 갭의 바닥으로부터 상향식으로 막 성장을 생성함으로써 후속 평탄화 단계를 필요로 하지 않고 갭을 충진한다. 본 개시에서, 증착 공정은 갭의 상단 부근에서 성장이 억제되도록 변형되며, 이는 갭 내에서 더 빠르고/빠르거나 바람직한 성장을 초래할 수 있다.
본 개시의 구현예는, 갭을 포함한 기판 상에 실리콘 함유 재료를 증착하는 방법, 갭을 충진하는 방법, 반도체 소자를 형성하는 방법에 관한 것이다. 또한, 본 개시의 구현예는 반도체 처리 장치에 관한 것이다. 본 개시에 따른 방법 및 장치의 구현예는, 유전체 재료와 같이 원하는 재료로 고 종횡비 갭을 충진하는 데 적합할 수 있다. 이하에서 더욱 상세히 설명되는 바와 같이, 예시적인 방법은 갭의 하단 영역에 비해 갭의 상단 영역에서 재료의 증착을 초기에 억제하여 갭의 충진을 용이하게 할 수 있다. 일부 구현예에서, 갭의 충진은 이음매가 없을 수 있다. 본 개시의 예시는, 하부 및/또는 둘러싸는 재료의 산화를 감소시킬 수 있는 재료의 저온 증착을 허용할 수 있다. 추가적으로, 고 품질의 증착 재료는, 증착된 재료의 후처리 어닐링 없이 갭 내에 형성될 수 있고, 이는 오목부 충진 재료의 품질을 개선하기 위해 종종 달리 수행된다.
본 개시의 추가 이해를 제공하고 본 명세서의 일부를 구성하기 위해 포함된 첨부 도면은 예시적인 구현예를 도시하며, 설명과 함께 본 개시의 원리를 설명하는 데 도움이 된다. 도면 중,
도 1은 본 개시에 따른 방법의 구현예를 도시한다.
도 2는 본 개시에 따라 충진되는 갭의 구현예를 나타낸다.
도 3은 본 개시에 따른 장치의 개략도이다.
도면의 요소는 간략하고 명료하게 도시되어 있으며, 반드시 축적대로 도시되지 않았다. 예를 들어, 본 개시에서 예시된 구현예의 이해를 돕기 위해 도면 중 일부 구성 요소의 치수는 다른 구성 요소에 비해 과장될 수 있다.
아래에 제공된 방법, 구조, 소자 및 장치의 예시적인 구현예의 설명은 단지 예시적인 것이고, 예시의 목적으로만 의도된 것이다. 다음의 설명은 본 개시의 범주 또는 청구범위를 제한하려는 것이 아니다. 또한, 특징부를 기술한 다수 구현예를 인용하는 것이 추가적인 특징부를 갖는 다른 구현예 또는 명시된 특징부의 다른 조합을 포함한 다른 구현예를 배제하고자 함이 아니다. 예를 들어, 다양한 구현예가 예시적인 구현예로서 제시되고, 종속된 청구범위에 인용될 수 있다.
당업자는 본 발명이 구체적으로 개시된 구현예 및/또는 본 발명의 용도 및 이들의 명백한 변형물 및 균등물을 넘어 확장된다는 것을 이해할 것이다. 따라서, 개시된 발명의 범주는 후술되는 구체적인 개시된 구현예에 의해 제한되지 않는 것으로 의도된다. 달리 언급되지 않는 한, 예시적인 구현예 또는 이의 구성 요소는 조합될 수 있거나 서로 분리되어 적용될 수 있다.
본 개시에서, 변수의 임의의 두 수치가 상기 변수의 실행 가능한 범위를 구성할 수 있고, 표시된 임의의 범위는 끝점을 포함하거나 배제할 수 있다. 추가적으로, 지시된 변수의 임의의 값은 ("약"으로 표시되는지의 여부에 관계없이) 정확한 값 또는 대략적인 값을 지칭할 수 있고 등가를 포함할 수 있으며, 평균, 중간, 대표, 다수 등을 지칭할 수 있다.
본 개시의 예시적인 구현예는 기판 표면 상의 갭, 예컨대 트렌치, 비아, 및/또는 핀 사이의 영역을 충진하기 위해 사용될 수 있다. 특정 예로서, 메모리 및/또는 논리 회로와 같은 전자 소자의 제조에 있어서 얕은 트렌치 격리(STI) 응용에 예시적인 방법을 사용할 수 있다. 예를 들어, 실리콘 함유 재료가 실리콘 산화물을 포함하거나, 이로 필수적으로 구성되거나, 이로 구성되는 구현예에서, 본 개시에 따른 현재 방법, 구조 및 소자는 메모리 및 로직용 PMD 갭필 및/또는 3D NAND 및/또는 매설된 파워 레일 산화물 갭필용 고 종횡비 갭필에 사용될 수 있다. 예를 들어, 실리콘 함유 재료가 실리콘 질화물을 포함하거나, 이로 필수적으로 구성되거나, 이로 구성되는 구현예에서, 본 개시에 따른 현재 방법, 구조 및 소자는 DRAM용 SNC 갭필, SAC 갭필 및 포크시트 트랜지스터용 갭필에 사용될 수 있다.
일 양태에서, 실리콘 함유 재료로 갭을 충진하는 방법이 개시된다. 상기 방법은, 반응 챔버 내에 갭을 갖는 기판을 제공하는 단계, 탄소를 포함한 탄소 전구체를 반응 챔버 내에 공급하는 단계, 및 제1 플라즈마를 반응 챔버 내에 공급하여 탄소 전구체로부터 제1 반응성 종을 형성하는 단계를 포함한다. 따라서, 탄소 함유 억제층은 갭의 상단 부근에 형성된다. 또한, 상기 방법에서, 실리콘 함유 재료를 기판 상에 증착하기 위해 제1 전구체가 반응 챔버 내에 공급되고, 갭의 상단 부근에서의 증착은 억제층에 의해 적어도 부분적으로 억제된다.
갭의 상단 부근은 갭의 내측 및 외측으로 연장되는 영역이다. 본원에서, 갭의 상단은 갭 개구의 영역 및 갭을 둘러싸는 기판의 표면을 의미한다. 갭의 상단은, 기판의 완전한 최상 표면인 것으로 간주될 수 있다. 따라서, 억제층은, 갭의 내측 및 갭 내로의 일부 길이를 제외하고는, 기판 표면의 실질적으로 모든 다른 부분에 형성될 수 있다. 억제층이 갭 내에서 연장될 수 있는 깊이는, 사용된 공정 조건에 따라 달라지며, 특정 응용에 따라 조절될 수 있다.
따라서, 갭을 포함한 기판 상에 실리콘 함유 재료를 증착하는 방법이 개시된다. 실리콘 함유 재료는 주로 갭 내에 증착될 수 있고, 보다 적은 정도로 기판의 상단 표면 상에 증착될 수 있다. 실리콘 함유 재료는 실질적으로 갭 내에만 증착될 수 있다. 일부 구현예에서, 실리콘 함유 재료는 갭 내에만 증착될 수 있다.
실리콘 함유 재료는 실질적으로 실리콘 산화물, 예컨대 SiO2만을 포함할 수 있다. 일부 구현예에서, 실리콘 함유 재료는 실리콘 산화물로 필수적으로 구성되거나, 이로 이루어질 수 있다. 실리콘 함유 재료는, 붕소 도핑된 실리콘 산화물, 인 도핑된 실리콘 산화물, 실리콘, 폴리실리콘, 실리콘 탄화물, 및 실리콘 질화물을 포함할 수 있다. 일부 구현예에서, 실리콘 함유 재료는 실질적으로 실리콘 질화물만을 포함할 수 있다. 일부 구현예에서, 실리콘 함유 재료는 실리콘 질화물로 필수적으로 구성되거나, 이로 이루어질 수 있다.
따라서, 상기 방법은 반응 챔버 내에 갭을 갖는 기판을 제공하는 단계, 기판 상에 탄소 함유 억제층을 증착하는 단계, 및 갭 내에 실리콘 함유 재료를 증착하는 단계를 포함한다. 상기 방법에서, 탄소 함유 억제층은, 탄소를 포함한 탄소 전구체를 반응 챔버 내에 공급하고, 제1 플라즈마를 반응 챔버 내에 공급하여 탄소 전구체로부터 제1 반응성 종을 형성함으로써, 형성된다. 제1 플라즈마를 형성하기 위해 플라즈마 반응물이 사용된다.
억제층은 갭의 상단 부근에 증착된다. 억제층은 기판의 상단 표면을 따라 연장될 수 있다. 따라서, 갭의 상단으로부터 이격되는 갭의 내부는, 억제층이 없는 유일한 표면일 수 있다. 기판의 상단 표면 전부는 실질적으로 억제층을 함유할 수 있다. 따라서, 억제층이 갭의 상단 부근에 증착되는 것은 갭 내에서 증착이 일어나는 것을 의미한다.
본 개시에 따른 실리콘 함유 재료를 증착하는 방법은, 반응 챔버 내에 기판을 제공하는 단계를 포함한다. 즉, 기판은 증착 조건이 제어될 수 있는 공간 내로 유입된다. 반응 챔버는, 집적 회로의 형성에 있어 다양하게 상이한 공정이 수행되는 클러스터 툴의 일부일 수 있다. 일부 구현예에서, 반응 챔버는 유동형 반응기, 예컨대 교차 유동 반응기일 수 있다. 일부 구현예에 따라, 반응 챔버는 샤워헤드 반응기일 수 있다. 일부 구현예에 따라, 반응 챔버는 공간 분할형 반응기일 수 있다. 일부 구현예에서, 반응 챔버는 단일 웨이퍼 ALD 반응기일 수 있다. 일부 구현예에서, 반응 챔버는 고용량 제조 단일 웨이퍼 ALD 반응기일 수 있다. 일부 구현예에서, 반응 챔버는 다수의 기판을 동시에 제조하기 위한 배치식 반응기일 수 있다.
다른 양태에서, 구조체를 형성하는 방법이 개시된다. 상기 방법은, 갭을 포함하는 기판을 반응 챔버 내에 제공함으로써 실리콘 함유 재료로 갭을 충진하는 단계, 기판 상에 탄소 함유 억제층을 증착하는 단계, 및 기판 상에 실리콘 함유 재료를 증착하는 단계를 포함한다. 상기 방법에서, 탄소 함유 억제층은, 탄소를 포함한 탄소 전구체를 반응 챔버 내에 공급하고, 제1 플라즈마를 반응 챔버 내에 공급하여 탄소 전구체로부터 제1 반응성 종을 형성함으로써 형성되며, 여기서 억제층은 갭의 상단 부근에 증착된다. 본 개시의 양태는, 본원에 설명된 방법에 따라 형성된 구조체이다.
또 다른 양태에서, 반도체 소자를 형성하는 방법이 개시된다. 본 개시에 따른 반도체 소자를 형성하는 방법은, 갭을 포함하는 기판을 반응 챔버 내에 제공하고, 기판 상에 탄소 함유 억제층을 증착하고, 기판 상에 실리콘 함유 재료를 증착함으로써, 실리콘 함유 재료로 갭을 충진하는 단계를 포함한다. 상기 방법에서, 탄소 함유 억제층은, 탄소를 포함한 탄소 전구체를 반응 챔버 내에 공급하고, 제1 플라즈마를 반응 챔버 내에 공급하여 탄소 전구체로부터 제1 반응성 종을 형성함으로써 형성되며, 여기서 억제층은 갭의 상단 부근에 증착된다. 본 개시의 양태는, 본원에 설명된 방법에 따라 형성된 소자이다.
본원에서 사용되는 바와 같이, 용어 기판은, 형성하기 위해 사용될 수 있는, 또는 그 위에 소자, 회로, 또는 재료층이 형성될 수 있는, 임의의 하부 재료 또는 재료들을 지칭할 수 있다. 기판은, 실리콘(예, 단결정 실리콘)과 같은 벌크 재료를 포함하거나 벌크 재료의 위에 놓이는 하나 이상의 층을 포함할 수 있다. 또한, 기판은, 기판의 층의 적어도 일부 내에 또는 그 위에 형성된 다양한 토폴로지, 예컨대 오목부, 라인, 상승부 사이의 트렌치 또는 공간, 예컨대 핀 등을 포함한 갭을 포함할 수 있다. 기판은 질화물, 예를 들어 TiN, 산화물, 절연 재료, 유전체 재료, 전도성 재료, 금속, 예컨대 텅스텐, 루테늄, 몰리브덴, 또는 구리, 또는 금속성 재료, 결정질 재료, 에피택셜, 헤테로에피택셜, 및/또는 단결정 재료를 포함할 수 있다. 본 개시의 일부 구현예에서, 기판은 실리콘을 포함한다. 기판은 실리콘 이외에, 전술한 바와 같은 다른 재료를 포함할 수 있다. 다른 재료는 층을 형성할 수 있다.
본 개시의 갭은 기판 내부 또는 위에 있다. 이는, 기판 표면의 일부 영역을 다른 영역보다 낮게 하는 기판의 표면 토폴로지의 변화를 의미하도록 의도된다. 따라서, 갭은 기판 표면의 일부가 기판 표면의 대부분에 비해 더 낮은 토폴로지를 포함한다. 이들은 트렌치, 비아, 오목부, 계곡 형상, 틈새 등을 포함한다. 또한, 기판 표면의 대부분이 상방으로 돌출하여 상승된 특징부 사이의 영역이 또한 갭을 형성한다. 따라서, 인접한 핀 사이의 공간은 갭으로 간주된다.
갭은, 테이퍼가 지거나 경사가 진 벽을 가질 수 있어서, 갭의 직경을 상단을 향해 또는 갭의 하단을 향해 좁힐 수 있다. 테이퍼가 지거나 경사가 지면, 갭 개구가 갭 하단보다 더 큰 표면적을 갖도록 할 수 있다. 대안적으로, 테이퍼가 지면, 갭 개구가 갭 하단보다 더 작은 표면적을 갖도록 할 수 있다. 특히, 갭 하단보다 작은 표면적을 갖는 갭은, 공동 형성 없이 충진하는 것이 어려울 수 있다.
일부 구현예에서, 갭의 폭은 약 3 nm 내지 약 400 nm일 수 있다. 예를 들어, 갭의 폭은 약 4 nm 내지 약 300 nm, 약 5 nm 내지 약 100 nm, 약 10 nm 내지 약 50 nm, 또는 약 20 nm일 수 있다. 일부 구현예에서, 갭의 폭은 약 100 nm 내지 약 400 nm, 예컨대 약 150 nm, 200 nm, 250 nm, 300 nm 또는 350 nm일 수 있다. 다른 구현예에서, 갭의 폭은 약 3 nm 내지 약 50 nm, 예컨대 약 3 nm 내지 약 10 nm, 약 3 nm 내지 약 20 nm, 또는 약 3 nm 내지 약 30 nm, 또는 약 3 nm 내지 약 40 nm일 수 있다. 예시로서, 갭의 폭은 약 4 nm, 약 5 nm, 약 6 nm, 약 8 nm 또는 약 12 nm, 약 15 nm, 약 18 nm, 약 25 nm 또는 약 35 nm일 수 있다.
일부 구현예에서, 갭의 깊이는 약 50 nm 내지 약 7 μm, 또는 약 10 μm이다. 갭의 깊이가 마이크로미터 범위에 있을 수 있는 응용 예시는 VNADN 응용, 또는 구멍이 적층체를 통해 식각되는 다른 상황을 포함할 수 있다. 이러한 식각은 하나 이상의, 예컨대 두 단계로 이루어질 수 있다. 예를 들어, 갭의 깊이는 약 50 nm 내지 약 4 μm, 약 50 nm 내지 약 2 μm, 약 50 nm 내지 약 1 μm 또는 약 50 nm 내지 약 500 nm일 수 있다. 추가 예시에서, 갭의 깊이는 약 50 nm 내지 약 200 nm, 약 50 nm 내지 약 200 nm, 또는 약 200 nm 내지 약 7 μm, 약 200 nm 내지 약 5 μm, 약 200 nm 내지 약 3 μm, 약 200 nm 내지 약 1 μm, 또는 약 200 nm 내지 약 500 nm일 수 있다.
일부 구현예에서, 갭의 폭 대 깊이 종횡비는 대략 1:0.5 내지 1:250이다. 특정 구현예에서, 갭의 폭 대 깊이 종횡비는 대략 1:1 내지 1:200, 대략 1:1 내지 1:100, 대략 1:0.5 내지 1:50, 예컨대 1:2, 1:3, 1:5, 1:8, 1:10, 1:20, 1:50, 또는 1:150이다.
본 개시에서 증착이란, 화학 기상 증착(CVD), 플라즈마 강화 CVD(PECVD), 물리적 기상 증착(PVD), 원자층 증착(ALD) 또는 플라즈마 강화 ALD(PEALD)를 사용하여 기판 상에 재료를 증착하는 것을 의미한다. 일부 구현예에서, 본 개시에 따른 탄소 함유 억제제는 PECVD를 사용하여 증착된다. 일부 구현예에서, 실리콘 함유 재료는 ALD를 사용하여 증착된다. 일부 구현예에서, 실리콘 함유 재료는 PEALD를 사용하여 증착된다.
CVD 공정은 일반적으로 둘 이상의 반응물 사이에 기상 반응을 포함할 수 있다. 상기 반응물은 반응 공간 또는 기판에 동시에 제공되거나, 부분적으로 제공되거나, 완전히 분리된 펄스(주기적 CVD)일 수 있다. 기판 및/또는 반응 챔버는 가열되어 기체 반응물 사이의 반응을 촉진할 수 있다. PECVD 공정은, 기판 표면에 대한 반응성 및/또는 화학 흡착을 증가시키기 위해 플라즈마에 노출되는 단 하나의 반응물을 포함할 수 있다. 일부 구현예에서, 원하는 두께를 갖는 층이 증착될 때까지 반응물(들)과 가능한 플라즈마가 제공된다.
본원에서 사용되는 바와 같이, ALD는 기상 증착 공정을 지칭할 수 있고, 여기서 증착 사이클은, 예컨대 복수의 연속 증착 사이클이 수행된다. ALD는, 전구체 화학물질의 제어된 자기-제한 표면 반응을 통상 기반으로 한다. 기상 반응은 반응 챔버 내에 교대 순차적으로 전구체를 제공함으로써 방지된다. 일반적으로, 각각의 사이클 중에 제1 전구체는 증착 표면(예, 이전 ALD 사이클로부터 이전에 증착된 재료 또는 다른 재료를 포함할 수 있는 기판 표면)에 화학 흡착되고, 추가적인 제1 전구체와 쉽게 반응하지 않는 단층 또는 서브 단층을 형성한다. 그 후, 일부 경우에서, 제2 전구체 또는 반응 가스는 후속해서 반응 챔버에 도입시켜 증착 표면 상에서 화학 흡착된 전구체를 원하는 재료로 전환시키는 데 사용한다. 기상 반응물은, 예를 들어 반응물 펄스 사이에 과잉의 반응물 및/또는 반응 부산물을 반응 챔버로부터 제거함으로써 반응 챔버에서 서로 분리된다. 이는 배기 단계를 통해서 및/또는 비활성 가스 펄스 또는 퍼지에 의해 달성될 수 있다. 일부 구현예에서, 기판은 불활성 가스와 같은 퍼지 가스와 접촉한다. 예를 들어, 기판은 반응 펄스 사이에 퍼지 가스와 접촉하여 과량의 반응물 및 반응 부산물을 제거할 수 있다.
일부 구현예에서 각각의 반응은 자기 제어적이며, 단일층 성장에 의한 단일층이 달성된다. 이들은 "실제 ALD" 반응으로 지칭될 수 있다. 이러한 일부 구현예에서, 제1 전구체는 자기 제어 방식으로 기판 표면에 흡착될 수 있다. 이어서, 제2 전구체가 흡착된 제1 전구체와 반응하여 기판 상에 재료의 단일층 이하로 형성할 것이다.
추가로, 본원에서 사용된 용어 원자층 증착은 전구체(들)/반응 가스(들), 및 퍼지(예, 불활성 캐리어) 가스(들)의 교번 펄스로 수행되는 경우, 화학 기상 원자층 증착, 원자층 에피택시(ALE), 분자 빔 에피택시(MBE), 가스 공급원 MBE, 또는 유기금속 MBE, 및 화학적 빔 에피택시와 같은 관련 용어들에 의해 지정된 공정을 포함하는 것을 또한 의미할 수 있다.
본 개시에서, 탄소 함유 억제층은 기판의 표면 상에 증착된다. 억제층은 기판의 최상단 영역 상에, 그리고 그 부근에 증착된다. 억제층은 갭 내로 하향 연장될 수 있다. 갭에서의 증착 깊이는, 플라즈마 전력과 같은 공정 조건을 통해 영향을 받을 수 있다. 억제층의 특성은 공정 조건을 통해 영향을 받을 수 있다. 당업자는 원하는 결과를 얻기 위해 공정 조건을 선택할 때 기판의 토폴로지를 고려할 수 있다. 일부 구현예에서, 갭의 하단에 억제층의 증착은 실질적으로 없다.
본 개시에서, 억제층은, 탄소를 포함한 탄소 전구체를 반응 챔버 내에 공급하고, 제1 플라즈마를 반응 챔버 내에 공급하여 탄소 전구체로부터 제1 반응성 종을 형성함으로써, 형성된다. 탄소 전구체는, 반응 챔버 내에 제1 플라즈마를 공급하는 것과 동시에 반응 챔버 내에 공급될 수 있다. 따라서, 일부 구현예에서, 탄소 전구체를 반응 챔버 내에 공급하는 단계는, 제1 플라즈마를 반응 챔버 내에 공급하는 단계와 적어도 부분적으로 중첩된다. 일부 구현예에서, 탄소 전구체를 반응 챔버 내에 공급하는 단계는, 제1 플라즈마를 반응 챔버 내에 공급하는 단계와 적어도 부분적으로 분리된다. 일부 구현예에서, 탄소 전구체를 반응 챔버 내에 제공하는 단계는, 제1 플라즈마가 켜지기 전에(즉, 제1 플라즈마를 제공하는 단계가 시작되기 전에) 시작된다. 일부 구현예에서, 탄소 전구체를 반응 챔버 내에 제공하는 단계는, 플라즈마가 꺼질 때 동시에 종료된다. 일부 구현예에서, 탄소 전구체가 반응 챔버 내에 제공되기 전에, 제1 플라즈마의 생성이 개시된다. 이러한 구현예에서, 제1 플라즈마 및 제2 플라즈마는 동일할 수 있고, 탄소 전구체가 반응 챔버 내에 제공되기 전에 생성된 제1 플라즈마는, 이전의 증착 사이클 동안에 반응 챔버 내에 제공된 제1 전구체에 대한 제2 플라즈마로서 기능할 수 있다. 일부 구현예에서, 탄소 전구체를 반응 챔버 내에 공급하는 단계는, 제1 플라즈마를 반응 챔버 내에 공급하는 단계와 동시에 일어난다. 일부 구현예에서, 탄소 전구체를 반응 챔버 내에 공급하는 단계는, 제1 플라즈마를 반응 챔버 내에 공급하는 단계와 실질적으로 완전히 또는 완전하게 분리된다. 탄소 전구체는, 반응 챔버 내에 제1 플라즈마를 공급하는 것과 부분적으로 동시에 반응 챔버 내에 공급될 수 있다.
일부 구현예에서, 제1 플라즈마를 생성하는 아르곤 및/또는 수소와 같은 가스가 반응 챔버 내에 연속적으로 제공된다. 일부 구현예에서, 실리콘 함유 재료가 질소(예컨대 SiN, SiCN)를 포함하는 경우에, 질소 가스는 반응 챔버 내에 연속적으로 제공될 수 있다. 일부 구현예에서, 탄소 전구체는 반응 챔버 내에 연속적으로 제공될 수 있다. 이러한 구현예에서, 탄소 전구체는 제1 전구체와 우선적으로 반응하지 않는다. 전술한 연속 흐름 구현예는, 공정 처리량을 개선하는 이점을 가질 수 있다.
반응 챔버는, 탄소 전구체를 공급한 이후에 그리고 플라즈마를 공급하기 이전에, 및/또는 플라즈마를 공급한 이후에 그리고 탄소 전구체를 공급하기 이전에, 퍼지될 수 있다. 반응 챔버를 퍼지하는 동안에, 과량의 전구체(들) 및 반응 부산물은(있는 경우), 반응 챔버 및/또는 기판 표면으로부터 제거될 수 있다. 예를 들어, 펌프 시스템에 의해 생성된 퍼지 가스 펄스 및/또는 진공이 반응 챔버를 퍼지하는 데 사용될 수 있다. 퍼지 가스는, 제한 없이 임의의 불활성 가스, 예컨대 아르곤(Ar), 질소(N2) 및/또는 헬륨(He)일 수 있다. 반응 챔버 및/또는 기판 표면을 퍼지하는 동안의 퍼지 가스의 유량은, 약 500 sccm 내지 약 4500 sccm, 또는 약 2000 sccm 내지 약 4000 sccm 범위일 수 있다.
일부 구현예에서, 탄소 전구체는 반응 챔버에 연속적으로 공급될 수 있는 반면, 제1 플라즈마는 펄스로 반응 챔버 내에 공급될 수 있다. 플라즈마에 대한 펄스 시간은 0.2초 내지 3초, 예를 들어 0.5초, 0.7초, 1초, 1.3초, 1.5초, 2초 또는 2.5초일 수 있다. 플라즈마 펄스 사이의 퍼지 시간은 0.1초 내지 2초, 예를 들어 0.2초, 0.3초, 0.5초, 0.7초, 1초 또는 1.5초일 수 있다. 대안적으로 또는 추가적으로, 제1 플라즈마는 반응 챔버에 연속적으로 공급될 수 있는 반면에, 탄소 전구체는 펄스로 반응 챔버 내에 공급될 수 있다. 탄소 전구체에 대한 펄스 시간은 0.1초 내지 2.5초, 예를 들어 0.2초, 0.3초, 0.5초, 1초, 1.5초 또는 2초일 수 있다. 탄소 전구체 펄스 사이에 0.1초 내지 2초, 예를 들어 0.2초, 0.3초, 0.5초, 0.7초, 1초 또는 1.5초의 퍼지 시간이 있을 수 있다. 일부 구현예에서, 탄소 전구체 및 제1 플라즈마 둘 모두는 펄스로 공급된다. 하나 이상의 탄소 전구체 펄스 후, 하나 이상의 제1 플라즈마 펄스가 인가될 수 있다.
제1 플라즈마 및 탄소 전구체는 반응 챔버 내에 교대로 공급될 수 있다. 일부 구현예에서, 탄소 전구체를 공급하고/공급하거나 제1 플라즈마를 공급하는 단계는, 적어도 2회, 예컨대 적어도 3회, 적어도 5회 또는 적어도 10회 수행된다. 일부 구현예에서, 탄소 전구체의 흐름은 연속적이고, 제1 플라즈마는 두 개 이상의 펄스로 반응 챔버 내에 공급된다. 예를 들어, 플라즈마 펄스의 횟수는, 실리콘 함유 재료가 증착되기 전에 3회, 5회 또는 10회일 수 있다. 일부 구현예에서, 탄소 전구체를 반응 챔버 내에 공급하는 단계는, 제1 플라즈마를 반응 챔버 내에 공급하는 단계와 적어도 부분적으로 분리된다. 일부 구현예에서, 탄소 전구체를 반응 챔버 내에 공급하는 단계와 제1 플라즈마를 반응 챔버 내에 공급하는 단계 사이에 중첩은 없다.
본원에서 사용되는 바와 같이, 용어 막 또는 층은 본원에 개시된 방법에 의해 증착된 재료와 같이 임의의 연속적인 또는 비연속적인 증착 및 재료를 지칭할 수 있다. 예를 들어, 막 또는 층은 이차원 재료, 삼차원 재료, 나노입자 또는 심지어는 부분 또는 전체 분자층 또는 부분 또는 전체 원자층 또는 원자 및/또는 분자 클러스터를 포함할 수 있다. 막 또는 층은 핀홀을 갖는 재료 또는 층을 포함할 수 있고, 이는 적어도 부분적으로 연속적일 수 있다. 일부 구현예에서, 억제층은 연속적일 수 있다. 일부 구현예에서, 억제층은 실질적으로 연속적일 수 있다. 일부 구현예에서, 기판의 상단에서 억제층의 두께는 대략 0.1 nm 내지 10 nm일 수 있다. 예를 들어, 억제층의 두께는 0.5 nm 내지 8 nm, 또는 0.2 nm 내지 8 nm, 또는 1 nm 내지 8 nm, 또는 0.5 nm 내지 5 nm일 수 있다. 억제층의 두께는 기판의 상이한 영역에서 다를 수 있다. 예를 들어, 기판의 상단 표면 상의 억제층은 갭에서보다 두꺼울 수 있다. 억제층의 두께는 갭의 하단을 향해 점진적으로 감소할 수 있다. 예를 들어, 억제층은 갭의 하단으로부터 없을 수 있는 반면에, 억제층의 두께는, 예를 들어 기판의 상단 표면에서 1 nm, 3 nm, 5 nm, 7 nm 또는 9 nm일 수 있다.
일부 구현예에서, 억제층은 실질적으로 기판의 상단 표면 상에만 증착된다. 일부 구현예에서, 억제층은 갭 내로 연장된다. 일부 구현예에서, 억제층은 최대 갭 깊이의 절반까지, 또는 최대 갭 깊이의 1/3까지 갭 내로 연장된다. 일부 구현예에서, 억제층은 적어도 5 nm, 또는 적어도 10 nm, 또는 적어도 50 nm까지 갭 내로 연장된다. 일부 구현예에서, 억제층은 적어도 100 nm, 또는 적어도 250 nm, 또는 적어도 300 nm 또는 적어도 500 nm까지 갭 내로 연장될 수 있다. 일부 구현예에서, 억제층은 실질적으로 갭의 전체 깊이를 따라 갭 내로 연장된다.
일부 구현예에서, 탄소 전구체는 탄화수소를 포함한다. 일부 구현예에서, 탄소 전구체는 실질적으로 단지 하나 이상의 탄화수소를 포함한다. 일부 구현예에서, 탄소 전구체는 둘 이상의 화합물을 포함한다. 탄소 전구체는 화합물의 이성질체의 혼합물을 포함할 수 있다.
탄화수소는 1개 내지 10개의 탄소 원자를 포함할 수 있고, 탄화수소는 2개 내지 8개의 탄소 원자를 포함할 수 있거나, 탄화수소는 1개 내지 5개의 탄소 원자, 예컨대 3개 또는 4개의 탄소 원자를 포함할 수 있다. 탄화수소는 6개 내지 10개의 탄소 원자, 예컨대 7개 또는 9개의 탄소 원자를 포함할 수 있다. 탄화수소는 더 많은 탄소 원자, 예컨대 10 내지 20개의 탄소 원자, 예를 들어 11, 12, 14 또는 16개의 탄소 원자를 포함할 수 있다.
탄화수소는 지방족 또는 방향족일 수 있다. 탄화수소는 포화 또는 불포화, 선형 또는 분지형, 환형 또는 비순환형일 수 있다. 일부 구현예에서, 탄화수소는 미치환 탄화수소이며, 즉 탄소 및 수소만을 포함한다. 일부 구현예에서, 탄화수소는 치환 또는 관능화 탄화수소이다. 예를 들어, 탄화수소는 염소화 탄화수소, 플루오르화 탄화수소, 브롬화 탄화수소, 또는 요오드화 탄화수소와 같은 할로겐화 탄화수소일 수 있다. 탄화수소는 하이드록실화 탄화수소, 알코올, 또는 카르복시산일 수 있다. 탄화수소는 에스테르, 케톤 또는 알데히드일 수 있다. 탄화수소는 아민 또는 이민을 포함할 수 있다.
일부 구현예에서, 탄소 전구체는 메탄, 에탄, 프로판, 부탄, 펜탄, 헥산, 헵탄, 옥탄, 아세틸렌, 벤젠, 톨루엔, 에틸렌디아민(EDA), 디에틸아민(DEA), 터트-부틸아민(TBA), 또는 이의 유도체 중 하나 이상을 포함한다.
본 개시에서, 탄소 함유 억제층은, 탄소 전구체를 반응 챔버 내에 공급하고 이를 플라즈마와 접촉시킴으로써 형성될 수 있다. 플라즈마는 제1 반응성 종을 탄소 전구체로부터 형성할 수 있다. 제1 반응성 종은 기판의 표면 상에 증착될 수 있다. 기판의 표면 상에 증착된 제1 반응성 종은 억제층을 형성할 수 있다. 일부 구현예에서, 제1 플라즈마는 질소(N2) 플라즈마, 아르곤(Ar) 플라즈마, 헬륨(He) 플라즈마, 네온(Ne) 플라즈마, 크립톤(Kr) 플라즈마, 및 크세논(Xe) 플라즈마 및 이들의 임의의 조합으로 이루어진 군으로부터 선택된다. 일부 구현예에서, 제1 플라즈마는 산소를 포함할 수 있다. 일부 구현예에서, 제1 반응성 종은 직접식 플라즈마를 사용하여 형성되거나, 제1 반응성 종은 원격식 플라즈마를 사용하여 형성된다.
일부 구현예에서, 제1 플라즈마는 제1 무선 주파수(RF) 전력으로 가스의 기상 이온화에 의해 생성된다. 일부 구현예에서, 제1 RF 전력은 20 W 내지 2 kW이다. 예를 들어, 제1 RF 전력은 50 W, 100 W, 200 W, 400 W, 500 W, 700 W, 1 kW, 1.4 kW 또는 1.8 kW일 수 있다.
억제층의 증착 동안에 RF 플라즈마 발생기의 전력을 조절하는 단계는, 억제층의 커버리지 및/또는 억제층이 갭 내로 얼마나 깊이 도달하는지에 영향을 미칠 수 있다. 본 발명을 임의의 특정 이론으로 제한하지 않는다면, 더 높은 RF 전력은 실리콘 함유 재료 증착의 억제를 갭 내에서 더 효과적이고 더 깊게 초래할 수 있다. 따라서, 응용에 따라, 더 낮은 RF 전력은 더 빠른 갭 충진, 및 표면 토폴로지의 상단에 더 두꺼운 실리콘 함유 재료 증착을 초래할 수 있는 반면, 더 높은 RF 전력은, 종횡비가 높고 표면 토폴로지의 상단 상의 실리콘 함유 재료의 성장을 피할 필요가 있는 경우에 선택될 수 있다.
일부 구현예에서, 방법은 불활성 가스를 반응 챔버에 제공하는 단계를 추가로 포함한다. 불활성 가스는, 기판 상에 재료를 증착하기 이전 및 이후에 기판용 보호성 분위기를 제공하기 위해 사용될 수 있다. 불활성 가스는, 예를 들어 전구체(들) 및/또는 반응 부산물의 반응 챔버를 퍼지하는 데 사용될 수 있다. 불활성 가스는, 전구체(들) 및/또는 전구체의 흐름을 조절하는 데 사용될 수 있다. 따라서, 반응 챔버에서의 전구체 농도 및 체류 시간이 조절될 수 있다. 이러한 가스는 캐리어 가스로 불릴 수 있다. 일부 구현예에서, 방법은 캐리어 가스를 반응 챔버에 제공하는 단계를 포함한다. 용어 불활성 가스(캐리어 가스 포함)는 화학 반응에 참여하지 않고/않거나 상당한 정도로 증착 재료의 일부가 되지 않는 가스를 지칭할 수 있다. 예시적인 불활성 가스는 He 및 Ar 및 이들의 임의의 조합을 포함한다. 일부 경우에, 질소 및/또는 수소는 불활성 가스일 수 있다. 그러나, 일부 구현예에서, 불활성 가스로서 사용되는 것 외에도, 질소 가스는 실리콘 함유 재료, 예컨대 실리콘 질화물을 증착하기 위한 플라즈마를 생성하는 데 사용될 수 있다. 일부 구현예에서, 제1 플라즈마는 캐리어 가스로부터 적어도 부분적으로 생성된다. 일부 구현예에서, 제1 플라즈마는 캐리어 가스로부터 실질적으로 생성된다. 일부 구현예에서, 캐리어 가스는 Ar이고, 제1 플라즈마를 생성하는 데 사용된다. 일부 구현예에서, 제1 플라즈마는 캐리어 가스 이외의 가스로부터 생성된다.
일부 구현예에서, 제1 플라즈마 밀도는 기판의 소정의 영역에서 실리콘 함유 재료의 증착을 최적화하도록 조정된다. 플라즈마 밀도는, 억제층이 증착되는 갭 내로의 깊이를 조절하도록 조정될 수 있다. 다른 공정 변수가 동일하거나 유사한 상태로 유지되는 경우에, 더 높은 플라즈마 밀도로, 억제층은 더 낮은 플라즈마 밀도를 갖는 경우보다 갭 내에 더 깊게 증착될 수 있다.
일부 구현예에서, 상기 방법은 대략 75°C 내지 550°C의 온도에서 수행된다. 상기 방법은 450°C 이하, 또는 400°C 이하, 또는 350°C 이하, 또는 250°C 이하의 온도에서 수행될 수 있다. 일부 구현예에서, 온도는 반응 챔버의 온도 또는 서셉터의 온도로서 표시될 수 있다. 대안적으로, 일부 구현예에서, 온도는 기판의 온도로서 또는 반응 챔버 내에 공급된 가스(들)의 온도로서 표시될 수 있다. 본 개시에 따른 방법의 상이한 단계는 상이한 온도에서 수행될 수 있다.
일부 구현예에서, 억제층은 실리콘 함유 재료와 동일한 온도에서 증착된다. 일부 구현예에서, 억제층은 실리콘 함유 재료와 상이한 온도에서 증착된다. 일부 구현예에서, 억제층은 실리콘 함유 재료보다 낮은 온도에서 증착된다. 일부 구현예에서, 억제층은 실리콘 함유 재료보다 높은 온도에서 증착된다.
일부 구현예에서, 탄소 전구체 및/또는 제1 플라즈마를 공급하는 동안에 반응 챔버의 압력은 100 토르 미만, 또는 50 토르 미만, 또는 10 토르 미만, 또는 1 토르 미만, 또는 0.5 토르 미만 또는 0.1 토르 미만이다.
적어도 일부 억제층이 기판 상에 증착되었을 경우에, 실리콘 함유 재료가 기판 상에 증착된다. 일부 구현예에서, 실리콘 함유 재료의 증착은, 억제층을 포함하지 않는 기판에서보다 억제층을 포함하는 기판에서 더 느리다. 억제층 상의 실리콘 함유 재료의 성장은, 예를 들어 억제층을 함유하지 않는 기판에서보다 두 배 내지 천 배 더 느릴 수 있다. 예를 들어, 실리콘 함유 재료의 성장은, 억제층을 포함하지 않는 기판 상에서보다 억제층을 포함하는 기판 상에서 3배, 4배, 5배, 10배, 20배, 50배 또는 100배 더 느릴 수 있다. 일부 구현예에서, 억제층을 포함한 기판 상의 실리콘 함유 재료의 증착은, 억제층을 포함하지 않는 기판 상에서보다 이백 배 또는 오백 배 더 느리다. 일부 구현예에서, 억제층을 포함한 기판 상의 실리콘 함유 재료의 성장은 감지할 수 없다.
일부 구현예에서, 기판의 상단 표면 상의 실리콘 함유 재료의 성장은, 상기 갭의 하단에서보다 적어도 두 배 더 느리다. 일부 구현예에서, 기판의 상단 표면 상의 실리콘 함유 재료의 성장은, 상기 갭의 하단에서보다 적어도 다섯 배 더 느리다. 일부 구현예에서, 기판의 상단 표면 상의 실리콘 함유 재료의 성장은, 상기 갭의 하단에서보다 적어도 열 배 더 느리다. 일부 구현예에서, 기판의 상단 표면 상의 실리콘 함유 재료의 성장은, 상기 갭의 하단에서보다 적어도 오십 배 더 느리다. 일부 구현예에서, 억제층을 포함한 기판 상의 실리콘 함유 재료의 성장은 감지할 수 없다.
일부 구현예에서, 기판의 상단 표면 상의 실리콘 함유 재료의 두께는 갭에서보다 더 작다. 일부 구현예에서, 기판의 상단 표면 상의 실리콘 함유 재료의 두께는 갭에서보다 적어도 두 배 더 작다. 일부 구현예에서, 기판의 상단 표면 상의 실리콘 함유 재료의 두께는 갭에서보다 적어도 다섯 배 더 작다. 일부 구현예에서, 기판의 상단 표면 상의 실리콘 함유 재료의 두께는 갭에서보다 적어도 열 배 더 작다. 일부 구현예에서, 기판의 상단 표면 상의 실리콘 함유 재료는 감지할 수 없다.
일부 구현예에서, 기판 상에 실리콘 함유 재료를 증착하는 단계는 순환 공정을 포함한다. 일부 구현예에서, 상기 실리콘 함유 재료의 증착은 원자층 증착(ALD) 공정, 플라즈마 강화 ALD(PEALD) 공정, 화학 기상 증착(CVD) 공정 또는 플라즈마 강화 화학 기상 증착(PECVD) 공정에 의해 수행된다. 일부 구현예에서, 실리콘 함유 재료는 층을 형성할 수 있다.
일부 구현예에서, 실리콘 함유 재료는 기판 내의 갭을 실질적으로 충진한다. 일부 구현예에서, 갭은 이음매가 없이 충진될 수 있다.
일부 구현예에서, 기판 상에 실리콘 함유 재료를 증착하는 단계는, 제1 전구체를 반응 챔버 내에 공급하는 단계, 및 제1 전구체와 반응하는 제2 전구체를 반응 챔버 내에 공급하여 실리콘 함유 재료를 형성하는 단계를 포함한다. 일부 구현예에서, 실리콘 함유 재료는 이산화실리콘(SiO2)과 같은 실리콘 산화물을 포함한다.
일부 구현예에서, 제1 전구체는 실리콘 함유 전구체이다. 일부 구현예에서, 제1 전구체는 실란, 아미노실란, 요오드실란, 실록산 아민, 실라잔 아민 및 실리콘 할로겐화물 또는 이들의 조합 중 하나 이상을 포함한다. 일부 구현예에서, 제1 전구체는 DIPAS, SiH3N(iPr)2, TSA, (SiH3)3N, DSO, (SiH3)2, DSMA, (SiH3)2NMe, DSEA, (SiH3)2Net, DSIPA, (SiH3)2N(iPr), DSTBA, (SiH3)2N(tBu), DEAS, SiH3NEt2, DTBAS, SiH3N(tBu)2, BDEAS, SiH2(NEt2)2, BDMAS, SiH2(NMe2)2, BTBAS, SiH2(NHtBu)2, BITS, SiH2(NHSiMe3)2, TEOS, Si(OEt)4, SiCl4, HCD, Si2Cl6, 3DMAS, SiH(N(Me)2)3, BEMAS, SiH2[N(Et)(Me)]2, AHEAD, Si2(NHEt)6, TEAS, Si(NHEt)4, Si3H8 , DCS, SiH2Cl2, SiHI3, SiH2I2 또는 이들의 조합 중 적어도 하나를 포함한다. 특정 예시로서, 제1 전구체는 N,N,N',N'-테트라에틸 실란디아민과 같은 실란디아민이거나 이를 포함할 수 있다.
일부 구현예에서, 제2 전구체는 산소를 포함한다. 이러한 구현예에서, 실리콘 함유 재료는 실리콘 산화물일 수 있다. 일부 구현예에서, 제2 전구체는 산소 분자(O2), 물, 과산화수소, 및 오존 중 하나 이상을 포함한다.
일부 구현예에서, 제2 전구체는 질소를 포함한다. 이러한 구현예에서, 실리콘 함유 재료는 실리콘 질화물일 수 있다. 이러한 구현예에서, 제2 전구체는 히드라진(N2H4), N2, 아르곤-질소(Ar/N2), 질소-수소(N2/H2), 아르곤-질소-수소(Ar/N2/H2) 또는 NH3 중 하나 이상을 포함할 수 있다.
일부 구현예에서, 제2 전구체는 플라즈마를 포함한다. 이러한 제2 전구체는 제2 플라즈마로 지칭될 수 있다. 일부 구현예에서, 제2 플라즈마는 질소(N2) 플라즈마, 아르곤(Ar) 플라즈마, 헬륨(He) 플라즈마, 네온(Ne) 플라즈마, 크립톤(Kr) 플라즈마, 및 크세논(Xe) 플라즈마 및 이들의 임의의 조합으로 이루어진 군으로부터 선택된다. 일부 구현예에서, 플라즈마는 산소를 포함할 수 있다. 제1 플라즈마 및 제2 플라즈마는 동일한 조성물을 가질 수 있다. 제1 플라즈마 및 제2 플라즈마는 상이한 조성을 가질 수 있다.
제2 플라즈마는 제2 RF 전력으로 가스의 기상 이온화에 의해 생성될 수 있다. 일부 구현예에서, 제2 RF 전력은 100 W 내지 2 kW이다. 예를 들어, 제2 RF 전력은 200 W, 400 W, 500 W, 700 W, 1 kW, 1.4 kW 또는 1.8 kW일 수 있다. 제1 RF 전력과 제2 RF 전력은 동일할 수 있다. 제1 RF 전력과 제2 RF 전력은 상이할 수 있다. 제1 플라즈마 및 제2 플라즈마 둘 모두는, 억제층의 증착 및/또는 갭필을 조절하기 위해 RF 전력을 변화시킴으로써 생성될 수 있다.
일부 구현예에서, 제2 전구체는 억제층을 적어도 부분적으로 제거한다. 억제층의 제거는 실질적으로 완료될 수 있다. 제2 전구체가 플라즈마를 포함하는 경우에, 제2 RF 전력의 조절은 억제층의 제거를 조절하기 위해 사용될 수 있다. 본 개시를 임의의 특정 이론으로 제한하지 않는다면, 억제층의 제거는, 억제층을 포함한 기판 상에 증착되었을 수 있는 제1 전구체를 또한 제거할 수 있다. 탄화수소를 포함한 탄소 전구체의 사용은, 억제층이 기판 상에 최소 불순물만을 남기는 이점을 가질 수 있다.
일부 구현예에서, 억제층의 증착 및/또는 실리콘 함유 재료의 증착은 적어도 두 번 수행된다. 억제층은 실리콘 함유 재료가 증착되기 전에 1회, 2회 이상, 예컨대 3회, 5회 또는 10회 증착될 수 있다. 실리콘 함유 재료는 억제층이 증착되기 전에 1회, 2회 이상, 예컨대 3회, 5회 또는 10회 증착될 수 있다.
일부 구현예에서, 실리콘 함유 재료가 증착되는 시간에 대한 억제층을 증착하는 비율은 1:1 내지 1:20, 1:1 내지 1:10, 1:1 내지 1:5, 또는 1:1 내지 1:3으로 변한다. 일부 구현예에서, 실리콘 함유 재료가 증착되는 시간에 대한 억제층을 증착하는 비율은 20:1 내지 1:1 또는 10:1 내지 1:1 또는 5:1 내지 1:1 또는 3:1 내지 1:1로 변한다. 즉, 비율이 1:2인 경우, 억제층은 실리콘 함유 재료를 증착하는 두 사이클마다 한 번씩 증착된다. 비율이 2:1인 경우, 억제층은 실리콘 함유 재료를 증착하는 매 사이클마다 두 번씩 증착된다. 일부 구현예에서, 억제층의 증착 및/또는 실리콘 함유 재료의 증착은 교번한다. 증착 억제층과 실리콘 함유 물질 간의 비율은, 예를 들어 실리콘 함유 물질의 증착 동안에 억제층이 제거자인지 여부와 어느 정도까지인지에 따라 달라질 수 있다. 억제층이 충분히 큰 정도로 제거되는 경우에, 억제층이 더 적은 정도로 제거되는 경우보다 더 빈번하게 재증착될 수 있다. 본 개시를 임의의 특정 이론으로 제한하지 않는다면, 사용된 전구체 및 다른 증착 파라미터는 공정 동안 억제층의 제거에 영향을 미칠 수 있다.
억제제의 증착 및 실리콘 함유 재료의 증착을 포함하는 사이클은, 마스터 사이클로 지칭될 수 있다. 증착 공정은 상이한 파라미터, 예컨대 억제제의 펄스 길이, 제1 및/또는 제2 전구체, 플라즈마 온 시간, 가스 유량 등의 마스터 사이클을 포함할 수 있다. 마스터 사이클은, 탄소 전구체를 반응 챔버 내에 한 번 제공하는 단계, 제1 전구체를 반응 챔버 내에 한 번 제공하는 단계, 및 제2 전구체를 반응 챔버 내에 한 번 제공하는 단계를 포함할 수 있다. 마스터 사이클은 탄소 전구체, 제1 전구체 및 제2 전구체 중 하나 이상을 반응 챔버 내에 한 번 이상 제공하는 단계를 포함할 수 있다. 예를 들어, 탄소 전구체 및 제1 플라즈마가 반응 챔버 내에 여러 번 제공될 수 있고, 그 후 제1 전구체 및 제2 전구체가 반응 챔버 내에 한 번 제공된다. 예를 들어, 탄소 전구체 및 제1 플라즈마는, 제1 전구체를 반응 챔버 내에 제공하기 이전에 1회 내지 약 200회 반응 챔버 내에 제공될 수 있다. 일부 구현예에서, 탄소 전구체 및 제1 플라즈마는, 제1 전구체를 반응 챔버 내에 제공하기 이전에 2 내지 약 200회, 또는 2 내지 약 100회, 또는 약 5 내지 약 100회 반응 챔버 내에 제공된다. 일부 구현예에서, 탄소 전구체 및 제1 플라즈마는, 제1 전구체를 반응 챔버 내에 제공하기 이전에 약 5 내지 약 50회, 또는 2 내지 약 50회, 또는 2 내지 약 20회 반응 챔버 내에 제공된다. 일부 구현예에서, 탄소 전구체 및 제1 플라즈마는, 제1 전구체를 반응 챔버 내에 제공하기 이전에 2 내지 약 15회, 또는 2 내지 약 10회, 또는 약 5 내지 약 10회 반응 챔버 내에 제공된다.
일부 구현예에서, 증착 공정은 단일 파라미터의 마스터 사이클을 포함한다. 즉, 마스터 사이클은 증착 공정 전반에 걸쳐 동일한 방식으로 수행된다. 일부 구현예에서, 본 개시에 따른 증착 공정은 하나 이상의 마스터 사이클 유형을 포함한다. 즉, 증착 공정의 시작에서, 제1 유형의 마스터 사이클이 수행되고, 이 후의 공정에서 제2 유형의 마스터 사이클이 수행된다. 증착 공정은, 제3 또는 추가 유형의 마스터 사이클을 포함할 수 있다.
예를 들어, 제1 유형의 마스터 사이클은, 제2 유형의 마스터 사이클에서보다, 실리콘 전구체를 제공하기 전에 더 많은 횟수로 탄소 전구체 및 제1 플라즈마를 반응 챔버 내에 제공하는 단계를 포함할 수 있다. 예를 들어, 제1 유형의 마스터 사이클에서, 탄소 전구체 및 제1 플라즈마 함유 서브사이클은 약 50 내지 약 200회, 예컨대 약 100회 수행될 수 있고, 제2 유형의 마스터 사이클에서, 탄소 전구체 및 제1 플라즈마 함유 서브사이클은 약 5 내지 약 20회, 예컨대 약 10회 이전에 수행될 수 있다. 이러한 구현예는, 갭 개구가 갭 하단보다 작은 표면적을 갖도록 하는, 경사진 또는 테이퍼진 벽을 포함하는 갭에 사용될 수 있다. 이러한 갭은, 증착 공정 중에 특히 밀집되고 폐쇄되는 경향이 있을 수 있고, 제1 유형의 마스터 사이클을 더욱 강력하게 억제하면 이러한 문제를 완화하거나 제거할 수 있다.
다른 양태에서, 구조체가 개시된다. 구조체는 반도체 소자의 일부일 수 있다. 반도체 소자가 또한 개시된다. 상기 구조체 및 반도체 소자는 본원에 설명된 방법을 사용하여 형성된다.
추가 양태에서, 반도체 처리 장치가 개시된다. 장치는, 예를 들어 본원에 설명된 바와 같이, 개선되거나 대안적인 갭 충진 방법을 제공하는 데 사용될 수 있다. 상기 장치는, 갭을 포함한 기판을 수용하기 위한 적어도 하나의 반응 챔버를 포함한다. 상기 장치는, 예를 들어 2개, 3개, 6개 또는 8개의 반응 챔버를 가질 수 있다. 상기 장치는, 반응 챔버와 제1 밸브를 통해 가스 연통하는 탄소 전구체용 제1 공급원을 추가로 포함한다. 제1 공급원은, 전술한 바와 같이 탄화수소와 같은 탄소함유 화합물을 유지하도록 배열될 수 있다.
상기 장치는, 제1 플라즈마를 공급하기 위해 반응 챔버와 제2 밸브를 통해 가스 연통하는 플라즈마 반응물용 제2 공급원, 및 반응 챔버와 제3 밸브를 통해 가스 연통하는 제1 전구체용 제3 공급원을 추가로 포함한다. 상기 장치는, 반응 챔버와 제4 밸브를 통해 가스 연통하는 제2 전구체용 제4 공급원을 추가로 포함할 수 있다. 제4 공급원 및 제4 밸브는, 제2 전구체가 플라즈마를 포함하는 경우에 제2 공급원 및 밸브와 동일한 공급원 및 밸브일 수 있고, 제1 플라즈마와 제2 플라즈마는 동일하다.
상기 장치는, 제1, 제2, 제3 및 제4 가스 밸브에 작동 가능하게 연결된 제어기를 또한 포함한다. 제어기는, 탄소 전구체를 반응 챔버 내에 공급하고 제1 플라즈마를 반응 챔버 내에 공급해서 탄소 전구체로부터 제1 반응성 종을 형성하고, 실리콘 함유 재료를 기판 상에 증착하는 것을 제어하도록 구성되고 프로그래밍된다.
하나 이상의 반응 챔버 중 적어도 하나는, 직접식 플라즈마 원자층 증착 반응 챔버를 포함할 수 있다. 추가적으로 또는 대안적으로, 반도체 처리 장치는 하나 이상의 반응 챔버 중 적어도 하나에 유체 결합된 원격식 플라즈마 유닛을 포함할 수 있다.
도면의 상세한 설명
도면에서, 도 1은 본 개시의 적어도 하나의 구현예에 따른 방법(100)을 나타낸다. 방법(100)은 구조체, 예컨대 전자 소자의 제조 중에 형성된 구조체의 제조 중에 생성되는, 하나 이상의 갭을 충진하는 데 사용될 수 있다.
방법(100)은, ALD 공정 또는 주기적 CVD 공정과 같이 하나 이상의 주기적 증착 공정을 포함할 수 있다. 나타낸 예시에서, 방법(100)은 반응 챔버에 기판을 제공하는 단계(101)를 포함한다. 상기 방법은, 탄소 전구체를 도입하는 단계(102) 및 제1 플라즈마를 도입하여 탄소 전구체로부터 제1 반응성 종을 생산하는 단계(103)를 포함한다. 제1 반응성 종은 탄소 함유 억제층을 형성할 수 있다. 억제층은, 예를 들어 화학 흡착을 통해 형성될 수 있다. 억제층은, 기판의 가장 높은 위치의 영역 상에, 예컨대 갭의 상단 부근에서, 갭 사이의 영역 상에, 또는 핀의 팁 상에 증착될 수 있다. 억제층은 소정의 거리만큼 갭 내로 또는 핀의 측면을 따라 하향 연장될 수 있다. 일부 구현예에서, 예컨대 도 1 중 하나에서, 충분한 억제층 증착에 도달할 때까지, 탄소 전구체(102)의 도입 및 제1 플라즈마(103)의 도입은 한 번 이상 루프 반복될(104) 수 있다.
억제층의 충분한 증착에 도달하는 경우, 실리콘 함유 재료가 증착된다(1002). 실리콘 함유 재료의 증착(1002)은, 반응 챔버 내에 제1 전구체를 도입하는 단계(105) 및 반응 챔버 내에 제2 전구체를 도입하는 단계(106)를 포함한다. 억제층의 선행 증착(1001)으로 인해, 실리콘 함유 재료는 기판 상의 또는 기판 내의 갭과 같은 구조체의 하부 부분에 증착될 수 있다(1002). 본 개시를 임의의 특정 이론으로 제한하지 않는다면, 기판의 하부 영역 상에 실리콘 함유 재료를 증착하는 것은, 억제층을 포함한 기판 상에 증착을 개시하지 못하거나, 억제층이 없는 기판의 영역에 대해 억제층을 포함한 기판 상에서 사이클 당 성장이 더 낮기 때문일 수 있다. 특정 구현예에서, 실리콘 함유 재료의 증착은 상향식 증착일 수 있다. 특정 구현예에서, 실리콘 함유 재료의 증착은 이음매 없는 증착일 수 있다.
추가적인 실리콘 함유 재료가 증착되는(107) 경우, 두 개의 대안적인 루프 중 하나(110 또는 111)가 수행될 수 있다(108). 추가의 억제층이 증착될 경우, 공정은 탄소 전구체를 도입(102)하기 위해 루프 백(110)한다. 대안적으로, 공정은 제1 전구체를 도입(105)하기 위해 루프 백(111)할 수 있다.
갭을 갖는 기판을 반응 챔버에 제공하는 단계(101) 중에, 기판은, 예를 들어 기판 히터 및/또는 복사 방식 또는 다른 히터를 사용해서 후속 처리를 위해 원하는 온도로 가져다 놓을 수 있다. 단계(101-111) 중의 온도는 550℃ 미만일 수 있거나 약 75℃ 내지 약 550℃, 예를 들어 또는 약 110℃내지 약 450℃의 범위일 수 있다. 단계(101-112) 중의 반응 챔버 내 압력은 25 토르 미만, 예컨대 약 2 토르 내지 약 20 토르, 또는 약 3 토르 내지 약 9 토르일 수 있다. 단계(102-106) 중에 반응 챔버 내의 압력은, 기판 표면 내의 하나 이상의 갭을 이음매 없게 충진이 용이하도록 변화될(예를 들어, 플라즈마 조건을 조절할) 수 있다. 그러나, 반응 챔버 내 압력은 단계(102-111) 중에 실질적으로 일정하게(예를 들어, 약 10% 이내로) 유지될 수 있다.
도 1의 방법은, 예를 들어 탄소 전구체의 도입(102) 이전 및/또는 이후, 제1 플라즈마의 도입(103) 이전 및/또는 이후, 제1 전구체의 도입(105) 이전 및/또는 이후, 또는 제2 전구체의 도입(106) 이전 및/또는 이후에 하나 이상의 퍼지 단계를 포함할 수 있다. 선택적 퍼지 단계는 도 1에 별표로 나타나 있다. 퍼지 동안에, 과잉의 전구체 및 반응 부산물이 있으면, 예를 들어 퍼지 가스 펄스 및/또는 펌핑 시스템에 의해 반응 챔버의 압력을 펌프 다운함으로써, 반응 공간/기판 표면으로부터 제거될 수 있다. 퍼지 가스는 임의의 불활성 가스일 수 있다.
도 2는 본 개시에 따라 충진되는 갭의 구현예의 개략도이다. 패널 A는, 두 개의 갭(201)을 포함하는 기판(200)을 도시한다. 패널 B에서, 억제층(202)이 기판 상에 증착되었다. 억제층(202)은 기판의 상단 상에 증착되고 기판(200)의 표면을 따라 갭(201) 내로 연장된다. 패널 C는, 억제층(202)이 갭(201) 내로 더 깊게 연장되는 것을 제외하고는, 패널 B와 유사한 상황을 도시한다. 이러한 상황은, 예를 들어 제1 플라즈마를 공급하는 동안에 더 높은 RF 전력을 인가함으로써 달성될 수 있다. 패널 B 및 C의 구현예에서의 억제층(202)의 두께는 상이할 수 있지만, 이는 도면에 나타나지 않는다.
패널 D 내지 H는, 실리콘 함유 재료(203)가 하나 이상의 증착 사이클에서 갭(201) 내에 증착된 후의 본 개시에 따른 방법의 개략도이다. 패널 D 내지 H에서, 갭(201)은 실리콘 함유 재료(203)로 적어도 부분적으로 충진되었다. 따라서, 명확성을 위해 갭(201)에 대한 지칭이 생략되었다. 패널 D는 실리콘 함유 재료(203)의 증착 이후의 기판(200)을 나타낸다. 억제층(202)은, 실리콘 함유 재료(203)의 증착 동안에 기판(200)으로부터 제거되었다. 예를 들어, 제2 전구체가 산소 플라즈마와 같은 플라즈마를 포함하는 경우, 탄소 함유 억제층(202)은 기판(200)으로부터 제거될 수 있다. 도 2에 도시되지 않았지만, 공정 조건에 따라 기판(200) 상에 남아 있는 일부 억제층(202)이 있을 수 있다.
패널 E는, 추가의 억제층(202) 증착 후의 패널 D의 구현예를 도시한다. 이러한 추가 사이클에서, 억제층(202)이 갭(201) 내로 더 적게 연장되도록, 공정 조건은 변경될 수 있다. 패널 F 및 G는, 증착의 또 다른 사이클 이후에, 각각 패널 D 및 E와 유사한 상황을 나타낸다. 갭(201)을 충진하는 데 필요한 사이클의 수는, 문제의 응용에 따라 달라지며, 1 내지 수백 회로 다를 수 있다.
패널 H는, 갭(201)이 실리콘 함유 재료(203)로 완전히 충진된 후의 기판(200)을 나타낸다. 도면 내에 도시되지 않았지만, 실리콘 함유 재료(203)는 기판(200)의 상단 표면을 적어도 부분적으로 덮을 수도 있다.
도 3은 본 개시의 예시적 구현예에 따른 반도체 처리 장치(30)를 나타낸다. 반도체 처리 장치(30)는, 갭을 포함한 기판(1)을 수용하기 위해, 하나 이상의 반응 챔버(3)를 포함한다. 상기 장치는, 반응 챔버(3)와 제1 밸브(31)를 통해 가스 연통하는 탄소 전구체용 제1 공급원(21), 반응 챔버와 제2 밸브(32)를 통해 가스 연통하는 플라즈마 반응물용 제2 공급원(22), 반응 챔버와 제3 밸브(33)를 통해 가스 연통하는 제1 전구체용 제3 공급원(25), 및 반응 챔버와 제4 밸브(34)를 통해 가스 연통하는 제2 전구체용 제4 공급원(26)을 포함한다. 상기 장치는 제1, 제2, 제3 및 제4 밸브(31, 32, 33, 34)에 작동 가능하게 연결된 제어기(27)를 추가로 포함한다. 제어기(27)는, 탄소 전구체를 반응 챔버(3)에 공급하는 단계, 제1 반응성 종을 형성하기 위해 제1 플라즈마를 반응 챔버(3) 내에 공급하는 단계; 및 기판(1) 상에 실리콘 함유 재료를 증착하는 단계를 제어하도록 구성되고 프로그래밍된다.
예시적인 양태에 따라, 제어기(27)는, 탄소 전구체, 플라즈마 전구체, 제1 전구체 및 제2 전구체에 대한 공급 시간이 독립적으로 선택될 수 있도록, 구성된다. 장치는, 본원에 설명된 증착 공정을 수행하도록 달리 구성되거나 프로그래밍된 제어기(27)와 같은 하나 이상의 제어기(들)를 포함할 수 있다. 제어기(들)는 다양한 전력원, 가열 시스템, 펌프, 로보틱스, 및 반응기의 가스 유량 제어기 또는 밸브와 통신할 수 있다.
나타내지 않았지만, 반도체 처리 장치(30)는 추가적인 공급원과 추가적인 구성 요소, 예컨대 반도체 처리 장치에서 일반적으로 발견되는 것을 포함할 수 있다.
선택적으로, 반도체 처리 장치(30)는, 기판, 탄소 전구체, 플라즈마 전구체, 제1 전구체, 제2 전구체, 퍼지 가스, 불활성 가스 및 캐리어 가스 중 하나 이상의 온도를 상승시킴으로써, 반응을 활성화시키기 위한 히터를 구비한다.
반도체 처리 장치(30)는, 플라즈마 전구체 및/또는 제2 전구체를 생성하도록 구성되고 배열된 제어기와 작동 가능하게 연결된 RF 공급원(20)을 구비할 수 있다.
플라즈마를 이용한 공정 사이클은, 바람직하게는 본원에 설명되는 시퀀스를 수행하도록 프로그래밍된 제어부와 함께, 본 개시의 적어도 일부 구현예에 사용될 수 있는 반도체 처리 장치(30)를 사용하여 수행될 수 있다. 도 3a에 나타낸 장치에서, 서로 마주하며 평행한 한 쌍의 전기 전도성 평판 전극(4 및 2)을 반응 챔버(3)의 내부(반응 구역)(11)에 제공하고, RF 전력(예, 13.56 MHz 또는 27 MHz)을 전력 공급원(20)으로부터 일측에 인가하고 타측(12)을 전기적으로 접지시킴으로써, 플라즈마가 전극(4, 2) 사이에서 여기된다.
온도 조절기가 하부 스테이지(하부 전극)(2)에 제공될 수 있고, 그 위에 놓인 기판(1)의 온도는 비교적 일정한 온도로 유지될 수 있다. 상부 전극(4)은 샤워 플레이트로서의 역할도 수행할 수 있고, 전구체 가스 및 선택적으로 불활성 가스(들) 및/또는 퍼지 가스는 가스 라인(41-44) 각각을 통해, 그리고 샤워 플레이트(4)를 통해 반응 챔버(3)로 유입될 수 있다.
추가적으로, 반응 챔버(3)에는 배기 라인(7)을 갖는 원형 덕트(13)가 제공되고, 이를 통해 반응 챔버(3)의 내부(11)에 있는 가스가 배기된다. 추가적으로, 예를 들어 반응 챔버(3) 아래에 배치된 이송 챔버(5)는, 이송 챔버(5)의 내부(이송 구역)(16)를 통해 반응 챔버(3)의 내부(11)로 밀봉 가스를 유입하기 위한 밀봉 가스 라인(24)을 구비하며, 반응 구역과 이송 구역을 분리하기 위한 분리 판(14)이 제공된다(웨이퍼가 이송 챔버(5)로 또는 이송 챔버로부터 이송되는 게이트 밸브는 본 도면에서 생략됨). 이송 챔버에는 배기 라인(6)이 또한 구비된다. 일부 구현예에서, 탄소 함유 억제층과 실리콘 함유 재료의 증착, 및 다른 선택적 증착 및/또는 표면 처리 공정은 동일한 반응 공간에서 수행되어, 모든 단계는, 기판(1)을 공기 또는 다른 산소 함유의 대기에 노출시키지 않고 연속적으로 수행될 수 있다. 일부 구현예에서, 원격식 플라즈마 유닛은, 예를 들어, 공급원(21, 22, 25, 및/또는 26) 중 하나 이상으로부터 가스를 여기시키기 위해 사용될 수 있다.
제1 및/또는 제2 플라즈마는 인시츄, 예를 들어 증착 공정 전체에 또는 하나의 증착 사이클 전체에 걸쳐 연속적으로 흐르는 가스에서 생성될 수 있다. 다른 구현예에서, 플라즈마는 원격식으로 생성되어 반응 챔버에 제공될 수 있다.
일부 구현예에서, 듀얼 챔버 반응기(서로 근접하게 배치된 웨이퍼를 공정 처리하기 위한 두 개의 섹션 또는 컴파트먼트)를 이용할 수 있고, 공정 가스 및 불활성 가스는 공유된 라인을 통해 공급될 수 있는 반면에 전구체 가스는 공유되지 않는 라인을 통해 공급될 수 있다.
본원에 기술된 구성 및/또는 접근법은 본질적으로 예시적인 것이며, 다양한 변형이 가능하기 때문에, 이들 특정 구현예 또는 실시예가 제한적인 의미로 고려되어서는 안 된다는 것을 이해해야 한다. 본원에 설명된 특정 루틴 또는 방법은 임의의 처리 전략 중 하나 이상을 나타낼 수 있다. 따라서, 예시된 다양한 동작은 예시된 시퀀스에서 수행되거나, 상이한 시퀀스에서 수행되거나, 경우에 따라 생략될 수 있다.

Claims (21)

  1. 실리콘 함유 재료로 갭을 충진하는 방법으로서, 상기 방법은,
    상기 갭을 갖는 기판을 반응 챔버 내에 제공하는 단계;
    탄소를 포함한 탄소 전구체를 상기 반응 챔버 내에 공급하는 단계; 및
    제1 플라즈마를 상기 반응 챔버 내에 공급해서, 상기 갭의 상단 부근에서 탄소 함유 억제층을 형성하기 위해 상기 탄소 전구체로부터 제1 반응성 종을 형성하는 단계; 및
    상기 기판 상에 실리콘 함유 재료를 증착하기 위해 제1 전구체를 상기 반응 챔버 내에 공급하는 단계를 포함하되, 상기 갭의 상단 부근에서의 증착은, 상기 억제층에 의해 적어도 부분적으로 억제되는, 방법.
  2. 제1항에 있어서, 상기 탄소 전구체는 탄화수소를 포함하는, 방법.
  3. 제2항에 있어서, 상기 탄화수소는 불포화 탄화수소인, 방법.
  4. 제2항에 있어서, 상기 탄화수소는 치환 또는 관능화 탄화수소인, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 플라즈마는 제1 무선 주파수(RF) 전력으로 가스의 기상 이온화에 의해 생성되는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 플라즈마 밀도는 상기 기판의 소정의 영역에서 상기 실리콘 함유 재료의 증착을 최적화하도록 조정되는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 탄소 전구체는 상기 억제층의 증착 동안에 연속적으로 공급되는, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 탄소 전구체를 상기 반응 챔버 내에 공급하는 단계는, 제1 플라즈마를 상기 반응 챔버 내에 공급하는 단계와 적어도 부분적으로 중첩되는, 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 탄소 전구체를 상기 반응 챔버 내에 공급하는 단계는, 제1 플라즈마를 상기 반응 챔버 내에 공급하는 단계와 적어도 부분적으로 분리되는, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 탄소 전구체의 흐름은 연속적이고, 상기 제1 플라즈마는 두 개 이상의 펄스로 상기 반응 챔버 내에 공급되는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 기판 상에 상기 실리콘 함유 재료를 증착하는 단계는,
    제1 전구체를 상기 반응 챔버 내에 공급하는 단계, 및
    상기 제1 전구체와 반응하는 제2 전구체를 상기 반응 챔버 내에 공급해서 실리콘 함유 재료를 형성하는 단계를 포함하는, 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 실리콘 함유 재료의 증착은 상기 기판 상에서보다 상기 억제층 상에서 더 느린, 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 기판의 상단 표면 상의 실리콘 함유 재료의 성장은 상기 갭의 하단에서보다 적어도 두 배 더 느린, 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 실리콘 함유 재료의 증착은 원자층 증착(ALD) 공정, 플라즈마 강화 ALD(PEALD) 공정, 화학 기상 증착(CVD) 공정 또는 플라즈마 강화 화학 기상 증착(PECVD) 공정에 의해 수행되는, 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 기판 상에 실리콘 함유 재료를 증착하는 단계는 주기적 공정을 포함하는, 방법.
  16. 제11항 내지 제15항 중 어느 한 항에 있어서, 상기 제2 전구체는 산소를 포함하는, 방법.
  17. 제11항에 있어서, 상기 제2 전구체는 히드라진(N2H4), N2, Ar/N2, N2/H2, Ar/N2/H2 또는 NH3 중 하나 이상을 포함하는, 방법.
  18. 제11항 내지 제17항 중 어느 한 항에 있어서, 상기 제2 전구체는 플라즈마를 포함하는, 방법.
  19. 제11항 내지 제18항 중 어느 한 항에 있어서, 상기 제2 전구체는 상기 억제층을 적어도 부분적으로 제거하는, 방법.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 억제층의 증착 및/또는 상기 실리콘 함유 재료의 증착은 적어도 두 번 수행되는, 방법.
  21. 반도체 처리 장치로서,
    기판을 수용하기 위한 반응 챔버;
    상기 반응 챔버와 제1 밸브를 통해 가스 연통하는 탄소 전구체용 제1 공급원;
    제1 플라즈마를 공급하기 위해 상기 반응 챔버와 제2 밸브를 통해 가스 연통하는 제2 반응물용 제2 공급원;
    상기 반응 챔버와 제3 밸브를 통해 가스 연통하는 제1 전구체용 제3 공급원;
    상기 반응 챔버와 제4 밸브를 통해 가스 연통하는 제2 전구체용 제4 공급원; 및
    상기 제1, 제2, 제3, 및 제4 밸브와 작동 가능하게 연결된 제어기를 포함하고, 상기 제어기는,
    탄소 전구체를 상기 반응 챔버 내에 공급하는 단계, 및
    탄소 함유 억제층을 형성하기 위해 탄소 전구체로부터 제1 반응성 종을 형성하기 위해 제1 플라즈마를 반응 챔버 내에 공급하는 단계; 및
    상기 기판 상에 실리콘 함유 재료를 증착하는 단계를 제어하도록 구성되고 프로그래밍되는, 반도체 처리 장치.
KR1020210128172A 2020-10-06 2021-09-28 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치 KR20220045900A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063088276P 2020-10-06 2020-10-06
US63/088,276 2020-10-06

Publications (1)

Publication Number Publication Date
KR20220045900A true KR20220045900A (ko) 2022-04-13

Family

ID=80931633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210128172A KR20220045900A (ko) 2020-10-06 2021-09-28 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치

Country Status (4)

Country Link
US (1) US20220108915A1 (ko)
KR (1) KR20220045900A (ko)
CN (1) CN114381708A (ko)
TW (1) TW202230441A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11459652B2 (en) * 2020-10-16 2022-10-04 Applied Materials, Inc. Techniques and device structures based upon directional dielectric deposition and bottom-up fill
WO2023205570A1 (en) * 2022-04-21 2023-10-26 Lam Research Corporation Nonconformal oxide film deposition using carbon-containing inhibitor

Also Published As

Publication number Publication date
CN114381708A (zh) 2022-04-22
TW202230441A (zh) 2022-08-01
US20220108915A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
TWI787492B (zh) 使用矽氫鹵化物前驅物沉積SiN的方法
US11251040B2 (en) Cyclical deposition method including treatment step and apparatus for same
US11261523B2 (en) Method of depositing silicon oxide films
US10950432B2 (en) Method of depositing thin film and method of manufacturing semiconductor device
US20210035854A1 (en) Method of forming a structure using fluorine removal
TW202118891A (zh) 形成包括氧化矽的結構之方法
US7919416B2 (en) Method of forming conformal dielectric film having Si-N bonds by PECVD
TW201947059A (zh) 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR20220045900A (ko) 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
US20220005693A1 (en) Silicon nitride and silicon oxide deposition methods using fluorine inhibitor
US20240043997A1 (en) Method for filling a gap in a three-dimensional structure on a semiconductor substrate
JP2024504165A (ja) パルス高周波無線周波数（ｈｆｒｆ）プラズマを使用した間隙充填処理
US20220319832A1 (en) Method and system for depositing silicon nitride with intermediate treatment process
US20230142899A1 (en) Thin-film deposition method and system
US20230096453A1 (en) Substrate processing method
US20220084831A1 (en) Bottom-up metal nitride formation
US20230089397A1 (en) Air gap forming method and selective deposition method
KR20220081905A (ko) 실리콘 질화물 증착용 실리콘 전구체
CN114686851A (zh) 等离子增强原子层沉积法及沟槽/孔的表面成膜方法