JPS63250178A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPS63250178A JPS63250178A JP8537887A JP8537887A JPS63250178A JP S63250178 A JPS63250178 A JP S63250178A JP 8537887 A JP8537887 A JP 8537887A JP 8537887 A JP8537887 A JP 8537887A JP S63250178 A JPS63250178 A JP S63250178A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- annealing
- film
- oxygen
- recrystallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010409 thin film Substances 0.000 title claims description 3
- 238000000137 annealing Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000012298 atmosphere Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 7
- 238000001953 recrystallisation Methods 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 abstract description 5
- 150000002926 oxygen Chemical class 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、地縁物上に薄膜トランジスタ(TPT)を装
作する方法に関する。
作する方法に関する。
〔発明の1既嬰〕
本発明は、絶縁物上にTPTをビームアニールにより製
作する工程において、ゲート絶縁膜堆積前に、酸素雰囲
気中でアニールをすることにより、フラントバンド電圧
(V□)を改善できるようにしたものである。
作する工程において、ゲート絶縁膜堆積前に、酸素雰囲
気中でアニールをすることにより、フラントバンド電圧
(V□)を改善できるようにしたものである。
従来、ゲート絶縁nり堆積前に酸素雰囲気中でのアニー
ルを行わなかった。
ルを行わなかった。
第3図(blの!。−vG特性に示すように、従来の方
法では、V□〈OとなりV。=Ovでのリーク電流が大
きくなってしまう。
法では、V□〈OとなりV。=Ovでのリーク電流が大
きくなってしまう。
ゲート絶縁膜堆積前に、酸素雰囲気中でアニールするこ
とにより、ゲート絶縁膜と再結晶半導体膜との界面が改
善され、■、も改善される。
とにより、ゲート絶縁膜と再結晶半導体膜との界面が改
善され、■、も改善される。
以下、図面によって本発明を説明する。第1図fat〜
id+は、本発明の第1実施例の工程を説明するための
断面図である。
id+は、本発明の第1実施例の工程を説明するための
断面図である。
第1図+a+は絶縁基板1上に半導体膜2を堆積し、ビ
ームエネルギー3でアニールする工程である。
ームエネルギー3でアニールする工程である。
絶縁基板1の例としては、石英や無アルカリガラスやア
ルカリなどの不純物を含んだガラスの表面に絶縁物をコ
ートしてガラスからの不純物の拡散を防止したものなど
がある。ここでは、550℃のプロセスが使用可能な無
アルカリガラス基板を使用する。次に半導体膜2の例は
、多種の膜と多数の堆積方法があるが、ここではアモル
ファスシリコン(a−si)をプラズマCVD法で堆積
する方法について説明する。堆積温度は、室温から約4
00℃の間に設定し、原料ガスは主にシラン(SiHn
)やジシラン(SizH6)又は、ジボラン(B2H2
)を0.5ppmから5 ppm ドープしたガスを
使用する。又、膜厚は1000人がら3000人の間に
設定するが、ここでは2700人にする。
ルカリなどの不純物を含んだガラスの表面に絶縁物をコ
ートしてガラスからの不純物の拡散を防止したものなど
がある。ここでは、550℃のプロセスが使用可能な無
アルカリガラス基板を使用する。次に半導体膜2の例は
、多種の膜と多数の堆積方法があるが、ここではアモル
ファスシリコン(a−si)をプラズマCVD法で堆積
する方法について説明する。堆積温度は、室温から約4
00℃の間に設定し、原料ガスは主にシラン(SiHn
)やジシラン(SizH6)又は、ジボラン(B2H2
)を0.5ppmから5 ppm ドープしたガスを
使用する。又、膜厚は1000人がら3000人の間に
設定するが、ここでは2700人にする。
次に半導体膜2をビームエネルギー3でアニー/l/
スる例について説明する。アニール方法には、レーザや
電子ビーム又はランプやヒータなどを用いた多数のエネ
ルギー源があるが、ここではArレーザを使用してアニ
ールする方法を述べる。
スる例について説明する。アニール方法には、レーザや
電子ビーム又はランプやヒータなどを用いた多数のエネ
ルギー源があるが、ここではArレーザを使用してアニ
ールする方法を述べる。
一般にプラズマCVD法により堆積したa−siには膜
中に水素ガスが含まれているため、このガスを除去する
プレアニールを行うことで後述の再結晶アニール後の結
晶性が良くなる。プレアニール方法はa−Si中の水素
ガスが約500 ゛c以上で除去できることが知られて
おり、この温度以上まで上界できるアニール方法であれ
ばどの方法でも可能である。例としては真空または窒素
や不活性ガス雰囲気中で、a−siが/8融しない程度
のx ネルキー密rtでArレーザのビームエネルギー
3を定食させて行うことができる。又、窒素雰囲気で5
50℃、1時間行っても十分である。°続いて再結晶ア
ニールを行う。前記プレアニールと同様に、真空または
窒素や不活性ガス雰囲気でArレーザを使って、水素を
除去したa−siが溶融するエネルギー密度でビームエ
ネルギー3を走査させる。この結果、半導体膜2は結晶
化して再結晶半導体膜21となる。
中に水素ガスが含まれているため、このガスを除去する
プレアニールを行うことで後述の再結晶アニール後の結
晶性が良くなる。プレアニール方法はa−Si中の水素
ガスが約500 ゛c以上で除去できることが知られて
おり、この温度以上まで上界できるアニール方法であれ
ばどの方法でも可能である。例としては真空または窒素
や不活性ガス雰囲気中で、a−siが/8融しない程度
のx ネルキー密rtでArレーザのビームエネルギー
3を定食させて行うことができる。又、窒素雰囲気で5
50℃、1時間行っても十分である。°続いて再結晶ア
ニールを行う。前記プレアニールと同様に、真空または
窒素や不活性ガス雰囲気でArレーザを使って、水素を
除去したa−siが溶融するエネルギー密度でビームエ
ネルギー3を走査させる。この結果、半導体膜2は結晶
化して再結晶半導体膜21となる。
第1図fblは、再結晶半導体膜21上に、比抵抗O0
IΩcI!+以下の低抵抗半導体膜4を堆積して、ソー
スとドレイン領域の低抵抗半導体膜4のみをエツチング
で残し、ビームアニールにより活性化する工程である。
IΩcI!+以下の低抵抗半導体膜4を堆積して、ソー
スとドレイン領域の低抵抗半導体膜4のみをエツチング
で残し、ビームアニールにより活性化する工程である。
低抵抗半導体膜4の例は、NチャネルTPTを製作する
場合には、N型の不純物を添加して、PチャネルTPT
を製作する場合には、P型の不純物を添加する。ここで
はNチャネルTPTについて説明する。堆積方法は、各
種CVD法、スパッタ法があるが、プラズマCVD法で
N゛a−3iを堆積する方法について説明する。堆積温
度は、室温から約400℃の間で原料ガスはSiH,に
0.1%から1%のホスフィン(PHI)を添加して、
0.02μmから0.1 μmの間で堆積する。
場合には、N型の不純物を添加して、PチャネルTPT
を製作する場合には、P型の不純物を添加する。ここで
はNチャネルTPTについて説明する。堆積方法は、各
種CVD法、スパッタ法があるが、プラズマCVD法で
N゛a−3iを堆積する方法について説明する。堆積温
度は、室温から約400℃の間で原料ガスはSiH,に
0.1%から1%のホスフィン(PHI)を添加して、
0.02μmから0.1 μmの間で堆積する。
又、P”a−3iの場合には、5iH−にジボラン(B
2H6)を添加して堆積する。次にフォトリソ技術によ
り、ソースとドレイン部分のみ残して他をエツチングし
て除去する。エツチング方法は、ドライエッチでもウェ
ットエッチでもよいが、47ノ化メタン(CF、)と酸
素(02)との混合ガスによるプラズマエッチで容易に
できる。次にビームエネルギー3で低抵抗半導体膜4を
活性化し、より低抵抗化して、コンタクトを良好にする
。
2H6)を添加して堆積する。次にフォトリソ技術によ
り、ソースとドレイン部分のみ残して他をエツチングし
て除去する。エツチング方法は、ドライエッチでもウェ
ットエッチでもよいが、47ノ化メタン(CF、)と酸
素(02)との混合ガスによるプラズマエッチで容易に
できる。次にビームエネルギー3で低抵抗半導体膜4を
活性化し、より低抵抗化して、コンタクトを良好にする
。
第1図(C)゛は、フォトリソ技術により再結晶半導体
膜21をエツチングして素子分離を行い、酸素5雰囲気
中でアニールを行う工程である。エツチング例は、前述
のプラズマエツチングにより容易にできる。酸素アニー
ルは400℃〜600℃で30分以上行えばよく、−例
としては550℃で1時間アニールすれば十分である。
膜21をエツチングして素子分離を行い、酸素5雰囲気
中でアニールを行う工程である。エツチング例は、前述
のプラズマエツチングにより容易にできる。酸素アニー
ルは400℃〜600℃で30分以上行えばよく、−例
としては550℃で1時間アニールすれば十分である。
この酸素アニールにより、再結晶半導体膜21のチャネ
ル部表面が薄く酸化されて、チャネル部の界面が改善さ
れる。
ル部表面が薄く酸化されて、チャネル部の界面が改善さ
れる。
第1図(dlは、ゲート絶縁膜6を堆積し、ソースとド
レインのコンタクトホールをフォトリソ技術で形成した
後、ゲート電極7.ソース電極8.ドレイン電極9を形
成する工程である。ゲート絶縁膜6は、各種CVD法、
スパッタ法なとで、シリコ7H化膜(SiOx)やシリ
コン窒化11!2(SiNx)などが堆積できる。ここ
では、SiOxをプラズマCVD法で堆積する方法にフ
いて説明する。堆積温度は室温から300°Cの間で、
原料ガスは5iHaとN、Oを主に使う。膜厚は、50
0人から3000人の間で堆積する。堆積後、窒素雰囲
気中で550℃、1時間のアニールを行い、ゲート絶縁
膜の膜質を向上させる。次にソースとドレイン部分のコ
ンタクトホールは、フォトリソ技術により形成した後、
ゲート電極7.ソース電極8.ドレイン電極9を堆積す
る。堆積方法は、スパッタや蒸着法があり、材料もAf
f−3i、Mo−3i。
レインのコンタクトホールをフォトリソ技術で形成した
後、ゲート電極7.ソース電極8.ドレイン電極9を形
成する工程である。ゲート絶縁膜6は、各種CVD法、
スパッタ法なとで、シリコ7H化膜(SiOx)やシリ
コン窒化11!2(SiNx)などが堆積できる。ここ
では、SiOxをプラズマCVD法で堆積する方法にフ
いて説明する。堆積温度は室温から300°Cの間で、
原料ガスは5iHaとN、Oを主に使う。膜厚は、50
0人から3000人の間で堆積する。堆積後、窒素雰囲
気中で550℃、1時間のアニールを行い、ゲート絶縁
膜の膜質を向上させる。次にソースとドレイン部分のコ
ンタクトホールは、フォトリソ技術により形成した後、
ゲート電極7.ソース電極8.ドレイン電極9を堆積す
る。堆積方法は、スパッタや蒸着法があり、材料もAf
f−3i、Mo−3i。
W−3iなどの金属シリサイドがあ、る。−例としては
、マグネトロンスパッタ法で八〇−3tを0゜5μmか
ら1μmで堆積する。
、マグネトロンスパッタ法で八〇−3tを0゜5μmか
ら1μmで堆積する。
第3図1al〜(d)は、本発明の第2実施例の工程を
示す断面図である。第1実施例との違いは、ソース止ド
レインの低JTI抗りj域41をイオン注入で製作する
点である。−例としては、NチャネルT F Tを製作
する場合に、第2図(b)に示すようにリン(P)のイ
オン注入により、低抵抗領域41を形成する。他の工程
は、第1実施例と同じであるつC発明の効果〕 本発明は、ゲート絶縁Ilり6を堆積する前に、酸素ア
ニールを行うことにより、チャネル部の界面が改善され
る。その効果は、第3図1al、 fblに示すTFT
のr’、−v、特性かられかる。第3図fb)は、酸素
アニールを行わない従来の方法で、v、fi<。
示す断面図である。第1実施例との違いは、ソース止ド
レインの低JTI抗りj域41をイオン注入で製作する
点である。−例としては、NチャネルT F Tを製作
する場合に、第2図(b)に示すようにリン(P)のイ
オン注入により、低抵抗領域41を形成する。他の工程
は、第1実施例と同じであるつC発明の効果〕 本発明は、ゲート絶縁Ilり6を堆積する前に、酸素ア
ニールを行うことにより、チャネル部の界面が改善され
る。その効果は、第3図1al、 fblに示すTFT
のr’、−v、特性かられかる。第3図fb)は、酸素
アニールを行わない従来の方法で、v、fi<。
となって、Vc=0でのIDが10−’八と大きくなっ
ている。酸素アニールを行った木兇明の工程による特性
は第3図(alに示すようにvF、l<Oとなり、■、
=0での【Dが10−目へと小さくなり、良い特性を示
している。
ている。酸素アニールを行った木兇明の工程による特性
は第3図(alに示すようにvF、l<Oとなり、■、
=0での【Dが10−目へと小さくなり、良い特性を示
している。
第td(a+〜(d+は本発明の第1実施例の工程を示
す断面図、第2図(8)〜(d+は本発明の第2実施例
の工程を示す断面図、第3図1al、 (blは本発明
と従来の工程によるTPTの特性を説明するための図面
である。 1・・・絶縁基板 2・・・半導体膜 3・・・ビームエネルギー 4・・・低抵抗半導体膜 5・・・酸素 6 ・ ・ ・ゲート1色縁膜 7・・・ゲート電極 8・・・ソース電極 9・・・ドレイン電極 21・・・再結晶半導体膜 41・・・低抵抗領域 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 最 上 ′!jj(他1名)−−
■ト ↓ ↓ ト3し゛−ムエ子ルキ゛′−
茅2 図 <a)i−茫明1こよる特4生の1先組図恨作した千F
丁(7)IC)−V(を燗ト)亜区第3図
す断面図、第2図(8)〜(d+は本発明の第2実施例
の工程を示す断面図、第3図1al、 (blは本発明
と従来の工程によるTPTの特性を説明するための図面
である。 1・・・絶縁基板 2・・・半導体膜 3・・・ビームエネルギー 4・・・低抵抗半導体膜 5・・・酸素 6 ・ ・ ・ゲート1色縁膜 7・・・ゲート電極 8・・・ソース電極 9・・・ドレイン電極 21・・・再結晶半導体膜 41・・・低抵抗領域 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 最 上 ′!jj(他1名)−−
■ト ↓ ↓ ト3し゛−ムエ子ルキ゛′−
茅2 図 <a)i−茫明1こよる特4生の1先組図恨作した千F
丁(7)IC)−V(を燗ト)亜区第3図
Claims (1)
- 【特許請求の範囲】 次の(a)〜(d)からなる薄膜半導体装置の製造方法
。 (a)絶縁基板上に、非晶質または多結晶の半導体膜を
堆積した後、ビームエネルギーで前記半導体膜をアニー
ルして、再結晶半導体膜にする工程。 (b)前記再結晶半導体膜上に、比抵抗0.1Ωcm以
下の低抵抗半導体膜を堆積して、ソースとドレイン領域
のみ残して、他をエッチングした後、ビームエネルギー
により、前記低抵抗半導体膜を活性化して、さらに低抵
抗にする工程。 (c)素子を分離するために、前記再結晶半導体膜を島
状にエッチングして、酸素雰囲気中で400℃〜600
℃で30分以上アニールする工程。 (d)前記酸素アニール後、ゲート絶縁膜を堆積した後
、ソースとドレイン領域に、コンタクトホールを形成し
て、ゲート電極、ソース電極、ドレイン電極を製作する
工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8537887A JPS63250178A (ja) | 1987-04-07 | 1987-04-07 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8537887A JPS63250178A (ja) | 1987-04-07 | 1987-04-07 | 薄膜半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63250178A true JPS63250178A (ja) | 1988-10-18 |
Family
ID=13857064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8537887A Pending JPS63250178A (ja) | 1987-04-07 | 1987-04-07 | 薄膜半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63250178A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02234418A (ja) * | 1989-03-07 | 1990-09-17 | Nec Corp | エピタキシャルウェハーの製造方法 |
US6329229B1 (en) | 1993-11-05 | 2001-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device, apparatus for processing a semiconductor and apparatus for processing semiconductor device |
US6352883B1 (en) | 1991-02-22 | 2002-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6458200B1 (en) | 1990-06-01 | 2002-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin-film transistor |
US6897100B2 (en) | 1993-11-05 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device |
-
1987
- 1987-04-07 JP JP8537887A patent/JPS63250178A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02234418A (ja) * | 1989-03-07 | 1990-09-17 | Nec Corp | エピタキシャルウェハーの製造方法 |
US6458200B1 (en) | 1990-06-01 | 2002-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin-film transistor |
US6740547B2 (en) | 1990-06-01 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin-film transistor |
US7018874B2 (en) | 1990-06-01 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating thin-film transistor |
US6352883B1 (en) | 1991-02-22 | 2002-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6717180B2 (en) | 1991-02-22 | 2004-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6329229B1 (en) | 1993-11-05 | 2001-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device, apparatus for processing a semiconductor and apparatus for processing semiconductor device |
US6897100B2 (en) | 1993-11-05 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5318919A (en) | Manufacturing method of thin film transistor | |
US6458636B1 (en) | Method for forming polycrystalline silicon layer and method for fabricating thin film transistor | |
JPH06275807A (ja) | 半導体回路およびその作製方法 | |
JPH03292741A (ja) | 半導体装置の製造方法 | |
JPS63200572A (ja) | 薄膜半導体装置の製造方法 | |
US5623165A (en) | Insulated gate field effect semiconductor device and forming method thereof | |
JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
US6001712A (en) | Insulated gate field effect semiconductor device and forming method thereof | |
JP3535465B2 (ja) | 半導体装置の作製方法 | |
JP2501451B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
US6507072B2 (en) | Insulated gate field effect semiconductor device and forming method thereof | |
JPS63292682A (ja) | 薄膜半導体装置の製造方法 | |
JP3173126B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
JPH04336468A (ja) | 薄膜トランジスタの製造方法 | |
JP2994700B2 (ja) | 多結晶シリコン薄膜の製造方法及び半導体装置 | |
JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH0488643A (ja) | 多結晶シリコン半導体装置の製造方法 | |
JPH0536911A (ja) | 3次元回路素子およびその製造方法 | |
JPH01162377A (ja) | 薄膜半導体装置の製造方法 | |
JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
JP3133861B2 (ja) | 半導体装置の製造方法 | |
JPH06244203A (ja) | 薄膜トランジスタの製造方法 | |
JP2919583B2 (ja) | 薄膜トランジスタの製造方法 |