JPS63292682A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁物上に高速の薄膜トランジスタ（ＴＰＴ
）を製作する方法に関する。

〔発明の概要〕

本発明は、絶縁物上にＴＰＴをビームアニールして製作
する工程において、ソースとドレイン領域をビームアニ
ールして低抵抗化する際に、ソースとドレイン領域を他
の部分よりも高温になるようにして、選択的にアニール
し、ソースとドレイン領域のコンタクトを改善し、ＴＰ
Ｔの特性を向上させる。

〔従来の技術〕

従来のソースとドレイン領域のビームアニール時の温度
分布を第２図ｆａ１．　（ｂｌに示す。低抵抗半導体膜
４をエネルギービーム３で活性化する工程で、ソース領
域６とドレイン領域７は、エネルギービーム３に対して
、他の部分よりも吸収が大きくないため、第２図（ｂ）
に示すようにソース領域６とドレイン領域７のみ選択的
に高温にすることができなかった。

〔発明が解決しようとする問題点〕

ソースとドレイン領域のコンタクトが不十分で、ＴＰＴ
のリーク電流が大きく、ソースとドレインの耐圧も低く
、特性が良くなかった。

Ｃ問題点を解決するための手段〕 本発明は第１．４．５図に示すように、エネルギービー
ム３に対して、ソース領域６とドレイン領域７の吸収を
他の部分よりも太き（して、選択的にアニールできるよ
うにした。

（作用〕 第３図ｆａｎ、　（ｂｌに示すように、ソース領域６と
ドレイン領域７をエネルギービーム３に対して、吸収を
大きくすることで、ビームアニール時の温度分布が、第
３図（ｂｌのように、ソース領域６とドレイン領域７の
み溶融させて、アニールすることができる。

〔実施例〕

以下図面によって本発明を説明する。第１図（ａｌ〜ｆ
ｄ）は、本発明の第１実施例の工程を説明するための断
面図である。第１図（ａ）は絶縁基板上に半導体膜２を
堆積し、エネルギービーム３でアニールする工程である
。絶縁基板１の例としては、石英や無アルカリガラスや
アルカリなどの不純物を含んだガラスの表面に絶縁物を
コートしてガラスからの不純物の拡散を防止したものな
どがある。ここでは、５５０℃のプロセスが使用可能な
無アルカリガラスを使用する。次に半導体膜２の例は、
各種の膜と多数の堆積方法があるが、ここでは、アモル
ファスシリコン（ａ−Ｓｉ）をプラズマＣＶＤ法Ａ− で堆積する方法について説明する。堆積温度は室温から
約４００℃の間に設定し、原料ガスは、主にシラン（Ｓ
ｉＨａ）やジシラン（Ｓｉ２Ｈ６）、またはジボラン（
ＢＪＪを５ｐｐｍ以下ドーピングしたガスを使用する。

膜厚は５００人から４０００人の間に設定するが、ここ
では２７００人にする。

次に半導体膜２をエネルギービーム３でアニールする例
について説明する。アニール方法にはレーザや電子ビー
ムまたはランプやヒータなどを用いた多数のエネルギー
源があるが、ここではＡｒレーザを使用してアニールす
る方法を説明する。一般にプラズマＣＶＤ法により堆積
したａ−３ｉは、膜中に水素ガスが含まれているため、
このガスを除去するプレアニールを行うことで後述の再
結晶アニール後の結晶性が良くなる。プレアニール方法
はａ−３ｉ中の水素ガスが約５００℃以上で除去できる
ことが知られており、この温度以上まで上昇できるアニ
ール方法であればどの方法でも可能である。

−例としては真空中または窒素や不活性ガス雰囲気中で
、ａ−５ｉが溶融しない程度のエネルギー密度でＡｒレ
ーザのエネルギービーム３を走査させて行うことができ
る。また窒素雰囲気で５５０℃、１時間行っても良い。

続いて再結晶アニールを行う。

前記プレアニールと同様に、真空中または窒素または不
活性ガス雰囲気中で＾ｒレーザを使って、水素を除去し
たａ−３ｔが溶融するエネルギー密度でエネルギービー
ム３を走査させる。この結果、半導体膜２は結晶化して
再結晶半導体膜２１となる。

第１図（ｂｌは、再結晶半導体膜２１上に比抵抗１Ω儂
以下の低抵抗半導体膜４と高融点金属膜５を堆積して、
ソース領域６とドレイン領域７のみを残し、他の低抵抗
半導体膜４と高融点金属膜５をエツチングした後、ビー
ムアニールにより活性化する工程である。低抵抗半導体
膜４の例は、ＮチャネルＴＰＴを製作する場合には、Ｎ
型不純物を添加して、ＰチャネルＴＰＴを製作する場合
には、Ｐ型の不純物を添加する。ここではＮチャネルＴ
ＰＴについて説明する。堆積方法は、各種ＣＶＤ法、ス
パッタ法などがあるが、プラズマＣＶＤ法でＮ”　ａ−
３ｉを堆積する方法について説明する。堆積温度は室温
から約４００°Ｃの間で、原料ガスはＳ　ｉ　Ｈ４に０
．１％から１％のホスフィン（Ｐｌｈ）を添加して、０
．０２μｍから０．１μｍの間で堆積する。またＰ″ａ
−３ｉの場合には、５ｉｌ１４にジボラン（Ｂ２１１６
）などを添加してｔＨ積する。さらに高融点金属膜５の
例は、材料としては、クロム（Ｃｒ）、モリブデン（Ｍ
ｏ）　、タングステン（Ｗ）などや、前記金属のシリサ
イドがある。また堆積方法は、蒸着やスパッタ法がある
。ここではＣｒをスパッタ法で３００人から１０００人
の間で堆積する。次に高融点金属膜５と低抵抗半導体膜
４をソース領域６とドレイン領域７のみ残してエツチン
グする。次にエネルギービーム３により、ソース領域６
とドレイン電極７をアニールする。アニール方法は、前
述したように多数の方法があるが、ここでは前記の方法
と同様に静レーザを使って行う。アニール時の温度分布
は第３図に示すように、高融点金属膜５によりソース領
域６とドレイン領域７のみ吸収を大きくすることができ
るため、選択的に溶融ができる。その結果ソース、ドレ
インの十分な活性化が可能となる。またソース領域６と
ドレイン領域７が溶融しなくても、チャネル領域８に比
べて高温になるため、選択的な活性化が可能である。

第１図（ｃ＋は、フォトリン技術により、再結晶半導体
膜２１をエツチングして素子分離を行い、ゲート絶縁膜
９を堆積する工程である。エツチング方法は、絶縁基板
１と十分な選択比があれば、ドライでもウェットでも良
い。ここでは４フツ化メタン（ＣＦ４）と酸素（０□）
との混合ガスによるプラズマエツチングで可能である。

ゲート絶縁膜９は、各種ＣＶＤ法、スパッタ法などで、
酸化シリコン膜（５ｉｎＸ）や窒化シリコン膜（５ｉＮ
Ｘ）などが堆積できる。ここでは５ｉｎＸをプラズマＣ
ＶＤ法で堆積する方法を説明する。堆積温度は室温から
３００°Ｃの間で、原料ガスは、Ｓ　ｉ　Ｉｆ　、とＮ
２０を主に使う。膜厚は５００人から３０００人の間で
堆積する。堆積後、窒素雰囲気中で５００°Ｃ以上で３
０分以上のアニールを行い膜質の向上を行う。

第１図（ｄ）は、ソース領域６とドレイン領域７にコン
タクトホールをフォトリン技術で形成し、ゲ一ト電極１
０．ソース電極１１．ドレイン電極１２を形成する工程
である。コンタクトホールは、フォトリン技術でウェッ
トエツチングを行うことにより、容易に形成できる。各
電極は、堆積方法としてスパッタ法や蒸着法があり、材
料もＡｊ！、　Ｍｏ、　ＷやＡ　１−３ｉ、　Ｍｏ−３
ｉ、　Ｗ　　Ｓｉなどのシリサイドがある。−例として
は、マグネトロンスパッタ法で八β−５ｉを０．５μｍ
から１μｍで堆積する。堆積後、フォトリン技術でパタ
ーニングして、ゲート電極１０、ソース電極１１．ドレ
イン電極１２を形成する。

第４図は、本発明の第２の実施例を示す断面図である。

工程は第１図（１１）に該当し、ソース領域６とドレイ
ン領域７」二に反射防止膜５１を堆積し、エネルギービ
ーム３でアニールする。この時、第３図に示すような温
度分布が得られ、選択的なアニールが可能である。反射
防止膜５１の例は、５ｉｎＸやＳｉＮ、などを各種ＣＶ
Ｄ装置で堆積可能である。

またパターニングもフォトリン技術により容易にできる
。

第５図は、本発明の第３の実施例を示す断面図である。

工程は第１図（ｂｌに該当し、反射膜５２をソース領域
６とドレイン領域７以外に堆積し、エネルギービーム３
でアニールする。この時第３図に示すような温度分布が
得られ、選択的なアニールが可能である。反射膜５２の
例は反射防止膜５１と同様の膜が使え、膜厚を変えるこ
とで容易に反射膜トする。アニール後反射膜５２はエツ
チングにより除去する。

上記第１〜第３実施例は、２つ以上の組合わせが可能で
、高融点金属膜５１反射防止膜５１１反射膜５２とを組
合わセて堆積することにより、さらに効率的なアニール
が可能となる。

〔発明の効果〕

本発明は、ソース領域、ドレイン領域をエネルギービー
ムで活性化する際に、高融点金属膜１反射防止膜１反射
膜を組合わせることで、効率的な活性化が可能となる。

【図面の簡単な説明】

第１図（ａ）〜Ｆｄｌは本発明の第１実施例を説明する
本発明のビームアニール時の温度分布を示す説明図であ
る。第４図、第５図は本発明の第２．第３の実施例を説
明するための断面図である。 １・・・絶縁基板 ２・・・半導体膜 ３・・・エネルギービーム ４・・・低抵抗半導体膜 ５・・・高融点金属膜 ９・・・ゲート絶縁膜 ２Ｉ・・・再結晶半導体膜 ５１・・・反射防止膜 ５２・・・反射膜 以上 出願人　セイコー電子工業株式会社 代理人　弁理士　最　上　　務（他１名）τ　　　　　
　　　　　　　　　　　　ｍｌ峠のヒ゛−人アニール仄
撃（７１ぶ却Ｗ分タセぢｊぽ丁ざ地口目図第２図　、工
、ｆ２．伺７−、。 ｒ／″１５紳ゑ杉腰 ■祥ブ゛′””。 再麓品＃１本乗 （ａ）　　　　　　　　　　　　　　　　　絶林基板１
！１１゜ 第４図 、ｆ企８目の矛２の実１ゼ仔りのニオ！め−ウ司薯示す
江偵山田で第５図

Claims (2)

【特許請求の範囲】
1. （１）次の（ａ）〜（ｄ）からなる薄膜半導体装置の製
   造方法。 （ａ）絶縁基板上に、非晶質または多結晶の半導体膜を
   堆積した後、エネルギービームで前記半導体膜をアニー
   ルして、再結晶半導体膜にする工程。 （ｂ）前記再結晶半導体膜上に、比抵抗１Ωｃｍ以下の
   低抵抗半導体膜とエネルギービームに対して吸収の大き
   い高融点金属膜とを堆積し、ソース領域とドレイン領域
   とを残して他をエッチングした後、エネルギービームに
   より、前記ソース領域とドレイン領域の低抵抗半導体膜
   をアニールすることで、さらに低抵抗化し、ソース領域
   とドレイン領域のコンタクトを改善する工程。 （ｃ）素子を分離するために、前記再結晶半導体膜を島
   状にエッチングした後、全面にゲート絶縁膜を堆積する
   工程。 （ｄ）前記ソース領域とドレイン領域に、エッチングに
   よりコンタクトホールを形成して、ゲート電極、ソース
   電極、ドレイン電極を製作する工程。
2. （２）前記高融点金属膜の替わりに反射防止膜を前記ソ
   ース領域とドレイン領域に堆積する工程か、反射膜を前
   記ソース領域とドレイン領域以外に堆積する工程のうち
   、少なくともどちらか一方の工程を行う特許請求の範囲
   第１項記載の薄膜半導体装置の製造方法。