JPH0411226A - 表示装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶デイスプレィの製造方法、特に例えばア
クティブマトリクス方式の液晶デイスプレィの製造に適
用して好適な表示装置の製造方法に関する。

〔従来の技術〕

従来、各画素に形成された薄膜トランジスタにより画素
電極をオンオフして表示を行なうアクティブマトリクス
方式の液晶デイスプレィが知られている。特開昭６１−
２４９０８０号公報のように第３図Ａ及び第３図Ｂに示
すように、この液晶デイスプレィに於いては、透明なガ
ラス基板３０１上に、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　
０ｘｉｄｅ）からなる画素電極３０２、この画素電極３
０２をオンオフするための薄膜トランジスタＴ、ゲート
・バス・ライン３０３及びソース・バス・ライン３０４
が形成されている。上記薄膜トランジスタＴは、上記ゲ
ートパスライン３０３と一体的に形成されているゲート
でんきよく３０５、二酸化珪素膜または窒化膜のような
ゲート絶縁膜３０６、真性の（ｉ型）の水素化アモルフ
ァスシリコン（ａ−３ｉ：Ｈ）膜３０７、ｎ”型のａ−
８ｉ：Ｈ膜からなるソース領域３０８及びドレイン領域
３０９により構成されている。

この場合、ソース領域３０８は上記ソースパスライン３
０４と接続され、　ドレイン領域３０９はアルミニウム
（Ａ１）のような金属の配線３１０により上記画素電極
３０２と接続されている。尚、第３図Ａにおいては、上
記ゲート絶縁膜３０６、ａ−８ｉ：Ｈ膜１０７、ソース
電極１０８及びドレイン電極１０９の図示は省略されて
いる。

また、特開平１−２４１８６２号公報のように、第３図
及び第４図に示すようにこのデイスプレィでは、透明な
ガラス基板５０１上に画素電極形成用のシリコン膜５０
３と、上記画素電極５０３をオンオフするための、上記
画素電極形成用のシリコン膜と一体化しているシリコン
膜で形成された薄膜トランジスタＴＰＴ、ゲート・バス
・ライン５１０及びソース・バス・ライン５１５が形成
されている。上記トランジスタＴは、上記ゲートパスラ
インと一体的に形成されているゲート電極、二酸化珪素
膜（または窒化膜）のようなゲート絶縁膜５０７、真性
（ｉ型）の水素化アモルファスシリコンにパルスレーザ
−ビームを照射して結晶化されたシリコン膜、ＬＩＭＰ
Ｉ　Ｄ　（Ｌａ５ｅｒ　Ｉｎｄｕｃｅｄ　Ｍｅｔｉｎｇ
　ｏｆ　Ｐｒｅｄｅｐｏｓｉｔｅｄ　Ｉｍｐｕｒｉｔｙ
　Ｄｏｐｉｎｇ）法と呼ばれている不純物ドーピング法
で形成されたソース領域及びドレイン領域により構成さ
れている。上記トランジスタは自己整合的にシリコン膜
に不純物がドーピングされるので、ソース領域及びドレ
イン領域はゲート電極に対して自己整合的に形成されて
いる。この場合、ソース領域は上記ソースパスラインと
接続され、・ドレイン領域と画素電極は薄いシリコン膜
によって一体形成されている。なお、第５図に於いては
、上記ゲート絶縁膜、真性（ｉ型）の水素化アモルファ
スシリコンにパルスレーザ−ビームを照射して結晶化さ
れたシリコン膜、ソース領域及びドレイン領域は省略さ
れている。

〔発明が解決しようとする課題及び目的〕上述の第３図
の従来のアクティブマトリクスの液晶デイスプレィに於
ける薄膜トランジスタＴはａ−８ｉ：Ｈ膜３０７を用い
て構成されている。このａ−３ｉ：Ｈ膜３０７は、プラ
ズマＣＶＤ法を用いることにより耐熱性の無いガラス基
板（例えば歪み点が６５０℃程度の無アルカリガラス）
基板３０１上に形成することができる。しかし、このａ
−８ｉ：Ｈ膜３０７中のキャリア（電子）の移動度は十
分に高いとはいえない、また、この薄膜トランジスタＴ
のソース領域３０８及びドレイン領域３０９はゲート電
極３０５に対して自己整合的に形成することができない
ため、これらのソース領域３０８及びドレイン領域３０
９とゲート電極３０５との合わせ精度が悪く、ソース領
域３０８とゲート電極３０５との間に寄生容量Ｃｇｓが
、　ドレイン領域３０９とゲート電極との間に寄生容量
Ｃｄｓが発生し、上記薄膜トランジスタの応答速度が遅
くなり、また上記薄膜トランジスタが複数個製作された
場合には、各々の薄膜トランジスタで発生する寄生容量
ＣｇｓとＣｄｓの大きさの違いに起因する、　トランジ
スタ特性のばらつきが発生することになる。

また、上述の第４図の従来のアクティブマトリクスの液
晶デイスプレィの於ける薄膜トランジスタＴは、ａ−３
ｉ：Ｈ膜をパルスレーザ−アニールを施して結晶化され
たシリコン膜を用いている。さらに、ＬＩＭＰＩＤと呼
ばれている不純物導入法を用いて、ソース領域及びドレ
イン領域をゲート電極に対して自己整合的に形成してい
るが、この不純物導入の際にもパルスレーザ−アニール
を施している。しこしこの方法では二度もパルスレーザ
−アニールを必要とし工程が複雑である。

さらに、最初のパルスレーザ−アニールで、ソース領域
及びドレイン領域までも結晶化し、Ｐ膜から不純物のＰ
の拡散能力が低下しているため、二度目のパルスレーザ
−アニールで、効率的にソース領域及びドレイン領域が
形成されない欠点がある。さらに、Ｐ膜がゲートパスラ
インとなるアルミニウム層に被着形成されているため、
ＬＩＭＰＩＤ法を行なう際に、アルミニウムが加熱され
Ｐがアルミニウム膜中に拡散して、ゲートパスラインの
抵抗率が変化してしまう欠点がある。

従って本発明の目的は、安価なガラス基板や樹脂基板を
用いてキャリアの移動度の高い高性能の薄膜トランジス
タを製造することができる表示装置の製造方法を提供す
ることにある。

本発明の他の目的は、薄膜トランジスタのソース領域及
びドレイン領域をゲート電極に対して自己整合的に形成
することができる表示装置の製造方法を提供することに
ある。

本発明の他の目的は、レーザーアニールを複数回にしな
いように製造方法を簡略化することのできる表示装置の
製造方法を提供することにある。

本発明の他の目的は、レーザーアニールによって、ゲー
トパスラインの抵抗率を変化させない表示装置の製造方
法を提供することにある。

〔課題を解決するための手段〕

本発明は、薄膜トランジスタにより画素電極をオン／オ
フするようにしたアクティブマトリクス方式の表示方法
の製造において、透明基板上にシリコン膜を形成する工
程と、上記シリコン膜をバターニングする工程と上記ア
モルファスのシリコン膜上にゲート絶縁膜及びゲート電
極を形成する工程と、上記絶縁膜を介してシリコン膜に
不純物を注入する工程と、シリコン膜にパルスレーザ−
ビームを透明基板のシリコン膜が被着形成されていない
側の面から照射して加熱することによりシリコン膜を結
晶化する工程と、上記不純物を注入されたシリコン膜に
、パルスレーザ−ビームを透明基板のシリコン膜が被着
形成されていない側の面から照射して不純物を活性化さ
せることにより上記薄膜トランジスタのソース領域及び
ドレイン領域を形成する工程とを有することを特徴とす
る表示装置の製造方法である。

〔作用〕

上記した手段によれば、結晶化されたシリコン膜により
薄膜トランジスタを形成できるので、キャリアの移動度
を高くすることができる。しかも、シリコン膜がアモル
ファスシリコン膜であれば、アモルファスシリコン膜の
形成及びその結晶化、ソース領域及びドレイン領域を形
成するための不純物の注入及び活性化などはいずれも室
温から３００℃程度の低温で行なうことができる。した
がって、安価なガラス基板や樹脂基板を用いて高性能の
薄膜トランジスタを製造することができる。

また、低圧イヒ学堆積法（ＬＰＣＶＤ法）で、反応ガス
をモノシランまたはジシランまたはポリシランを用い、
５５０℃以下の温度でシリコン膜を形成すれば、室温か
ら３００℃の温度で形成されるアモルファスなシリコン
膜よりも水素の含有量の少ないシリコン膜が形成できる
。したがって、安価なガラス基板（例えば、コーニング
社製７０５９ガラスの様な無アルカリガラス）を用いて
、プラズマＣＶＤ法のよる室温〜３００℃の温度で形成
されるシリコン膜を用いて構成された薄膜トランジスタ
よりもより高性能な薄膜トランジスタを形成することが
できる。また、パルスレーザ−ビームの照射により、薄
膜トランジスタの活性領域の結晶化と同時に、ゲート電
極に対して自己整合的にシリコン膜に不純物の活性化が
行なわれるので、薄膜トランジスタのソース領域及びド
レイン領域をゲート電極に対して自己整合的に形成する
ことができる。

さらに、薄膜トランジスタの活性領域の結晶化と、ソー
ス領域及びドレイン領域の形成を一度のパルスレーザ−
アニールにより形成されるので、従来のように複数回の
パルスレーザ−アニールを必要としなくなり、したがっ
て製造工程を簡略化することができる。

また、ソース領域及びドレイン領域を形成するための不
純物ドーピングのための不純物層（例えばＰ膜）の形成
及びパルスレーザ−アニール後の不純物層の除去する工
程を必要としないので、この分工程が少なくなり、した
がって製造工程を簡略化することができる。

さらに、従来のようにゲートパスラインを形成した後に
不純物ドーピングをするためのパルスレーザ−アニール
を、透明基板のゲートパスラインが被着形成されている
面側から施す必要が無いために、ゲートパスラインの抵
抗率の変化がなくなり、薄膜トランジスタに良好な信号
を供給することができる。

〔実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は本発明をアクティブマトリクス方
式の液晶デイスプレィの製造に適用した実施例である。

第１図Ａから第１図Ｆは本発明の一実施例によるアクテ
ィブマトリクス方式の液晶デイスプレィの製造方法を工
程順に示し、第２図はその完成状態を示す、なお、第１
図Ａ〜第１図りは、第２図のｚ−２線に沿っての断面図
である。

本実施例に於いては、第１図Ａに示すように、まずあら
かじめ洗浄された透明なガラス基板１０１に例えばプラ
ズマＣＶＤ法により例えば室温〜３００℃程度の基板温
度で例えば膜厚５００人の窒化膜５ｉＮ１０２の絶縁膜
を形成する。上記窒化膜によってガラス基板１０１から
の汚染を防止することができる。

次に、例えばプラズマＣＶＤ法によって全面に上記絶縁
膜１０２を覆うように例えば基板温度が３００℃で、例
えば膜厚が５００人程度のアモルファスなシリコン層を
形成する。

上記アモルファスなシリコン層をエツチングにより、後
述の薄膜トランジスタのソース領域及びドレイン領域及
び活性領域となる島状のパターン１０３を形成する０次
に例えばＡＰＣＶＤ法により、上記島状のシリコン膜を
覆うように基板温度３００℃で二酸化珪素膜による絶縁
膜１０４を１５００Ａ形成する。

次に、例えばスパッタ法により金属膜たとえば２００Ｏ
Ａのクロム金属膜を上記絶縁膜１０４を覆うように被着
形成する。上記クロム金属膜をエツチングにより所定の
形状にバターニングして、ゲート電極１０５及び第２図
に示すようにゲートパスライン１１５を形成する。

次に、上記絶縁膜１０４を通過して上記シリコン層に達
するように、第１図Ｂに示すように例えばリンをイオン
注入法によって、例えば１００ＫｅＶの加速電圧で例え
ば３×１０１！ｃｍ−２の密度で不純物をドーピングし
て、第１図Ｃに示すようにイオン注入されたシリコン層
１０７を形成する。この時上記ゲート電極の遮蔽効果に
よって、薄膜トランジスタＴの活性領域には上記不純物
はドーピングされない。

次に、例えば室温でパルスエネルギービーム１０８を、
上記透明基板１０１の、上記シリコン層１０３が被着形
成されている面の反対側の面から、例えば室温でパルス
レーザ−ビームを照射する。このパルスレーザ−ビーム
としては、ＸｅＣｌエキシマレーザ−によるパルスレー
ザ−ビーム（波長３０８ｎｍ）を用いることができ、そ
のパルス幅は例えば４５ｎｓ、照射エネルギー密度は例
えば２００〜３００　ｍ　Ｊ　／　ｃ　ｍ　２である。

このパルスレーザ−ビーム１０８の照射により上記ａ−
８ｉ：Ｈ膜１０３が瞬間的に加熱され、イオン注入され
たシリコン層中の不純物が活性化され、第１図Ｅに示す
ように不純物が活性化されたシリコン層１０９が形成さ
れると同時に、後述の薄膜トランジスタＴの活性化領域
となる領域が結晶化され第１図Ｅに示すように結晶化さ
れたシリコン層１１０が形成される。このパルスレーザ
−ビームの照射により、上記ゲート電極１０５に対して
自己整合的にソース領域及びドレイン領域が形成するこ
とができる。これによってソース領域及びドレイン領域
に抵抗率は、１０−２〜１０−３Ω・Ｃｍと低くするこ
とができる。

つぎに、ゲート絶縁膜の所定部分を除去してソース領域
及びドレイン領域に達するようにコンタクトホールを形
成したのち、例えばアルミニウムをスパッタ法でゲート
絶縁膜に被着形成して、このアルミニウム膜をエツチン
グして所定の形状にパターニングして、ソース領域に通
じるソースパスライン１１４を形成する。つぎに、透明
電導膜たとえばＩＴＯ膜をスパッタ法で被着形成して、
このＩＴＯ膜をエツチングして所定の形状にパターニン
グして画素電極１１３を形成する。次に、ゲート電極及
びソースライン及び画素電極を覆うように、絶縁膜例え
ば窒化膜１１５を被着形成する。当該絶縁膜１１５は、
外部環境からの汚染を防止する。

つぎに、結晶化されたシリコン層１１０と絶縁膜１０４
との界面の特性改善や、結晶化されたシリコン層が例え
ば多結晶シリコン膜の場合、当該多結晶シリコン層を構
成するシリコンの微結晶の粒界の特性改善のために必要
に応じて、例えば水素を含むガスで例えば３００℃の温
度でアニールを施す。この後、全面に液晶配向膜を形成
した後、液晶の封入工程を経て、目的とする液晶デイス
プレィが完成する。

本実施例によれば次のような種々な利点がある。すなわ
ち、パルスレーザ−ビーム１０８の照射により、ａ−３
ｉ：Ｈ膜の結晶化を室温で行うことができる。また、ソ
ース領域１１２及びドレイン領域１１２を、イオン注入
及びパルスレーザ−ビーム１０８の照射によって室温で
形成することができる。したがって、耐熱性はないが安
価なガラス基板を用いてキャリア（電子）の移動度が高
い高性能の薄膜トランジスタＴを室温〜３００℃の低温
プロセスで製造することができる。この薄膜トランジス
タＴにより、高速でしかもより大きな電流のスイッチン
グを行うことができる。また、この薄膜トランジスタＴ
の活性領域である結晶化されたシリコン層１１０と、ソ
ース領域及びドレイン領域の不純物の活性化をわずか一
度のパルスレーザ−アニールによって形成されるため、
記述の従来の液晶デイスプレィに比べて、パルスレーザ
−アニルの工程が少なくなり、　したがってこの分だけ
製造工程を簡略する事ができる。

さらに、ゲート電極１０５に対して自己整合的にシリコ
ン層１０３に不純物がドーピングされるので、ソース領
域１１１及びドレイン領域１１２をゲート電極１０５に
対して自己整合的に形成することができる。この結果、
薄膜トランジスタＴの応答速度が速くなり、又、ゲート
電極とドレイン領域、及びゲート電極とソース領域の間
の寄生容量がなくなるため、画質ムラ゛の無い良質な映
像を得ることができる。

以上、本発明の実施例に付き具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。

例えば、パルスレーザ−ビーム１０８としては、例えば
ＸｅＦエキシマレーザ−によるパルスレーザ−ビーム（
波長３５１ｎｍ）も用いることが可能である。

また、上述の実施例に於いては、本発明を液晶デイスプ
レィの製造に適用した場合に付いて説明したが、本発明
は、液晶デイスプレィ以外のアクティブマトリクス法式
の表示装置の製造に適用することが可能である。例えば
、上述の実施例における画素電極１１３上の層間絶縁膜
１１５を除去し、表示用物質として液晶の代わりに例え
ばエレクトロクロミック（ＥＣ）材料を用いれば、アク
ティブマトリックス方式のエレクトロクロミックデイス
プレィを製造することができる。なお、液晶の代わりに
光りセンサー材料を用いれば、二次元センサーを製造す
ることもできる。

〔発明の効果〕

以上説明したように、本発明によれば、アモルファスシ
リコン膜にパルスレーザ−ビームを照射して加熱する事
により結晶化するとともに、イオン注入法により、注入
された不純物例えばＰまたはＢの活性化もパルスレーザ
−ビームで実施されるので、安価なガラス基板を用いて
高性能の薄膜トランジスタを製造することができる。ま
た、ゲート電極に対して自己整合的に不純物が注入され
、パルスレーザ−ビームによって活性化されるので、薄
膜トランジスタのソース領域及びドレイン領域をゲート
電極に対して自己整合的に形成することができる。さら
に、薄膜トランジスタの活性領域となるシリコン層の結
晶化と、ソース領域及びドレイン領域を形成するための
不純物の活性化を、たった−度のパルスレーザ−ビーム
によって実施できることによって、従来の技術により大
幅に工程を簡略化することができる。さらに、ソース領
域及びドレイン領域を形成するためにリソグラフィー工
程を必要としないため、少なくともこの分だけリソグラ
フィー工程の数が少なくなり、これによって製造工程を
簡略化することができる。

【図面の簡単な説明】

第１図Ａ〜第１図Ｆは本発明の一実施例によるアクティ
ブマトリクス方式の液晶デイスプレィの製造方法を工程
順に説明するための断面図、第２図は第１図Ａ〜第１図
Ｆに示す方法により製造された液晶デイスプレィの完成
状態を示す斜視図、第３図Ａは従来のアクティブマトリ
ックス方式の液晶デイスプレィの一例を示す斜視図、第
３図Ｂは第３図ＡのＸ−Ｘ断面図、第４図Ａは従来例で
ある特開平１−２４１８６２の発明のアクティブマトリ
クス方式の液晶デイスプレィの斜視図、第５図（ａ）〜
（ｄ）は第４図のアクティブマトリクス方式の液晶デイ
スプレィの製造方法を工程順に説明するＹ−Ｙ断面図で
ある。 図面における主な符号の説明 １０１はガラス基板、１０２は絶縁膜、１０３はシリコ
ン層、　１０４は絶縁膜、　１０５をよゲート電極、１
０６はイオン注入、１０７はイオン注入されたシリコン
層、　１０８はパルスレーザ−ビーム、１０９は不純物
が活性化されたシリコン層、１１０は結晶化されたシリ
コン層、１１１はソース領域、１１２はドレイン領域、
　１１３は画素電極、１１４はソースパスライン、１１
５は絶縁膜である。 ４６３は画素電極、４１０はゲート電極、４１２はソー
ス領域、４１５はソース・バス・ライン、５０１はガラ
ス基板、５０２は絶縁膜、５０３はａ−３ｉ：Ｈ膜、５
０４は絶縁膜、　５０５はパルス・レーザー・ビーム、
５０６は結晶化されたＳｉ膜、５０７は絶縁膜、　５０
８は金属膜、５１０はゲート電極、５１１は不純物層、
５１２はソース領域、５１３はドレイン領域を兼ねた画
素電極、５１４は層間絶縁膜、５１５はソース・バス・
ラインである。 第１図△ 第 図 第 図Ｄ １１３１１１４ＩＩＪｋ ソースライン 第 ］ 図Ｆ 第２図 第３Ｔ￥１ ３／ρ ３ρ２ 第３図Ａ

Claims (1)

1. 【特許請求の範囲】 薄膜トランジスタにより画素電極をオン／オフするよう
   にしたアクティブマトリクス方式の表示方法の製造にお
   いて、透明基板上にシリコン膜を形成する工程と、上記
   シリコン膜をパターニングする工程と、上記アモルファ
   スのシリコン膜上にゲート絶縁膜及びゲート電極を形成
   する工程と、 上記絶縁膜を介してシリコン膜に不純物を注入する工程
   と、 シリコン膜にパルスレーザービームを透明基板のシリコ
   ン膜が被着形成されていない側の面から照射して加熱す
   ることによりシリコン膜を結晶化する工程と、 上記不純物を注入されたシリコン膜に、パルスレーザー
   ビームを透明基板のシリコン膜が被着形成されていない
   側の面から照射して不純物を活性化させることにより上
   記薄膜トランジスタのソース領域及びドレイン領域を形
   成する工程とを有することを特徴とする表示装置の製造
   方法。