JPH06275807A

JPH06275807A - 半導体回路およびその作製方法

Info

Publication number: JPH06275807A
Application number: JP5086746A
Authority: JP
Inventors: Toru Takayama; 徹高山; Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-03-22
Filing date: 1993-03-22
Publication date: 1994-09-30
Anticipated expiration: 2018-05-06
Also published as: JP3402380B2

Abstract

(57)【要約】【目的】アモルファスシリコンを用いた薄膜ダイオー
ド（ＴＦＤ）と結晶性シリコンを用いた薄膜トランジス
タ（ＴＦＴ）を有する半導体回路を低温で製造する方法
を提供する。【構成】アモルファスシリコン膜を形成し、ＴＦＴと
なるべき領域にはニッケル、鉄、コバルト、白金等のア
モルファスシリコンの結晶化を促進する触媒元素を有す
る被膜を密着させるか、あるいは触媒元素をイオン注入
等の手段で導入し、その後、ＴＦＴ、ＴＦＤを形成す
る。しかる後に、基板の歪み温度よりも低い温度でアニ
ールしてドーピング不純物の活性化をおこなう。この結
果、ＴＦＴは結晶化シリコンによって構成され、ＴＦＤ
はアモルファスシリコンによって構成される半導体回路
が形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）および薄膜ダイオード（ＴＦＤ）を有する半導体
回路（例えば、イメージセンサー）およびその作製方法
に関するものである。本発明によって作製される半導体
回路は、ガラス等の絶縁基板上、単結晶シリコン等の半
導体基板上、いずれにも形成される。特に本発明は、熱
アニールによる結晶化、活性化を経て作製されるＴＦＴ
を有する半導体回路に関する。

【０００２】

【従来の技術】薄膜トランジスタ、薄膜ダイオード等の
薄膜半導体素子は、使用されるシリコンの種類によっ
て、アモルファス系素子と結晶系素子に分かれている。
アモルファスシリコンは作製温度が低く、量産性に優れ
ていたが、電界効果移動度や導電率等の物性で結晶性シ
リコンに劣るので、高速特性を得るには結晶系の半導体
素子が求められていた。一方、アモルファス半導体は、
一般に光導電率の変化が大きいので光センサー等に使用
できることが知られていた。そして、最近では、アモル
ファスシリコンダイオードを用いた光センサーを、高速
動作が可能な結晶系シリコンを用いた薄膜トランジスタ
によって駆動する回路（例えば、集積化イメージセンサ
ー回路）が提唱されている。

【０００３】

【発明が解決しようする課題】従来のアモルファスシリ
コンダイオードと結晶シリコンＴＦＴを組み合わせた回
路の作製手順の例を図４に示す。ガラス基板５０上に下
地絶縁膜５１を形成し、その上にアモルファスシリコン
膜を形成して、これを６００℃以上の温度で長時間アニ
ールすることにより結晶化させ、パターニングして島状
シリコン領域５２を得る。そして、ゲイト絶縁膜５３を
形成し、さらに、ゲイト電極５４Ｎ、５４Ｐを形成す
る。（図４（Ａ））

【０００４】そして、公知のＣＭＯＳ作製技術を使用し
てＮ型不純物領域５５ＮとＰ型不純物領域５５Ｐを形成
する。この不純物導入工程においてはゲイト電極に対し
て自己整合的に不純物が導入される。不純物注入後は、
レーザーアニール、熱アニール等の手段で不純物の活性
化がおこなわれる。（図４（Ｂ））

【０００５】次に、第１の層間絶縁物５６を形成して、
これにコンタクトホールを形成し、ＴＦＴのソース、ド
レインに電極・配線５７ａ、５７ｂ、５７ｃおよびアモ
ルファスシリコンダイオードの電極５７ｄが形成され
る。（図４（Ｃ））次に、Ｐ型、Ｉ型（真性）、Ｎ型のアモルファスシリコ
ン膜５８Ｐ、５８Ｉ、５８Ｎを順次積層して、これをパ
ターニングし、ダイオードの接合部を形成する。（図４
（Ｄ））最後に、第２の層間絶縁物５９を形成し、これにコンタ
クトホールを形成して、アモルファスシリコンダイオー
ドの電極６０を形成して、回路が完成する。（図４
（Ｅ））

【０００６】このような手順を要する従来の方法では、
長時間の成膜が要求されるシリコン膜および層間絶縁物
がそれぞれ２層と、それに加えてＮ層、Ｐ層の成膜も必
要であるので、スループットが低下するという問題点を
抱えていた。しかも、これらの成膜において使用される
プラズマＣＶＤ法、減圧ＣＶＤ法では、メンテナンスの
ための装置のデッドタイムが大きく、これらの工程が余
分に存在することは一層のスループット低下をもたら
す。

【０００７】また、結晶シリコンＴＦＴに用いるシリコ
ン膜の結晶化をおこなうにも６００℃以上の温度が必要
であり、かつ、その結晶化に２４時間以上の長い時間が
必要であったので、実際に量産する場合には、結晶化装
置の設備がいくつも必要とされ、巨額の設備投資がコス
トに跳ね返ってくるという問題を抱えていた。本発明
は、結晶シリコンＴＦＴに用いるシリコン膜とアモルフ
ァスシリコンダイオードに用いるシリコン膜とを同時に
形成し、かつ、層間絶縁物も１層のみとすることによっ
て、上記の問題点を克服し、また、６００℃以下の温度
で、かつ、実質的に問題にならない程度の短時間でシリ
コン膜の結晶化をおこなう技術を提供する。

【０００８】

【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態（なお、本発明においてはア
モルファス状態および実質的にアモルファス状態とは、
いわゆる非晶質状態や、結晶性はあっても極めて劣悪な
ものを含める。）のシリコン被膜に微量の触媒材料を添
加することによって結晶化を促進させ、結晶化温度を低
下させ、結晶化時間を短縮できることが明らかになっ
た。触媒元素としては、ニッケル（Ｎｉ）、鉄（Ｆ
ｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）が適している。
具体的には、これらの触媒元素単体あるいは珪化物等の
化合物を有する膜、粒子、クラスター等をアモルファス
シリコン膜の下、もしくは上に密着して形成し、あるい
はイオン注入法等の方法によってアモルファスシリコン
膜中にこれらの触媒元素を導入し、その後、これを適当
な温度、典型的には５８０℃以下の温度で熱アニールす
ることによって結晶化させることができる。

【０００９】当然のことであるが、アニール温度が高い
ほど結晶化時間は短いという関係がある。また、触媒元
素の濃度が大きいほど結晶化温度が低く、結晶化時間が
短いという関係がある。本発明人の研究では、結晶化を
進行させるには、これらのうちの少なくとも１つの元素
の濃度が１×１０¹⁷ｃｍ^-3、好ましくは５×１０¹⁸ｃｍ
^-3以上存在することが必要であることがわかった。ま
た、アニール温度と時間によっては、１０〜２０μｍ程
度触媒元素が拡散し、横方向に結晶化が進行することも
明らかになった。。

【００１０】一方、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、特に
活性領域として利用する場合には、十分な信頼性および
特性を得るためにこれらの触媒材料の濃度は合計して２
×１０²⁰ｃｍ^-3を越えないことが望まれる。

【００１１】さらに、注目すべき事柄は、このような触
媒材料の存在しない領域では、全く結晶化を進行させる
ことなく、アモルファス状態を維持できることである。
例えば、通常、このような触媒材料を有しないアモルフ
ァスシリコンの結晶化は６００℃以上の温度で開始され
るが、５８０℃以下では全く進行しない。ただし、３０
０℃以上の雰囲気ではアモルファスシリコン中のダング
リングボンドを中和するのに必要な水素が離脱するの
で、良好な光感度を得るにはアニールは水素雰囲気でお
こなわれることが望まれる。

【００１２】本発明人は、この触媒元素の効果に着目
し、これを利用することによってより低温、短時間のア
ニールによって結晶シリコンを得て、これをＴＦＴに使
用することを見出した。本発明では、上記の触媒材料に
よる結晶化の特徴を生かして、ＴＦＴのみを結晶化、活
性化させ、ＴＦＤはアモルファス状態のままとすること
によって素子の機能を高める。さらに本発明人は考察を
進め、上記の他の問題点であるプロセスの簡略化、すな
わち、成膜工程の削減を可能とする方法を見出した。そ
の概要を以下に示す。アモルファスシリコン膜の成膜 ’触媒元素を有する物質のＴＦＴ領域のシリコン膜へ
の成膜絶縁被膜（ゲイト絶縁膜）の成膜ＴＦＴのゲイト電極、ＴＦＤのマスク材の形成ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による）ドーピング不純物の活性化（６００℃以下、８時間
以内）層間絶縁物の形成ＴＦＴのソース、ドレイン電極の形成

【００１３】あるいは、アモルファスシリコン膜の成膜 ’触媒元素のＴＦＴ領域のシリコン膜への導入（イオ
ン注入もしくはイオンドーピング法による）絶縁被膜（ゲイト絶縁膜）の成膜ＴＦＴのゲイト電極、ＴＦＤのマスク材の形成ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による）ドーピング不純物の活性化（６００℃以下、８時間
以内）層間絶縁物の形成ＴＦＴのソース、ドレイン電極の形成

【００１４】触媒元素の濃度を精密に制御するという意
味からは’の工程はイオン注入法等の手段が望まし
い。触媒元素の存在によって、結晶化、活性化のために
は、６００℃以下、典型的には５５０℃以下の温度で十
分であり、また、アニール時間も８時間以内、典型的に
は４時間以内で十分である。特に、イオン注入法やイオ
ンドーピング法によって最初から均等に触媒元素が分布
している場合には、極めて結晶化が進行しやすかった。

【００１５】本発明において、ＴＦＤの構造について簡
単に述べると、従来のＴＦＤが、層構造を有していたの
に対し、本発明のＴＦＤは平面上（プレーナー）構造を
有することを特徴とする。本発明においては、ＴＦＴの
活性領域とＴＦＤの真性領域は同じアモルファスシリコ
ン膜を出発点とする。しかし、ＴＦＤ領域には触媒元素
が導入されないので、後のアニール工程によって結晶化
しない。これは、本発明におけるアニール温度が従来の
ものより５０℃以上も低下させることが可能であるため
に実現したことである。このため、従来では、２層のシ
リコン膜の形成が必要とされていたのに対し、本発明で
は１層のシリコン膜の成膜で足りてしまう。そして、従
来必要であった、Ｎ層、Ｐ層に関してはＴＦＴの不純物
ドーピングの際に同時に平面的に形成することによって
得られる。すなわち、ＴＦＴにＮ型不純物を注入すると
きにＴＦＤのＮ型領域を形成し、ＴＦＴにＰ型不純物を
注入するときにＴＦＤのＰ型領域を形成する。この結
果、層間絶縁物も１層となる。

【００１６】このような平面的なＴＦＤは従来にない特
色を有する。従来のＴＦＤ（図４に示されるような形状
を有する）を例えば光センサーとして使用する場合に
は、半導体内部に発生する電界のかかる方向と光照射面
が垂直となり、光照射強度が電界のかかる方向で一様で
なく、効率よく電子・ホールを発生させ、外部に取り出
すことができなかった。また、層間のピンホール等によ
りＴＦＤがショートすることもあった。本発明において
は、ＴＦＤに生じる電界の方向が光照射面と平行である
ので、電界方向での光強度が一定となり、光電変換効率
が向上し、また、ショートも生じにくい。

【００１７】本発明においては、触媒元素の作用のため
に、通常の熱アニールによっては結晶化しない１０００
Å以下の薄いアモルファスシリコン膜も結晶化する。Ｔ
ＦＴの段差部におけるゲイト絶縁膜のピンホールや絶縁
不良、ゲイト電極の断線等を防止する観点からは、結晶
シリコン膜の厚さは、１０００Å以下、好ましくは５０
０Å以下が要求されていた。従来はレーザー結晶化以外
の方法では実現できなかったが、本発明によって低温に
おいても熱アニールによって実現できた。このことが歩
留りのさらなる向上に寄与することは言うまでもない。
以下に実施例を用いて、より詳細に本発明を説明する。

【００１８】

【実施例】〔実施例１〕図１に本実施例の作製工程の
断面図を示す。まず、基板（コーニング７０５９）１０
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜１１を形成した。続いて、プラズマＣＶＤ法
によって、厚さ５００〜１５００Å、例えば１５００Å
の真性（Ｉ型）のアモルファスシリコン膜１２を堆積し
た。連続して、スパッタリング法によって、厚さ５〜２
００Å、例えば２０Åの珪化ニッケル膜（化学式ＮｉＳ
ｉ_x、０．４≦ｘ≦２．５、例えば、ｘ＝２．０）１３
を図に示すように選択的に形成した。（図１（Ａ））

【００１９】そして、これを水素還元雰囲気下（好まし
くは、水素の分圧が０．１〜１気圧）、５００℃で４時
間アニールして結晶化させた。この結果、珪化ニッケル
膜１３の下方のアモルファスシリコン膜は結晶化して結
晶シリコン膜となった。一方、珪化ニッケル膜の存在し
なかった領域のシリコン膜はアモルファス状態のままで
あった。

【００２０】次に得られたシリコン膜をフォトリソグラ
フィー法によってパターニングし、島状シリコン領域１
４ａ（ＴＦＴ用）および１４ｂ（ＴＦＤ用）を形成し
た。領域１４ａは先のアニールの工程で結晶化している
が、領域１４ｂはアモルファスのままである。さらに、
スパッタリング法によって厚さ１０００Åの酸化珪素膜
１５をゲイト絶縁膜として堆積した。スパッタリングに
は、ターゲットとして酸化珪素を用い、スパッタリング
時の基板温度は２００〜４００℃、例えば３００℃、ス
パッタリング雰囲気は酸素とアルゴンで、アルゴン／酸
素＝０〜０．５、例えば０．１以下とした。引き続い
て、減圧ＣＶＤ法によって、厚さ６０００〜８０００
Å、例えば６０００Åのシリコン膜（０．１〜２％の燐
を含む）を堆積した。なお、この酸化珪素とシリコン膜
の成膜工程は連続的におこなうことが望ましい。そし
て、シリコン膜をパターニングして、ＴＦＴのゲイト電
極１６ａ、１６ｂおよびＴＦＤのマスク材１６ｃを形成
した。（図１（Ｂ））

【００２１】次に、図１（Ｃ）に示すように、フォトレ
ジストのマスク１７ａを形成し、プラズマドーピング法
によって、シリコン領域にゲイト電極をマスクとして不
純物（燐）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ₃）を用い、加速電圧を６０〜９０ｋＶ、
例えば８０ｋＶとした。ドーズ量は１×１０¹⁵〜８×１
０¹⁵ｃｍ^-2、例えば、２×１０¹⁵ｃｍ^-2とした。この結
果、ＴＦＴのＮ型の不純物領域１８ａ、ＴＦＤのＮ型の
不純物領域１９ｎが形成された。（図１（Ｃ））

【００２２】次に、図１（Ｄ）に示すように、フォトレ
ジストのマスク１７ｂを形成し、プラズマドーピング法
によって、シリコン領域にゲイト電極をマスクとして不
純物（ホウ素）を注入した。ドーピングガスとして、ジ
ボラン（Ｂ₂Ｈ₆）を用い、加速電圧を４０〜８０ｋ
Ｖ、例えば６５ｋＶとした。ドーズ量は１×１０¹⁵〜８
×１０¹⁵ｃｍ^-2、例えば、５×１０¹⁵とした。この結
果、ＴＦＴのＰ型の不純物領域１８ｂ、ＴＦＤのＰ型の
不純物領域１９ｐが形成された。なお、このドーピング
不純物導入の際には、ＴＦＤのマスク材１６ｃによっ
て、ＴＦＤのＮ型領域とＰ型領域に挟まれた領域には不
純物は注入されず、真性領域１９ｉとなる。（図１
（Ｄ））

【００２３】その後、０．１〜１気圧の水素還元雰囲気
中、５００℃で４時間アニールすることによって、不純
物を活性化させた。このとき、先にニッケルの注入され
たＴＦＴの領域１４ａにはニッケルが拡散しているの
で、このアニールによって結晶化が容易に進行し、ドー
ピング不純物が活性化した。一方、ＴＦＤの領域１４ｂ
にはニッケルが存在しないのでアモルファスのままであ
った。アニール終了後、ＴＦＤのマスク材１６ｃを除去
した。（図１（Ｅ））

【００２４】続いて、層間絶縁物として厚さ６０００Å
の酸化珪素膜２０をプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
の電極・配線２１ａ、２１ｂ、２１ｃ、ＴＦＤの電極・
配線２１ｄ、２１ｅを形成した。最後に、１気圧の水素
雰囲気で３５０℃、３０分のアニールをおこなった。以
上の工程によって半導体回路が完成した。（図１
（Ｆ））

【００２５】本工程では、図から明らかなようにシリコ
ン膜、層間絶縁物を共に１層とすることができた。その
結果、成膜プロセスは大きく削減された。また、ニッケ
ルの濃度を２次イオン質量分析（ＳＩＭＳ）法によって
測定したところ、ＴＦＴの領域１４ａにおいては、１×
１０¹⁸〜５×１０¹⁸ｃｍ^-3のニッケルが検出された。一
方、ＴＦＤの領域１４ｂでは測定限界（１×１０¹⁶ｃｍ
^-3）以下であった。本実施例の半導体回路のうち、ＴＦ
Ｄの部分を図２（Ａ）に示す。このＴＦＤは光センサー
として使用する場合には上方から光が入射される。この
ＴＦＤのＡ−Ａ’に沿ったエネルギーバンド図は、図２
（Ｂ）のように示される。

【００２６】〔実施例２〕図２に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）３０上に
スパッタリング法によって厚さ２０００Åの酸化珪素の
下地膜３１を形成した。さらに、プラズマＣＶＤ法によ
って、厚さ５００〜１５００Å、例えば５００Åのアモ
ルファスシリコン膜３２、さらに厚さ２００Åの酸化珪
素膜３３を堆積した。そして、アモルファスシリコン膜
３２をフォトレジスト３４でマスクして、イオン注入法
によって選択的にニッケルイオンを注入し、ニッケルが
１×１０¹⁸〜２×１０¹⁹ｃｍ^-3、例えば、５×１０¹⁸ｃ
ｍ^-3だけ含まれるような領域３５を作製した。

【００２７】この領域３５の深さは２００〜５００Åと
し、加速エネルギーはそれに合わせて最適なものを選択
した。また、ＴＦＴにおいてチャネル形成領域となるべ
き領域およびＴＦＤを作製する領域にはニッケルが注入
されないようにした。ただし、ＴＦＴのチャネル長は２
０μｍ以下、好ましくは１０μｍ以下とした。これはア
ニールによってニッケルが拡散して、周囲を結晶化させ
ることができるためである。この作用を利用することに
よってＴＦＴの活性領域のニッケルの濃度を低くしなが
らも、結晶化を促進することができる。（図３（Ａ））

【００２８】そして、アモルファスシリコン膜をパター
ニングして、島状シリコン領域３６ａ（ＴＦＴ用）およ
び３６ｂ（ＴＦＤ用）を形成した。さらに、テトラ・エ
トキシ・シラン（Ｓｉ（ＯＣ₂Ｈ₅）₄、ＴＥＯＳ）と
酸素を原料として、プラズマＣＶＤ法によってゲイト絶
縁膜として、厚さ１０００Åの酸化珪素３７を形成し
た。原料には、上記ガスに加えて、トリクロロエチレン
（Ｃ₂ＨＣｌ₃）を用いた。成膜前にチャンバーに酸素
を４００ＳＣＣＭ流し、基板温度３００℃、全圧５Ｐ
ａ、ＲＦパワー１５０Ｗでプラズマを発生させ、この状
態を１０分保った。その後、チャンバーに酸素３００Ｓ
ＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチレン
を２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこなっ
た。基板温度、ＲＦパワー、全圧は、それぞれ３００
℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバー
に１００Ｔｏｒｒの水素を導入し、３５０℃で３５分の
水素アニールをおこなった。

【００２９】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのタンタ
ル膜を堆積した。なお、この酸化珪素３７とタンタル膜
の成膜工程は連続的におこなうことが望ましい。タンタ
ルの代わりに、クロム、モリブテン、タングステン、チ
タン等を用いてもよいが、いずれも後のアニール工程に
耐えられることが必要である。そして、タンタル膜をパ
ターニングして、ＴＦＴのゲイト電極３８ａ、３８ｂ、
ＴＦＤのマスク材３８ｃを形成した。さらに、このタン
タル配線の表面を陽極酸化して、表面に酸化物層を形成
した。陽極酸化は、酒石酸の１〜５％エチレングリコー
ル溶液中でおこなった。得られた酸化物層の厚さは２０
００Åであった。（図３（Ｂ））

【００３０】次に、プラズマドーピング法によって、シ
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ₃）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×
１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、２×１０¹⁵ｃｍ^-2
とした。このようにしてＮ型の不純物領域３９を形成し
た。（図３（Ｃ））

【００３１】さらに、左側のＴＦＴ（Ｎチャネル型ＴＦ
Ｔ）およびＴＦＤの右側の領域（Ｎ型領域）をフォトレ
ジスト４０でマスクして、再び、プラズマドーピング法
で右側のＴＦＴ（ＰチャネルＴＦＴ）のシリコン領域お
よびＴＦＤの左側の領域（Ｐ型領域）に不純物（ホウ
素）を注入した。ドーピングガスとして、ジボラン（Ｂ
₂Ｈ₆）を用い、加速電圧を５０〜８０ｋＶ、例えば６
５ｋＶとした。ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ
^-2、例えば、先に注入された燐より多い５×１０¹⁵ｃｍ
^-2とした。この結果、ＴＦＴのＮ型の不純物領域４１
ａ、同Ｐ型領域４１ｂおよびＴＦＤのＮ型領域４２ｎ、
Ｐ型領域４２ｐを形成した。（図３（Ｄ））

【００３２】その後、０．１〜１気圧の水素還元雰囲気
中、５００℃で４時間アニールすることによって、不純
物を活性化させた。このとき、先にニッケルの注入され
た領域３６ａでは、このアニールによって結晶化が容易
に進行し、ドーピング不純物が活性化した。一方、ＴＦ
Ｄの領域３６ｂ（真性領域４２ｉを含む）のシリコン中
にはニッケルが存在しないので結晶化しなかった。（図
３（Ｅ））続いて、厚さ２０００Åの酸化珪素膜４３を層間絶縁物
としてプラズマＣＶＤ法によって形成し、これにコンタ
クトホールを形成して、金属材料、例えば、窒化チタン
とアルミニウムの多層膜によってＴＦＴの電極・配線４
４ａ、４４ｂ、４４ｃ、ＴＦＤの電極・配線４４ｄ、４
４ｅを形成した。最後に、１気圧の水素雰囲気で３５０
℃、３０分のアニールをおこなった。以上の工程によっ
て半導体回路が完成した。（図３（Ｆ））

【００３３】本実施例では、ＴＦＤのマスク材３８ｃ
は、他のゲイト電極配線とは絶縁されており、浮遊電位
状態とした。しかし、この場合には何らかの電荷の蓄積
によってＴＦＤの動作が妨げられることがある。もし、
安定な動作が要求されるのであれば、ＴＦＤのＰ型領域
もしくはＮ型領域と同電位とするとよい。また、本実施
例では、真性領域４２ｉ上にはマスク材３８ｃが存在し
ているので、ＴＦＤを光センサーとして使用する場合に
は、基板側から光を入射させることが必要である。

【００３４】作製されたＴＦＴの特性は従来の６００℃
のアニールによって結晶化する工程によって作製された
ものとは何ら劣るところはなかった。例えば、本実施例
によって作成したシフトレジスタは、ドレイン電圧１５
Ｖで１１ＭＨｚ、１７Ｖで１６ＭＨｚの動作を確認でき
た。また、信頼性の試験においても従来のものとの差を
見出せなかった。

【００３５】

【発明の効果】本発明によって、結晶性シリコンＴＦＴ
とアモルファスシリコンダイオードを有する半導体回路
を作製するプロセスを削減し、量産性を高めることがで
きた。また、本発明は、例えば、５００℃というような
低温、かつ、４時間という短時間でシリコンの結晶化を
おこなうことによっても、スループットを向上させるこ
とができる。加えて、従来、６００℃以上のプロセスを
採用した場合にはガラス基板の縮みやソリが歩留り低下
の原因として問題となっていたが、本発明を利用するこ
とによってそのような問題点は一気に解消してしまう。

【００３６】このことは、大面積の基板を一度に処理で
きることを意味するものである。すなわち、大面積基板
を処理することによって、１枚の基板から多くの集積回
路等を切りだすことによって単価を大幅に低下させるこ
とができる。このように本発明は工業上有益な発明であ
る。

【図面の簡単な説明】

【図１】実施例１の作製工程断面図を示す。

【図２】実施例１で得られたＴＦＤおよびそのバン
ド図を示す。

【図３】実施例２の作製工程断面図を示す。

【図４】従来の作製工程例（断面図）を示す。

【符号の説明】

１０・・・基板１１・・・下地絶縁膜（酸化珪素）１２・・・アモルファスシリコン膜１３・・・珪化ニッケル膜１４・・・島状シリコン領域１５・・・ゲイト絶縁膜（酸化珪素）１６・・・ゲイト電極およびマスク材（燐ドープされた
シリコン）１７・・・ドーピングマスク（フォトレジスト）１８・・・ＴＦＴのソース、ドレイン領域１９・・・ＴＦＤの不純物領域・真性領域２０・・・層間絶縁物（酸化珪素）２１・・・金属配線・電極（窒化チタン／アルミニウ
ム）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所 9056−4ＭＨ０１Ｌ 29/78 ３１１Ｃ

Claims

【特許請求の範囲】

【請求項１】基板上に形成された少なくとも１つの薄
膜トランジスタと少なくとも１つの薄膜ダイオードを有
し、前記薄膜トランジスタの活性領域（チャネル形成領
域）を形成する半導体膜は、前記薄膜ダイオードのＮ型
領域、Ｐ型領域および真性領域（Ｉ層）と同じ層の半導
体膜であり、また、前記薄膜トランジスタの活性領域に
含まれるシリコンの結晶化を促進する触媒元素の濃度は
１×１０¹⁷ｃｍ^-3もしくはそれ以上の濃度、かつ２×１
０²⁰ｃｍ^-3未満の濃度であることを特徴とする半導体回
路。
【請求項２】請求項１において、触媒元素の濃度は、
２次イオン質量分析法によって得られた最小値によって
定義されることを特徴とする半導体回路。
【請求項３】請求項１において、触媒元素は、ニッケ
ル、鉄、コバルト、白金の少なくとも１つであることを
特徴とする半導体回路。
【請求項４】基板上に形成された少なくとも１つの薄
膜トランジスタと少なくとも１つの薄膜ダイオードを有
し、前記薄膜トランジスタの活性領域（チャネル形成領
域）を形成する半導体膜は、前記薄膜ダイオードのＮ型
領域、Ｐ型領域および真性領域（Ｉ層）と同じ層の半導
体膜であり、また、前記薄膜トランジスタの活性領域は
結晶シリコンから、また、前記薄膜ダイオードの真性領
域は実質的にアモルファスシリコンから構成されている
ことを特徴とする半導体回路。
【請求項５】基板上に実質的にアモルファスシリコン
膜を形成する第１の工程と、前記アモルファスシリコン膜のうち、ＴＦＴを形成すべ
き領域に選択的にアモルファスシリコンの結晶化を促進
する触媒元素を導入する第２の工程と、前記アモルファスシリコン膜上に絶縁被膜および薄膜ト
ランジスタのゲイト電極、および薄膜ダイオードのマス
ク材を形成する第３の工程と、前記ゲイト電極およびマスク材をマスクとして、アモル
ファスシリコン膜にドーピング不純物を添加する第４の
工程と、前記シリコン膜を熱アニールすることによって、導入さ
れた不純物の活性化をおこなう第５の工程とを有するこ
とを特徴とする半導体回路の作製方法。