CN102197485A - 半导体装置及其制造方法以及显示装置 - Google Patents

半导体装置及其制造方法以及显示装置 Download PDF

Info

Publication number
CN102197485A
CN102197485A CN2009801422953A CN200980142295A CN102197485A CN 102197485 A CN102197485 A CN 102197485A CN 2009801422953 A CN2009801422953 A CN 2009801422953A CN 200980142295 A CN200980142295 A CN 200980142295A CN 102197485 A CN102197485 A CN 102197485A
Authority
CN
China
Prior art keywords
film
semiconductor layer
semiconductor
thin
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801422953A
Other languages
English (en)
Other versions
CN102197485B (zh
Inventor
牧田直树
中辻广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102197485A publication Critical patent/CN102197485A/zh
Application granted granted Critical
Publication of CN102197485B publication Critical patent/CN102197485B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体装置及其制造方法以及显示装置。半导体装置具备薄膜晶体管(125)和薄膜二极管(126)，薄膜晶体管(125)的半导体层(108)和薄膜二极管(126)的半导体层(109)是通过使同一晶质半导体膜结晶而形成的晶质半导体层，在薄膜二极管(126)的半导体层(109)的表面形成有脊部，薄膜二极管(126)的半导体层(109)的表面粗糙度比薄膜晶体管(125)的半导体层(108)的表面粗糙度大。

Description

半导体装置及其制造方法以及显示装置
技术领域
本发明涉及具备薄膜晶体管(Thin Film Transistor：TFT)和薄膜二极管(Thin Film Diode：TFD)的半导体装置及其制造方法，以及显示装置。
背景技术
近年来，具备形成在同一基板上的薄膜晶体管(Thin Film Transistor：TFT)和薄膜二极管(Thin Film Diode：TFD)的半导体装置、具有这样的半导体装置的电子设备的开发正在进行。作为这样的半导体装置的制造方法，提案有使用形成在基板上的同一晶质半导体膜形成TFT和TFD的半导体层的方法。
在专利文献1中公开有在同一基板上具备利用TFD的光传感器部和利用TFT的驱动电路的图像传感器。在专利文献1中，使形成在基板上的非晶质半导体膜结晶从而形成TFT和TFD的半导体层。
这样，如果在同一基板上将TFT和TFD形成为一体，则不仅能够使半导体装置小型化，而且能够获得可减少部件数量等较大的成本优点。进一步，还能够实现附加以现有的部件组合所不能获得的新的功能的商品。
另一方面，专利文献2公开有如下技术：使用同一半导体膜(非晶质硅膜)，在同一基板上形成使用结晶硅的TFT(晶质硅TFT)和使用非晶硅的TFD(非晶质硅TFD)。具体而言，仅在形成于基板上的非晶质硅膜中的要形成TFT的活性区域的区域添加促进非晶质硅的结晶的催化剂元素。然后，通过进行加热处理，使得只有要形成TFT的活性区域的区域结晶，而成为TFD的区域形成作为非晶质状态的硅膜。使用该硅膜，能够在同一基板上简单地制作晶质硅TFT和非晶质硅TFD。
进一步，专利文献3公开有如下技术：使用同一半导体膜(非晶硅膜)形成作为光传感器发挥作用的光传感器TFT和作为开关元件发挥作用的开关TFT。通过使光传感器TFT的沟道区域的硅膜比源极·漏极区域或开关TFT的活性区域的硅膜厚，用以提高光传感器灵敏度。此处，为了使这些TFT的硅膜的厚度不同，在使非晶硅膜岛状化时的光刻中，利用使用灰阶掩模的半曝光技术，将非晶硅膜部分地薄膜化。此外，通过对非晶硅膜照射激光，使非晶硅膜中被薄膜化的区域(成为光传感器TFT的源极·漏极区域和开关TFT的活性区域的区域)结晶，并且使未被薄膜化的区域(成为光传感器TFT的沟道区域的区域)以非晶的状态不变地剩下。
专利文献1：日本特开平6-275808号公报
专利文献2：日本特开平6-275807号公报
专利文献3：日本特开2005-72126号公报
发明内容
在专利文献1中，使同一晶质半导体膜结晶，既形成TFT的半导体层又形成TFD的半导体层。在TFT和TFD中，根据各自的用途，所要求的器件特性不同，但是，如果采用该方法，则存在难以同时满足在TFT和TFD中要求的各自的器件特性的问题。
在专利文献2和专利文献3所公开的方法中，由同一非晶质半导体膜形成有结晶状态不同的TFT和TFD的半导体层。但是，在每个半导体层使结晶状态最优化在制造过程中是困难的。此外，如以下说明的那样，在专利文献2和3所公开的方法中也难以获得具有优良的特性的TFT和TFD。
在专利文献2的方法中，使相同的非晶质半导体膜的一部分结晶，由结晶后的部分形成TFT(结晶硅TFT)，由保持非结晶的状态不变地剩下的部分形成TFD(非晶硅TFD)。根据该方法，通过控制结晶条件，能够提高结晶硅TFT的特性。但是，在使非晶硅膜的一部分向结晶硅结晶的热处理工序中，原来的非晶硅膜中所包含的氢会脱离。因此，存在不能在热处理工序后使用以非晶的状态不变地剩下的部分制作电特性良好的非晶硅TFD的问题。这是因为，虽然在刚刚成膜的非晶硅膜中，硅原子与氢结合，掩埋其键(终端化)，但是在用于结晶的热处理工序中，硅元素与氢的键断开，氢脱离，从而成为遍布硅的悬键(dangling bond)的劣质的非晶硅。基于同样的理由，利用专利文献3的方法时，难以获得电性能良好的光传感器TFT(非晶硅TFT)。
这样，历来当通过使用同一非晶质半导体膜制作TFT和TFD来制造半导体装置时，难以使在TFT和TFD的各自中所要求的特性并存，其结果是，存在不能获得高性能的半导体装置的问题。
本发明是鉴于上述问题而完成的，其目的在于，在同一基板上有具备薄膜晶体管和薄膜二极管的半导体装置中，实现在薄膜晶体管和薄膜二极管中要求的各自的特性。
本发明的半导体装置包括：薄膜晶体管，具有包括沟道区域、源极区域和漏极区域的半导体层、控制上述沟道区域的导电性的栅极电极和设置在上述半导体层与上述栅极电极之间的栅极绝缘膜；和薄膜二极管，具有至少包括n型区域和p型区域的半导体层，上述薄膜晶体管的半导体层和上述薄膜二极管的半导体层是通过将同一非晶质半导体膜结晶而形成的晶质半导体层，在上述薄膜二极管的半导体层的表面形成有脊部，上述薄膜二极管的半导体层的表面粗糙度比上述薄膜晶体管的半导体层的表面粗糙度大。
在一个优选实施方式中，上述薄膜晶体管的半导体层的结晶性与上述薄膜二极管的半导体层的结晶性大致相同。
在一个优选实施方式中，上述薄膜晶体管的半导体层的平均结晶粒径与上述薄膜二极管的半导体层的平均结晶粒径大致相同。
在一个优选实施方式中，上述薄膜二极管的半导体层的表面的算术平均粗糙度Ra比上述薄膜晶体管的半导体层的表面的算术平均粗糙度Ra大。
在一个优选实施方式中，上述薄膜二极管的半导体层的表面的最高高度Rz比上述薄膜晶体管的半导体层的表面的最高高度Rz高。
在一个优选实施方式中，在上述薄膜晶体管的半导体层的表面形成有脊部，在上述薄膜晶体管的半导体层的表面形成的脊部的平均高度比在上述薄膜二极管的半导体层的表面形成的脊部的平均高度小。
在一个优选实施方式中，上述薄膜晶体管的半导体层的表面实质上是平坦的。
在一个优选实施方式中，上述脊部存在于上述半导体层所包含的结晶粒的边界上。
也可以为上述脊部包括在成为上述半导体层中的三个以上的结晶粒的边界的点形成的、呈山形隆起的部分。
优选在上述薄膜晶体管的半导体层的整个表面表面粗糙度为均匀。
也可以为上述薄膜晶体管的半导体层和上述薄膜二极管的半导体层的至少一部分区域包含具有促进上述非晶质半导体膜的结晶的作用的催化剂元素。
也可以为如下方式：上述薄膜二极管进一步包括本征区域，该本征区域位于上述薄膜二极管的半导体层中的上述n型区域和上述p型区域之间，在上述薄膜二极管的半导体层中，至少上述本征区域的表面粗糙度比上述薄膜晶体管的半导体层的表面粗糙度大。
也可以为上述薄膜晶体管是包括n沟道型薄膜晶体管和p沟道型薄膜晶体管的多个薄膜晶体管。
本发明的半导体装置的制造方法包括：(a1)准备在表面形成非晶质半导体膜的基板的工序；(b)在上述非晶质半导体膜的一部分上形成氧化物层的工序；(c)通过从上述氧化物层的上方向上述非晶质半导体膜照射激光使其结晶，由此获得包括第一结晶区域和第二结晶区域的晶质半导体膜的工序，其中，第一结晶区域是使上述非晶质半导体膜中的未被上述氧化物层覆盖的部分结晶而形成的区域，第二结晶区域是使上述非晶质半导体膜中的被上述氧化物层覆盖的部分结晶而形成的区域，该第二结晶区域的表面粗糙度比上述第一结晶区域的表面粗糙度大；和(d)对上述晶质半导体膜进行图案形成、形成之后成为薄膜晶体管的活性区域的第一岛状半导体层和之后成为薄膜二极管的活性区域的第二岛状半导体层的工序，上述第一岛状半导体层包括上述第一结晶区域，上述第二岛状半导体层包括上述第二结晶区域。
本发明的另一个半导体装置的制造方法包括：(a1)准备在表面形成非晶质半导体膜的基板的工序；(a2)对上述非晶质半导体膜照射激光，使上述非晶质半导体膜结晶而获得晶质半导体膜的工序；(b)在上述晶质半导体膜的一部分上形成氧化物层的工序；(c)从上述氧化物层的上方向上述晶质半导体膜照射激光，通过使上述晶质半导体膜中的未被上述氧化物层覆盖的部分的表面粗糙度变小，由上述晶质半导体膜中的未被上述氧化物层覆盖的部分形成第一结晶区域，由上述晶质半导体膜中的被上述氧化物层覆盖的部分形成表面粗糙度比上述第一结晶区域的大的第二结晶区域的工序；和(d)对上述晶质半导体膜进行图案形成、形成之后成为薄膜晶体管的活性区域的第一岛状半导体层和之后成为薄膜二极管的活性区域的第二岛状半导体层的工序，上述第一岛状半导体层包括上述第一结晶区域，上述第二岛状半导体层包括上述第二结晶区域。
本发明的又一个半导体装置的制造方法包括：(a1)准备在表面形成非晶质半导体膜的基板的工序；(a2’)在对上述非晶质半导体膜的至少一部分添加促进结晶的催化剂元素后，进行加热处理，使上述非晶质半导体膜结晶而获得晶质半导体膜的工序；(b)在上述晶质半导体膜的一部分上形成氧化物层的工序；(c)通过从上述氧化物层的上方向上述晶质半导体膜照射激光使其进一步结晶，或者再结晶，获得包括第一结晶区域和第二结晶区域的晶质半导体膜的工序，其中，第一结晶区域是使上述非晶质半导体膜中的未被上述氧化物层覆盖的部分结晶而形成的区域，第二结晶区域是使上述非晶质半导体膜中的被上述氧化物覆盖的部分结晶而形成的区域，该第二结晶区域的表面粗糙度比上述第一结晶区域的表面粗糙度大；和(d)对上述晶质半导体膜进行图案形成、形成之后成为薄膜晶体管的活性区域的第一岛状半导体层和之后成为薄膜二极管的活性区域的第二岛状半导体层的工序，上述第一岛状半导体层包括上述第一结晶区域，上述第二岛状半导体层包括上述第二结晶区域。
本发明的又一个半导体装置的制造方法包括：(a1)准备在表面形成非晶质半导体膜的基板的工序；(a2’)在对上述非晶质半导体膜的至少一部分添加促进结晶的催化剂元素后，进行加热处理，使上述非晶质半导体膜结晶而获得晶质半导体膜的工序；(a3’)对上述晶质半导体膜照射激光，使上述晶质半导体膜进一步结晶，或者再结晶的工序；(b)在上述晶质半导体膜的一部分上形成氧化物层的工序；(c)通过从上述氧化物层的上方向上述晶质半导体膜照射激光，使上述晶质半导体膜中的未被上述氧化物层覆盖的部分的表面粗糙度变小，由上述晶质半导体膜中的未被上述氧化物层覆盖的部分形成第一结晶区域，由上述晶质半导体膜中的被上述氧化物层覆盖的部分形成比上述第一结晶区域的表面粗糙度大的第二结晶区域的工序；和(d)对上述晶质半导体膜进行图案形成、形成之后成为薄膜晶体管的活性区域的第一岛状半导体层和之后成为薄膜二极管的活性区域的第二岛状半导体层的工序，上述第一岛状半导体层包括上述第一结晶区域，上述第二岛状半导体层包括上述第二结晶区域。
在一个优选实施方式中，在上述工序(c)之前，还包括除去在上述非晶质半导体膜中的未被上述氧化物层覆盖的部分上形成的自然氧化膜的工序。
在一个优选实施方式中，上述工序(c)在氮等不活泼气体气氛中进行。
在一个优选实施方式中，上述基板是具有透光性的基板，上述工序(a)包括：在上述基板中的、成为形成第二岛状半导体层的区域的下部的部分，形成用于对从上述基板的相反侧表面射入的光进行遮光的遮光层的工序，其中，该第二岛状半导体层之后成为薄膜二极管的活性区域；和在形成有上述遮光层的基板上形成上述非晶质半导体膜的工序，上述工序(b)包括：在上述非晶质半导体膜或上述晶质半导体膜上形成氧化膜的工序(b1)；在上述氧化膜上形成抗蚀剂膜，并使其曝光、显影而形成抗蚀剂层的工序(b2)；和将上述抗蚀剂层作为掩模来蚀刻上述氧化膜，由此获得上述氧化物层的工序(b3)，其中，上述工序(b2)包括将上述遮光层作为掩模，从上述基板的上述相反侧表面对上述抗蚀剂膜进行曝光的工序。
优选在上述工序(b)中，上述氧化物层的厚度D(单位：nm)以如下方式设定为当设氧化物层的折射率为n、设上述工序(c)中的上述激光的波长为λ(单位：nm)时，使满足D≤λ/(4×n)×0.5。
在一个优选实施方式中，在上述工序(a2)之前，还包括对上述非晶质半导体膜的表面进行薄膜氧化的工序。
在一个优选实施方式中，上述工序(a2)在含有氧的气氛中进行。
在一个优选实施方式中，在上述工序(c)中，以在上述工序(a2)中获得的上述晶质半导体膜的结晶状态不被完全复位的照射能量(照射能)密度进行上述激光的照射。
在一个优选实施方式中，在上述工序(c)中，以在上述工序(a2’)中获得的上述晶质半导体膜的结晶状态不被完全复位的照射能量密度进行上述激光的照射。
在一个优选实施方式中，在上述工序(a3’)之前，还包括对上述非晶质半导体膜的表面进行薄膜氧化的工序。
在一个优选实施方式中，上述工序(a3’)在含有氧的气氛中进行。
在一个优选实施方式中，在上述工序(c)中，以在上述工序(a3’)中获得的上述晶质半导体膜的结晶状态不被完全复位的照射能量密度进行上述激光的照射。
在一个优选实施方式中，在上述工序(a3’)中，以在上述工序(a2’)中获得的上述晶质半导体膜的结晶状态不被完全复位的照射能量密度进行上述激光的照射。
在上述工序(a2’)中使用的上述催化剂元素也可以为镍。
在一个优选实施方式中，上述工序(d)包括使用上述第二结晶区域形成上述第二岛状半导体层中的之后成为薄膜二极管的本征区域的区域的工序。或者，也可以包括使用上述第二结晶区域形成整个上述第二岛状半导体层的工序。
在一个优选实施方式中，上述工序(d)包括使用上述第一结晶区域形成整个上述第一岛状半导体层的工序。此外，上述工序(d)也可以进一步包括使用上述第一结晶区域形成之后成为电容器的一个电极的半导体层的工序。
上述方法也可以包括：(h)在上述第一岛状半导体层上形成栅极绝缘膜的工序；(i)在上述栅极绝缘膜上，以与成为上述第一岛状半导体层中的沟道区域的区域重叠的方式形成栅极电极的工序；(j)对上述第一岛状半导体层中的成为后面的源极区域和漏极区域的区域掺杂杂质元素的工序；(k)对上述第二岛状半导体层中的成为后面的n型区域的区域掺杂n型杂质元素的工序；和(l)对上述第二岛状半导体层中的成为后面的p型区域的区域掺杂p型杂质元素的工序。
本发明的显示装置包括具有多个显示部的显示区域和位于上述显示区域的周边的边框区域，进一步具备包括薄膜二极管的光传感器部，各显示部具有电极和与上述电极连接的薄膜晶体管，上述薄膜晶体管和上述薄膜二极管形成在同一基板上，上述薄膜晶体管包括：包括沟道区域、源极区域和漏极区域的晶质半导体层；以覆盖上述晶质半导体层的方式设置的栅极绝缘膜；和设置在上述栅极绝缘膜上，控制上述沟道区域的导电性的栅极电极，上述薄膜二极管包括至少包括n型区域和p型区域的晶质半导体层，上述薄膜晶体管的半导体层和上述薄膜二极管的半导体层是通过将同一非晶质半导体膜结晶而形成的晶质半导体层，在上述薄膜二极管的半导体层的表面形成有脊部，上述薄膜二极管的半导体层的表面粗糙度比上述薄膜晶体管的半导体层的表面粗糙度大。
在一个优选实施方式中，上述显示部进一步包括背光源和对从上述背光源射出的光的亮度进行调整的背光源控制电路，上述光传感器部基于外光的照度生成照度信号，并向上述背光源控制电路输出该照度信号。
在一个优选实施方式中，具有多个光触摸传感器部，该多个光触摸传感器部中的各个光触摸传感器分别具有上述光传感器，上述多个光触摸传感器部分别与各显示部或由两个以上的显示部构成的组对应地配置在上述显示区域。
发明的效果
根据本发明，在具备形成于同一基板上的TFT和TFD的半导体装置中，能够根据TFT和TFD各自所要求的器件特性，将该TFT和TFD的半导体层最优化。因此，能够使TFT和TFD所要求的各自的器件特性并存。
特别是在将TFD作为光传感器使用的情况下，通过使TFD的半导体层的表面粗糙度比TFT的半导体层的表面粗糙度大，因为能够提高光传感器的光利用率，并且能够提高TFT的可靠性(栅极耐压)，因此优选。
此外，根据本发明的制造方法，能够不增加制造工序和制造成本而简单地制造上述半导体装置，能够实现产品的小型化、高性能化、低成本化。
附图说明
图1是表示本发明的第一实施方式的半导体装置的示意截面图。
图2(A)～(D)是表示本发明的第一实施方式的半导体装置的制造工序的示意截面图。
图3(E)～(H)是表示本发明的第一实施方式的半导体装置的制造工序的示意截面图。
图4(A)～(D)是表示本发明的第二实施方式的半导体装置的制造工序的示意截面图。
图5(E)～(G)是表示本发明的第二实施方式的半导体装置的制造工序的示意截面图。
图6(H)～(J)是表示本发明的第二实施方式的半导体装置的制造工序的示意截面图。
图7(A)～(C)是表示本发明的第三实施方式的半导体装置的制造工序的示意截面图。
图8(D)～(F)是表示本发明的第三实施方式的半导体装置的制造工序的示意截面图。
图9(A)～(D)是表示本发明的第四实施方式的半导体装置的制造工序的示意截面图。
图10(A)～(C)是表示本发明的第五实施方式的半导体装置的制造工序的示意截面图。
图11(D)和(E)是表示本发明的第五实施方式的半导体装置的制造工序的示意截面图。
图12(A)～(C)是表示本发明的第六实施方式的半导体装置的制造工序的示意截面图。
图13(D)～(F)是表示本发明的第六实施方式的半导体装置的制造工序的示意截面图。
图14(G)～(I)是表示本发明的第六实施方式的半导体装置的制造工序的示意截面图。
图15是本发明的第七实施方式的光传感器TFD的电路图。
图16是本发明的第七实施方式的光传感器方式的触摸面板的结构图。
图17是对本发明的第七实施方式的触摸面板方式的液晶显示装置中的背面基板进行例示的示意平面图。
图18是对本发明的第七实施方式的带环绕式灯传感器的液晶显示装置进行例示的立体图。
附图标记的说明
101             基板
102             遮光层
103、104        基底膜
105             非晶硅膜
105a、105b      结晶硅膜的区域(结晶区域)
108、109        岛状半导体层
110             栅极绝缘膜
111             栅极电极
112、117        掩模
113n            型杂质(磷)
114             源极·漏极区域
115             n+型区域
116             沟道区域
118p            型杂质(硼)
119             p+型区域
120             本征区域
121、122        层间绝缘膜
123             薄膜晶体管的电极·配线
124             薄膜二极管的电极·配线
125             薄膜晶体管
126             薄膜二极管
具体实施方式
本申请的发明者为了将在同一基板上形成的TFT和TFD的器件特性分别实现最优化，从各种角度对TFT和TFD的半导体层的结构与器件特性的关系进行了研究。结果发现，通过控制TFT和TFD的半导体层的表面粗糙度，能够不管这些半导体层的结晶状态，而使各个半导体层所要求的器件特性并存。
具体而言，在TFD(作为光传感器使用的光传感器TFD)中，通过使半导体层的表面凹凸变大，能够抑制射入半导体层的光的反射，从而使明电流增加。其结果是，能够提高对外光的灵敏度，即对光的SN比(明暗的电流值比)。另一方面，在TFT中，如果半导体层的表面凹凸大，则成为降低可靠性(特别是栅极耐压)的主要原因。因此，优选将半导体层的表面凹凸降得更低。
本申请发明是基于上述见解而完成的，其特征在于使TFD的半导体层的表面粗糙度比TFT的半导体层的表面粗糙度大。由此，在TFD中，能够使明电流增加，提高光的利用率，在TFT中，能够确保较高的可靠性。本申请发明的半导体装置如专利文献2、3那样不需要使各半导体层的结晶状态不同，因此能够以更简单的工艺制作。特别是如果利用在使非晶质半导体膜结晶时产生的表面凹凸(晶界部的脊部)使TFD的半导体层的表面粗糙度增大，则能够简化制造工艺，因此优选该方式。
另外，上述表面凹凸通过如下方式形成：半导体膜由于激光照射而暂时溶融后，产生结晶核，在从该结晶核依次固化时，由于溶融状态与固体状态的体积的差异，最后进行固化的晶界部呈山脉状隆起、或在成为三个以上的结晶的边界的三重点以上的点(多重点)呈山状隆起。在本说明书中，将半导体膜表面的、上述呈山脉状或山状隆起的部分称为“脊部”。在TFT中，历来认为：如果半导体层表面(沟道界面)存在这样的脊部，则会引起界面特性、电场效应移动度的下降、或使得电场集中在脊部前端部，因此，栅极绝缘膜的耐压特性下降，不能确保可靠性。因此，使脊部降低成为重要的课题，进行了以脊部的降低为目的的各种尝试。与此相对，在本申请发明中，是利用这样的脊部提高TFD的特性。
具体而言，在下面的方法(第一方法)中，使TFT的半导体层的表面粗糙度的大小与TFD的半导体层的表面粗糙度的大小不同。
首先，在基板上形成非晶质半导体膜。接着，仅在非晶质半导体膜中的之后成为TFD的活性区域的区域上有选择地设置氧化膜(氧化物层)。而后，从基板的上方照射激光，进行非晶质半导体膜的结晶。其结果是，在被氧化物层覆盖的区域，表面粗糙度变得比未被氧化物层覆盖的区域的表面粗糙度大。
另外，如果在以氧化物层覆盖的状态下进行激光结晶则表面粗糙度增大是本申请发明者以改善激光照射中的晶质半导体膜的结晶性为目的对各种工艺参数(处理参数)进行研究时得出的结论。就表面凹凸增大的理由而言，虽然不能完全地阐明，但是认为是在激光照射中的溶融固化的结晶生长过程中，氧被摄入半导体膜中，从而施加了某些影响。这是因为，在以没有氧化物层的状态进行激光结晶的情况下，如果在激光照射时的气氛中混入氧，则同样可见表面凹凸变大的现象，并且表面凹凸随着对氧的分压的提高而变大。
代替上述第一方法，还能够使用下面的方法(第二方法)。首先，在基板上形成非晶质半导体膜，通过激光照射使整个非晶质半导体膜结晶。然后，仅在之后成为TFD的活性区域的区域上有选择地设置氧化膜，而除去其余的区域上的自然氧化膜。接着，在不活泼气体气氛中进行激光照射。由此，仅未被氧化膜覆盖的区域被平坦化。另一方面，在被氧化膜覆盖的区域，或者维持结晶后的表面状态，或者表面粗糙度变大。
在本说明书中，“表面粗糙度”是指在JIS B 0601-2001中规定的算术平均粗糙度Ra或最高高度Rz。因此，至少TFD的半导体层的算术平均粗糙度Ra比TFT的半导体层的算术平均粗糙度Ra大，或者，TFD的半导体层的最高高度Rz比TFT的半导体层的最高高度Rz高即可。由此，与TFT的半导体层的表面相比，能够减少TFD的半导体层的表面的光的反射。
更详细而言，在本实施方式中，最高高度Rz不管其表面所包括的脊部的数量(密度)，而由最高的脊部的高度决定。另一方面，算术平均粗糙度Ra即使在脊部低的情况下，也是只要脊部的密度高就变大。另外，如果考虑脊部的生长机制，则一般为如果脊部的密度变小(如果结晶粒径变大)则有脊部变高的倾向。
此处，在半导体层的表面形成的各个脊部越高，该脊部抑制光的反射的效果就越高，因此能够提高光传感器TFD的特性。因此，只要TFD的半导体层的表面的最高高度Rz比TFT的半导体层的表面的最高高度Rz高，就能够不管算术平均粗糙度Ra的大小，而获得上述那样的效果。
此外，在半导体层的表面形成的脊部的密度越高，即算术平均粗糙度Ra越大，抑制光的反射的效果就越高。因此，只要TFD的半导体层的表面的算术平均粗糙度Ra比TFT的半导体层的表面的算术平均粗糙度Ra大，就能够不管最高高度Rz的大小，而获得上述那样的效果。
不过，更加优选TFD的半导体层的表面的算术平均粗糙度Ra比TFT的半导体层的表面的算术平均粗糙度Ra大，且TFD的半导体层的表面的最高高度Rz比TFT的半导体层的表面的最高高度Rz高。这是因为，这样能够更可靠地抑制光的反射，能够在改善TFD的SN比并且确保TFT的可靠性。
在上述第一和第二方法中使用的氧化物层优选设定为对激光没有反射防止效果的厚度。如果设定为具有反射防止效果的厚度，则向半导体膜中的位于氧化物层之下的区域的表面照射的实质的能量变大。因此，起因于实质的能量的增加，在半导体膜中的未被氧化物层覆盖的区域和被氧化物层覆盖的区域，结晶状态变得不同。此时，对于被氧化物层覆盖的区域如果使激光的照射能适当，则未被氧化物层覆盖的区域变得能量不足，不能获得良好的结晶状态。其结果是，成为TFT的活性区域的半导体层的结晶性比成为TFD的活性区域的半导体层差很多，不能获得期望的TFT性能。相反，对于未被氧化物层覆盖的区域如果使激光的照射能量适当，则被氧化物层覆盖的区域变得能量过剩，超过良好的结晶状态的能量范围，成为掺杂了微结晶成分的极端劣质的结晶状态。其结果是，成为TFD的活性区域的半导体层的结晶性比成为TFT的活性区域的半导体层差很多，不能获得期望的TFD性能。因此，如果氧化物层作为反射防止膜发挥作用，则在成为TFT的活性区域的半导体层和成为TFD的活性区域的半导体层，能够使其表面粗糙度不同，但是同时，结晶性也发生变化，难以个别地控制结晶性和表面粗糙度。与此相对，如果使用没有反射防止效果的厚度的氧化物层，则能够不使向被氧化物层覆盖的区域照射的实质的能量增大，而仅使表面粗糙度比其它的区域大。因此，能够在使成为TFT和TFD的活性区域的半导体层的结晶性大致相同的同时，仅使表面粗糙度不同。
另一方面，还提案有如下方法(例如日本特开2005-347560号公报等)：在非晶质半导体膜上设置盖层并进行激光照射，从而减少在结晶时在半导体膜起因于激光照射而产生的表面凹凸。此外，还提案有以在半导体膜上设置有盖层的状态照射激光，将半导体膜平坦化的方法(例如日本特开2007-288159号公报)。在这样的方法中，是利用盖层的刚性，对通过由半导体膜的溶融固化引起的体积膨胀所形成的脊部进行强迫按压，与为了使脊部变大而使用的本发明的氧化物层的目的完全不同。特别是在这些盖层中，用于压住脊部的刚性是要点，因此优选尽可能硬的膜，膜厚较大。例如，在这些方法中使用厚度为2μm或100nm～300nm那样非常厚的膜作为盖层。与此相对，就本申请发明中的氧化物层而言，不使压住脊部的效果产生这点很重要，因此，氧化物层的厚度例如设定为30nm以下。此外，氧化物层的刚性越低越好，因此，只要能够获得其下的半导体膜的表面粗糙度的增大效果，氧化物层就越薄越好。
在第一和第二的任一个方法中均可以在形成非晶质半导体膜之前、以对TFD的半导体层遮挡来自基板背面的光的方式形成遮光层。在这种情况下，能够通过将遮光层用作掩模，从基板的背面对氧化膜的图案形成进行曝光，从而进行自匹配。由此，能够削减光掩模。
在通过上述的第一方法形成TFT和TFD的半导体层的情况下，也在TFT半导体层的表面形成脊部。在TFT的半导体层的表面形成的脊部的平均高度比在TFD的半导体层的表面形成的脊部的平均高度小。
在通过第二方法形成TFT和TFD的半导体层的情况下，TFT的半导体层的表面实质上是平坦的。所谓“实质上平坦的表面”是指实施了平坦化处理的表面，其表面粗糙度(算术平均粗糙度)Ra例如为3nm以下。
在本实施方式中，优选在TFT的半导体层的整个表面，表面粗糙度大致一样。由此，能够更加提高TFT的可靠性。
此外，也可以TFT和TFD的半导体层的至少一部分区域含有具有促进非晶质半导体膜的结晶的作用的催化剂元素。
TFD也可以进一步包括位于TFD的半导体层中的n型区域与p型区域之间的本征区域。在这种情况下，优选TFD的半导体层中的至少本征区域的表面粗糙度比TFT的半导体层的表面粗糙度(特别是沟道区域的表面粗糙度)大。
(第一实施方式)
以下参照附图对本发明的半导体装置的第一实施方式进行说明。本实施方式的半导体装置包括在同一基板上形成的n沟道型TFT和TFD，例如能够作为具备传感器部的有源矩阵型显示装置使用。
图1是表示本实施方式的半导体装置的一个例子的示意截面图。本实施方式的半导体装置典型的是具有设置在同一基板上的多个TFT和多个TFD，但是，此处为了便于说明，仅图示单一的TFT和单一的TFD的结构。此外，作为TFT，例示具有单漏极结构的n沟道型TFT，但是TFT的结构并不仅限于此。例如，既可以具备LDD结构或GOLD结构的TFT，也可以具备包括n沟道型TFT和p沟道型TFT的多个TFT。
本实施方式的半导体装置包括隔着基底膜103、104形成在基板101上的薄膜晶体管125和薄膜二极管126。薄膜晶体管125具有：包括沟道区域116、源极区域和漏极区域114的半导体层108；设置在半导体层108上的栅极绝缘膜110；控制沟道区域116的导电性的栅极电极111；和分别与源极区域及漏极区域114连接的电极·配线123。此外，薄膜二极管126具有：至少包括n型区域115和p型区域119的半导体层109；和分布与n型区域115及p型区域119连接的电极·配线124。在图示的例子中，在半导体层109的n型区域115和p型区域119之间设置有本征区域120。
在薄膜晶体管125和薄膜二极管126上，作为层间绝缘膜形成有氮化硅膜121和氧化硅膜122。此外，在使用具有透光性的基板作为基板101的情况下，为了防止光从基板101的背面射入半导体层109，在薄膜二极管126的半导体层109与基板101之间也可以设置有遮光膜102。
薄膜晶体管125的半导体层108和薄膜二极管126的半导体层109是通过使同一非晶质半导体膜结晶而形成的晶质半导体层。此外，在薄膜二极管126的半导体层109的表面形成有脊部。脊部在通过对非晶质半导体膜照射激光使其结晶时、在非晶质半导体膜溶融固化的过程中产生的，典型的是存在于半导体层109所包含的结晶粒的边界上。
此外，薄膜二极管126的半导体层109的表面粗糙度比薄膜晶体管125的半导体层108的表面粗糙度大。由此具有以下优点。
在薄膜二极管126的半导体层109的表面，因为表面粗糙度大，所以入射光的反射被抑制，对光的灵敏度升高。其结果是，明电流增加，能够提高作为SN比的明暗比。另外，只要薄膜二极管126的半导体层109的算术平均粗糙度Ra例如为6nm以上和/或最高高度Rz为60nm以上，就能够更有效地提高SN比。另一方面，在薄膜晶体管125，通过将半导体层108的表面粗糙度抑制得较小(例如算术平均粗糙度Ra为5nm以下和/或最高高度Rz为50nm以下)，能够提高对于栅极绝缘膜的耐压特性、栅极偏压应力的可靠性，也能够提高电场效应移动度。
这样，根据本实施方式，在薄膜晶体管125的半导体层108与薄膜二极管126(特别是光传感器TFD)的半导体层109之间，能够不使结晶性大幅不同而仅使表面粗糙度不同。因此，能够使各自的元件特性根据各自的要求来最优化。
半导体层108、109的表面粗糙度并无特别限定，但是，例如在使用厚度为50nm的非晶硅半导体膜形成半导体层108、109的情况下，薄膜晶体管125的半导体层108的算术平均粗糙度Ra为3～5nm，薄膜二极管126的半导体层109的算术平均粗糙度Ra为6～10nm。此外，本实施方式中的薄膜晶体管125的半导体层108的最高高度(JIS B0601-2001中规定的最高高度)Rz为30～50nm，薄膜二极管126的半导体层109的最高高度Rz为60～100nm。在半导体层108、109的表面粗糙度在上述范围内时，薄膜二极管126的光灵敏度(明电流值)比使用与薄膜晶体管125一样的表面粗糙度的半导体层形成的薄膜二极管的光灵敏度高出大约1.3倍。
在本实施方式中，半导体层108、109的结晶性既可以相互不同，也可以大致相同。只要薄膜晶体管125的半导体层108的结晶性与薄膜二极管126的半导体层109的结晶性大致相同，就没有必要个别地控制半导体层108、109的结晶状态，因此，能够不使制造工序变得复杂而获得高可靠性和高性能的半导体装置。同样，这些半导体层108、109的平均结晶粒径既可以相互不同，也可以大致相同。
本实施方式的半导体装置例如能够以下面的方法制作。
首先，如图2(A)所示，在基板101上形成遮光层102，接着，作为基底膜形成氮化硅膜103和氧化硅膜104。然后，形成非晶质半导体膜(此处为非晶硅膜)105。
作为基板101，能够使用低碱玻璃基板或石英基板。在本实施方式中使用低碱玻璃基板。在这种情况下，也可以在比玻璃应变点低10～20℃左右的温度下进行预热处理。
遮光层102以能够遮挡来自基板背面方向的射向TFD的光的方式配置。作为遮光层102的材料，能够使用金属膜或硅膜等。在使用金属膜的情况下，考虑到后面的制造工序中的热处理，优选作为高熔点金属的钽(Ta)或钨(W)、钼(Mo)等。在本实施方式中，利用溅射法形成Mo膜，并进行图案形成，从而形成遮光层102。遮光层102的厚度为20～200nm，优选为30～150nm。在本实施方式中，例如采用100nm。
氮化硅膜103和氧化硅膜104为防止来自基板101的杂质扩散而设置。在本实施方式中，使用等离子体CVD法形成这些基底膜103、104。这些基底膜103、104的合计厚度为100～600nm，优选为150～450nm。在本实施方式中使用了两层基底膜，但是例如使用氧化硅膜的单层也没有问题。
非晶硅膜105利用等离子体CVD法、溅射法等已知的方法形成。在本实施方式中利用等离子体CVD法形成厚度为50nm的非晶硅膜。在利用相同的成膜法形成基底膜103、104和非晶硅膜105的情况下，也可以将两者连续地形成。形成基底膜后，能够通过暂时不暴露在大气气氛中来防止其表面的污染，能够减少所制作的TFT的特性偏差、阈值电压的变动。
其后，如图2(B)所示，仅在非晶硅膜105中的成为TFD的活性区域的区域上形成氧化物层(此处为氧化硅层)106。氧化硅层106能够通过如下方式获得：例如使用等离子体CVD法在基板101的整个面层积氧化硅膜，并对其进行图案形成。此处，例如形成厚度D为20nm的氧化硅层106。
接着，如图2(C)所示，通过从基板101的上方对非晶硅膜105照射激光107，使非晶硅膜105结晶。作为此时的激光，能够使用XeCl准分子激光器(波长308nm，脉冲宽度40nsec)、KrF准分子激光器(波长248nm)。在本实施方式中利用波长为308nm的XeCl准分子激光器。激光的光束尺寸被形成为在基板101表面成为较长形状，通过在与长度方向垂直的方向依次扫描，进行基板的全面结晶。此时，优选以光束的一部分重叠的方式进行扫描。由此，在非晶硅膜105的任意一点进行多次激光照射，能够提高结晶状态的均匀性。
由此，非晶硅膜105在瞬间溶融固化的过程中结晶，成为结晶硅膜。在结晶硅膜中的被氧化硅层106覆盖的区域105b，表面粗糙度比未被氧化硅层106覆盖的区域105a大。这是因为，在结晶硅膜的表面，形成有在溶融固化过程中产生的脊部，而被氧化硅膜106覆盖的区域105b的脊部比区域105a的脊部高。另外，区域105b和区域105a的结晶性、结晶粒的大小大致相同。
优选在照射激光107之前除去未被氧化硅层106覆盖的区域的自然氧化膜。由此，能够抑制区域105a的脊部的增大，能够更加降低表面粗糙度。此外，当在氮等不活泼气氛中进行激光107的照射时，能够更加降低区域105a的表面粗糙度，因此优选。
其后，如图2(D)所示，在除去氧化硅层106后，除去结晶硅膜的不需要的区域，进行元件间分离。由此，使用区域105a形成成为后面的TFT的活性区域(源极·漏极区域，沟道区域)的半导体层108，使用区域105b形成成为后面的TFD的活性区域(n+型/p+型区域，本征区域)的半导体层109。
接着，如图3(E)所示，在形成覆盖这些岛状半导体层108和109的栅极绝缘膜110之后，在栅极绝缘膜110上形成后面的TFT的栅极电极111。
作为栅极绝缘膜110，优选厚度为20～150nm的氧化硅膜，在此使用了100nm的氧化硅膜。
栅极电极111能够通过使用溅射法或CVD法在栅极绝缘膜110上层积导电膜并对其进行图案形成来形成。作为导电膜，优选高熔点金属W、Ta、Ti、Mo或其合金材料中的任一种。此外，导电膜的厚度优选为300～600nm。在本实施方式中使用添加有微量氮的钽(厚度：450nm)。
其后，如图3(F)所示，以覆盖之后成为TFD的活性区域的半导体层109的一部分的方式，在栅极绝缘膜110上形成由抗蚀剂构成的掩模112。然后，在此状态下，从基板101的上方对整个面离子掺杂n型杂质(磷)113。磷113穿过栅极绝缘膜110，被注入半导体层108、109。通过该工序，在TFD的半导体层109，在从抗蚀剂掩模112露出的区域注入磷113，在TFT的半导体层108中，在从栅极电极111露出的区域中注入磷113。在被抗蚀剂掩模112或栅极电极111覆盖的区域，不掺杂磷113。由此，TFT的半导体层108中的被注入磷113的区域成为后面的TFT的源极区域和漏极区域114，被栅极电极111遮掩而未被注入磷113的区域成为后面的TFT的沟道区域116。此外，TFD的半导体层109中的被注入磷113的区域成为后面的TFD的n+型区域115。
在除去抗蚀剂掩模112后，如图3(G)所示，以覆盖之后成为TFD的活性区域的半导体层109的一部分和之后成为TFT的活性区域的半导体层108的全部的方式，在栅极绝缘膜110上形成由抗蚀剂剂构成的掩模117。在此状态下，从基板101上方对整个面离子掺杂p型杂质(硼)118。此时的硼118的离子掺杂穿过栅极绝缘膜110，被注入半导体层109。通过该工序，在TFD的半导体层109中，在从抗蚀剂掩模117露出的区域注入硼118。在被掩模117覆盖的区域，不掺杂硼118。由此，TFD的半导体层109中的被注入硼118的区域成为后面的TFD的p+型区域119，既没有注入硼也没有注入磷的区域成为后面的本征区域120。
在除去抗蚀剂掩模117后，在不活泼气氛下，例如在氮气氛下进行热处理。通过该热处理，在TFT的源极·漏极区域114、TFD的n+型区域115和p+型区域119，能够使在掺杂时产生的结晶缺陷等掺杂损伤恢复，分别掺杂的磷和硼被活化。该热处理可以使用一般的加热炉进行，但是优选使用RTA(Rapid Thermal Annealing：灯加热(固相生长法))进行。特别适合使用向基板表面喷涂不活泼气体并进行瞬间升降温的方式的设备。
接着，如图3(H)所示，依次形成氮化硅膜121和氧化硅膜122作为层间绝缘膜。根据需要，还可以进行用于将半导体层108、109氢化的热处理，例如在1气压的氮气氛或氢混合气氛下进行350～450℃的退火。然后，在层间绝缘膜121、122形成接触孔。接着，通过在层间绝缘膜122上和接触孔内部层积由金属材料构成的膜(例如氮化钛和铝的二层膜)，并进行图案形成，形成TFT的电极·配线123和TFD的电极·配线124。这样，能够获得薄膜晶体管125和薄膜二极管126。另外，基于保护它们的目的，也可以在薄膜晶体管125和薄膜二极管126上设置由氮化硅膜等构成的保护膜。
根据上述方法，能够不使制造工序复杂而形成表面粗糙度不同的半导体层108、109。
在上述方法中，在图2(B)所示的工序中形成的氧化物层(此处为氧化硅层106)的厚度D(nm)优选设定为：当将氧化物层的折射率设为n，激光的波长设为λ(nm)时，满足D≤λ/(4×n)×0.5。由此，能够抑制氧化物层的反射防止效果，将被氧化物层覆盖的区域105b与未被氧化物层覆盖的区域105a的结晶性的差抑制得较小。即，能够使这些区域105a、105b的结晶状态大致相同，仅主要使表面粗糙度不同。在本实施方式中使用的氧化硅膜的折射率为1.46，激光的波长λ为308nm，因此，优选氧化硅层106的厚度D为26nm以下。另一方面，如果氧化物层过薄，则存在被氧化物层覆盖的区域105b的表面粗糙度不能充分地增大的问题，因此优选氧化物层的厚度D为3nm以上。
此外，在上述方法中，作为氧化物层形成有氧化硅层106，但是，代替氧化硅层106，使用由氧化氮化硅层等其它氧化物构成的层也能够获得同样的效果。
(第二实施方式)
以下，参照附图说明本发明的第二实施方式。本实施方式的半导体装置的制造方法在使非晶质半导体膜结晶时使用催化剂元素方面和在结晶后具有吸杂工序方面与第一实施方式的制造方法不同。
首先，如图4(A)所示，在基板201上依次形成遮光层202、氮化硅膜203、氧化硅膜204和非晶质半导体膜(非晶硅膜)205。形成方法与上述参照图2(A)所说明的方法相同。接着，向非晶硅膜205的表面添加催化剂元素206。
催化剂元素206的添加例如通过如下方式进行：使用旋涂法对非晶硅膜205涂敷含有使用重量换算时例如为5ppm的催化剂元素(在本实施方式中为镍)的水溶液(醋酸镍水溶液)。作为催化剂元素206，除了镍(Ni)以外，还可以使用从铁(Fe)、钴(Co)、锡(Sn)、铅(Pb)、钯(Pd)、铜(Cu)中选择的一种或几种元素。此外，钌(Ru)、铑(Rh)、锇(Os)、铱(Ir)、白金(Pt)、金(Au)等虽然与上述那些元素相比催化效果小，但是也能够作为催化剂元素发挥作用。此时掺杂的催化剂元素206的量是极为微少的，非晶硅膜205的表面上的催化剂元素浓度能够通过全反射荧光X线分析(TRXRF)法来管理。在本实施方式中为5×1012atoms/cm2左右。在本工序之前，为了提高旋涂时的非晶硅膜205表面的湿润性，也可以使用臭氧水等使非晶硅膜205表面稍微氧化。
另外，在本实施方式中使用了利用旋涂法掺杂镍的方法，但是也可以利用蒸镀法或溅射法等在非晶硅膜205上形成由催化剂元素206构成的薄膜(本实施方式的情况下为镍膜)。
接着，如图4(B)所示，进行非晶硅膜205的加热处理，以催化剂元素206为核使非晶硅膜205固相结晶生长。由此获得第一结晶硅膜205a。
加热处理优选在不活泼气氛、例如氮气氛下，在550～620℃的温度下进行30分钟～4小时。在本实施方式中，作为一个例子，以590℃进行了1小时的加热处理。在该加热处理中，被添加到非晶硅膜205的表面的镍206扩散到非晶硅膜205中，并且发生硅化，非晶硅膜205以其为核进行结晶。另外，此处通过使用炉的加热处理进行结晶，但是也可以利用将灯等作为热源使用的RTA(Rapid Thermal Annealing：灯加热)装置进行结晶。
接着，如图4(C)所示，仅在第一结晶硅膜205a中的成为TFD的活性区域的部分上形成氧化硅层207。氧化硅层207的形成方法与上述参照图2(B)所说明的方法相同。此处，令氧化硅层207的厚度D为15nm。
其后，如图4(D)所示，向第一结晶硅膜205a照射激光208。此处，使用波长为308nm的XeCl准分子激光器，以与第一实施方式中的激光照射(图2(C))相同的方法进行。由此，第一结晶硅膜205a再结晶，成为更高品质的第二结晶硅膜。此时，在第二结晶硅膜中的被氧化硅层207覆盖的区域205c，表面粗糙度比未被氧化硅层207覆盖的区域205b大。
另外，如果在第一结晶硅膜205a中的未被氧化硅层207覆盖的部分上存在即使很少的氧化膜，则由于激光208的照射，区域205b的表面粗糙度也会变大。因此，优选在照射激光208之前除去未被氧化硅膜207覆盖的部分上的自然氧化膜。由此能够抑制区域205b的表面粗糙度由于激光照射而增大。此外，如果在氮等不活泼气氛中进行激光208的照射，则能够更加降低区域205b的表面粗糙度，因此优选。此外，此时的激光208的照射能量密度优选在第一结晶硅膜205a(图4(B))的结晶状态不被复位的范围内设定。由此，激光208能够仅对第一结晶硅膜205a中残存的非晶区域或结晶缺陷有效地发挥作用，能够提高它们的结晶性。因此，能够获得结晶性优越的均质的第二结晶硅膜。
其后，如图5(E)所示，在除去氧化硅层207后，使用第二结晶硅膜中的区域205b形成成为后面的TFT的活性区域的半导体层209，使用区域205c形成成为后面的TFD的活性区域的半导体层210。
然后，如图5(F)所示，在半导体层209、210上形成栅极绝缘膜211后，以与半导体层209的一部分重叠的方式形成TFT的栅极电极212。栅极绝缘膜211和栅极电极212的形成方法与上述参照图3(E)所说明的方法相同。
接着，如图5(G)所示，在栅极绝缘膜211上，以与半导体层210的一部分重叠的方式形成光刻抗蚀剂剂的掩模213。在此状态下，对半导体层209、210掺杂n型杂质(此处为磷)214。掺杂方法和条件与上述参照图3(F)所说明的方法相同。由此，在半导体层209中的与栅极电极212不重叠的部分形成源极·漏极区域215。与栅极电极212重叠、未被注入磷214的区域成为沟道区域217。此外，在半导体层210中的未被掩模213覆盖的部分形成n型区域216。
然后，除去掩模213，新形成掩模218，如图6(H)所示，该掩模218覆盖半导体层209的全部和半导体层210的一部分。在此状态下，对半导体层210掺杂p型杂质(硼)219。掺杂方法和条件与上述参照图3(G)所说明的方法相同。由此，在半导体层210中的未被掩模218覆盖的部分形成p型区域220，既没有注入硼也没有注入磷的区域成为本征区域221。
接着，除去掩模218，进行热处理。通过该热处理，将半导体层209、210中的被注入杂质(磷、硼)的区域活化，并且，如图6(I)所示，使沟道区域217和本征区域221中存在的催化剂元素(镍)沿着箭头222分别向含有具有吸杂作用的磷的源极·漏极区域215和n型区域216移动(吸杂)。因此，半导体层209的沟道区域217和半导体层210的本征区域221中的镍浓度分别变得比源极·漏极区域215和n型区域216的镍浓度低。
作为上述热处理，优选通过将基板逐片向高温气氛移动并喷射高温的氮气体来进行高速升降温的方式的RTA处理。作为处理条件，以超过200℃/分钟的升降温速度进行升降温，例如，以650℃进行了10分钟的加热处理。另外，在上述方式以外，也可以使用一般的扩散炉(熔炉)、灯加热方式的RTA。
其后，如图6(J)所示，作为层间绝缘膜，使用等离子体CVD法依次形成氮化硅膜223和氧化硅膜224。此处，根据需要，也可以以300～500℃进行30分钟～4小时左右的热处理，进行将半导体层氢化的工序。该工序是向活性区域/栅极绝缘膜的界面供给氢原子，将使TFT特性劣化的悬键(dangling bond)终端化、不活泼化的工序。例如在含有大约3％的氢的氮气氛下进行410℃、1小时的热处理。或者，也可以进行等离子体氢化(使用利用等离子体激发的氢)。然后，如上述参照图3(H)所说明的那样，在层间绝缘膜223、224形成接触孔，并形成电极·配线225、226。由此获得薄膜晶体管227和薄膜二极管228。根据需要，也可以在薄膜晶体管227和薄膜二极管228上设置保护膜。
在本实施方式中，与上述的实施方式一样，氧化硅层207的厚度D(nm)也优选设定为，当将氧化硅层207的折射率设为n，激光的波长设为λ(nm)时，满足D≤λ/(4×n)×0.5。由此，能够在将结晶硅膜的区域205b、205c的结晶状态保持为大致相同的同时，仅使表面粗糙度不同。在本实施方式中使用的氧化硅膜的折射率n为1.46，激光的波长λ为308nm，因此，优选氧化硅层207的厚度D为26nm以下。
本实施方式的半导体装置以上述方法形成，因此，能够使薄膜二极管228的半导体层210的表面粗糙度比薄膜晶体管227的半导体层209的表面粗糙度大。因此，例如在作为光传感器TFD使用的薄膜二极管228中，半导体层210的表面的反射被抑制，对光的灵敏度升高。其结果是，明电流增加，作为SN比的明暗比变高。另一方面，薄膜晶体管227的半导体层209的表面粗糙度被抑制得较小，因此能够提高栅极绝缘膜的耐压特性、对栅极偏压应力的可靠性，也能够提高电场效应移动度。这样，能够通过不使薄膜晶体管227的半导体层209和薄膜二极管228的半导体层210的结晶性大幅不同，而仅使表面粗糙度不同，由此使各自的元件特性最优化。
进一步，在本实施方式中，半导体层209、210是利用催化剂元素结晶的晶质半导体层。因此，与第一实施方式的半导体装置相比，能够提高晶体管特性。因此，在使用薄膜二极管228形成电路的情况下，能够实现电路部的集成和小型化。此外，在显示装置中，在将薄膜二极管228作为像素用的开关元件使用的情况下，能够改善像素部的开口率。
(第三实施方式)
以下参照附图说明本发明的半导体装置的第三实施方式。本实施方式的半导体装置具有与第一实施方式的半导体装置(图1)相同的结构。不过，在利用遮光层的图案进一步简化制造工艺方面与第一实施方式不同。
首先，如图7(A)所示，在基板301上图案形成遮光层302，作为基底膜形成氮化硅膜303和氧化硅膜304。接着，形成非晶硅膜305。形成方法与上述参照图2(A)所说明的方法相同。
接着，如图7(B)所示，在非晶硅膜305上，在例如使用等离子体CVD法层积氧化硅膜(厚度：20nm)306后，涂敷光刻抗蚀剂剂307。接着，从基板301的背面侧对光刻抗蚀剂剂307进行曝光308。此时，光刻抗蚀剂剂307中的与遮光层302重叠的部分不被曝光。
曝光后，如图7(C)所示，当光刻抗蚀剂剂307显影时，能够获得具有与遮光层302相同的图案的抗蚀剂掩模309。
接着，如图8(D)所示，使用抗蚀剂掩模309进行氧化硅膜306的图案形成，由此，能够获得具有与遮光层302相同的图案的岛状氧化硅层310。然后，除去抗蚀剂掩模309。
其后，如图8(E)所示，从氧化硅层310的上方照射激光311。作为此时的激光311，利用波长为308nm的XeCl准分子激光器。此外，激光311的光束尺寸被形成为在基板301表面成为较长形状，通过在与长度方向垂直的方向依次扫描，进行基板的全面结晶。由此，非晶硅膜305结晶，能够获得结晶硅膜。在结晶硅膜中的被氧化硅层310覆盖的区域305b，表面粗糙度比未被氧化硅层310覆盖的区域305a大。另外，区域305b和区域305a的结晶性、结晶粒的大小大致相同。
与上述的实施方式一样，优选在照射激光311之前除去非晶硅膜305中的未被氧化硅层310覆盖的区域的自然氧化膜。此外，激光311的照射优选在氮等不活泼气氛中进行。由此，能够更加降低区域305a的表面粗糙度。
接着，如图8(F)所示，在除去氧化硅层310后，使用结晶硅膜的区域305a形成成为后面的TFT的活性区域的半导体层312，使用区域305b形成成为后面的TFD的活性区域的半导体层313。
虽然未图示，但是在这之后，利用与第一实施方式的参照图3(E)～图3(H)所说明的方法相同的方法，使用半导体层312、313分别制作TFT和TFD。
根据本实施方式，能够获得与第一实施方式相同的效果。此外，通过利用遮光层302的图案，通过背面曝光来进行为了使结晶硅膜的表面粗糙度部分不同而利用的氧化膜(氧化硅膜)306的图案形成。因此，能够缩短制造工序。具体而言，与第一实施方式的方法相比能够将光刻掩模的使用个数减少一个。因此，与现有的工艺相比，能够不大幅增加制造工序而获得本发明的效果。
(第四实施方式)
以下说明本发明的第四实施方式。本实施方式的半导体装置的制造方法在如下方面与第一实施方式的制造方法不同，即，在利用激光照射使非晶质半导体膜全部结晶后，仅将获得的晶质半导体膜中的成为TFT的活性区域的部分的表面平坦化。
在本实施方式中，首先，通过第一次的激光照射，使非晶硅膜全面暂时结晶，形成结晶硅膜。在该时点，在结晶硅膜的整个表面大致均匀地存在脊部。接着，在结晶硅膜中的成为TFD的活性区域的部分上设置氧化物层，仅对成为TFT的活性区域的部分的表面照射激光(第二次激光照射)。由此，结晶硅膜中的被激光照射的部分的表面变平坦。第二次的激光照射工序优选在维持照射前的结晶状态的状态下进行。由此，能够在将TFT和TFD的半导体层的结晶性控制为大致相同的同时，仅使它们的半导体层的表面粗糙度不同。此外，因为通过第二次激光照射将结晶硅膜的表面平坦化，所以能够形成表面粗糙度比第一实施方式的TFT的半导体层小的半导体层。因此，能够进一步提高TFT的电场效应移动度，且能够提高可靠性。
参照附图具体地说明本实施方式的制造方法的一个例子。
首先，如图9(A)所示，在基板401上，在形成遮光层402后，作为基底膜形成氮化硅膜403和氧化硅膜404。接着，形成非晶质半导体膜(此处为非晶硅膜)405。形成方法与上述参照图2(A)所说明的方法相同。
其后，从基板401的上方照射激光406，使非晶硅膜405结晶，获得结晶硅膜405a(第一次激光照射)。如图所示，在结晶硅膜405a的表面存在在非晶硅膜405溶融固化的过程中产生的脊部。
优选在照射激光406之前利用臭氧水等对非晶硅膜405的表面进行薄膜氧化。由此，表面粗糙度变得更大，且能够获得结晶性良好的(例如结晶粒径大的)结晶硅膜405a。薄膜氧化处理为使用臭氧水洗净非晶硅膜405的表面的程度即可。此外，激光406的照射优选在含有氧的气氛中进行，由此，能够更加提高晶质半导体膜405a的结晶性(使结晶粒径更大)。
接着，如图9(C)所示，在结晶硅膜405a中的成为TFD的活性区域的部分上形成岛状的氧化物层(氧化硅层)407。氧化硅层407的形成通过利用与上述参照图2(B)所说明的方法相同的方法、层积氧化硅膜并对其进行图案形成的方式来进行。另外，氧化硅膜的图案形成也可以与上述参照图7(B)～图8(D)所说明的方法一样，通过利用遮光层402的图案的自匹配工艺来进行，氧化硅层407的厚度例如为20nm。
在此状态下，从基板401的上方向结晶硅膜405a照射激光408(第二次激光照射)。由此，结晶硅膜405a中的未被氧化硅层407覆盖的区域405b的表面粗糙度被降低，变得平坦。另一方面，在被氧化硅膜407覆盖的区域405c，维持第一次的激光照射后的表面粗糙度。或者，由于激光408的照射能，氧化硅膜407发挥与第一实施方式中的氧化物层相同的效果，因此能够使区域405c的表面粗糙度进一步增大。
在本实施方式中，作为激光408，利用波长为308nm的XeCl准分子激光器。此外，激光408的光束尺寸被形成为在基板401表面成为较长形状，通过在与长度方向垂直的方向依次扫描，进行基板的全面照射。此外，本工序中的以平坦化为目的的激光408的照射能设定为：或者与用于进行结晶的第一次激光照射时的照射能相同，或者比该照射能大。如果低于该照射能，则不能获得充分的平坦化效果。但是，相反，如果过高，则通过第一次激光照射获得的结晶性被复位，因此优选相对于第一次的激光照射时的照射能为+0mJ/cm2～+30mJ/cm2。
另外，与上述实施方式一样，氧化硅层407的厚度D(nm)优选设定为，当设氧化硅层407的折射率为n，设激光的波长为λ(nm)时，满足D≤λ/(4×n)×0.5。由此，能够抑制氧化硅层407的反射防止效果，将第二次的激光照射对结晶性的影响抑制得较小。其结果是，能够在将结晶硅膜的区域405b、405c的结晶状态保持为大致相同的同时，仅使表面粗糙度不同。在本实施方式中使用的氧化硅膜的折射率n为1.46，激光的波长λ为308nm，因此，优选厚度D为26nm以下。
优选在照射第二次的激光408之前除去结晶硅膜405a中的未被氧化硅膜407覆盖的区域上的自然氧化膜。由此，能够降低区域405b的表面粗糙度。此外，如果在氮等不活泼气氛中进行第二次的激光408的照射，则能够更加降低区域405b的表面粗糙度，因此优选。
进一步，此时的激光408的照射能量密度优选在结晶硅膜405a的结晶状态不被完全地复位的范围内设定。由此，能够使得区域405b和区域405c的结晶性大致相同，并且能够更高。
其后，如图9(D)所示，在除去氧化硅层407后，将结晶硅膜岛状分离，使用区域405b形成成为后面的TFT的活性区域的半导体层409，使用区域405c形成成为后面的TFD的活性区域的半导体层410。
然后，虽然未图示，但是利用与第一实施方式的参照图3(E)～图3(H)所说明的方法相同的方法，使用半导体层409、410分别制作TFT和TFD(光传感器TFD)。
根据本实施方式，能够获得与第一实施方式相同的效果。即，在光传感器TFD中，半导体层410的表面的反射被抑制，对光的灵敏度升高。其结果是，明电流增加，作为SN比的明暗比变高。另一方面，在TFT中，半导体层409的表面变平坦，因此能够提高栅极绝缘膜的耐压特性、对栅极偏压应力的可靠性，也能够提高电场效应移动度。因此，能够将TFT和TFD的元件特性根据各自的要求最优化。
此外，在本实施方式中，与第一实施方式不同，在暂时形成表面粗糙度大且结晶性优越的结晶硅膜405a后，仅将必要的部分平坦化。根据该方法，能够通过第一次的激光照射在基板401全面形成均匀且具有高结晶性的结晶硅膜405a，使用该结晶硅膜405a，能够获得TFT和TFD的半导体层409、410。因此，能够将这样的半导体层409、410的结晶性控制为大致相同。进一步，能够在工艺上通过不同的工序控制结晶性和表面粗糙度两个参数，因此具有容易进行工序控制、品质管理的优点。
这样，能够在将TFT和TFD的半导体层409、410的结晶状态控制为大致相同的同时，仅使表面粗糙度不同，因此能够使TFT和TFD的元件特性进一步接近各自的要求。
半导体层409、410的表面粗糙度并无特别限定，但是例如在使用厚度为50nm的非晶硅膜的情况下，成为TFT的活性区域的半导体层409的算术平均粗糙度Ra为1～3nm，最高高度Rz为10～20nm，成为TFD的活性区域的半导体层410的算术平均粗糙度Ra为6～10nm，最大厚度Rz为60～100nm。半导体层409、410的表面粗糙度在上述范围内时，使用半导体层410形成的TFD的光灵敏度(明电流值)比使用具有与TFT相同的表面粗糙度的半导体层形成的薄膜二极管的光灵敏度高出大约1.5倍。
(第五实施方式)
以下对本发明的第五实施方式进行说明。本实施方式的半导体装置的制造方法在对整个使用催化剂元素结晶的晶质半导体膜照射激光使其再结晶方面，以及在仅将再结晶后的晶质半导体膜中的成为TFT的活性区域的部分的表面平坦化方面与第二实施方式的制造方法不同。
在本实施方式中，在使用催化剂元素对非晶硅膜进行固相结晶，获得第一结晶硅膜后，照射激光(第一次激光照射)，使得整个第一结晶硅膜暂时再结晶。获得的第二结晶硅膜具有大致均匀的结晶性，并且在其整个表面形成有脊部。然后，仅对第二结晶硅膜中的成为TFT的活性区域的部分的表面照射激光，使其变平坦(第二次激光照射)。第二次激光照射工序优选在维持照射前的结晶状态的状态下进行。由此，能够在将TFT和TFD的半导体层的结晶性控制为大致相同的同时，仅使它们的半导体层的表面粗糙度不同。此外，因为通过第二次激光照射将结晶硅膜的表面平坦化，所以能够形成表面粗糙度比第二实施方式的TFT的半导体层小的半导体层。因此，能够进一步提高TFT的电场效应移动度，且能够提高可靠性。
参照附图具体地说明本实施方式的制造方法的一个例子。
首先，如图10(A)所示，在基板501上，图案形成遮光层502后，作为基底膜形成氮化硅膜503和氧化硅膜504。接着，形成非晶质半导体膜(此处为非晶硅膜)505，在其表面添加催化剂元素(此处为镍)506。遮光层502、基底膜503、504、非晶硅膜505的形成方法和镍506的添加方法与上述参照图4(A)所说明的方法一样。
其后，如图10(B)所示，对非晶硅膜505进行加热处理，使得以镍506为核进行固相结晶生长。加热处理以与上述参照图4(B)所说明的方法相同的方法进行。由此获得第一结晶硅膜505a。
接着，如图10(C)所示，从基板501的上方向第一结晶硅膜505a照射激光507(第一次激光照射)。由此，使第一结晶硅膜505a再结晶，成为更高品质的第二结晶硅膜505b。在第二结晶硅膜505b的整个表面存在脊部状的凹凸。作为激光507，例如能够使用波长为308nm的XeCl准分子激光器。激光的507光束尺寸被形成为在基板501表面成为较长形状，通过在与长度方向垂直的方向依次扫描，进行基板的全面结晶。
优选在照射激光507前利用臭氧水等对非晶硅膜505a的表面进行薄膜氧化。由此，能够获得表面粗糙度更大、且具有结晶性良好的(例如结晶粒径大的)结晶硅膜505b。薄膜氧化处理为使用臭氧水洗净非晶硅膜505a的表面的程度即可。此外，激光507的照射优选在含有氧的气氛中进行，由此，能够更加提高晶质半导体膜505b的结晶性(使结晶粒径更大)。
然后，如图11(D)所示，在第二结晶硅膜505b中的成为TFD的活性区域的部分上形成岛状的氧化物层(此处为氧化硅层)508。令氧化硅层508的厚度D为20nm。氧化硅层508的形成通过利用与上述参照图2(B)所说明的方法相同的方法、层积氧化硅膜并对其进行图案形成的方式来进行。另外，氧化硅膜的图案形成也可以与上述参照图7(B)～图8(D)所说明的方法一样，通过利用遮光层502的图案的自匹配工艺来进行。
在此状态下，从基板501的上方向结晶硅膜505b照射激光509(第二次激光照射)。由此，在结晶硅膜505b中的未被氧化硅层508覆盖的区域505c，表面粗糙度被降低，变得平坦。另一方面，在被氧化硅膜508覆盖的区域505d，或者维持第一次激光照射后的表面粗糙度，或者由于激光509的照射能而表面粗糙度进一步增大。
本工序中的以平坦化为目的的激光509的照射能设定为：或者与第一次的激光照射时的照射能相同，或者比该照射能大。如果低于该照射能，则不能获得充分的平坦化效果。但是，相反，如果过高，则通过第一次激光照射获得的结晶性被复位，因此优选相对于第一次的激光照射时的照射能为+0mJ/cm2～+30mJ/cm2。
在本实施方式中，作为激光509，利用波长为308nm的XeCl准分子激光器。此外，激光509的光束尺寸被形成为在基板501表面成为较长形状，通过在与长度方向垂直的方向依次扫描，进行基板的全面结晶。
另外，与上述实施方式一样，优选以氧化硅层508的厚度D(nm)、氧化硅层508的折射率n和激光的波长λ(nm)满足D≤λ/(4×n)×0.5的方式设定厚度D。由此，能够抑制氧化物层508的反射防止效果，将第二次的激光照射对结晶性的影响抑制得较小。其结果是，能够在将结晶硅膜的区域505c、505d的结晶状态保持为大致相同的同时，仅使表面粗糙度不同。在本实施方式中使用的氧化硅膜的折射率n为1.46，激光的波长λ为308nm，因此，优选厚度D为26nm以下。
优选在照射第二次的激光509之前除去结晶硅膜505b中的未被氧化硅膜508覆盖的区域上的自然氧化膜。由此，能够更加降低区域505c的表面粗糙度。此外，如果在氮等不活泼气氛中进行第二次的激光509的照射，则能够更加降低区域505c的表面粗糙度，因此优选。
进一步，此时的激光509的照射能量密度优选在结晶硅膜505b的结晶状态不被完全地复位的范围内设定。由此，能够使得区域505c和区域505d的结晶性大致相同，并且能够更高。
如图11(E)所示，在除去氧化硅层508后，将结晶硅膜岛状分离，使用区域505c形成成为后面的TFT的活性区域的半导体层510，使用区域505d形成成为后面的TFD的活性区域的半导体层511。
然后，虽然未图示，但是利用与第二实施方式的参照图5(F)～图6(J)所说明的方法相同的方法，使用半导体层510、511，分别制作TFT和TFD(光传感器TFD)。
根据本实施方式，能够获得与第二实施方式相同的效果。即，在光传感器TFD中，半导体层511的表面的反射被抑制，对光的灵敏度升高。其结果是，明电流增加，作为SN比的明暗比变高。另一方面，在TFT中，半导体层510的表面变平坦，因此能够提高栅极绝缘膜的耐压特性、对栅极偏压应力的可靠性，也能够提高电场效应移动度。因此，能够将TFT和TFD的元件特性根据各自的要求最优化。进一步，半导体层510、511是利用催化剂元素结晶的晶质半导体层。因此，与第一实施方式的半导体装置相比，能够提高晶体管特性。因此，在使用本实施方式中的TFT形成电路的情况下，能够实现电路部的集成和小型化。此外，在显示装置中，在将本实施方式中的TFT作为像素用开关元件使用的情况下，能够改善像素部的开口率。
此外，在本实施方式中，与第二实施方式不同，在暂时形成由于脊部表面粗糙度大且结晶性优越的结晶硅膜505b后，仅将必要的部分平坦化。根据该方法，能够通过第一次的激光照射在基板501全面形成均匀结晶性的结晶硅膜505b，使用该结晶硅膜505b，能够获得TFT和TFD的半导体层510、511。从而能够将这些半导体层510、511的结晶性控制为大致相同。进一步，能够在工艺上通过不同的工序控制结晶性和表面粗糙度两个参数，因此具有容易进行工序控制、品质管理的优点。
这样，能够在将TFT和TFD的半导体层510、511的结晶状态控制为大致相同的同时仅使表面粗糙度不同，因此能够使TFT和TFD的元件特性进一步接近各自的要求。
(第六实施方式)
以下对本发明的半导体装置的第六实施方式进行说明。在上述第一～第五实施方式中，为了将本发明的基本方式说明得容易理解，以在同一基板上形成N沟道型TFT和光传感器TFD的方法为例，对最简单的结构的半导体装置的制造方法进行了说明。此处，对在同一基板上具备导电型或结构不同的多个TFT、TFD，能够在具有光传感器部和显示部的电子设备中使用的半导体装置的制造方法进行说明。
本实施方式的半导体装置是具有光传感器功能的显示装置的有源矩阵基板，该半导体装置在同一基板上包括：包含多个TFT的电路部；包含多个像素的像素部(也称为显示区域)；和包含光传感器TFD的光传感器部。
电路部包括N沟道型TFT和P沟道型TFT。在本实施方式中，作为N沟道型TFT，使用对于热载流子劣化可靠性高的GOLD(Gate overlapped LDD：栅交叠轻掺杂漏区)结构的TFT。作为P沟道型TFT，使用不具有LDD区域、即所谓的单漏极结构的TFT。
像素部设置在各像素，包括作为开关元件发挥作用的TFT(像素TFT)和与其连接的辅助电容。作为像素TFT，为了减少断开(OFF)电流而使用LDD结构的TFT，该LDD结构的TFT具有与栅极电极相比向源极·漏极区域侧偏置设置的LDD区域。此外，为了使向源极·漏极间施加的电压分散，更有效地抑制断开电流，优选具有针对一个半导体层串联地配置两个栅极电极的结构(双栅极结构)。
在本实施方式中，使用将相同的非晶质半导体膜结晶而获得的晶质半导体膜形成上述TFT和TFD的半导体层(活性区域)。此外，在非晶质半导体膜的结晶工序或者晶质半导体膜的平坦化工序中，使晶质半导体膜中的成为光传感器TFD的半导体层的区域的表面粗糙度比其它的区域大。因此，N沟道型TFT的半导体层、P沟道型TFT的半导体层、像素TFT的半导体层以及成为辅助电容部的下部电极的半导体层的表面粗糙度均比光传感器TFD的半导体层的表面粗糙度小。
在表面粗糙度不同的半导体层的形成中，能够使用上述第一～第五实施方式的方法中的任一个方法。以下，将使用第四实施方式的方法(图9)制造上述半导体装置的方法作为一个例子具体地进行说明。
首先，如图12(A)所示，在基板601上，图案形成遮光层602后，作为基底膜形成氮化硅膜603和氧化硅膜604。接着，形成非晶质半导体膜(非晶硅膜)605。这些膜的形成方法与上述参照图2(A)所说明的方法相同。
接着，如图12(B)所示，从基板601的上方向非晶硅膜605照射激光606使其结晶，获得结晶硅膜605a(第一次激光照射)。如图所示，在结晶硅膜605a的表面，均匀地形成有脊部状的表面凹凸。第一次激光照射的方法和条件与在第四实施方式(图9(B))中说明的方法和条件相同。
在本实施方式中，与第四实施方式一样，也优选在照射激光606之前利用臭氧水等对非晶硅膜605的表面进行薄膜氧化。此外，激光606的照射优选在含有氧的气氛中进行，由此，能够更加提高晶质半导体膜605a的结晶性(使结晶粒径变大)。
其后，如图12(C)所示，仅在结晶硅膜605a中的成为TFD的活性区域的部分上形成岛状的氧化物层(此处为氧化硅层)607。此处，通过在基板601的整个面形成氧化硅膜，并对其进行图案形成，形成氧化硅层607。氧化硅膜的图案形成也可以与上述参照图7(B)～图8(D)所说明的方法一样，使用利用遮光层602的图案的背面曝光来进行，氧化硅层607的厚度例如为20nm。
在此状态下，从基板601的上方向结晶硅膜605a照射激光608(第二次激光照射)。由此，在结晶硅膜605a中的未被氧化硅层607覆盖的部分，形成表面粗糙度被降低(平坦化)的区域605b。另一方面，在被氧化硅膜607覆盖的部分，或者维持第一次激光照射后的表面粗糙度，或者由于激光608的照射能而表面粗糙度变大，形成表面粗糙度比区域605b大的区域605c。
在本实施方式中，作为激光608，利用波长为308nm的XeCl准分子激光器。此外，激光608的光束尺寸被形成为在基板601表面成为较长形状，通过在与长度方向垂直的方向依次扫描，对基板的整体进行照射。
与上述第四实施方式一样，优选在照射第二次的激光608之前除去结晶硅膜605a中的未被氧化硅膜607覆盖的区域上的自然氧化膜。由此，能够进一步降低区域605b的表面粗糙度。此外，如果在氮等不活泼气氛中进行第二次的激光608的照射，则能够更加降低区域605b的表面粗糙度，因此优选。
其后，如图13(D)所示，在除去氧化硅层607后，使用结晶硅膜中的区域605b形成成为后面的N沟道型TFT的活性区域的半导体层609n、成为后面的P沟道型TFT的活性区域的半导体层609p、成为后面的像素TFT的活性区域的半导体层和成为辅助电容的下部电极的半导体层609g。此外，使用区域605c形成成为后面的光传感器TFD的活性区域的半导体层609d。
接着，如图13(E)所示，以覆盖这些半导体层609n、609p、609g、609d的方式形成栅极绝缘膜610。然后，在栅极绝缘膜610上形成光刻抗蚀剂剂的掺杂掩模611n、611p、611g、611d。掺杂掩模611n以覆盖半导体层609n中的成为沟道区域的部分的方式配置。掺杂掩模611g以覆盖半导体层609g中的成为辅助电容的部分以外的部分的方式配置。掺杂掩模611p、611d分别以覆盖半导体层609p、609d的全部的方式配置。
在此状态下，在半导体层609n、609g中的未被掺杂掩模611n、611g覆盖的部分掺杂第一低浓度n型杂质(磷)612。作为掺杂气体，使用磷化氢(PH3)，并令加速电压为60～90kV，例如为70kV，令剂量为1×1012～1×1014cm-2，例如为2×1013cm-2。由此在成为N沟道型TFT的活性区域的半导体层609n的一部分(成为源极·漏极区域和LDD区域的部分)形成第一低浓度n型区域613n。此外，在成为像素TFT的活性区域和辅助电容的半导体层609g的一部分(成为辅助电容的部分)形成第一低浓度n型区域613g。在除此之外的区域中不注入低浓度的磷612。
接着，在除去掺杂掩模611n、611p、611g、611d之后，如图13(F)所示，在半导体层609n、609p上分别形成栅极电极614n、614p，并且在半导体层609g上形成两个栅极电极614g和辅助电容部的上部电极614s。然后，以覆盖TFD的半导体层609d的全部的方式设置抗蚀剂掩模615。
栅极电极614n以与半导体层609n中的成为沟道区域的部分及其两侧的低浓度n型区域613n的一部分重叠的方式配置。栅极电极614p以与半导体层609p中的成为沟道区域的部分重叠的方式配置。栅极电极614g以与半导体层609g中的成为沟道区域的两个部分分别重叠的方式配置。
在此状态下，在半导体层609n、609p、609g中以低浓度掺杂第二n型杂质(磷)616。作为掺杂气体，使用磷化氢(PH3)，并令加速电压为60～90kV，例如为70kV，令剂量为1×1012～1×1014cm-2，例如为2×1013cm-2。由此，在这些半导体层609n、609p、609g中的未被栅极电极614n、614p、614g和上部电极614s覆盖的部分分别形成第二低浓度n型区域617n、617p、617g。
在除去掺杂掩模615之后，如图14(G)所示，在半导体层609p、609g、609d上，分别新形成栅极电极618p、618g、618d。抗蚀剂掩模618p以覆盖半导体层609p的全部的方式形成。抗蚀剂掩模618g以覆盖半导体层609g上的各栅极电极614g以及第二低浓度n型区域617g中的位于各栅极电极614g的两端的部分的方式配置。抗蚀剂掩模618d以覆盖半导体层609d中的成为n型区域的部分以外的部分的方式配置。
在此状态下，以高浓度掺杂n型杂质(磷)619。作为掺杂气体，使用磷化氢(PH3)，并令加速电压为60～90kV，例如为70kV，令剂量为1×1015～1×1016cm-2，例如为5×1015cm-2。由此，在成为N沟道型TFT的活性区域的半导体层609n中的未被栅极电极614n覆盖的部分形成源极·漏极区域620n，第二低浓度n型区域中的被栅极电极614n覆盖而未被注入磷619的部分成为GOLD区域621n。被GOLD区域621n夹着、既没有注入磷也没有注入硼的部分成为沟道区域626n。此外，成为P沟道型TFT的活性区域的半导体层609p中不注入磷619。另一方面，成为像素TFT的活性区域和辅助电容的半导体层609g中的未被抗蚀剂掩模618g覆盖、以高浓度被注入磷619的部分成为源极·漏极区域620g。第二低浓度n型区域中的被抗蚀剂掩模618g覆盖而未被注入磷619的部分成为LDD区域622g。此外，半导体层609g中的被栅极电极614g覆盖的部分成为沟道区域626g，被上部电极614s被覆盖的部分作为第一低浓度n型区域被剩下，成为辅助电容的下部电极621g。进一步，在成为TFD的活性区域的半导体层609d中的未被抗蚀剂掩模618d覆盖的部分形成n型区域620d。
另外，在本说明书中，将被栅极电极重叠覆盖的LDD区域称为“GOLD区域”，与未被栅极电极部分覆盖的(被偏置的)LDD区域(简称为“LDD区域”)相区别。
然后，在除去抗蚀剂掩模618p、618g、618d之后，如图14(H)所示，在半导体层609n、609g、609d上分别新形成抗蚀剂掩模623n、623g、623d。抗蚀剂掩模623n、623g以覆盖半导体层609n、609g的全部的方式形成。抗蚀剂掩模623d以覆盖半导体层609d中的成为p型区域的部分以外的部分的方式配置。
在此状态下，以高浓度掺杂p型杂质(硼)624。作为掺杂气体，使用乙硼烷(B2H6)，并令加速电压为40～90kV，例如为75kV，令剂量为1×1015～1×1016cm-2，例如为3×1015cm-2。由此，在成为P沟道型TFT的活性区域的半导体层609p中的未被栅极电极614p覆盖的部分形成源极·漏极区域625p。半导体层609p中的被栅极电极614p覆盖而未被注入硼624的部分成为沟道区域626p。半导体层609n、609g中未注入高浓度的硼624。在TFD的半导体层609d中，一部分被注入高浓度的硼624，形成p型区域625d。半导体层609d中的既没有注入磷也没有注入硼的部分成为本征区域626d。
其后，在除去掺杂掩模623n、623g、623d之后，进行用于使被注入各半导体层的杂质(磷、硼)活化的热处理。活化处理的方法和条件例如也可以与在第一实施方式(图3(G))中说明的方法和条件相同。
接着，如图14(I)所示，作为层间绝缘膜依次形成氮化硅膜627和氧化硅膜628。如果需要，还可以进行用于氢化的热处理。然后，利用与上述参照图3(H)所说明的方法相同的方法，在层间绝缘膜627、628上形成接触孔，形成电极·配线629n、629p、629g、629d。
这样，能够获得n沟道型薄膜晶体管630、p沟道型薄膜晶体管631、像素用薄膜晶体管632、辅助电容633和薄膜二极管634。另外，也可以在构成电路的薄膜晶体管630、631的栅极电极上也设置接触孔，利用源极·漏极配线与基板上的其它TFT的源极·漏极区域或栅极电极连接。此外，根据需要，也可以在这些元件之上设置保护膜。
根据本实施方式，与上述实施方式一样，能够使薄膜二极管634的半导体层的表面粗糙度比薄膜晶体管630～632的半导体层的表面粗糙度大。因此，在薄膜二极管634中，能够提高对光的灵敏度，能够提高SN比。在薄膜晶体管630～632中，能够提高可靠性，并且能够提高电场效应移动度。
此外，构成辅助电容633的下部电极621g的半导体层的表面粗糙度被抑制得较小，因此，能够提高电容部的耐压特性，其结果是，能够实现由电容的漏电引起的不合格率的降低。
进一步，能够将各半导体层的结晶性保持为大致相同的状态不变，仅使表面粗糙度不同，因此，能够将薄膜晶体管630～632和薄膜二极管634的元件特性根据各自的用途最优化。
本实施方式中的半导体层609n、609p、609g、609d的表面粗糙度并无特别限定，但是例如在使用厚度为50nm的非晶硅膜的情况下，成为TFT的活性区域和电容部的半导体层609n、609p、609g的算术平均粗糙度Ra为1～3nm，最高高度Rz为10～20nm，成为TFD的活性区域的半导体层609d的算术平均粗糙度Ra为6～10nm，最大厚度Rz为60～100nm。这些半导体层的表面粗糙度在上述范围内时，使用半导体层609d形成的薄膜二极管634的光灵敏度(明电流值)比使用具有与薄膜晶体管630～632相同的表面粗糙度的半导体层形成的薄膜二极管的光灵敏度高出大约1.5倍。
根据上述方法，如果同时进行用于形成薄膜晶体管630～632的源极·漏极区域的掺杂工序和用于形成薄膜二极管634的n型或p型区域的掺杂工序，则能够更加简化制造工序，因此优选。特别是在如本实施方式那样同时形成p沟道型和n沟道型的薄膜晶体管630、631的情况下(CMOS结构的TFT)，能够同时进行对薄膜二极管634和薄膜晶体管630的n型杂质的掺杂工序，且能够同时进行对薄膜二极管634和薄膜晶体管631的p型杂质的掺杂工序，因此更加有利。
(第七实施方式)
在本实施方式中，对具备传感器功能的显示装置进行说明。这些显示装置用上述任一实施方式的半导体装置来构成。
本实施方式的具备传感器功能的显示装置例如是带触摸传感器的液晶显示装置，具有显示区域和位于显示区域周边的边框区域。显示区域具有多个显示部(像素)和多个光传感器部。各显示部包括像素电极和像素开关用TFT，各光传感器部包括TFD。在边框区域设置有用于驱动各显示部的显示用驱动电路，在驱动电路中使用驱动电路用TFT。像素开关用TFT和驱动电路用TFT与光传感器部的TFD利用在第一～第六实施方式中说明的方法形成于同一基板上。另外，在本发明的显示装置中，显示装置所使用的TFT中的至少像素开关用TFT利用上述方法与光传感器部的TFD形成于同一基板上即可，例如也可以将驱动电路另外设置在其它基板上。
在本实施方式中，光传感器部与所对应的显示部(例如原色的像素)相邻地配置。针对一个显示部，既可以配置一个光传感器部，也可以配置多个光传感器部。或者，也可以针对每个由多个显示部组成的组配置一个光传感器部。例如，能够针对由三个原色(RGB)像素构成的彩色显示像素设置一个光传感器部。这样，相对于显示部的数量的光传感器部的数量(密度)能够根据分辨率进行适当选择。
如果在光传感器部的观察者侧设置彩色滤光片，则存在构成光传感器部的TFD的灵敏度下降的可能性，因此，优选在光传感器部的观察者侧不设置彩色滤光片。
另外，本实施方式的显示装置的结构并不仅限于上述说明。例如能够将光传感器用TFD配置在边框区域，构成带环绕式灯传感器的显示装置，其中，该环绕式灯传感器根据外光的照度来控制显示的明亮度。此外，通过在光传感器部的观察者侧配置彩色滤光片，利用光传感器部接收通过彩色滤光片的光，由此能够使光传感器部作为彩色图像传感器发挥作用。
以下参照附图，以具备触摸面板传感器的触摸面板液晶显示装置为例，说明本实施方式的显示装置的结构。
图15是表示配置在显示区域的光传感器部的结构的一个例子的电路图。光传感器部具有光传感器用薄膜二极管701、信号蓄积用电容器702和用于将蓄积在电容器702中的信号取出的薄膜晶体管703。在输入RST信号、RST电位被写入节点704后，如果因光引起的泄露而节点704的电位下降，则薄膜晶体管703的栅极电位变动，TFT栅极开闭。由此，能够取出信号VDD。
图16是表示有源矩阵方式的触摸面板液晶显示装置的一个例子的示意截面图。在该例子中，针对各个像素，各配置一个包括光传感器部的光触摸传感器部。
图示的液晶显示装置包括液晶模块802和配置在液晶模块802的背面侧的背光源801。此处，虽然未图示，但是液晶模块802例如由具有透光性的背面基板、以与背面基板相对的方式配置的前面基板和设置在这些基板之间的液晶层构成。液晶模块802具有多个显示部(原色像素)，各显示部具有像素电极(未图示)和与像素电极连接的像素开关用薄膜晶体管805。此外，配置有与各个显示部邻接、包括薄膜二极管806的光触摸传感器部。虽然未图示，但是在各个显示部的观察者侧配置有彩色滤光片，在光触摸传感器部的观察者侧不设置彩色滤光片。在薄膜二极管806和背光源801之间配置有遮光层807，来自背光源801的光被遮光层807遮挡而不进入薄膜二极管806，仅外光804射入薄膜二极管806。利用薄膜二极管806对该外光804的入射进行检测，实现光传感方式的触摸面板。另外，遮光层807以至少背光源801的光不进入薄膜二极管806中的本征区域的方式配置即可。
图17是表示有源矩阵方式的触摸面板液晶显示装置中的背面基板的一个例子的示意平面图。本实施方式的液晶显示装置包括许多像素(R、G、B像素)，但此处为了简略化仅表示两个像素。
背面基板1000具备多个显示部(像素)和光触摸传感器部，其中，该多个显示部各自具有像素电极22和像素开关用薄膜晶体管24，该光触摸传感器部与各显示部相邻配置，包括光传感光电二极管26、信号蓄积用的电容器28和光传感器用跟随(follower)薄膜晶体管29。
薄膜晶体管24例如具有与在第三实施方式中说明的TFT相同的结构，即具有两个栅极电极和LDD区域的双栅极LDD结构。薄膜晶体管24的源极区域与像素用源极总线34连接，漏极区域与像素电极22连接。薄膜晶体管24根据来自像素用栅极总线32的信号开闭。由此，通过像素电极22和与背面基板1000相对配置的前面基板形成的对置电极向液晶层施加电压，通过使液晶层的取向状态变化来进行显示。
另一方面，光传感光电二极管26例如具有与在第三实施方式中说明的TFD相同的结构，包括p+型区域26p、n+型区域26n、和位于这些区域26p、26n之间的本征区域26i。信号蓄积用的电容器28将栅极电极层和Si层作为电极，以栅极绝缘膜形成电容。光传感光电二极管26中的p+型区域26p与光传感器用RST信号线36连接，n+型区域26n与信号蓄积用的电容器28的下部电极(Si层)连接，经该电容器28与光传感器用RWS信号线38连接。进一步，n+型区域26n与光传感器用跟随薄膜晶体管29的栅极电极层连接。光传感器用跟随薄膜晶体管29的源极和漏极区域分别与光传感器用VDD信号线40、光传感器用COL信号线42连接。
这样，光传感光电二极管26、信号蓄积用的电容器28、和光传感器用跟随薄膜晶体管29分别与图15所示的驱动电路的薄膜二极管701、电容器702、薄膜晶体管703对应，构成光传感器驱动电路。下面说明该驱动电路的光传感时的动作。
(1)首先，通过RWS信号线38，RWS信号被写入信号蓄积用的电容器28中。由此，在光传感光电二极管26的n+型区域26n一侧产生正电场，对于光传感光电二极管26成为逆偏压状态。(2)在基板表面中的被照射光的区域存在的光传感光电二极管26中，产生光泄露，电荷向RST信号线36侧移动。(3)由此，n+型区域26n侧的电位下降，被施加于光传感器用跟随薄膜晶体管29的栅极电压根据该电位变化而变化。(4)在光传感器用跟随薄膜晶体管29的源极侧，通过VDD信号线40施加有VDD信号。当栅极电压如上述那样变动时，流向与漏极侧连接的COL信号线42的电流值发生变化，因此能够从COL信号线42取出该电信号。(5)将RST信号从COL信号线42写入光传感光电二极管26，复位信号线蓄积用的电容器28的电位。通过依次反复进行上述(1)～(5)的动作，能够进行光传感。
本实施方式的触摸面板液晶显示装置中的背面基板的结构并不仅限于图17所示的结构。例如也可以在各像素开关用TFT设置有辅助电容(Cs)。此外，在图示的例子中，与RGB像素中的各个像素邻接地设置有光触摸传感器部，但是也可以如上述那样，针对由RGB像素构成的三个像素的组(彩色显示像素)配置一个光触摸传感器部。
此处再次参照图16。在上述的例子中，如从图16所示的截面图能够了解的那样，将薄膜二极管806配置在显示区域，作为触摸传感器来利用，但是，也能够在显示区域以外的区域形成薄膜二极管806，并作为用于使背光源801的亮度与外光804的照度吻合地控制背光源801的亮度的环绕式灯传感器来利用。
图18是例示带环绕式灯传感器的液晶显示装置的立体图。液晶显示装置2000包括LCD基板50和配置在LCD基板的背面侧的背光源60，其中，该LCD基板50具有显示区域52、栅极驱动器56、源极驱动器58和光传感器部54。位于LCD基板50中的显示区域52的周边、设置有驱动器56、58和光传感器部54的区域也称为“边框区域”。
背光源60的亮度通过背光源控制电路(未图示)来控制。此外，虽然未图示，但是在显示区域52和驱动器56、58中使用TFT，在光传感器部54中使用TFD。光传感器部54根据外光的照度生成照度信号，并利用使用饶性基板的连接输入至背光源控制电路。在背光源控制电路，根据该照度信号生成背光源控制信号，并向背光源60输出。
另外，使用本发明还能够构成带环绕式灯传感器的有机EL显示装置。这样的有机EL显示装置与图18所示的液晶显示装置一样，能够具有在同一基板上配置显示部和光传感器部的结构，但是不需要在基板的背面侧设置背光源60。在这种情况下，通过设置在基板50的配线将光传感器部54连接到源极驱动器58，从而将来自光传感器部54的照度信号输入至源极驱动器58。源极驱动器58根据照度信号使显示部52的亮度变化。
以上对本发明的具体的实施方式进行了说明，但是本发明并不仅限于上述的实施方式，而能够进行基于本发明的技术思想的各种变形。使用本发明的TFT，还能够在玻璃基板上同时构成用于进行模拟驱动的电路和用于进行数字驱动的电路。例如，在构成进行模拟驱动的电路的情况下，具有源极侧驱动电路、像素部和栅极侧驱动电路，源极侧驱动电路设置有移位寄存器、缓冲存储器、取样电路(传输门)，此外，栅极侧驱动电路设置有移位寄存器、电平移位器、缓冲存储器。此外，如果需要，还可以在样品电路与移位寄存器之间设置电平移位器电路。此外，根据本发明的制造工序，还能够形成存储器、微处理器。
根据本发明，使用最适合于各个半导体元件的半导体膜、能够获得在同一基板上设置具有良好的特性的TFT和TFD的半导体装置。因此，能够在同一制造工序中制作TFT和TFD，其中，该TFT作为在驱动电路中使用的TFT和用于开关像素电极的TFT，具有高的电场效应移动度和导通/断开(ON/OFF)比，该TFD能够作为光传感器使用，暗电流值低，对光的SN比(明暗的电流值比)高。特别是在这些半导体层之中还能够通过使大幅地左右TFT的电场效应移动度的沟道区域和大幅地影响TFD的光灵敏度的本征区域的表面凹凸分别最优化，由此实现对各个半导体元件最适合的元件特性。进一步，能够以更简单的方法制造这样的高性能的半导体装置，从而不仅能够实现产品的小型化、高性能化，还能够实现低成本化。
产业上的可利用性
本发明能够在具备TFT和TFD的半导体装置或具有这样的半导体装置的所有领域的电子设备中广泛地使用。例如，也可以在有源矩阵型液晶显示装置、有机EL显示装置的CMOS电路或像素部中使用。这样的显示装置例如能够在手机或便携式游戏机的显示画面、数字照相机的监视器等中使用。因此，本发明能够在装载有液晶显示装置、有机EL显示装置的所有电子设备中使用。
本发明特别能够在有源矩阵型的液晶显示装置和有机EL显示装置等显示装置、图像传感器、光传感器或装载有它们的电子设备中适当地使用。特别是在带有利用TFD的光传感器功能的显示装置或具备这样的显示装置的电子设备中，使用本发明有利。此外，能够在具备利用TFD的光传感器和利用TFT的驱动电路的图像传感器中使用。

Claims (33)

1.一种半导体装置，其特征在于，包括：
薄膜晶体管，其具有包含沟道区域、源极区域和漏极区域的半导体层、控制所述沟道区域的导电性的栅极电极和设置在所述半导体层与所述栅极电极之间的栅极绝缘膜；和
薄膜二极管，其具有至少包含n型区域和p型区域的半导体层，
所述薄膜晶体管的半导体层和所述薄膜二极管的半导体层是通过使同一非晶质半导体膜结晶而形成的晶质半导体层，
在所述薄膜二极管的半导体层的表面形成有脊部，
所述薄膜二极管的半导体层的表面粗糙度比所述薄膜晶体管的半导体层的表面粗糙度大。
2.如权利要求1所述的半导体装置，其特征在于：
所述薄膜晶体管的半导体层的结晶性与所述薄膜二极管的半导体层的结晶性大致相同。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述薄膜晶体管的半导体层的平均结晶粒径与所述薄膜二极管的半导体层的平均结晶粒径大致相同。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于：
所述薄膜二极管的半导体层的表面的算术平均粗糙度Ra比所述薄膜晶体管的半导体层的表面的算术平均粗糙度Ra大。
5.如权利要求1～4中任一项所述的半导体装置，其特征在于：
所述薄膜二极管的半导体层的表面的最高高度Rz比所述薄膜晶体管的半导体层的表面的最高高度Rz高。
6.如权利要求1～5中任一项所述的半导体装置，其特征在于：
在所述薄膜晶体管的半导体层的表面形成有脊部，
在所述薄膜晶体管的半导体层的表面形成的脊部的平均高度比在所述薄膜二极管的半导体层的表面形成的脊部的平均高度低。
7.如权利要求1～5中任一项所述的半导体装置，其特征在于：
所述薄膜晶体管的半导体层的表面实质上是平坦的。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于：
所述脊部存在于所述半导体层所包含的结晶粒的边界上。
9.如权利要求8所述的半导体装置，其特征在于：
所述脊部包括在所述半导体层中的成为三个以上的结晶粒的边界的点所形成的呈山形隆起的部分。
10.如权利要求1～9中任一项所述的半导体装置，其特征在于：
在所述薄膜晶体管的半导体层的整个表面，表面粗糙度是均匀的。
11.如权利要求1～10中任一项所述的半导体装置，其特征在于：
所述薄膜晶体管的半导体层和所述薄膜二极管的半导体层的至少一部分区域包括具有促进所述非晶质半导体膜的结晶的作用的催化剂元素。
12.如权利要求1～11中任一项所述的半导体装置，其特征在于：
所述薄膜二极管进一步包括本征区域，该本征区域位于所述薄膜二极管的半导体层中的所述n型区域和所述p型区域之间，
在所述薄膜二极管的半导体层中，至少所述本征区域的表面粗糙度比所述薄膜晶体管的半导体层的表面粗糙度大。
13.如权利要求1～12中任一项所述的半导体装置，其特征在于：
所述薄膜晶体管是包含n沟道型薄膜晶体管和p沟道型薄膜晶体管的多个薄膜晶体管。
14.一种半导体装置的制造方法，其特征在于，包括：
(a1)准备在表面形成有非晶质半导体膜的基板的工序；
(b)在所述非晶质半导体膜的一部分上形成氧化物层的工序；
(c)通过从所述氧化物层的上方向所述非晶质半导体膜照射激光使所述非晶质半导体膜结晶，获得包括第一结晶区域和第二结晶区域的晶质半导体膜的工序，其中，所述第一结晶区域是使所述非晶质半导体膜中的未被所述氧化物层覆盖的部分结晶而形成的区域，所述第二结晶区域是使所述非晶质半导体膜中的被所述氧化物层覆盖的部分结晶而形成的区域，该第二结晶区域的表面粗糙度比所述第一结晶区域的表面粗糙度大；和
(d)对所述晶质半导体膜进行图案形成，形成之后成为薄膜晶体管的活性区域的第一岛状半导体层和之后成为薄膜二极管的活性区域的第二岛状半导体层的工序，所述第一岛状半导体层包括所述第一结晶区域，所述第二岛状半导体层包括所述第二结晶区域。
15.一种半导体装置的制造方法，其特征在于，包括：
(a1)准备在表面形成有非晶质半导体膜的基板的工序；
(a2)对所述非晶质半导体膜照射激光，使所述非晶质半导体膜结晶从而获得晶质半导体膜的工序；
(b)在所述晶质半导体膜的一部分上形成氧化物层的工序；
(c)通过从所述氧化物层的上方向所述晶质半导体膜照射激光，使所述晶质半导体膜中的未被所述氧化物层覆盖的部分的表面粗糙度变小，由所述晶质半导体膜中的未被所述氧化物层覆盖的部分形成第一结晶区域，由所述晶质半导体膜中的被所述氧化物层覆盖的部分形成表面粗糙度比所述第一结晶区域的表面粗糙度大的第二结晶区域的工序；和
(d)对所述晶质半导体膜进行图案形成，形成之后成为薄膜晶体管的活性区域的第一岛状半导体层和之后成为薄膜二极管的活性区域的第二岛状半导体层的工序，所述第一岛状半导体层包括所述第一结晶区域，所述第二岛状半导体层包括所述第二结晶区域。
16.一种半导体装置的制造方法，其特征在于，包括：
(a1)准备在表面形成有非晶质半导体膜的基板的工序；
(a2’)在对所述非晶质半导体膜的至少一部分添加促进结晶的催化剂元素后，进行加热处理，使所述非晶质半导体膜结晶从而获得晶质半导体膜的工序；
(b)在所述晶质半导体膜的一部分上形成氧化物层的工序；
(c)通过从所述氧化物层的上方向所述晶质半导体膜照射激光使所述晶质半导体膜进一步结晶，或者再结晶，从而获得包括第一结晶区域和第二结晶区域的晶质半导体膜的工序，其中，所述第一结晶区域是使所述非晶质半导体膜中的未被所述氧化物层覆盖的部分结晶而形成的区域，所述第二结晶区域是使所述非晶质半导体膜中的被所述氧化物层覆盖的部分结晶而形成的区域，该第二结晶区域的表面粗糙度比所述第一结晶区域的表面粗糙度大；和
(d)对所述晶质半导体膜进行图案形成，形成之后成为薄膜晶体管的活性区域的第一岛状半导体层和之后成为薄膜二极管的活性区域的第二岛状半导体层的工序，所述第一岛状半导体层包括所述第一结晶区域，所述第二岛状半导体层包括所述第二结晶区域。
17.一种半导体装置的制造方法，其特征在于，包括：
(a1)准备在表面形成有非晶质半导体膜的基板的工序；
(a2’)在对所述非晶质半导体膜的至少一部分添加促进结晶的催化剂元素后，进行加热处理，使所述非晶质半导体膜结晶从而获得晶质半导体膜的工序；
(a3’)对所述晶质半导体膜照射激光，使所述晶质半导体膜进一步结晶，或者再结晶的工序；
(b)在所述晶质半导体膜的一部分上形成氧化物层的工序；
(c)通过从所述氧化物层的上方向所述晶质半导体膜照射激光，使所述晶质半导体膜中的未被所述氧化物层覆盖的部分的表面粗糙度变小，由所述晶质半导体膜中的未被所述氧化物层覆盖的部分形成第一结晶区域，由所述晶质半导体膜中的被所述氧化物层覆盖的部分形成表面粗糙度比所述第一结晶区域的表面粗糙度大的第二结晶区域的工序；和
(d)对所述晶质半导体膜进行图案形成，形成之后成为薄膜晶体管的活性区域的第一岛状半导体层和之后成为薄膜二极管的活性区域的第二岛状半导体层的工序，所述第一岛状半导体层包括所述第一结晶区域，所述第二岛状半导体层包括所述第二结晶区域。
18.如权利要求14～17中任一项所述的半导体装置的制造方法，其特征在于：
在所述工序(c)之前，还包括除去在所述非晶质半导体膜中的未被所述氧化物层覆盖的部分上形成的自然氧化膜的工序。
19.如权利要求14～18中任一项所述的半导体装置的制造方法，其特征在于：
所述工序(c)在氮等不活泼气体气氛中进行。
20.如权利要求14～19中任一项所述的半导体装置的制造方法，其特征在于：
所述基板是具有透光性的基板，
所述工序(a)包括：
在所述基板中的成为形成第二岛状半导体层的区域的下部的部分，形成用于对从所述基板的相反侧表面射入的光进行遮光的遮光层的工序，其中，该第二岛状半导体层之后成为薄膜二极管的活性区域；和
在形成有所述遮光层的基板上形成所述非晶质半导体膜的工序，
所述工序(b)包括：
在所述非晶质半导体膜或所述晶质半导体膜上形成氧化膜的工序(b1)；
在所述氧化膜上形成抗蚀剂膜，并使该抗蚀剂膜曝光、显影而形成抗蚀剂层的工序(b2)；和
通过将所述抗蚀剂层作为掩模来蚀刻所述氧化膜，获得所述氧化物层的工序(b3)，其中，
所述工序(b2)包括将所述遮光层作为掩模，从所述基板的所述相反侧表面对所述抗蚀剂膜进行曝光的工序。
21.如权利要求14～20中任一项所述的半导体装置的制造方法，其特征在于：
在所述工序(b)中，所述氧化物层的厚度D(单位：nm)设定为当将所述氧化物层的折射率设为n、所述工序(c)中的所述激光的波长设为λ(单位：nm)时，满足D≤λ/(4×n)×0.5。
22.如权利要求15所述的半导体装置的制造方法，其特征在于：
在所述工序(a2)之前，还包括对所述非晶质半导体膜的表面进行薄膜氧化的工序。
23.如权利要求15或22所述的半导体装置的制造方法，其特征在于：
所述工序(a2)在含有氧的气氛中进行。
24.如权利要求15、22或23所述的半导体装置的制造方法，其特征在于：
在所述工序(c)中，以在所述工序(a2)中获得的所述晶质半导体膜的结晶状态不被完全复位的照射能量密度进行所述激光的照射。
25.如权利要求16所述的半导体装置的制造方法，其特征在于：
在所述工序(c)中，以在所述工序(a2’)中获得的所述晶质半导体膜的结晶状态不被完全复位的照射能量密度进行所述激光的照射。
26.如权利要求17所述的半导体装置的制造方法，其特征在于：
在所述工序(a3’)之前，还包括对所述非晶质半导体膜的表面进行薄膜氧化的工序。
27.如权利要求17或26所述的半导体装置的制造方法，其特征在于：
所述工序(a3’)在含有氧的气氛中进行。
28.如权利要求17、26或27所述的半导体装置的制造方法，其特征在于：
在所述工序(c)中，以在所述工序(a3’)中获得的所述晶质半导体膜的结晶状态不被完全复位的照射能量密度进行所述激光的照射。
29.如权利要求17、26、27或28所述的半导体装置的制造方法，其特征在于：
在所述工序(a3’)中，以在所述工序(a2’)中获得的所述晶质半导体膜的结晶状态不被完全复位的照射能量密度进行所述激光的照射。
30.如权利要求16或17所述的半导体装置的制造方法，其特征在于：
在所述工序(a2’)中所使用的所述催化剂元素为镍。
31.一种显示装置，其包括具有多个显示部的显示区域和位于所述显示区域的周边的边框区域，该显示装置的特征在于：
进一步具备包括薄膜二极管的光传感器部，
各显示部具有电极和与所述电极连接的薄膜晶体管，
所述薄膜晶体管和所述薄膜二极管形成在同一基板上，
所述薄膜晶体管包括：包含沟道区域、源极区域和漏极区域的晶质半导体层；以覆盖所述晶质半导体层的方式设置的栅极绝缘膜；和设置在所述栅极绝缘膜上的、控制所述沟道区域的导电性的栅极电极，
所述薄膜二极管包括至少包含n型区域和p型区域的晶质半导体层，
所述薄膜晶体管的半导体层和所述薄膜二极管的半导体层是通过使同一非晶质半导体膜结晶而形成的晶质半导体层，
在所述薄膜二极管的半导体层的表面形成有脊部，
所述薄膜二极管的半导体层的表面粗糙度比所述薄膜晶体管的半导体层的表面粗糙度大。
32.如权利要求31所述的显示装置，其特征在于：
所述显示部进一步包括背光源和对从所述背光源射出的光的亮度进行调整的背光源控制电路，
所述光传感器部生成基于外部光的照度的照度信号，并输出至所述背光源控制电路。
33.如权利要求31所述的显示装置，其特征在于：
具有各自具有所述光传感器部的多个光触摸传感器部，所述多个光触摸传感器部分别对应于各显示部或包括两个以上的显示部的组配置在所述显示区域。
CN2009801422953A 2008-10-23 2009-10-20 半导体装置及其制造方法以及显示装置 Expired - Fee Related CN102197485B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-273525 2008-10-23
JP2008273525 2008-10-23
PCT/JP2009/005478 WO2010047086A1 (ja) 2008-10-23 2009-10-20 半導体装置およびその製造方法ならびに表示装置

Publications (2)

Publication Number Publication Date
CN102197485A true CN102197485A (zh) 2011-09-21
CN102197485B CN102197485B (zh) 2013-07-17

Family

ID=42119141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801422953A Expired - Fee Related CN102197485B (zh) 2008-10-23 2009-10-20 半导体装置及其制造方法以及显示装置

Country Status (7)

Country Link
US (1) US8999823B2 (zh)
EP (1) EP2352169B1 (zh)
JP (1) JP5314040B2 (zh)
CN (1) CN102197485B (zh)
BR (1) BRPI0920038A2 (zh)
RU (1) RU2471265C1 (zh)
WO (1) WO2010047086A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN105633095A (zh) * 2016-01-04 2016-06-01 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN104364742B (zh) * 2012-04-23 2017-05-24 追踪有限公司 具有桥接力敏电阻器的触摸屏
CN107768310A (zh) * 2017-10-20 2018-03-06 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及指纹识别器件
WO2018205606A1 (zh) * 2017-05-12 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN110085652A (zh) * 2019-05-27 2019-08-02 武汉华星光电半导体显示技术有限公司 Oled基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010084725A1 (ja) * 2009-01-23 2010-07-29 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
WO2011161714A1 (ja) * 2010-06-21 2011-12-29 パナソニック株式会社 シリコン薄膜の結晶化方法およびシリコンｔｆｔ装置の製造方法
US20120092324A1 (en) 2010-10-18 2012-04-19 Qualcomm Mems Technologies, Inc. Touch, handwriting and fingerprint sensor with elastomeric spacer layer
JPWO2012063436A1 (ja) * 2010-11-10 2014-05-12 シャープ株式会社 表示装置用基板及び表示装置
WO2012077606A1 (ja) * 2010-12-07 2012-06-14 シャープ株式会社 液晶パネル
KR102044463B1 (ko) * 2012-12-06 2019-12-02 엘지전자 주식회사 태양 전지 및 그의 제조 방법
KR102034071B1 (ko) * 2013-03-26 2019-10-18 엘지디스플레이 주식회사 폴리 실리콘 박막트랜지스터를 포함하는 유기발광 디스플레이 장치 및 이의 제조방법
KR102072077B1 (ko) * 2013-04-15 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6403377B2 (ja) * 2013-11-19 2018-10-10 株式会社ジャパンディスプレイ 多結晶化方法
KR102060377B1 (ko) * 2014-01-27 2020-02-11 한국전자통신연구원 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
CN104538354B (zh) * 2014-12-31 2018-01-09 深圳市华星光电技术有限公司 一种ltps tft像素单元及其制造方法
JP6477592B2 (ja) * 2016-05-13 2019-03-06 株式会社村田製作所 セラミックコア、巻線型電子部品及びセラミックコアの製造方法
WO2019198181A1 (ja) * 2018-04-11 2019-10-17 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20210013508A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 광 센서, 광 센서의 제조 방법 및 광 센서를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275807A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
JP2003249639A (ja) * 2002-02-22 2003-09-05 Sony Corp 光電変換装置およびその製造方法ならびに固体撮像装置ならびにその製造方法
CN1624556A (zh) * 2003-08-25 2005-06-08 东芝松下显示技术有限公司 显示装置以及光电变换元件
WO2006129428A1 (ja) * 2005-05-31 2006-12-07 Sharp Kabushiki Kaisha フォトダイオード及び表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6327066A (ja) 1986-07-18 1988-02-04 Sanyo Electric Co Ltd ダイヤフラム型圧力センサの製造方法
JPS6327066U (zh) * 1986-08-05 1988-02-22
JPH0662175A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd 密着型２次元イメージセンサ
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3329512B2 (ja) 1993-03-22 2002-09-30 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JPH09199752A (ja) * 1996-01-22 1997-07-31 Canon Inc 光電変換装置及び画像読取装置
NO308149B1 (no) * 1998-06-02 2000-07-31 Thin Film Electronics Asa Skalerbar, integrert databehandlingsinnretning
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US7265740B2 (en) * 2002-08-30 2007-09-04 Toshiba Matsushita Display Technology Co., Ltd. Suppression of leakage current in image acquisition
JP2005072126A (ja) 2003-08-21 2005-03-17 Toshiba Matsushita Display Technology Co Ltd 回路基板、アレイ基板、その製造方法、液晶表示装置およびその製造方法
JP4737956B2 (ja) * 2003-08-25 2011-08-03 東芝モバイルディスプレイ株式会社 表示装置および光電変換素子
JP4570028B2 (ja) 2004-06-03 2010-10-27 株式会社アルバック ポリシリコンパターンの形成方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
US20070262311A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Flat panel display and fabrication method and thereof
KR100841372B1 (ko) * 2006-12-19 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터 및 이의 제조방법
JP2007288159A (ja) 2007-03-12 2007-11-01 Trustees Of Columbia Univ In The City Of New York 逐次的横方向結晶化法による処理中及び処理後のシリコンフィルムの表面平坦化法
US8334536B2 (en) * 2007-03-16 2012-12-18 Samsung Display Co., Ltd. Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
JPWO2008132862A1 (ja) * 2007-04-25 2010-07-22 シャープ株式会社 半導体装置およびその製造方法
US8227808B2 (en) * 2007-12-06 2012-07-24 Chimei Innolux Corporation Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275807A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
JP2003249639A (ja) * 2002-02-22 2003-09-05 Sony Corp 光電変換装置およびその製造方法ならびに固体撮像装置ならびにその製造方法
CN1624556A (zh) * 2003-08-25 2005-06-08 东芝松下显示技术有限公司 显示装置以及光电变换元件
WO2006129428A1 (ja) * 2005-05-31 2006-12-07 Sharp Kabushiki Kaisha フォトダイオード及び表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364742B (zh) * 2012-04-23 2017-05-24 追踪有限公司 具有桥接力敏电阻器的触摸屏
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN105633095A (zh) * 2016-01-04 2016-06-01 京东方科技集团股份有限公司 一种阵列基板及显示面板
WO2018205606A1 (zh) * 2017-05-12 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN108878537A (zh) * 2017-05-12 2018-11-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
US11251309B2 (en) 2017-05-12 2022-02-15 Boe Technology Group Co., Ltd. Thin film transistor comprising light shielding layer and light blocking portion and method for manufacturing the same, display panel and display device
CN107768310A (zh) * 2017-10-20 2018-03-06 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及指纹识别器件
US10644042B2 (en) 2017-10-20 2020-05-05 Boe Technology Group Co., Ltd. Method for manufacturing array substrate, array substrate and fingerprint recognition device
CN107768310B (zh) * 2017-10-20 2020-07-14 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及指纹识别器件
CN110085652A (zh) * 2019-05-27 2019-08-02 武汉华星光电半导体显示技术有限公司 Oled基板
WO2020237750A1 (zh) * 2019-05-27 2020-12-03 武汉华星光电半导体显示技术有限公司 Oled基板

Also Published As

Publication number Publication date
RU2471265C1 (ru) 2012-12-27
JP5314040B2 (ja) 2013-10-16
CN102197485B (zh) 2013-07-17
RU2011120336A (ru) 2012-11-27
WO2010047086A1 (ja) 2010-04-29
US20110261019A1 (en) 2011-10-27
EP2352169B1 (en) 2017-05-17
BRPI0920038A2 (pt) 2019-09-24
EP2352169A4 (en) 2013-05-15
EP2352169A1 (en) 2011-08-03
US8999823B2 (en) 2015-04-07
JPWO2010047086A1 (ja) 2012-03-22

Similar Documents

Publication Publication Date Title
CN102197485B (zh) 半导体装置及其制造方法以及显示装置
US8575614B2 (en) Display device
US8829526B2 (en) Semiconductor device, method for manufacturing same, and display device
JP5096572B2 (ja) 半導体装置およびその製造方法
JP3904512B2 (ja) 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
CN101226311B (zh) 显示装置
KR100864883B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
WO2010058532A1 (ja) 半導体装置およびその製造方法、ならびに半導体装置を用いた表示装置
JP2008166785A (ja) 薄膜トランジスタとその製造方法及び有機電界発光表示装置
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
US8415678B2 (en) Semiconductor device and display device
US20070034874A1 (en) Semiconductor device and method for manufacturing the same
JP2009010125A (ja) 半導体装置およびその製造方法
US8460954B2 (en) Semiconductor device, method for manufacturing same, and display device
EP2204844A1 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
JP2008300630A (ja) 半導体装置およびその製造方法
US20110175535A1 (en) Semiconductor device, method for manufacturing same and display device
CN101145564B (zh) 有源矩阵显示基板制备方法
JP4115441B2 (ja) 半導体装置およびその製造方法
JP2010177362A (ja) 半導体装置およびその製造方法ならびに表示装置
KR20060132415A (ko) 박막 트랜지스터 및 액정표시소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130717

Termination date: 20211020