JP6403377B2 - 多結晶化方法 - Google Patents

多結晶化方法 Download PDF

Info

Publication number
JP6403377B2
JP6403377B2 JP2013239048A JP2013239048A JP6403377B2 JP 6403377 B2 JP6403377 B2 JP 6403377B2 JP 2013239048 A JP2013239048 A JP 2013239048A JP 2013239048 A JP2013239048 A JP 2013239048A JP 6403377 B2 JP6403377 B2 JP 6403377B2
Authority
JP
Japan
Prior art keywords
oxide film
natural oxide
semiconductor film
amorphous semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013239048A
Other languages
English (en)
Other versions
JP2015099853A (ja
Inventor
直也 伊藤
直也 伊藤
紀秀 神内
紀秀 神内
寛文 水越
寛文 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2013239048A priority Critical patent/JP6403377B2/ja
Priority to US14/540,458 priority patent/US9384965B2/en
Publication of JP2015099853A publication Critical patent/JP2015099853A/ja
Application granted granted Critical
Publication of JP6403377B2 publication Critical patent/JP6403377B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Liquid Crystal (AREA)

Description

本発明の実施形態は、非晶質半導体膜を多結晶化させる多結晶化方法に関する。
従来、表示素子のスイッチング素子として、多結晶半導体膜を半導体層に用いた薄膜トランジスタがある。
多結晶半導体膜を製造するには、非晶質半導体膜にレーザー光を照射して多結晶化する方法がある。この方法では、非晶質半導体膜の表面に酸化膜を形成しておくことにより、酸化膜に含まれる酸素を利用して多結晶半導体膜を形成することが可能となっている。非晶質半導体膜の表面には非晶質半導体膜の熱処理や大気中での保存等によって自然酸化膜が形成されるが、このような自然酸化膜は安定していないため、自然酸化膜を非晶質半導体膜の多結晶化に利用したのでは、薄膜トランジスタの特性が安定しない。
そこで、非晶質半導体膜を多結晶化するには、前処理工程において、非晶質半導体膜の表面の自然酸化膜をフッ酸によって完全に除去する。その後、結晶化工程にて、まず、比較的高い濃度の酸素雰囲気中で非晶質半導体膜にレーザーを照射し、非晶質半導体膜の表面を再度酸化させて表面酸化膜を形成し、続いて、雰囲気中の酸素濃度を下げ、表面酸化膜に導入された酸素を利用して非晶質半導体膜を多結晶化している。
このように、非晶質半導体膜の多結晶化には、前処理工程において自然酸化膜を完全に除去した後に、結晶化工程において非晶質半導体膜の表面を再度酸化させて表面酸化膜を形成する必要があり、工程が多く、生産効率が低い課題がある。
特開２００２−１２４４６７号公報
本発明が解決しようとする課題は、生産効率を向上できる多結晶化方法を提供することである。
実施形態の多結晶化方法は、表面に非晶質半導体膜の水素を除去する熱処理により形成した自然酸化膜を有する非晶質半導体膜を多結晶化させる多結晶化方法であって、非晶質半導体膜の表面の自然酸化膜を残しながらオゾンを溶解させた液体を自然酸化膜に吹き付けて自然酸化膜を清浄化する工程と、自然酸化膜を残した状態にて雰囲気酸素濃度は５００ＰＰＭ以下で自然酸化膜に含まれる酸素を利用して非晶質半導体膜を多結晶化させる工程とを具備するものである。
一実施形態を示す多結晶化方法の工程を(a)〜(c)に示す断面図である。 同上多結晶化方法による結晶化工程の斜視図である。
以下、一実施形態を、図１および図２を参照して説明する。
図１には、例えばゲートトップ形の薄膜トランジスタにおける半導体層として多結晶半導体膜10を形成する工程を示す。多結晶半導体膜10は例えばポリシリコン膜である。
図１(a)には、多結晶半導体膜10を製造する前の状態を示す。ガラス基板等の基板11上に、プラズマＣＶＤ法等によりアンダーコート膜12が形成されている。このアンダーコート膜12の表面に、プラズマＣＶＤ法等により非晶質半導体膜13が形成されている。非晶質半導体膜13は例えばアモルファスシリコン膜である。
非晶質半導体膜13の表面には、非晶質半導体膜13中に含まれる水素を除去する熱処理や大気中での保存等のために、自然酸化による自然酸化膜14が形成されている。
そして、多結晶半導体膜10の製造方法について説明する。製造工程には、前処理工程と結晶化工程が含まれる。
まず、前処理工程について説明する。図１(b)に示すように、非晶質半導体膜13の表面の自然酸化膜14を残しながらその自然酸化膜14を清浄化する。
この清浄化には、自然酸化膜14を酸化させる酸化処理を行う。この酸化処理では、オゾンを溶解させた純水等の液体（以下、オゾン水と呼ぶ）を用い、このオゾン水を自然酸化膜14に吹き付けるなどして接触させる。液体に溶解させるオゾンの濃度は１ＰＰＭないし１００ＰＰＭの範囲を許容するが、好ましくは５ＰＰＭないし１０ＰＰＭである。
この酸化処理により、オゾン水の酸化力を利用して、自然酸化膜14の表面を洗浄し、自然酸化膜14をさらに酸化させて、自然酸化膜14に所定量の酸素を均一に導入する。したがって、自然酸化膜14の清浄化には、自然酸化膜14の表面の洗浄、および自然酸化膜14に所定量の酸素を均一に導入するための自然酸化膜14のさらなる酸化が含まれる。
この酸化処理では、自然酸化膜14の表面が十分な親水性が得られるまで行う。具体的には、自然酸化膜14上に水滴を垂らした状態での自然酸化膜14の表面に対する水滴の接触角が１５度以内となるまで行う。
次に、結晶化処理について説明する。図１(c)に示すように、自然酸化膜14を残した状態にて非晶質半導体膜13を多結晶化し、多結晶半導体膜10を形成する。この結晶化工程では、エキシマレーザーアニール処理を行う。
エキシマレーザーアニール処理は、図２に示すように、基板11の幅方向に沿ってパルス状のレーザーＬを照射しながら、基板11を幅方向に対して直交する方向に送り、レーザーＬを自然酸化膜14および非晶質半導体膜13の全体に照射する。このとき、雰囲気酸素濃度は５００ＰＰＭ以下、基板11の送り速度は２０μｍ／パルスである。そして、エキシマレーザーアニール処理により、自然酸化膜14に含まれる酸素を利用して多結晶半導体を成長させ、多結晶半導体膜10を形成する。
上述したように、多結晶化方法によれば、非晶質半導体膜13の表面の自然酸化膜14を残しながら自然酸化膜14を清浄化するため、従来の方法で行われていた前処理工程でのフッ酸によって自然酸化膜を完全に除去する除去処理、および結晶化工程での非晶質半導体膜の表面を再度酸化させて表面酸化膜を形成する処理が必要なくなり、工程を削減し、生産効率を向上できる。
また、清浄化する工程では、酸化処理を行うため、自然酸化膜14に所定量の酸素を均一に導入でき、多結晶化工程において安定した多結晶半導体膜10を形成できる。
さらに、酸化処理にはオゾン水を用いるため、自然酸化膜14の表面の洗浄と、自然酸化膜14に所定量の酸素を均一に導入するための自然酸化膜14のさらなる酸化とが同時に行える。
さらに、液体に溶解させるオゾンの濃度は１ＰＰＭないし１００ＰＰＭの範囲とするため、適切な酸化処理を行える。なお、好ましくは５ＰＰＭないし１０ＰＰＭであれば、より適切な酸化処理を行える。
また、酸化処理では、自然酸化膜14上に水滴を垂らした状態での自然酸化膜14の表面に対する水滴の接触角が１５度以内となるまで行うため、自然酸化膜14の表面を均一化し、多結晶化工程において安定した多結晶半導体膜10を形成できる。
また、結晶化工程では、エキシマレーザーアニール処理するが、このとき自然酸化膜14に含まれる酸素を利用して非晶質半導体膜13を多結晶化できる。
なお、上述のようにして製造される薄膜トランジスタを用いてアクティブマトリクス基板を構成できる。アクティブマトリクス基板は、基板と、基板上に形成された薄膜トランジスタであるスイッチング素子と、スイッチング素子に電気信号を供給する信号配線と、スイッチング素子と電気的に接続して基板上に形成された画素電極とを有する。
このアクティブマトリクス基板は、液晶表示素子、有機ＥＬ表示素子やその他の自発光形表示素子等の表示素子に用いることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
13 非晶質半導体膜
14 自然酸化膜

Claims (4)

  1. 表面に非晶質半導体膜の水素を除去する熱処理により形成した自然酸化膜を有する前記非晶質半導体膜を多結晶化させる多結晶化方法であって、
    前記非晶質半導体膜の表面の前記自然酸化膜を残しながらオゾンを溶解させた液体を前記自然酸化膜に吹き付けて前記自然酸化膜を清浄化する工程と、
    前記自然酸化膜を残した状態にて雰囲気酸素濃度は５００ＰＰＭ以下で前記自然酸化膜に含まれる酸素を利用して前記非晶質半導体膜を多結晶化させる工程と
    を具備することを特徴とする多結晶化方法。
  2. 前記液体に溶解させる前記オゾンの濃度は１ＰＰＭないし１００ＰＰＭである
    ことを特徴とする請求項１記載の多結晶化方法。
  3. 前記自然酸化膜を清浄化させる工程では、前記自然酸化膜上での水滴の接触角を１５度以内とする
    ことを特徴とする請求項１または２記載の多結晶化方法。
  4. 前記自然酸化膜を残した状態にて前記非晶質半導体膜を多結晶化させる工程は、エキシマレーザーアニール処理である
    ことを特徴とする請求項１ないし３いずれか一記載の多結晶化方法。
JP2013239048A 2013-11-19 2013-11-19 多結晶化方法 Active JP6403377B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013239048A JP6403377B2 (ja) 2013-11-19 2013-11-19 多結晶化方法
US14/540,458 US9384965B2 (en) 2013-11-19 2014-11-13 Polycrystallization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013239048A JP6403377B2 (ja) 2013-11-19 2013-11-19 多結晶化方法

Publications (2)

Publication Number Publication Date
JP2015099853A JP2015099853A (ja) 2015-05-28
JP6403377B2 true JP6403377B2 (ja) 2018-10-10

Family

ID=53173722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013239048A Active JP6403377B2 (ja) 2013-11-19 2013-11-19 多結晶化方法

Country Status (2)

Country Link
US (1) US9384965B2 (ja)
JP (1) JP6403377B2 (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092745A (ja) 1996-09-13 1998-04-10 Toshiba Corp 結晶半導体の製造方法および製造装置
JP4001662B2 (ja) * 1997-06-27 2007-10-31 株式会社半導体エネルギー研究所 シリコンの洗浄方法および多結晶シリコンの作製方法
JP4223590B2 (ja) 1998-06-04 2009-02-12 東芝松下ディスプレイテクノロジー株式会社 多結晶半導体の製造方法
JPH11354441A (ja) * 1998-06-08 1999-12-24 Seiko Epson Corp 半導体装置の製造方法
JP2000353807A (ja) * 1999-06-11 2000-12-19 Seiko Epson Corp 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
JP4919546B2 (ja) * 2000-09-18 2012-04-18 東芝モバイルディスプレイ株式会社 多結晶シリコン膜の形成方法
JP2002124467A (ja) 2000-10-18 2002-04-26 Matsushita Electric Ind Co Ltd 多結晶半導体膜の形成方法および薄膜トランジスタの製造方法
JP2002141510A (ja) * 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
JP2002353135A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 多結晶シリコン薄膜トランジスタの製造方法及びそれをスイッチング素子に用いた液晶表示装置
JP2005005302A (ja) * 2003-06-09 2005-01-06 Sharp Corp 半導体製造方法および製造装置
JP2007142027A (ja) * 2005-11-16 2007-06-07 Hitachi Displays Ltd 表示装置の製造方法
JP2007208147A (ja) * 2006-02-03 2007-08-16 Sharp Corp 結晶性を有する半導体基板の形成方法およびその形成装置、並びに、当該形成方法を用いた半導体装置の製造方法
JP2007053398A (ja) * 2006-10-18 2007-03-01 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法及び薄膜トランジスタの作製方法
US7799658B2 (en) * 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP2010034463A (ja) 2008-07-31 2010-02-12 Toshiba Mobile Display Co Ltd レーザアニール装置
RU2471265C1 (ru) * 2008-10-23 2012-12-27 Шарп Кабусики Кайся Полупроводниковое устройство, способ его изготовления и дисплейное устройство

Also Published As

Publication number Publication date
US20150140794A1 (en) 2015-05-21
US9384965B2 (en) 2016-07-05
JP2015099853A (ja) 2015-05-28

Similar Documents

Publication Publication Date Title
JP2009278075A5 (ja)
JP5576814B2 (ja) 半導体デバイス及びその製造方法
JP2007053364A (ja) 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
JP2003115457A5 (ja)
WO2013071811A1 (zh) 低温多晶硅薄膜的形成方法
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
US10283355B2 (en) Method for manufacturing poly-silicon layer, thin film transistor, array substrate and display device
US9646819B2 (en) Method for forming surface oxide layer on amorphous silicon
JP4434167B2 (ja) 半導体装置の製造方法
TW201518561A (zh) 一種平坦化多晶矽薄膜的製造方法
WO2015192558A1 (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
CN104779139A (zh) 半导体薄膜的制造方法及薄膜晶体管的制造方法
JP6403377B2 (ja) 多結晶化方法
CN104658891B (zh) 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
JP2014140005A (ja) 薄膜トランジスタおよびその製造方法
CN103646871A (zh) 一种提高非晶硅表面氧化层均匀性的方法
CN106057677B (zh) 低温多晶硅薄膜晶体管的制作方法
WO2016045254A1 (zh) 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及使用其的器件
JP2008283001A (ja) 多結晶シリコン薄膜上の酸化膜の形成方法及びその酸化膜を備えた半導体装置
JP2007188953A (ja) 多結晶シリコン層の製造方法
JP5117711B2 (ja) 表示装置とその製造方法
JP2010034463A (ja) レーザアニール装置
JP2007005411A (ja) ポリシリコン膜の形成方法
JP2012043819A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP4176797B2 (ja) 半導体薄膜の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180911

R150 Certificate of patent or registration of utility model

Ref document number: 6403377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250