JP4919546B2 - 多結晶シリコン膜の形成方法 - Google Patents

多結晶シリコン膜の形成方法 Download PDF

Info

Publication number
JP4919546B2
JP4919546B2 JP2001208028A JP2001208028A JP4919546B2 JP 4919546 B2 JP4919546 B2 JP 4919546B2 JP 2001208028 A JP2001208028 A JP 2001208028A JP 2001208028 A JP2001208028 A JP 2001208028A JP 4919546 B2 JP4919546 B2 JP 4919546B2
Authority
JP
Japan
Prior art keywords
silicon film
polycrystalline silicon
irradiation step
film
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001208028A
Other languages
English (en)
Other versions
JP2002164283A (ja
Inventor
村 尚 藤
村 真 一 河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2001208028A priority Critical patent/JP4919546B2/ja
Priority to TW090122645A priority patent/TW509968B/zh
Priority to SG200105718A priority patent/SG109466A1/en
Priority to KR10-2001-0057142A priority patent/KR100457412B1/ko
Priority to US09/954,152 priority patent/US6486046B2/en
Publication of JP2002164283A publication Critical patent/JP2002164283A/ja
Application granted granted Critical
Publication of JP4919546B2 publication Critical patent/JP4919546B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Description

【０００１】
【発明の属する技術分野】
本発明は、多結晶半導体膜の形成方法に関するもので、特に液晶表示素子等の薄膜トランジスタの活性層である多結晶シリコン膜の形成に用いられる。
【０００２】
【従来の技術】
近年、液晶表示素子の高精細化にともない、従来の非晶質シリコンを活性層に用いたトランジスタに代わり、高移動度の多結晶シリコンを活性層に用いた薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transistor）ともいう）が実用化されている。
【０００３】
図６を参照して多結晶シリコンを活性層とするトランジスタの従来の製造方法を説明する。まず図６（ａ）に示すように、例えばガラスからなる絶縁基板４１上に非晶質半導体薄膜４２を堆積する。次いでこの非晶質半導体薄膜４２をエキシマレーザ光等のエネルギービームを照射し、溶融再結晶化して多結晶薄膜４３を得る（図６（ｂ）参照）。続いて、図６（ｃ）に示すように、多結晶薄膜４３をパターニングした後、この多結晶薄膜に不純物を注入し、低濃度の半導体膜４３ａとする。
【０００４】
次に、図６（ｄ）に示すように、半導体膜４３ａを覆うようにゲート絶縁膜４４を形成した後に、ゲート絶縁膜上に金属膜を形成してこの金属膜をパターニングすることによりｎチャンネルトランジスタのゲート電極４５およびｐチャンネルトランジスタの半導体膜４３ａを覆う金属膜４５ａを形成する。続いてこのゲート電極４５をマスクにｐ型もしくはｎ型の不純物を半導体膜４３ａに高濃度に注入し、ｎ型のソース・ドレイン領域４６を形成する（図６（ｄ）参照）。
【０００５】
次に図６（ｅ）に示すように、フォトレジストからなるレジストパターン５０を形成し、このレジストパターンを用いてｐチャンネルのトランジスタの金属膜４５ａをパターニングし、ｐチャンネルのトランジスタのゲート電極４５ａを形成する。そして、レジストパターン５０およびゲート電極４５ａをマスクにｐ型の不純物をｐチャンネルのトランジスタの半導体膜４３ａに高濃度に注入してｐ型のソース・ドレイン領域４７を形成する。
【０００６】
次いで、レジストパターン５０を除去した後、アニールを行って不純物を活性化する。その後、図６（ｆ）に示すように全面に層間絶縁膜４８を形成する。そして絶縁膜４８、４４にコンタクトホールを開口した後、コンタクトホールを埋め込むように全面に電極材料膜を形成し、この電極材料膜をパターニングすることによりソース・ドレイン電極４９を形成し、トランジスタを完成する。
【０００７】
多結晶シリコン膜を形成する方法としては、エキシマレーザ光等のエネルギービームを照射する方法の他に、非晶質シリコンを４００〜６００℃程度の温度で長時間アニールして固相成長させる方法もあるが、一般的に固相成長させる方法によって形成した多結晶シリコン膜は、エネルギービームを用いた溶融再結晶化により形成した多結晶シリコン膜に比べキャリア移動度が低い。また、エネルギービームを用いた溶融再結晶化する方法は、ビーム形状をライン状にすることで大面積の基板を容易に再結晶化することができるが、固相成長させる方法は、大面積の基板を容易に再結晶化することができない。このため、固相成長させる方法によって形成した多結晶シリコン膜は、高速回路が形成できず、小面積の液晶表示素子のみに応用されている。
【０００８】
エキシマレーザ光等のエネルギービームで非晶質シリコンを溶融再結晶化させる場合、シリコン表面に凹凸が発生する。エキシマレーザ光を照射して形成した多結晶シリコンを活性層に用いた薄膜トランジスタの断面を図５に示す。この図５から分かるように、絶縁性基板４１上に形成された多結晶シリコン４３ａの表面に凹凸があり、多結晶シリコン４３ａの凸部の上のゲート絶縁膜４４が薄くなることが予想される。
【０００９】
局所的なゲート絶縁膜の薄膜化はゲート耐圧の劣化を引き起こす。単結晶シリコン基板上に酸化膜を形成した場合と、エキシマレーザ光の照射によって形成したシリコン膜上に同じ膜厚の酸化膜を形成した場合の、リーク電流の電圧依存性を図４に示す。結晶シリコン上に形成した場合に比べ、多結晶シリコン膜上に形成した場合の方がはるかに低い電圧でリーク電流が流れる。これは、表面凸部に電界が集中するため、凸部分に電流が流れるためと考えられる。
【００１０】
このため、多結晶シリコンを活性層に用いた薄膜トランジスタにおいては、ゲート絶縁膜の膜厚を厚くすることが必要となる。薄膜トランジスタのオン電流は、ゲート絶縁膜の膜厚に反比例する。多結晶シリコン膜表面の凹凸は、ゲート絶縁膜の膜厚を厚くすることを必要とするが、これはトランジスタの性能低下を引き起こす。
【００１１】
上述のような薄膜トランジスタ特性を低下させる原因となる多結晶シリコン表面の凹凸は溶融再結晶する際に非晶質シリコン表面の酸化膜もしくはレーザ照射雰囲気中の酸素により形成される酸化膜が偏析するためにできると考えられている。したがって、非晶質シリコン表面の酸化膜を完全に除去し、かつレーザ照射雰囲気内の酸素分圧を低く保つことが凹凸の低減に有効である。しかし、このような条件でレーザアニールを行うと、多結晶シリコンの結晶粒が十分に大きくなるのに必要な、レーザ照射のエネルギーよりも低いエネルギーでシリコン膜の溶発（アブレーション）が発生したり、結晶化に要するレーザ照射のエネルギーが高くなり装置の稼働率の低下につながるという問題が発生する。
【００１２】
上記問題を解決するための策として、まず多結晶シリコンの結晶粒を大きくするために大気中でレーザアニールを行った後に、フッ化水素（以下、ＨＦとも言う）にて表面酸化膜を除去し、多結晶シリコン表面の凹凸を小さくするために真空雰囲気中で再度レーザアニールする方法が提唱されている（K.Suga et al., "The Effect of a Laser Annealing Ambient on the Morphology and TFT Performance of Poly-Si Films", Society for Information Display 00 DIGEST,p534-537,May,2000.参照）。
【００１３】
【発明が解決しようとする課題】
しかしこのような方法では、レーザアニールの雰囲気を大気圧から真空に減圧するか、もしくは大気専用装置と真空専用装置を準備する必要がある。また、いずれの場合にしても大気雰囲気中でレーザアニールした後にＨＦ洗浄工程を必要とし、これらの方法では大幅に生産性の低下を招くこととなる。
【００１４】
本発明は、上記事情を考慮してなされたものであって、薄膜トランジスタの性能を低下させることなく生産性の低下を可及的に防止することのできる多結晶半導体膜の形成方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明による多結晶半導体膜の形成方法の第１の態様は、基板上に、非晶質半導体膜を堆積する工程と、前記非晶質半導体膜の表面の自然酸化膜を除去する工程と、不活性ガスを主成分とし５ｐｐｍ以上１０％未満の酸素を含む気体からなる雰囲気中でエネルギービームを前記非晶質半導体膜に照射し、前記非晶質半導体膜を多結晶半導体膜に変える第１照射工程と、不活性ガスを主成分とし２００ｐｐｍ未満の酸素を含む気体からなる雰囲気中でエネルギービームを前記多結晶半導体膜に照射する第２照射工程と、を備えたことを特徴とする。
【００１６】
なお、前記第２照射工程のエネルギー総量は前記第１照射工程のエネルギー総量よりも大きいことが好ましい。
【００１７】
なお、前記第１照射工程と前記第２照射工程との間に前記多結晶半導体膜を、前記第１照射工程と前記第２照射工程の処理雰囲気よりも酸素濃度の高い雰囲気中に晒すことが好ましい。
【００１８】
なお、前記第１照射工程と前記第２照射工程は同一の処理室内で処理されることが好ましい。
【００１９】
なお、前記基板のエネルギービームが照射される領域に、処理室内の雰囲気よりも高圧の気体を吹き付けながら結晶化をおこなうことが好ましい。
【００２０】
なお、前記エネルギービームとして、エキシマレーザ光を用いるが好ましい。
【００２１】
なお、前記第１照射工程のエネルギービームの照射回数が第２照射工程のエネルギービームの照射回数よりも少ないことが好ましい。
【００２２】
また、本発明による多結晶半導体膜の形成方法の第２の態様は、基板上に多結晶半導体膜を形成する工程と、不活性ガスを主成分とし１ｐｐｍ以上５０ｐｐｍ以下の酸素を含む雰囲気中でエネルギービームを前記多結晶半導体膜に照射する工程と、を備えたことを特徴とする。
【００２３】
また、本発明による多結晶半導体膜の形成方法の第３の態様は、基板上に、非晶質半導体膜を堆積する工程と、前記非晶質半導体膜の表面の自然酸化膜を除去する工程と、不活性ガスを主成分とし５ｐｐｍ以上１０％未満の酸素を含む気体からなる雰囲気中でエネルギービームを前記非晶質半導体膜に照射し、前記非晶質半導体膜を多結晶半導体膜に変える第１照射工程と、不活性ガスを主成分とし１ｐｐｍ以上５０ｐｐｍ以下の酸素を含む雰囲気中でエネルギービームを前記多結晶半導体膜に照射する第２照射工程と、を備えたことを特徴とする。
【００２４】
なお、前記基板のエネルギービームが照射される領域に、処理室内の雰囲気よりも高圧の気体を吹き付けながら結晶化をおこなっても良い。
【００２５】
【発明の実施の形態】
本発明による多結晶半導体膜の形成方法の実施形態を、以下図面を参照して説明する。
【００２６】
（第１実施形態）
本発明による多結晶半導体膜の形成方法の第１実施形態を、図１乃至図３を参照して説明する。この実施形態の形成方法の工程を図１に示す。
【００２７】
まず、図１のステップＦ１に示すように基板上に非晶質シリコン膜を形成する。本実施形態では、ＳｉＨ４を原料ガスとしたプラズマＣＶＤ(Chemical Vapor Deposition)法を用いて、非晶質シリコン膜を５０ｎｍの厚さに形成した。
【００２８】
次に、図１のステップＦ３に示すように上記非晶質シリコン膜中の水素量を減少させてエネルギービーム照射時のアブレーションを抑制するために、アニールを行う。本実施形態では、窒素雰囲気中で４５０℃、３０分のアニールを行った。次に、図１のステップＦ５に示すように上記非晶質シリコン膜表面の自然酸化膜を除去するエッチング処理を行う。本実施形態では、１ｗｔ％のＨＦ溶液を２分間基板表面に流した後、超純水で水洗した。
【００２９】
その後直ちに被処理基板を処理装置の処理室内に搬送する。処理室は窒素を主成分とする雰囲気に保たれている。また上記処理装置は、被処理基板に対しレーザ光が照射される領域を包み込むように窒素を主成分とし微量の酸素を含む気体を大気圧以上の圧力で吹き付ける構造になっている。このようにすることにより、窒素および酸素はマスフローにより流量が制御されるので、レーザが照射される領域の雰囲気中の窒素と酸素の割合は厳密にコントロールされる。本実施形態では窒素と酸素の合計流量が３０リットル／ｍｉｎになるように設定した。
【００３０】
次に、図１のステップＦ７に示すように上記雰囲気中で波長が３０８ｎｍのエキシマレーザパルス光を、エネルギー密度３９０ｍＪ／ｃｍ２で、基板面が２回照射されるように基板を走査して、非晶質シリコン膜を溶融再結晶化し、多結晶シリコン膜を形成する（第１レーザ照射工程）。本実施形態では、この時の酸素量は所定量であり、この所定量は、後述するように１ｐｐｍから１０％までの範囲にあることが好ましい。この第１のレーザ照射工程はシリコン膜内の水素を減少させてアブレーションを抑制するため、および多結晶シリコン表面に薄い酸化膜を形成するために行われる。
【００３１】
その後、図１のステップＦ９に示すように被処理基板に吹き付ける気体の酸素濃度を第１レーザ照射工程より少なくなるよう変更し、波長が３０８ｎｍのエキシマレーザパルス光を、エネルギー密度４４０ｍＪ／ｃｍ２で基板面が１６回照射されるように基板を走査して結晶粒径を目的とする大きさまで成長させる（第２レーザ照射工程）。この時の酸素量は所定量であり、この所定量は、後述するように１ｐｐｍから２００ｐｐｍまでの範囲にあることが好ましい。したがって、前記第２照射工程のエネルギー総量は前記第１照射工程のエネルギー総量よりも大きくなるように構成されている。ここで、エネルギー総量とは、エネルギー密度×照射回数である。また、本実施形態においては、１回の照射のエネルギー密度は、第１レーザ照射工程で３９０ｍＪ／ｃｍ２、第２レーザ照射工程で４４０ｍＪ／ｃｍ２であったが、第２照射工程のエネルギー総量が前記第１照射工程のエネルギー総量よりも大きくなるように構成されていれば、１回の照射のエネルギー密度は、第２レーザ照射工程のほうが第１レーザ照射工程よりも小さくても良い。
【００３２】
以上のステップＦ１乃至ステップＦ９の工程により多結晶シリコン膜が基板上に形成される。
【００３３】
なお、第１レーザ照射工程によって形成された多結晶シリコン膜表面の自然酸化膜を所望の膜厚とするために、第１レーザ照射工程と第２レーザ照射工程との間に、第１レーザ照射工程および第２レーザ照射工程の処理雰囲気よりも酸素濃度の高い雰囲気（例えば大気中）に晒すことが好ましい。
【００３４】
なお、非晶質シリコン表面の自然酸化膜をＨＦを用いてエッチング後、１０時間放置してから結晶化させたサンプルを比較のために作製した。表面の自然酸化膜をエッチング後１０時間放置した非晶質シリコン膜の表面には、分光エリプソメータを用いて測定した結果、１．５ｎｍ程度の自然酸化膜が成長していた。
【００３５】
また、上記実施形態においては、処理雰囲気は窒素ガスを主成分としていたが、窒素ガスの代わりに希ガスを用いても良い。すなわち窒素ガスおよび希ガスのような反応性に乏しい不活性ガスを用いても良い。
【００３６】
第２レーザ照射工程の酸素濃度を１０ｐｐｍとし、第１レーザ照射工程の酸素濃度を１ｐｐｍ、５ｐｐｍ、０．１％、１．０％、および１０％としたときの上記プロセスにより結晶化させた多結晶シリコン膜の原子間力顕微鏡による凹凸の評価結果とアブレーションの発生個数を図２に示す。また、第１レーザ照射工程の酸素濃度を０．１％とし、第２レーザ照射工程の酸素濃度を１ｐｐｍ、１０ｐｐｍ、１００ｐｐｍ、２００ｐｐｍとしたときの上記プロセスにより結晶化させた多結晶シリコン膜の原子間力顕微鏡による凹凸の評価結果を図３に示す。
【００３７】
なお、図３には、ＨＦ洗浄によって非晶質半導体膜表面の自然酸化膜を除去した後、１０時間放置して非晶質半導体膜表面に１．５ｎｍ程度の自然酸化膜を形成させ、続いて酸素濃度を０．１％とした第１レーザ照射工程を行い、酸素濃度を１０ｐｐｍとした第２レーザ照射工程を行った場合のプロセスによって形成される多結晶シリコン膜の原子間力顕微鏡による凹凸の評価結果も示す。この場合、多結晶シリコン膜の凹凸は１３ｎｍ程度であり、ＨＦ洗浄後１０時間放置しない場合の多結晶シリコン膜の凹凸（８ｎｍ）に比べて悪い結果となっている。
【００３８】
なお、凹凸は、表面平均粗さ（ＲＭＳ：Root- Mean Square（２乗平均の平方根）で表現する）を意味している。
【００３９】
図２からわかるように、第１レーザ照射工程の酸素濃度が１ｐｐｍではアブレーションが発生しているが、５ｐｐｍ以上にすることでアブレーションの発生を完全に抑制できている。また、第１レーザ照射工程の酸素濃度が１０％以上であると、表面平均粗さが１４ｎｍ程度になり表面平均粗さ低減の効果が認められないが、酸素濃度が１０％未満であれば、表面平均粗さを１０ｎｍ以下に押さえることが可能である。
【００４０】
また、図３からわかるように、第２レーザ照射工程の酸素濃度が２００ｐｐｍ以上であると表面平均粗さが約１３ｎｍになり、表面平均粗さ低減効果が認められないが、酸素濃度を２００ｐｐｍ未満とすることで十分な表面平均粗さ低減効果を得ることが可能である。
【００４１】
また、ステップＦ７の第１レーザ照射工程をおこなう前に１.５ｎｍ以上の表面酸化膜が形成されてしまうと、第１および第２レーザ照射工程の酸素濃度が許容範囲内であっても、表面平均粗さの低減効果が認められないことが分かった。
【００４２】
なお、第１レーザ照射工程で５ｐｐｍ以上の酸素を含んだ雰囲気で照射するとアブレーションが抑制されるメカニズムは明確になっていないが、▲１▼ある一定濃度以上の酸素雰囲気内で結晶化すると、微小な凹凸が形成されることで脱水素が促進されること、および▲２▼第１レーザ照射工程で形成される表面酸化膜が何らかの抑制効果を発揮しているのではないかと推測される。
【００４３】
従来技術で述べたように、大気中でレーザアニールした後にＨＦ洗浄で表面酸化膜を完全に除去し、再度、真空中で多結晶シリコンをレーザアニールすると、表面の突起が小さくなることが報告されている。
【００４４】
しかし本実施形態おいては、第１および第２レーザ照射工程を同一の処理室内で行うことが可能となり、処理雰囲気を真空に変更したり、途中で洗浄を行ったりといった生産性を大きく低下させることなしに、多結晶シリコン表面の凹凸を小さくすることが可能であり、薄膜トランジスタの性能の低下を防止することができる。
【００４５】
なお、上記実施形態においては、第１および第２レーザ照射工程においては、エネルギービームとして、エキシマレーザを用いたが、非晶質半導体膜を多結晶半導体膜に変えることが可能であればどのエネルギービームを用いても良い。
【００４６】
（第２実施形態）
次に、本発明による多結晶半導体膜の形成方法の第２実施形態を、図７を参照して説明する。図７は、第２実施形態による多結晶半導体膜の形成方法の形成工程を示す工程断面図である。まず、４００ｍｍ×５００ｍｍの大きさの無アルカリガラスからなる絶縁基板１上に、プラズマＣＶＤ法によりＳｉＮとＳｉＯ２膜からなるアンダーコート層２を形成し、その上に５０ｎｍの多結晶シリコン膜３を形成する（図７（ａ）参照）。この多結晶シリコン膜３の形成は、
（１）非晶質シリコン膜を形成し、続いて５００℃で１時間のアニールを行い非晶質シリコン膜内の水素濃度を低減させ、その後、第１の実施形態と同様に、５ｐｐｍ以上１０％未満の酸素を含む不活性ガス雰囲気中で非晶質シリコンを多結晶シリコン３に変換するか、
（２）基板１上に直接に多結晶シリコンを成膜するか、
（３）非晶質シリコンを基板１上に形成した後、シリコン溶融温度以下の温度の炉中で加熱し、多結晶シリコンに変える、
のいずれかの方法によって行っても良い。
【００４７】
次に、上述のように形成した多結晶シリコン膜をレーザアニールする際の最適な条件を求めるために、以下の実験を行った。
【００４８】
まず、上述のようにして多結晶シリコンが形成された基板１を、複数枚用意し、これらの基板１を、アニール室が０．１，１，１０，５０，１００，１０００ｐｐｍの酸素を含むＮ２雰囲気にそれぞれ設定されたアニール室に入れる。そして、例えば波長が３０８ｎｍ（ＸｅＣｌ）のエキシマレーザを用いて、１カ所当たり２０パルス照射されるように基板１を走査しながら多結晶シリコン膜３をレーザビームアニールして、多結晶シリコン膜３を再結晶化し、多結晶シリコン膜３ａを形成する。結晶化させるためのレーザビームはＫｒＦ、ＡｒＦなどでもかまわない。照射エネルギー密度は３００ｍＪ／ｃｍ２から４５０ｍＪ／ｃｍ２まで変化させた（図７（ｂ）参照）。この実験結果を図８（ａ）、図８（ｂ）、図８（ｃ）に示す。
【００４９】
図８（ａ）は、各エキシマレーザアニール（ＥＬＡとも云う）雰囲気条件における平均結晶粒径が０．３μｍ以上となるのに必要なレーザ照射エネルギーを示すグラフである。図８（ａ）から分かるように、酸素濃度０．１ｐｐｍの条件で作製したサンプルでは平均結晶粒径が０．３μｍ以上となるに必要なレーザエネルギーが他の条件に比べ高く、かつマージンが狭くなっている。酸素濃度が１ｐｐｍから１０００ｐｐｍの範囲では、必要なレーザエネルギーはほぼ同程度となっている。
【００５０】
図８（ｂ）は、各照射雰囲気におけるアブレーションの発生個数を示すグラフである。図８（ｂ）から分かるように、酸素濃度１ｐｐｍ以上の条件ではアブレーションが発生していないが、０．１ｐｐｍの条件では１ｃｍ２当たり１．２個のアブレーションが発生している。
【００５１】
図８（ｃ）は、各雰囲気条件における多結晶シリコン表面の突起高さを示すグラフである。図８（ｃ）から分かるように、酸素濃度が５０ｐｐｍ以下であれば突起高さは１０ｎｍ以下であるが、１００ｐｐｍになると突起高さは急激に大きくなっている。
【００５２】
以上の実験結果から、図７（ｂ）に示す多結晶シリコン膜３を再結晶化するのに最適なレーザ照射条件は、窒素を主成分とし、１ｐｐｍ以上５０ｐｐｍ以下の酸素を含む雰囲気であることが分かる。これは、以下の理由による考えられる。
【００５３】
多結晶シリコン表面の突起部分は、他の箇所と比較して酸素の比率が高く、再結晶する際にシリコン膜中の酸素が偏析して酸化物が形成され体積膨張することで作られると考えられる。そのため、酸素の濃度を５０ｐｐｍ以下にすることでシリコン膜中に取り込まれる酸素の量を抑制し、溶融際結晶の際にできる表面の突起を低減することができる。しかしながら、雰囲気中の酸素濃度が１ｐｐｍ未満になると結晶粒径の成長促進が阻害される、膜が溶発(アブレーション)するなどの弊害が生じる。溶融再結晶する際にシリコン膜内に取り込まれた酸素は結晶核となり結晶化を促進していると考えられる。したがって雰囲気中の酸素濃度が低すぎると核形成が制限されるため、結晶化に必要となるエネルギーが大きくなる、エネルギーに対する粒径拡大のマージンが狭くなる、結晶粒径の分布が悪化する、などの問題が発生すると考えられる。また、シリコン膜中に取り込まれた酸素によりＳｉ−Ｏ−Ｈなどの結合が形成され、膜中の水素の放出が抑制され、アブレーションを防止することが可能となる。このような理由から、照射雰囲気内にはある濃度以上の酸素が必要となる。
【００５４】
したがって、本実施形態においては、窒素を主成分とし、１ｐｐｍ以上５０ｐｐｍ以下の酸素を含む雰囲気で、レーザ照射を行い、多結晶シリコン膜３を再結晶化して、多結晶シリコン膜３ａを形成した。これにより、再結晶化によって形成された多結晶シリコン膜３ａの表面の凹凸を低減することが可能となり、薄膜トランジスタの性能が低下するのを防止することができる。
【００５５】
（第３実施形態）
次に、本発明による多結晶半導体膜の形成方法を、図９を参照して説明する。
図９は、第３実施形態による多結晶シリコン膜の形成方法を用いて製造される薄膜トランジスタの製造工程断面図である。
【００５６】
まず、第２実施形態と同様な方法により、アンダーコート層２が形成された絶縁基板１上に多結晶シリコン膜３ａを形成する（図９（ａ）参照）。次に、多結晶シリコン膜３ａを島状にパターニングした後、ＳｉＯ２膜からなるゲート絶縁膜４をプラズマＣＶＤ法により形成する（図９（ｂ）参照）。続いて、ＭｏやＴａ等の高融点金属あるいはドープした多結晶シリコンからなるゲート電極５を形成し、パターニングした後、イオンドーピング法によりドーパントを打ち込み、ソース・ドレイン領域６を形成する（図９（ｃ）参照）。最後にＳｉＯ２からなる層間絶縁膜７を形成し、ソース・ドレインのコンタクトホールを形成した後、Ａｌからなるソース・ドレイン電極８をスパッタにより形成し、パターニングを行い、多結晶シリコンＴＦＴを完成する（図９（ｄ）参照）。
【００５７】
図１０は、第２実施形態で説明したと同様にレーザ照射条件を変えて形成した多結晶シリコン薄膜トランジスタ（ＴＦＴ）の電界効果移動度と各雰囲気条件との関係を示すグラフである。図１０においては、レーザの照射エネルギーは結晶粒径が０．５μｍとなるように設定した。図１０からわかるように、電界効果移動度の平均値は照射雰囲気による依存性を持っていないが、酸素濃度が０．１ｐｐｍでは特性のバラツキが大きくなっている。
【００５８】
以上説明したように、本実施形態によれば、第２実施形態と同様に、薄膜トランジスタの性能を低下させることなく生産性の低下を可及的に防止することができる。
【００５９】
なお、第２および第３実施形態において、基板のエネルギービームが照射される領域に、処理室内の雰囲気よりも高圧の気体を吹き付けながら結晶化を行っても良い。
【００６０】
【発明の効果】
以述べたように本発明によれば、薄膜トランジスタの性能を低下させることなく生産性の低下を可及的に防止することができる。
【図面の簡単な説明】
【図１】本発明による多結晶半導体膜形成方法の第１実施形態の形成工程を示すフローチャート。
【図２】第１実施形態の効果を説明する図。
【図３】第１実施形態の効果を説明する図
【図４】従来の薄膜トランジスタのゲート電圧とリーク電流の関係を示すグラフ。
【図５】従来の薄膜トランジスタの断面図。
【図６】薄膜トランジスタの製造工程を示す工程断面図。
【図７】本発明による多結晶半導体膜の形成方法の第２実施形態の工程断面図。
【図８】多結晶シリコンの再結晶化を行うに最適なレーザ照射条件を見いだすための実験結果を示すグラフ。
【図９】本発明による多結晶半導体膜の形成方法の第３実施形態を用いて形成される薄膜トランジスタの製造工程断面図。
【図１０】レーザ照射条件をかえて形成した場合の薄膜トランジスタの移動度を示すグラフ。
【符号の説明】
１ 絶縁基板
２ アンダーコート
３ 多結晶シリコン膜
３ａ 多結晶シリコン膜
４ ゲート絶縁膜
５ ゲート電極
６ ソース・ドレイン領域
７ 層間絶縁膜
８ ソース・ドレイン電極
４１ 絶縁基板
４２ 非晶質半導体薄膜
４３ 多結晶薄膜
４３ａ 半導体膜
４４ ゲート絶縁膜
４５ ゲート電極
４５ａ 金属膜（ゲート電極）
４６ ｎ型のソース・ドレイン領域
４７ ｐ型のソース・ドレイン領域
４８ 層間絶縁膜
４９ ソース・ドレイン電極
５０ レジストパターン

Claims (8)

  1. 基板上に、非晶質シリコン膜を堆積する工程と、
    前記非晶質シリコン膜の表面の自然酸化膜を除去する工程と、
    不活性ガスを主成分とし５ｐｐｍ以上１０％未満の酸素を含む気体からなる雰囲気中でエネルギービームを前記非晶質シリコン膜に照射し、前記非晶質シリコン膜を多結晶シリコン膜に変える第１照射工程と、
    不活性ガスを主成分とし２００ｐｐｍ未満の酸素を含む気体からなる雰囲気中でエネルギービームを前記多結晶シリコン膜に照射し前記多結晶シリコン膜の表面平均粗さを１０ｎｍ以下にする第２照射工程と、
    を備えたことを特徴とする多結晶シリコンの形成方法。
  2. 前記第２照射工程のエネルギー総量は前記第１照射工程のエネルギー総量よりも大きいことを特徴とする請求項１記載の多結晶シリコン膜の形成方法。
  3. 前記第１照射工程と前記第２照射工程との間に前記多結晶シリコン膜を、前記第１照射工程と前記第２照射工程の処理雰囲気よりも酸素濃度の高い雰囲気中に晒すことを特徴とする請求項１または２記載の多結晶シリコン膜の形成方法。
  4. 前記第１照射工程と前記第２照射工程は同一の処理室内で処理されることを特徴とする請求項１乃至３のいずれかに記載の多結晶シリコン膜の形成方法。
  5. 前記エネルギービームとして、エキシマレーザ光を用いることを特徴とする、請求項１乃至４のいずれかに記載の多結晶シリコン膜の形成方法。
  6. 第１照射工程のエネルギービームの照射回数が第２照射工程のエネルギービームの照射回数より少ないことを特徴とする請求項１乃至５のいずれかに記載の多結晶シリコン膜の形成方法。
  7. 基板上に、非晶質シリコン膜を堆積する工程と、
    前記非晶質シリコン膜の表面の自然酸化膜を除去する工程と、
    不活性ガスを主成分とし５ｐｐｍ以上１０％未満の酸素を含む気体からなる雰囲気中でエネルギービームを前記非晶質シリコン膜に照射し、前記非晶質シリコン膜を多結晶シリコン膜に変える第１照射工程と、
    不活性ガスを主成分とし１ｐｐｍ以上５０ｐｐｍ以下の酸素を含む雰囲気中でエネルギービームを前記多結晶シリコン膜に照射し前記多結晶シリコン膜の表面平均粗さを１０ｎｍ以下にする第２照射工程と、
    を備えたことを特徴とする多結晶シリコン膜の形成方法。
  8. 前記基板のエネルギービームが照射される領域に、処理室内の雰囲気よりも高圧の気体を吹き付けながら結晶化をおこなうことを特徴とする請求項１乃至７のいずれかに記載の多結晶シリコン膜の形成方法。
JP2001208028A 2000-09-18 2001-07-09 多結晶シリコン膜の形成方法 Expired - Fee Related JP4919546B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001208028A JP4919546B2 (ja) 2000-09-18 2001-07-09 多結晶シリコン膜の形成方法
TW090122645A TW509968B (en) 2000-09-18 2001-09-12 Method of forming polycrystalline semiconductor film
SG200105718A SG109466A1 (en) 2000-09-18 2001-09-14 Method of forming polycrystalline semiconductor film
KR10-2001-0057142A KR100457412B1 (ko) 2000-09-18 2001-09-17 다결정반도체막의 형성방법
US09/954,152 US6486046B2 (en) 2000-09-18 2001-09-18 Method of forming polycrystalline semiconductor film

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000281353 2000-09-18
JP2000-281353 2000-09-18
JP2000281353 2000-09-18
JP2001208028A JP4919546B2 (ja) 2000-09-18 2001-07-09 多結晶シリコン膜の形成方法

Publications (2)

Publication Number Publication Date
JP2002164283A JP2002164283A (ja) 2002-06-07
JP4919546B2 true JP4919546B2 (ja) 2012-04-18

Family

ID=26600092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001208028A Expired - Fee Related JP4919546B2 (ja) 2000-09-18 2001-07-09 多結晶シリコン膜の形成方法

Country Status (5)

Country Link
US (1) US6486046B2 (ja)
JP (1) JP4919546B2 (ja)
KR (1) KR100457412B1 (ja)
SG (1) SG109466A1 (ja)
TW (1) TW509968B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7390689B2 (en) * 2001-05-25 2008-06-24 President And Fellows Of Harvard College Systems and methods for light absorption and field emission using microstructured silicon
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
KR100935850B1 (ko) * 2002-09-16 2010-01-08 엘지디스플레이 주식회사 레이저 결정화 공정을 이용한 폴리실리콘층의 제조 방법 및 그 제조장치
KR101254744B1 (ko) * 2006-06-28 2013-04-15 엘지디스플레이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된박막 트랜지스터
EP2240955B1 (en) * 2008-01-31 2013-08-14 President and Fellows of Harvard College Engineering flat surfaces on materials doped via pulsed laser irradiation
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
CN103560076B (zh) * 2013-11-12 2016-01-06 深圳市华星光电技术有限公司 提升多晶硅层均一性的多晶硅制作方法
JP6403377B2 (ja) * 2013-11-19 2018-10-10 株式会社ジャパンディスプレイ 多結晶化方法
KR20210008264A (ko) * 2019-07-12 2021-01-21 삼성디스플레이 주식회사 박막트랜지스터와 그것을 구비한 디스플레이 장치 및 그들의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2990969B2 (ja) * 1992-08-25 1999-12-13 富士ゼロックス株式会社 半導体素子の製造方法
US5346850A (en) * 1992-10-29 1994-09-13 Regents Of The University Of California Crystallization and doping of amorphous silicon on low temperature plastic
KR960001706B1 (ko) * 1993-05-27 1996-02-03 삼성전자주식회사 다결정 실리콘의 제조방법 및 장치
US5456763A (en) * 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
JPH09293872A (ja) * 1996-04-26 1997-11-11 Sharp Corp 薄膜トランジスタの製造方法
JPH118205A (ja) * 1997-04-25 1999-01-12 Sharp Corp 半導体装置の製造方法およびレーザー光照射装置
JPH1167663A (ja) * 1997-08-18 1999-03-09 Fujitsu Ltd 半導体装置の製造方法
JP3400396B2 (ja) * 1998-01-13 2003-04-28 株式会社東芝 レーザアニール装置およびレーザアニール方法
JP2000081642A (ja) * 1998-07-06 2000-03-21 Hitachi Ltd 液晶表示装置およびその製造方法
JP2000114526A (ja) * 1998-08-07 2000-04-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4101409B2 (ja) 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP4472066B2 (ja) * 1999-10-29 2010-06-02 シャープ株式会社 結晶性半導体膜の製造方法、結晶化装置及びｔｆｔの製造方法

Also Published As

Publication number Publication date
KR100457412B1 (ko) 2004-11-16
US20020034845A1 (en) 2002-03-21
JP2002164283A (ja) 2002-06-07
TW509968B (en) 2002-11-11
KR20020022012A (ko) 2002-03-23
SG109466A1 (en) 2005-03-30
US6486046B2 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
JP4466775B2 (ja) 薄膜半導体装置の製造方法
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
US5834071A (en) Method for forming a thin film transistor
JP4919546B2 (ja) 多結晶シリコン膜の形成方法
JP3389022B2 (ja) 半導体装置
JP5508535B2 (ja) 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
JP4174862B2 (ja) 薄膜トランジスタの製造方法および半導体装置の製造方法
JP4258476B2 (ja) 薄膜半導体装置の製造方法
JPH10173196A (ja) 半導体装置およびその製造方法
JP4987198B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP3941316B2 (ja) 半導体装置の製造方法、電子機器の製造方法、半導体装置、および電子機器
JP2001210828A (ja) 薄膜半導体装置の製造方法
JP3392325B2 (ja) 液晶表示装置
JP2001127301A (ja) 半導体装置および半導体装置の製造方法
JPH11102861A (ja) 多結晶シリコン薄膜の製造方法
KR100325629B1 (ko) 폴리실리콘-박막트랜지스터소자 및 그 제조방법,
JP4281753B2 (ja) 薄膜半導体装置の製造方法
JPH11186552A (ja) 薄膜トランジスタの製造方法
JP2002190606A (ja) トップゲート型薄膜トランジスタの製造方法
KR19990086871A (ko) 박막트랜지스터의 제조방법
JP2005167280A (ja) 半導体装置、アクティブマトリクス基板、及び電子機器
JPH04226039A (ja) 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板
JP3315190B2 (ja) 薄膜トランジスタの作製方法
KR100375390B1 (ko) 박막 트랜지스터 및 그 제조방법
JPH06275829A (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120131

R150 Certificate of patent or registration of utility model

Ref document number: 4919546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees