KR101254744B1 - 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된박막 트랜지스터 - Google Patents
다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된박막 트랜지스터 Download PDFInfo
- Publication number
- KR101254744B1 KR101254744B1 KR1020060058987A KR20060058987A KR101254744B1 KR 101254744 B1 KR101254744 B1 KR 101254744B1 KR 1020060058987 A KR1020060058987 A KR 1020060058987A KR 20060058987 A KR20060058987 A KR 20060058987A KR 101254744 B1 KR101254744 B1 KR 101254744B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- thin film
- silicon layer
- layer
- silicon thin
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 4
- 229910052710 silicon Inorganic materials 0.000 title description 3
- 239000010703 silicon Substances 0.000 title description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 87
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 22
- 238000002425 crystallisation Methods 0.000 claims abstract description 15
- 230000008025 crystallization Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000001816 cooling Methods 0.000 claims abstract description 5
- 238000005224 laser annealing Methods 0.000 claims abstract description 4
- 238000002844 melting Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 abstract description 10
- 238000001953 recrystallisation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 90
- 239000007787 solid Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000007711 solidification Methods 0.000 description 3
- 230000008023 solidification Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정 실리콘 박막 트랜지스터에서 다결정 실리콘층의 표면 거칠기를 향상시키기 위한 것으로, 기판 상에 버퍼층(buffer layer)을 형성하는 단계, 버퍼층 위에 비정질 실리콘층을 형성하는 단계, 비정질 실리콘층을 일차적으로 결정화시켜 제1 다결정 실리콘층을 형성하는 단계, 제1 다결정 실리콘층 표면에 자연적으로 형성된 자연발생 산화막을 제거하는 단계, 제1 다결정 실리콘층에 열처리를 가하여 융해시키는 단계, 제1 다결정 실리콘층을 냉각하여 다시 결정화하는 단계를 포함하는 다결정 실리콘 박막의 제조 방법 및 이를 이용하요 제조된 박막 트랜지스터를 제공한다.
다결정 실리콘, 엑시머 레이저 어닐링(ELA), 표면 거칠기
Description
도 1 및 도 2는 종래 ELA를 이용하여 다결정 실리콘 박막을 제조하는 공정 단계를 설명하기 위한 도면이다.
도 3은 본 발명에 따른 다결정 실리콘 박막의 제조 방법을 설명하기 위한 공정 순서도이다.
도 4a 내지 도 4f는 도 3의 제조 방법을 공정 단계별로 도시한 단면도이다.
도 5는 본 발명에 따른 다결정 실리콘 박막의 제조 방법을 이용하여 제조된 박막 트랜지스터를 도시한 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
110: 기판 120: 버퍼층
130: 비정질 실리콘층 140: 자연발생 산화막
150: 제1 다결정 실리콘층 152: 돌출부
154: 핀 홀 160: 제2 다결정 실리콘층
172: 게이트 절연막 174: 층간 절연막
182: 게이트 전극 184: 소스 전극
186: 드레인 전극 GB: 그레인 바운더리
C1: 채널 영역 S1,D1: 소스/드레인 영역
본 발명은 다결정 실리콘 박막 트랜지스터에 관한 것으로, 특히 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터에 관한 것이다.
화상을 표시하는데 있어 수많은 종류의 디스플레이 장치가 사용되는데, 최근에는 종래의 브라운관 즉, CRT(Cathode Ray Tube)를 대체하는 다양한 평판 디스플레이 장치가 사용된다. 이러한 평판 디스플레이 장치는 발광 형태에 따라 자발광형(emissive)과 비자발광형(non-emissive)으로 분류할 수 있는데, 대표적인 자발광형 디스플레이 장치로는 플라즈마 표시 장치(Plasma display Panel: PDP)와 유기 전계 발광 표시 장치(Organic Electroluminescent display device) 등이 있고, 비자발광형 디스플레이 장치의 대표적으로는 액정 표시 장치(Liquid Crystal Display: LCD)가 있다.
이 중, 액정 표시 장치로는 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있으며, 박막 트랜지스터에는 비정질 실리콘과 다결정질 실리콘이 사용되고 있다.
다결정질 실리콘 중에서도 입경이 큰 다결정질 실리콘은 비정질 실리콘 또는 입경이 작은 다결정질 실리콘보다 전계 효과 이동도가 뛰어나기 때문에, 박막 트랜지스터를 구성하는 소자로서 주로 사용되고 있다.
종래의 다결정질 실리콘을 제조하는 방법은, 버퍼층이 형성된 기판 상에 비정질 실리콘층을 형성한 후, 다양한 결정화 방법으로 소정 온도에서 결정화하여 전자의 채널 영역으로 기능하는 폴리실리콘층을 형성하는 것이다.
이때, 비정질 실리콘층을 결정화하는 방법으로서, 엑시머 레이저 어닐링(Excimer Laser Annealing: 이하 'ELA') 방법은 우수한 막질 특성을 나타냄에도 불구하고 비정질 실리콘층이 폴리실리콘층으로 결정화되는 과정에서 돌출부가 형성됨으로써 표면 거칠기가 떨어지는 문제점이 있다.
도 1 및 도 2는 종래 ELA를 이용하여 다결정 실리콘 박막을 제조하는 공정 단계를 설명하기 위한 도면이다.
도 1에 도시된 바와 같이 종래 ELA를 이용하여 다결정 실리콘 박막을 제조하는 방법은, 절연 기판(10) 상에 산화막으로 버퍼층(buffer layer)(12)을 형성하고, 버퍼층(12) 상부에 비정질 실리콘(amorphous silicon: a-si)층(14)을 형성한다.
다음으로, 기판(10) 상에 레이저 빔을 주사하여 버퍼층(12) 상부의 비정질 실리콘층(14)을 극히 짧은 시간동안에 용해한 후, 냉각하여 다결정 실리콘층(도2의 16)으로 결정화한다.
이때, 다결정 실리콘층(16)은 도 2에 도시된 바와 같이, 비정질 실리콘층(14)에 레이저를 주사하는 경우에, 순간적인 용해 과정과 응고 과정을 거쳐 냉각 이 진행됨에 따라 고체 상태의 다결정 실리콘핵(17)이 생성된다. 그리고, 온도구배를 따라 다결정 실리콘핵(17)의 상방향과 주변 횡방향으로 고체 및 액체 계면이 전진하게 되는 성장과정을 거치게 된다.
또한, 이와 같은 응고 과정의 단계에서 3방향 이상에서 성장한 고체 상태의 그레인(grain)이 한 선상에서 만나게 되고 이와 같은 계면이 그레인 바운더리(grain boundary)(18)를 형성하게 된다.
그리고, 실리콘(silicon)의 경우, 고체 상태의 부피가 액체 상태의 부피보다 약 10% 이상 높고, 레이저에 의해서 용해되는 비정질 실리콘층(14)은 응고 속도가 매우 빠르며, 비정질 실리콘층(14)의 고체 및 액체 상태의 변화에 따른 부피 팽창을 수용할 공간이 부족하기 때문에 3방향 이상의 핵성장에 의해서 형성된 그레인 바운더리(18)가 만나는 지점의 다결정 실리콘층(16)은 상부로 높이 솟아올라 돌출부(protrusion)(20)를 형성하게 된다.
이러한 돌출부(20)에 의해 종래의 다결정 실리콘층(16)은 표면 거칠기(surface roughness)의 RMS(Root Means Square)의 수치가 보통 100 이상으로비교적 높은 특성이 있다.
이와 같이, 다결정 실리콘층(16)의 돌출부(20) 형성은 ELA를 이용하여 비정질 실리콘층(14)을 다결정 실리콘층(16)으로 결정화하는 공정에서는 피할 수 없는 것으로서, 후속 공정에서 여러 가지의 결함을 초래하는 원인이 되고 있다.
즉, 다결정 실리콘층(16)의 표면 거칠기 정도가 증대되어, 다결정 실리콘층(16)을 박막 트랜지스터의 활성층으로 이용하는 경우 트랜지스터의 특성이 달라 지는 등의 특성 균일도와 신뢰성이 현저히 떨어지는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 ELA에 의해서 형성된 다결정 실리콘층의 표면 거칠기를 향상시킬 수 있는 다결정 실리콘 박막의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기한 다결정 실리콘 박막의 제조 방법을 이용하여 제조된 다결정 실리콘 박막을 활성층으로 적용한 박막 트랜지스터를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 다결정 실리콘 박막의 제조 방법은, 기판 상에 버퍼층(buffer layer)을 형성하는 단계, 상기 버퍼층 위에 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층을 일차적으로 결정화시켜 제1 다결정 실리콘층을 형성하는 단계, 상기 제1 다결정 실리콘층 표면에 자연적으로 형성된 자연발생 산화막을 제거하는 단계, 상기 제1 다결정 실리콘층에 열처리 를 가하여 융해시키는 단계, 상기 제1 다결정 실리콘층을 냉각하여 다시 결정화하는 단계를 포함한다.
이때, 상기 결정화 방법은 ELA(Excimer Laser Annealing)를 이용한 것을 특징으로 한다.
상기 자연발생 산화막을 제거하는 단계는, 상기 제1 다결정 실리콘층 표면에 HF 용액을 이용한 식각 공정으로 이루어지는 것을 특징으로 한다.
상기 제1 다결정 실리콘층을 융해시키는 단계에서는, 열처리시 단계적으로 에너지 밀도를 증가시키면서 융해 강도를 조절하는 것을 특징으로 한다.
상기 에너지 밀도는 상기 제1 다결정 실리콘의 결정화시 형성된 그레인의 표면을 융해할 수 있는 에너지 밀도에서부터 상기 그레인이 파괴되지 않는 에너지 밀도까지 증가시킬 수 있는 것을 특징으로 한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터에 대하여 상세히 설명한다.
도 3은 본 발명에 따른 다결정 실리콘 박막의 제조 방법을 설명하기 위한 공 정 순서도이고, 도 4a 내지 도 4f는 도 3의 제조 방법을 공정 단계별로 도시한 단면도서, 도 4a 내지 도 4f을 참조하여 도 3을 설명하기로 한다.
본 발명에 따른 다결정 실리콘 박막의 제조 방법은, 먼저 도 4a에 도시된 것처럼, 유리 또는 합성수지 등의 기판(110) 상에 열산화법 등을 이용하여 버퍼층(buffer layer)120()을 형성한다(S100).
이러한 버퍼층(120)은 산화막 또는 질화막 등이 된다.
다음으로 도 4b에 도시된 바와 같이, 버퍼층(120) 상부에 화학 기상 증착(Chemical Vapor Deposition: CVD) 등의 방법으로 비정질 실리콘(amorphous silicon: a-si)층(130)을 형성한다(S120).
다음으로 도 4c에 도시된 것처럼, 비정질 실리콘층(130) 상에 ELA를 이용하여 일차적으로 레이저빔을 주사함으로써 비정질 실리콘층(130)을 제1 다결정 실리콘층(150)으로 형성한다(S130).
이때, 제1 다결정 실리콘층(150) 표면에는 비정질 실리콘층(130)의 액체 및 고체 상태의 변화에 따른 부피 팽창에 의해서 그레인 바운더리(GB) 경계부를 중심으로 돌출부(152)가 형성된다.
이와 동시에, 결정화 공정 또는 공기 분위기하에서 제1 다결정 실리콘층(150) 표면의 일부 영역에는 자연발생 산화막(140)이 자연적으로 형성된다.
다음으로 도 4d에 도시된 것처럼, HF 또는 BOE(Buffer Oxide Etchant)를 이용한 소정의 전처리 세정공정을 진행하여 제1 다결정 실리콘층(150) 표면의 자연발생 산화막(140)을 제거한다(S140).
기존에는 비정질 실리콘층(130)을 제1 다결정 실리콘층(150)으로 결정화하는 과정에서 불가피하게 형성되는 돌출부(152)가 상기한 자연발생 산화막(140)에 의해 형성되는 원인도 있기 때문에, 비정질 실리콘층(130)을 결정화하는 공정 전에 자연발생 산화막(140)을 제거하는 공정을 수행하기도 하였다.
그런데, 자연발생 산화막(140)은 비정질 실리콘층(130)을 제1 다결정 실리콘층(150)으로 결정화하는 과정에서 레이저빔의 확산을 방지하는 기능, 및 흡수된 빛 에너지에 의한 열을 보존하는 보온 기능과 같이 결정화 공정에 유리하게 작용하는 측면이 있어, ELA를 이용한 결정화 공정 후 제거한다.
상기한 HF(불산)는 실리콘의 경우 산화막과 반응하여 식각함으로써 자연발생 산화막(140)을 표면으로부터 제거하는 역할을 한다.
다음으로 도 4e에 도시된 바와 같이, 자연발생 산화막(140)이 제거된 제1 다결정 실리콘층(150)을 이차적으로 결정화하여, 표면에 돌출부가 현저하게 감소된 제2 다결정 실리콘층(도 4f의 160)을 형성한다(S150).
즉, 도 4e의 (가)에 도시된 것처럼, 제1 다결정 실리콘층(150)에 열처리를 수행하여 제1 다결정 실리콘층(150)을 융해시킨다.
이미 전 공정에서 돌출부(152)가 형성된 제1 다결정 실리콘층(150)에 열처리를 하게 되면, 그레인 바운더리(grain boundary)(GB)를 중심으로 돌출된 돌출부(152)에서부터 먼저 융해되어, 도시된 바와 같이 표면이 패인 형상(154)으로 나타나게 된다.
이후, 단계적으로 에너지를 증가시키면서 열처리를 진행하게 되면, 그레인 바운더리(GB)를 중심으로 융해되는 정도가 더 심해진다.
이 경우, 후속 공정으로 제1 다결정 실리콘층(150)을 결정화하는 과정에서, 액체 및 고체 상태의 변화에 따른 부피 팽창에 의해 돌출부가 형성되기 마련인데, 이러한 돌출부가 그레인 바운더리(GB)를 중심으로 융해된 부위에 의해 소멸되도록 융해 강도를 조절하는 것이 필요하다.
상기한 강도 조절은 레이저 에너지의 밀도를 통해 가능하며, 처음에는 S130 단계에서 제1 다결정 실리콘층(150)으로 결정화할 때에 형성된 그레인(grain)의 표면을 융해할 수 있을 정도의 에너지 밀도로 조사한다.
이후, 단계적으로 상기한 그레인이 파괴되지 않을 정도의 에너지 밀도까지 증가시킨다.
이와 같은 공정에서는 자연발생 산화막(140)이 제거된 제1 다결정 실리콘층(150)을 결정화하는 공정이므로, 산소(O₂) 유입을 방지할 수 있는 공정 분위기 하에서 진행한다.
다음으로, 제1 다결정 실리콘층(150)으로 냉각하여 도 4f에 도시된 바와 같이 돌출부가 제거된 제2 다결정 실리콘층(160)을 형성함으로써, 표면 거칠기가 현저하게 감소한 다결정 실리콘 박막이 제조된다.
이와 같이 이루어지는 본 발명에 따른 다결정 실리콘 박막의 제조 방법은, 일차적으로 결정화를 진행한 다음에 HF처리를 하고, 이후 다시 이차적으로 결정화를 진행함으로써 기존 보다 표면 거칠기를 향상시킨 다결정 실리콘 박막을 얻을 수 있다.
또한, 비정질 실리콘층(130) 내부에는 미세 핀 홀이 존재하여 HF 처리 공정으로 자연발생 산화막(140)을 제거하게 되면, HF 처리에 의해 미세 핀 홀이 동시에 식각됨으로써 미세 핀 홀이 넓어지게 된다. 이 후, ELA를 이용한 결정화 공정시, 비정질 실리콘층(130)이 액상이 될 때 표면장력에 의해 미세 핀 홀이 더욱 넓어지게 되어, 결정화 완료 후에도 이러한 에치 피트(etch pit)들이 존재하게 됨으로써 불량의 원인이 되고 있다.
그런데, 이미 결정화되어 형성된 다결정 실리콘층 내부에는 미세 핀 홀이 존재하지 않기 때문에 에치 피트가 발생되지 않으므로, 본 발명에서와 같이 ELA를 이용한 결정화 공정 후, HF 처리 공정으로 자연발생 산화막을 제거하게 되면, 결정화 공정 전에 자연발생 산화막(140)을 제거함에 따른 문제점을 해결할 수 있을 뿐만 아니라, 자연발생 산화막에 의해 돌출부가 형성되는 원인도 해소할 수 있다.
도 5는 본 발명에 따른 다결정 실리콘 박막의 제조 방법을 이용하여 제조된 박막 트랜지스터를 도시한 단면도이다.
도 5를 참조하면, 본 발명에 따른 박막 트랜지스터는 기판(110) 상에 버퍼층(120)이 형성되고, 버퍼층(120)의 상부에는 앞서 설명한 다결정 실리콘 박막의 제조 방법에 의해 제조된 다결정 실리콘 박막(또는 활성층)(160)이 패턴화되어 형성되어 있다.
그리고, 활성층(160) 상부의 기판 전면에는 게이트 절연막(172)이 구비되며, 게이트 절연막(172) 상부의 소정 영역에는 도전성 금속막으로 게이트 전극(182)이 형성된다.
게이트 전극(182)은 MoW, Al, Cr, Al/Cu 등의 도전성 금속막으로 이루어져 있으나, 이에 한정되지 않는다.
이러한 게이트 전극(182)이 형성되는 영역은 활성층(160)의 채널 영역(C1)에 대응되며, 게이트 전극(182)의 상부로는 층간 절연막(174)이 형성된다.
그리고, 층간 절연막(174)과 게이트 절연막(172)에 콘택홀이 천공된 상태에서 소스 전극(184)과 드레인 전극(186)이 층간 절연막(174)의 상부에 형성되어 있다.
활성층(160)의 S1은 소스 전극(184)이 형성될 소스 영역이며, D1은 드레인 전극(186)이 형성될 드레인 영역이다.
도시된 박막 트랜지스터는 평판 표시 장치에 유용하게 사용될 수 있다. 평판 표시 장치로는 액정 표시 장치(LCD), 플라즈마 표시 장치(PDP), 전계 발광 표시 장치(FED) 등이 포함된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
상기한 바와 같이 이루어진 본 발명에 따른 다결정 실리콘 박막의 제조 방법에 따르면 다결정 실리콘층의 표면 거칠기를 개선할 수 있다.
또한, 표면 거칠기가 개선된 다결정 실리콘층을 활성층으로 사용하는 박막 트랜지스터를 적용하면 신뢰성이 개선된 평판 표시 장치를 얻을 수 있는 효과가 있다.
Claims (6)
- 기판 상에 버퍼층(buffer layer)을 형성하는 단계;상기 버퍼층 위에 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘층을 일차적으로 결정화시켜 제1 다결정 실리콘층을 형성하는 단계;상기 제1 다결정 실리콘층 표면에 자연적으로 형성된 자연발생 산화막을 제거하는 단계;상기 제1 다결정 실리콘층에 열처리를 가하여 융해시키는 단계;상기 제1 다결정 실리콘층을 냉각하여 다시 결정화하는 단계를 포함하는 다결정 실리콘 박막의 제조 방법.
- 제1항에 있어서,상기 결정화 방법은 ELA(Excimer Laser Annealing)를 이용한 것을 특징으로 하는 다결정 실리콘 박막 의 제조 방법.
- 제1항에 있어서,상기 자연발생 산화막을 제거하는 단계는,상기 제1 다결정 실리콘층 표면에 HF 용액을 이용한 식각 공정으로 이루어지는 것을 특징으로 하는 다결정 실리콘 박막의 제조 방법.
- 제1항에 있어서,상기 제1 다결정 실리콘층을 융해시키는 단계에서는, 열처리시 단계적으로 에너지 밀도를 증가시키면서 융해 강도를 조절하는 것을 특징으로 하는 다결정 실리콘 박막의 제조 방법.
- 제4항에 있어서,상기 에너지는상기 제1 다결정 실리콘의 결정화시 형성된 그레인의 표면을 융해할 수 있는 에너지 밀도에서부터 상기 그레인이 파괴되지 않는 에너지 밀도까지 증가시킬 수 있는 것을 특징으로 하는 다결정 실리콘 박막의 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058987A KR101254744B1 (ko) | 2006-06-28 | 2006-06-28 | 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된박막 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058987A KR101254744B1 (ko) | 2006-06-28 | 2006-06-28 | 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된박막 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080001007A KR20080001007A (ko) | 2008-01-03 |
| KR101254744B1 true KR101254744B1 (ko) | 2013-04-15 |
Family
ID=39213094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060058987A KR101254744B1 (ko) | 2006-06-28 | 2006-06-28 | 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된박막 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101254744B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10411133B2 (en) | 2017-09-29 | 2019-09-10 | Samsung Display Co., Ltd. | Method for minimizing surface roughness of polysilicon layer and thin film transistor including the polysilicon layer |
| US10446638B2 (en) | 2017-10-25 | 2019-10-15 | Samsung Display Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102014167B1 (ko) * | 2012-12-06 | 2019-10-22 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치 |
| KR102026823B1 (ko) * | 2019-01-28 | 2019-10-01 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353807A (ja) * | 1999-06-11 | 2000-12-19 | Seiko Epson Corp | 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置 |
| KR20020022012A (ko) * | 2000-09-18 | 2002-03-23 | 니시무로 타이죠 | 다결정반도체막의 형성방법 |
| JP2002261290A (ja) * | 2001-03-01 | 2002-09-13 | Sony Corp | 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法 |
| KR20060033450A (ko) * | 2004-10-15 | 2006-04-19 | 삼성에스디아이 주식회사 | 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 |
-
2006
- 2006-06-28 KR KR1020060058987A patent/KR101254744B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353807A (ja) * | 1999-06-11 | 2000-12-19 | Seiko Epson Corp | 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置 |
| KR20020022012A (ko) * | 2000-09-18 | 2002-03-23 | 니시무로 타이죠 | 다결정반도체막의 형성방법 |
| JP2002261290A (ja) * | 2001-03-01 | 2002-09-13 | Sony Corp | 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法 |
| KR20060033450A (ko) * | 2004-10-15 | 2006-04-19 | 삼성에스디아이 주식회사 | 박막 트랜지스터의 제조 방법 및 그 방법에 따라 제조된박막 트랜지스터를 구비한 평판 표시 장치 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10411133B2 (en) | 2017-09-29 | 2019-09-10 | Samsung Display Co., Ltd. | Method for minimizing surface roughness of polysilicon layer and thin film transistor including the polysilicon layer |
| US10446638B2 (en) | 2017-10-25 | 2019-10-15 | Samsung Display Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080001007A (ko) | 2008-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100273930B1 (ko) | 반도체장치 제작방법 | |
| US8119469B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
| US20020048869A1 (en) | Method of forming semiconductor thin film and plastic substrate | |
| JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
| US20060113596A1 (en) | Single crystal substrate and method of fabricating the same | |
| JP2002176180A (ja) | 薄膜半導体素子及びその製造方法 | |
| US6660085B2 (en) | Polycrystal thin film forming method and forming system | |
| JP2002334838A (ja) | シリコン薄膜結晶化方法および薄膜トランジスタの製造方法 | |
| KR101254744B1 (ko) | 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된박막 트랜지스터 | |
| JP2007184562A (ja) | 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法 | |
| JP2007035812A (ja) | 多結晶シリコン膜の製造方法および薄膜トランジスタ | |
| KR100317638B1 (ko) | 폴리실리콘 박막트랜지스터 소자 및 그 제조방법 | |
| KR101276150B1 (ko) | 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치 | |
| US6211535B1 (en) | Method of manufacturing a semiconductor device | |
| JP2006216600A (ja) | 薄膜半導体の製造方法およびその製造方法により製造された薄膜トランジスタ | |
| JP3545104B2 (ja) | 薄膜半導体の作製方法 | |
| JPH1174198A (ja) | 半導体薄膜およびその製造方法および薄膜半導体装置 | |
| KR100669714B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| JP2006324564A (ja) | 半導体装置の製造方法 | |
| KR100579176B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| JP4514908B2 (ja) | 半導体装置の製造方法 | |
| KR100786293B1 (ko) | 박막트랜지스터의 제조 방법 | |
| JP2003318403A (ja) | 半導体装置およびその製造方法 | |
| JP2007165731A (ja) | 絶縁膜の製造方法、薄膜トランジスタの製造方法及び液晶表示デバイスの製造方法 | |
| JP2003092260A (ja) | 半導体装置の製造方法およびこの方法で得られる半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 7 |