JP2007035812A - 多結晶シリコン膜の製造方法および薄膜トランジスタ - Google Patents

多結晶シリコン膜の製造方法および薄膜トランジスタ Download PDF

Info

Publication number
JP2007035812A
JP2007035812A JP2005215334A JP2005215334A JP2007035812A JP 2007035812 A JP2007035812 A JP 2007035812A JP 2005215334 A JP2005215334 A JP 2005215334A JP 2005215334 A JP2005215334 A JP 2005215334A JP 2007035812 A JP2007035812 A JP 2007035812A
Authority
JP
Japan
Prior art keywords
silicon film
laser
polycrystalline silicon
film
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005215334A
Other languages
English (en)
Inventor
Shinsuke Yura
信介 由良
Atsuhiro Sono
淳弘 園
Tatsuki Okamoto
達樹 岡本
Kazuyuki Sugahara
和之 須賀原
Yukio Sato
行雄 佐藤
Ichiji Yamayoshi
一司 山吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005215334A priority Critical patent/JP2007035812A/ja
Publication of JP2007035812A publication Critical patent/JP2007035812A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】結晶粒径が大きく表面粗さが小さい多結晶シリコン膜を形成可能な多結晶シリコン膜の製造方法を提供する。
【解決手段】基板上に膜厚60nm以上の非晶質シリコン膜を形成し、それに波長390nm〜640nmのレーザを照射して多結晶シリコン膜を形成する。このときレーザ照射を、酸素分圧が2Pa以下の雰囲気で行う。それにより多結晶シリコン膜の表面粗さを抑えつつ、その結晶粒径をサブミクロンオーダーにまで大きくできる。また2μm以下のスキャンピッチでレーザを走査することによって、多結晶シリコン膜の結晶粒径の均一性が向上する。このような多結晶シリコン膜に形成したTFTは、電気的特性に優れ信頼性の高いものとなる。
【選択図】図1

Description

本発明は、非晶質シリコンにレーザを照射して多結晶シリコン膜を作成するレーザアニールの技術に関するものである。
現在、液晶パネルの画素部では、ガラス製または合成石英製基板上の非晶質または多結晶のシリコン膜に形成された薄膜トランジスタ(TFT:Thin Film Transistor)によるスイッチングにより、画像を構成している。現在は主として外部に独立して設置しているが、この液晶パネルに、画素トランジスタを駆動するドライバ回路を同時に構成することができれば、液晶パネルの製造コストや信頼性等の面で飛躍的なメリットを得ることができる。現在は、TFTの能動層を構成するシリコン膜の結晶性が悪いために、キャリアの移動度に代表されるTFTの性能が低く、高速性および高機能性が要求される集積回路の作製は困難である。高移動度のキャリアを有するTFTを実現することを目的として、シリコン膜の結晶性を改善するために、レーザ照射による熱処理(レーザアニール)が一般に行なわれている。
シリコン膜の結晶性とTFTにおけるキャリア移動度との関係は以下のように説明される。非晶質シリコン膜をレーザアニールすることにより得られるシリコン膜は一般に多結晶体である。多結晶体の結晶粒界には結晶欠陥が局在しており、これがTFTの能動層のキャリア移動を阻害する。したがって、TFTにおけるキャリア移動度を高くするには、キャリアが能動層を移動中に結晶粒界を横切る回数を少なくし、かつ結晶欠陥密度を小さくすればよい。レーザアニールの目的は、結晶粒径が大きくかつ結晶粒界における結晶欠陥が少ない多結晶シリコン膜を形成することにある。
次に、従来のTFTの製造方法を説明する。まず、例えばプラズマCVD(Chemical Vapor Deposition:化学気相蒸着法)により、ガラス基板上にシリコン酸化膜を形成する。このシリコン酸化膜上に例えばプラズマCVDにより非晶質シリコン膜を堆積する。次いで、そのエキシマレーザ(XeCl(波長:308nm))またはNd:YAGレーザの第2高調波(波長:532nm。以下「YAG2ωレーザ」と称する。)を非晶質シリコン膜上を照射する。非晶質シリコン膜は該レーザが照射された部分が溶融し、その後温度が低下するに従って、溶融したシリコンが結晶化して多結晶シリコン膜が形成される。
その後多結晶シリコン膜をパターニングし、パターニング後の多結晶シリコン膜上にシリコン酸化膜を形成し、さらにその上に例えばTa、CrおよびMo等の低電気抵抗の金属膜を形成する。そして当該金属膜をパターニングすることにより、ゲート電極を形成する。
次いで、ゲート電極あるいは当該ゲート電極のパターニングに用いたレジストをマスクにするイオンドーピングを行うことにより、多結晶シリコン膜にN型またはP型の不純物を導入して、ソース/ドレイン領域を自己整合的に形成する。即ち、N型の不純物を導入した部分にはnチャネル型MOS(NMOS)トランジスタのTFTが形成され、P型不純物が導入された部分にはpチャネル型MOS(PMOS)トランジスタのTFTが形成される。
続いてシリコン酸化膜を堆積し、TFTのソース/ドレイン領域およびゲート電極上にコンタクトホールを形成する。そして金属膜(例えばAl、W、Mo等)を堆積し、それをパターニングすることにより、ソース/ドレイン、ゲートの配線を行う。さらにこのTFT上に絶縁膜、透明電極、液晶、偏光膜、カラーフィルタ等の膜を順次形成することによりTFT液晶表示パネル(TFTパネル)が完成する。
上記のエキシマレーザ(波長308nm)によるレーザアニールは、非晶質シリコン膜をレーザビームで走査(スキャン)することにより行われる(例えば特許文献1)。このときレーザビームは、走査方向(スキャン方向)に垂直方向な線状のスポット形状で、且つ、その照射エネルギー密度がトップフラット分布のプロファイルになるように成形されるのが一般的である。具体的には、例えば幅0.4mm、長さ250mmの線状スポットのレーザビームを、300Hzのパルスとして照射し、その線状スポットの幅方向に向かって重ね95%のスキャンピッチ(送りピッチ)で走査する(即ち、連続する2つのレーザビームのパルスが互いに95%重なるように走査する)。重ね95%の場合、線状のレーザビームの幅が0.4mmであればスキャンピッチは20μmとなる。
エキシマレーザアニールでは、レーザの照射エネルギー密度プロファイル(以下、単に「プロファイル」と称することもある)がトップフラット分布である上、波長308nmの光は非晶質シリコンおよび多結晶シリコン内で吸収されやすく浸透長が短い(7nm程度)ので、シリコン膜の表面のみが加熱されて膜厚方向での温度差ができやすい。そこで、シリコン膜全体が溶融せずにその底部に結晶核が残る程度の照射エネルギー密度でレーザを照射し、当該底部の結晶核から結晶を成長させることが行われる。仮にレーザの照射エネルギー密度が高く、シリコン膜全体が溶融して結晶核がなくなると、冷却の際に過冷却状態となり、自然に結晶核が形成される温度になると多数の結晶核ができて一気に固化するため、微結晶の集合体となってしまう。
さらに、308nmの光は多結晶シリコンと溶融シリコンとでその吸収率がほぼ同じであるため、レーザ照射により一旦大きな結晶が形成されたとしても、その後にレーザが重ねて照射された結果閾値以上の照射エネルギーを受けてしまうと、上記のメカニズムにより微結晶化してしまう。従って、エキシマレーザアニールによる多結晶シリコンの形成手法は、レーザの照射エネルギー密度のマージンが狭いという問題がある。
通常、レーザの照射エネルギー密度を高くすればシリコンの結晶粒径を大きくすることができる。しかし、レーザの照射エネルギー密度のマージンが狭い場合には、照射エネルギー密度のばらつきによって上記閾値以上の照射エネルギーに達しやすく、上記のようにシリコンの微結晶化が生じる。つまりエキシマレーザアニールにおいては、照射エネルギー密度のばらつきによる微結晶化が発生しやすく、結晶粒径を余り大きくすることができない。
エキシマレーザとしては、XeClガスの放電ガスを放電させて放出される紫外線が利用される。しかしその放電ガスは反応性が高く寿命が短いため、ガス交換を頻繁に行う必要がある上、放電電極も腐食されるので、定期的な放電チャンバーの交換も必要である。さらに、紫外線により分解された付着物が光学系に生じ易く、外気に晒される石英窓の交換が必要である。このように、エキシマレーザアニール装置は、その維持・保守のために多大な労力、費用を要する。
一方、YAG2ωレーザによるレーザアニールにおいては、エキシマレーザアニールの場合と異なりプロファイルをガウス分布として、照射エネルギー密度が最大となる部分でシリコン膜が完全に溶融するようにする。YAG2ωレーザの波長は532nmであり、多結晶シリコンの浸透長は830nmと長く浸透性に優れている。従って、シリコン膜内での減衰が少なく、シリコン膜が一様に加熱されるので、その膜厚方向の温度差は生じにくい。
またYAG2ωレーザアニールにおいては、レーザ照射によりシリコンが完全に溶融した溶融部分とそうでない未溶融部分との境界部において、レーザ照射後の冷却の際に未溶融部分から溶融部分内に向かって結晶が横方向に成長し、0.5〜1μmの大きな結晶が形成される。YAG2ωレーザアニールでは、レーザビームを3μm以下の狭いスキャンピッチで走査させることにより、この横方向成長で形成される大きな結晶が敷き詰められる。
さらに、波長532nmのYAG2ωレーザは、溶融シリコンに比較して多結晶シリコンでの吸収率が低いので、レーザ照射で溶融が早く開始する結晶粒界部と、遅く開始する結晶の内部とで吸熱率が異なる。従って、YAG2ωレーザアニールにおいては、一旦結晶化した多結晶シリコンにレーザが重ねて照射されても再溶融しにくく、照射エネルギー密度が多少ばらついたとしても、一旦形成された大きな結晶がその後に微結晶化するようなことがない。従って、YAG2ωレーザアニールによる多結晶シリコンの形成手法は、エキシマレーザアニールの場合よりもレーザの照射エネルギー密度のマージンが広いという利点がある。
また、YAG2ωレーザアニール装置における消耗部分は、波長1064nmのNd3+:YAGレーザを、波長532nmのYAG2ωレーザに変換するための波長変換結晶のみであり、また、光学部品への付着物の発生も起こりにくいため、その維持・保守はエキシマレーザアニール装置に比較すると遥かに容易である。
ところで、一般的にシリコン膜は、エキシマレーザあるいはYAGレーザが照射されると、その表面粗さが増加する。これは結晶粒界部に突起が発生するためであり、その突起は結晶粒径が大きいほど大きくなる。突起ができる原因としては、溶融シリコンの密度が固体シリコンの密度より大きいことが考えられる。即ち、シリコンはレーザ照射により溶融する際に体積が減少し、その後に固化(結晶化)する際には体積が増加するので、溶融したシリコンが結晶核を起点として成長しながら結晶化すると、最後に固化する結晶粒界部に体積増加に起因して押し出された溶融シリコンが寄せ集められ、それが突起を形成する。
この突起によるシリコン膜の表面粗さの増加は、それに形成されたTFTの信頼性の低下を招く原因となる。TFTはシリコン膜上に絶縁膜を介して形成されたゲート電極を有する構造となるが、シリコン膜の表面に突起があると、ゲート電極に電圧を印加した際に当該突起部分に電界が集中し、その部分を起点として電流がリークしやすくなる。
そのため、多結晶シリコン膜の表面粗は小さくするための試みがなされている。例えば、エキシマレーザアニ−ルによる多結晶シリコンの形成のおいて、レーザ照射を酸素の存在下で行った場合には、形成される多結晶シリコンの表面粗さが大きくなるが、窒素中或いは真空中で照射すると表面粗さが小さくなることが報告されている(例えば非特許文献1)。
一方、YAG2ωレーザアニールによる多結晶シリコンの形成のおいては、通常、レーザ照射は大気中或いはN2雰囲気で行われ、レーザが照射される非晶質シリコン膜の厚さは通常は50nm程度、場合によっては50〜100nmである。またレーザビームのスポット形状は線状であり、その照射エネルギー密度の分布は、線状スポットの幅方向(集光方向)には半値幅40μmのガウス分布、線状スポットの長さ方向にはトップフラット分布のプロファイルが用いられている(例えば非特許文献2)。
特開2004−217124号公報 再公表特許WO2002/031871号公報 特開2002−16015号公報 菅勝行 他「エキシマレーザアニールpoly-Si膜におけるレーザ照射雰囲気と照射回数が表面モフォロジーに与える影響」,2002年8月,電子情報通信学会論文誌C,Vol,J85−C,No.8,pp.630−638 K. Tamagawa et. al,「Solid Laser Crystallization of a-Si Films Using a Newly Developed 200W Nd:YAG2w Pulse Laser Annealing System for Poly-Si TFT-FPDs」2003年,第10回ディスプレイ国際ワークショップ,IDW’03 Digest,p.585−588 SID’04 DIGEST p.1088
前述のように、YAG2ωレーザアニールによる多結晶シリコン膜の形成のメカニズムはエキシマレーザアニールの場合と異なっており、YAG2ωレーザアニールの方が形成される多結晶シリコン膜の表面粗さが大きくなる。例えば、従来のYAG2ωレーザアニールの手法により、膜厚50nmのシリコン膜に結晶サイズがサブミクロンオーダーの多結晶シリコン膜を形成した場合、JIS−B0601:2001に規定される十点平均粗さ(Rz)は100nm以上になる。また、エキシマレーザアニールと同様に真空中でレーザ照射しても、多結晶シリコン膜の表面粗さが3割程度小さくなるものの、それに形成したTFTの電流リークを抑制して絶縁耐圧を向上させるほどの効果は得られなかった。
本発明は以上のような課題を解決するためになされたものであり、結晶粒径が大きく表面粗さが小さい多結晶シリコン膜を形成可能な多結晶シリコン膜の製造方法を提供することを第1の目的とし、そのような多結晶シリコン膜を用いて薄膜トランジスタの信頼性向上を図ることを第2の目的とする。
本発明の第1の局面に係る多結晶シリコン膜の製造方法は、(a)基板上に膜厚60nm以上の非晶質シリコン膜を形成する工程と、(b)前記非晶質シリコン膜に、波長390nm〜640nmのレーザを照射することにより当該非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程とを備え、前記工程(b)において、前記レーザの照射は、酸素分圧が2Pa以下の雰囲気で、2μm以下のスキャンピッチで前記非晶質シリコン膜を走査することによって行われるものである。
本発明の第2の局面に係る多結晶シリコン膜の製造方法は、(a)基板上に膜厚60nm以上の非晶質シリコン膜を形成する工程と、(b)前記非晶質シリコン膜に、波長390nm〜640nmのレーザを照射することにより当該非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程とを備え、前記工程(b)において、前記レーザの照射は、酸素分圧が2Pa以下の雰囲気で、所定のスキャンピッチで前記非晶質シリコン膜を走査することによって行われ、前記レーザの走査方向の照射エネルギー密度プロファイルは、トップフラット分布であるものである。
本発明に係る薄膜トランジスタは、膜厚が60nm以上、表面の十点平均粗さが30nm以下で、且つ、結晶粒径が0.2μm以上の結晶を含む多結晶シリコン膜に形成されたものである。
本発明に係る多結晶シリコン膜の製造方法によれば、作成される多結晶シリコン膜の結晶粒界に現れる突起を小さくでき、表面粗さを小さくすることができる。また、結晶粒径が大きく、且つ均一になるレーザの照射エネルギー密度の範囲が広がるので、そのマージンが大きくなる。従って、本発明によって作成された多結晶シリコン膜に薄膜トランジスタを形成した場合に、耐電圧特性に優れ、キャリア移動度が高い薄膜トランジスタを得ることができる。
本発明に係る薄膜トランジスタによれば、それが形成される多結晶シリコン膜の表面粗さが小さく、且つ、結晶粒径が大きいので、耐電圧特性に優れ、キャリア移動度が高い良好な電気特性が得られる。
<実施の形態1>
本発明者等は、結晶粒径が大きく表面粗さが小さい多結晶シリコン膜を作成することが可能なレーザアニールの条件を見出すべく実験を行った。
まず、ガラス基板上に下地層であるシリコン酸化膜(SiO2)を介して、PECVD(Plasma Enhanced Chemical Vapor Deposition)により非晶質シリコン膜を50nm、60nm、70nm、100nmの膜厚で形成したサンプルをそれぞれ用意し、脱水素のアニールを行なった後、それらサンプルに対してレーザアニールを行なった。レーザアニールに用いるレーザは、半導体レーザにより励起された波長1064nmのYAGレーザを、波長変換結晶を用いて波長532nmのYAG2ωレーザに変換したものを使用した。またそのYAG2ωレーザは、Qスイッチを用いてパルスエネルギー30mJ、半値幅60〜70nsec、繰り返し周波数1000Hzのパルス光に調整した。さらにこのレーザをビーム成型光学系により、幅40μm、長さ50mmである線状のスポット形状のビームとし、各サンプルの非晶質シリコン膜に照射した。そして当該レーザビームを線状スポットの幅方向に基板上を一定速度で走査させることで、非晶質シリコン膜をアニールした。ここでは、スキャンピッチ(スキャン速度)は1パルスあたり3μmとした。また各膜厚の非晶質シリコン膜に対し、レーザの照射エネルギー密度を変えて照射することで形成された多結晶シリコン膜の表面粗さの照射エネルギー依存性を測定すると共に、走査電子顕微鏡(SEM)により、作成された多結晶シリコンの結晶のサイズおよびその分布状態との関係も調べた。
図1は上記の実験の結果を示すグラフであり、膜厚70μmの非晶質シリコン膜にレーザアニールした場合における、レーザの照射エネルギー密度と、作成された多結晶シリコン膜の表面粗さとの関係を示している。この実験においては、真空排気できるチャンバー内にサンプル基板を置き、一旦真空に排気した後で酸素ガスを導入して種々の酸素分圧の雰囲気を作り、レーザ照射を行った。レーザのパルス毎のスキャンピッチは3μmとした。また、多結晶シリコン膜の表面粗さは、触針式の表面粗さ測定器(ランクテーラーホブソン社「タリステップ」(登録商標))で表面の100μm長を測定し、その結果からJIS−B0601:2001に規定される十点平均粗さ(Rz)を求めたものである。
図1には、代表的なポイントに、多結晶シリコン膜の結晶サイズも記入している。この結晶サイズは、アニール後のシリコン膜に結晶粒界を溶解させる「Seccoエッチング」を施して結晶粒界を顕在化し、SEMを用いて測定したものである。結晶がサブミクロンサイズとなる照射エネルギー密度の範囲で比較すると、酸素分圧が2Pa以下(真空を含む)である場合とそれを超える場合とで、照射エネルギー密度と表面粗さの関係が大きく異なっていることが分かる。
さらに、SEMによる観察の結果、この酸素分圧2Pa以下のサンプルでは、それ以外のサンプルに比較して表面の突起が小さいことが判明した。図2および図3は、膜厚70nmの非晶質シリコン膜に対してYAG2ωレーザをスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面のSEM像(顕微鏡写真)を示している。特に、図2はレーザ照射を真空中で行ったサンプル、図3は大気中で行ったサンプルを示している。これらのSEM像は、サンプルを40度傾けて撮影したものであり、突起の電子が当たる側は白くなり、反対側の影が暗くなるため、突起が強調されて現れる。真空中でアニールした図2は突起が小さく、大気中でアニールした図3は突起が大きいことが分かる。
また図1から分かるように、酸素分圧が2Paを超える場合には、レーザの照射エネルギー密度を上げて多結晶シリコン膜の結晶粒径がサブミクロンオーダー以上(特に0.2μm以上)にすると、十点平均粗さが30nmを大きく超えた。それに対し、酸素分圧が2Pa以下である場合には、多結晶シリコン膜の結晶粒径が1μm程度になるような高い照射エネルギー密度であっても、十点平均粗さは30nm程度に抑えられた。つまり、レーザ照射雰囲気の酸素分圧を2Pa以下にすることによって、表面粗さを小さく保ちつつ、結晶粒径の大きな多結晶シリコン膜を作成することができることが分かる。
また本発明者等は、YAG2ωレーザアニールのレーザ照射を酸素分圧2Pa以下の雰囲気行って作成した多結晶シリコン膜を用いてTFTを作成し、ゲート絶縁膜の耐圧試験を行った。その結果、従来のものよりもゲート絶縁膜の絶縁耐圧が向上することが確認された。多結晶シリコン膜表面の突起が小さくなったことにより、電界集中の発生が抑制され、リーク電流が減少したためであると考えられる。
なお、図1に示されるように、レーザ照射時の雰囲気の酸素分圧が2Pa以下の範囲では、多結晶シリコン膜の表面粗さの測定値は酸素分圧にあまり依存していない。YAG2ωレーザアニールで表面粗さが増大する要因としては、結晶粒界にできる突起の他に、スキャンピッチに依存して発生する「うねり」が存在する。両者のうちの突起は酸素分圧が低くなると小さくなるが、うねりの大きさは酸素の量に殆ど影響を受けない。酸素分圧が2Pa以下の範囲で、表面粗さの酸素分圧依存性が小さくなるのはそれが理由と考えられる。即ち、酸素分圧が2Paを超える範囲では突起が大きいのでそれが表面粗さに大きく影響するが、酸素分圧が2Pa以下の範囲では突起が小さくなるのでうねりが表面粗さに大きく影響するようになる。
図1〜図3に示した実験結果は、主に真空中に所定量の酸素を導入してアニールして作成したサンプルを測定したものであるが、高純度のN2雰囲気中に所定量の酸素を導入してアニールして作成したサンプルを測定してもほぼ同様の結果が得られた。即ち、YAG2ωレーザアニールにおいて、レーザ照射を酸素分圧が2Pa以下のN2雰囲気中で行った場合でも、多結晶シリコン膜の結晶粒界にできる突起が小さくなり表面粗さが減少することが分かった。また、上記の実験はスキャンピッチを3μmとして行ったが、それを2μmにして行っても同様の傾向が得られた。
また本発明者等は、非晶質シリコンの膜厚50nm、60nm、100nmのサンプルについても、同様にレーザ照射雰囲気の酸素分圧を変化させて、作成した多結晶シリコン膜の表面粗さの測定および表面のSEM観察を行った。
その結果、膜厚60nm、100nmのサンプルでは、膜厚70μmと同様に、酸素分圧2Pa以下での突起の縮小効果が確認された。しかし、膜厚50nmのサンプルでは、酸素分圧を小さくすることによって表面粗さが減少する傾向は見られたが、表面の突起の大きさ自体は明確には縮小されなかった。図4および図5は、膜厚50nmの非晶質シリコン膜を形成したサンプルに対し、YAG2ωレーザアニールを行って作成した多結晶シリコン膜の表面を撮影したSEM像である。図4はレーザ照射をN2雰囲気中(酸素分圧2Pa以下)で行ったサンプルを示しており、図5はレーザ照射を大気中で行ったサンプルを示している。大気中でレーザアニールしたサンプル(図5)には、SEM像上で白く見える粒状の突起が多数観察される一方、N2雰囲気中でレーザアニールしたサンプル(図4)でも大きな線状の突起が観察された。
また発明者等は、このN2雰囲気中(酸素分圧2Pa以下)でレーザアニールして作成した多結晶シリコン膜にもTFTを作成し、ゲート絶縁膜の耐圧試験を行ったが、その結果においては従来のものと顕著な差を確認できなかった。以上の結果より、本発明における多結晶シリコン膜表面の突起を小さくする効果は、60nm以上の膜厚の非晶質シリコン膜を用いて多結晶シリコン膜を作成するときに特に有効であると考えられる。
以上説明したように、本発明者らの実験により、60nm以上の膜厚の非晶質シリコン膜に対し、酸素分圧2Pa以下の雰囲気でYAG2ωレーザアニールを行うと、多結晶シリコン膜表面の突起を小さくして、表面粗さを小さくすることができることが確認された。
なお以上の説明では、本発明に係るレーザアニールに使用するレーザとしてYAG2ωレーザを示したが、本発明の適用はそれに限定されるものではなく、波長が390nmから640nmの範囲のレーザであれば同様の効果が得られる。即ち、例えばNd:YVO4レーザの第2高調波、Nd:YLFレーザの第2高調波、Nd:ガラスレーザの第2高調波、Yb:YAGレーザの第2高調波、Yb:ガラスレーザの第2高調波、Arイオンレーザ、Ti:サファイアレーザの第2高調波などを用いてもよい。
<実施の形態2>
実施の形態1に示した実験により、膜厚60nm以上の非晶質シリコン膜に対して酸素分圧2Pa以下の雰囲気でレーザアニ−ルを行うと、その結果形成される多結晶シリコン膜表面の突起が小さくなり表面粗さが減少するという結果が得られた。
しかし、多結晶シリコン膜の表面をSEMを用いて詳細に観察すると、シリコンの結晶粒径が場所によって不均一になるケースが観察された。多結晶シリコン膜上に結晶粒径が小さい領域と大きい領域とが混在すると、それにTFTを形成したときに、その位置によって電気的特性がばらついてしまうため望ましくない。そこで本実施の形態では、本発明に係る多結晶シリコンの製造方法において、形成される多結晶シリコン膜の結晶粒径を均一にするための技術を提案する。
本発明者等は、YAG2ωレーザアニールにおける、レーザビームの照射エネルギー密度プロファイルおよびレーザビームの走査時のスキャンピッチを適宜変更して、多結晶シリコン膜の結晶粒径が均一になる条件を検討するための実験を行った。
図6および図7は、当該実験に用いた2種類のレーザの照射エネルギー密度プロファイルを説明するための図であり、共にレーザの走査方向のプロファイルを示している。図6に示すプロファイルは半値幅(FWHM:Full Width at Half Maximum)39μmのガウス分布であり、図7に示すプロファイルはトップ幅40μm、半値幅72μmのトップフラット分布である。なお、実験に用いたレーザビームの何れもスポット形状は走査方向に直交する線状である。言い換えれば、図6および図7は、その線状スポットの幅方向のプロファイルに相当する。また各レーザビームとも、線状スポットの長さ方向の照射エネルギー密度プロファイルはトップフラット分布とした。
図8〜図10は、膜厚70nmの非晶質シリコン膜に対し、走査方向にガウス分布プロファイルのレーザを用い、スキャンピッチ3μmでアニールを行い作成した多結晶シリコン膜表面のSEM像を示している。特に図8は照射エネルギー密度を0.56J/cm2としたサンプル、図9は0.53J/cm2としたサンプル、図10は0.50J/cm2としたサンプルを示している。
一方、図11〜図13は、膜厚70nmの非晶質シリコン膜に対し、ガウス分布のプロファイルのレーザを用いスキャンピッチ2μmでアニールを行って作成した多結晶シリコン膜表面のSEM像を示している。特に図11は照射エネルギー密度を0.53J/cm2としたサンプル、図12は0.50J/cm2としたサンプル、図13は0.47J/cm2としたサンプルを示している。
図8〜図13の何れも、形成された多結晶シリコン膜の表面をSeccoエッチングした後に、SEMで撮影している。Seccoエッチにより結晶粒界が優先的にエッチングされ、結晶粒が分離して見えるため結晶粒径を観察できる。またレーザ照射は3×10-2Pa以下の真空中で行った。
図8、図9および図11には、大径の結晶の部分と小径の結晶(微結晶)の部分とが存在する。つまり、レーザの照射エネルギー密度が高い場合には、大径の結晶が形成されるため平均的な結晶サイズは大きくなるものの、部分的に微結晶が形成されるので結晶粒径は不均一になる。その現象はスキャンピッチが3μmの場合でも2μmの場合でも起こるが、比較的スキャンピッチが2μmの方が結晶粒径の均一性の高くなる傾向が観察された。例えば、照射エネルギー密度0.53J/cm2の図9と0.50J/cm2の図12とを比較すると、スキャンピッチが2μmの方(図12)が比較的均一性が高いことが分かる。
以上の結果から、スキャンピッチが2μmの場合と3μmの場合とでは、2μmの方が結晶粒径の均一性が高いことが分かった。また、スキャンピッチを1μmにして同様の実験を行ってもみたが、2μmの場合よりもさらに結晶粒径の均一性が高くなることが分かった。従って、結晶粒径の均一性を向上させるには、2μm以下のスキャンピッチにすることが望ましいと言える。
また図14〜図17は、膜厚70nmの非晶質シリコン膜に対し、走査方向にトップフラット分布プロファイルのレーザを用い、スキャンピッチ3μmでアニールを行って作成した多結晶シリコン膜表面のSEM像を示している。特に図14は照射エネルギー密度を0.46J/cm2としたサンプル、図15は0.44J/cm2としたサンプル、図16は0.40J/cm2としたサンプル、図17は0.38J/cm2としたサンプルを示している。
一方、図18〜図21は、膜厚70nmの非晶質シリコン膜に対し、トップフラット分布のプロファイルのレーザを用いスキャンピッチ2μmでアニールを行って作成した多結晶シリコン膜表面のSEM像を示している。特に図18は照射エネルギー密度を0.46J/cm2としたサンプル、図19は0.41J/cm2としたサンプル、図20は0.40J/cm2としたサンプル、図21は0.38J/cm2としたサンプルを示している。なお、図14〜図21の全てのケースにおいて、レーザ照射は3×10-2Pa以下の真空中で行った。
図14〜図17のように、レーザのプロファイルをトップフラット分布にし、スキャンピッチを3μmとした場合は、照射エネルギー密度が0.40J/cm2程度から結晶粒径が均一に大きくなり始め(図17)、0.46J/cm2程度に至ると微結晶部分が現れた(図14)。一方、図18〜図21のように、レーザのプロファイルをトップフラット分布にし、スキャンピッチを2μmとした場合は、照射エネルギー密度が0.38J/cm2程度から結晶粒径が大きくなり始めるが(図21)、0.46J/cm2程度に至っても微結晶部分は現れなかった(図18)。
それに対し上で示した図8〜図13のように、ガウス分布のケースでは、例えば比較的マージンの広い2μmピッチの場合であっても、0.47J/cm2程度でも結晶粒径はまだ小さく(図13)、0.53J/cm2に至った程度で微結晶が現れた(図11)。
このように、レーザのプロファイルをトップフラット分布とした場合には、ガウス分布の場合よりも照射エネルギー密度のマージンが広くなることが分かった。言い換えれば、レーザのプロファイルがトップフラット分布である場合、ガウス分布の場合よりも形成される多結晶シリコン膜の結晶粒径の均一性が向上する。なおトップフラット分布の形状は図7に示したものに限られず、例えばトップ幅30μm、半値幅50μmのプロファイルのレーザを用いて上記の実験を行った場合にも、同様の効果が得られた。
先に述べたように、レーザ照射時のスキャンピッチを狭くすると、結晶粒径の均一性が向上する傾向にあることが分かった。その結果から、結晶粒径の均一性は、一定の照射エネルギー密度での照射回数に依存すると考えられる。即ち、スキャンピッチが狭い場合には、シリコン膜が部分的な溶融を数多く繰り返すために、粒径の小さい結晶が淘汰されるとものと考えられる。例えば、トップ幅40μmでスキャンピッチ2μmの場合はトップの照射エネルギー密度で20回照射され、トップ幅30μmでスキャンピッチ2μmの場合にはトップの照射エネルギー密度で15回照射されることとなる。
上記の実験結果から、少なくともトップの照射エネルギー密度で15回照射されるように、スキャンピッチを設定すると結晶粒径の均一性が向上することが分かる。逆に言えば、ビームのプロファイルのトップ幅がスキャンピッチの15倍以上であることが望ましい。
ここで、図22〜図26は、3μmのスキャンピッチで、膜厚70nmの非晶質シリコン膜に対し、ガウス分布プロファイルのレーザを用い、大気中でアニールを行って作成した多結晶シリコン膜表面のSEM像を示している。照射エネルギー密度は、図22は0.46J/cm2、図23は0.41J/cm2、図24は0.37J/cm2、図25は0.35J/cm2、図26は0.32J/cm2、である。つまり、大気中でレーザアニールをした場合は、真空中の場合(図8〜図13)に比較して、結晶粒径が均一になる照射エネルギー密度の範囲は0.35J/cm2〜0.41J/cm2と広くなることが分かる。
しかし、実施の形態1で説明したように、酸素分圧が2Paを超える雰囲気でレーザアニールを行った場合には、形成される多結晶シリコン膜の表面の突起が大きくなり、表面粗さが増大する。言い換えれば、酸素分圧を2Pa以下にすると、多結晶シリコン膜の表面の突起を小さくできるが、照射エネルギー密度のマージンは小さくなる。本実施の形態で説明したように、レーザのプロファイルをトップフラット分布にすると、照射エネルギー密度のマージンを大きくすることができるので、その効果は特に酸素分圧を2Pa以下としたときに効果的であると言える。
<実施の形態3>
本実施の形態においては、本発明を用いて多結晶シリコン膜を形成して、それにTFTを形成する一連の製造工程を示す。
図27〜図35は、実施の形態3に係るTFTの製造工程を示す断面図である。まず図27の如く、ガラス基板1上に、膜厚100nmのシリコン窒化膜(SiN)および膜厚100nmのシリコン酸化膜(SiO2)を順次プラズマCVD法により形成することで、下地シリコン窒化膜2および下地シリコン酸化膜3を形成する。これらガラス基板1、下地シリコン窒化膜2および下地シリコン酸化膜3によって、基板10が構成される。そして当該基板10の上面に、膜厚70nmの非晶質シリコン膜20をプラズマCVD法により形成する(図27)。
本実施の形態では、ガラス基板1としてはコーニング社製、#1737ガラスを使用した。また下地シリコン窒化膜2は、この後の工程で基板10上に形成されるシリコン膜内にガラス基板1中の不純物が拡散するのを防ぐものである。この下地シリコン窒化膜2に代えて、例えばSiON、SiC、AlN、Al23などの膜を用いても良い。また本実施の形態では、基板10上に下地シリコン窒化膜2と下地シリコン酸化膜3とから成る2層構造の下地膜を形成したが、この下地膜は必要に応じて省略しても良いし、更に多くの層からなる積層構造としても良い。
本実施の形態では、非晶質シリコン膜20に対し、不要な水素を除去するための熱処理(脱水素アニール)を真空中で行った後、図36に示す構成のレーザアニール装置を用いて多結晶化した。レーザ照射された非晶質シリコン膜20は、多結晶シリコン膜21になる(図28)。
ここで図36のレーザアニール装置について説明する。同図の如くこのレーザアニール装置は、レーザ発振器120、照射手段110、可動ステージ131、駆動モータ132および制御手段140を備えている。
上面に非晶質シリコン膜20が形成された基板10は、可動ステージ131上に載置される。レーザ発振器120はYAG2ωレーザを発振する。当該レーザは照射手段110を介して、基板10上の非晶質シリコン膜20に照射される。照射手段110は、ミラー111とビーム成形光学系112とにより構成される。ビーム成形光学系112はレーザ発振器120から射出されたレーザのスポット形状を線状に成形するものであり、ミラー111はビーム成形光学系112から射出されたレーザビーム101を反射して、可動ステージ131上の非晶質シリコン膜20に向けて照射するものである。
可動ステージ131は基板10を支持し、レーザビーム101に対して移動することが可能である。つまり可動ステージ131が動くことにより、非晶質シリコン膜20上をレーザビーム101が走査することになる。可動ステージ131の移動は、駆動モータ132によって行われる。
制御手段140は、駆動モータ132を制御して可動ステージ131を所定の方向に移動させると共に、レーザ発振器120を制御してレーザビーム101を発振させる。即ち、レーザビーム101のプロファイル、照射エネルギー密度、走査方向、スキャンピッチ等は、制御手段140によって制御される。
本実施の形態においては、可動ステージ131上を、レーザビーム101の線状スポットの幅方向に2mm/sの一定速度で走査させた。即ち、レーザビーム101は、非晶質シリコン膜20上を2mm/sで走査する。また、レーザビーム101の照射部分にN2ガスを吹き付けることによって、その部分の雰囲気を酸素分圧を2Pa以下にした。レーザビーム101の走査方向のプロファイルはトップ幅30μm、半値幅50μmのトップフラット分布とし、照射エネルギー密度は500〜560mJ/cm2とした。さらに、レーザビーム101のパルス間のスキャンピッチは2μm、繰り返し周波数は1kHzとした。
上記のレーザアニール装置を用いて基板10上の非晶質シリコン膜20を多結晶シリコン膜21にした後、写真製版技術により多結晶シリコン膜21上に所定パターンのレジストマスク(不図示)を形成する。そしてそれをマスクにするドライエッチングにより多結晶シリコン膜21をパターニングして、多結晶シリコン膜21を複数のアイランドに分割する(図29)。レジストマスクは、アッシングおよび薬液処理により除去する。
なお、図29には4つのアイランド21a〜21dを図示している。以下では、これらのうちアイランド21a,21bにNMOSTFTが形成され、アイランド21cにPMOSTFTが形成され、アイランド21dには保持容量(ストレージキャパシタ)が形成されるものとして説明を行う。
そして、TEOSおよびO2を原料に用いるプラズマCVD法により、シリコン酸化膜22を100nmの膜厚で形成する。このシリコン酸化膜22は、この後アイランド21a〜21dに形成されるTFTのゲート絶縁膜および保持容量の誘電体層として機能するものである。また、このとき必要に応じて、TFTのしきい値制御のために多結晶シリコン膜21のアイランドにボロン(B)をイオンドーピング法により注入する。この注入は、マスクを形成せずに基板10の全面に行ってもよい。本実施の形態では、ドーズ量1012atom/cm2、加速エネルギーは60keVの注入条件でしきい値制御のためのイオン注入を行った。
続いて写真製版技術により、保持容量の形成領域(即ち、アイランド21dの領域)を開口したレジストマスク51を形成する。それをマスクにして、燐(P)を加速エネルギー70keV、ドーズ量1015atom/cm2の条件でイオン注入することにより、アイランド21dに保持容量(ストレージキャパシタ)の下部電極23を形成する(図30)。レジストマスク51は、アッシングと薬液処理により除去する。
その後、電極材としてのクロム(Cr)膜25をスパッタ法により200nmの膜厚で形成する(この電極材としては、TaやMoなどを用いてもよい)。次いでレジストマスク52を形成し、写真製版技術によりその一部をPMOSTFTのゲート電極のパターンにする。このときNMOSTFTの形成領域(アイランド21a,21b)上および保持容量の形成領域(アイランド21d)上のレジストマスク52は除去されないようにする。そのレジストマスク52をマスクにしてクロム膜25をウェットエッチングし、PMOSTFTのゲート電極26を形成する(図31)。
続いてボロン(B)を、加速エネルギー40keV、ドーズ量2×1015atom/cm2の条件でイオン注入することで、アイランド21cにPMOSTFTのソース/ドレイン領域27を形成する(図32)。レジストマスク52は、アッシングと薬液処理により除去する。
次に写真製版技術により、レジストマスク53を形成し、写真製版技術によりその一部をNMOSTFTのゲート電極および保持容量の上部電極のパターンにする。このときPMOSTFTの形成領域(アイランド21c)上のレジストマスク53は除去されないようにする。続いて、そのレジストマスク53をマスクにしてクロム膜25をウェットエッチングし、NMOSTFTのゲート電極28,29並びに保持容量の上部電極30を形成する(図33)。このウェットエッチングの際には、クロム膜25がオーバーエッチングされるようにエッチング時間を調整する。その結果、図33のようにNMOSTFTのゲート電極28,29並びに保持容量の上部電極30の幅が、レジストマスク53のパターンの幅よりも小さくなる。そしてレジストマスク53をマスクにして、燐を加速エネルギー60keVで、ドーズ量2×1015atom/cm2の条件で注入した。これにより、NMOSTFTのソース/ドレイン領域31,32が形成される。
さらに、アッシングと薬液処理によりレジストマスク51を除去した後に、燐を加速エネルギー70keVでドーズ量1013atom/cm2を注入して、NMOSTFTのLDD領域33,34がそれぞれソース/ドレイン領域31,32の内側に形成される(図34)。
そしてシリコン酸化膜をプラズマCVD法により400nm堆積して層間絶縁膜35を形成し、写真製版技術により層間絶縁膜35およびシリコン酸化膜22をドライエッチングすることにより、コンタクトホールを形成する。次いで、配線材としてクロムとアルミの積層膜を形成し、写真製版技術およびウェットエッチングによりパターニングすることで、NMOSTFTのソース/ドレイン電極36〜39、PMOSTETのソース/ドレイン電極40,41、および保持容量の上部電極端子42並びに下部電極端子43を形成する(配線材としては、WやMoを用いてもよい)。
なお、ここでの説明を省略したが、液晶表示パネルに用いられるTFTを形成する実際のケースでは、画素部(表示部)のTFTに付随する画素電極も、以上の工程に並行して形成される。通常、画素部にはNMOSTFTおよび保持容量が使用され、ドライバ回路などの周辺回路に画素部には、NMOSTFTおよびPMOSTFTが使用される。
以上の工程により、本発明に係るレーザアニールにより作成した多結晶シリコン膜21に、NMOSTFTおよびNMOSTFT並びに保持容量が完成する。
本発明者等は、このようにして作成したTFTの電気特性試験を行った。その結果、レーザアニールにおけるレーザの照射エネルギー密度が高い程、高いキャリア移動度が得られた。また、本実施の形態では、非晶質シリコン膜20の膜厚を70nmとしたが、それが膜厚50nmの場合よりも、高いキャリア移動度が得られた。さらに、MOSTFTにおけるゲート−ソース間の耐電圧試験を行ったところ、レーザアニールにおけるレーザの照射エネルギー密度に依存せず、良好な耐圧特性が得られた。即ち、本実施の形態に係るレーザアニールでは、レーザの照射エネルギー密度のマージンが大きいことが確かめられた。
本実施の形態においては、レーザアニールに使用したレーザはYAG2ωレーザであったが、本発明に適用し得るレーザはこれに限定されるものではなく、例えば、Nd:YVO4レーザの第2高調波、Nd:YLFレーザの第2高調波、Nd:ガラスレーザの第2高調波、Yb:YAGレーザの第2高調波、Yb:ガラスレーザの第2高調波、Arイオンレーザ、Ti:サファイアレーザの第2高調波など波長390nm〜640nmのレーザであればよい。
実施の形態1における実験結果であり、レーザアニールの雰囲気の酸素分圧および照射エネルギー密度と、それにより作成された多結晶シリコン膜の表面粗さとの関係を示すグラフである。 膜厚70nmの非晶質シリコン膜に真空中でYAG2ωレーザを照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 膜厚70nmの非晶質シリコン膜に大気中でYAG2ωレーザを照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 膜厚50nmの非晶質シリコン膜に酸素分圧2Pa以下のN2雰囲気でYAG2ωレーザを照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 膜厚50nmの非晶質シリコン膜に大気中でYAG2ωレーザを照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 実施の形態2における実験に用いたレーザの走査方向のプロファイル(ガウス分布)を説明するための図である。 実施の形態2における実験に用いたレーザの走査方向のプロファイル(トップフラット分布)を説明するための図である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(ガウス分布,0.56J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(ガウス分布,0.53J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(ガウス分布,0.50J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(ガウス分布,0.53J/cm2)をスキャンピッチ2μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(ガウス分布,0.50J/cm2)をスキャンピッチ2μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(ガウス分布,0.47J/cm2)をスキャンピッチ2μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(トップフラット分布,0.46J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(トップフラット分布,0.44J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(トップフラット分布,0.40J/cm2,スキャンピッチ3μmで)を照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(トップフラット分布,0.38J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(トップフラット分布,0.46J/cm2)をスキャンピッチ2μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(トップフラット分布,0.41J/cm2)をスキャンピッチ2μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に真空中でYAG2ωレーザ(トップフラット分布,0.40J/cm2)をスキャンピッチ2μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に大気中でYAG2ωレーザ(トップフラット分布,0.38J/cm2)をスキャンピッチ2μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に大気中でYAG2ωレーザ(ガウス分布,0.46J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に大気中でYAG2ωレーザ(ガウス分布,0.41J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に大気中でYAG2ωレーザ(ガウス分布,0.37J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に大気中でYAG2ωレーザ(ガウス分布,0.35J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 非晶質シリコン膜(膜厚70nm)に大気中でYAG2ωレーザ(ガウス分布,0.32J/cm2)をスキャンピッチ3μmで照射して作成した多結晶シリコン膜表面を示す顕微鏡写真である。 実施の形態3に係るTFTの製造工程を示す断面図である。 実施の形態3に係るTFTの製造工程を示す断面図である。 実施の形態3に係るTFTの製造工程を示す断面図である。 実施の形態3に係るTFTの製造工程を示す断面図である。 実施の形態3に係るTFTの製造工程を示す断面図である。 実施の形態3に係るTFTの製造工程を示す断面図である。 実施の形態3に係るTFTの製造工程を示す断面図である。 実施の形態3に係るTFTの製造工程を示す断面図である。 実施の形態3に係るTFTの製造工程を示す断面図である。 実施の形態3に係るTFTの製造に用いたレーザアニール装置の構成を示す図である。
符号の説明
1 ガラス基板、2 下地シリコン窒化膜、3 下地シリコン酸化膜、10 基板、20 非晶質シリコン膜、21 多結晶シリコン膜、21a〜21d 多結晶シリコンのアイランド、22 シリコン酸化膜、23 下部電極、26,28,29 ゲート電極、27,31,32 ソース/ドレイン領域、33,34 LDD領域、35 層間絶縁膜、36〜41 ソース/ドレイン電極、42 上部電極端子、43 下部電極端子、101 レーザビーム、110 照射手段、111 ミラー、112 ビーム成形光学系、120 レーザ発振器、131 可動ステージ、132 駆動モータ、140 制御手段。

Claims (6)

  1. (a)基板上に膜厚60nm以上の非晶質シリコン膜を形成する工程と、
    (b)前記非晶質シリコン膜に、波長390nm〜640nmのレーザを照射することにより当該非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程とを備え、
    前記工程(b)において、
    前記レーザの照射は、酸素分圧が2Pa以下の雰囲気で、2μm以下のスキャンピッチで前記非晶質シリコン膜を走査することによって行われる
    ことを特徴とする多結晶シリコン膜の製造方法。
  2. 前記工程(b)において、
    前記レーザの走査方向の照射エネルギー密度プロファイルは、トップフラット分布である
    ことを特徴とする請求項1記載の多結晶シリコン膜の製造方法。
  3. 前記トップフラット分布のトップ幅は、前記スキャンピッチの15倍以上である
    ことを特徴とする請求項2記載の多結晶シリコン膜の製造方法。
  4. (a)基板上に膜厚60nm以上の非晶質シリコン膜を形成する工程と、
    (b)前記非晶質シリコン膜に、波長390nm〜640nmのレーザを照射することにより当該非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する工程とを備え、
    前記工程(b)において、
    前記レーザの照射は、酸素分圧が2Pa以下の雰囲気で、所定のスキャンピッチで前記非晶質シリコン膜を走査することによって行われ、
    前記レーザの走査方向の照射エネルギー密度プロファイルは、トップフラット分布である
    ことを特徴とする多結晶シリコン膜の製造方法。
  5. 前記トップフラット分布のトップ幅は、前記スキャンピッチの15倍以上である
    ことを特徴とする請求項4記載の多結晶シリコン膜の製造方法。
  6. 膜厚が60nm以上、表面の十点平均粗さが30nm以下で、且つ、結晶粒径が0.2μm以上の結晶を含む多結晶シリコン膜に形成された薄膜トランジスタ。
JP2005215334A 2005-07-26 2005-07-26 多結晶シリコン膜の製造方法および薄膜トランジスタ Pending JP2007035812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005215334A JP2007035812A (ja) 2005-07-26 2005-07-26 多結晶シリコン膜の製造方法および薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005215334A JP2007035812A (ja) 2005-07-26 2005-07-26 多結晶シリコン膜の製造方法および薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JP2007035812A true JP2007035812A (ja) 2007-02-08

Family

ID=37794717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005215334A Pending JP2007035812A (ja) 2005-07-26 2005-07-26 多結晶シリコン膜の製造方法および薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JP2007035812A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253282A (ja) * 2008-04-09 2009-10-29 Toshiba Mobile Display Co Ltd 半導体層のレーザーアニール方法およびこの方法により製造された半導体装置
JP2010206200A (ja) * 2009-03-03 2010-09-16 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
WO2011061991A1 (ja) * 2009-11-20 2011-05-26 株式会社日本製鋼所 結晶半導体膜の製造方法
WO2013030885A1 (ja) * 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法及び薄膜基板
WO2013031198A1 (ja) * 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
US11183515B2 (en) 2019-03-19 2021-11-23 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277451A (ja) * 1999-03-26 2000-10-06 Seiko Epson Corp 半導体製造装置
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP2001060551A (ja) * 1999-08-19 2001-03-06 Fujitsu Ltd 半導体装置の製造方法
JP2002367904A (ja) * 2000-06-12 2002-12-20 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2003197523A (ja) * 2001-12-26 2003-07-11 Sharp Corp 結晶性半導体膜の製造方法および半導体装置
JP2003257862A (ja) * 2001-12-27 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004207298A (ja) * 2002-12-24 2004-07-22 Sharp Corp 半導体装置およびその製造方法
JP2005166768A (ja) * 2003-12-01 2005-06-23 Advanced Display Inc レーザーアニール装置及び薄膜トランジスタ製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277451A (ja) * 1999-03-26 2000-10-06 Seiko Epson Corp 半導体製造装置
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP2001060551A (ja) * 1999-08-19 2001-03-06 Fujitsu Ltd 半導体装置の製造方法
JP2002367904A (ja) * 2000-06-12 2002-12-20 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2003197523A (ja) * 2001-12-26 2003-07-11 Sharp Corp 結晶性半導体膜の製造方法および半導体装置
JP2003257862A (ja) * 2001-12-27 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004207298A (ja) * 2002-12-24 2004-07-22 Sharp Corp 半導体装置およびその製造方法
JP2005166768A (ja) * 2003-12-01 2005-06-23 Advanced Display Inc レーザーアニール装置及び薄膜トランジスタ製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816351B2 (en) 2008-04-09 2014-08-26 Japan Display Inc. Semiconductor device having a laser annealed semiconductor layer
JP2009253282A (ja) * 2008-04-09 2009-10-29 Toshiba Mobile Display Co Ltd 半導体層のレーザーアニール方法およびこの方法により製造された半導体装置
JP2010206200A (ja) * 2009-03-03 2010-09-16 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
JP2011108987A (ja) * 2009-11-20 2011-06-02 Japan Steel Works Ltd:The 結晶半導体膜の製造方法
WO2011061991A1 (ja) * 2009-11-20 2011-05-26 株式会社日本製鋼所 結晶半導体膜の製造方法
WO2013031198A1 (ja) * 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板
WO2013030885A1 (ja) * 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法及び薄膜基板
US9236487B2 (en) 2011-08-30 2016-01-12 Joled Inc. Method of manufacturing substrate having thin film thereabove, method of manufacturing thin-film-device substrate, thin-film substrate, and thin-film-device substrate
US11183515B2 (en) 2019-03-19 2021-11-23 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device
US11942481B2 (en) 2019-03-19 2024-03-26 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device

Similar Documents

Publication Publication Date Title
KR100555195B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
US7534670B2 (en) Semiconductor device and manufacturing method of the same
US6521492B2 (en) Thin-film semiconductor device fabrication method
JP2007035812A (ja) 多結晶シリコン膜の製造方法および薄膜トランジスタ
US7534705B2 (en) Method of manufacturing a semiconductor device
JP2008182250A (ja) 半導体装置の作製方法
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
JP5508535B2 (ja) 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
US7906834B2 (en) Display device having thin film semiconductor device and manufacturing method of thin film semiconductor device
KR101133827B1 (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
US6486046B2 (en) Method of forming polycrystalline semiconductor film
TWI381431B (zh) 半導體裝置及其製造方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP4290349B2 (ja) 半導体装置の製造方法
JP4919717B2 (ja) 多結晶シリコン膜の製造方法
JP2007080894A (ja) レーザ結晶化方法
JP2005064453A (ja) 薄膜トランジスタ及びその製造方法
JP4987198B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP2004039660A (ja) 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置
JP2006216600A (ja) 薄膜半導体の製造方法およびその製造方法により製造された薄膜トランジスタ
US20040175874A1 (en) Manufacturing method of a semiconductor thin film using a solid laser beam
JP4239744B2 (ja) 薄膜トランジスタの製造方法
JP3031398B2 (ja) Misトランジスタの作製方法
KR100669714B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치
JP3602463B2 (ja) トランジスタの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070109

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20091102

Free format text: JAPANESE INTERMEDIATE CODE: A971007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413