JP4987198B2 - 多結晶シリコン薄膜トランジスタの製造方法 - Google Patents
多結晶シリコン薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4987198B2 JP4987198B2 JP2001266139A JP2001266139A JP4987198B2 JP 4987198 B2 JP4987198 B2 JP 4987198B2 JP 2001266139 A JP2001266139 A JP 2001266139A JP 2001266139 A JP2001266139 A JP 2001266139A JP 4987198 B2 JP4987198 B2 JP 4987198B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- oxygen
- thin film
- film transistor
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、多結晶シリコン薄膜トランジスタの製造方法に関する。
【0002】
【従来の技術】
アクティブマトリクス型液晶表示装置では、半導体活性層が大面積の基板上に均一性良く、比較的低温で形成できるので、表示画素のスイッチング素子に非晶質シリコンの薄膜トランジスタが用いられている。また、最近では、表示画素のスイッチング素子のみならず、周辺の駆動用回路素子にも同一基板上に形成した薄膜トランジスタを用いるようになってきている。ただし、この周辺駆動用回路素子の薄膜トランジスタには、非晶質シリコンの薄膜トランジスタよりも電界効果移動度の大きい多結晶シリコンを半導体活性層に用いた多結晶シリコン薄膜トランジスタを用いている。
【0003】
この多結晶シリコン薄膜トランジスタの半導体活性層となる多結晶シリコン層は、例えば、図18のように、まず、ガラス基板上に薄膜の非晶質シリコン32を形成し(図18(a))、次に、これにXeClエキシマレーザー等のエネルギービームを照射し、非晶質シリコン32を融解し再結晶化して多結晶シリコン33にすることにより(図18(b))、形成することができる。ここで、図18(b)に示したエネルギービーム照射は、薄膜トランジスタの動作の不安定要因となる雰囲気中からの不純物の混入を防ぐため、真空雰囲気中あるいは窒素等の不活性ガス雰囲気中で行われる。さらに大気中のように酸素を含む雰囲気中でエネルギービームを照射し、多結晶シリコンを形成すると、シリコン表面には突起状の凸凹が生じ、表面荒れが大きくなる。この突起部では、電界集中が起こりやすい、あるいはゲート絶縁層の被覆率が悪くなり、耐圧劣化を引き起こすといった薄膜トランジスタの信頼性及び歩留まりに関わる問題も生じてくる。これを防ぐためにも、多くの場合エネルギービーム照射は真空雰囲気中あるいは窒素等の不活性ガス雰囲気中で行われる。
【0004】
【発明が解決しようとする課題】
エネルギービーム照射を真空雰囲気中あるいは窒素等の不活性ガス雰囲気中で行うと、多結晶シリコン中への不純物の混入を防ぎ、且つ多結晶シリコン表面を平滑にすることができる。しかし、真空雰囲気中あるいは不活性ガス雰囲気中では、大気中に比較して高いエネルギー密度を照射しなければ結晶粒径が成長しない。結晶粒径が小さいままでは移動度の高い高性能な薄膜トランジスタを形成することができない。
【0005】
このため従来の方法では、多結晶シリコンの結晶粒径を大きくするため、大気中で照射する場合に比較し、真空中あるいは不活性ガス中では照射するエネルギービームの面積を小さくしてエネルギー密度を高くしなければならず、これにより基板全体を処理するのに必要なビームの照射回数が増えるのが避けられず、生産性が落ていた、と本発明者は考えている。
【0006】
このようなことから、本発明者は、薄膜トランジスタの生産性をさらに向上させるため、さまざまな条件で、真空雰囲気中あるいは窒素雰囲気中で非晶質シリコンにエネルギービームを照射して多結晶シリコンを形成する実験を繰り返した。その実験の結果得られた薄膜トランジスタを解析することにより、予め非結晶シリコンに所定の濃度または単位面積あたり所定量の酸素を積極的に添加すれば、エネルギーを真空雰囲気中あるいは窒素等の不活性ガス雰囲気中で照射しても、多結晶シリコンを短時間で形成でき、且つ移動度が高く、表面も平滑な高性能な薄膜トランジスタを高い生産性で製造できることを独自に知得するに至った。
【0007】
しかしながら、非晶質シリコンに酸素を積極的に添加することは、従来の技術常識に反することである。そのため、上述のように酸素を添加することは技術者にとって思いもよらぬことである。なぜなら、一般に非晶質シリコン膜中に不純物として酸素が混入すると結晶特性が悪化し、これにより薄膜トランジスタの特性が悪化すると考えられたからである。しかし本発明者の実験によれば、従来の技術常識に反し、前述のように、非晶質シリコン膜中に所定の濃度または単位面積あたり所定量の酸素を積極的に混入することにより、高性能な多結晶シリコン薄膜トランジスタを高い生産性で製造できることを知得したのである。
【0008】
本発明はこのことに着目してなされたものである。つまり、この方法は、従来の技術常識とは異なった本発明者の独自の実験結果によって得られたものであり、本発明者の独自の知得に基づくものである。
【0009】
【課題を解決するための手段】
また、本発明の多結晶シリコン薄膜トランジスタの製造方法は、
酸素が添加された非晶質シリコン層を基板上に形成する工程と、
前記非晶質シリコン層に真空雰囲気中あるいは不活性ガス雰囲気中でエネルギービームを照射して多結晶シリコン層を形成する工程と、
前記多結晶シリコン層を活性層とする薄膜トランジスタを形成する工程と、
を有し、
さらに、前記基板上に成膜された、1×1020/cm3以上1×1021/cm3以下の濃度の酸素が添加された前記非晶質シリコン層に、真空雰囲気中あるいは不活性ガス雰囲気中でエネルギービームを照射して、活性層として用いる前記多結晶シリコン層を形成する工程を備え、
前記エネルギービームの照射エネルギー密度を280mJ/cm2以上、320mJ/cm2以下とした、
ことを特徴とする。
【0010】
また、本発明の多結晶シリコン薄膜トランジスタの製造方法は、
基板上に成膜された、単位面積あたりの総量として1×1015/cm2以上1×1016/cm2以下の酸素が添加された非晶質シリコン層に、真空雰囲気中あるいは不活性ガス雰囲気中でエネルギービームを照射して、活性層として用いる多結晶シリコン層を形成する工程を備え、
前記非晶質シリコン層の中心に対して表面が高濃度になり、
前記非晶質シリコン層の表面部分に単位面積あたりの総量として1×1015/cm2以上1×1016/cm2以下の酸素が添加され、
前記エネルギービームの照射エネルギー密度を280mJ/cm2以上、320mJ/cm2以下とした、
ことを特徴とする。
【0012】
【発明の実施の形態】
以下に、図面を参照にしつつ本発明の実施の形態について説明する。本実施形態の多結晶シリコン薄膜トランジスタの製造方法は、プラズマCVD法により酸素が添加された非晶質シリコンを形成し、この酸素が添加された非晶質シリコンにエネルギービームを照射して多結晶シリコンを形成する工程を備えることを1つの特徴とする。このように非晶質シリコンに酸素を添加することにより、多結晶シリコンの結晶粒径成長を容易にすることができ、高性能な多結晶シリコン薄膜トランジスタを高い生産性で製造することができる。さらに、後述のように、非晶質シリコンに酸素を添加することにより、非晶質シリコン膜中の残留水素の脱気による膜破壊を防止することがき、多結晶シリコン薄膜トランジスタの歩留まりを向上させることもできる。
【0013】
以下、この多結晶シリコン薄膜トランジスタの製造方法について、第1の実施の形態では上記の非晶質シリコンの酸素の濃度に着目して、第2の実施の形態では非晶質シリコン中の単位面積あたりの総酸素量に着目して、それぞれ説明する。
【0014】
(第1の実施の形態)
図1〜図10は、本発明の第1の実施の形態に係わる多結晶シリコン薄膜トランジスタの製造方法、および、その製造方法を用いて得られた多結晶シリコン薄膜トランジスタの特性を示す図である。以下では、まず、図1〜図8を参照にして多結晶シリコン薄膜トランジスタの製造方法の全体について簡単に説明し、次に、図9〜図10を参照にして、エネルギービームを照射する工程(図2)の際の、非晶質シリコンの酸素濃度の範囲(幅)について検討する。
【0015】
まず、図1〜図8を参照にして、多結晶シリコン薄膜トランジスタの製造方法の全体について簡単に説明する。
【0016】
(1)まず、図1に示すように、洗浄されたガラス基板1の上に、平行平板型プラズマCVD装置で、100nmのアンダーコートとしての酸窒化シリコン2を形成する。次いで、非晶質シリコンの原料としてのモノシラン200sccm、酸素の原料としての亜酸化窒素5sccmをプラズマCVDに供給し、これらをプラズマ励起して、酸素濃度2×1020/cm3の非晶質シリコン3を50nm形成する。この様に、本発明では、非晶質シリコン3を酸素が添加された状態に形成している。次いで、ガラス基板1を450℃程度で1時間ほど加熱処理(熱アニール)し、酸窒化シリコン2及び非晶質シリコン3膜中の水素を脱気する。ここで、この熱アニールは、非晶質シリコン3膜中の残留水素の脱気による膜破壊を防止するためのものである。すなわち、この熱アニールを行わないと、非晶質シリコン内に水素が残留し、次の(2)の工程で、残留水素の急激な脱気により非晶質シリコン膜3が破壊されてしまう。この後、非晶質シリコン膜3表面に形成された図示しない自然酸化膜をフッ酸処理により除去する。
【0017】
(2)次に、図2に示すように、窒素雰囲気中で、酸素濃度2×1020/cm3の非晶質シリコン3にXeClエキシマレーザーを照射し、この非晶質シリコン3を融解・再結晶化させ、多結晶シリコン4にする。なお、ここで大気中のように酸素を含む雰囲気中でこのエキシマレーザを照射すると、非晶質シリコン3が融解する際に表面付近に過剰の酸素が溶け込んでしまい、再結晶化の際にこの過剰な酸素が多結晶シリコン4の結晶粒界に編析して、多結晶シリコン4の表面が突起状になり、表面荒れが大きくなってしまう。
【0018】
(3)次に、図3に示すように、多結晶シリコン薄膜4をフォトリソグラフィーによりパターニングし、CF4ドライエッチングにより島状の多結晶シリコン薄膜からなる半導体活性層5を形成する。
【0019】
(4)次に、図4に示すように、島状の半導体活性層5の上にプラズマCVDを用いて酸化シリコン薄膜を堆積し、ゲート絶縁膜6を形成する。
【0020】
(5)次に、図5に示すように、ゲート絶縁膜6の上にスパッタリングによりモリブデンタングステン合金を堆積し、これをフォトリソグラフィーによりパターニングしてゲート電極7を形成する。
【0021】
(6)次に、図6に示すように、ゲート電極7をマスクとして用いて、質量分離型のイオン注入装置によりゲート絶縁層6を介して半導体活性層5に不純物としてP(リン)を注入し、ソース領域8及びドレイン領域9を形成する。この後、再度450℃程度でアニールを行い注入したリンを活性化する。
【0022】
(7)次に、図7に示すように、プラズマCVDを用いて酸化シリコン薄膜を堆積し、層間絶縁膜10を形成した後、フォトリソグラフィーにより層間絶縁膜10をパターニングしてコンタクトホールを形成する。
【0023】
(8)次に、図8に示すように、スパッタリングによりモリブデンタングステン合金を堆積し、これをフォトリソグラフィーによりパターニングしてソース電極11及びドレイン電極12を形成する。
【0024】
以上の工程によって、本実施形態による多結晶薄膜トランジスタが形成される。
【0025】
次に、図9〜図10を参照にして、上述工程(2)でエネルギービームが照射される非晶質シリコン3の酸素濃度の幅について検討する。即ち、上述の薄膜トランジスタの製造方法では、エネルギービームが照射される非晶質シリコン3の酸素濃度が2×1020/cm3の場合であるが、他の酸素濃度の非晶質シリコンにエネルギービームを照射することもできるので、この酸素濃度の幅について検討する。なお、本実施形態では、この酸素の量について濃度に着目して検討し、第2の実施の形態では単位面積あたりの総量に着目して検討する。
【0026】
まず、エネルギービームが照射される非晶質シリコンの酸素濃度を所定の幅にすることにより、薄膜トランジスタの生産性が向上することを、本発明者は実験結果から知得した。このことを、本発明者の実験結果を示す図9のデータを参照にして説明する。
【0027】
図9は、窒素雰囲気中で酸素濃度が異なる非晶質シリコンにXeClエキシマレーザーを照射した際の、酸素濃度に対する、平均結晶粒径0.3μm以上の多結晶シリコンが得られるエキシマレーザーの照射エネルギー密度の変化を示している。図9から、エネルギービームが照射される非晶質シリコンの酸素濃度が1×1020/cm3以上だと、結晶粒径0.3μm以上の多結晶シリコンが得られる照射エネルギー密度が急激に低減することがわかる。
【0028】
これは、エネルギービームが照射される非晶質シリコンの酸素濃度が1×1020/cm3以上だと、薄膜トランジスタの生産性が向上することを意味している。以下に詳しく説明する。
【0029】
ビームの照射エネルギー密度が図9の実線で示した量に満たないと、平均結晶粒径0.3μm以上の多結晶シリコンが得られず、薄膜トランジスタの高い電界効果移動度を得ることができない。従って、図9からは、例えば、酸素濃度が1×1019/cm3の非晶質シリコンを用いた時は、ビームの照射エネルギー密度が約320mJ/cm2以上でなければ、薄膜トランジスタの電界効果移動度を高くできないことが分かる。このように、図9から、酸素濃度が5×1018〜5×1019/cm3の非晶質シリコンを用いた時は、ビームの照射エネルギー密度を約320mJ/cm2以上としなければ薄膜トランジスタの電界効果移動度を高くできないのに対し、酸素濃度が1×1020/cm3以上の非晶質シリコンを用いた時は、ビームの照射エネルギー密度を約280mJ/cm2以上にすれば薄膜トランジスタの電界効果移動度を高くできることが分かる。従って、エネルギービームが照射される非晶質シリコンの酸素濃度が1×1020/cm3以上だと、ビームのエネルギー密度を低くすることが可能になる。そして、ビームのエネルギー密度を低くすることが可能になると、ビーム面積を拡げることが可能となり、基板全体を処理するのに必要なビームの照射回数を減らすことができる。よって、図9から、エネルギービームが照射される非晶質シリコンの酸素濃度が1×1020/cm3以上だと、ビームの照射回数を減らすことができ、生産性を向上できることがわかる。
【0030】
次に、エネルギービームが照射される非晶質シリコンの酸素濃度が所定の幅だと、薄膜トランジスタの製造歩留まりが向上することを、本発明者は実験結果から知得した。このことを、図10を参照にして、以下に説明する。
【0031】
図10は、窒素雰囲気中で、酸素濃度が異なる非晶質シリコンにエネルギー密度320mJ/cm2のXeClエキシマレーザーを照射した際の、非晶質シリコン膜の破壊発生箇所密度を示す図である。図10から、例えば、酸素濃度が1×1019/cm3の非晶質シリコンにエネルギー密度320mJ/cm2のXeClエキシマレーザーを照射すると、1mm2あたり8箇所の非晶質シリコン膜の破壊が発生することがわかる。この膜破壊は以下の理由で起こると解析される。
【0032】
前述のように、図1の工程では、熱アニールにより非晶質シリコン膜中の残留水素の脱気を行う。しかし、ガラス基板を用いて薄膜トランジスタを製造する場合には、アニール温度は基板が損傷しない500℃程度が限度であるため、アニールを行ってもある程度の水素が非晶質シリコン内に残留してしまう。このようにアニール後の非晶質シリコンに残留水素があると、非晶質シリコンにエネルギーを照射する工程(図2)の際に、非晶質シリコン膜中からこの残留水素が脱気し、非晶質シリコンの膜破壊を起こしてしまうのである。
【0033】
この残留水素の脱気に着目すると、図10から、エネルギービームが照射される非晶質シリコンの酸素濃度が1×1020/cm3以上だと、非晶質シリコン膜の水素脱気が急激に低減し、非晶質シリコン膜の破壊箇所密度が急激に低減することがわかる。そして、非晶質シリコン膜の破壊箇所密度が低減すれば、多結晶シリコン薄膜トランジスタの製造歩留まりが向上する。
【0034】
このように、エネルギービームが照射される非晶質シリコンの酸素濃度が1×1020/cm3以上だと、多結晶シリコン薄膜トランジスタの製造歩留まりが向上することがわかる。また、この歩留まり向上の効果は、液晶表示装置で用いられるガラス基板等、高温で損傷してしまう基板を用いる多結晶薄膜トランジスタの場合に、特に大きいといえる。
【0035】
但し、非晶質シリコン膜中の酸素濃度が1×1021/cm3を超えると、エネルギービームを照射して、シリコンの溶融、再結晶化により多結晶シリコン膜を形成した際に、多結晶シリコン膜表面の凹凸が大きくなる。このように多結晶シリコン膜表面の凹凸が大きくなると、この多結晶シリコン膜上に形成されるゲート絶縁膜の被覆性が悪くなる。また、ゲート絶縁膜中に局部的に電界集中が起こりゲート耐圧が劣化してしまう。さらに、非晶質シリコン膜中の酸素濃度が1×1021/cm3を超えると、多結晶シリコン薄膜トランジスタの電界効果移動度が低下してしまう。このように、非晶質シリコン膜中の酸素濃度は1×1021/cm3以下であることが望ましい。なお、この凹凸、および電界効果移動度については、第2の実施の形態で詳しく説明する。
【0036】
以上のように、図2の工程においてエネルギービームが照射される非晶質シリコンの酸素濃度を1×1020/cm3以上1×1021/cm3以下、望ましくは1×1020/cm3以上5×1020/cm3以下、さらに望ましくは2×1020/cm3以上5×1020/cm3以下にすると、高性能な薄膜トランジスタが高い生産性、および高い歩留まりで得られる。
【0037】
以上説明した、本実施形態の薄膜トランジスタの製造方法では、非晶質シリコン中に添加された酸素濃度を深さ方向に一様としたが、酸素濃度を深さ方向に異なるようにすることも可能である。ただし、酸素濃度を深さ方向に異なるようにする場合には、非晶質シリコンの表面に高酸素濃度領域を形成することが望ましい。なぜなら、非晶質シリコンの表面に高酸素濃度領域を形成すると、得られた薄膜トランジスタの電界効果移動度が特に高くなるからである。なお、この点については、第2の実施の形態で詳しく説明する。
【0038】
また、本実施形態の薄膜トランジスタの製造方法では、酸素が添加された非晶質シリコン層3を形成する方法として、亜酸化窒素が添加されたモノシランガスを用いたプラズマCVDによって形成する方法を用いたが(図1)、モノシランを用いたプラズマCVD法により非晶質シリコンを形成し、この非晶質シリコンに質量分離型あるいは非質量分離型のイオン注入装置により酸素を注入する方法を用いることも可能である。このようにイオン注入装置により酸素を注入する変形例を示す。
【0039】
(変形例)
上記実施の形態の説明における(1)の工程において、アンダーコート膜2の上に、モノシラン200sccmが供給されたプラズマCVD装置を用いて厚さ50nmの非晶質シリコン層を形成する。尚、この非晶質シリコン層には酸素は添加されていない。次に、この非晶質シリコン層に加速電圧10keVで酸素をイオン注入することにより酸素濃度2×1020/cm3の酸素添加層を非晶質シリコン層中に形成することができる。
【0040】
(第2の実施の形態)
第2の実施の形態の多結晶シリコン薄膜トランジスタの製造方法が第1の実施の形態と異なるのは、図11から分かるように、膜厚50nmの非晶質シリコン3a、3bにおいて、表面から15nmまでの浅い領域3bに単位面積あたりの総量(面密度)が5×1015/cm2の酸素を添加した点である。
【0041】
図11〜図17は、本発明の第2の実施の形態に係わる多結晶シリコン薄膜トランジスタの製造方法、および、その製造方法を用いて得られた多結晶シリコン薄膜トランジスタの特性を示す図である。以下では、まず、図11〜図12を参照にして多結晶シリコン薄膜トランジスタの製造方法について簡単に説明し、次に、図13〜図16を参照にしてエネルギービームを照射する工程(図12)の際の非晶質シリコンに添加する単位面積あたりの総酸素量の範囲について検討し、次に、図17を参照にしてエネルギービームを照射する工程(図12)の際の非晶質シリコンの酸素の添加領域の深さについて検討する。
【0042】
まず、図11〜図12を参照にして、多結晶シリコン薄膜トランジスタの製造方法について説明する。図11、図12は、本発明の第2の実施の形態の多結晶シリコン薄膜トランジスタの製造方法の一部を示す図であり、それぞれ、図1、図2に対応する図である。図1、図2と同じ構成部分には、同じ番号を示している。以下、この図11、図12を参照にして、本実施形態の多結晶シリコン薄膜トランジスタの製造方法を簡単に説明する。
【0043】
まず、図11に示すように、洗浄されたガラス基板1の上に、平行平板型プラズマCVD装置で、100nmのアンダーコートとしての酸窒化シリコン2を形成する。次いで、非晶質シリコンの原料としてのモノシラン200sccmをプラズマCVDに供給し、これらをプラズマ励起して、酸素が添加されていない非晶質シリコン3aを35nm形成する。次いで、プラズマCVDにモノシランに加え亜酸化窒素30sccmを供給し、これらをプラズマ励起して、単位面積あたりの総量として5×1015/cm2の酸素が添加された非晶質シリコン3bを15nm形成する。この結果、全厚50nmの非晶質シリコン3a、3bを得る。なお、酸素の原料として、亜酸化窒素の替わりに酸素を用いることもできる。
【0044】
次に、図12に示すように、窒素雰囲気中で、非晶質シリコン3a、3bにXeClエキシマレーザー(エネルギービーム)を照射し、この非晶質シリコン3a、3bを融解・再結晶化させ、多結晶シリコン4にする。なお、ここで大気中のように酸素を含む雰囲気中でこのエキシマレーザを照射すると、非晶質シリコン3a、3bが融解する際に表面付近に過剰の酸素が溶け込んでしまい、再結晶化の際にこの過剰な酸素が多結晶シリコン4の結晶粒界に編析して、多結晶シリコン4の表面が突起状になり、表面荒れが大きくなってしまう。
【0045】
図12に続く製造方法は、第1の実施の形態図3〜図8と同じであり、詳細な説明は省略する。第1の実施の形態と同様に、本実施形態の製造方法でも、酸素が添加された非晶質シリコン3a、3bにエネルギービームを照射することにより、高性能な薄膜トランジスタを高い生産性、および高い歩留まりで得ることができる。
【0046】
次に、図13〜図16を参照にして、エネルギービームを照射する工程(図12)の際の、非晶質シリコン3bの単位面積あたりの総酸素量の範囲について検討する。
【0047】
図13は、第1の実施の形態の図9に対応する図であり、窒素雰囲気中で、単位面積あたりに添加された酸素の総量が異なる非晶質シリコン3a、3bに、XeClエキシマレーザーを照射した際の、非晶質シリコン3bの酸素添加量に対する、平均結晶粒径0.3μm以上の多結晶シリコン4が得られるエキシマレーザーの照射エネルギー密度の変化を示している。図13から、エネルギービームが照射される非晶質シリコン3bの単位面積あたりの酸素の総量が1×1015/cm2以上だと、結晶粒径0.3μm以上の多結晶シリコン4が得られる照射エネルギー密度が急激に低減することがわかる。これは、第1の実施の形態(図9)と同様に、エネルギービームが照射される非晶質シリコン3bの単位面積あたりの酸素の総量を1×1015/cm2以上にすることにより、薄膜トランジスタの生産性を向上させることができることを意味している。
【0048】
また、本発明者はさらに詳細に実験を行った結果、エネルギービームが照射される非晶質シリコン3bの単位面積あたりの酸素の総量を1×1015/cm2以上にすることにより、非晶質シリコン3bに照射されるビームのエネルギー密度のマージンを広くすることができることを知得した。以下、図14を参照にして説明する。
【0049】
図14は、異なる量の酸素を非晶質シリコン3bに添加し、非晶質シリコン3a、3bに窒素雰囲気中でXeClエキシマレーザーを照射し多結晶シリコンを形成する際、平均結晶粒径0.3μm以上の多結晶シリコンが得られるエキシマレーザーのエネルギー範囲を示している。例えば、図14から分かるように、非晶質シリコン3の単位面積あたりの酸素の総量が3×1014/cm2の場合は、平均粒径0.3μm以上の多結晶シリコンが得られるエネルギーの範囲は、5mJ/cm2である。図13を参照にすれば分かるように、これは照射エネルギー密度が320mJ/cm2以上325mJ/cm2以下の場合に、平均粒径0.3μm以上の多結晶シリコンが得られることを意味している。図14から、非晶質シリコン3の単位面積あたりの酸素の総量が1×1014/cm2〜5×1014/cm2の場合は、平均粒径0.3μm以上の多結晶シリコン4が得られるエネルギーの範囲は5mJ/cm2と狭いのに対し、非晶質シリコン3の単位面積あたりの酸素の総量が1×1015/cm2以上の場合は、この範囲が30mJ/cm2以上と広くなることが分かる。つまり、エネルギービームが照射される非晶質シリコン3bの単位面積あたりの酸素の総量が1×1015/cm2以上だと、照射されるビームのエネルギー密度のマージンを広くすることができる。なお、本実施形態(酸素添加量5×1015/cm2)で、大気中で多結晶シリコンを形成した場合は、このエネルギー密度の範囲は約35mJ/cm2であった。
【0050】
次に、非晶質シリコン3bの単位面積あたりの酸素の総量を一定の値以上にすると、エネルギービームを照射して多結晶シリコン膜4を形成した際に、多結晶シリコン4表面の凹凸が大きくなることを、本発明者は実験結果から知得した。このことを、図15を参照にして、以下に説明する。
【0051】
図15は、窒素雰囲気中で、単位面積あたりの総量が異なる酸素が添加された非晶質シリコン3a、3bにエキシマレーザを照射して、平均結晶粒径が0.3〜0.5μmの多結晶シリコン4を形成する際の、非晶質シリコン3bへの酸素添加量と、多結晶シリコン4表面の平均突起高さと、の関係を示している。図15から、非晶質シリコン3bの酸素添加量を増やすと、多結晶シリコン4の表面突起平均高さが高くなり、多結晶シリコン4表面の凹凸が大きくなることがわかる。このように、凹凸が大きくなると、第1の実施の形態で説明したように、多結晶シリコン4上に形成されるゲート絶縁膜の被覆性が悪くなったり、ゲート絶縁膜中に局部的に電界集中が起こりゲート耐圧が劣化してしまったりする。本発明者の実験によれば、添加する単位面積あたりの酸素の総量が1×1016/cm2よりも大きくなると、このようなゲート絶縁膜の被覆性の悪化や、ゲート耐圧の劣化が見られるようになった。なお、本実施形態(酸素添加量5×1015/cm2)で、大気中で多結晶シリコンを形成した場合の平均突起高さは40nmであった。
【0052】
次に、非晶質シリコン3bの単位面積あたりの酸素の総量を一定の値以上にすると、これを用いて得られる多結晶シリコン薄膜トランジスタの電界効果移動度が低下することを本発明者は実験結果から知得した。このことを、図16を参照にして、以下に説明する。
【0053】
図16は、窒素雰囲気中で、異なる単位面積あたりの総量の酸素を添加した非晶質シリコン3a、3bにエキシマレーザを照射して、平均結晶粒径が0.3〜0.5μmの多結晶シリコン4を形成し、得られた多結晶シリコン4を用いて多結晶シリコン薄膜トランジスタを形成した場合の、非晶質シリコン3bへの酸素添加量と、薄膜トランジスタの電界効果移動度と、の関係を示す図である。図16から、酸素添加量が1×1015/cm2以上、1×1016/cm2以下の範囲では、約150cm2/Vの高い電界効果移動度を維持することが可能であるが、酸素添加量を1×1016/cm2よりも多くすると、急激に薄膜トランジスタの電界効果移動度が低下することが分かる。なお、本実施形態(酸素添加量5×1015/cm2)で、大気中で多結晶シリコンを形成した場合、電界効果移動度は約150cm2/Vであった。
【0054】
以上のように、本実施形態の製造工程においてエネルギービームが照射される非晶質シリコン3bの単位面積あたりの酸素の総量を1×1015/cm2以上1×1016/cm2以下、望ましくは1×1015/cm3以上5×1016/cm3以下、さらに望ましくは2×1015/cm3以上5×1016/cm3以下にすると、高性能な薄膜トランジスタが高い生産性、および高い歩留まりで得られる。
【0055】
また、本実施形態の薄膜トランジスタの製造方法では、酸素が添加された非晶質シリコン層3a、3bを形成する方法として、亜酸化窒素が添加されたモノシランガスを用いたプラズマCVDによって形成する方法を用いたが(図11)、モノシランを用いたプラズマCVD法により非晶質シリコンを形成し、この非晶質シリコンに質量分離型あるいは非質量分離型のイオン注入装置により酸素を注入する方法を用いることも可能である。
【0056】
次に、図17を参照にして、エネルギービームが照射される非晶質シリコン3a、3bに添加する酸素の領域の深さについて検討する。即ち、図11、図12に示す本実施形態の多結晶シリコン薄膜トランジスタの製造方法では、膜厚50nmの非晶質シリコン3a、3bのうち、表面から15nmの深さの部分3bにのみ単位面積あたりの酸素の総量として5×1015/cm2の酸素を添加したが、酸素が添加された領域3bの深さを変えることもできるので、この深さについて検討する。
【0057】
図17は、表面から異なる範囲まで単位面積あたりの酸素の総量が5×1015/cm2の酸素を添加した非晶質シリコン3a、3bにエキシマレーザを照射して、平均結晶粒径が0.3μmの多結晶シリコン4を形成し、得られた多結晶シリコン4を用いて多結晶シリコン薄膜トランジスタを形成した場合の、表面からの酸素添加範囲と、電界効果移動度と、の関係を示す図である。
【0058】
図17から分かるように、酸素を添加する範囲を50nmにし、膜厚50nmの非晶質シリコン3a、3bの全体に酸素を添加すると、電界効果移動度は約90cm2/Vsになる。酸素を添加する範囲を徐々に浅くすると、電界効果移動度はさに高くなる。そして、表面から15nm以下の浅い範囲に酸素を集中的に添加した場合は、約150cm2/Vsの特に高い電界効果移動度が得られる。
【0059】
このように、添加する単位面積あたりの酸素の総量が同じ場合でも、表面から約15nm以下の浅い領域に集中して酸素を添加することにより、薄膜トランジスタの電界効果移動度をさらに高くすることができる。以下、このように非晶質シリコン層の浅い領域に選択的に酸素を添加するための変形例を説明する。
【0060】
(変形例1)
上記実施の形態の説明における(1)の工程において、アンダーコート膜2の上に、モノシラン200sccmが供給されたプラズマCVD装置を用いて厚さ45nmの非晶質シリコン層を形成する。尚、この非晶質シリコン層には酸素は添加されていない。次にプラズマCVD装置にモノシランに加え亜酸化窒素5sccmを供給し、これらをプラズマ励起することにより、酸素の添加されていない非晶質シリコン層の上に酸素濃度2×1020/cm3の非晶質シリコン層を5nmの厚さに形成する。この様にすることにより、本変形例によれば、非晶質シリコン層の表面から5nmまでの部分にのみ酸素が添加された非晶質シリコン層を形成することができる。
【0061】
(変形例2)
上記実施の形態の説明における(1)の工程において、アンダーコート膜2の上に、モノシラン200sccmが供給されたプラズマCVD装置を用いて厚さ45nmの非晶質シリコン層を形成する。尚、この非晶質シリコン層には酸素は添加されていない。次に装置内のモノシランを排気した後、プラズマCVD装置に亜酸化窒素10sccmと希釈ガスとしてのアルゴンガス1000sccmを供給し、これらをプラズマ励起することにより、酸素の添加されていない非晶質シリコン層の表面上に高酸素濃度領域を形成する。尚、ここでは酸素の原料として亜酸化窒素を用いたが、酸素ガスなどに代えてもよい。この後、亜酸化窒素(または酸素など)とアルゴンを排気してから再びモノシラン200sccmを供給しプラズマ励起することにより非晶質シリコン層を5nmの厚さに形成する。この様にすることにより、本変形例によれば、非晶質シリコン層の表面から5nmの深さの部分にのみ酸素が添加された高酸素濃度領域を形成することができる。
【0062】
(変形例3)
上記実施の形態の説明における(1)の工程において、アンダーコート膜2の上に、モノシラン200sccmが供給されたプラズマCVD装置を用いて厚さ45nmの非晶質シリコン層を形成する。尚、この非晶質シリコン層には酸素は添加されていない。次に装置内のモノシランを排気した後、プラズマCVD装置に亜酸化窒素1000sccmを供給し、この亜酸化窒素の酸化力を利用して、酸素の添加されていない非晶質シリコン層の表面上に酸化層を形成する。尚、このとき、亜酸化窒素の酸化力を有効に利用する為、基板温度を300℃以上にすることが好ましい。また、ここでは酸素の原料として亜酸化窒素を用いたが、酸素ガスなどに代えてもよい。この後、亜酸化窒素(または酸素など)を排気してから再びモノシラン200sccmを供給しプラズマ励起することにより非晶質シリコン層を5nmの厚さに形成する。この様にすることにより、本変形例によれば、非晶質シリコン層の表面から5nmの深さの部分にのみ酸素が添加された高酸素濃度領域を形成することができる。
【0063】
【発明の効果】
本発明によれば、酸素が添加された非晶質シリコン層にエネルギービームを照射して多結晶シリコンを形成する工程を備えたので、高性能な多結晶シリコン薄膜トランジスタを高い生産性、および高い歩留まりで得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造工程を示す図。
【図2】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造工程を示す図であり、図1に続く図。
【図3】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造工程を示す図であり、図2に続く図。
【図4】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造工程を示す図であり、図3に続く図。
【図5】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造工程を示す図であり、図4に続く図。
【図6】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造工程を示す図であり、図5に続く図。
【図7】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造工程を示す図であり、図6に続く図。
【図8】本発明の第1の実施の形態の多結晶シリコン薄膜トランジスタの製造工程を示す図であり、図7に続く図。
【図9】本発明者が行った実験結果に基づく、非晶質シリコン膜中の酸素濃度と、平均結晶粒径0.3μm以上の多結晶シリコンが得られる照射エネルギー密度との関係を示す図。
【図10】本発明者が行った実験結果に基づく、非晶質シリコン膜中の酸素濃度と、シリコン膜破壊発生箇所密度との関係を示す図。
【図11】本発明の第2の実施の形態の多結晶シリコン薄膜トランジスタの製造工程を示す図。
【図12】本発明の第2の実施の形態の多結晶シリコン薄膜トランジスタの製造工程を示す図で、図11に続く図。
【図13】本発明者が行った実験結果に基づく、非晶質シリコン膜中の単位面積あたりの酸素の総量と、平均結晶粒径0.3μm以上の多結晶シリコンが得られる照射エネルギー密度との関係を示す図。
【図14】本発明者が行った実験結果に基づく、非晶質シリコン中の単位面積あたりの酸素の総量と、平均粒径0.3μm以上の多結晶シリコンが得られる照射エネルギー密度の範囲との関係を示す図。
【図15】本発明者が行った実験結果に基づく、非晶質シリコン中の酸素添加量と、多結晶シリコン表面の平均突起高さと、の関係を示す図。
【図16】本発明者が行った実験結果に基づく、非晶質シリコン膜中の酸素添加量と、得られた多結晶シリコン薄膜トランジスタの電界効果移動度と、の関係を示す図。
【図17】本発明者が行った実験結果に基づく、非晶質シリコンの表面からの酸素添加範囲と、得られた多結晶シリコン薄膜トランジスタの電界効果移動度と、の関係を示す図。
【図18】従来の多結晶シリコン薄膜トランジスタの製造工程を示す図。
【符号の説明】
1 基板
3 酸素濃度2×1020/cm3の非晶質シリコン
3a 酸素が添加されていない非晶質シリコン
3b 単位面積あたりの酸素の総量が5×1015/cm2の非晶質シリコン
4 多結晶シリコン
Claims (11)
- 酸素が添加された非晶質シリコン層を基板上に形成する工程と、
前記非晶質シリコン層に真空雰囲気中あるいは不活性ガス雰囲気中でエネルギービームを照射して多結晶シリコン層を形成する工程と、
前記多結晶シリコン層を活性層とする薄膜トランジスタを形成する工程と、
を有し、
さらに、前記基板上に成膜された、1×10 20 /cm 3 以上1×10 21 /cm 3 以下の濃度の酸素が添加された前記非晶質シリコン層に、真空雰囲気中あるいは不活性ガス雰囲気中でエネルギービームを照射して、活性層として用いる前記多結晶シリコン層を形成する工程を備え、
前記エネルギービームの照射エネルギー密度を280mJ/cm 2 以上、320mJ/cm 2 以下とした、
ことを特徴とする、多結晶シリコン薄膜トランジスタの製造方法。 - 前記酸素が添加された前記非晶質シリコン層を、亜酸化窒素または酸素が添加されたシラン原料ガスを用いたプラズマCVD法によって形成することを特徴とする請求項1記載の多結晶シリコン薄膜トランジスタの製造方法。
- シランを含む原料ガスを用いたプラズマCVD法により前記非晶質シリコン層を形成する工程と、前記非晶質シリコン層に酸素を注入する工程とによって、前記酸素が添加された非晶質シリコン層を形成する、ことを特徴とする、請求項1記載の多結晶シリコン薄膜トランジスタの製造方法。
- 請求項1乃至請求項3のいずれかに記載の多結晶シリコン薄膜トランジスタの製造方法であって、前記多結晶シリコン薄膜トランジスタは液晶表示装置に用いるものである、多結晶シリコン薄膜トランジスタの製造方法。
- 前記非晶質シリコン層の深さ方向全体にわたって酸素が添加されていることを特徴とする請求項1記載の多結晶シリコン薄膜トランジスタの製造方法。
- 前記非晶質シリコン層の深さ方向の一部に選択的に酸素が添加されていることを特徴とする請求項1記載の多結晶シリコン薄膜トランジスタの製造方法。
- 基板上に成膜された、単位面積あたりの総量として1×1015/cm2以上1×1016/cm2以下の酸素が添加された非晶質シリコン層に、真空雰囲気中あるいは不活性ガス雰囲気中でエネルギービームを照射して、活性層として用いる多結晶シリコン層を形成する工程を備え、
前記非晶質シリコン層の中心に対して表面が高濃度になり、
前記非晶質シリコン層の表面部分に単位面積あたりの総量として1×10 15 /cm 2 以上1×10 16 /cm 2 以下の酸素が添加され、
前記エネルギービームの照射エネルギー密度を280mJ/cm 2 以上、320mJ/cm 2 以下とした、
ことを特徴とする多結晶シリコン薄膜トランジスタの製造方法。 - 前記非晶質シリコン層の表面から深さ15nm以下の浅い領域に選択的に単位面積あたりの総量として1×1015/cm2以上1×1016/cm2以下の酸素が添加されていることを特徴とする請求項7記載の多結晶シリコン薄膜トランジスタの製造方法。
- 前記非晶質シリコン層の酸素が添加されている領域を、亜酸化窒素または酸素が添加されたシラン原料ガスを用いたプラズマCVD法によって形成することを特徴とする、請求項7又は8記載の多結晶シリコン薄膜トランジスタの製造方法。
- 前記非晶質シリコン層の酸素が添加されている領域を、亜酸化窒素または酸素が添加されたシラン原料ガスを用いたプラズマCVD法によって形成し、酸素が添加されていない領域を、シラン原料ガスを用いたプラズマCVD法によって形成することを特徴とする請求項7乃至請求項9のいずれかに記載の多結晶シリコン薄膜トランジスタの製造方法。
- シラン原料ガスを用いたプラズマCVD法によって前記非晶質シリコンの一部を形成する工程と、前記非晶質シリコンの一部の表面を酸化処理する工程と、シラン原料ガスを用いたプラズマCVD法によって前記非晶質シリコンの残部を形成する工程と、によって前記非晶質シリコン層を形成することを特徴とする請求項7又は8記載の多結晶シリコン薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001266139A JP4987198B2 (ja) | 2001-04-23 | 2001-09-03 | 多結晶シリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-124869 | 2001-04-23 | ||
JP2001124869 | 2001-04-23 | ||
JP2001124869 | 2001-04-23 | ||
JP2001266139A JP4987198B2 (ja) | 2001-04-23 | 2001-09-03 | 多結晶シリコン薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017505A JP2003017505A (ja) | 2003-01-17 |
JP4987198B2 true JP4987198B2 (ja) | 2012-07-25 |
Family
ID=26614035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001266139A Expired - Fee Related JP4987198B2 (ja) | 2001-04-23 | 2001-09-03 | 多結晶シリコン薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4987198B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5090690B2 (ja) | 2006-08-28 | 2012-12-05 | 三菱電機株式会社 | 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置 |
WO2008129719A1 (ja) | 2007-04-18 | 2008-10-30 | Mitsubishi Electric Corporation | 半導体薄膜の製造方法および半導体装置 |
KR100874457B1 (ko) | 2007-06-25 | 2008-12-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치의 제조방법 |
SG156537A1 (en) | 2008-04-09 | 2009-11-26 | Toshiba Matsushita Display Tec | Methods of laser annealing a semiconductor layer and semiconductor devices produced thereby |
JP2011253921A (ja) | 2010-06-02 | 2011-12-15 | Mitsubishi Electric Corp | アクティブマトリックス基板及び液晶装置 |
JP5615605B2 (ja) | 2010-07-05 | 2014-10-29 | 三菱電機株式会社 | Ffsモード液晶装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3605330B2 (ja) * | 1991-05-28 | 2004-12-22 | 株式会社半導体エネルギー研究所 | 薄膜デバイス及び半導体膜の作製方法 |
JP2701711B2 (ja) * | 1993-11-29 | 1998-01-21 | 日本電気株式会社 | 多結晶シリコン薄膜の製造方法 |
JP3244380B2 (ja) * | 1994-05-27 | 2002-01-07 | 三洋電機株式会社 | 多結晶半導体膜の製造方法 |
JP3927634B2 (ja) * | 1995-10-25 | 2007-06-13 | 株式会社半導体エネルギー研究所 | レーザーアニール方法及び薄膜トランジスタの作製方法 |
JPH10340855A (ja) * | 1997-06-09 | 1998-12-22 | Fujitsu Ltd | 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法 |
JP2001068413A (ja) * | 1999-08-24 | 2001-03-16 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2001102585A (ja) * | 1999-09-28 | 2001-04-13 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 |
-
2001
- 2001-09-03 JP JP2001266139A patent/JP4987198B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003017505A (ja) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100555195B1 (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
US7534705B2 (en) | Method of manufacturing a semiconductor device | |
JP4919546B2 (ja) | 多結晶シリコン膜の形成方法 | |
JP2007035812A (ja) | 多結晶シリコン膜の製造方法および薄膜トランジスタ | |
JP4987198B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
KR100282233B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
JP2000340503A (ja) | 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板 | |
JP3861997B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
WO2001050515A1 (en) | Thin-film transistor | |
JPH11103064A (ja) | 半導体装置の製造方法 | |
JP3370029B2 (ja) | 半導体装置の作製方法 | |
JP3602463B2 (ja) | トランジスタの作製方法 | |
JP2005183869A (ja) | 半導体薄膜の製造方法 | |
JP2000260707A (ja) | 多結晶シリコン膜の形成方法 | |
JPH06333827A (ja) | 結晶成長方法およびmos型トランジスタのチャネル形成方法 | |
JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH06204248A (ja) | Misトランジスタの作製方法 | |
JP3387862B2 (ja) | 半導体装置の作製方法 | |
JPH11111634A (ja) | N型半導体膜の形成方法 | |
JPH07106596A (ja) | 薄膜トランジスタの製造方法 | |
JPH09172179A (ja) | 半導体装置の製造方法 | |
JP2008270637A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4987198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |