KR100874457B1 - 유기 발광 표시 장치의 제조방법 - Google Patents

유기 발광 표시 장치의 제조방법 Download PDF

Info

Publication number
KR100874457B1
KR100874457B1 KR1020070062189A KR20070062189A KR100874457B1 KR 100874457 B1 KR100874457 B1 KR 100874457B1 KR 1020070062189 A KR1020070062189 A KR 1020070062189A KR 20070062189 A KR20070062189 A KR 20070062189A KR 100874457 B1 KR100874457 B1 KR 100874457B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
oxygen concentration
silicon film
crystallization
light emitting
Prior art date
Application number
KR1020070062189A
Other languages
English (en)
Inventor
이홍로
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020070062189A priority Critical patent/KR100874457B1/ko
Application granted granted Critical
Publication of KR100874457B1 publication Critical patent/KR100874457B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에 따른 유기 발광 표시 장치의 제조방법은 기판을 준비하는 단계, 상기 기판 상에 비정질 실리콘막을 형성하는 단계, 상기 비정질 실리콘막의 표면에서의 산소 농도를 측정하는 단계, 및 상기 산소 농도가 2 at% 내지 35 at%에 있는 경우, 비정질 실리콘막을 결정화시키는 단계를 포함한다.
본 발명은 비정질 실리콘막 표면이 적절한 범위로 2 at% 내지 35 at%의 산소농도를 가지는 경우, 후속 공정을 실시함으로써 소자의 불량을 미연에 방지하여 생산비용 및 시간을 감소시켜 보다 효율적으로 유기 발광 표시 장치를 제조할 수 있다.
비정질 실리콘, 결정화, 산화막, 유기발광표시 장치

Description

유기 발광 표시 장치의 제조방법{METHOD OF FABRICATING ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICEPHOTOS}
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조방법을 대략적으로 나타낸 순서도이다.
도 2a 내지 도 2b는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조방법을 설명하기 위한 공정도이다.
도 3은 본 발명의 실시예 1 내지 3 및 비교예 1, 2에 따른 X-선 광전자 분광학(X-ray photoelectron spectroscopy;XPS)를 사용하여 산소 농도를 측정한 데이터를 나타낸 그래프이다.
도 4a는 본 발명의 실시예 1 내지 3 및 비교예 2에 따른 산소 농도 증가에 따른 문턱전압(threshold voltage;Vth)의 변화를 나타낸 그래프이다.
도 4b는 본 발명의 실시예 1 내지 3 및 비교예 2에 따른 산소 농도 증가에 따른 서브 스레스홀드 스로프(subthreshold slope;S_factor)를 나타낸 그래프이다.
도 4c는 본 발명의 실시예 1 내지 3 및 비교예 2에 따른 산소 농도 증가에 따른 이동도(mobility)를 나타낸 그래프이다.
[발명이 속하는 기술분야]
본 발명은 유기 발광 표시 장치의 제조방법에 관한 것으로서, 보다 상세하게는 비정질 실리콘막을 이용한 유기 발광 표시 장치의 제조방법에 관한 것이다.
[종래기술]
평판 표시 장치 중 유기 발광 표시 장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표시 장치로 주목받고 있다.
유기 발광 표시 장치는 구동 방법에 따라 수동 구동(passive matrix)방식과 능동 구동(active matrix)방식으로 나뉜다. 수동 구동방식에 있어서 배선의 저항문제, 소비 전력 문제, 구동 전압의 문제로 인해 현재까지는 대화면의 표시 장치에는 부적합하다. 능동 구동방식은 한 유기발광소자 당 한 개 이상의 박막 트랜지스터를 사용하여 각 단위화소 별로 On/Off를 조절하며 저장용량을 이용하여 정보를 저장하기 때문에 수동 구동방식에 비해 소비전력이 작고, 고해상도의 패널을 제작할 수 있는 장점이 있다.
이러한 유기 발광 표시 장치를 제조하기 위해서는 먼저 기판 위에 액체 물질을 기화시켜 기판에 붙이는 증착 공정을 통하여 비정질 실리콘(amorphous silicon; a-Si)막을 형성한 후, 균일하지 못한 비정질 상태의 기판 원자 배열상태를 균일화시키는 결정화 공정을 거치게 된다. 이때, 상기 결정화 공정을 거치기 전 단계에서 비정질 실리콘막의 표면 상태에 따라 유기 발광 표시 장치의 반도체 소자 및 화상 특성이 크게 좌우되므로, 유기 발광 표시 장치를 제조할 때에는 비정질 실리콘막의 표면 상태를 파악하는 것이 중요하다.
그러나, 결정화 공정 이후에는 세정 및 대기 공정의 조건이 변경됨에 따라 비정질 실리콘막의 표면 상태가 변화될 수 있는데, 지금까지는 이의 변화를 알 수 있는 방법이나 결정화 공정 이후의 후속 공정 진행의 여부에 대한 판단(비정질 실리콘의 표면 상태 기준) 기준이 없어, 유기 발광 표시 장치의 제조공정을 모두 거친 후, 제품 검사를 통하여 나오는 특성 결과를 통해 비로소 역으로 판단할 수 밖에 없었다. 이러한 문제점으로 인하여 불량품을 사전에 알지 못하므로 제조 비용과 공정 시간 등이 낭비되는 문제점이 발생하였다.
본 발명의 목적은 비정질 실리콘막의 표면에서의 산소 농도 범위에 따라 결정화 이후 공정의 진행 여부를 결정하여 제조 불량을 미연에 방지할 수 있는 유기 발광 표시 장치의 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위해 본 발명의 실시예에 따른 유기 발광 표시 장치의 제조방법은 기판을 준비하는 단계, 상기 기판 상에 비정질 실리콘막을 형성하는 단계, 상기 비정질 실리콘막의 표면에서의 산소 농도를 측정하는 단계, 및 상 기 산소 농도가 2 at% 내지 35 at%에 있는 경우, 비정질 실리콘막을 결정화시키는 단계를 포함한다.
또한, 상기 산소 농도가 2 at% 미만인 경우, 세정 및 대기 공정을 실시하여 상기 비정질 실리콘막의 표면에 실리콘 산화막을 더 형성한 후, 상기 비정질 실리콘막의 표면에서의 산소 농도를 재측정하는 단계를 더 포함할 수 있다.
또한, 상기 산소 농도가 35 at%를 초과한 경우, 세정 공정을 실시하여 상기 비정질 실리콘막의 표면에 실리콘 산화막을 제거한 후, 상기 비정질 실리콘막의 표면에서의 산소 농도를 재측정하는 단계를 더 포함할 수 있다.
이때, 상기 결정화 단계는 고상결정화(solid phase crystallization, SPC)법, 엑시머 레이저 어닐링(eximer laser annealing, ELA)법, 금속유도결정화(metal induced crystallization, MIC)법, 금속유도측면결정화(metal induced lateral crystallization, MILC)법 및 순차적 측면 고상화(sequential lateral solidification, SLS)법 중 어느 한 방법을 사용하여 수행할 수 있다.
또한, 상기 산소 농도의 측정은 X-선 광전자 분광학(X-ray photoelectron spectroscopy;XPS), 이차이온질량 분석기(secondary ion mass spectrometry;SIMS), 오제이 전자분광기(auger electron spectroscopy;AES)중 어느 한 방법을 사용하여 수행할 수 있다.
또한, 상기 표면은 자연 산화막 또는 화학기상증착(chemical vapor deposition;CVD) 산화막을 포함한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속 하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명에서는 비정질 실리콘막을 결정화시키기 전 단계에서 비정질 실리콘막 표면에서의 산소 농도 범위와 이 산소 농도 범위 내에 있는 기판의 소자특성 변화를 연계하여, 양질의 유기 발광 표시 장치를 제조하기 위한 비정질 실리콘막의 표면 상태의 기준을 제시한다. 즉, 본 발명에서 제시한 비정질 실리콘막의 표면 상태의 기준 즉, 이의 표면에 대한 산소 농도 범위 내에 있는 기판만을 선택하여 후속 공정을 진행할 경우, 제조 불량을 미연에 방지할 수 있어 보다 효율적인 유기 발광 표시 장치의 제조방법을 실시할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조방법을 대략적으로 나타낸 순서도이다.
도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조방법은 유리 등으로 구비된 기판을 준비하는 단계(S1)와, 상기 기판 상에 비정질 실리콘막을 형성하는 단계(S2)와, 상기 비정질 실리콘막의 표면에서의 산소 농도를 측정하는 단계(S3), 및 상기 산소 농도가 2 at% 내지 35 at%에 있는 경우, 비정질 실리콘막을 결정화 시키는 단계(S4)를 포함한다.
이하, 상기한 단계들을 보다 구체적으로 설명한다.
도 2a를 참조하면, 기판을 준비하는 단계(S1)는 후속 공정을 통해 발광부 및 구동부가 형성될 기판(110) 위에 버퍼층(120)을 형성한다.
기판(110)은 유리 등으로 이루어질 수 있고, 버퍼층(120)은 이후 수행될 비정질 실리콘막의 결정화 공정 시, 기판(110)의 표면에 존재하는 불순물들이 용출되어 비정질 실리콘막으로 확산하는 것을 방지하며, 일례로 질화 실리콘(SiN)과 산화 실리콘(SiO2)의 적층 구조로 이루어질 수 있다.
도 2b를 참조하면, 기판(110) 상에 비정질 실리콘막(130)을 형성하는 단계(S2)는 상기 버퍼층(120) 위에 비정질 실리콘 형성 물질을 증착하여 실시한다. 이때, 비정질 실리콘막의 형성방법은 화학기상증착 방법과 같은 통상적인 방법을 사용하여 형성될 수 있다.
이 후, 형성된 비정질 실리콘막(130)에 세정 및 대기 공정을 실시할 수 있다.
이 때, 비정질 실리콘막의 표면에 실리콘 산화막을 형성하는 단계를 더 포함할 수 있다.
상기 실리콘 산화막은 자연 또는 인공적(예: 화학기상증착) 산화막으로 형성될 수 있다.
상기 세정 공정은 4℃ 내지 27℃에서 1분 내지 10분 동안 행해질 수 있다.
이때, 세정 공정에 사용되는 세정액으로는 불화수소(HF), 탈이온수(DIW), 오존수(O3), 이소프로필알콜(IPA) 및 이들의 조합으로 이루어진 군에서 선택된 화합물을 사용하여 실시한다.
상기 세정 공정을 실시한 후 자외선(ultraviolet;UV) 또는 원자외선(extreme ultraviolet;EUV)를 조사하는 단계를 더 포함할 수 있다.
상기 조사 단계는 1분 내지 20분 동안 행해질 수 있다.
상기 대기 공정은 질소(N2) 혹은 공기(air) 분위기에서 1분 내지 100분 동안 행해질 수 있다.
비정질 실리콘막(130)의 표면에 산소 농도를 측정하는 단계(S3)는 X-선 광전자 분광학(X-ray photoelectron spectroscopy;XPS), 이차이온질량 분석기(secondary ion mass spectrometry;SIMS), 오제이 전자분광학(auger electron spectroscopy;AES) 중 어느 한 방법을 사용하여 수행하여 이루어질 수 있다.
여기서 측정된 산소 농도가 2 at% 내지 35 at%에 있는 경우, 비정질 실리콘막의 결정화 단계로 진행되는 것이 바람직하며, 더욱 바람직하게는 상기 측정된 산소 농도가 5 at% 내지 30 at%에 있는 경우, 비정질 실리콘막의 결정화 단계로 진행되는 것이 좋다.
상기 산소 농도가 2 at% 미만이면 결정화가 제대로 이루어지지 않아 결정화도가 낮아지므로 바람직하지 않고, 35 at%를 초과하면 문턱전압 및 서브 스레스홀드 스로프(subthreshold;S_factor)의 중심치 이동 및 산포 증가의 현상으로 화상을 구현할 수 있는 소자특성의 범위를 벗어나게 되므로 바람직하지 않다.
본 발명의 일 실시예에 따라, 상기 측정된 산소 농도가 2 at% 미만인 경우, 세정 및 대기 공정을 실시하여 비정질 실리콘막의 표면에 실리콘 산화막을 더 형성한 후, 상기 비정질 실리콘막의 표면에서의 산소 농도를 재측정하는 것이 바람직하 다. 상기 재측정된 산소 농도가 2 at% 내지 35 at%에 있는 경우, 비정질 실리콘막을 결정화 단계로 진행시키는 것이 바람직하다.
상기 세정 공정은 4℃ 내지 27℃에서 10초 내지 10분 동안 실시한다. 이때, 세정액으로 오존수를 사용한 후 탈이온수로 세정 공정을 마무리하는 것이 바람직하다. 상기 탈이온수는 오존수를 사용한 후 기판 위의 잔여 오존수를 제거하는 역할을 한다. 상기 대기 공정의 조건은 앞서 설명한 바와 동일하다. 이때, 상기 비정질 실리콘막의 표면에 산화반응을 일으킬 수 있는 오존수와 같은 산화제를 사용하여 실리콘 산화막을 더 형성할 수도 있다.
상기 세정 공정을 실시한 후 자외선(ultraviolet;UV) 또는 원자외선(extreme ultraviolet;EUV)를 조사하는 단계를 더 포함할 수 있다. 상기 조사 공정은 1분 내지 20분 동안 행해질 수 있다.
이러한 세정, 대기 및 조사 공정을 실시함에 따라 세정 공정에서의 세정액, 및 조사 공정에서의 자외선 또는 원자외선을 통한 인위적인 산화반응 또는 대기 공정에서의 공기 분위기를 통한 자연적인 산화반응에 의해 비정질 실리콘막 표면이 적절한 산소 농도 범위인 2 at% 내지 35 at%를 갖게 되어 후속 공정을 실시할 수 있게 된다.
상기에서 실리콘 산화막은 자연 또는 인공적(예: 화학기상증착) 산화막으로 형성될 수 있다.
또한, 상기 측정된 산소 농도가 35 at%를 초과하는 경우, 세정 공정을 실시하여 비정질 실리콘막의 표면에 실리콘 산화막의 산소 농도를 감소시킨 후, 상기 비정질 실리콘막의 표면에서의 산소 농도를 재측정하는 것이 바람직하다. 상기 재측정된 산소 농도가 2 at% 내지 35 at%에 있는 경우, 비정질 실리콘막을 결정화 단계로 진행시키는 것이 바람직하다.
상기 세정 공정의 4℃ 내지 27℃에서 10초 내지 10분 동안 실시한다. 이때, 세정액으로 불화수소를 사용한 후 탈이온수로 세정 공정을 마무리하는 것이 바람직하다. 상기 탈이온수는 불화수소를 사용한 후 기판 위의 잔여 불화수소를 제거하는 역할을 한다.
이러한 세정 공정을 실시함에 따라 세정 공정 시 사용되는 세정액에 의하여 실리콘 산화막의 산소 농도가 감소되므로 비정질 실리콘막 표면이 적절한 범위로 2 at% 내지 35 at%의 산소 농도를 갖게 되어 후속 공정을 실시할 수 있게 된다.
상기 세정공정에 의하여 비정질 실리콘막의 표면에 형성된 자연 산화막을 모두 제거했다고 하더라도, 비정질 실리콘막의 표면은 산소와의 반응성이 높기 때문에 약간의 공기만 존재하면 바로 산화막이 생성된다. 또한, 비정질 실리콘막 표면에 산소가 없는 상태에서 결정화를 진행할 경우 결정립 크기가 급격히 작아지는 동시에 결정화도가 급격히 감소하여 소자로서 사용할 수 없게 된다.
이어서, 재측정 결과에 따라 산소 농도가 2 at% 내지 35 at% 범위를 갖는 비정질 실리콘막은 후속 공정인 결정화 단계를 거치게 된다.
비정질 실리콘막의 결정화 단계(S4)는, 고상결정화(solid phase crystallization;SPC)법, 엑시머 레이저 어닐링(eximer laser annealing;ELA)법, 금속유도 결정화(metal induced crystallization;MIC)법, 금속유도측면 결정 화(metal induced lateral crystallization;MILC)법 및 순차적 측면 고상화(sequential lateral solidification;SLS)법 중 어느 한 방법에 의해 이루어질 수 있다.
상기 결정화 공정은 엑시머 레이저 어닐링법에 의해 이루어지는 것이 바람직하다. 엑시머 레이저 어닐링법에 의해 결정화 공정을 실시할 경우, 엑시머 레이저가 비정질 실리콘막으로 모두 흡수되며, 결정화 시간이 수십 ns로 매우 짧으므로 비정질 실리콘 기판에 손상을 전혀 주지 않고, 비정질 실리콘을 용융시켜 결정화시키는 방법이므로 그레인 내부의 결함이 타공정에 비해 현저히 감소하는 장점이 있다.
상기 고상결정화법은 고온 열처리를 통해 비정질 실리콘 기판을 결정화시키는 방법이고, 엑시머 레이저 어닐링법은 엑사이머 레이저의 순간 조사를 이용하여 상부 비정질 실리콘막을 용융, 재결정시키는 방법이다.
또한, 금속유도 결정화법은 비정질 실리콘에 금속촉매를 스퍼터나 스핀 코팅의 방법으로 도포하여 낮은 온도에서 결정화를 유도하는 방법이다.
또한, 금속유도측면 결정화법은 소스 및 드레인 영역에 금속을 증착하여 금속유도 결정화를 유도하고, 이를 씨드로 하여 게이트 하부의 활성화 영역으로 측면 성장하는 방법이다. 또한, 순차적 측면 고상화법은 비정질 실리콘 층에 레이저빔을 2회 이상 중첩 조사하여 결정립 실리콘을 측면 성장시킴으로써 결정화하는 방법이다.
상기한 결정화 단계 이후 실행될 유기 발광 표시 장치를 위한 제조 공정은 알려진 공정 단계들을 통해 실시될 수 있으므로, 본 발명의 일 실시예에서는 이에 대한 자세한 설명을 생략하도록 한다.
이하, 본 발명의 바람직한 실시예 및 비교예를 기재한다. 그러나, 하기한 실시예는 본 발명의 바람직한 일 실시예 일뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.
(실시예 1 내지 3 및 비교예 1, 2)
유리기판 상에 SiO2/SiN1 .3의 버퍼용액을 사용하여 버퍼막을 개재해서 버퍼층을 형성한 후, 형성된 버퍼층 상에 비정질 실리콘막을 화학기상증착 방법으로 형성하였다.
형성된 비정질 실리콘막을 하기 표 1에 기재된 세정 공정 및 대기 공정의 조건으로 각각 실시하였다. 상기 세정 공정은 22℃에서 1.5분 동안 실시하였고, 대기 공정은 10분 동안 실시하였다. 또한, 자외선 조사 공정은 2분 동안 실시하였고, 원자외선 조사 공정은 2분 동안 실시하였다.
이때, 상기와 같은 조건으로 대기 공정을 1회 이상 실시하여 비정질 실리콘막의 표면에 자연 산화막을 더 형성하였다.
세정 공정 조건 대기 공정 조건
실시예1 불화수소로 세정 공기 대기 (10분)
실시예2 탈이온수로 세정 공기 대기 (10분)
실시예3 탈이온수로 세정 후 자외선 조사 공기 대기 (10분)
비교예1 오존수 및 불화수소로 세정 공기 대기 (10분)
비교예2 탈이온수로 세정 후 자외선 및 원자외선 조사 공기 대기 (10분)
상기 세정 및 대기 공정을 거친 후, 실시예 1 내지 3 및 비교예 1, 2에 따라 제조된 비정질 실리콘막의 표면에 X-선 광전자 분광학을 사용하여 산소 농도를 측정하였다. 그 결과를 도 3에 나타내었다.
도 3에서 보는 바와 같이, 실시예 1 내지 3 및 비교예 1, 2의 그래프에서 980eV, 540eV 부근에 산소 피크가 있고, 290eV 부근에 탄소 피크가 있으며, 150eV, 100eV 부근에 각각 규소 피크가 나타남을 알 수 있다.
하기 표 2는 도 3의 실시예 1 내지 3 및 비교예 1, 2의 그래프에서 각각 백그라운드(background)를 빼고 각 원자에 해당되는 면적을 구하여, 감도(sensitivity)로 나눔으로써 실시예 1 내지 3 및 비교예 1, 2의 비정질 실리콘막의 표면에 존재하는 산소의 농도를 계산하여 그 결과를 나타낸 것이다.
산소 농도(at%)
실시예 1 6.9
실시예 2 24.6
실시예 3 34.1
비교예 1 35.4
비교예 2 37.8
(실시예 4)
비교예 1에 따라 제조된 비정질 실리콘막의 표면에 22℃에서 1.5분 동안 불화수소로 세정 공정을 실시하여 실리콘 산화막을 제거한 후, 다시 비정질 실리콘막의 표면에 X-선 광전자 분광학을 사용하여 산소 농도를 재측정하여 35.4 at%의 산소농도가 9.2 at%로 산소 농도가 감소하는 결과를 보였다.
* 특성 평가
상기 표 2에 따른 산소 농도를 갖는 실시예 1 내지 3 및 비교예 2를 각각 소자로 만들어 그 전기적 특성을 평가하여 그 결과를 도 4a 내지 도4c에 각각 나타내었다. 상기 소자의 제조방법은 통상적인 방법으로 실시하였다.
도 4a 내지 도4c에 나타낸 결과는 앞서 설명한 바와 같은 조건으로 실시예 1 내지 3 및 비교예 2에 따른 10개의 소자를 각각 제조하여 동일한 조건 하에서 소자의 특성을 측정한 것이다. 따라서 동일한 조건 하에서 측정한 소자의 특성 데이터가 넓게 분포되었다는 것은 그 조건에서의 산포가 크게 나온다는 것을 의미한다.
도 4a는 결정화전 실시예 1 내지 3 및 비교예 2의 비정질 실리콘막의 표면에서 산소 농도 증가에 따른 문턱전압(threshold voltage;Vth)의 변화를 나타낸 그래프이다. 또한, 실시예 1 내지 3 및 비교예 2의 문턱전압의 중간값을 하기 표 3에 나타내었다.
문턱전압(PMOS/NMOS)(V)
실시예 1 -1.8/1.2
실시예 2 -2.3/1.0
실시예 3 -3.1/0.4
비교예 2 -3.4/0.0
도 4a 및 상기 표 3에서 보는 바와 같이, 실시예 1 내지 3 및 비교예 2의 비정질 실리콘막의 표면에서 산소 농도 증가에 따라 PMOS와 NMOS 모두 문턱전압이 음의 방향으로 이동하는 동시에 산포가 커짐을 알 수 있다. 문턱전압의 중심값이 이동하는 것은 채널 도핑(channel doping)에 의해서 회로보상 소자특성 범위　안에 들게　할 수 있으나, 이미 증가된 산포는 어떠한 방법으로도 회복시킬 수 없다. 문턱전압의 산포 증가는 단위 픽셀(pixel)의 소자특성 차이를 의미하므로 디스플레이의 각 픽셀의 휘도차를 발생시킨다. 이는 결국 얼룩으로 나타나게 된다. 일반적으로 화상에서 얼룩을 발생시키지 않는 문턱전압의 산포(min-max치)는 1V 이하이므로, 표면 산소 농도가 37.8 at%인 비교예 2에 따라 제조된 소자는 1.5V의 산포를 가지므로 깨끗한 화상을 구현하기 힘들다.
도 4b는 결정화전 실시예 1 내지 3 및 비교예 2의 비정질 실리콘막의 표면에서 산소 농도 증가에 따른 서브 스레스홀드 스로프(subthreshold slope;S_factor)를 나타낸 그래프이다. 또한, 실시예 1 내지 3 및 비교예 2의 S_factor의 중간값을 하기 표 4에 나타내었다.
S_factor(PMOS/NMOS)(V/dec)
실시예 1 0.34/0.32
실시예 2 0.41/0.34
실시예 3 0.39/0.40
비교예 2 0.46/0.44
도 4b 및 상기 표 4에서 보는 바와 같이, 실시예 1 내지 3 및 비교예 2의 비정질 실리콘막의 표면에서 산소 농도가 증가할수록 S_factor의 중심값은 증가하며, 산포 또한 커짐을 알 수 있다. S_factor는 계조표현 및 응답속도에 매우 중요한 요소이다. 즉, 계조표현을 명확하게 구현하기 위해서는 S_factor 값을 크게 하여야 인가 게이트 전압(gate voltage)에 따른 드레인 전류(drain current)를 명확하게 나눌 수 있다. 그러나 응답속도를 빠르게 하기 위해서는 S_factor를 작게 하여야 인가 gate voltage에 따라 drain current의 on/off를 명확히 할 수 있다. 결국 이 두 가지를 만족하기 위한 S_factor의 범위가 존재하는데, 일반적으로 0.25 내지 0.45V/dec이다.
도 4b에서 산소 농도가 37.8 at%의 S_factor는 0.45V/dec를 넘어가고 산포 또한 크기　때문에 디스플레이 적용이 힘들며, 이 산소 농도를 갖는 비정질 실리콘막의 상태로 공정을 진행할 경우 불량을 제조할 수 있다.
도 4c는 결정화전 실시예 1 내지 3 및 비교예 2의 비정질 실리콘막의 표면에서 산소 농도 증가에 따른 전자(electron, NMOS에 해당) 및 정공(hole, PMOS에 해당)에 대한 이동도(mobility)를 나타낸 그래프이다. 또한, 실시예 1 내지 3 및 비교예 2의 이동도의 중간값을 하기 표 5에 나타내었다.
이동도(PMOS/NMOS)(cm2/Vs)
실시예 1 82/105
실시예 2 80/97
실시예 3 75/92
비교예 2 68/88
도 4c 및 상기 표 5에서 보는 바와 같이, 실시예 1 내지 3 및 비교예 2의 비정질 실리콘막의 표면에서 산소 농도가 증가할수록 이동도는 감소하며, 그 산포 또한 커짐을 볼 수 있다. 화상을 제대로 구현하기 위해서는 이동도가 70cm2/Vs를 넘어야 하므로 표면의 산소 농도가 37.8 at%인 경우에는 디스플레이의 적용이 힘들다. 결국 유기 전계 발광 소자에서 깨끗한 화상구현을 위해서는 결정화전 비정질 실리콘막 표면의 산소 농도가 35 at% 이하여야 하며, 바람직하게는 30 at% 이하여야 함을 알 수 있다.
도 4c에서 그래프의 추세를 보아서는 결정화전 산소 농도가 0 at%일 경우 소자특성이 향상될 것으로 보이나, 실제가 0 at%가 될 수 없고, 산소 농도가 0 at%에 가까울 정도로 감소하면 결정화가 제대로 이루어지지 않는다.
즉, 그레인 사이즈(grain size)가 매우 작아지고, 결정화도가 급격히 감소하여 원하는 소자를 얻을 수 없게 된다.
따라서 결정화 전 비정질 실리콘막 표면의 산소 농도는 2 at% 내지 35 at%이고, 바람직하게는 5 at% 내 30 at%이다. 산소 농도의 하한치를 2 at%로 설정한 이유는 앞서 언급하였듯이 결정화가 제대로 이루어지지 않기 때문에 정상적인 소자를 얻을 수 없기 때문이다.
　본 발명에서 제시하는 유기 발광 표시 장치에서 정상적인 화상을 구현하기 위하여 최적화된 비정질 실리콘막 표면의 산소 농도 범위는 유기 발광 표시 장치가 최종 완성되기 전에 비정질 실리콘막에 대한 산소 농도 측정으로 제조 불량을 미연에 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
본 발명은 비정질 실리콘막의 표면에 산소의 농도 범위를 제시함으로써, 이후 공정의 진행 여부를 결정할 수 있어, 불량을 미연에 방지하고 생산비용 및 시간을 감소시켜 보다 효율적으로 유기 발광 표시 장치를 제조할 수 있다.

Claims (10)

  1. 기판을 준비하는 단계;
    상기 기판 상에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막의 표면에서의 산소 농도를 측정하는 단계; 및
    상기 산소 농도가 2 at% 내지 35 at%에 있는 경우, 비정질 실리콘막을 결정화시키는 단계를 포함하는 유기 발광 표시 장치의 제조방법.
  2. 제1항에 있어서,
    상기 산소 농도는 5 at% 내지 30 at%인 유기 발광 표시 장치의 제조방법.
  3. 제1항에 있어서,
    상기 산소 농도가 2 at% 미만인 경우, 세정 및 대기 공정을 실시하여 상기 비정질 실리콘막의 표면에 실리콘 산화막을 더 형성한 후, 상기 비정질 실리콘막의 표면에서의 산소 농도를 재측정하는 단계를 더 포함하는 유기 발광 표시 장치의 제조방법.
  4. 제1항에 있어서,
    상기 산소 농도가 35 at%를 초과한 경우, 세정 공정을 실시하여 상기 비정질 실리콘막의 표면에 실리콘 산화막을 제거한 후, 상기 비정질 실리콘막의 표면에서의 산소 농도를 재측정하는 단계를 더 포함하는 유기 발광 표시 장치의 제조방법.
  5. 제3항 또는 제4항에 있어서,
    상기 실리콘 산화막은 자연 산화막 또는 화학기상증착 산화막인 유기 발광 표시 장치의 제조방법.
  6. 제3항 또는 제4항에 있어서,
    상기 세정 공정은 불화수소, 탈이온수, 오존수, 이소프로필알콜 및 이들의 조합으로 이루어진 군에서 선택된 화합물인 세정액을 사용하는 것인 유기 발광 표시 장치의 제조방법.
  7. 제3항 또는 제4항에 있어서,
    상기 제조방법은 세정 공정 후에 자외선 또는 원자외선을 조사하는 단계를 더 포함하는 것인 유기 발광 표시 장치의 제조방법.
  8. 제1항에 있어서,
    상기 결정화는 고상결정화법, 엑시머 레이저 어닐링법, 금속유도결정화법, 금속유도측면결정화법 및 순차적 측면 고상화법으로 이루어진 군에서 선택되는 어느 한 방법을 사용하여 수행하는 것인 유기 발광 표시 장치의 제조방법.
  9. 제1항에 있어서,
    상기 결정화 단계는 엑시머 레이저 어닐링을 사용하여 수행하는 것인 유기 발광 표시 장치의 제조방법.
  10. 제1항에 있어서,
    상기 산소 농도 측정 단계는 X-선 광전자 분광학, 이차이온질량 분석기, 및 오제이 전자분광학으로 이루어진 군에서 선택되는 어느 한 방법을 사용하여 수행하는 것인 유기 발광 표시 장치의 제조방법.
KR1020070062189A 2007-06-25 2007-06-25 유기 발광 표시 장치의 제조방법 KR100874457B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070062189A KR100874457B1 (ko) 2007-06-25 2007-06-25 유기 발광 표시 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070062189A KR100874457B1 (ko) 2007-06-25 2007-06-25 유기 발광 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR100874457B1 true KR100874457B1 (ko) 2008-12-17

Family

ID=40372740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070062189A KR100874457B1 (ko) 2007-06-25 2007-06-25 유기 발광 표시 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100874457B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183515B2 (en) 2019-03-19 2021-11-23 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device
US11329117B2 (en) 2019-07-12 2022-05-10 Samsung Display Co., Ltd. Thin film transistor, display apparatus including the same, and manufacturing methods thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017505A (ja) 2001-04-23 2003-01-17 Toshiba Corp 多結晶シリコン薄膜トランジスタの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017505A (ja) 2001-04-23 2003-01-17 Toshiba Corp 多結晶シリコン薄膜トランジスタの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183515B2 (en) 2019-03-19 2021-11-23 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device
US11942481B2 (en) 2019-03-19 2024-03-26 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device
US11329117B2 (en) 2019-07-12 2022-05-10 Samsung Display Co., Ltd. Thin film transistor, display apparatus including the same, and manufacturing methods thereof

Similar Documents

Publication Publication Date Title
US7391051B2 (en) Semiconductor device forming method
KR100333153B1 (ko) 반도체장치제작방법
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
US5893730A (en) Thin film semiconductor and method for manufacturing the same, semiconductor device and method for manufacturing the same
US20060008957A1 (en) Method of fabricating poly-crystalline silicon thin film and method of fabricating transistor using the same
US20090123643A1 (en) Electronic Device and Method for Manufacturing the Same
TWI532079B (zh) 形成多晶矽層之方法、包含該方法製造薄膜電晶體之方法、藉由使用製造薄膜電晶體之方法所製造之薄膜電晶體、以及包含該薄膜電晶體之有機發光顯示裝置
US20060102067A1 (en) Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
US7303981B2 (en) Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same
US20190131132A1 (en) Manufacture method of polysilicon thin film and polysilicon tft structure
Giust et al. High-performance laser-processed polysilicon thin-film transistors
US8044576B2 (en) Organic light emitting display and method of fabricating the same
JPH0897137A (ja) 半導体装置およびその製造方法
KR100874457B1 (ko) 유기 발광 표시 장치의 제조방법
US20070212860A1 (en) Method for crystallizing a semiconductor thin film
CN101295679A (zh) 薄膜晶体管的制造方法
JP4001906B2 (ja) 半導体装置の作製方法
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
JP3392325B2 (ja) 液晶表示装置
JP2002359192A (ja) 半導体装置の作製方法
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2007188953A (ja) 多結晶シリコン層の製造方法
US7553714B2 (en) Method of manufacturing thin film transistor having polycrystalline silicon layer, thin film transistor manufactured using the method and flat panel display comprising the thin film transistor
US20240194793A1 (en) Thin film transistor, thin film transistor array substrate and method of manufacturing thin film transistor
JPH11284199A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee