JP2002359192A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP2002359192A JP2002359192A JP2001165901A JP2001165901A JP2002359192A JP 2002359192 A JP2002359192 A JP 2002359192A JP 2001165901 A JP2001165901 A JP 2001165901A JP 2001165901 A JP2001165901 A JP 2001165901A JP 2002359192 A JP2002359192 A JP 2002359192A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- polycrystalline semiconductor
- polycrystalline
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
陥を補償するのではなく、TFTの製造プロセスを考慮
して、総合的に欠陥を補償し、しかも安定化させる技術
を提供するものである。また、当該多結晶シリコン膜を
用いて作製されるTFTの特性ばらつきを低減すること
を目的とする。さらに、当該TFTを用いて形成される
電子装置の性能を向上させることを目的としている。 【解決手段】 基板上に非晶質半導体膜を形成し、前記
非晶質半導体膜を結晶化して多結晶半導体膜を形成し、
前記多結晶半導体膜を瞬間熱アニール法により、酸化雰
囲気中での加熱処理を行い、その後、前記多結晶半導体
膜に形成された酸化膜を除去する工程を有し、前記加熱
処理により前記多結晶半導体膜に酸素を含ませることを
特徴としている。
Description
用いて構成される半導体装置の作製方法に関し、特に、
非晶質半導体膜を結晶化することにより得られる多結晶
半導体膜を形成する技術に関する。
膜にレーザービームを照射して、多結晶シリコン膜を形
成する結晶化技術が知られている。パルス発振するエキ
シマレーザーはこの結晶化技術において代表的に用いら
れるレーザーとして知られている。レーザービームの照
射によりシリコンは瞬間的に溶融し、その後固化する過
程で結晶化が進行すると考えられている。パルス幅数十
ナノ秒のレーザービームの照射は、シリコンを溶融させ
るものの、熱容量から見て、基板の温度を上昇させるほ
どのものではない。従って、耐熱温度が低いとされるホ
ウケイ酸ガラスなど安価な基板を適用できるという利点
がある。
用分野は薄膜トランジスタ(以下、TFTと記す)であ
る。当該TFTを用いて、ガラス基板を用いたアクティ
ブマトリクス駆動方式の液晶表示装置など、表示装置へ
の応用開発が積極的に進められている。アクティブマト
リクス駆動方式の表示装置におけるTFTの役割は、画
素のスイッチング素子として利用されている。さらに、
将来的にはドライバ回路の素子として、またメモリやマ
イクロプロセッサをガラス基板上へ形成するための素子
としても考えられている。
ップゲート型、ボトムゲート型(逆スタガ型)などとし
て分類することができる。素子の構造に差異はあるもの
の、多結晶シリコン膜の他にゲート電極を形成するため
の導電膜や、ゲート絶縁膜を形成するための絶縁膜など
を積層しながら所望のパターンを形成し、重ね合わせる
ことでTFTが完成されている。多結晶シリコン膜に
は、n型又はp型の不純物を注入して形成されるソース
及びドレイン領域や、ゲート電極と交差する位置に形成
されるチャネル形成領域などがあり、各領域に異なる機
能が付与されている。
して得られる多結晶シリコン膜の結晶粒の大きさは10
0nm程度である。極短時間で溶融状態から固相状態に相
変化することにより、結晶粒はさほど大きく成長せず、
しかも互いに異なる面方位が集合した状態となってい
る。その結果、結晶格子の連続性が欠如して、結晶粒界
には多数の欠陥が生成されることになる。具体的には、
結合預からない未結合手(ダングリングボンド)の存在
が考えられている。そのような欠陥は、シリコン中を流
れる電子又は正孔(キャリア)をトラップする欠陥とし
て作用する。欠陥へのキャリアの捕獲によって、欠陥は
正又は負に帯電し、キャリアの伝導を妨げる障壁ポテン
シャルが結晶粒界に形成される。これが多結晶シリコン
において、キャリアの移動度を低下させる要因と考えら
れている。TFTにおけるリーク電流(オフ状態で流れ
る電流)は、主としてこの結晶粒界でのトラップ準位を
介してのキャリアの発生と再結合によるものであるとさ
れている。
水素で終端して補償している。水素化処理には、多結晶
シリコン膜を水素プラズマに晒したり、水素雰囲気中で
加熱したりする方法が採られている。図6はこのような
結晶粒界の様子を示している。これは水素化処理とも呼
ばれている。水素化処理はこのような欠陥を補償し、キ
ャリアの移動度を向上させ、リーク電流を減少させるの
に役立っている。しかし、必ずしも全てに欠陥を水素で
補償している訳ではない。
陥を補償するための水素化処理は、概ね300〜450
℃程度の温度で行われている。それ以上の温度で加熱し
ても水素化は有効に成されず、むしろ500℃以上では
水素結合が切れて水素が離脱してしまう。TFTの作製
工程を例にすると、ソース及びドレイン領域などに注入
した不純物元素は、400〜600℃に熱処理による結
晶性の回復と活性化処理が必要とされている。これをレ
ーザーアニールにより行う方法もあるが、結局レーザー
ビームの照射により水素が離脱してしまう。その結果、
水素化処理はプロセス温度が低くなる、工程の終盤で行
う必要がある。しかし、その場合には多結晶シリコン膜
を覆って様々な被膜が形成され、気相中から水素を十分
供給できないという問題が発生する。また、水素化のた
めの加熱処理によって積層形成された膜の応力を変化さ
せてしまい、新たな界面欠陥を誘起してしまうこともあ
る。
は、成膜後非晶質シリコン中に含まれる5〜10%程度
の水素が放出され、さらにシリコン原子の再配列により
緻密化して堆積が収縮することを意味している。その収
縮率は、非晶質シリコン膜の状態にもよるが概ね1〜1
0%程度とも言われている。従って、通常は引っ張り応
力が内在することになる。シリコン中の水素は、欠陥を
補償するが、必ずしも多結晶シリコン膜が持つ歪みまで
も緩和できるものではない。
補償している限りにおいては、長期的にTFTの特性を
安定化させることはできない。TFTを駆動させること
による自己発熱で水素結合が変化してしまう可能性もあ
り、それが長期的な信頼性を低下させる要因ともなって
いる。
特性を低下させるのみでなく、チャネル形成領域内に存
在する結晶粒界の数により、或いは欠陥の頻度により個
々のTFT間で特性がばらついてしまうという問題点が
ある。例えば、しき値電圧がばらつくことにより、駆動
電圧はそのマージンを見越して高めに設定する必要があ
る。しかし、その結果消費電力が増加してしまう。
は、TFTとする過程で素子分離をするために、所定の
形状にエッチングにより島状に分離分割される。応力は
幾何学的形状に分離された半導体膜のエッジ部に集中
し、リーク電流の原因となったりする。また、その後の
加熱工程で熱応力がさらに発生し、パターン端部に熱応
力が集中することになる。
心、再結合中心となり、キャリアの移動度を低下させ
る。この欠陥は、格子欠陥、不純物起因の欠陥、応力に
よる欠陥など生成原因は様々である。しかし、300〜
450℃程度の水素化処理では必ずしもすべての欠陥を
補償することはできない。また、多結晶シリコン膜の応
力を緩和することはできない。
給する方法もあるが、そもそも酸素はシリコンと安定な
結合を作りやすく、多結晶シリコン中に分散して混入し
てしまう。しかし安易な酸素の供給は、構造の自由度は
増すものの、シリコンと酸素の複合欠陥を形成し、ドナ
ーを生成してしまう。その結果、移動度の向上とは裏腹
に、しきい値電圧を変動させてしまうという欠点を持っ
ている。
欠陥を補償するのではなく、TFTの製造プロセスを考
慮して、総合的に欠陥を補償し、しかも安定化させる技
術を提供するものである。また、当該多結晶シリコン膜
を用いて作製されるTFTの特性ばらつきを低減するこ
とを目的とする。さらに、当該TFTを用いて形成され
る電子装置の性能を向上させることを目的としている。
決するために、基板上に非晶質半導体膜を形成し、前記
非晶質半導体膜を結晶化して多結晶半導体膜を形成し、
前記多結晶半導体膜を瞬間熱アニール法により、酸化雰
囲気中での加熱処理を行い、その後、前記多結晶半導体
膜に形成された酸化膜を除去する工程を有し、前記加熱
処理により前記多結晶半導体膜に酸素を含ませることを
特徴としている。
膜を形成し、前記非晶質半導体膜にレーザービームを照
射して多結晶半導体膜を形成し、前記多結晶半導体膜を
瞬間熱アニール法により、酸化雰囲気中で前記基板の歪
み点以上の温度で加熱処理を行い、その後、前記多結晶
半導体膜に形成された酸化膜を除去する工程を有し、前
記加熱処理により前記多結晶半導体膜に酸素を含ませる
ことを特徴としている。
膜を形成し、前記非晶質半導体膜に酸化雰囲気中で第1
のレーザービームを照射して第1の多結晶半導体膜を形
成し、前記第1の多結晶半導体膜の表面に形成された酸
化膜を除去し、前記第1の多結晶半導体膜に不活性気体
雰囲気中で第2のレーザービームを照射して第2の多結
晶半導体膜を形成し、前記第2の多結晶半導体膜を瞬間
熱アニール法により、酸化雰囲気中で前記基板の歪み点
以上の温度で加熱処理を行い、その後、前記第2の多結
晶半導体膜に形成された酸化膜を除去する工程を有し、
前記加熱処理により前記多結晶半導体膜に酸素を含ませ
ることを特徴している。
膜を形成し、前記非晶質半導体膜に触媒元素を添加し
て、第1の加熱処理により結晶化して多結晶半導体膜を
形成し、前記多結晶半導体膜にレーザービームを照射し
て多結晶半導体膜を形成し、前記多結晶半導体膜を瞬間
熱アニール法により、酸化雰囲気中で前記基板の歪み点
以上の温度で加熱処理を行い、その後、前記多結晶半導
体膜に形成された酸化膜を除去する工程を有し、前記加
熱処理により前記多結晶半導体膜に酸素を含ませること
を特徴としている。
半導体膜を形成し、前記非晶質半導体膜に触媒元素を添
加して、第1の加熱処理により結晶化して第1の多結晶
半導体膜を形成し、前記第1の多結晶半導体膜に酸化雰
囲気中で第1のレーザービームを照射して第2の多結晶
半導体膜を形成し、前記第2の多結晶半導体膜の表面に
形成された酸化膜を除去し、前記第2の多結晶半導体膜
に不活性気体雰囲気中で第2のレーザービームを照射し
て第3の多結晶半導体膜を形成し、前記第3の多結晶半
導体膜を瞬間熱アニール法により、酸化雰囲気中で前記
基板の歪み点以上の温度で加熱処理を行い、その後、前
記第3の多結晶半導体膜に形成された酸化膜を除去する
工程を有し、前記加熱処理により前記多結晶半導体膜に
酸素を含ませることを特徴としている。
うことで、シリコンの表面は酸化する。酸化速度は、結
晶粒とその結晶粒界とで異なり、粒界の方が酸化速度は
速い。もっとも、この酸化は完全な熱酸化膜を形成する
ことが目的ではなく、酸素を多結晶シリコンに供給し、
欠陥を補償するためのものである。
リコン原子と相互作用できる距離に近づいた時、電子が
シリコン原子から酸素分子に引き寄せられ、その電子が
酸素分子の反結合軌道に入り込み酸素原子間の結合が解
離する。それと共に、酸素原子とSi−Si結合の間で
結合の組み替えが起こり、Si−O−Si結合が形成さ
れる。
らない。高濃度に不純物を導入したシリコン基板では、
酸化が早く進むことが知られている。多結晶シリコンで
は、結晶粒界に存在する未結合手による欠陥や弱いSi
−Si結合が多数存在し、また、不純物も偏析している
と考えられるので、この部分の酸化反応が増速される。
ンネットワーク中に取り込まれることにより、構造柔軟
性をもたせることにより転移などに起因する未結合手を
低減させる作用を持つ。結晶粒界に供給される酸素は、
そこに存在する未結合手と反応して結合を形成する。結
合に自由度が増すので、格子歪みに起因する欠陥を補償
することができる。
結晶構造の崩壊を招き、かえって欠陥を増大させる。ま
た、酸素はシリコンネットワーク中でn型不純物として
作用することも指摘されている。しかし、結晶粒界など
に局在っして存在する酸素は上述のように歪みの緩和剤
として有効に作用する。その濃度は、100μm角をラ
スタースキャンするSIMSで求める場合には、そのよ
うな巨視的、平均的な濃度評価法に従えば、1×1018
/cm3以下、好ましくは5×1017/cm3以下であることが
望ましい。
シリコンはシリコンネットワーク中に供給される。その
シリコンは結晶粒界に拡散し、格子位置に入ることによ
り、シリコンの空孔を埋めることができる。それにより
欠陥が補償される。また、シリコン原子が格子内に過剰
に供給されることにより、クローン反発力が作用して引
っ張り応力を緩和させることが可能となる。
コン膜を形成した後に直ちに行うことができる。酸素は
水素よりも安定に結合するので、シリコンが溶融しない
限りは、その後の500〜600℃程度の熱処理によっ
て拡散したり、離脱してしまうことはない。よって、T
FTの作製工程の前半において、多結晶半導体膜が露出
した状態で行うこともできる。
ージを与えず、しかもシリコンの表面に5〜10nm程度
の酸化膜を形成するために、急速加熱をすることが望ま
しい。具体的にはランプ光源を加熱源とする瞬間熱アニ
ール法が適している。加熱温度は600〜750℃、1
〜10分の加熱処理を行う。好ましくは、675℃にて
3分の加熱処理を行う。この熱処理によりガラス基板は
数ppm〜数十ppmの収縮はあるが、パターン形成前に行う
のでTFTの製造工程では殆ど問題にならない。
用しても良い。勿論、酸素又は水蒸気を適用する場合で
もバランスガスとして窒素やアルゴンなどの不活性気体
を用いることができる。水蒸気を用いる場合、水分子の
電気陰性度は2.7eVと低いので、電荷移動相互作用に
よる解離吸着は生じにくい。逆に、挿入反応によりSi
−Si結合を酸化する。酸化膜中での酸素の拡散現象
は、酸素分子と水分子の場合で異なる。酸素分子は酸化
膜のネットワークを通り抜ける浸透型であり、水分子は
ネットワークに取り込まれながら拡散する交換型である
とされている。
化窒素(NO2)、過酸化水素(H2O2)などを酸化性
雰囲気として適用することができる。また、雰囲気に塩
酸などのハロゲンを1〜5%程度添加しても良い。ハロ
ゲンの反応により、多結晶シリコン膜の汚染物質である
重金属などをゲッタリングする作用を得ることができ
る。
圧状態で行う。特に水蒸気雰囲気中で加圧状態の加熱処
理を行うと酸化反応がより促進される。
残さずフッ化水素酸又は緩衝フッ酸を用いて除去する。
低温で形成された酸化膜は、欠陥を内包しまた、界面準
位密度も必ずしも低くならない。また、応力が大きく、
そのままゲート絶縁膜として利用することは不適切であ
る。
酸素は2配位で結合することになる。4配位のシリコン
に対し、2配位の酸素結合が混在することにより、結合
角の自由度が増し、構造緩和に寄与する。それにより応
力を緩和する作用がある。酸素は多結晶シリコン膜中に
分散して均質的に含まれる必要はなく、結晶粒界などに
局在化させて含ませれば良い。
は、まず基板上に非晶質半導体膜を形成する。当該非晶
質半導体膜は加熱処理、レーザーアニール、瞬間熱アニ
ールにより結晶化させる。基板として適切なものは、絶
縁表面を有する基板であり、ガラス材、石英、セラミッ
クの他に、半導体基板の表面に絶縁膜を形成したものを
用いても良い。基板上に下地絶縁膜を形成する場合は、
酸化シリコン、窒化シリコン、酸窒化シリコンを用い
る。酸窒化シリコン膜の内訳は、単一組成物で形成して
も良いし、窒素濃度の異なる酸窒化シリコン膜を複数積
層させても良い。いずれにしても半導体材料とは異なる
異種材料上に形成するため、エピタキシャル的な成長を
得ることはできない。また、結晶成長において、結晶核
の生成率及びその位置を完全に制御することはできな
い。よって、得られる膜は多結晶体となる。
したものであり、結晶粒界には未結合手などの欠陥が多
数存在する。この方法で得られる粒径は10〜500nm
程度であり、膜表面にはリッジと呼ばれる凸部が形成さ
れることもある。また、結晶粒内には結晶欠陥が内在す
る。
具体的には酸素雰囲気、酸素と不活性気体との混合雰囲
気、その他、亜酸化窒素、二酸化窒素、水蒸気、過酸化
水素、オゾン雰囲気中で行っても良い。加熱処理の方法
は、ランプ光源を加熱源とする瞬間熱アニール法で行
う。
り、石英チャンバー201の外側にランプ光源202が
設けられ、その内側に設けられた基板203を加熱する
仕組みとなっている。石英チャンバー201内には酸化
性の気体が流され、ランプ光源が点灯することにより基
板が加熱される。
の加熱処理を行う。好ましくは、650℃にて3分の加
熱処理を行う。この熱処理によりガラス基板は数ppm〜
数十ppmの収縮はあるが、パターン形成前に行うのでT
FTの製造工程では殆ど問題にならない。
に酸素が多結晶半導体膜に供給される。図8はその様子
を模式的に示すものである。基板801上の多結晶半導
体膜802には結晶粒界804が存在し、結晶粒界に存
在する未結合手は活性であるので、その領域に供給され
る酸素と優先的に反応が起こる。また、表面に形成され
る酸化膜803から過剰となったシリコンが供給され
る。過剰シリコンは多結晶半導体膜802の格子内又は
格子内に挿入され、歪みが集中する結晶粒界に挿入され
ると、他のシリコン原子と結合して歪みを緩和する作用
があると考えられる。
ーロン力が働き反発力が発生する。それにより引っ張り
応力を緩和することができる。さらに、この熱処理に伴
って、多結晶シリコン膜の構造緩和(いわゆる焼き鈍し
効果)がなされ、結晶内欠陥の幾分かはそれにより補修
される。
陥補償は、酸素と酸化膜中からの過剰シリコンの供給に
よる相乗効果が重要であると考えられる。このような相
乗効果はレーザービームを用いた酸化性雰囲気中での結
晶化と本質的に異なっている。また、酸素をイオンドー
ピングなどで物理的に注入したとしても、当該酸素をも
って欠陥の補償を有効にできないことは明白である。
た酸化膜は、フッ化水素酸、緩衝フッ酸で除去する。熱
酸化した膜はシリコンとの界面で応力を発生し、歪みを
発生して界面の欠陥を生成する。従ってこの酸化膜は一
旦除去する。酸素結合はシリコン中で安定的に存在する
ので、その後、溶融状態にしない限りは殆ど変動するこ
とがない。よって、工程の前段階でこの処理をおこなっ
ても、水素が離脱して再度欠陥が生成してしまうような
ことはない。
酸素は2配位で結合する。4配位のシリコンに対し、2
配位の酸素結合が混在することにより、結合角の自由度
が増し、構造緩和に寄与する。それにより応力を緩和す
る作用がある。酸素は多結晶シリコン膜中に分散して均
質的に含まれ、結晶粒界などに局在化して存在するので
特に結晶粒界における欠陥を補償して、歪みを緩和する
効果を得ることができる。
説明する。図1(A)において、ガラス基板101上に
下地絶縁膜として、プラズマCVD法で酸窒化シリコン
膜102を100nmの厚さに形成する。引き続きプラズ
マCVD法で非晶質シリコン膜を50nmの厚さに形成す
る。非晶質シリコン膜の作製条件に特に限定はないが、
含有する水素濃度を10原子%以下、好ましくは5原子
%以下とするために、基板温度400℃にてXe希釈の
SiH4を、電源周波数27MHzの高周波電力により分解
して、基板上に堆積させる。また、非晶質シリコン膜の
結晶化の阻害要因として、膜中に含まれる酸素、窒素、
炭素の濃度を1×1019/cm3以下、好ましくは5×10
18/cm3以下の濃度にする。
ーザーを用い、パルス発振するレーザービームを照射す
ることにより行う。当該レーザービームはシリンドリカ
ルレンズなどで構成された光学系により、太さ200〜
500μmの線状ビームとし、当該線状ビームを80〜
98%の割合で重畳させながら照射する。レーザービー
ムのエネルギー密度は200〜400mJ/cm2とし、発振
周波数10〜300Hzにて行う。雰囲気は、空気中で行
い、この結晶化処理に伴って表面に薄い酸化膜が形成さ
れる。
晶粒径は、100nm程度のものが得られる。X線回折に
より(111)、(110)、(311)などの面方位
の回折ピークが観測される。結晶粒界には欠陥が内在
し、また、結晶粒内にも格子欠陥や転移に伴う欠陥が内
在している。従来、これらの欠陥は水素化処理により補
償しなければ、素子として良好な特性を得ることができ
ない性質のものである。表面に形成された薄い酸化膜は
フッ化水素酸で除去する。
酸化処理により行う。図1(C)はその工程を示し、R
TAにより酸素含有雰囲気中で700℃、5分の熱処理
を行う。RTAの熱源は赤外域にスペクトルのピークを
持つランプを光源とする。具体的には、ハロゲンランプ
を用いる。この熱処理によりガラス基板は数ppm〜数十p
pmの収縮する。しかし、パターン形成前に行うので多少
の収縮があっても殆ど問題とならない。
り多結晶シリコン膜104の表面には酸化膜105が形
成される。酸化膜の厚さは加熱温度や処理時間により異
なるが、1〜50nm程度の厚さに形成される。
度であり、酸化膜を形成するには低すぎる。しかしなが
ら、それ以上の温度で加熱すると基板が歪んでしまい実
用的でない。RTA法により瞬間的に基板を加熱する
と、多結晶シリコン膜を優先的に加熱することが可能と
なる。それによりガラス基板を歪ませることなく酸化処
理を行うことができる。
に酸素が多結晶シリコン膜104に供給される。特に、
結晶粒界の欠陥部はダングリングボンドがあり、優先的
に酸素との反応が起こる。また、酸化膜105から過剰
となったシリコンが供給される。過剰シリコンは多結晶
シリコン膜104の格子内に配置することにより、他の
シリコン原子と結合する。また、格子間に挿入されるこ
とにより、クーロン力が働き反発力が発生する。それに
より引っ張り応力を緩和することができる。また、この
熱処理に伴って、多結晶シリコン膜の構造緩和(いわゆ
る焼き鈍し効果)がなされ、結晶内欠陥の幾分かはそれ
により補修される。
陥補償は、酸素と酸化膜中からの過剰シリコンの供給に
よる相互作用が重要であると考えられる。従って、この
ような作用はレーザービームを用いた酸化性雰囲気中で
の結晶化と品質的に異なっている。また、酸素をイオン
ドーピングなどで物理的に注入したとしても、当該酸素
をもって欠陥の補償を有効にできないことは同前であ
る。
た酸化膜は、フッ酸、緩衝フッ酸で除去する。熱酸化し
た膜はシリコンとの界面で応力を発生し、歪ませるの
で、界面の欠陥を生成する。従ってこの酸化膜は除去す
る。
在化して含有する多結晶半導体膜を得ることができる。
酸素結合はシリコン中で安定的に存在するので、その
後、溶融状態にしない限りは殆ど変動することがない。
よって、工程の前段階でこの処理をおこなっても、水素
が離脱して再度欠陥が生成してしまうようなことはな
い。
用いて説明する。本実施例では、非晶質シリコンの結晶
化に当該シリコンの結晶化を促進する作用のある触媒元
素を用いて多結晶シリコン膜を得る方法について説明す
る。ガラス基板101、下地絶縁膜102、非晶質シリ
コン膜103は実施例1と同じものを適用するものと
し、その説明を省略する。
Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから
選ばれた一種又は複数種が適用される。これらいずれか
の触媒元素の添加方法は、スパッタ法や真空蒸着法によ
り数nmの被膜を非晶質シリコン膜の表面に形成しても良
いし、当該元素を含有する水溶液又はアルコール溶液を
スピナーで塗布することで成すこともできる。代表的に
は10ppmの酢酸Ni含有水溶液をスピナーで塗布する
方法が採用される。こうして、図2(A)に示す様に、
触媒元素含有層110を形成する。
い、窒素雰囲気中で550℃、4時間の加熱処理を行
い、多結晶シリコン膜111を形成する。この多結晶シ
リコン膜には、数%の割合で非晶質状態の領域が含まれ
ている。この非晶質領域を無くすために、図2(C)に
示すようにレーザービームを照射して結晶化率を高める
処置をする。レーザービームの照射条件は実施例1と同
様にして行う。レーザービームの照射によってシリコン
は一旦溶融状態となるが、原子の位置は殆ど変化せず結
晶粒径のサイズはさほど変わらない。むしろ、結晶粒内
にある結晶欠陥はこのアニールにより修復される。
オキサイド114を多結晶シリコン膜104の表面に形
成し、100nmの非晶質シリコン膜115を形成する。
この非晶質シリコン膜115にはアルゴン又は酸素を
0.1〜5原子%含ませて歪み場を形成しておく。これ
をファーネスアニール炉で550℃、4時間に熱処理を
行うと、非晶質シリコン膜115がゲッタリングサイト
となり、多結晶シリコン膜113に含まれるNiが吸い
出され、残留する濃度を5×1017/cm3以下とすること
ができる。その後、非晶質シリコン膜115はヒドラジ
ンなどのアルカリ溶液で除去する。ケミカルオキサイド
114はフッ化水素酸で除去し、多結晶シリコン膜11
3の清浄表面を露呈させる。
気中でRTA法により加熱処理を行い、酸化膜117を
形成する(図2(E))。この酸化膜の形成に伴って、
多結晶シリコン膜117に酸素及びシリコン原子が供給
され、内在する欠陥を補修する。
除去すると酸素が局在化して含有する多結晶シリコン膜
118を得ることができる。本実施例で示す方法で作製
された多結晶シリコン膜は、触媒元素の作用により低温
で結晶化できると共に、(110)面に対する配向比率
が10〜20%程度となり、レーザーアニールのみによ
り形成される多結晶シリコン膜と比較して高くなってい
るのが特徴である。それにより、隣接する結晶粒間での
原子配列の連続性が高いという特徴を有している。
基板101上に酸窒化シリコン膜102、非晶質シリコ
ン膜103を形成した後、レーザービームを照射して結
晶化を行う。本実施例ではレーザービームの照射を2回
に分けて行う。図3のおいてその工程を説明する。1回
目の照射では、酸素含有雰囲気中でレーザービームの照
射を行う。酸素含有雰囲気中でレーザービームの照射を
行うとリッジと呼ばれる凸部が多結晶シリコン膜120
に形成される。また、表面に5〜10nm程度の酸化膜1
21が形成される。酸素含有雰囲気中でレーザービーム
を照射して結晶化を行うことで表面に酸化膜が形成され
るが、酸素が供給されることで結晶粒の大型化が図られ
る。
た後、不活性気体中でレーザービームの照射を行う。不
活性気体としては窒素又はアルゴンを用いると良い。こ
のレーザービームの照射においても多結晶シリコン膜は
溶融するが、原子の位置は殆ど変化せず、結晶粒径のサ
イズは殆ど変化しない。しかし、形成されていたリッジ
がなくなり、表面が平坦化されることが判明している。
1と同様にして酸化性雰囲気中でRTAによる酸化処理
を行う。形成された酸化膜123は除去することで実施
例1と同様に酸素が局在化した多結晶シリコン膜を得る
ことができる。本実施例で示すレーザービームを2回照
射する方法は、実施例2で示す結晶化法と組み合わせて
行うこともできる。
雰囲気として水蒸気雰囲気を適用することができる。水
蒸気は300℃程度の温度においてもシリコン膜中に取
り込まれ、電気的に活性な欠陥を低減する作用がある。
水蒸気雰囲気における加熱処理は、常圧で行っても良い
し、2×105〜1×106Paの高圧雰囲気で行っても良
い。また、酸化剤として過酸化水素を適用しても良い。
雰囲気として亜酸化窒素(N2O)又は二酸化窒素(N
O2)雰囲気を適用することができる。亜酸化窒素は約
500℃で分解し酸素ラジカルを生成するもので、シリ
コンの酸化を促進させる。二酸化窒素は150℃以上で
熱解離をはじめ、650℃以上で完全に分解することが
知られている。RTA法による短時間の酸化処理に対し
ては、原子状の酸素又は酸素ラジカルを供給し得る気体
として適している。
製方法に適用できる半導体製造装置の一例を示す。図4
で示す装置は、ウエット処理室、非晶質半導体膜や絶縁
膜の形成が可能な成膜室、RTAを行う熱処理室、レー
ザービームの照射を行うレーザー処理室などを備え、そ
れらが搬送室を介して連結されている。
セット416がセットされ、ここから基板を供給する。
基板は搬送室(1)401の搬送手段406により1枚
づつ取り出される。ウエット処理室410には基板を高
速で回転させるスピナー417が備えられ分注器418
により薬液の塗布及び乾燥を行う。
による酸化、フッ化水素酸による酸化膜除去を組み合わ
せた表面の洗浄や、触媒元素の塗布などの処理を行うこ
とができる。
源などから成る放電発生手段420、424、基板加熱
手段419、423、ターボ分子ポンプやドライポンプ
などから成る排気手段422、426、SiH4や水素
を供給するガス供給手段421、424などが備えられ
ている。これらの構成は公知のプラズマCVD装置と同
様なものとする。これらの成膜室411、412では非
晶質半導体膜やあ絶縁膜に形成を行う。プラズマCVD
法で形成されるこれらの被膜は減圧下で形成することを
基本としているので、連結する搬送室(2)402にも
排気手段428が接続されている。
の受け渡しは中間室404を介して行う。中間室404
では常圧にて基板を搬送室(1)401側から受け取っ
た後、排気手段427により減圧にした後、搬送手段4
07により搬送室(2)402へ取り込む。
結晶化を行うものであり、レーザー433、光学系43
7、ガス供給手段414などが備えられている。熱処理
室413はRTAによる酸化処理を行い、ハロゲンラン
プなどから成る加熱手段431、雰囲気ガス供給手段4
38が備えられている。
導体膜形成後に搬送はれる基板は排気手段429が供え
られた中間室405を介して、搬送室403に搬送手段
407、408により搬入される。
415に供えられたカセット434に収納される。
り、実施例1〜5で示す工程を大気に触れさせることな
く連続して行うことができる。
体膜を用いてTFTを作製する方法を図9を用いて説明
する。本実施例にて説明するTFTの作製工程において
も本発明の熱処理方法及び熱処理装置を用いるこができ
る。
ケイ酸ガラスまたはバリウムホウケイ酸ガラスなどによ
る透光性の基板700上に実施例1〜3のいずれかの方
法により作製される多結晶シリコン膜から、島状に分離
された半導体膜702、703を形成する。多結晶シリ
コン膜の形成に際して、ガラス基板の歪み点以上の温度
で数分間加熱されることになり、当該ガラス基板は数pp
m収縮するが、島状に分離された半導体膜の形成前であ
り、TFTのパターン形成には何ら影響しない。
リコン、酸化シリコン、窒化酸化シリコンから選ばれた
一つまたは複数種を組み合わせた第1絶縁膜701を5
0〜200nmの厚さで形成する。
て、第2絶縁膜704を80nmの厚さで形成する。第2
絶縁膜704はゲート絶縁膜として利用するものであ
り、プラズマCVD法またはスパッタ法を用いて形成す
る。第2絶縁膜704として、SiH4とN2OにO2を
添加させて作製する酸化窒化シリコン膜は膜中の固定電
荷密度を低減させることが可能となり、ゲート絶縁膜と
して好ましい材料である。
るための第1導電膜を形成する。第1導電膜の種類に限
定はないが、アルミニウム、タンタル、チタン、タング
ステン、モリブデンなどの導電性材料またはこれらの合
金を適用することができる。このような材料をもちいた
ゲート電極の構造は、窒化タンタル又は窒化チタンとタ
ングステン又はモリブデンタングステン合金の積層構
造、タングステンとアルミニウム又は銅の積層構造など
を採用することができる。アルミニウムを用いる場合に
は、耐熱性を高めるためにチタン、スカンジウム、ネオ
ジウム、シリコン、銅などを0.1〜7重量%添加した
ものを用いる。第1の導電膜は300nmの厚さで形成す
る。
ト電極705、706を形成する。また、図示しない
が、ゲート電極に接続する配線も同時に形成することが
できる。
をマスクとして、自己整合的にn型半導体領域を形成す
る。ドーピングはイオン注入法又はイオンドーピング法
(ここでは、質量分離しないイオンを注入する方法をい
う)で燐を注入する。この領域の燐濃度は1×1020〜
1×1021/cm3の範囲となるようにする。
導体膜703を覆うマスク709を形成し、半導体膜7
02にp型半導体領域710を形成する。添加する不純
物は硼素を用い、n型を反転するために燐よりも1.5
〜3倍の濃度で添加する。この領域の燐濃度は1.5×
1020〜3×1021/cm3の範囲となるようにする。
シリコン膜または窒化シリコン膜から成る第3絶縁膜7
11をプラズマCVD法で50nmの厚さに形成する。
性の回復と、活性化のために熱処理を行う。加熱温度は
500〜700℃であり、温度が高い程加熱時間は短く
て済む。例えば、RTA法により600℃、5分の加熱
処理を適用することができる。この加熱処理によって多
結晶シリコン膜中の酸素結合が変化して、新たに欠陥が
生成されることはない。
良い。水素化により残留する欠陥や、界面の欠陥を補償
することができる。水素化は公知の方法を用いれば良
い。
化シリコン膜、酸化窒化シリコンで形成する。または、
ポリイミドまたはアクリルなどの有機絶縁物材料で形成
し表面を平坦化しても良い。
導体膜の不純物領域に達するコンタクトホールを形成
し、Al、Ti、Taなどを用いて配線を形成する。図
9(F)において713、714はソース線またはドレ
イン電極となる。こうしてnチャネル型TFTとpチャ
ネル型TFTを形成することができる。
リコン膜の欠陥が酸素により補償され、しかも歪みが緩
和されているので、電界効果移動度を向上させることが
できる。また、熱的な安定性が増し、信頼性を向上させ
ることができる。ここではそれぞれのTFTを単体とし
て示しているが、これらのTFTを使ってCMOS回路
やNMOS回路、PMOS回路を形成することができ
る。
に形成する非晶質シリコン膜に替えて非晶質シリコンゲ
ルマニウムを適用すると、局在した酸素を含有する多結
晶シリコンゲルマニウム膜を得ることができる。非晶質
シリコンゲルマニウム膜は、プラズマCVD法でSiH
4とGeH4の混合ガスから形成することができる。
小さく、水素化をするのが困難である。従って、多結晶
シリコンゲルマニウム膜にはゲルマニウムに起因する欠
陥が多数生成され、それがTFTの特性を悪化する要因
となっている。一方、ゲルマニウムは酸化されやすいの
で、本発明で示すような酸化雰囲気中によるRTAの加
熱処理で酸素による欠陥の補償が比較的容易に行うこと
ができる。
ことにより、酸素をもって多結晶半導体膜の欠陥を補償
し、歪みを緩和することができる。酸素は多結晶シリコ
ン膜中に分散して均質的に含まれる必要はなく、結晶粒
界などに局在化させて含ませれば良い。酸素結合はシリ
コン中で安定的に存在するので、その後、溶融状態にし
ない限りは殆ど変動することがない。よって、工程の前
段階でこの処理をおこなっても、水素が離脱して再度欠
陥が生成してしまうようなことはない。
リコン膜の欠陥が酸素により補償され、しかも歪みが緩
和されているので、電界効果移動度を向上させることが
できる。また、熱的な安定性が増し、信頼性を向上させ
ることができる。nチャネル型TFT、pチャネル型T
FTのいずれにも適用できるので、当該TFTを使って
CMOS回路やNMOS回路、PMOS回路を形成する
ことができる。
図。
図。
図。
導体製造装置の構成を示す図。
模式図。
Claims (11)
- 【請求項1】基板上に非晶質半導体膜を形成し、前記非
晶質半導体膜を結晶化して多結晶半導体膜を形成し、前
記多結晶半導体膜を瞬間熱アニール法により、酸化雰囲
気中での加熱処理を行い、その後、前記多結晶半導体膜
に形成された酸化膜を除去する工程を有し、前記加熱処
理により前記多結晶半導体膜に酸素を含ませることを特
徴とする半導体装置の作製方法。 - 【請求項2】基板上に非晶質半導体膜を形成し、前記非
晶質半導体膜にレーザービームを照射して多結晶半導体
膜を形成し、前記多結晶半導体膜を瞬間熱アニール法に
より、酸化雰囲気中で前記基板の歪み点以上の温度で加
熱処理を行い、その後、前記多結晶半導体膜に形成され
た酸化膜を除去する工程を有し、前記加熱処理により前
記多結晶半導体膜に酸素を含ませることを特徴とする半
導体装置の作製方法。 - 【請求項3】基板上に非晶質半導体膜を形成し、前記非
晶質半導体膜に酸化雰囲気中で第1のレーザービームを
照射して第1の多結晶半導体膜を形成し、前記第1の多
結晶半導体膜の表面に形成された酸化膜を除去し、前記
第1の多結晶半導体膜に不活性気体雰囲気中で第2のレ
ーザービームを照射して第2の多結晶半導体膜を形成
し、前記第2の多結晶半導体膜を瞬間熱アニール法によ
り、酸化雰囲気中で前記基板の歪み点以上の温度で加熱
処理を行い、その後、前記第2の多結晶半導体膜に形成
された酸化膜を除去する工程を有し、前記加熱処理によ
り前記多結晶半導体膜に酸素を含ませることを特徴とす
る半導体装置の作製方法。 - 【請求項4】基板上に非晶質半導体膜を形成し、前記非
晶質半導体膜に触媒元素を添加して、第1の加熱処理に
より結晶化して多結晶半導体膜を形成し、前記多結晶半
導体膜にレーザービームを照射して多結晶半導体膜を形
成し、前記多結晶半導体膜を瞬間熱アニール法により、
酸化雰囲気中で前記基板の歪み点以上の温度で加熱処理
を行い、その後、前記多結晶半導体膜に形成された酸化
膜を除去する工程を有し、前記加熱処理により前記多結
晶半導体膜に酸素を含ませることを特徴とする半導体装
置の作製方法。 - 【請求項5】基板上に非晶質半導体膜を形成し、前記非
晶質半導体膜に触媒元素を添加して、第1の加熱処理に
より結晶化して第1の多結晶半導体膜を形成し、前記第
1の多結晶半導体膜に酸化雰囲気中で第1のレーザービ
ームを照射して第2の多結晶半導体膜を形成し、前記第
2の多結晶半導体膜の表面に形成された酸化膜を除去
し、前記第2の多結晶半導体膜に不活性気体雰囲気中で
第2のレーザービームを照射して第3の多結晶半導体膜
を形成し、前記第3の多結晶半導体膜を瞬間熱アニール
法により、酸化雰囲気中で前記基板の歪み点以上の温度
で加熱処理を行い、その後、前記第3の多結晶半導体膜
に形成された酸化膜を除去する工程を有し、前記加熱処
理により前記多結晶半導体膜に酸素を含ませることを特
徴とする半導体装置の作製方法。 - 【請求項6】請求項1乃至請求項5のいずれか一におい
て、前記瞬間熱アニール法における酸化雰囲気に、酸素
と窒素とが含まれることを特徴とする半導体装置の作製
方法。 - 【請求項7】請求項1乃至請求項5のいずれか一におい
て、前記瞬間熱アニール法における酸化雰囲気に、亜酸
化窒素、二酸化窒素、オゾンから選ばれた一種又は複数
種が含まれることを特徴とする半導体装置の作製方法。 - 【請求項8】請求項1乃至請求項5のいずれか一におい
て、前記瞬間熱アニール法における酸化雰囲気に、水蒸
気が含まれることを特徴とする半導体装置の作製方法。 - 【請求項9】欠陥を有する多結晶半導体膜を形成し、酸
化性気体中で加熱処理を行い、当該欠陥を酸化すること
を特徴とする半導体装置の作製方法。 - 【請求項10】格子歪みと欠陥を有する多結晶半導体膜
を形成し、酸化性気体中で加熱処理を行い、当該欠陥を
酸化させ、かつ格子歪みを緩和することを特徴とする半
導体装置の作製方法。 - 【請求項11】複数の結晶粒から成る多結晶シリコン膜
であって、前記結晶粒の粒界には、局所的なSi−O−
Si結合が形成されていることを特徴とする半導体装置
の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001165901A JP5051949B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001165901A JP5051949B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002359192A true JP2002359192A (ja) | 2002-12-13 |
JP2002359192A5 JP2002359192A5 (ja) | 2008-06-26 |
JP5051949B2 JP5051949B2 (ja) | 2012-10-17 |
Family
ID=19008519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001165901A Expired - Fee Related JP5051949B2 (ja) | 2001-05-31 | 2001-05-31 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5051949B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005210109A (ja) * | 2003-12-25 | 2005-08-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
KR100652060B1 (ko) * | 2004-09-09 | 2006-12-01 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법 |
US7279405B2 (en) | 2003-11-06 | 2007-10-09 | Kabushiki Kaisha Toshiba | Fabrication method for semiconductor device and manufacturing apparatus for the same |
JP2009164610A (ja) * | 2007-12-28 | 2009-07-23 | Viatron Technologies Inc | 薄膜トランジスタの製造方法 |
JP2014027287A (ja) * | 2013-08-28 | 2014-02-06 | Yuutekku:Kk | 水蒸気加圧急速加熱装置、酸化物材料膜の製造方法及びpzt膜の製造方法 |
KR20140104436A (ko) * | 2011-11-30 | 2014-08-28 | 소이텍 | 결함의 형성을 제한하는 헤테로구조의 제조방법 |
JP2018022913A (ja) * | 2009-10-29 | 2018-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0794756A (ja) * | 1993-07-27 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH0794757A (ja) * | 1993-07-30 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH07283151A (ja) * | 1994-04-13 | 1995-10-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法及び半導体装置の作製装置 |
JPH08195494A (ja) * | 1994-05-26 | 1996-07-30 | Sanyo Electric Co Ltd | 半導体装置,半導体装置の製造方法,薄膜トランジスタ,薄膜トランジスタの製造方法,表示装置 |
JP2001060551A (ja) * | 1999-08-19 | 2001-03-06 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2001
- 2001-05-31 JP JP2001165901A patent/JP5051949B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0794756A (ja) * | 1993-07-27 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH0794757A (ja) * | 1993-07-30 | 1995-04-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH07283151A (ja) * | 1994-04-13 | 1995-10-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法及び半導体装置の作製装置 |
JPH08195494A (ja) * | 1994-05-26 | 1996-07-30 | Sanyo Electric Co Ltd | 半導体装置,半導体装置の製造方法,薄膜トランジスタ,薄膜トランジスタの製造方法,表示装置 |
JP2001060551A (ja) * | 1999-08-19 | 2001-03-06 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7279405B2 (en) | 2003-11-06 | 2007-10-09 | Kabushiki Kaisha Toshiba | Fabrication method for semiconductor device and manufacturing apparatus for the same |
US8211785B2 (en) | 2003-11-06 | 2012-07-03 | Kabushiki Kaisha Toshiba | Fabrication method for semiconductor device including flash lamp annealing processes |
JP2005210109A (ja) * | 2003-12-25 | 2005-08-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
KR100652060B1 (ko) * | 2004-09-09 | 2006-12-01 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법 |
JP2009164610A (ja) * | 2007-12-28 | 2009-07-23 | Viatron Technologies Inc | 薄膜トランジスタの製造方法 |
JP2018022913A (ja) * | 2009-10-29 | 2018-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US10490553B2 (en) | 2009-10-29 | 2019-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20140104436A (ko) * | 2011-11-30 | 2014-08-28 | 소이텍 | 결함의 형성을 제한하는 헤테로구조의 제조방법 |
KR101972926B1 (ko) | 2011-11-30 | 2019-04-26 | 소이텍 | 결함의 형성을 제한하는 헤테로구조의 제조방법 |
JP2014027287A (ja) * | 2013-08-28 | 2014-02-06 | Yuutekku:Kk | 水蒸気加圧急速加熱装置、酸化物材料膜の製造方法及びpzt膜の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5051949B2 (ja) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100297318B1 (ko) | 반도체장치제작방법 | |
KR100329303B1 (ko) | 반도체장치제조방법 | |
US5550070A (en) | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same | |
US7391051B2 (en) | Semiconductor device forming method | |
US7485553B2 (en) | Process for manufacturing a semiconductor device | |
US5946560A (en) | Transistor and method of forming the same | |
US20120268681A1 (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
TW515101B (en) | Method for fabrication of field-effect transistor | |
JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3927634B2 (ja) | レーザーアニール方法及び薄膜トランジスタの作製方法 | |
JPH0897137A (ja) | 半導体装置およびその製造方法 | |
JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
JP5051949B2 (ja) | 半導体装置の作製方法 | |
US5770486A (en) | Method of forming a transistor with an LDD structure | |
JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
JP4737366B2 (ja) | 半導体装置の製造方法 | |
JPH04226040A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3680677B2 (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
JP2003158135A (ja) | 薄膜トランジスタの製造方法およびそれを備える表示装置の製造方法 | |
JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4254661B2 (ja) | 半導体装置の製造方法 | |
JP3911947B2 (ja) | 電界効果トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080513 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120724 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |