JP4254661B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4254661B2
JP4254661B2 JP2004248771A JP2004248771A JP4254661B2 JP 4254661 B2 JP4254661 B2 JP 4254661B2 JP 2004248771 A JP2004248771 A JP 2004248771A JP 2004248771 A JP2004248771 A JP 2004248771A JP 4254661 B2 JP4254661 B2 JP 4254661B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon film
impurity element
film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004248771A
Other languages
English (en)
Other versions
JP2006066711A (ja
Inventor
一幸 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004248771A priority Critical patent/JP4254661B2/ja
Priority to US11/200,000 priority patent/US7220659B2/en
Publication of JP2006066711A publication Critical patent/JP2006066711A/ja
Application granted granted Critical
Publication of JP4254661B2 publication Critical patent/JP4254661B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は半導体装置の製造方法に関し、より具体的には薄膜トランジスタの製造方法に関する。
半導体装置としての薄膜トランジスタの製造プロセスは、例えば、後にトランジスタのチャネル部となる半導体膜を形成する工程、及び光（特にレーザ）照射によって半導体膜を結晶化させる工程を含んでいる。これらの工程は異なる製造装置で行われており、一つの工程から次の工程に移る間に基板が大気に曝されると、半導体膜表面には、大気中のハイドロカーボンやボロン、リン、水等の不純物が結合し、結晶化による半導体膜の溶融・固化によって、半導体膜の膜中には多量の不純物元素が混入するという問題がある。
従来、この問題を解決するために、例えば、特開平３−２８９１４０号公報では、非結晶質半導体薄膜を成膜し、当該非晶質半導体薄膜を大気中に取り出すことなく連続して熱処理して固相成長させ、ゲート酸化膜を形成する方法が提案されている（特許文献１）。
また、半導体膜中への不純物元素の混入を防止するために、例えば特開平６−３４２７５７号公報では、非晶質半導体に対してその結晶化温度以下の温度で加熱処理を施すチャンバと、半導体に対してレーザ光を照射するチャンバと、の間において試料が大気に曝されずに搬送されるようにした方法が提案されている（特許文献２）。
一方、薄膜トランジスタの製造プロセスで作成した薄膜トランジスタにおいては、下地保護膜やゲート絶縁膜内の固定電荷等が影響するフラットバンド電圧のシフトが問題となる場合がある。特開２００３−２５７９９２号公報では、この問題に対処するために、ボロン等をチャネル領域にドーピングし、フラットバンド電圧を実質０Ｖに固定することで、しきい値電圧のバラツキを抑えるようにした薄膜トランジスタの製造方法が提案されている（特許文献３）。
これらの技術を利用して、大気中に曝すことなく不純物元素の混入を防ぎ、かつフラットバンド電圧のバラツキを抑える方法として、例えば２つの組み合わせが考えられる。
図５に、第１の組み合わせ方法として、半導体膜形成、レーザ結晶化、不純物のドーピングの順で工程処理する場合を示す。図５（ａ）に示すように、ＣＶＤ装置を利用して基板２００上に下地保護膜２０１を介して半導体膜２０２を形成してから、図５（ｂ）に示すように、レーザ結晶化装置を利用して、レーザ光を照射して結晶化した半導体膜２０３を形成していく。最後に図５（ｃ）に示すように、ドーピング装置を利用して、ボロンＢ+を結晶化した半導体膜２０３にドーピングする。
図６に、第２の組み合わせ方法として、半導体膜形成、不純物のドーピング、レーザ結晶化の順で工程処理する場合を示す。図６（ａ）に示すように、ＣＶＤ装置を利用して半導体膜２０２を形成した後、図６（ｂ）に示すように、今度はドーピング装置を用いてボロンＢ+を半導体膜２０２にドーピングする。そして図６（ｃ）に示すように、レーザ光を照射して半導体膜２０２を結晶化する。
第１の方法では、ドーピングした不純物を活性化するための熱処理が別途必要になる。ところがガラス基板ではアニール温度の上限があるため、ドーピング量を増やすことで対応する。一方、ドーピング量を多くすると半導体膜の特性劣化を招く場合がある。このことから、レーザ結晶化工程で、高い効率で不純物の活性化が併せて可能な第２の方法が優れる。
特開平３−２８９１４０公報 特開平６−３４２７５７公報 特開２００３−２５７９９２号公報
しかしながら、上記第１の方法であっても第２の方法であっても、大気中に曝すことなく不純物元素の混入を防ぎ、かつフラットバンド電圧のバラツキを抑えるという目的を果たすためには、ＣＶＤ装置、ドーピング装置、レーザ結晶化装置を総て組み合わせて利用しなければならなかった。
製造装置の数が多いほど、基板を他の製造装置に移す手間が発生し、コストアップに繋がる。特に基板を大気中に曝さないために、３つの製造装置を気密状態で接続する必要があり、製造装置に対するコスト上昇は避けられなかった。
そこで、本発明は、半導体膜形成する工程からその半導体膜を結晶化させる工程までを大気中に曝すことなく不純物元素の混入を防ぎ、かつフラットバンド電圧のバラツキを抑えるための半導体装置の製造方法を安価にかつ容易に実現することを目的とする。
上記目的を達成するため、第１の発明の半導体装置の製造方法は、基板上にアモルファスシリコン膜を形成する第１工程と、前記アモルファスシリコン膜から水素を除去する脱水素処理を行う第２工程と、前記アモルファスシリコン膜に不純物元素を含む分子をドープ量に対応した密度となるように不活性化ガスまたは不活性化ガスのプラズマで希釈したものを供給し当該アモルファスシリコン膜の結合手を終端させて不活性化する第３工程と、不活性化した当該アモルファスシリコン膜にレーザ照射して当該結合手に結合した当該分子中の前記不純物元素を当該アモルファスシリコン膜にドーピングしつつ当該アモルファスシリコン膜を結晶化させる第４工程と、を含んでなり、前記第１乃至前記第４工程を大気から隔離された環境下で行うことを特徴とする。
上記プロセスによれば、アモルファスシリコン膜形成後に不純物元素を一定量含んで活性化したアモルファスシリコン膜を不活性化してから、レーザ結晶化を行うことで、半導体表面の結合手を終端している不純物元素がアモルファスシリコン膜内部にドーピングされるので、少なくともドーピング装置を利用する必要が無くなり、安価にかつ容易に半導体装置を製造することができる。さらに、アモルファスシリコン膜形成からレーザ結晶化までを大気に曝すことなく連続で行なうことで、フラットバンド電圧を制御するための不純物以外の不純物、例えば大気中に含まれるハイドロカーボンや水等を、アモルファスシリコン膜に混入することを防ぐことができる。
ここで、上記第３工程は、脱水素処理によって活性化したアモルファスシリコン膜に当該分子を水素で希釈したガスを供給して当該アモルファスシリコン膜の結合手を終端させるものである。当該構成によれば、不純物元素を含んだ分子が一定の割合含まれる水素ガスが供給されるので、活性化したアモルファスシリコン膜の結合手が容易に終端され、不純物元素を含んだ分子のガス中の存在割合に対応して当該分子がアモルファスシリコン膜表面に存在するようになる。また水素は、半導体内部に入り込まないので不活性化させるための元素として好ましい。
例えば、この第３工程は、不純物元素を含む分子としてジボラン（Ｂ2Ｈ6）を含み、ジボランが１／１００以下の希釈量の雰囲気で実施される。ジボランが１に対して他のガス分子、例えば水素が１００以上となるようにして希釈すれば、過剰な不純物が半導体膜表面に付着することを防止しながら、適正にドーピング量を制御することができる。
上記課題を解決する第２の発明は、基板上にアモルファスシリコン膜を形成する第１工程と、前記アモルファスシリコン膜から水素を除去する脱水素処理を行う第２工程と、前記アモルファスシリコン膜の結合手を終端させて不活性化する第３工程と、不活性化した前記アモルファスシリコン膜にレーザ照射し結晶化する第４工程と、を含んでなり、前記第１乃至第４工程を、大気から隔離された環境下で行い、前記レーザ照射時に、不純物元素を当該アモルファスシリコン膜に供給しながらパルスレーザを一ヵ所当たり２回以上重ねて照射して前記不純物元素を前記アモルファスシリコン膜にドーピングしつつ当該アモルファスシリコン膜を結晶化させることを特徴とする。
上記プロセスによれば、アモルファスシリコン膜形成後に活性化したアモルファスシリコン膜を不活性化してから、レーザ照射中に同時に不純物元素を含む分子が供給される。アモルファスシリコン膜の結晶化と不純物元素のアモルファスシリコン膜内部へのドーピングが並行して実施されるので、少なくともドーピング装置を利用する必要が無くなり、安価にかつ容易に半導体装置を製造することができる。
ここで、第４工程において、不純物元素を含む分子を供給し、その供給量を、アモルファスシリコン膜表面が活性化した場合の当該不純物元素の吸着確率、レーザ照射時間、当該不純物元素の単位時間当たりの衝突量、及び当該レーザ照射前に付着する当該不純物元素量に基づいて決定する。アモルファスシリコン膜のレーザ結晶化に際して、上記要素間には一定の関係が存在するので、これら要素に基づいて不純物元素を含む分子を供給すれば、適正にドーピング量を制御することができる。
また本発明において、第３工程は、アモルファスシリコン膜の表面を水素プラズマまたは水素を含む雰囲気中に曝す工程である。これらプロセスによれば、アモルファスシリコン膜表面の結合手を効果的に終端させて不活性化させることができる。
本発明では、レーザ結晶化前に不純物（例えばアクセプタ型不純物であればボロン等）を半導体膜表面に吸着させ、その後にレーザ結晶化を行う方法（第１の発明）、またはレーザ照射中に不純物を供給しながらレーザ結晶化を行う方法（第２の発明）により、多結晶化したポリシリコン層中に不純物元素を導入して活性化を完了させるものである。第１の発明については実施形態１で、第２の発明については実施形態２で説明する。
（実施形態１）
図１に、本実施形態１における半導体装置の製造方法の製造工程断面図を示す。本実施形態１は、本発明の第１の発明に係り、基板上に半導体膜を形成する第１工程（ａ）、半導体膜から水素を除去する脱水素処理を行う第２工程（図１（ｂ））、脱水素処理によって活性化した半導体膜に不純物元素を含む分子をドープ量に対応した密度で供給し当該半導体膜の結合手を終端させて不活性化する第３工程（図１（ｃ））、不活性化した当該半導体膜にエネルギーを供給して当該結合手に結合した当該分子中の不純物元素を当該半導体膜にドーピングしつつ当該半導体膜を結晶化させる第４工程（図１（ｄ））を備え、それらの工程を大気から隔離された環境下で連続的に行う。以下、具体的に説明する。
図１（ａ）に示すように、薄膜半導体装置を形成するための基板１００（例えばガラス基板）上に、絶縁性物質である下地保護膜１０１を形成する。その上に、第１工程として、半導体装置である薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜１０２を形成する。これらの層の形成には、ＣＶＤ装置を用いる。
なお、半導体膜１０２の表面が大気に曝されると、多量のハイドロカーボンや水等が付着するため、これを防止するべく、この半導体膜形成工程以降の工程は、大気に曝されることなく気密雰囲気化で実施される。
図１（ｂ）に示すように、第２工程として、半導体膜１０２表面や内部に存在する多量の水素を放出させるため脱水素処理を行う。この工程は、基板１００を脱水素処理室に搬送して行われる。形成直後のアモルファスシリコン層表面において、多数のシリコン原子のダングリングボンド（不対結合手）は水素元素がシリコン元素と結合している。半導体膜１０２の内部にも水素原子を多数含んでいる。この状態で脱水素処理を行うと半導体膜１０２の表面の水素原子が除かれて表面が活性となり、雰囲気中に存在するハイドロカーボンや水、リン、ボロンなどの不純物元素を吸着しやすい活性化状態となる。
このような状態でレーザ結晶化に先立ってフラットバンド電圧の安定化のために不純物、例えばアクセプタ型不純物であるボロン等を付着させようとすると、極めて多量の不純物元素が半導体膜表面に付着してしまう。多量の不純物元素が付着した状態でレーザ結晶化を行うと、制御できない状態でポリシリコン半導体膜中に多量の不純物元素が拡散してしまい、薄膜トランジスタの電気特性に悪影響を与えることになる。
例えば、フラットバンド電圧を実質０Ｖに調整するために必要なボロンのドーズ量は約１×１０16ｃｍ-3から３×１０16ｃｍ-3である。多結晶のシリコン層の膜厚を５０ｎｍ程度と仮定すると、１×１０11ｃｍ-2の密度でボロンが付着するようにボロンの量を制御できればよく、これ以上では多すぎる。
そこで、本第１の発明では、以下説明するように、適正なドープ量となるように不純物元素を含む分子を不活性化ガスで希釈した雰囲気下で半導体膜表面のダングリングボンドを終端させる。これによって、半導体膜１０２の表面に必要な密度で不純物元素が付着し、残りは不活性化処理されることになる。すなわち、不活性化処理と、レーザ結晶化工程においてドーピングされる適正量の不純物元素の付着処理とを、同一工程で実現する。不活性化ガスとしては、例えば水素が好ましい。水素は半導体膜内部に入り込まないので、不活性化処理をするためのガスとして、不純物元素の希釈ガスとして好ましい。また、水素ガスの代わりに水素プラズマを用いてもよい。
図１（ｃ）に示すように、第３工程として、例えば、多量の水素ガスによってボロンを含む分子（例えばジボランＢ2Ｈ6）を希釈したジボランガス１０４を用いて、半導体膜１０２の表面に付着するボロンの量を制御する。その希釈量は、ジボランを用いる場合には、ジボランが１に対して水素が１００以上となるような希釈量でなければならない。また、この希釈量はジボランガスを流す時間長にも依存するため、ジボランガスの供給時間長も制御する。具体的には、希釈量は不純物元素を含む分子の構造と供給時間長に応じて定める。ジボランガス１０４の供給によって、活性化状態となった半導体膜１０２の表面のダングリングボンドがジボランで終端され、残りは水素で不活性化処理される。
図１（ｄ）に示すように、第４工程として、ダングリングボンドが終端され、適正量のジボランが付着したら、基板１００をレーザ処理室に搬送し、レーザ照射Ｌを行って、シリコン表面を結晶化させる。なお、レーザ照射中にもジボランガスを連続供給してもよい。レーザ照射Ｌは、例えば所定の強度のレーザ光のパルスを一定の間隔で照射し、レーザ光と基板１００との相対位置を動かし、半導体膜１０２の全体をアモルファス状態から多結晶化させる。
このレーザ結晶化工程によって、一定の密度で半導体膜１０２の表面に付着していた不純物元素が多結晶化された半導体膜１０３の内部に入り込み、レーザによって活性化される。
以上、本実施形態１によれば、大気中に曝すことなく不純物元素の混入を防ぎ、かつフラットバンド電圧のバラツキを抑えるための半導体装置の製造方法を安価にかつ容易に実現することが可能となった。
特に、本第１の発明によって、ドーピング装置などの製造装置を利用せずに半導体装置を製造可能となった。
（実施形態２）
図２に、本実施形態２における半導体装置の製造方法の製造工程断面図を示す。本実施形態２は、本発明の第２の発明に係り、基板上に半導体膜を形成する第１工程（図２（ａ））と、半導体膜から水素を除去する脱水素処理を行う第２工程（図２（ａ））と、脱水素処理によって活性化した半導体膜の結合手を終端させて不活性化する第３工程（図２（ｂ））と、不活性化した半導体膜にエネルギーを供給する第４工程（図２（ｃ）〜（ｅ））とを備え、エネルギーの照射時に、不純物元素を含む分子を供給し当該分子中の不純物元素を当該半導体膜にドーピングしつつ当該半導体膜を結晶化させる。さらに、各工程を大気から隔離された環境下で連続的に行う。以下、具体的に説明する。
図２（ａ）に示すように、薄膜半導体装置を形成するための基板２００（例えばガラス基板）上に、絶縁性物質である下地保護膜２０１を形成し、その上に、第１工程として、半導体装置である薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜２０２を形成する。これらの層の形成には、ＣＶＤ装置を用いる。
なお、半導体膜２０２の表面が大気に曝されると、多量のハイドロカーボンや水等が付着するため、これを防止するべく、この半導体膜形成工程以降の工程は、大気に曝されることをなく気密雰囲気化で実施される。
図２（ａ）に示す第２工程として、半導体膜２０２表面や内部に存在する多量の水素を放出させるため脱水素処理を行う。この工程は、基板２００を脱水素処理室に搬送して行われる。形成直後のアモルファスシリコン層表面において、多数のシリコン原子のダングリングボンドは水素元素がシリコン元素と結合している。半導体膜２０２の内部にも水素原子を多数含んでいる。この状態で脱水素処理を行うと半導体膜２０２の表面の水素原子が除かれて表面が活性となり、雰囲気中に存在するハイドロカーボンや水、リン、ボロンなどの不純物元素を吸着しやすい活性化状態となる。
このようなこのような活性化された状態でレーザ結晶化に先立ってフラットバンド電圧の安定化のために不純物、例えばアクセプタ型不純物であるボロン等を付着させようとすると、極めて多量の不純物元素が半導体膜表面に付着してしまう。この状態で、レーザ結晶化を行うと、量的な制御できない状態でポリシリコン半導体膜中に不純物元素が拡散してしまい、薄膜トランジスタの電気特性に悪影響を与えることになる。
そこで、本第２の発明では、まず活性化した半導体膜２０２の表面の不活性化処理を行う。この点で、予め一定量の不純物元素を制御した量で希釈させてから不活性化処理をする実施形態１とは異なる。水素は半導体膜内部に入り込まないので、不活性化処理をするためのガスとして好ましい。また、水素プラズマを供給することでも半導体膜１０２の表面を不活性化可能である。すなわち、図２（ｂ）に示すように、第３工程として水素ガスや水素プラズマが存在する雰囲気下に曝すことで、シリコン表面のダングリングボンドを終端させる。
次に、図２（ｃ）〜（ｅ）に示すように、第４工程として、基板２００をレーザ処理室に搬送し、レーザ照射Ｌの間に不純物元素を含む分子を供給して、半導体膜２０２を多結晶化しながら、多結晶中に不純物元素を導入し、レーザ照射による活性化も完了させる。
レーザ結晶化技術は、一般にパルスレーザを一カ所当たり数十回重ねて照射することにより半導体を多結晶化し結晶性を高めるものである。出願人の実験によれば、水素によるダングリングボンドの終端で不活性になったアモルファスシリコンの表面にレーザ照射をすると、再び活性になることが発見された。最初のレーザ照射によってシリコン表面が活性となるので、二回目のレーザ照射時に不純物元素がシリコン表面に存在していると、不純物はシリコン表面に付着し、さらに後のレーザ照射によって導入されるとともに活性化が促進されるのである。このためには、レーザパルスの断続照射時に不純物元素を含んだ分子を、量的に制御しながら供給しておけばよい。
そこで、本第２の発明では、以下に説明するように、レーザ照射時に、不純物元素を含む分子を供給し当該分子中の不純物元素を当該半導体膜２０２にドーピングしつつ当該半導体膜２０２を結晶化させる。
図２（ｃ）に示すように、最初のレーザパルスＬが照射されると、照射領域が活性化（多結晶化）される。この状態は、半導体膜２０２の元素、例えばシリコンのダングリングボンドが発生しており、容易に不純物元素や水素が付着しやすい状態である。チャンバ内には、不純物元素を含む分子（例えばジボランとする）を不活性化する分子（例えば水素とする）で希釈した希釈ガス２０４が供給されている。
図２（ｄ）に示すように、このとき、活性化された照射領域Ａの周辺には、希釈ガス２０４が存在するので、照射領域Ａのダングリングボンドが、ジボラン分子及び水素分子で終端される。ジボランの密度は、希釈ガス２０４におけるジボランの希釈度に対応する。
図２（ｅ）に示すように、照射領域Ａがジボランと水素とで終端されたところに、引き続きレーザパルスＬが照射されると、不純物元素が多結晶化した半導体膜２０３内に取り込まれ、さらに不純物元素自体の活性化が促進される。
図３に、ＳＩＭＳ（Secondary Ion Mass Spectrometry:二次イオン質量分析）結果から算出したレーザパルス間隔に対するボロンのドーズ（導入、混入）量を示す。図３から把握できるように、レーザパルスの間隔に比例してボロンのドーズ量が増加している。シリコン表面に付着したボロンのシリコン内へのドーズ量が、レーザパルス間隔に比例して増加すると推測できる。また図３の測定点がほぼ直線上に乗っていることから、レーザパルス間隔を制御することによって、多結晶シリコン層中への不純物元素のドープ量を精度よく制御できることが判った。
上記推察より、半導体膜に不純物元素を所望の密度でドーズするには、次のパラメータを制御すればよいことが推測できる。
１） レーザ照射前に付着する不純物元素量
２） 半導体膜表面が活性化された場合の不純物元素の吸着確率
３） レーザパルスの照射開始から照射終了までの時間
４） 不純物元素が単位時間当たりに半導体膜表面に衝突する量
５） チャンバ圧力（全圧）
上記のうち、上記１）は図３のＹ軸切片で把握することができる。上記２）〜４）は図３の直線の傾きにより把握することができる。
結局、半導体膜の表面に付着する不純物元素の量は、
（半導体膜表面に付着する不純物元素量）＝（半導体膜表面が活性化した場合の当該不純物元素の吸着確率）×（レーザ光の供給時間）×（不純物元素の単位時間当たりの衝突量）＋（レーザ光の付与前に付着する当該不純物元素量）
に基づいて決定される。付着する不純物元素量は、すなわち供給する不純物元素量に対応しているので、上記式に基づいて適正な不純物元素量、それを含んだ分子の供給量を決定すればよい。
なお、この式が成り立つためには、チャンバ内に存在している分子の平均自由行程が大きく、連続流体としての性質を示さないことが必要である。連続流体としての性質を示す場合、ガスに流れがあるため、元素が基板全体に均一に衝突することが困難となり、基板面内でドーズ量にバラツキが発生することが考えられる。上記５）のチャンバ圧力としては、１００Pa以下が好ましい。また、レーザ処理室内での基板加熱温度は３５０℃以下にすることが望まれる。これは３５０℃より高いとシリコン表面のＳｉ−Ｈ結合が切れてしまい、シリコン表面が絶えず活性になってしまうからである。
以上、本実施形態２によれば、大気中に曝すことなく不純物元素の混入を防ぎ、かつフラットバンド電圧のバラツキを抑えるための半導体装置の製造方法を安価にかつ容易に実現することが可能となった。
特に、本第２の発明によって、レーザ結晶化工程によって、半導体膜２０２の結晶化、不純物元素のドーピング、及びドーピングした不純物元素の活性化を同時に行うことが可能となり、ドーピング装置などの製造装置を省略できるようになった。
次に本実施形態１に対応する実施例１を説明する。再び図１の薄膜トランジスタの製造工程断面図に沿って説明する。
半導体膜１０２の製造工程（図１（ａ））では、基板１００上に下地保護膜１０１を形成する。基板１００の一例として、３００ｍｍ×３００ｍｍの正方形状汎用無アルカリガラス基板を用いた。本例では基板温度を４３０℃として平行平板プラズマＣＶＤ法にて、下地保護膜１０１である酸化珪素膜を５００ｎｍ程度堆積した。
次に、第１工程（半導体膜形成）（図１（ａ））として、後に薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜１０２を堆積した。本例では下地保護膜１０１の堆積と連続して平行平板プラズマＣＶＤ法にて同一室内で堆積する。下地保護膜１０１を堆積した後、まず真空引きとＡｒ封入を二回繰り返し、室内をＡｒにて置換し、下地保護膜の形成時に使用したＯ2等のガスを室内より排出した。次に原料ガスであるシラン（ＳｉＨ4）を１００ｓｃｃｍ流し、４３０℃の堆積温度で６０秒間の処理を行なうことで非晶質シリコン膜である半導体膜１０２をおよそ５０ｎｍ堆積した。
次に、第２工程（脱水素処理）（図１（ｂ））として、水素を除去するために、脱水素処理室に基板１００を真空中（減圧環境下）にて搬送し、４９０℃で１０分間基板加熱を行った。これによって半導体膜１０２の表面や内部の水素が放出され、水素含有量が１ａｔｍ．％程度となり、レーザ結晶化が可能となった。
次に、第３工程（不純物元素付着及び終端化処理）（図１（ｃ））として、脱水素処理室からレーザ処理室に基板１００を真空中（減圧環境下）にて搬送する。レーザ処理室では、真空度を例えば１００Ｐａに設定し、水素を５０００ｓｃｃｍ、ジボランを５ｓｃｃｍ流した。レーザ処理室のヒータは、シリコン表面のＳｉ―Ｈ結合が切れない程度の温度、例えば３００℃以下に維持した。この処理によって、半導体膜１０２のシリコン表面には、ボロンが、１×１０11ｃｍ-2程度の密度で付着した。
次に、第４工程（レーザ結晶化処理）（図１（ｄ））として、レーザ処理室のチャンバ内よりジボランガスを排出した後、レーザ照射を行うことで、半導体膜１０２の多結晶化とボロンの半導体膜１０２へのドーピングを同時に行った。
次に実施形態２に対応する実施例２を説明する。再び図２の薄膜トランジスタの製造工程断面図に沿って説明する。
半導体膜２０２の製造工程（図２（ａ））では、基板２００上に下地保護膜２０１を形成する。基板２００の一例として、３００ｍｍ×３００ｍｍの正方形状汎用無アルカリガラス基板を用いた。本例では基板温度を４３０℃として平行平板プラズマＣＶＤ法にて、下地保護膜２０１である酸化珪素膜を５００ｎｍ程度堆積した。
次に、第１工程（半導体膜形成）（図２（ａ））として、後に薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜２０２を堆積する。本例では下地保護膜２０１の堆積と連続して平行平板プラズマＣＶＤ法にて同一室内で堆積した。下地保護膜２０１を堆積した後、まず真空引きとＡｒ封入を二回繰り返し、室内をＡｒにて置換し、下地保護膜２０１の形成時に使用したＯ2等のガスを室内より排出した。次に原料ガスであるシラン（ＳｉＨ4）を１００ｓｃｃｍ流し、４３０℃の堆積温度で６０秒間の処理を行なうことで非晶質シリコン膜である半導体膜１０２をおよそ５０ｎｍ堆積した。
次に、第２工程（脱水素処理）（図２（ａ））として、水素を除去するために、脱水素処理（加熱）室に基板２００を真空中（減圧環境下）にて搬送し、４９０℃で１０分間基板加熱を行なった。これによって半導体膜２０２の表面や内部の水素が放出され、水素含有量が１ａｔｍ．％程度となり、レーザ結晶化が可能となった。
次に、第３工程（不活性化処理）（図２（ｂ））として、基板２００をプラズマ処理室に搬送し、水素プラズマによってシリコン表面を水素原子によって不活性化する。プラズマ処理室に基板２００を搬送したら、室内に水素ガスを導入する。ガスは、９９．９９９％の水素ガスをマスフローコントローラから導入して、ガス流量を１０００ｓｃｃｍとした。プラズマ処理室内の圧力は１ｔｏｒｒに調整した。プラズマ処理室内のガス圧力が安定してからＲＦ放電を開始し、アモルファスシリコン表面を水素で終端させた。基板の温度は３５０℃として、投入したＲＦ放電のパワーは０．０５Ｗ／ｃｍ２とした。発生させた活性種により、１０秒の処理時間でアモルファスシリコン膜の表面が十分不活性化されていることが確認された。
次に、プラズマ処理室からレーザ処理室に基板２００を真空中（減圧環境下）にて搬送した。レーザ処理室では、水素を５０００ｓｃｃｍ流しながら、真空度を１００Ｐａに調整した。そして、レーザ照射によりシリコン表面が結晶化する直前にジボランガスを５ｓｃｃｍ流した。本例ではキセノン・クロライド（ＸｅＣｌ）のエキシマレーザ（波長：３０８ｎｍ）を照射した。レーザパルスの強度半値幅（時間に対する半値幅）は２５ｎｓである。レーザ照射面積は長さ１５０ｍｍ×幅０．４ｍｍのライン状で、照射面でのエネルギー密度は４２０ｍＪ／ｃｍ2とした。このレーザ光を９６．２５％ずつ重ねつつ（つまり照射するごとに１５μｍずつ）相対的にずらしながら照射を繰り返すことで、レーザパルスの照射が一カ所当たり約２０回になった。照射周波数を３００Ｈｚとして実施した。このレーザ照射によって、半導体膜２０２をアモルファスシリコンから多結晶シリコンにし、さらに多結晶化した半導体膜２０３中に、ボロンを２×１０16ｃｍ-3程度の密度でドーピングし、その殆どの原子を活性化することに成功した。また、ヒータの温度を３００℃以下に設定したので、シリコン表面のＳｉ−Ｈ結合が切断することを防止できた。
なお、本実施例では、半導体膜堆積室、脱水素処理室、プラズマ処理（終端化処理）室及びレーザ処理室をそれぞれ異なる空間を設けたが、これらを同一空間で行なってもよい。
図４を参照して、本発明の製造方法で形成した半導体膜を利用した半導体装置である薄膜トランジスタの製造方法の実施例を説明する。
図４（ａ）に示すように、基板６００上に下地保護膜６０１が形成され、その上に上記製造方法で形成された多結晶シリコン層６０２中に多量に導入された捕獲準位を終端するためにプラズマ処理を行った。本例では、レーザ結晶化後、上記プラズマ処理室と同一の処理室によって、大気に曝すことなく連続で酸素プラズマ処理を行った。酸素プラズマ処理は、基板６００をプラズマ処理室にセットし、この室内に酸素ガスを導入する。例えば９９．９９９％酸素ガスをマスフローコントローラから導入し、ガス流量は１０００ｓｃｃｍとした。処理室内圧力は１ｔｏｒｒになるように調整した。室内のガス圧力が安定したらＲＦ放電を開始し、酸素プラズマ６０３を発生させて多結晶化したシリコン膜中の捕獲準位の終端を行った。基板温度は３５０℃とし、投入したＲＦ放電のパワーは０．１５Ｗ／ｃｍ2とした。発生させた活性種により、６００秒の処理時間で多結晶シリコン層の捕獲準位を十分低い密度にまで不活性化することに成功した。なお、この酸素プラズマ処理は、一旦大気に曝して別の装置で行なっても構わない。この場合には、装置に入れる前に半導体膜に形成された自然酸化膜を除去するために希フッ酸等で洗浄することが望ましい。
次に、図４（ｂ）に示すように、多結晶シリコン層６０２を素子分離するためにエッチングを行ない、続いてゲート絶縁膜６０４を堆積した。例えば絶縁膜堆積室内にシランガスと酸素ガスを流量比１：６で導入し、堆積室内圧力を２×１０-3ｔｏｒｒに調節する。室内のガス圧力が安定したらＥＣＲ放電を開始させ、絶縁膜の成膜を開始させた。投入したマイクロ波パワーは１ｋＷで、マイクロ波は磁力線に平行に導入窓から導入した。導入窓から１４ｃｍの位置にＥＣＲポイントがある。成膜は１００ｎｍ/ｍｉｎの成膜速度で行った。これにより、ゲート絶縁膜６０４を１００ｎｍ堆積させた。
次に、図４（ｃ）に示すようにゲート電極６０５となる薄膜をＰＶＤ法やＣＶＤ法などで堆積する。通常はゲート電極とゲート配線は同一材料にて同一工程で作られるため、この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定であることが望まれる。本例では膜厚が６００ｎｍのタンタル薄膜をスパッタ法により堆積した。タンタル薄膜を堆積する際の基板温度は１８０℃であり、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いた。このように堆積したタンタル薄膜は結晶構造がα構造となっており、その比抵抗はおよそ４０μΩｃｍであった。ゲート電極となる薄膜に対し堆積後パターニングを行い、ゲート電極６０５とした。
次に、図４（ｄ）に示すように、引き続いて多結晶シリコン層６０２に不純物イオン注入を行ってソース・ドレイン領域６０６を形成した。ゲート電極６０５がイオン注入のマスクとなっているため、イオン注入されなかったチャンネル６０２はゲート電極下のみに形成される自己整合構造となる。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ3）やジボラン（Ｂ2Ｈ6）等の注入不純物の水素化物を用いる。本例ではＮＭＯＳ形成を目的として、イオン・ドーピング装置を用いて、水素中に希釈された濃度５％のホスフィン（ＰＨ3）を加速電圧１００ｋｅＶで注入した。ＰＨ3 +やＨ2 +イオンを含む全イオン注入量は１×１０16ｃｍ-2であった。
次に、図４（ｅ）に示すように、ゲート絶縁膜６０４及びゲート電極６０５上に層間絶縁膜６０７を堆積し、ソース・ドレイン領域６０６上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極６０８と配線をＰＶＤ法やスパッタ法などで形成して薄膜トランジスタを完成させた。
以上、本実施形態によれば、大気中に曝すことなく不純物元素の混入を防ぎ、かつフラットバンド電圧のバラツキを抑えるための半導体装置の製造を、ドーピング装置などの製造装置を利用せずに実施できるようになったので、半導体装置を安価にかつ容易に製造できるようになった。
実施形態１（実施例１）における半導体膜の製造工程を説明する工程図 実施形態２（実施例２）における半導体膜の製造工程を説明する工程図 ＳＩＭＳ結果から得られたレーザパルス間隔に対するボロンのドーズ量の関係図。 実施例３における薄膜トランジスタの製造工程を説明する工程図 従来例の問題点を説明する工程図 従来例の問題点（その２）を説明する工程図
符号の説明
１００ 基板、１０１ 下地保護膜、１０２ 半導体膜、１０３ 半導体膜、１０４ ジボランガス、２００ 基板、２０１ 下地保護膜、２０２ 半導体膜、２０３ 多結晶半導体膜、２０４ 希釈ガス、６００ 基板、６０１ 下地保護膜、６０２ チャンネル、６０２ 多結晶シリコン層、６０３ 酸素プラズマ、６０４ ゲート絶縁膜、６０５ ゲート電極、６０６ ソース・ドレイン領域、６０７ 層間絶縁膜、６０８ 電極

Claims (6)

  1. 基板上にアモルファスシリコン膜を形成する第１工程と、
    前記アモルファスシリコン膜から水素を除去する脱水素処理を行う第２工程と、
    前記アモルファスシリコン膜に不純物元素を含む分子をドープ量に対応した密度となるように不活性化ガスまたは不活性化ガスのプラズマで希釈したものを供給し当該アモルファスシリコン膜の結合手を終端させて不活性化する第３工程と、
    不活性化した当該アモルファスシリコン膜にレーザ照射して当該結合手に結合した当該分子中の前記不純物元素を当該アモルファスシリコン膜にドーピングしつつ当該アモルファスシリコン膜を結晶化させる第４工程と、を含んでなり、
    前記第１乃至前記第４工程を大気から隔離された環境下で行うことを特徴とする半導体装置の製造方法。
  2. 前記第３工程は、
    前記脱水素処理によって活性化したアモルファスシリコン膜に当該分子を水素で希釈したガスを供給して当該アモルファスシリコン膜の結合手を終端させるものである、請求項１に記載の半導体装置の製造方法。
  3. 前記第３工程は、
    前記不純物元素を含む分子としてジボランを含み、前記ジボランが１／１００以下の希釈量の雰囲気で実施される、請求項２に記載の半導体装置の製造方法。
  4. 基板上にアモルファスシリコン膜を形成する第１工程と、
    前記アモルファスシリコン膜から水素を除去する脱水素処理を行う第２工程と、
    前記アモルファスシリコン膜の結合手を終端させて不活性化する第３工程と、
    不活性化した前記アモルファスシリコン膜にレーザ照射し結晶化する第４工程と、を含んでなり、
    前記第１乃至第４工程を、大気から隔離された環境下で行い、
    前記レーザ照射時に、不純物元素を当該アモルファスシリコン膜に供給しながらパルスレーザを一ヵ所当たり２回以上重ねて照射して前記不純物元素を前記アモルファスシリコン膜にドーピングしつつ当該アモルファスシリコン膜を結晶化させることを特徴とする半導体装置の製造方法。
  5. 前記第４工程において、
    前記不純物元素を含む分子を供給し、その供給量を、前記アモルファスシリコン膜表面が活性化した場合の当該不純物元素の吸着確率、前記レーザ照射時間、当該不純物元素の単位時間当たりの衝突量、及び当該レーザ照射前に付着する当該不純物元素量に基づいて決定する、請求項４に記載の半導体装置の製造方法。
  6. 前記第３工程は、
    前記アモルファスシリコン膜の表面を水素プラズマまたは水素を含む雰囲気中に曝す工程であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
JP2004248771A 2004-08-27 2004-08-27 半導体装置の製造方法 Expired - Fee Related JP4254661B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004248771A JP4254661B2 (ja) 2004-08-27 2004-08-27 半導体装置の製造方法
US11/200,000 US7220659B2 (en) 2004-08-27 2005-08-10 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004248771A JP4254661B2 (ja) 2004-08-27 2004-08-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006066711A JP2006066711A (ja) 2006-03-09
JP4254661B2 true JP4254661B2 (ja) 2009-04-15

Family

ID=35943856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004248771A Expired - Fee Related JP4254661B2 (ja) 2004-08-27 2004-08-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7220659B2 (ja)
JP (1) JP4254661B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217563A1 (en) * 2007-03-07 2008-09-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
CN109449095B (zh) * 2018-10-29 2020-10-27 西安微电子技术研究所 一种监控离子注入掺杂浓度的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917388B2 (ja) 1990-04-05 1999-07-12 セイコーエプソン株式会社 半導体装置の製造方法
JP3082164B2 (ja) 1994-04-15 2000-08-28 株式会社半導体エネルギー研究所 レーザー処理方法及び半導体装置
US7050878B2 (en) * 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
JP2003257992A (ja) 2002-03-06 2003-09-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US20060046416A1 (en) 2006-03-02
US7220659B2 (en) 2007-05-22
JP2006066711A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
KR0168693B1 (ko) 반도체 제작방법 및 반도체장치 제작방법
US5858819A (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US5605846A (en) Method for manufacturing semiconductor device
US5970369A (en) Semiconductor device with polysilicon layer of good crystallinity and its manufacture method
US5946560A (en) Transistor and method of forming the same
TW515101B (en) Method for fabrication of field-effect transistor
US6337229B1 (en) Method of making crystal silicon semiconductor and thin film transistor
JP3190517B2 (ja) 半導体の作製方法
US7192821B2 (en) Manufacturing process of semi-conductor device
JP4254661B2 (ja) 半導体装置の製造方法
JP5051949B2 (ja) 半導体装置の作製方法
JP4316132B2 (ja) 半導体装置の作製方法
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
KR100326529B1 (ko) 반도체장치 제작방법
JP5217124B2 (ja) 多結晶シリコン膜の製造方法及び製造装置
JP4461731B2 (ja) 薄膜トランジスタの製造方法
JP2001223208A (ja) 半導体素子製造装置および半導体素子の製造方法
JP2006066713A (ja) 半導体装置の製造方法
JPH1041513A (ja) 半導体素子の製造方法およびその装置
KR100796614B1 (ko) 박막트랜지스터의 제조방법
JP2002237598A (ja) 薄膜トランジスタの製造方法
JP2001223361A (ja) 電界効果トランジスタの製造方法
JP2001102589A (ja) 薄膜トランジスタ及びその製造方法と表示装置
JPH0393236A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees