JP2003257992A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2003257992A JP2003257992A JP2002059925A JP2002059925A JP2003257992A JP 2003257992 A JP2003257992 A JP 2003257992A JP 2002059925 A JP2002059925 A JP 2002059925A JP 2002059925 A JP2002059925 A JP 2002059925A JP 2003257992 A JP2003257992 A JP 2003257992A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- thin film
- polycrystalline silicon
- impurities
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 チャネルドープによる薄膜トランジスタのし
きい値電圧のシフトのバラツキを抑える。 【解決手段】 多結晶シリコン薄膜半導体層のチャネル
領域に、直接不純物を注入する薄膜トランジスタの製造
方法において、上記チャネル領域へ不純物を注入する工
程の前に、フッ酸で洗浄する工程を導入することによっ
て、大気中の汚染によって上記チャネル領域へ入りこん
でいる不純物が減少して、チャネルドープ領域２１形成
に伴うしきい値電圧のシフトのバラツキを抑えた薄膜ト
ランジスタの製造方法を提供する。
きい値電圧のシフトのバラツキを抑える。 【解決手段】 多結晶シリコン薄膜半導体層のチャネル
領域に、直接不純物を注入する薄膜トランジスタの製造
方法において、上記チャネル領域へ不純物を注入する工
程の前に、フッ酸で洗浄する工程を導入することによっ
て、大気中の汚染によって上記チャネル領域へ入りこん
でいる不純物が減少して、チャネルドープ領域２１形成
に伴うしきい値電圧のシフトのバラツキを抑えた薄膜ト
ランジスタの製造方法を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置やイ
メージセンサ等に応用される薄膜トランジスタに関す
る。
メージセンサ等に応用される薄膜トランジスタに関す
る。
【０００２】
【従来の技術】近年、家庭用ビデオカメラのビューファ
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置の中でも高画質表
示が可能なアクティブマトリックス型液晶表示装置が特
に注目されている。このアクティブマトリックス型液晶
表示装置には、画素電極のスイッチング素子として、薄
膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｓｉｓｔ
ｏｒ：以下、ＴＦＴと略記する）がよく用いられてい
る。
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置の中でも高画質表
示が可能なアクティブマトリックス型液晶表示装置が特
に注目されている。このアクティブマトリックス型液晶
表示装置には、画素電極のスイッチング素子として、薄
膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｓｉｓｔ
ｏｒ：以下、ＴＦＴと略記する）がよく用いられてい
る。
【０００３】このような従来のＴＦＴの例が、論文ＡＭ
−ＬＣＤ‘９５ Ｄｉｇｅｓｔ ｐｐ−１５−１８，１
９９５に記載されている。従来のＴＦＴの一例として図
２に示すようなＴＦＴについて、以下に説明する。
−ＬＣＤ‘９５ Ｄｉｇｅｓｔ ｐｐ−１５−１８，１
９９５に記載されている。従来のＴＦＴの一例として図
２に示すようなＴＦＴについて、以下に説明する。
【０００４】まず、ガラス基板１上に、半導体層２の前
駆体として例えば非晶質シリコン層を形成し（図２
（ａ））、次に熱処理・レーザー照射により半導体層２
として多結晶シリコン層を形成する（図２（ｂ））。そ
の後、フォトリソグラフィー法とエッチングを用いて、
上記半導体層２を島状に加工する（図２（ｃ））。次
に、上記半導体層２上にゲート絶縁層４を形成してか
ら、例えばイオンドーピング法を用いて、上記半導体層
２のチャネル領域に直接不純物を注入しチャネルドープ
領域２１を形成する（図２（ｄ））。その後、上記ゲー
ト絶縁層４の上にゲート電極５を形成し加工する。そし
て、例えばイオンドーピング法を用いて半導体層２の一
部領域にソース・ドレイン領域３を形成する(図２
（ｅ）)。更に、層間絶縁層６、コンタクトホールを形
成した（図２（ｆ））後、ソース・ドレイン電極７を形
成し（図２（ｇ））、ＴＦＴが完成する。
駆体として例えば非晶質シリコン層を形成し（図２
（ａ））、次に熱処理・レーザー照射により半導体層２
として多結晶シリコン層を形成する（図２（ｂ））。そ
の後、フォトリソグラフィー法とエッチングを用いて、
上記半導体層２を島状に加工する（図２（ｃ））。次
に、上記半導体層２上にゲート絶縁層４を形成してか
ら、例えばイオンドーピング法を用いて、上記半導体層
２のチャネル領域に直接不純物を注入しチャネルドープ
領域２１を形成する（図２（ｄ））。その後、上記ゲー
ト絶縁層４の上にゲート電極５を形成し加工する。そし
て、例えばイオンドーピング法を用いて半導体層２の一
部領域にソース・ドレイン領域３を形成する(図２
（ｅ）)。更に、層間絶縁層６、コンタクトホールを形
成した（図２（ｆ））後、ソース・ドレイン電極７を形
成し（図２（ｇ））、ＴＦＴが完成する。
【０００５】以上のように構成された従来のＴＦＴにお
いては、チャネルドープ領域２１に用いる不純物として
例えばホウ素等が用いられている。
いては、チャネルドープ領域２１に用いる不純物として
例えばホウ素等が用いられている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような構成のトランジスタでは、半導体層のチャネル領
域に直接不純物を注入してチャネルドープ領域を形成す
る工程（以降,チャネルドープと略記する）の前に、半
導体層が大気中で汚染されるため、チャネルドープの際
には、上記汚染による多量の不純物（以降、汚染不純物
と略記する）が上記チャネル領域に存在して、上記チャ
ネルドープ領域の形成によるＴＦＴのしきい値電圧のシ
フトが大きくなり、上記チャネルドープによる上記しき
い値電圧のシフトのバラツキが大きくなってしまうとい
う課題を有していた。
ような構成のトランジスタでは、半導体層のチャネル領
域に直接不純物を注入してチャネルドープ領域を形成す
る工程（以降,チャネルドープと略記する）の前に、半
導体層が大気中で汚染されるため、チャネルドープの際
には、上記汚染による多量の不純物（以降、汚染不純物
と略記する）が上記チャネル領域に存在して、上記チャ
ネルドープ領域の形成によるＴＦＴのしきい値電圧のシ
フトが大きくなり、上記チャネルドープによる上記しき
い値電圧のシフトのバラツキが大きくなってしまうとい
う課題を有していた。
【０００７】これは、チャネルドープを行う前に、半導
体層が大気中で汚染されて、大気中にある不純物が上記
半導体層のチャネル領域へ多量に入りこんでいるため
に、チャネルドープ領域を形成する時には、上記チャネ
ル領域で、上記チャネルドープで注入される不純物と多
量の汚染不純物とが混在しており、その結果、上記チャ
ネルドープによって生じるＴＦＴのしきい値電圧のシフ
トが汚染不純物により大きくなり、かつ、上記汚染不純
物による上記シフトの大きさのバラツキが大きくなるの
で、上記チャネルドープによる上記しきい値電圧のシフ
トのバラツキが大きくなることが原因であった。
体層が大気中で汚染されて、大気中にある不純物が上記
半導体層のチャネル領域へ多量に入りこんでいるため
に、チャネルドープ領域を形成する時には、上記チャネ
ル領域で、上記チャネルドープで注入される不純物と多
量の汚染不純物とが混在しており、その結果、上記チャ
ネルドープによって生じるＴＦＴのしきい値電圧のシフ
トが汚染不純物により大きくなり、かつ、上記汚染不純
物による上記シフトの大きさのバラツキが大きくなるの
で、上記チャネルドープによる上記しきい値電圧のシフ
トのバラツキが大きくなることが原因であった。
【０００８】本発明はかかる点に鑑み、チャネルドープ
によるしきい値電圧のシフトのバラツキを抑えた薄膜ト
ランジスタを提供することを目的とする。
によるしきい値電圧のシフトのバラツキを抑えた薄膜ト
ランジスタを提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、多結晶シリコン薄膜半導体層のチャネル
領域へ直接不純物を注入する工程の前に、フッ酸で洗浄
する工程を導入することを特徴とする薄膜トランジスタ
である。
に、本発明は、多結晶シリコン薄膜半導体層のチャネル
領域へ直接不純物を注入する工程の前に、フッ酸で洗浄
する工程を導入することを特徴とする薄膜トランジスタ
である。
【００１０】それにより、半導体層のチャネル領域に直
接不純物を注入してチャネルドープ領域を形成する工程
の前にフッ酸で洗浄する工程を導入することで、大気中
の汚染によって上記半導体層のチャネル領域へ入りこん
でいる不純物が減少して、チャネルドープ領域の形成に
伴うＴＦＴのしきい値電圧のシフトが小さくなり、チャ
ネルドープによる上記しきい値電圧のシフトのバラツキ
を抑えることができる。
接不純物を注入してチャネルドープ領域を形成する工程
の前にフッ酸で洗浄する工程を導入することで、大気中
の汚染によって上記半導体層のチャネル領域へ入りこん
でいる不純物が減少して、チャネルドープ領域の形成に
伴うＴＦＴのしきい値電圧のシフトが小さくなり、チャ
ネルドープによる上記しきい値電圧のシフトのバラツキ
を抑えることができる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、表面が絶縁性の基板上に形成した多結晶シリコン薄
膜半導体層のチャネル領域に、直接不純物を注入する薄
膜トランジスタの製造方法において、上記チャネル領域
へ不純物を注入する工程の前に、フッ酸で洗浄する工程
を導入することを特徴とする薄膜トランジスタの製造方
法としたものであり、これは大気中の汚染によって上記
多結晶シリコン薄膜半導体層のチャネル領域へ入りこん
でいる不純物が減少して、チャネルドープ領域の形成に
伴うＴＦＴのしきい値電圧のシフトが小さくなり、チャ
ネルドープによる上記しきい値電圧のシフトのバラツキ
を抑えた薄膜トランジスタを作製できるという作用を有
する。
は、表面が絶縁性の基板上に形成した多結晶シリコン薄
膜半導体層のチャネル領域に、直接不純物を注入する薄
膜トランジスタの製造方法において、上記チャネル領域
へ不純物を注入する工程の前に、フッ酸で洗浄する工程
を導入することを特徴とする薄膜トランジスタの製造方
法としたものであり、これは大気中の汚染によって上記
多結晶シリコン薄膜半導体層のチャネル領域へ入りこん
でいる不純物が減少して、チャネルドープ領域の形成に
伴うＴＦＴのしきい値電圧のシフトが小さくなり、チャ
ネルドープによる上記しきい値電圧のシフトのバラツキ
を抑えた薄膜トランジスタを作製できるという作用を有
する。
【００１２】本発明の請求項２に記載の発明は、フッ酸
で洗浄する工程が多結晶シリコン薄膜半導体層の表面が
撥水するまで洗浄する工程であることを特徴とする請求
項１に記載の薄膜トランジスタの製造方法としたもので
あり、これは、上記多結晶シリコン層の大気中の汚染に
より上記多結晶シリコン層上に自然に形成された上記多
結晶シリコン層の酸化膜が除去されて、かつ上記汚染に
より多量に大気中から上記酸化膜と上記多結晶シリコン
層のチャネル領域へ入りこんでいる不純物が減少して、
チャネルドープによるしきい値電圧のシフトのバラツキ
を抑えた薄膜トランジスタを作製できるという作用を有
する以下本発明の実施の形態について、図１を用いて説
明する。
で洗浄する工程が多結晶シリコン薄膜半導体層の表面が
撥水するまで洗浄する工程であることを特徴とする請求
項１に記載の薄膜トランジスタの製造方法としたもので
あり、これは、上記多結晶シリコン層の大気中の汚染に
より上記多結晶シリコン層上に自然に形成された上記多
結晶シリコン層の酸化膜が除去されて、かつ上記汚染に
より多量に大気中から上記酸化膜と上記多結晶シリコン
層のチャネル領域へ入りこんでいる不純物が減少して、
チャネルドープによるしきい値電圧のシフトのバラツキ
を抑えた薄膜トランジスタを作製できるという作用を有
する以下本発明の実施の形態について、図１を用いて説
明する。
【００１３】（実施の形態１）まず、ガラス基板１上
に、半導体層２の前駆体として、プラズマＣＶＤ法によ
り膜厚５０ｎｍの非晶質シリコン層を成膜し（図１
（ａ））、４５０℃で１時間の熱処理により上記非晶質
シリコン層中の水素含有量を減少させる。これは、次の
結晶化工程で水素が突沸してシリコン層が損傷するのを
防ぐためである。そして、例えば波長３０８ｎｍのＸｅ
Ｃｌレーザを３００ｍＪ／ｃｍ2程度のエネルギ−密度
で照射し、結晶化させて半導体層２として多結晶シリコ
ン層を形成する（図１（ｂ））。その後、上記多結晶シ
リコン層の表面が撥水するまでフッ酸洗浄を行う（図１
（ｃ））。
に、半導体層２の前駆体として、プラズマＣＶＤ法によ
り膜厚５０ｎｍの非晶質シリコン層を成膜し（図１
（ａ））、４５０℃で１時間の熱処理により上記非晶質
シリコン層中の水素含有量を減少させる。これは、次の
結晶化工程で水素が突沸してシリコン層が損傷するのを
防ぐためである。そして、例えば波長３０８ｎｍのＸｅ
Ｃｌレーザを３００ｍＪ／ｃｍ2程度のエネルギ−密度
で照射し、結晶化させて半導体層２として多結晶シリコ
ン層を形成する（図１（ｂ））。その後、上記多結晶シ
リコン層の表面が撥水するまでフッ酸洗浄を行う（図１
（ｃ））。
【００１４】次に、アクセプターとなるホウ素を上記多
結晶シリコン層のチャネル領域に直接注入して、チャネ
ルドープ領域２１を形成する（図１（ｄ））。この時、
例えばイオン・ドーピング法を用いて上記ホウ素を注入
することにより、その後４００℃程度の熱処理によって
充分に上記ホウ素等の不純物を活性化することができ
る。ここで、イオンドーピング法とは、例えば高周波放
電プラズマを使いガスを分解し、少なくとも注入すべき
元素を含むイオンを生成して、上記イオンに対し質量分
離を伴わない加速電圧をかけることにより、上記イオン
を加速し活性半導体薄層に導入する方法であり、上記ホ
ウ素は、上記イオンドーピング法のガスとして水素ガス
で希釈したボロンガスを使用している。
結晶シリコン層のチャネル領域に直接注入して、チャネ
ルドープ領域２１を形成する（図１（ｄ））。この時、
例えばイオン・ドーピング法を用いて上記ホウ素を注入
することにより、その後４００℃程度の熱処理によって
充分に上記ホウ素等の不純物を活性化することができ
る。ここで、イオンドーピング法とは、例えば高周波放
電プラズマを使いガスを分解し、少なくとも注入すべき
元素を含むイオンを生成して、上記イオンに対し質量分
離を伴わない加速電圧をかけることにより、上記イオン
を加速し活性半導体薄層に導入する方法であり、上記ホ
ウ素は、上記イオンドーピング法のガスとして水素ガス
で希釈したボロンガスを使用している。
【００１５】ここで、子細に検討した結果、図3・図４
に示すような結果が得られた。まず、多結晶シリコン層
を形成した後、ホウ素を上記多結晶シリコン層のチャネ
ル領域に直接注入し、チャネルドープ領域を形成する条
件で作成した薄膜トランジスタ（以降、フッ酸洗浄無し
ＴＦＴと略記する）、及び上記多結晶シリコン層を形成
した後、フッ酸洗浄を上記多結晶シリコン層の表面が撥
水するまで行って、次にホウ素を上記多結晶シリコン層
のチャネル領域に直接注入し、チャネルドープ領域を形
成する条件で作成した薄膜トランジスタ（以降、フッ酸
洗浄有りＴＦＴと略記する）を作成した。図３は、フッ
酸洗浄無しＴＦＴとフッ酸洗浄有りＴＦＴの間でチャネ
ルドープによるしきい値電圧のシフト量のバラツキを比
較した図を示す。また、図４は、チャネルドープ領域を
形成する前にフッ酸洗浄を行わなかった場合とフッ酸洗
浄を行った場合に於ける半導体層表面の状態を模式的に
比較した図を示す。
に示すような結果が得られた。まず、多結晶シリコン層
を形成した後、ホウ素を上記多結晶シリコン層のチャネ
ル領域に直接注入し、チャネルドープ領域を形成する条
件で作成した薄膜トランジスタ（以降、フッ酸洗浄無し
ＴＦＴと略記する）、及び上記多結晶シリコン層を形成
した後、フッ酸洗浄を上記多結晶シリコン層の表面が撥
水するまで行って、次にホウ素を上記多結晶シリコン層
のチャネル領域に直接注入し、チャネルドープ領域を形
成する条件で作成した薄膜トランジスタ（以降、フッ酸
洗浄有りＴＦＴと略記する）を作成した。図３は、フッ
酸洗浄無しＴＦＴとフッ酸洗浄有りＴＦＴの間でチャネ
ルドープによるしきい値電圧のシフト量のバラツキを比
較した図を示す。また、図４は、チャネルドープ領域を
形成する前にフッ酸洗浄を行わなかった場合とフッ酸洗
浄を行った場合に於ける半導体層表面の状態を模式的に
比較した図を示す。
【００１６】図３に示されているように、フッ酸洗浄無
しＴＦＴでは、上記しきい値電圧のシフト量は４．９Ｖ
の範囲内で大きなバラツキが見られたのに対して、フッ
酸洗浄有りＴＦＴでは、上記しきい値電圧のシフト量は
１．９Ｖの範囲内でバラツキが小さく見られた。その理
由としては、フッ酸洗浄無しＴＦＴでは、多結晶シリコ
ン層の形成後、上記多結晶シリコン層が大気中で汚染さ
れている、即ち上記多結晶シリコン層の上に自然に上記
多結晶シリコン層の酸化膜が形成され、かつ大気中の不
純物が上記酸化膜と上記多結晶シリコン層のチャネル領
域へ多量に入りこんでいる（図４（ａ））ので、次の上
記チャネルドープ領域を形成する際には、上記チャネル
領域で上記チャネルドープ領域形成で注入される不純物
と多量の上記汚染で入りこんだ不純物とが混在してお
り、その結果、上記チャネルドープによって生じるＴＦ
Ｔのしきい値電圧のシフトが汚染不純物により大きくな
り、かつ、上記汚染不純物による上記シフトの大きさの
バラツキが大きくなるので、上記チャネルドープによる
上記しきい値電圧のシフトのバラツキが大きくなる。
しＴＦＴでは、上記しきい値電圧のシフト量は４．９Ｖ
の範囲内で大きなバラツキが見られたのに対して、フッ
酸洗浄有りＴＦＴでは、上記しきい値電圧のシフト量は
１．９Ｖの範囲内でバラツキが小さく見られた。その理
由としては、フッ酸洗浄無しＴＦＴでは、多結晶シリコ
ン層の形成後、上記多結晶シリコン層が大気中で汚染さ
れている、即ち上記多結晶シリコン層の上に自然に上記
多結晶シリコン層の酸化膜が形成され、かつ大気中の不
純物が上記酸化膜と上記多結晶シリコン層のチャネル領
域へ多量に入りこんでいる（図４（ａ））ので、次の上
記チャネルドープ領域を形成する際には、上記チャネル
領域で上記チャネルドープ領域形成で注入される不純物
と多量の上記汚染で入りこんだ不純物とが混在してお
り、その結果、上記チャネルドープによって生じるＴＦ
Ｔのしきい値電圧のシフトが汚染不純物により大きくな
り、かつ、上記汚染不純物による上記シフトの大きさの
バラツキが大きくなるので、上記チャネルドープによる
上記しきい値電圧のシフトのバラツキが大きくなる。
【００１７】これに対して、フッ酸洗浄有りＴＦＴで
は、上記多結晶シリコン層の形成後、上記多結晶シリコ
ン層が大気中で汚染されている、即ち上記多結晶シリコ
ン層の上に自然に上記多結晶シリコン層の酸化膜が形成
され、かつ大気中の不純物が上記酸化膜と上記多結晶シ
リコン層のチャネル領域へ多量に入りこんでいるが、上
記多結晶シリコン層表面が撥水するまでフッ酸洗浄を行
うことにより、上記酸化膜が除去され、かつ多量に上記
チャネル層へ入りこんでいた不純物が減少する（図４
（ｂ））ので、次の上記チャネルドープ領域を形成する
際には、上記チャネル領域で上記チャネルドープ領域形
成で注入される不純物と少量の上記汚染で入りこんだ不
純物とが混在しており、その結果、汚染不純物の影響を
ほとんど受けないために、上記チャネルドープによって
生じるＴＦＴのしきい値電圧のシフトは小さくなり、か
つ、上記汚染不純物による上記シフトの大きさのバラツ
キが小さくなるので、上記チャネルドープによる上記し
きい値電圧のシフトのバラツキが小さくなることが挙げ
られる。
は、上記多結晶シリコン層の形成後、上記多結晶シリコ
ン層が大気中で汚染されている、即ち上記多結晶シリコ
ン層の上に自然に上記多結晶シリコン層の酸化膜が形成
され、かつ大気中の不純物が上記酸化膜と上記多結晶シ
リコン層のチャネル領域へ多量に入りこんでいるが、上
記多結晶シリコン層表面が撥水するまでフッ酸洗浄を行
うことにより、上記酸化膜が除去され、かつ多量に上記
チャネル層へ入りこんでいた不純物が減少する（図４
（ｂ））ので、次の上記チャネルドープ領域を形成する
際には、上記チャネル領域で上記チャネルドープ領域形
成で注入される不純物と少量の上記汚染で入りこんだ不
純物とが混在しており、その結果、汚染不純物の影響を
ほとんど受けないために、上記チャネルドープによって
生じるＴＦＴのしきい値電圧のシフトは小さくなり、か
つ、上記汚染不純物による上記シフトの大きさのバラツ
キが小さくなるので、上記チャネルドープによる上記し
きい値電圧のシフトのバラツキが小さくなることが挙げ
られる。
【００１８】次に、子細に検討した結果、図には示して
いないが、次のような結果が得られた。多結晶シリコン
層を形成した後、フッ酸洗浄を行って、次にホウ素を上
記多結晶シリコン層のチャネル領域に直接注入し、チャ
ネルドープ領域を形成する条件で作成した薄膜トランジ
スタに於いて、上記フッ酸洗浄を上記多結晶シリコン層
の表面が撥水しない所まで行ったＴＦＴ（以降、ｐ−Ｓ
ｉ層表面撥水無しＴＦＴと略記する）と上記多結晶シリ
コン層の表面が撥水する所まで行ったＴＦＴ（以降、ｐ
−Ｓｉ層表面撥水有りＴＦＴと略記する）を作製した。
ｐ−Ｓｉ層表面撥水無しＴＦＴでは、チャネルドープに
よるしきい値電圧のシフト量では大きなバラツキが見ら
れたのに対して、ｐ−Ｓｉ層表面撥水有りＴＦＴでは、
上記しきい値電圧のシフト量ではバラツキが小さく見ら
れた。その理由として、ｐ−Ｓｉ層表面撥水無しＴＦＴ
では、上記多結晶シリコン層の形成後、上記多結晶シリ
コン層が大気中で汚染されている、即ち上記多結晶シリ
コン層の上に自然に上記多結晶シリコン層の酸化膜が形
成され、かつ大気中の不純物が上記酸化膜と上記多結晶
シリコン層のチャネル領域へ多量に入りこんでいるが、
上記多結晶シリコン層表面が撥水しない所までしかフッ
酸洗浄を行わないことにより、上記酸化膜が完全には除
去されないで、かつ多量に上記チャネル層へ入りこんで
いた不純物が大きく減少しないので、次の上記チャネル
ドープ領域を形成する際には、上記チャネル領域に於い
て上記チャネルドープ領域形成で注入される不純物とか
なり多量に残っている上記汚染で入りこんだ不純物とが
混在しており、その結果、上記チャネルドープによって
生じるＴＦＴのしきい値電圧のシフトはかなり大きく、
かつ、上記汚染不純物による上記シフトの大きさのバラ
ツキがかなり大きいので、上記チャネルドープによる上
記しきい値電圧のシフトのバラツキがかなり大きくな
る。
いないが、次のような結果が得られた。多結晶シリコン
層を形成した後、フッ酸洗浄を行って、次にホウ素を上
記多結晶シリコン層のチャネル領域に直接注入し、チャ
ネルドープ領域を形成する条件で作成した薄膜トランジ
スタに於いて、上記フッ酸洗浄を上記多結晶シリコン層
の表面が撥水しない所まで行ったＴＦＴ（以降、ｐ−Ｓ
ｉ層表面撥水無しＴＦＴと略記する）と上記多結晶シリ
コン層の表面が撥水する所まで行ったＴＦＴ（以降、ｐ
−Ｓｉ層表面撥水有りＴＦＴと略記する）を作製した。
ｐ−Ｓｉ層表面撥水無しＴＦＴでは、チャネルドープに
よるしきい値電圧のシフト量では大きなバラツキが見ら
れたのに対して、ｐ−Ｓｉ層表面撥水有りＴＦＴでは、
上記しきい値電圧のシフト量ではバラツキが小さく見ら
れた。その理由として、ｐ−Ｓｉ層表面撥水無しＴＦＴ
では、上記多結晶シリコン層の形成後、上記多結晶シリ
コン層が大気中で汚染されている、即ち上記多結晶シリ
コン層の上に自然に上記多結晶シリコン層の酸化膜が形
成され、かつ大気中の不純物が上記酸化膜と上記多結晶
シリコン層のチャネル領域へ多量に入りこんでいるが、
上記多結晶シリコン層表面が撥水しない所までしかフッ
酸洗浄を行わないことにより、上記酸化膜が完全には除
去されないで、かつ多量に上記チャネル層へ入りこんで
いた不純物が大きく減少しないので、次の上記チャネル
ドープ領域を形成する際には、上記チャネル領域に於い
て上記チャネルドープ領域形成で注入される不純物とか
なり多量に残っている上記汚染で入りこんだ不純物とが
混在しており、その結果、上記チャネルドープによって
生じるＴＦＴのしきい値電圧のシフトはかなり大きく、
かつ、上記汚染不純物による上記シフトの大きさのバラ
ツキがかなり大きいので、上記チャネルドープによる上
記しきい値電圧のシフトのバラツキがかなり大きくな
る。
【００１９】これに対して、ｐ−Ｓｉ層表面撥水有りＴ
ＦＴでは、上記多結晶シリコン層の形成後、上記多結晶
シリコン層が大気中で汚染されている、即ち上記多結晶
シリコン層の上に自然に上記多結晶シリコン層の酸化膜
が形成され、かつ大気中の不純物が上記酸化膜と上記多
結晶シリコン層のチャネル領域へ多量に入りこんでいる
が、上記多結晶シリコン層表面が撥水するまでフッ酸洗
浄を行うことにより、上記酸化膜が完全に除去され、か
つ多量に上記チャネル層へ入りこんでいた不純物が大き
く減少するので、次の上記チャネルドープ領域を形成す
る際には、上記チャネル領域で上記チャネルドープ領域
形成で注入される不純物と少量の上記汚染で入りこんだ
不純物とが混在しており、その結果、汚染不純物の影響
をほとんど受けないために、上記チャネルドープによっ
て生じるＴＦＴのしきい値電圧のシフトは小さくなり、
かつ、上記汚染不純物による上記シフトの大きさのバラ
ツキが小さくなるので、上記チャネルドープによる上記
しきい値電圧のシフトのバラツキが小さくなることが挙
げられる。
ＦＴでは、上記多結晶シリコン層の形成後、上記多結晶
シリコン層が大気中で汚染されている、即ち上記多結晶
シリコン層の上に自然に上記多結晶シリコン層の酸化膜
が形成され、かつ大気中の不純物が上記酸化膜と上記多
結晶シリコン層のチャネル領域へ多量に入りこんでいる
が、上記多結晶シリコン層表面が撥水するまでフッ酸洗
浄を行うことにより、上記酸化膜が完全に除去され、か
つ多量に上記チャネル層へ入りこんでいた不純物が大き
く減少するので、次の上記チャネルドープ領域を形成す
る際には、上記チャネル領域で上記チャネルドープ領域
形成で注入される不純物と少量の上記汚染で入りこんだ
不純物とが混在しており、その結果、汚染不純物の影響
をほとんど受けないために、上記チャネルドープによっ
て生じるＴＦＴのしきい値電圧のシフトは小さくなり、
かつ、上記汚染不純物による上記シフトの大きさのバラ
ツキが小さくなるので、上記チャネルドープによる上記
しきい値電圧のシフトのバラツキが小さくなることが挙
げられる。
【００２０】この際、上記ｐ−Ｓｉ層表面撥水無しＴＦ
Ｔと 上記ｐ−Ｓｉ層表面撥水有りＴＦＴに於いて、フ
ッ酸洗浄を上記多結晶シリコン層の表面が撥水しない所
まで行ったか、又は上記フッ酸洗浄を上記表面が撥水す
る所まで行ったかの確認は、上記ｐ−Ｓｉ層表面撥水無
しＴＦＴと 上記ｐ−Ｓｉ層表面撥水有りＴＦＴの作製
工程内に於けるゲート絶縁膜の形成工程の前に、上記多
結晶シリコン層の接触角を測定する方法を用いて行なっ
た。従って、上記半導体層表面が撥水するまで行うフッ
酸洗浄の条件として、フッ酸濃度が低い条件で洗浄した
上記半導体層を持つ薄膜トランジスタは、大気中の汚染
によって上記半導体層のチャネル領域へ入りこんでいる
不純物が減少して、チャネルドープ領域の形成に伴うＴ
ＦＴのしきい値電圧のシフトが小さくなり、チャネルド
ープによる上記しきい値電圧のシフトのバラツキを抑え
ることができる。
Ｔと 上記ｐ−Ｓｉ層表面撥水有りＴＦＴに於いて、フ
ッ酸洗浄を上記多結晶シリコン層の表面が撥水しない所
まで行ったか、又は上記フッ酸洗浄を上記表面が撥水す
る所まで行ったかの確認は、上記ｐ−Ｓｉ層表面撥水無
しＴＦＴと 上記ｐ−Ｓｉ層表面撥水有りＴＦＴの作製
工程内に於けるゲート絶縁膜の形成工程の前に、上記多
結晶シリコン層の接触角を測定する方法を用いて行なっ
た。従って、上記半導体層表面が撥水するまで行うフッ
酸洗浄の条件として、フッ酸濃度が低い条件で洗浄した
上記半導体層を持つ薄膜トランジスタは、大気中の汚染
によって上記半導体層のチャネル領域へ入りこんでいる
不純物が減少して、チャネルドープ領域の形成に伴うＴ
ＦＴのしきい値電圧のシフトが小さくなり、チャネルド
ープによる上記しきい値電圧のシフトのバラツキを抑え
ることができる。
【００２１】次に、フォトリソグラフィーおよびエッチ
ングを用いて上記半導体層２を島状に加工する（図１
（ｅ））。そして上記半導体層２の上に、ゲート絶縁層
４として、例えば正珪酸エチル（Ｓｉ（ＯＣ2Ｈ5）4，
テトラエトキシシラン）を含むガスを用いたプラズマＣ
ＶＤ法により膜厚１００ｎｍのＳｉＯ2を形成する。次
に、ゲート電極５として膜厚２００ｎｍのＴａをスパッ
タ法により成膜し、フォトリソグラフィーおよびエッチ
ングを用いて加工する。次に、ゲート電極５をマスクと
して、ドナーとなる燐を半導体層２の一部領域に注入し
ソース・ドレイン領域３を形成する。この時、例えばイ
オン・ドーピング法を用いてドナーとなる燐を注入する
ことで、その後の４００℃程度の熱処理によって充分に
上記の燐等の不純物を活性化することができる。ここ
で、上記の燐は、上記イオンドーピング法のガスとして
水素ガスで希釈したホスフィンガスを使用している。
（図１（ｆ））そして、層間絶縁層６として例えば常圧
ＣＶＤ法により膜厚３００ｎｍのＳｉＯ2を形成した
後、フォトリソグラフィーおよびエッチングによってコ
ンタクトホールを形成する（図１（ｇ））。さらに、ソ
ース・ドレイン電極７として例えば膜厚７００ｎｍのＴ
ｉを成膜し，加工して薄膜トランジスタが完成する（図
１（ｈ））。
ングを用いて上記半導体層２を島状に加工する（図１
（ｅ））。そして上記半導体層２の上に、ゲート絶縁層
４として、例えば正珪酸エチル（Ｓｉ（ＯＣ2Ｈ5）4，
テトラエトキシシラン）を含むガスを用いたプラズマＣ
ＶＤ法により膜厚１００ｎｍのＳｉＯ2を形成する。次
に、ゲート電極５として膜厚２００ｎｍのＴａをスパッ
タ法により成膜し、フォトリソグラフィーおよびエッチ
ングを用いて加工する。次に、ゲート電極５をマスクと
して、ドナーとなる燐を半導体層２の一部領域に注入し
ソース・ドレイン領域３を形成する。この時、例えばイ
オン・ドーピング法を用いてドナーとなる燐を注入する
ことで、その後の４００℃程度の熱処理によって充分に
上記の燐等の不純物を活性化することができる。ここ
で、上記の燐は、上記イオンドーピング法のガスとして
水素ガスで希釈したホスフィンガスを使用している。
（図１（ｆ））そして、層間絶縁層６として例えば常圧
ＣＶＤ法により膜厚３００ｎｍのＳｉＯ2を形成した
後、フォトリソグラフィーおよびエッチングによってコ
ンタクトホールを形成する（図１（ｇ））。さらに、ソ
ース・ドレイン電極７として例えば膜厚７００ｎｍのＴ
ｉを成膜し，加工して薄膜トランジスタが完成する（図
１（ｈ））。
【００２２】以上のように構成されたこの実施の形態１
の薄膜トランジスタには、次の効果がある。表面が絶縁
性の基板上に形成した多結晶シリコン薄膜半導体層のチ
ャネル領域に、直接不純物を注入する薄膜トランジスタ
において、上記チャネル領域へ不純物を注入する工程の
前に、フッ酸で洗浄する工程を導入することにより、大
気中の汚染によって上記半導体層のチャネル領域へ入り
こんでいる不純物が減少して、チャネルドープ領域の形
成に伴うＴＦＴのしきい値電圧のシフトが小さくなり、
チャネルドープによるしきい値電圧のシフトのバラツキ
を抑えた薄膜トランジスタが得られる。
の薄膜トランジスタには、次の効果がある。表面が絶縁
性の基板上に形成した多結晶シリコン薄膜半導体層のチ
ャネル領域に、直接不純物を注入する薄膜トランジスタ
において、上記チャネル領域へ不純物を注入する工程の
前に、フッ酸で洗浄する工程を導入することにより、大
気中の汚染によって上記半導体層のチャネル領域へ入り
こんでいる不純物が減少して、チャネルドープ領域の形
成に伴うＴＦＴのしきい値電圧のシフトが小さくなり、
チャネルドープによるしきい値電圧のシフトのバラツキ
を抑えた薄膜トランジスタが得られる。
【００２３】なお、実施の形態１では、チャネルドープ
領域を形成するアクセプターとしてホウ素を用いたが、
これはチャネルドープ領域を形成できてアクセプターや
ドナーとして働くものならば何でもよく、アクセプター
としてはアルミニウム等やドナーとしては燐や砒素等で
もよい。
領域を形成するアクセプターとしてホウ素を用いたが、
これはチャネルドープ領域を形成できてアクセプターや
ドナーとして働くものならば何でもよく、アクセプター
としてはアルミニウム等やドナーとしては燐や砒素等で
もよい。
【００２４】なお、実施の形態１では、フッ酸洗浄とチ
ャネルドープ領域形成の工程位置として半導体層の前駆
体の結晶化工程の次にフッ酸洗浄工程、その次にチャネ
ルドープ領域形成工程の順番で用いたが、これはフッ酸
洗浄工程がチャネルドープ領域形成の工程の前であり、
かつ上記半導体層の表面が撥水するまで上記フッ酸洗浄
が可能である工程位置ならばどこでもよい。
ャネルドープ領域形成の工程位置として半導体層の前駆
体の結晶化工程の次にフッ酸洗浄工程、その次にチャネ
ルドープ領域形成工程の順番で用いたが、これはフッ酸
洗浄工程がチャネルドープ領域形成の工程の前であり、
かつ上記半導体層の表面が撥水するまで上記フッ酸洗浄
が可能である工程位置ならばどこでもよい。
【００２５】なお、実施の形態１では、半導体層の前駆
体の形成方法としてプラズマＣＶＤ法を用いたが、減圧
ＣＶＤ法，スパッタ法，真空蒸着法，または光ＣＶＤ法
など、所定のシリコン膜を形成できるものなら何でもよ
い。
体の形成方法としてプラズマＣＶＤ法を用いたが、減圧
ＣＶＤ法，スパッタ法，真空蒸着法，または光ＣＶＤ法
など、所定のシリコン膜を形成できるものなら何でもよ
い。
【００２６】なお、実施の形態１では、半導体層の前駆
体をレーザ照射による結晶化の前に熱処理をしている
が、これは前駆体膜中の水素濃度が充分小さくレーザ照
射時にシリコン膜の損傷がなければ熱処理を行なう必要
はない。
体をレーザ照射による結晶化の前に熱処理をしている
が、これは前駆体膜中の水素濃度が充分小さくレーザ照
射時にシリコン膜の損傷がなければ熱処理を行なう必要
はない。
【００２７】なお、実施の形態１では、半導体層の前駆
体を結晶化するためにＸｅＣｌレーザ光を照射したが、
これは前駆体を結晶化できる方法ならば何でもよく、Ｋ
ｒＦレーザー光やＡｒイオンレーザ光等のレーザー光照
射や炉による熱アニール等でもよい。
体を結晶化するためにＸｅＣｌレーザ光を照射したが、
これは前駆体を結晶化できる方法ならば何でもよく、Ｋ
ｒＦレーザー光やＡｒイオンレーザ光等のレーザー光照
射や炉による熱アニール等でもよい。
【００２８】なお、実施の形態１では、ゲート絶縁層の
形成方法として正珪酸エチル（Ｓｉ（ＯＣ2Ｈ5）4，テ
トラエトキシシラン）を含むガスを用いたプラズマＣＶ
Ｄ法を用いたが、これは所定の酸化シリコン膜を形成で
きるものならば何でもよく、テトラエチルシラン（Ｓｉ
（Ｃ2Ｈ5）4）やトリエトキシシラン（ＳｉＨ（ＯＣ2Ｈ
5）3）を含むガスを用いたプラズマＣＶＤ法や減圧ＣＶ
Ｄ法、常圧ＣＶＤ法等でもよい。
形成方法として正珪酸エチル（Ｓｉ（ＯＣ2Ｈ5）4，テ
トラエトキシシラン）を含むガスを用いたプラズマＣＶ
Ｄ法を用いたが、これは所定の酸化シリコン膜を形成で
きるものならば何でもよく、テトラエチルシラン（Ｓｉ
（Ｃ2Ｈ5）4）やトリエトキシシラン（ＳｉＨ（ＯＣ2Ｈ
5）3）を含むガスを用いたプラズマＣＶＤ法や減圧ＣＶ
Ｄ法、常圧ＣＶＤ法等でもよい。
【００２９】なお、実施の形態１では、ゲート電極とし
てＴａを用いたが、金属なら何でもよく、Ａｌ、Ｍｏ、
Ｔｉ、Ｃｒやこれらを主成分とする合金金属等でもよ
い。
てＴａを用いたが、金属なら何でもよく、Ａｌ、Ｍｏ、
Ｔｉ、Ｃｒやこれらを主成分とする合金金属等でもよ
い。
【００３０】なお、実施の形態１では、所定の元素を導
入する方法としてイオン・ドーピング法を用いたが、こ
れは所定の元素を導入できる方法ならば何でもよく、イ
オン注入法やプラズマドーピング法等でもよい。
入する方法としてイオン・ドーピング法を用いたが、こ
れは所定の元素を導入できる方法ならば何でもよく、イ
オン注入法やプラズマドーピング法等でもよい。
【００３１】なお、実施の形態１では、ソース・ドレイ
ン領域を形成するドナーとして燐を用いたが、これはｎ
チャネルの薄膜トランジスタを作製する場合には砒素な
どドナーとして働くものなら何でもよく、ｐチャネルの
薄膜トランジスタを作製する場合にはアルミニウムやほ
う素などアクセプターとして働くものならば何でもよ
い。
ン領域を形成するドナーとして燐を用いたが、これはｎ
チャネルの薄膜トランジスタを作製する場合には砒素な
どドナーとして働くものなら何でもよく、ｐチャネルの
薄膜トランジスタを作製する場合にはアルミニウムやほ
う素などアクセプターとして働くものならば何でもよ
い。
【００３２】なお、実施の形態１では、ソース電極およ
びドレイン電極としてチタンＴｉを用いたが、これは電
極として働くものなら何でもよく、例えばクロムＣｒ、
タンタルＴａ，モリブデンＭｏ、アルミニウムＡｌ等の
金属や不純物を大量にドープした多結晶シリコンやＩＴ
Ｏ等の透明導電層等でもよい。
びドレイン電極としてチタンＴｉを用いたが、これは電
極として働くものなら何でもよく、例えばクロムＣｒ、
タンタルＴａ，モリブデンＭｏ、アルミニウムＡｌ等の
金属や不純物を大量にドープした多結晶シリコンやＩＴ
Ｏ等の透明導電層等でもよい。
【００３３】なお、実施の形態１では、層間絶縁層とし
て常圧ＣＶＤ法により形成したＳｉＯ2を用いたが、こ
れは絶縁層として働くものなら何でもよく、例えば減圧
ＣＶＤ法，プラズマＣＶＤ法，スパッタ法，またはＥＣ
Ｒ−ＣＶＤ法等の成膜手法を用いて形成した窒化シリコ
ンや酸化タンタル等でもよい。
て常圧ＣＶＤ法により形成したＳｉＯ2を用いたが、こ
れは絶縁層として働くものなら何でもよく、例えば減圧
ＣＶＤ法，プラズマＣＶＤ法，スパッタ法，またはＥＣ
Ｒ−ＣＶＤ法等の成膜手法を用いて形成した窒化シリコ
ンや酸化タンタル等でもよい。
【００３４】なお、実施の形態１では、ガラス基板を用
いたが、これは表面が絶縁性のものならば何でもよく、
プラスチック基板や表面に酸化シリコンを形成した結晶
シリコン基板や金属板等でもよい。
いたが、これは表面が絶縁性のものならば何でもよく、
プラスチック基板や表面に酸化シリコンを形成した結晶
シリコン基板や金属板等でもよい。
【００３５】
【発明の効果】多結晶シリコン薄膜半導体層のチャネル
領域に、直接不純物を注入する薄膜トランジスタにおい
て、上記チャネル領域へ不純物を注入する工程の前に、
フッ酸で洗浄する工程を導入することによって、大気中
の汚染によって上記半導体層のチャネル領域へ入りこん
でいる不純物が減少して、チャネルドープ領域の形成に
伴うＴＦＴのしきい値電圧のシフトが小さくなり、チャ
ネルドープによる上記しきい値電圧のシフトのバラツキ
を抑えることができるという有効な効果が得られる。
領域に、直接不純物を注入する薄膜トランジスタにおい
て、上記チャネル領域へ不純物を注入する工程の前に、
フッ酸で洗浄する工程を導入することによって、大気中
の汚染によって上記半導体層のチャネル領域へ入りこん
でいる不純物が減少して、チャネルドープ領域の形成に
伴うＴＦＴのしきい値電圧のシフトが小さくなり、チャ
ネルドープによる上記しきい値電圧のシフトのバラツキ
を抑えることができるという有効な効果が得られる。
【図１】本発明の実施の形態１における薄膜トランジス
タの作製工程の断面図
タの作製工程の断面図
【図２】従来例における薄膜トランジスタの作製工程の
断面図
断面図
【図３】フッ酸洗浄の有るＴＦＴとフッ酸洗浄の無いＴ
ＦＴとの間に於けるチャネルドープによる薄膜トランジ
スタ（＝ＴＦＴ）のしきい値電圧のシフト量のバラツキ
を比較した図
ＦＴとの間に於けるチャネルドープによる薄膜トランジ
スタ（＝ＴＦＴ）のしきい値電圧のシフト量のバラツキ
を比較した図
【図４】フッ酸洗浄を行わなかった場合とフッ酸洗浄を
行った場合に於ける半導体層表面の状態を模式的に比較
した図
行った場合に於ける半導体層表面の状態を模式的に比較
した図
１ ガラス基板
２ 半導体層
３ ソース・ドレイン領域
４ ゲート絶縁層
５ ゲート電極
６ 層間絶縁層
７ ソース・ドレイン電極
２１ チャネルドープ領域
フロントページの続き
Ｆターム(参考） 2H092 JA24 KA04 KA07 KA10 MA01
MA05 MA07 MA08 MA09 MA13
MA18 MA27 MA30 NA24 NA29
5F110 AA14 BB01 BB10 CC02 DD01
DD02 DD05 EE03 EE04 EE44
FF02 FF30 FF32 GG02 GG13
GG25 GG32 GG42 GG43 GG45
GG47 GG51 GG58 GG60 HJ01
HJ12 HJ13 HJ18 HJ23 HL03
HL04 HL07 HL08 NN02 NN23
NN24 NN34 NN35 PP03 PP29
PP35 PP38 QQ11
Claims (2)
- 【請求項１】 表面が絶縁性の基板上に形成した多結晶
シリコン薄膜半導体層のチャネル領域に、直接不純物を
注入する薄膜トランジスタの製造方法において、前記チ
ャネル領域へ不純物を注入する工程の前に、前記チャネ
ル領域をフッ酸で洗浄する工程を有することを特徴とす
る薄膜トランジスタの製造方法。 - 【請求項２】 前記チャネル領域をフッ酸で洗浄する工
程が、多結晶シリコン薄膜半導体層の表面が撥水するま
で洗浄することを特徴とする請求項１に記載の薄膜トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059925A JP2003257992A (ja) | 2002-03-06 | 2002-03-06 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059925A JP2003257992A (ja) | 2002-03-06 | 2002-03-06 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003257992A true JP2003257992A (ja) | 2003-09-12 |
Family
ID=28669441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002059925A Pending JP2003257992A (ja) | 2002-03-06 | 2002-03-06 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003257992A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005190992A (ja) * | 2003-11-14 | 2005-07-14 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US7220659B2 (en) | 2004-08-27 | 2007-05-22 | Seiko Epson Corporation | Method for manufacturing a semiconductor device |
| US7859187B2 (en) | 2003-11-14 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for fabricating the same |
| US7910465B2 (en) | 2008-01-24 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate |
| US8455331B2 (en) | 2007-10-10 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8471258B2 (en) | 2006-06-29 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and electronic device having the same |
| US8501585B2 (en) | 2007-10-10 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
-
2002
- 2002-03-06 JP JP2002059925A patent/JP2003257992A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005190992A (ja) * | 2003-11-14 | 2005-07-14 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US7859187B2 (en) | 2003-11-14 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for fabricating the same |
| US7220659B2 (en) | 2004-08-27 | 2007-05-22 | Seiko Epson Corporation | Method for manufacturing a semiconductor device |
| US8471258B2 (en) | 2006-06-29 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and electronic device having the same |
| US8455331B2 (en) | 2007-10-10 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8501585B2 (en) | 2007-10-10 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US7910465B2 (en) | 2008-01-24 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate |
| US8492248B2 (en) | 2008-01-24 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5879973A (en) | Method for fabricating thin-film transistor | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| US5733793A (en) | Process formation of a thin film transistor | |
| JP2003257992A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004007004A (ja) | 半導体装置 | |
| JP3204735B2 (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP2001135822A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
| JP2002009298A (ja) | 薄膜半導体素子とその製造方法及び液晶表示装置 | |
| JP2003149677A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2002268085A (ja) | 液晶表示装置の製造方法および製造装置 | |
| JPH11163368A (ja) | 導電膜付き基板及びその製造方法 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1051000A (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP2002353139A (ja) | 薄膜の形成方法および薄膜トランジスタの製造方法 | |
| JP2003218359A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JPH09237898A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP2003059942A (ja) | 薄膜トランジスタの製造方法 |