JPH11163368A - 導電膜付き基板及びその製造方法 - Google Patents
導電膜付き基板及びその製造方法Info
- Publication number
- JPH11163368A JPH11163368A JP26842198A JP26842198A JPH11163368A JP H11163368 A JPH11163368 A JP H11163368A JP 26842198 A JP26842198 A JP 26842198A JP 26842198 A JP26842198 A JP 26842198A JP H11163368 A JPH11163368 A JP H11163368A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- gas
- nitride film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 酸化物導電膜を設けた基板上に、異常成長を
生じることなく高絶縁耐圧特性、高機械的強度及び良好
な耐環境性をもつシリコン窒化膜を形成する。 【解決手段】 絶縁性基板と、その上の酸化物導電膜の
少なくとも一部との上に窒化膜を形成する導電膜付基板
の製造方法において、酸化物導電膜に対して還元作用を
及ぼさない雰囲気中で第１のシリコン窒化膜を形成した
後、第１の窒化膜よりも成膜速度が速くなる条件で、第
２のシリコン窒化膜を形成する。
生じることなく高絶縁耐圧特性、高機械的強度及び良好
な耐環境性をもつシリコン窒化膜を形成する。 【解決手段】 絶縁性基板と、その上の酸化物導電膜の
少なくとも一部との上に窒化膜を形成する導電膜付基板
の製造方法において、酸化物導電膜に対して還元作用を
及ぼさない雰囲気中で第１のシリコン窒化膜を形成した
後、第１の窒化膜よりも成膜速度が速くなる条件で、第
２のシリコン窒化膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
基板等に適用し得る導電膜付き基板及びその製造方法に
関する。
基板等に適用し得る導電膜付き基板及びその製造方法に
関する。
【０００２】
【従来の技術】現在、高画質、薄型、軽量、低消費電力
などの理由から、ノート型コンピュータ等の様々な携帯
機器などのディスプレイとして、アクティブマトリック
ス駆動液晶ディスプレイが使用されている。このアクテ
ィブマトリックス駆動液晶ディスプレイには、主にＴｈ
ｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ）が用
いられている。
などの理由から、ノート型コンピュータ等の様々な携帯
機器などのディスプレイとして、アクティブマトリック
ス駆動液晶ディスプレイが使用されている。このアクテ
ィブマトリックス駆動液晶ディスプレイには、主にＴｈ
ｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ）が用
いられている。
【０００３】また、近年、高画質、高信頼性で低コスト
のアクティブマトリックス駆動液晶ディスプレイを実現
するために、液晶駆動素子としてのＴＦＴの高性能化お
よび高信頼性化が図られている。特に、高性能で高信頼
性を得るためには、ＴＦＴの保護絶縁膜の高性能化、高
耐久性化、および高耐環境性が必須である。また、量産
性の立場からは、より高い性能で信頼性の高い保護絶縁
膜を比較的簡便で安価に製造しなければならない。
のアクティブマトリックス駆動液晶ディスプレイを実現
するために、液晶駆動素子としてのＴＦＴの高性能化お
よび高信頼性化が図られている。特に、高性能で高信頼
性を得るためには、ＴＦＴの保護絶縁膜の高性能化、高
耐久性化、および高耐環境性が必須である。また、量産
性の立場からは、より高い性能で信頼性の高い保護絶縁
膜を比較的簡便で安価に製造しなければならない。
【０００４】従来、高性能で高信頼性を有する薄膜トラ
ンジスタ基板として、図７に示す構成が知られている。
図７に示すように、透光性絶縁基板としてのガラス基板
１の一主面上に、多結晶シリコンからなる半導体層２が
島状に形成されている。この半導体層２は、チャネル領
域３を中心に、チャネル領域３に隣接して低濃度に不純
物制御された高抵抗ドレイン領域４および高抵抗ソース
領域５が形成され、さらにそれらに隣接して高濃度に不
純物制御された低抵抗ドレイン領域６および低抵抗ソー
ス領域７がそれぞれ形成されている。この高抵抗ドレイ
ン領域４および高抵抗ソース領域５は、リン原子やホウ
素原子などの不純物が低濃度で注入されて形成されてい
るので、Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ構造
（ＬＤＤ構造）と呼ばれ、電気抵抗はチャネル領域３と
低抵抗ドレイン領域６あるいは低抵抗ソース領域７の中
間に制御されており、ＴＦＴの信頼性を高める構造とし
て知られている。
ンジスタ基板として、図７に示す構成が知られている。
図７に示すように、透光性絶縁基板としてのガラス基板
１の一主面上に、多結晶シリコンからなる半導体層２が
島状に形成されている。この半導体層２は、チャネル領
域３を中心に、チャネル領域３に隣接して低濃度に不純
物制御された高抵抗ドレイン領域４および高抵抗ソース
領域５が形成され、さらにそれらに隣接して高濃度に不
純物制御された低抵抗ドレイン領域６および低抵抗ソー
ス領域７がそれぞれ形成されている。この高抵抗ドレイ
ン領域４および高抵抗ソース領域５は、リン原子やホウ
素原子などの不純物が低濃度で注入されて形成されてい
るので、Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ構造
（ＬＤＤ構造）と呼ばれ、電気抵抗はチャネル領域３と
低抵抗ドレイン領域６あるいは低抵抗ソース領域７の中
間に制御されており、ＴＦＴの信頼性を高める構造とし
て知られている。
【０００５】また、半導体層２を被覆するように酸化シ
リコンからなるゲート絶縁膜８が形成され、このゲート
絶縁膜８上には第１の導電膜であるアルミニウム、モリ
ブデン−タングステン合金、チタンまたはタンタルなど
からなるゲート電極９およびゲート電極９と一体の図示
しないゲート配線が形成されている。更に、ゲート絶縁
膜８およびゲート電極９を被覆するように、酸化シリコ
ンなどからなる層間絶縁膜１０が形成され、これらゲー
ト絶縁膜８および層間絶縁膜１０の、低抵抗ドレイン領
域６と低抵抗ソース領域７の上方には、コンタクトホー
ル１１，１２が形成されている。
リコンからなるゲート絶縁膜８が形成され、このゲート
絶縁膜８上には第１の導電膜であるアルミニウム、モリ
ブデン−タングステン合金、チタンまたはタンタルなど
からなるゲート電極９およびゲート電極９と一体の図示
しないゲート配線が形成されている。更に、ゲート絶縁
膜８およびゲート電極９を被覆するように、酸化シリコ
ンなどからなる層間絶縁膜１０が形成され、これらゲー
ト絶縁膜８および層間絶縁膜１０の、低抵抗ドレイン領
域６と低抵抗ソース領域７の上方には、コンタクトホー
ル１１，１２が形成されている。
【０００６】また、層間絶縁膜１０上の一部分には酸化
物導電膜としてのＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘ
ｉｄｅ）などからなる画素電極１３が形成されている。
更に、層間絶縁膜１０の上には、第２の導電膜としての
アルミニウム、モリブデン、チタンなどからなるソース
電極１４およびドレイン電極１５とドレイン電極１５に
接続された図示しない信号配線が形成され、ソース電極
１４はコンタクトホール１１を介して低抵抗ソース領域
７および画素電極１３に接続され、ドレイン電極１５は
コンタクトホール１２を介して低抵抗ドレイン領域６に
接続されている。
物導電膜としてのＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘ
ｉｄｅ）などからなる画素電極１３が形成されている。
更に、層間絶縁膜１０の上には、第２の導電膜としての
アルミニウム、モリブデン、チタンなどからなるソース
電極１４およびドレイン電極１５とドレイン電極１５に
接続された図示しない信号配線が形成され、ソース電極
１４はコンタクトホール１１を介して低抵抗ソース領域
７および画素電極１３に接続され、ドレイン電極１５は
コンタクトホール１２を介して低抵抗ドレイン領域６に
接続されている。
【０００７】また、画素電極１３の上方および図示しな
い外部電気回路との接続領域とを開口し、層間絶縁膜１
０およびソース電極１４、ドレイン電極１５を被覆する
ように、窒化シリコンからなる保護絶縁膜１６を形成し
て、薄膜トランジスタ基板が形成される。
い外部電気回路との接続領域とを開口し、層間絶縁膜１
０およびソース電極１４、ドレイン電極１５を被覆する
ように、窒化シリコンからなる保護絶縁膜１６を形成し
て、薄膜トランジスタ基板が形成される。
【０００８】ここで、保護絶縁膜１６について説明す
る。保護絶縁膜１６は、ＴＦＴ特性の高性能化または初
期性能の維持および高い信頼性や耐環境性を得るために
形成されている。従って、保護絶縁膜１６には、機械的
に強いばかりでなく、電気的絶縁耐圧が高いこと、また
ＮａやＫイオン等の可動イオンや水分など、ＴＦＴの特
性や信頼性を著しく劣化させる不純物等が、外部環境か
らもしくは製造工程においてＴＦＴ内部に侵入するのを
防止する役割を果たすことが要求される。
る。保護絶縁膜１６は、ＴＦＴ特性の高性能化または初
期性能の維持および高い信頼性や耐環境性を得るために
形成されている。従って、保護絶縁膜１６には、機械的
に強いばかりでなく、電気的絶縁耐圧が高いこと、また
ＮａやＫイオン等の可動イオンや水分など、ＴＦＴの特
性や信頼性を著しく劣化させる不純物等が、外部環境か
らもしくは製造工程においてＴＦＴ内部に侵入するのを
防止する役割を果たすことが要求される。
【０００９】このような要求を比較的よく満たす膜とし
て、一般的に窒化シリコンが知られる。通常、窒化シリ
コン膜の形成方法としては、ＳｉＨ4 （モノシラン）ガ
スとＮＨ3 （アンモニア）ガスが主体の混合ガス系を原
料ガスとして適用するプラズマＣＶＤ法が用いられる。
このような原料ガスを用いたプラズマＣＶＤ法では、電
気的特性や信頼性のより高い窒化シリコン膜を得るため
に、２００〜４５０℃の成膜基板温度が必要であり、こ
の範囲で温度が高いほど良好な膜が得られることがわか
っている。
て、一般的に窒化シリコンが知られる。通常、窒化シリ
コン膜の形成方法としては、ＳｉＨ4 （モノシラン）ガ
スとＮＨ3 （アンモニア）ガスが主体の混合ガス系を原
料ガスとして適用するプラズマＣＶＤ法が用いられる。
このような原料ガスを用いたプラズマＣＶＤ法では、電
気的特性や信頼性のより高い窒化シリコン膜を得るため
に、２００〜４５０℃の成膜基板温度が必要であり、こ
の範囲で温度が高いほど良好な膜が得られることがわか
っている。
【００１０】しかし、成膜基板温度が約２５０℃以上に
なると、画素電極としてのＩＴＯ膜１３上に、図８に示
すように、窒化シリコン膜が半球状、ドーム状に異常成
長した突起２１が発生してしまう。従って、従来、成膜
基板温度を２５０℃未満に設定して窒化シリコン膜を成
膜していた。
なると、画素電極としてのＩＴＯ膜１３上に、図８に示
すように、窒化シリコン膜が半球状、ドーム状に異常成
長した突起２１が発生してしまう。従って、従来、成膜
基板温度を２５０℃未満に設定して窒化シリコン膜を成
膜していた。
【００１１】次に、このＩＴＯ膜１３上での窒化シリコ
ン膜１６の異常成長とその不具合について説明する。窒
化シリコン膜１６の異常成長の発生温度は、下層に配設
されるＩＴＯ膜１３の膜質にも左右されるが、概ね２５
０℃程度である。従って、成膜基板温度が２５０℃未満
ではほとんど異常成長は発生しないが、２５０℃を越え
ると急激に異常成長が生ずる。
ン膜１６の異常成長とその不具合について説明する。窒
化シリコン膜１６の異常成長の発生温度は、下層に配設
されるＩＴＯ膜１３の膜質にも左右されるが、概ね２５
０℃程度である。従って、成膜基板温度が２５０℃未満
ではほとんど異常成長は発生しないが、２５０℃を越え
ると急激に異常成長が生ずる。
【００１２】異常成長により形成される半球状、ドーム
状の突起の半径は大きいもので数μｍ、高さは正常部分
の膜の厚さの３倍程度まで成長する場合もある。また、
突起２１の間には図８に示すように、ボイド２２も発生
してしまう。
状の突起の半径は大きいもので数μｍ、高さは正常部分
の膜の厚さの３倍程度まで成長する場合もある。また、
突起２１の間には図８に示すように、ボイド２２も発生
してしまう。
【００１３】このようなＩＴＯ膜１３上の窒化シリコン
膜１６の異常成長の原因は、原料ガス中のＮＨ3 ガスあ
るいはＳｉＨ4 ガスがプラズマ分解されることにより発
生する水素原子に起因するイオンやラジカルが、金属酸
化物であるＩＴＯの表面を還元し、局部的に還元された
部分を核として窒化シリコン膜が選択的に結晶成長する
ためと考えられる。
膜１６の異常成長の原因は、原料ガス中のＮＨ3 ガスあ
るいはＳｉＨ4 ガスがプラズマ分解されることにより発
生する水素原子に起因するイオンやラジカルが、金属酸
化物であるＩＴＯの表面を還元し、局部的に還元された
部分を核として窒化シリコン膜が選択的に結晶成長する
ためと考えられる。
【００１４】このように窒化シリコン膜１６が部分的に
異常成長すると、パターニングおよびエッチング加工の
際、異常成長部分の窒化シリコン１６膜の膜質が正常部
分と比較して変質しているために、エッチング速度に違
いが生じ、均一なエッチング加工を阻害するという不都
合がある。異常部分のエッチング速度と正常部分のエッ
チング速度を比較すると、窒化シリコン膜の成膜条件に
より、速さの関係が逆転するが、異常部分の方が遅い場
合には、図９に示すように、ＩＴＯ膜１３上に窒化シリ
コン膜１６の残渣２３が発生する。
異常成長すると、パターニングおよびエッチング加工の
際、異常成長部分の窒化シリコン１６膜の膜質が正常部
分と比較して変質しているために、エッチング速度に違
いが生じ、均一なエッチング加工を阻害するという不都
合がある。異常部分のエッチング速度と正常部分のエッ
チング速度を比較すると、窒化シリコン膜の成膜条件に
より、速さの関係が逆転するが、異常部分の方が遅い場
合には、図９に示すように、ＩＴＯ膜１３上に窒化シリ
コン膜１６の残渣２３が発生する。
【００１５】また、エッチング除去した窒化シリコン膜
の端部の形状は、エッチング速度に関わらず、図９中の
領域Ａのように、荒れてしまう。図９に示すように、エ
ッチング除去端部の荒れやエッチング残渣２３が生じる
と、この部分で液晶の配向が乱れ、液晶駆動の制御に支
障をきたすので、液晶ディスプレイでは表示性能を劣化
させるという不具合が生じる。
の端部の形状は、エッチング速度に関わらず、図９中の
領域Ａのように、荒れてしまう。図９に示すように、エ
ッチング除去端部の荒れやエッチング残渣２３が生じる
と、この部分で液晶の配向が乱れ、液晶駆動の制御に支
障をきたすので、液晶ディスプレイでは表示性能を劣化
させるという不具合が生じる。
【００１６】更に、薬液により窒化シリコンのエッチン
グ加工をする場合には、ボイド２２中に閉じ込められた
薬液が、時間の経過とともに染み出し、液晶を汚染した
り、薄膜トランジスタ基板の信号配線を腐食するなどし
て、液晶ディスプレイの表示性能を劣化させたり、信頼
性を損ねるという不具合が生じる。
グ加工をする場合には、ボイド２２中に閉じ込められた
薬液が、時間の経過とともに染み出し、液晶を汚染した
り、薄膜トランジスタ基板の信号配線を腐食するなどし
て、液晶ディスプレイの表示性能を劣化させたり、信頼
性を損ねるという不具合が生じる。
【００１７】以上の従来例で説明したＩＴＯ膜上での窒
化シリコン膜の異常成長を防止する方法として、薄膜ト
ランジスタの保護絶縁膜を、酸化１１シリコン膜と窒化
シリコン膜の積層膜にする方法がある。ＩＴＯ膜に接触
する第１の保護絶縁膜として酸化シリコン膜をＳｉＨ4
ガスとＮ2 Ｏ（亜酸化窒素）を主体とする原料ガス系に
よるプラズマＣＶＤ法で形成し、これに連続して、先の
従来例のごとく、窒化シリコン膜を形成する。酸化シリ
コンを形成する場合のプラズマ雰囲気は、ＩＴＯ膜に対
して還元性を持たないので、酸化シリコン膜がＩＴＯ上
で異常成長することはない。
化シリコン膜の異常成長を防止する方法として、薄膜ト
ランジスタの保護絶縁膜を、酸化１１シリコン膜と窒化
シリコン膜の積層膜にする方法がある。ＩＴＯ膜に接触
する第１の保護絶縁膜として酸化シリコン膜をＳｉＨ4
ガスとＮ2 Ｏ（亜酸化窒素）を主体とする原料ガス系に
よるプラズマＣＶＤ法で形成し、これに連続して、先の
従来例のごとく、窒化シリコン膜を形成する。酸化シリ
コンを形成する場合のプラズマ雰囲気は、ＩＴＯ膜に対
して還元性を持たないので、酸化シリコン膜がＩＴＯ上
で異常成長することはない。
【００１８】しかしながら、一般に酸化シリコン膜と窒
化シリコン膜を、１回のパターニング工程とエッチング
工程で所望の形状に加工することは困難である。例え
ば、ＣＦ4 ガスまたはＳＦ6 ガスとＯ2 ガスを反応ガス
の主体とした反応性イオンエッチング（ＲＩＥ）法の場
合、酸化シリコン膜よりも窒化シリコン膜のエッチング
速度の方が著しく速いため、酸化シリコン膜をエッチン
グしている間に窒化シリコン膜のエッチング端部には大
きなサイドエッチングが入ってしまったり、逆テーパー
形状になったりする。
化シリコン膜を、１回のパターニング工程とエッチング
工程で所望の形状に加工することは困難である。例え
ば、ＣＦ4 ガスまたはＳＦ6 ガスとＯ2 ガスを反応ガス
の主体とした反応性イオンエッチング（ＲＩＥ）法の場
合、酸化シリコン膜よりも窒化シリコン膜のエッチング
速度の方が著しく速いため、酸化シリコン膜をエッチン
グしている間に窒化シリコン膜のエッチング端部には大
きなサイドエッチングが入ってしまったり、逆テーパー
形状になったりする。
【００１９】一方、弗化水素を主体とする薬液によるウ
ェットエッチングでは、窒化シリコン膜よりも酸化シリ
コン膜の方がエッチング速度が速いので、酸化シリコン
膜に大きなサイドエッチングが入り、エッチング端部が
窒化シリコン膜のオーバーハング形状になってしまう。
ェットエッチングでは、窒化シリコン膜よりも酸化シリ
コン膜の方がエッチング速度が速いので、酸化シリコン
膜に大きなサイドエッチングが入り、エッチング端部が
窒化シリコン膜のオーバーハング形状になってしまう。
【００２０】パターニング工程またはエッチング工程を
２回行う場合には、加工形状の問題は殆ど無くなるが、
工程増加によりタクトタイムの増加、スループットの低
下により、生産性の低下やコストの上昇の原因になると
いう問題が生ずる。
２回行う場合には、加工形状の問題は殆ど無くなるが、
工程増加によりタクトタイムの増加、スループットの低
下により、生産性の低下やコストの上昇の原因になると
いう問題が生ずる。
【００２１】
【発明が解決しようとする課題】本発明は、上記問題点
に鑑みてなされたもので、その第１の目的は、複雑な製
造工程の追加が不要であり、酸化物導電膜を設けた基板
上に、異常成長を生じることなく、高絶縁耐圧特性、高
機械的強度および良好な耐環境性を有するシリコン窒化
膜を形成し得る導電膜付き基板の製造方法を提供するこ
とにある。
に鑑みてなされたもので、その第１の目的は、複雑な製
造工程の追加が不要であり、酸化物導電膜を設けた基板
上に、異常成長を生じることなく、高絶縁耐圧特性、高
機械的強度および良好な耐環境性を有するシリコン窒化
膜を形成し得る導電膜付き基板の製造方法を提供するこ
とにある。
【００２２】また、本発明の第２の目的は、酸化物導電
膜を設けた基板上に、高機械的強度および良好な耐環境
性を有するシリコン窒化膜が形成された導電膜付き基板
を提供することを目的とする。
膜を設けた基板上に、高機械的強度および良好な耐環境
性を有するシリコン窒化膜が形成された導電膜付き基板
を提供することを目的とする。
【００２３】
【課題を解決するための手段】本発明の導電膜付基板の
製造方法は、基板上に酸化物導電膜を形成する工程と、
該酸化物導電膜が設けられた基板上に、該酸化物導電膜
に対し還元性をもたない第１の原料ガスを適用すること
を含む第１の膜形成条件下で第１のシリコン窒化膜を形
成する工程と、該第１のシリコン窒化膜上に、該第１の
膜形成条件よりもその成膜速度が速くなる第２の膜形成
条件下で第２のシリコン窒化膜を形成する工程とを具備
する。
製造方法は、基板上に酸化物導電膜を形成する工程と、
該酸化物導電膜が設けられた基板上に、該酸化物導電膜
に対し還元性をもたない第１の原料ガスを適用すること
を含む第１の膜形成条件下で第１のシリコン窒化膜を形
成する工程と、該第１のシリコン窒化膜上に、該第１の
膜形成条件よりもその成膜速度が速くなる第２の膜形成
条件下で第２のシリコン窒化膜を形成する工程とを具備
する。
【００２４】また、導電膜付き基板は、基板上に形成さ
れた複数のスイッチング素子と、基板上に形成され、前
記複数のスイッチング素子に各々接続された複数の酸化
物導電膜と、少なくとも、前記酸化物導電膜の一部及び
前記スイッチング素子上に形成された第１のシリコン窒
化膜と、前記第１のシリコン窒化膜上に積層され、該第
１のシリコン窒化膜よりも低い水素含有率を有する第２
のシリコン窒化膜とを具備する。
れた複数のスイッチング素子と、基板上に形成され、前
記複数のスイッチング素子に各々接続された複数の酸化
物導電膜と、少なくとも、前記酸化物導電膜の一部及び
前記スイッチング素子上に形成された第１のシリコン窒
化膜と、前記第１のシリコン窒化膜上に積層され、該第
１のシリコン窒化膜よりも低い水素含有率を有する第２
のシリコン窒化膜とを具備する。
【００２５】
【発明の実施の形態】本発明の第１の観点にかかる導電
膜付基板の製造方法は、基本的に、基板上に酸化物導電
膜を形成する工程と、酸化物導電膜が設けられたこの基
板上に第１のシリコン窒化膜を形成する工程と、第１の
シリコン窒化膜上に第２のシリコン窒化膜を形成する工
程とを具備する。
膜付基板の製造方法は、基本的に、基板上に酸化物導電
膜を形成する工程と、酸化物導電膜が設けられたこの基
板上に第１のシリコン窒化膜を形成する工程と、第１の
シリコン窒化膜上に第２のシリコン窒化膜を形成する工
程とを具備する。
【００２６】この方法において、第１のシリコン窒化膜
を形成する工程は、酸化物導電膜に対し還元性をもたな
い第１の原料ガスを適用した第１の膜形成条件下で行わ
れる。また、第２のシリコン窒化膜を形成する工程は、
第１の膜形成条件よりもその成膜速度が速くなる第２の
膜形成条件下で行われる。
を形成する工程は、酸化物導電膜に対し還元性をもたな
い第１の原料ガスを適用した第１の膜形成条件下で行わ
れる。また、第２のシリコン窒化膜を形成する工程は、
第１の膜形成条件よりもその成膜速度が速くなる第２の
膜形成条件下で行われる。
【００２７】酸化物導電膜を有する基板上にシリコン窒
化膜を形成する際に、酸化物導電膜に対し還元性の雰囲
気が存在すると、得られるシリコン窒化膜が異常成長し
て半球状、ドーム状の突起を発生するが、本発明では、
酸化物導電膜に対し還元性の雰囲気を排除した第１の膜
形成条件下で注意深く膜形成を行なうことにより、平坦
で、均質なシリコン窒化膜を形成することができる。し
かしながら、所望の厚さのシリコン窒化膜を第１の膜形
成条件のみで形成すると時間がかかり、歩留まりが悪く
なって製造コストが増加する。このため、本発明では、
酸化物導電膜を保護し得る厚さを有する第１のシリコン
窒化膜を得た後、より速い成膜速度の第２の膜形成条件
で第２のシリコン窒化膜を形成し、第１のシリコン窒化
膜上に積層する。第２のシリコン窒化膜は、第１のシリ
コン窒化膜上にのみ形成され、酸化物導電膜とは接触し
ない。これにより、第２の膜形成条件では、酸化物導電
膜に対し還元可能な雰囲気を排除する必要がなく、より
成膜速度の速い雰囲気を広く選択することが可能であ
り、均質で平坦なシリコン窒化膜を形成することができ
る。
化膜を形成する際に、酸化物導電膜に対し還元性の雰囲
気が存在すると、得られるシリコン窒化膜が異常成長し
て半球状、ドーム状の突起を発生するが、本発明では、
酸化物導電膜に対し還元性の雰囲気を排除した第１の膜
形成条件下で注意深く膜形成を行なうことにより、平坦
で、均質なシリコン窒化膜を形成することができる。し
かしながら、所望の厚さのシリコン窒化膜を第１の膜形
成条件のみで形成すると時間がかかり、歩留まりが悪く
なって製造コストが増加する。このため、本発明では、
酸化物導電膜を保護し得る厚さを有する第１のシリコン
窒化膜を得た後、より速い成膜速度の第２の膜形成条件
で第２のシリコン窒化膜を形成し、第１のシリコン窒化
膜上に積層する。第２のシリコン窒化膜は、第１のシリ
コン窒化膜上にのみ形成され、酸化物導電膜とは接触し
ない。これにより、第２の膜形成条件では、酸化物導電
膜に対し還元可能な雰囲気を排除する必要がなく、より
成膜速度の速い雰囲気を広く選択することが可能であ
り、均質で平坦なシリコン窒化膜を形成することができ
る。
【００２８】このようにして、本発明の第１の観点によ
れば、酸化物導電膜を有する基板上に、平坦で、良好な
膜質を有する積層状のシリコン窒化膜を低コストで容易
に形成することが可能となる。なお、第１及び第２のシ
リコン窒化膜は成膜条件が異なるので、例えば水素含有
量等の違いはあるけれども、いずれも均質な膜であるた
め、異常成長した窒化シリコンの場合とは異なり、互い
にエッチング速度の差がほとんどない。このため、不所
望な荒れや残渣を発生することなく同時にエッチングを
行なうことができる。
れば、酸化物導電膜を有する基板上に、平坦で、良好な
膜質を有する積層状のシリコン窒化膜を低コストで容易
に形成することが可能となる。なお、第１及び第２のシ
リコン窒化膜は成膜条件が異なるので、例えば水素含有
量等の違いはあるけれども、いずれも均質な膜であるた
め、異常成長した窒化シリコンの場合とは異なり、互い
にエッチング速度の差がほとんどない。このため、不所
望な荒れや残渣を発生することなく同時にエッチングを
行なうことができる。
【００２９】本発明に用いられる酸化物導電膜は、酸化
インジウム錫、酸化インジウム、および酸化錫からなる
群から選択された少なくとも１種からなることが好まし
い。第１の原料ガスは、ＳｉＨ4 ガスとＮ2 ガスを含有
することが好ましい。また、このとき、ＳｉＨ4 ガスと
Ｎ2 ガスの流量比Ｎ2 ／ＳｉＨ4 は、５０≦Ｎ2 ／Ｓｉ
Ｈ4 ≦３００で表される関係を満足することが好まし
い。この範囲では、窒化シリコン膜の波長６３０ｎｍ付
近の屈折率が１．８から１．９５程度と、従来の窒化シ
リコン膜と比較して同様の値となる。また、得られる膜
は、ＮａやＫイオン等の可動イオンや水分など、ＴＦＴ
の特性や信頼性を著しく劣化させる不純物等を十分に阻
止し得る良好な膜質を有する。
インジウム錫、酸化インジウム、および酸化錫からなる
群から選択された少なくとも１種からなることが好まし
い。第１の原料ガスは、ＳｉＨ4 ガスとＮ2 ガスを含有
することが好ましい。また、このとき、ＳｉＨ4 ガスと
Ｎ2 ガスの流量比Ｎ2 ／ＳｉＨ4 は、５０≦Ｎ2 ／Ｓｉ
Ｈ4 ≦３００で表される関係を満足することが好まし
い。この範囲では、窒化シリコン膜の波長６３０ｎｍ付
近の屈折率が１．８から１．９５程度と、従来の窒化シ
リコン膜と比較して同様の値となる。また、得られる膜
は、ＮａやＫイオン等の可動イオンや水分など、ＴＦＴ
の特性や信頼性を著しく劣化させる不純物等を十分に阻
止し得る良好な膜質を有する。
【００３０】第２の膜形成条件では、ＳｉＨ4 ガスとＮ
Ｈ3 ガスを含有する第２の原料ガスが適用されることが
好ましい。第１および第２の膜形成には、プラズマＣＶ
Ｄを用いることができる。
Ｈ3 ガスを含有する第２の原料ガスが適用されることが
好ましい。第１および第２の膜形成には、プラズマＣＶ
Ｄを用いることができる。
【００３１】このとき、第１の膜形成条件におけるプラ
ズマ密度は、第２の膜形成条件におけるプラズマ密度よ
りも高いことが好ましい。また、第１の膜形成条件で
は、成膜温度が好ましくは２８０ないし４５０℃、さら
に好ましくは３００ないし４５０℃、さらにまた好まし
くは３００〜３５０℃である。
ズマ密度は、第２の膜形成条件におけるプラズマ密度よ
りも高いことが好ましい。また、第１の膜形成条件で
は、成膜温度が好ましくは２８０ないし４５０℃、さら
に好ましくは３００ないし４５０℃、さらにまた好まし
くは３００〜３５０℃である。
【００３２】また、第２の膜形成条件では、成膜温度が
好ましくは２５０℃以上、より好ましくは２８０ないし
４５０℃、さらに好ましくは３００ないし４５０℃、さ
らにまた好ましくは３００〜３５０℃である。
好ましくは２５０℃以上、より好ましくは２８０ないし
４５０℃、さらに好ましくは３００ないし４５０℃、さ
らにまた好ましくは３００〜３５０℃である。
【００３３】プラズマＣＶＤ法にＳｉＨ4 ガスとＮ2 ガ
スを原料ガスとして適用して酸化物導電膜を設けた基板
上に第１のシリコン窒化膜の成膜を行うと、十分に高い
例えば２８０℃〜４５０℃の膜形成温度で、シリコン窒
化膜形成することができる。このような温度範囲で膜形
成を行うと、水素原子の含有量が少なく、耐環境性、機
械的強度、及び電気的絶縁耐圧が高い、良好なシリコン
窒化膜を、異常成長を生ずることなく形成することがで
きる。２８０℃未満の温度では、焼成が不十分であるた
めに不純物として膜中に存在する水素原子が抜けずに多
く残留し、得られたシリコン窒化膜をエッチングに供す
ると、残渣を生ずるなどの問題が起こる傾向がある。一
方、成膜温度が４５０℃を越えると、プラズマＣＶＤ法
を行うことが困難となる。
スを原料ガスとして適用して酸化物導電膜を設けた基板
上に第１のシリコン窒化膜の成膜を行うと、十分に高い
例えば２８０℃〜４５０℃の膜形成温度で、シリコン窒
化膜形成することができる。このような温度範囲で膜形
成を行うと、水素原子の含有量が少なく、耐環境性、機
械的強度、及び電気的絶縁耐圧が高い、良好なシリコン
窒化膜を、異常成長を生ずることなく形成することがで
きる。２８０℃未満の温度では、焼成が不十分であるた
めに不純物として膜中に存在する水素原子が抜けずに多
く残留し、得られたシリコン窒化膜をエッチングに供す
ると、残渣を生ずるなどの問題が起こる傾向がある。一
方、成膜温度が４５０℃を越えると、プラズマＣＶＤ法
を行うことが困難となる。
【００３４】また、第１のシリコン窒化膜を形成後、Ｓ
ｉＨ4 ガスとＮ2 ガスよりもその成膜速度の速いＳｉＨ
4 ガスとＮＨ3 ガスを第２の原料ガスとして用いてプラ
ズマＣＶＤ法により成膜を行うと、第２の原料ガスが酸
化物導電膜と接触することがないので、異常成長を発生
することなく十分な高温例えば２５０℃以上、好ましく
は２８０℃以上の十分な高温で迅速に第２のシリコン窒
化膜を形成することが可能である。得られる膜は、第１
のシリコン窒化膜と比較するとその水素原子含有量は多
少多いけれども、２８０℃未満特に２５０℃未満の温度
で第２の原料ガスを用いて形成されたシリコン窒化膜と
比較すると、耐環境性、機械的強度、及び電気的絶縁耐
圧が高い。
ｉＨ4 ガスとＮ2 ガスよりもその成膜速度の速いＳｉＨ
4 ガスとＮＨ3 ガスを第２の原料ガスとして用いてプラ
ズマＣＶＤ法により成膜を行うと、第２の原料ガスが酸
化物導電膜と接触することがないので、異常成長を発生
することなく十分な高温例えば２５０℃以上、好ましく
は２８０℃以上の十分な高温で迅速に第２のシリコン窒
化膜を形成することが可能である。得られる膜は、第１
のシリコン窒化膜と比較するとその水素原子含有量は多
少多いけれども、２８０℃未満特に２５０℃未満の温度
で第２の原料ガスを用いて形成されたシリコン窒化膜と
比較すると、耐環境性、機械的強度、及び電気的絶縁耐
圧が高い。
【００３５】第１のシリコン窒化膜は、１０〜１００ｎ
ｍの厚さを有することが好ましい。１０ｎｍ未満では、
薄すぎて均質なシリコン窒化膜が形成できず、第２のシ
リコン窒化膜に異常成長が発生する傾向がある。また、
第１のシリコン窒化膜は、第２のシリコン窒化膜と比較
してその成膜速度が遅いので、厚さ１００ｎｍを越える
と、長い時間がかかり、歩留まりが悪くなる。また、第
２のシリコン窒化膜は、１００ｎｍ〜６００ｎｍの厚さ
を有することが好ましい。
ｍの厚さを有することが好ましい。１０ｎｍ未満では、
薄すぎて均質なシリコン窒化膜が形成できず、第２のシ
リコン窒化膜に異常成長が発生する傾向がある。また、
第１のシリコン窒化膜は、第２のシリコン窒化膜と比較
してその成膜速度が遅いので、厚さ１００ｎｍを越える
と、長い時間がかかり、歩留まりが悪くなる。また、第
２のシリコン窒化膜は、１００ｎｍ〜６００ｎｍの厚さ
を有することが好ましい。
【００３６】本発明の第２の観点にかかる導電膜付き基
板は、第１の観点にかかる方法により製造され得るもの
であって、複数のスイッチング素子と各々接続された複
数の酸化物導電膜とを有する基板上に、第１のシリコン
窒化膜と、第１のシリコン窒化膜よりも低い水素含有率
を有する第２のシリコン窒化膜との積層体が形成された
構造を有する。
板は、第１の観点にかかる方法により製造され得るもの
であって、複数のスイッチング素子と各々接続された複
数の酸化物導電膜とを有する基板上に、第１のシリコン
窒化膜と、第１のシリコン窒化膜よりも低い水素含有率
を有する第２のシリコン窒化膜との積層体が形成された
構造を有する。
【００３７】本発明の導電膜付き基板は、単結晶シリコ
ン、多結晶シリコンおよび非晶質シリコンのいずれかの
半導体をチャネル領域として用いた薄膜トランジスタを
さらに設けることにより、薄膜トランジスタ基板として
使用することができる。
ン、多結晶シリコンおよび非晶質シリコンのいずれかの
半導体をチャネル領域として用いた薄膜トランジスタを
さらに設けることにより、薄膜トランジスタ基板として
使用することができる。
【００３８】これらの基板において、本発明にかかる第
１及び第２のシリコン窒化膜は、電気的特性および信頼
性、耐久性に優れた保護絶縁膜として、複雑な製造工程
を追加することなく安定に形成される。
１及び第２のシリコン窒化膜は、電気的特性および信頼
性、耐久性に優れた保護絶縁膜として、複雑な製造工程
を追加することなく安定に形成される。
【００３９】このように、本発明によると、信頼性、耐
久性に優れた薄膜トランジスタ基板を生産性よく実現す
ることが可能である。以上のように、本発明によれば、
酸化物導電膜の少なくとも一部を直接に覆うシリコン窒
化膜が、酸化物導電膜に還元作用を及ぼさない雰囲気で
形成されるため、半球状、ドーム状の突起を発生させる
等の異常成長を生ずることなく、良好な導電膜付き基板
が低コストで簡単に得られる。
久性に優れた薄膜トランジスタ基板を生産性よく実現す
ることが可能である。以上のように、本発明によれば、
酸化物導電膜の少なくとも一部を直接に覆うシリコン窒
化膜が、酸化物導電膜に還元作用を及ぼさない雰囲気で
形成されるため、半球状、ドーム状の突起を発生させる
等の異常成長を生ずることなく、良好な導電膜付き基板
が低コストで簡単に得られる。
【００４０】以下、本発明の導電膜付き基板の一例につ
いて、図面を参照して具体的に説明する。図１ないし図
６は、本発明にかかる薄膜トランジスタ基板の製造工程
を示す断面図である。このうち、図６は、図１ないし図
５に示す工程により得た薄膜トランジスタ基板を示す断
面図である。最初に、図６に示す本発明にかかる薄膜ト
ランジスタ基板の構成について説明する。
いて、図面を参照して具体的に説明する。図１ないし図
６は、本発明にかかる薄膜トランジスタ基板の製造工程
を示す断面図である。このうち、図６は、図１ないし図
５に示す工程により得た薄膜トランジスタ基板を示す断
面図である。最初に、図６に示す本発明にかかる薄膜ト
ランジスタ基板の構成について説明する。
【００４１】図６に示すように、透光性絶縁基板として
のガラス基板１の一主面上に、多結晶シリコンからなる
半導体層２が島状に加工され、この半導体層２には、チ
ャネル領域３を中心に、チャネル領域３に隣接して低濃
度に不純物制御された高抵抗ドレイン領域４および高抵
抗ソース領域５が形成され、さらにそれらに隣接して高
濃度に不純物制御された低抵抗ドレイン領域６および低
抵抗ソース領域７がそれぞれ形成されている。
のガラス基板１の一主面上に、多結晶シリコンからなる
半導体層２が島状に加工され、この半導体層２には、チ
ャネル領域３を中心に、チャネル領域３に隣接して低濃
度に不純物制御された高抵抗ドレイン領域４および高抵
抗ソース領域５が形成され、さらにそれらに隣接して高
濃度に不純物制御された低抵抗ドレイン領域６および低
抵抗ソース領域７がそれぞれ形成されている。
【００４２】また、半導体層２を被覆するように酸化シ
リコンからなるゲート絶縁膜８が形成され、このゲート
絶縁膜８上にはアルミニウム、モリブデン−タングステ
ン合金、チタンまたはタンタルなどからなるゲート電極
９およびゲート電極９と一体の図示しないゲート配線が
形成されている。更に、ゲート絶縁膜８およびゲート電
極９を被覆するように、酸化シリコンなどからなる層間
絶縁膜１０が形成され、これらゲート絶縁膜８および層
間絶縁膜１０の、低抵抗ドレイン領域６と低抵抗ソース
領域７の上方には、コンタクトホール１１，１２が形成
されている。
リコンからなるゲート絶縁膜８が形成され、このゲート
絶縁膜８上にはアルミニウム、モリブデン−タングステ
ン合金、チタンまたはタンタルなどからなるゲート電極
９およびゲート電極９と一体の図示しないゲート配線が
形成されている。更に、ゲート絶縁膜８およびゲート電
極９を被覆するように、酸化シリコンなどからなる層間
絶縁膜１０が形成され、これらゲート絶縁膜８および層
間絶縁膜１０の、低抵抗ドレイン領域６と低抵抗ソース
領域７の上方には、コンタクトホール１１，１２が形成
されている。
【００４３】また、層間絶縁膜１０上の一部分には酸化
物導電膜としての酸化インジウム錫（ＩＴＯ）などから
なる画素電極１３が形成されている。更に、層間絶縁膜
１０の上には、アルミニウム、モリブデン、チタンなど
からなるソース電極１４およびドレイン電極１５とドレ
イン電極１５に接続された図示しない信号配線が形成さ
れ、ソース電極１４はコンタクトホール１１を介して低
抵抗ソース領域７および画素電極１３に接続され、ドレ
イン電極１５はコンタクトホール１２を介して低抵抗ド
レイン領域６に接続されている。
物導電膜としての酸化インジウム錫（ＩＴＯ）などから
なる画素電極１３が形成されている。更に、層間絶縁膜
１０の上には、アルミニウム、モリブデン、チタンなど
からなるソース電極１４およびドレイン電極１５とドレ
イン電極１５に接続された図示しない信号配線が形成さ
れ、ソース電極１４はコンタクトホール１１を介して低
抵抗ソース領域７および画素電極１３に接続され、ドレ
イン電極１５はコンタクトホール１２を介して低抵抗ド
レイン領域６に接続されている。
【００４４】また、画素電極１３の上方および図示しな
い外部電気回路との接続領域とを開口し、層間絶縁膜１
０およびソース電極１４、ドレイン電極１５を被覆する
ように、第１の保護絶縁膜１８及び第２の保護絶縁膜１
６の積層体が形成されている。このうち第１の保護絶縁
膜１８は、酸化物導電膜である画素電極１３に対して、
還元作用を及ぼさない雰囲気のプラズマＣＶＤ法により
形成されたものである。また、第２の保護絶縁膜１６
は、第１のシリコン窒化膜上に、該第１の膜形成条件よ
りもその成膜速度が速くなる第２の膜形成条件下でプラ
ズマＣＶＤ法により形成されたものである。薄膜トラン
ジスタ基板は、以上のように構成されている。
い外部電気回路との接続領域とを開口し、層間絶縁膜１
０およびソース電極１４、ドレイン電極１５を被覆する
ように、第１の保護絶縁膜１８及び第２の保護絶縁膜１
６の積層体が形成されている。このうち第１の保護絶縁
膜１８は、酸化物導電膜である画素電極１３に対して、
還元作用を及ぼさない雰囲気のプラズマＣＶＤ法により
形成されたものである。また、第２の保護絶縁膜１６
は、第１のシリコン窒化膜上に、該第１の膜形成条件よ
りもその成膜速度が速くなる第２の膜形成条件下でプラ
ズマＣＶＤ法により形成されたものである。薄膜トラン
ジスタ基板は、以上のように構成されている。
【００４５】次に、以上説明した薄膜トランジスタ基板
の製造工程を図１ないし図６を参照して説明する。ま
ず、ガラス基板１の一主面上に、プラズマＣＶＤ法によ
り厚さ３０ｎｍないし１００ｎｍの非晶質シリコン膜を
成膜する。次に、エキシマレーザーアニール法または炉
内加熱によるアニール法により、非晶質シリコンを結晶
化して、多結晶シリコン膜を形成し、フォトリソグラフ
ィ工程によりこの多結晶シリコン膜を島状に加工して、
半導体層２を形成する。次いで、この半導体層２を被覆
するように、プラズマＣＶＤ法や熱ＣＶＤ法などによ
り、厚さ５０ｎｍないし５００ｎｍのゲート絶縁膜８を
形成する。
の製造工程を図１ないし図６を参照して説明する。ま
ず、ガラス基板１の一主面上に、プラズマＣＶＤ法によ
り厚さ３０ｎｍないし１００ｎｍの非晶質シリコン膜を
成膜する。次に、エキシマレーザーアニール法または炉
内加熱によるアニール法により、非晶質シリコンを結晶
化して、多結晶シリコン膜を形成し、フォトリソグラフ
ィ工程によりこの多結晶シリコン膜を島状に加工して、
半導体層２を形成する。次いで、この半導体層２を被覆
するように、プラズマＣＶＤ法や熱ＣＶＤ法などによ
り、厚さ５０ｎｍないし５００ｎｍのゲート絶縁膜８を
形成する。
【００４６】その後、図１に示すように、スパッタリン
グ法により、厚さ１００ｎｍないし５００ｎｍのモリブ
デン−タングステン合金を成膜し、フォトリソグラフィ
工程により第１の導電膜としてのゲート電極９およびこ
のゲート電極９に接続される図示しないゲート配線を形
成する。
グ法により、厚さ１００ｎｍないし５００ｎｍのモリブ
デン−タングステン合金を成膜し、フォトリソグラフィ
工程により第１の導電膜としてのゲート電極９およびこ
のゲート電極９に接続される図示しないゲート配線を形
成する。
【００４７】次に、図２に示すように、ゲート電極９の
下方に位置しない半導体層２の部分に、ゲート電極９を
マスクとしたイオン注入法などにより、リンまたはホウ
素等の不純物を低ドーズ量で注入し、リンまたはホウ素
などが低濃度に不純物制御された高抵抗ドレイン領域４
および高抵抗ソース領域５をそれぞれ形成する。なお、
この工程により、ゲート電極９の下方の半導体層２は、
チャネル領域３として形成されることとなる。
下方に位置しない半導体層２の部分に、ゲート電極９を
マスクとしたイオン注入法などにより、リンまたはホウ
素等の不純物を低ドーズ量で注入し、リンまたはホウ素
などが低濃度に不純物制御された高抵抗ドレイン領域４
および高抵抗ソース領域５をそれぞれ形成する。なお、
この工程により、ゲート電極９の下方の半導体層２は、
チャネル領域３として形成されることとなる。
【００４８】次に、図３に示すように、フォトリソグラ
フィ工程により、ゲート電極９および、チャネル領域３
に隣接する高抵抗ドレイン領域４および高抵抗ソース領
域５の部分の上方に位置するゲート絶縁膜８を被覆する
ように、レジストパターン２４を形成する。そして、こ
のレジストパターン２４をマスクとして用いて、イオン
注入法などにより、リンまたはホウ素等を高ドーズ量で
注入し、リンまたはホウ素等が高濃度に不純物制御され
た低抵抗ドレイン領域６および低抵抗ソース領域７をそ
れぞれ形成する。
フィ工程により、ゲート電極９および、チャネル領域３
に隣接する高抵抗ドレイン領域４および高抵抗ソース領
域５の部分の上方に位置するゲート絶縁膜８を被覆する
ように、レジストパターン２４を形成する。そして、こ
のレジストパターン２４をマスクとして用いて、イオン
注入法などにより、リンまたはホウ素等を高ドーズ量で
注入し、リンまたはホウ素等が高濃度に不純物制御され
た低抵抗ドレイン領域６および低抵抗ソース領域７をそ
れぞれ形成する。
【００４９】次に、図４に示すように、レジストパター
ン２４を除去した後、ゲート電極９およびゲート絶縁膜
８を被覆するように、プラズマＣＶＤ法などにより、厚
さ１００ｎｍから８００ｎｍの層間絶縁膜１０を形成す
る。また、低抵抗ドレイン領域６と低抵抗ソース領域７
上の、ゲート絶縁膜８と層間絶縁膜１０に、フォトリソ
グラフィ工程によりコンタクトホール１１，１２を形成
する。そして、スパッタリング法により、厚さ１０ｎｍ
ないし２００ｎｍの酸化物導電膜としてのＩＴＯ膜を成
膜し、層間絶縁膜１０上の一部に画素電極１３を形成す
る。
ン２４を除去した後、ゲート電極９およびゲート絶縁膜
８を被覆するように、プラズマＣＶＤ法などにより、厚
さ１００ｎｍから８００ｎｍの層間絶縁膜１０を形成す
る。また、低抵抗ドレイン領域６と低抵抗ソース領域７
上の、ゲート絶縁膜８と層間絶縁膜１０に、フォトリソ
グラフィ工程によりコンタクトホール１１，１２を形成
する。そして、スパッタリング法により、厚さ１０ｎｍ
ないし２００ｎｍの酸化物導電膜としてのＩＴＯ膜を成
膜し、層間絶縁膜１０上の一部に画素電極１３を形成す
る。
【００５０】次に、図５に示すように、層間絶縁膜１０
上にスパッタリング法により、第２の導電膜としてのア
ルミニウム、モリブデン、チタンあるいはこれらの積層
膜を厚さ１００ｎｍから８００ｎｍで成膜し、ソース電
極１４とドレイン電極１５およびこのドレイン電極１５
に接続される図示しない信号配線を形成する。また、ソ
ース電極１４は、コンタクトホール１１を介して低抵抗
ソース領域７と画素電極１３とを接続し、ドレイン電極
１５は、コンタクトホール１２を介して低抵抗ドレイン
領域６に接続されている。
上にスパッタリング法により、第２の導電膜としてのア
ルミニウム、モリブデン、チタンあるいはこれらの積層
膜を厚さ１００ｎｍから８００ｎｍで成膜し、ソース電
極１４とドレイン電極１５およびこのドレイン電極１５
に接続される図示しない信号配線を形成する。また、ソ
ース電極１４は、コンタクトホール１１を介して低抵抗
ソース領域７と画素電極１３とを接続し、ドレイン電極
１５は、コンタクトホール１２を介して低抵抗ドレイン
領域６に接続されている。
【００５１】次に、図６に示すように、画素電極１３に
接触する第１の保護絶縁膜として、還元作用を及ぼさな
い雰囲気である、ＳｉＨ4 ガスとＮ2 ガスを原料ガス系
とするプラズマＣＶＤ法により、窒化シリコン膜１８
を、１０ｎｍ〜１００ｎｍの厚さに成膜する。その後、
第２の保護絶縁膜として、ＳｉＨ4 ガスとＮＨ3 ガスを
主原料ガス系とするプラズマＣＶＤ法により、窒化シリ
コン膜１６を、１００ｎｍ〜６００ｎｍの厚さに積層す
る。
接触する第１の保護絶縁膜として、還元作用を及ぼさな
い雰囲気である、ＳｉＨ4 ガスとＮ2 ガスを原料ガス系
とするプラズマＣＶＤ法により、窒化シリコン膜１８
を、１０ｎｍ〜１００ｎｍの厚さに成膜する。その後、
第２の保護絶縁膜として、ＳｉＨ4 ガスとＮＨ3 ガスを
主原料ガス系とするプラズマＣＶＤ法により、窒化シリ
コン膜１６を、１００ｎｍ〜６００ｎｍの厚さに積層す
る。
【００５２】ここで、保護絶縁膜が窒化シリコン膜であ
る場合の形成工程についてさらに説明する。第１の保護
絶縁膜１８を構成する窒化シリコン膜は、ＳｉＨ4 ガス
とＮ2 ガスを原料ガス系とするプラズマＣＶＤ法にて形
成することができる。この場合、原料ガス系のプラズマ
雰囲気は、ＩＴＯに対して還元性を持たないので、２５
０℃以上、特に２８０℃以上の成膜基板温度でも、窒化
シリコン膜がＩＴＯ上で異常成長することはなく、良質
な保護絶縁膜としての窒化シリコン膜を安定に堆積させ
ることが可能である。
る場合の形成工程についてさらに説明する。第１の保護
絶縁膜１８を構成する窒化シリコン膜は、ＳｉＨ4 ガス
とＮ2 ガスを原料ガス系とするプラズマＣＶＤ法にて形
成することができる。この場合、原料ガス系のプラズマ
雰囲気は、ＩＴＯに対して還元性を持たないので、２５
０℃以上、特に２８０℃以上の成膜基板温度でも、窒化
シリコン膜がＩＴＯ上で異常成長することはなく、良質
な保護絶縁膜としての窒化シリコン膜を安定に堆積させ
ることが可能である。
【００５３】窒化シリコン成膜時のＳｉＨ4 ガスとＮ2
ガスの混合比率については、Ｎ2 ／ＳｉＨ4 が２０以上
であるのがよく、実用上はＮ2 ／ＳｉＨ4 ＝５０〜３０
０が好適である。このガス混合比率の範囲であれば、窒
化シリコン膜の波長６３０ｎｍ付近の屈折率が１．８か
ら１．９５程度と、通常の窒化シリコン膜と比較して同
様の値であり、また、ＮａやＫイオン等の可動イオンや
水分など、ＴＦＴの特性や信頼性を著しく劣化させる不
純物等の阻止能力も同様である。
ガスの混合比率については、Ｎ2 ／ＳｉＨ4 が２０以上
であるのがよく、実用上はＮ2 ／ＳｉＨ4 ＝５０〜３０
０が好適である。このガス混合比率の範囲であれば、窒
化シリコン膜の波長６３０ｎｍ付近の屈折率が１．８か
ら１．９５程度と、通常の窒化シリコン膜と比較して同
様の値であり、また、ＮａやＫイオン等の可動イオンや
水分など、ＴＦＴの特性や信頼性を著しく劣化させる不
純物等の阻止能力も同様である。
【００５４】また、投入するＲＦ電源については、通常
のＮＨ3 よりもＮ2 の方がＳｉの窒化効率が低いので、
ＳｉＨ4 ガスとＮ2 ガスを用いて窒化シリコン膜を形成
する場合には、ＲＦ周波数を、ＳｉＨ4 ガスとＮＨ3 ガ
スを用いる場合に一般的に使用される１３．５６ＭＨｚ
から１７．１２ＭＨｚに上げるなど、プラズマ密度を上
げる工夫を施すことが望ましい。
のＮＨ3 よりもＮ2 の方がＳｉの窒化効率が低いので、
ＳｉＨ4 ガスとＮ2 ガスを用いて窒化シリコン膜を形成
する場合には、ＲＦ周波数を、ＳｉＨ4 ガスとＮＨ3 ガ
スを用いる場合に一般的に使用される１３．５６ＭＨｚ
から１７．１２ＭＨｚに上げるなど、プラズマ密度を上
げる工夫を施すことが望ましい。
【００５５】第２の保護絶縁膜１６を構成する窒化シリ
コン膜は、ＳｉＨ4 ガスとＮＨ3 ガスを原料ガス系とす
るプラズマＣＶＤ法にて形成することができる。このと
きＲＦ周波数は１３．５６ＭＨｚにすることができる。
第２の保護絶縁膜１６は、第１の保護絶縁膜１８の介在
により酸化物導電膜１３と直接接触していないので、２
５０℃以上特に２８０℃以上の成膜基板温度でも、窒化
シリコン膜が異常成長することはなく、良質な保護絶縁
膜としての窒化シリコン膜を安定に堆積させることが可
能である。
コン膜は、ＳｉＨ4 ガスとＮＨ3 ガスを原料ガス系とす
るプラズマＣＶＤ法にて形成することができる。このと
きＲＦ周波数は１３．５６ＭＨｚにすることができる。
第２の保護絶縁膜１６は、第１の保護絶縁膜１８の介在
により酸化物導電膜１３と直接接触していないので、２
５０℃以上特に２８０℃以上の成膜基板温度でも、窒化
シリコン膜が異常成長することはなく、良質な保護絶縁
膜としての窒化シリコン膜を安定に堆積させることが可
能である。
【００５６】この図６に示す薄膜トランジスタ基板にお
いて、保護絶縁膜として窒化シリコン膜１８及び窒化シ
リコン膜１６の積層体を適用することの利点は、次の通
りである。即ち、上述したように、ＮＨ3 よりも、Ｎ2
の方がＳｉの窒化効率が低いので、ＮＨ3 とＮ2 の成膜
ガス流量を同程度とすると、ＳｉＨ4 ガスとＮ2 ガスを
原料ガスとする窒化シリコン膜の成膜では、ＳｉＨ4 の
ガス流量を低くしなければならない。つまり、成膜速度
が遅くなる。そこで、画素電極としてのＩＴＯに対して
還元作用を及ぼさない、ＳｉＨ4 ガスとＮ2 ガスによる
窒化シリコン膜と、ＳｉＨ4 ガスとＮＨ3 ガスによる窒
化シリコン膜を積層することで、成膜速度が遅いことに
よる生産のタクトおよびスループットの低下を防ぐこと
ができる。
いて、保護絶縁膜として窒化シリコン膜１８及び窒化シ
リコン膜１６の積層体を適用することの利点は、次の通
りである。即ち、上述したように、ＮＨ3 よりも、Ｎ2
の方がＳｉの窒化効率が低いので、ＮＨ3 とＮ2 の成膜
ガス流量を同程度とすると、ＳｉＨ4 ガスとＮ2 ガスを
原料ガスとする窒化シリコン膜の成膜では、ＳｉＨ4 の
ガス流量を低くしなければならない。つまり、成膜速度
が遅くなる。そこで、画素電極としてのＩＴＯに対して
還元作用を及ぼさない、ＳｉＨ4 ガスとＮ2 ガスによる
窒化シリコン膜と、ＳｉＨ4 ガスとＮＨ3 ガスによる窒
化シリコン膜を積層することで、成膜速度が遅いことに
よる生産のタクトおよびスループットの低下を防ぐこと
ができる。
【００５７】また、エッチング加工法においても、通
常、窒化シリコン膜に対するものと同じ方法を用いるこ
とが可能である。しかも、第１の保護絶縁膜は、Ｎ2 に
よりＳｉＨ4 を窒化して窒化膜を形成しているため、Ｎ
Ｈ3 で窒化して得た窒化シリコン膜よりも含有水素濃度
が少ない傾向がある。第２の保護絶縁膜よりも基板側に
第１の保護絶縁膜が形成されていることにより、ＣＦ4
ガスとＯ2 ガスまたはＳＦ6 ガスとＯ2 ガスを用いた反
応性イオンエッチングによる加工の場合、主にＳｉ、
Ｎ、Ｈ、Ｆ、Ｃの化合物からなるエッチング残渣が発生
し難いという利点がある。
常、窒化シリコン膜に対するものと同じ方法を用いるこ
とが可能である。しかも、第１の保護絶縁膜は、Ｎ2 に
よりＳｉＨ4 を窒化して窒化膜を形成しているため、Ｎ
Ｈ3 で窒化して得た窒化シリコン膜よりも含有水素濃度
が少ない傾向がある。第２の保護絶縁膜よりも基板側に
第１の保護絶縁膜が形成されていることにより、ＣＦ4
ガスとＯ2 ガスまたはＳＦ6 ガスとＯ2 ガスを用いた反
応性イオンエッチングによる加工の場合、主にＳｉ、
Ｎ、Ｈ、Ｆ、Ｃの化合物からなるエッチング残渣が発生
し難いという利点がある。
【００５８】以上説明した実施形態では、酸化物導電膜
として例えばＩＴＯからなる画素電極の少なくとも一部
を直接に覆う絶縁膜は、保護絶縁膜であるが、本発明
は、これにに限られるものではない。例えば、酸化物導
電膜としてのＩＴＯからなる画素電極の少なくとも一部
を直接に覆う絶縁膜はゲート絶縁膜であってもよいし、
層間絶縁膜であってもよい。これらの絶縁膜が酸化物導
電膜に還元作用を及ぼさない雰囲気で形成され、これら
の絶縁膜の形成が半球状、ドーム状の突起を発生させる
等の異常成長を生ずるものでなければ、本発明の趣旨に
合致する。
として例えばＩＴＯからなる画素電極の少なくとも一部
を直接に覆う絶縁膜は、保護絶縁膜であるが、本発明
は、これにに限られるものではない。例えば、酸化物導
電膜としてのＩＴＯからなる画素電極の少なくとも一部
を直接に覆う絶縁膜はゲート絶縁膜であってもよいし、
層間絶縁膜であってもよい。これらの絶縁膜が酸化物導
電膜に還元作用を及ぼさない雰囲気で形成され、これら
の絶縁膜の形成が半球状、ドーム状の突起を発生させる
等の異常成長を生ずるものでなければ、本発明の趣旨に
合致する。
【００５９】また、酸化物導電膜はＩＴＯだけではな
く、酸化インジウムおよび酸化スズの少なくともいずれ
でもよい。更にまた、薄膜トランジスタ基板は、単結晶
シリコン、多結晶シリコンおよび非晶質シリコンのいず
れかの半導体をチャネル領域として用いた薄膜トランジ
スタを有するものでよく、その薄膜トランジスタの構造
としては、一般に分類されているようなスタガ型、コプ
ラナ型あるいはプレーナー型のいずれでもよい。
く、酸化インジウムおよび酸化スズの少なくともいずれ
でもよい。更にまた、薄膜トランジスタ基板は、単結晶
シリコン、多結晶シリコンおよび非晶質シリコンのいず
れかの半導体をチャネル領域として用いた薄膜トランジ
スタを有するものでよく、その薄膜トランジスタの構造
としては、一般に分類されているようなスタガ型、コプ
ラナ型あるいはプレーナー型のいずれでもよい。
【００６０】
【発明の効果】本発明によれば、酸化物導電膜の少なく
とも一部を直接に覆う第１のシリコン窒化膜が、酸化物
導電膜に還元作用を及ぼさない雰囲気で形成されるた
め、このシリコン窒化膜は、半球状、ドーム状の突起を
発生させる等の異常成長を生ずることがない。また、第
１のシリコン窒化膜上に、成膜速度の速い第２のシリコ
ン窒化膜を積層することにより、異常成長を生ずること
なく、高絶縁耐圧特性、高機械的強度および良好な耐環
境性を有するシリコン窒化膜を歩留まりよく形成し得
る。
とも一部を直接に覆う第１のシリコン窒化膜が、酸化物
導電膜に還元作用を及ぼさない雰囲気で形成されるた
め、このシリコン窒化膜は、半球状、ドーム状の突起を
発生させる等の異常成長を生ずることがない。また、第
１のシリコン窒化膜上に、成膜速度の速い第２のシリコ
ン窒化膜を積層することにより、異常成長を生ずること
なく、高絶縁耐圧特性、高機械的強度および良好な耐環
境性を有するシリコン窒化膜を歩留まりよく形成し得
る。
【００６１】特に、酸化物導電膜の少なくとも一部を直
接に覆う絶縁膜が、例えば薄膜トランジスタ等の半導体
素子の保護絶縁膜である場合には、電気的特性および信
頼性、耐久性に優れた保護絶縁膜を、複雑な製造工程を
追加することなく安定に形成することが可能である。よ
って、本発明を用いると、信頼性、耐久性に優れた半導
体装置を生産性よく実現することが可能である。
接に覆う絶縁膜が、例えば薄膜トランジスタ等の半導体
素子の保護絶縁膜である場合には、電気的特性および信
頼性、耐久性に優れた保護絶縁膜を、複雑な製造工程を
追加することなく安定に形成することが可能である。よ
って、本発明を用いると、信頼性、耐久性に優れた半導
体装置を生産性よく実現することが可能である。
【図１】 本発明に係るトランジスタ基板の一例を形成
する工程を表す図。
する工程を表す図。
【図２】 本発明に係るトランジスタ基板の一例を形成
する工程を表す図。
する工程を表す図。
【図３】 本発明に係るトランジスタ基板の一例を形成
する工程を表す図。
する工程を表す図。
【図４】 本発明に係るトランジスタ基板の一例を形成
する工程を表す図。
する工程を表す図。
【図５】は、本発明に係るトランジスタ基板の一例を形
成する工程を表す図である。
成する工程を表す図である。
【図６】は、本発明に係るトランジスタ基板の一例の構
成を表す図である。
成を表す図である。
【図７】 従来の薄膜トランジスタ基板の一例を表す
図。
図。
【図８】 従来の薄膜トランジスタ基板の一例における
保護絶縁膜の異常成長の例を表す図。
保護絶縁膜の異常成長の例を表す図。
【図９】 従来の薄膜トランジスタ基板の一例における
保護絶縁膜の異常成長の例を表す図。
保護絶縁膜の異常成長の例を表す図。
１…ガラス基板、 ２…半導体層、 ３…チャネル領域、 ４…高抵抗ドレイン領域、 ５…高抵抗ソース領域、 ６…低抵抗ドレイン領域、 ７…低抵抗ソース領域、 ８…ゲート絶縁膜、 ９…ゲート電極、 １０…層間絶縁膜、 １１，１２…コンタクトホール、 １３…画素電極、 １４…ソース電極、 １５…ドレイン電極、 １６，１８…保護絶縁膜、 ２１…異常成長した保護絶縁膜の突起、 ２２…ボイド、 ２３…エッチング残渣
Claims (20)
- 【請求項１】 基板上に酸化物導電膜を形成する工程
と、 該酸化物導電膜が設けられた基板上に、該酸化物導電膜
に対し還元性をもたない第１の原料ガスを適用すること
を含む第１の膜形成条件下で第１のシリコン窒化膜を形
成する工程と、 該第１のシリコン窒化膜上に、該第１の膜形成条件より
もその成膜速度が速くなる第２の膜形成条件下で第２の
シリコン窒化膜を形成する工程とを具備する導電膜付基
板の製造方法。 - 【請求項２】 前記第１の原料ガスは、ＳｉＨ4 ガスと
Ｎ2 ガスを含有する請求項１に記載の方法。 - 【請求項３】 前記ＳｉＨ4 ガスとＮ2 ガスの流量比Ｎ
2 ／ＳｉＨ4 は、５０≦Ｎ2 ／ＳｉＨ4 ≦３００で表さ
れる関係を満足する請求項２に記載の方法。 - 【請求項４】 前記第２の膜形成条件では、ＳｉＨ4 ガ
スとＮＨ3 ガスを含有する第２の原料ガスが適用される
請求項１に記載の方法。 - 【請求項５】 前記第１および第２の膜形成には、プラ
ズマＣＶＤが用いられる請求項１に記載の方法。 - 【請求項６】 前記第１の膜形成条件におけるプラズマ
密度は、前記第２の膜形成条件におけるプラズマ密度よ
りも高い請求項５に記載の方法。 - 【請求項７】 前記第１の膜形成条件におけるプラズマ
発生源の電源の周波数は、前記第２の膜形成条件におけ
るプラズマ発生源の電源の周波数よりも高い請求項５に
記載の方法。 - 【請求項８】 前記第１の膜形成条件では、成膜温度が
２８０ないし４５０℃である請求項１に記載の方法。 - 【請求項９】 前記成膜温度は３００ないし４５０℃で
ある請求項８に記載の方法。 - 【請求項１０】 前記酸化物導電膜は、酸化インジウム
錫、酸化インジウム、および酸化錫からなる群から選択
された少なくとも１種からなる請求項１に記載の方法。 - 【請求項１１】 基板上に形成された複数のスイッチン
グ素子と、 基板上に形成され、前記複数のスイッチング素子に各々
接続された複数の酸化物導電膜と、 少なくとも、前記酸化物導電膜の一部及び前記スイッチ
ング素子上に形成された第１のシリコン窒化膜と、 前記第１のシリコン窒化膜上に積層され、該第１のシリ
コン窒化膜よりも低い水素含有率を有する第２のシリコ
ン窒化膜とを具備する導電膜付き基板。 - 【請求項１２】 前記第１のシリコン窒化膜は、１０ｎ
ｍないし１００ｎｍの厚さを有する請求項１１に記載の
基板。 - 【請求項１３】 前記酸化物導電膜は、酸化インジウム
錫、酸化インジウム、および酸化錫からなる群から選択
された少なくとも１種からなる請求項１１に記載の基
板。 - 【請求項１４】 前記第１及び第２のシリコン窒化膜
は、プラズマＣＶＤにより形成される請求項１１に記載
の基板。 - 【請求項１５】 前記第１のシリコン窒化膜は、ＳｉＨ
4 ガスとＮ2 ガスを含有する第１の原料ガスを適用して
形成され、前記第２のシリコン窒化膜は、ＳｉＨ4 ガス
とＮＨ3 ガスを含有する第１の原料ガスを適用して形成
される請求項１４に記載の基板。 - 【請求項１６】 前記第１及び第２のシリコン窒化膜の
形成は、２８０ないし４５０℃の成膜温度で行われる請
求項１４に記載の基板。 - 【請求項１７】 前記ＳｉＨ4 ガスとＮ2 ガスの流量比
Ｎ2 ／ＳｉＨ4 は、５０≦Ｎ2 ／ＳｉＨ4 ≦３００で表
される関係を満足する請求項１５に記載の基板。 - 【請求項１８】 前記第１のシリコン窒化膜は、前記第
２のシリコン窒化膜形成時のプラズマ密度よりも高いプ
ラズマ密度で形成される請求項１５に記載の基板。 - 【請求項１９】 前記第１のシリコン窒化膜は、前記第
２のシリコン窒化膜形成時のプラズマ発生源の電源の周
波数よりも高い周波数で形成される請求項１５に記載の
基板。 - 【請求項２０】 前記第１のシリコン窒化膜の形成は、
３００ないし４５０℃の成膜温度で行われる請求項１４
に記載の基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26842198A JPH11163368A (ja) | 1997-09-25 | 1998-09-22 | 導電膜付き基板及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25989597 | 1997-09-25 | ||
| JP9-259895 | 1997-09-25 | ||
| JP26842198A JPH11163368A (ja) | 1997-09-25 | 1998-09-22 | 導電膜付き基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163368A true JPH11163368A (ja) | 1999-06-18 |
Family
ID=26544341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26842198A Abandoned JPH11163368A (ja) | 1997-09-25 | 1998-09-22 | 導電膜付き基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163368A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7306980B2 (en) | 1999-09-16 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating thin film transistor |
| JP2010197927A (ja) * | 2009-02-27 | 2010-09-09 | Epson Imaging Devices Corp | 電気光学装置の製造方法 |
| JP2012124494A (ja) * | 2002-05-13 | 2012-06-28 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| JP2013254950A (ja) * | 2012-05-10 | 2013-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1998
- 1998-09-22 JP JP26842198A patent/JPH11163368A/ja not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7306980B2 (en) | 1999-09-16 | 2007-12-11 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating thin film transistor |
| JP2012124494A (ja) * | 2002-05-13 | 2012-06-28 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| US8927994B2 (en) | 2002-05-13 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9165991B2 (en) | 2002-05-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9508756B2 (en) | 2002-05-13 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9966390B2 (en) | 2002-05-13 | 2018-05-08 | Semicondutcor Energy Laboratory Co., LTD. | Display device |
| JP2010197927A (ja) * | 2009-02-27 | 2010-09-09 | Epson Imaging Devices Corp | 電気光学装置の製造方法 |
| JP2013254950A (ja) * | 2012-05-10 | 2013-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9711652B2 (en) | 2012-05-10 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9966475B2 (en) | 2012-05-10 | 2018-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100423162B1 (ko) | 도전막 부착기판의 제조방법 | |
| US6727122B2 (en) | Method of fabricating polysilicon thin film transistor | |
| KR100292922B1 (ko) | 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치 | |
| US6559478B1 (en) | Semiconductor integrated circuit and method of fabricating same | |
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| US8183135B2 (en) | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| JPH11204435A (ja) | 半導体装置及びその作製方法 | |
| US8378348B2 (en) | Semiconductor element and method for manufacturing the same | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| US5733793A (en) | Process formation of a thin film transistor | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JPH11163368A (ja) | 導電膜付き基板及びその製造方法 | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| JPH11307783A (ja) | 半導体装置およびその作製方法 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100452445B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| EP0334052B1 (en) | Thin film transistor | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090119 |