JP2002353139A - 薄膜の形成方法および薄膜トランジスタの製造方法 - Google Patents
薄膜の形成方法および薄膜トランジスタの製造方法Info
- Publication number
- JP2002353139A JP2002353139A JP2001160300A JP2001160300A JP2002353139A JP 2002353139 A JP2002353139 A JP 2002353139A JP 2001160300 A JP2001160300 A JP 2001160300A JP 2001160300 A JP2001160300 A JP 2001160300A JP 2002353139 A JP2002353139 A JP 2002353139A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- substrate
- silicon
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 特性を向上させた薄膜トランジスタを提供す
る。 【解決手段】 非晶質シリコン薄膜をレーザ光線の照射
によって結晶化する際に、基板を凸状に反らすことによ
って、シリコン膜の残留応力を低減し、それを半導体層
として用いて特性向上を図った薄膜トランジスタを作製
する。
る。 【解決手段】 非晶質シリコン薄膜をレーザ光線の照射
によって結晶化する際に、基板を凸状に反らすことによ
って、シリコン膜の残留応力を低減し、それを半導体層
として用いて特性向上を図った薄膜トランジスタを作製
する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置やイ
メージセンサ等に応用される薄膜トランジスタの製造方
法に関する。
メージセンサ等に応用される薄膜トランジスタの製造方
法に関する。
【０００２】
【従来の技術】近年、家庭用ビデオカメラのビューファ
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置のなかでも高画質
表示が可能なアクティブマトリックス型液晶表示装置が
特に注目されている。このアクティブマトリックス型液
晶表示装置には、画素電極のスイッチング素子として、
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒ：以下、ＴＦＴと略記する）がよく用いられて
いる。
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置のなかでも高画質
表示が可能なアクティブマトリックス型液晶表示装置が
特に注目されている。このアクティブマトリックス型液
晶表示装置には、画素電極のスイッチング素子として、
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒ：以下、ＴＦＴと略記する）がよく用いられて
いる。
【０００３】このような従来のＴＦＴの例が、 「ＡＭ
−ＬＣＤ９４ ＤＩＧＥＳＴ ＯＦＴＥＣＨＮＩＣＡＬ
ＰＡＰＥＲＳ」のＰ１００からＰ１０３に記載されて
いる。以下に、その一例として図２に示したＴＦＴにつ
いて説明する。ガラス基板１上に非晶質シリコンを形成
し、シリコンを結晶化させて、半導体層２を形成する。
その上にゲート絶縁膜４が、さらにその上にゲート電極
５が形成されている。そして、不純物導入工程により、
ソース・ドレイン領域３を形成する。そして、層間絶縁
膜６、コンタクトホール、ソース・ドレイン電極７が形
成されてＴＦＴが構成されている。
−ＬＣＤ９４ ＤＩＧＥＳＴ ＯＦＴＥＣＨＮＩＣＡＬ
ＰＡＰＥＲＳ」のＰ１００からＰ１０３に記載されて
いる。以下に、その一例として図２に示したＴＦＴにつ
いて説明する。ガラス基板１上に非晶質シリコンを形成
し、シリコンを結晶化させて、半導体層２を形成する。
その上にゲート絶縁膜４が、さらにその上にゲート電極
５が形成されている。そして、不純物導入工程により、
ソース・ドレイン領域３を形成する。そして、層間絶縁
膜６、コンタクトホール、ソース・ドレイン電極７が形
成されてＴＦＴが構成されている。
【０００４】以上のように構成された従来のＴＦＴにお
いては、結晶化を行なう際には、基板を平坦になるよう
に配置している。
いては、結晶化を行なう際には、基板を平坦になるよう
に配置している。
【０００５】
【発明が解決しようとする課題】しかしながら前記のよ
うな構成のトランジスタでは、移動度などが低く充分な
薄膜トランジスタ特性が得られない場合があるという課
題を有していた。この課題のすべての原因はよくわかっ
ていないが、半導体層の残留応力が重要な要因であると
考えられる。
うな構成のトランジスタでは、移動度などが低く充分な
薄膜トランジスタ特性が得られない場合があるという課
題を有していた。この課題のすべての原因はよくわかっ
ていないが、半導体層の残留応力が重要な要因であると
考えられる。
【０００６】本発明はかかる点に鑑み、特性を向上させ
た薄膜トランジスタを提供することを目的とする。
た薄膜トランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、非晶質シリコ
ン膜を形成した基板を凸になるようにしてにレーザ光線
を照射して結晶化することによって、前述の課題を解決
する。
ン膜を形成した基板を凸になるようにしてにレーザ光線
を照射して結晶化することによって、前述の課題を解決
する。
【０００８】本発明は前述した構成により、半導体層の
残留応力を低減して、薄膜トランジスタ特性の向上をす
るものである。以下に、その作用について説明する。
残留応力を低減して、薄膜トランジスタ特性の向上をす
るものである。以下に、その作用について説明する。
【０００９】従来の薄膜トランジスタでは、移動度など
が低く充分な薄膜トランジスタ特性が得られない場合が
あった。この明確な原因はわかっていないが、半導体中
の欠陥および半導体とゲート絶縁膜の界面欠陥などが起
因しており、半導体層の残留応力が大きいと前記のよう
な欠陥を誘起して薄膜トランジスタの特性を悪化させて
いると考えられる。また、レーザ光線を照射して結晶化
したシリコン膜は通常引っ張り方向の残留応力をもって
いる。これは、結晶化のメカニズムから、レーザ光線の
照射により溶融したシリコンが急冷されて非熱平衡状態
で結晶化するため、固化する際の急な体積変化の影響に
より引っ張り方向の応力を持つと考えられる。従って、
シリコンが固化する際に基板を凸状に反らせておき、結
晶化後に基板にその強制的に与えた基板の反りを取り除
くことで、結晶化後のシリコン膜の残留応力を制御する
ことができる。このようにして、結晶化後のシリコン膜
の残留応力を低減することができる。
が低く充分な薄膜トランジスタ特性が得られない場合が
あった。この明確な原因はわかっていないが、半導体中
の欠陥および半導体とゲート絶縁膜の界面欠陥などが起
因しており、半導体層の残留応力が大きいと前記のよう
な欠陥を誘起して薄膜トランジスタの特性を悪化させて
いると考えられる。また、レーザ光線を照射して結晶化
したシリコン膜は通常引っ張り方向の残留応力をもって
いる。これは、結晶化のメカニズムから、レーザ光線の
照射により溶融したシリコンが急冷されて非熱平衡状態
で結晶化するため、固化する際の急な体積変化の影響に
より引っ張り方向の応力を持つと考えられる。従って、
シリコンが固化する際に基板を凸状に反らせておき、結
晶化後に基板にその強制的に与えた基板の反りを取り除
くことで、結晶化後のシリコン膜の残留応力を制御する
ことができる。このようにして、結晶化後のシリコン膜
の残留応力を低減することができる。
【００１０】従って、前述のように、レーザ光線を照射
する際に基板を凸状に反らせることにより、結晶化後の
シリコン膜の残留応力を低減し、それを半導体層として
用いて薄膜トランジスタの特性を向上させることができ
る。
する際に基板を凸状に反らせることにより、結晶化後の
シリコン膜の残留応力を低減し、それを半導体層として
用いて薄膜トランジスタの特性を向上させることができ
る。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、基板上の非晶質シリコン薄膜の結晶化を行なう際
に、前記非晶質シリコンの形成面が凸となるようにして
前記結晶化を行なうことを特徴とする薄膜の形成方法で
あり、レーザ光線を照射する際に基板を凸状に反らせる
ことにより、結晶化後のシリコン膜の残留応力を低減し
て、高品質のシリコン薄膜を形成できるという作用を有
する。
は、基板上の非晶質シリコン薄膜の結晶化を行なう際
に、前記非晶質シリコンの形成面が凸となるようにして
前記結晶化を行なうことを特徴とする薄膜の形成方法で
あり、レーザ光線を照射する際に基板を凸状に反らせる
ことにより、結晶化後のシリコン膜の残留応力を低減し
て、高品質のシリコン薄膜を形成できるという作用を有
する。
【００１２】本発明の請求項２に記載の発明は、基板上
に形成した非晶質シリコン薄膜にレーザ光線を照射し結
晶化を行なう際に、前記非晶質シリコンの形成面が凸と
なるようにして前記結晶化を行なって形成した結晶性シ
リコン薄膜を半導体層に用いることを特徴とする薄膜ト
ランジスタの製造方法であり、レーザ光線を照射する際
に基板を凸状に反らせることにより、結晶化後のシリコ
ン膜の残留応力を低減して、それを半導体層に用いるこ
とで薄膜トランジスタの特性を向上できるという作用を
有する。
に形成した非晶質シリコン薄膜にレーザ光線を照射し結
晶化を行なう際に、前記非晶質シリコンの形成面が凸と
なるようにして前記結晶化を行なって形成した結晶性シ
リコン薄膜を半導体層に用いることを特徴とする薄膜ト
ランジスタの製造方法であり、レーザ光線を照射する際
に基板を凸状に反らせることにより、結晶化後のシリコ
ン膜の残留応力を低減して、それを半導体層に用いるこ
とで薄膜トランジスタの特性を向上できるという作用を
有する。
【００１３】本発明の請求項３に記載の発明は、基板が
ガラス基板であり且つ半導体層が多結晶シリコンである
ことを特徴とする請求項２に記載の薄膜トランジスタの
製造方法であり、ガラス基板は基板の反りが制御しやす
く、多結晶シリコンは特性の良い薄膜トランジスタを作
製することができるという作用を有する。
ガラス基板であり且つ半導体層が多結晶シリコンである
ことを特徴とする請求項２に記載の薄膜トランジスタの
製造方法であり、ガラス基板は基板の反りが制御しやす
く、多結晶シリコンは特性の良い薄膜トランジスタを作
製することができるという作用を有する。
【００１４】以下本発明の実施の形態について、図１を
用いて説明する。
用いて説明する。
【００１５】（実施の形態１）まず、ガラス基板１上
に、半導体層２の前駆体として、プラズマＣＶＤ法によ
り膜厚５０ｎｍの非晶質シリコンを成膜する。次に、４
５０℃１時間の熱処理により非晶質シリコン中の水素含
有量を減少させる。これは、次の結晶化工程で水素が突
沸してシリコン膜が損傷するのを防ぐためである。そし
て、例えば波長３０８ｎｍのＸｅＣｌレーザを３００ｍ
Ｊ／ｃｍ２↑程のエネルギ−密度で照射し、結晶化させ
て半導体層２として多結晶シリコンを形成する。ここ
で、結晶化の際に図１に示すように、基板を凸状に反ら
せることにより、シリコン膜の残留応力を低減すること
ができる。次に、フォトリソグラフィーおよびエッチン
グを用いて島状に加工する。その上に、ゲート絶縁層４
としてプラズマＣＶＤ法により膜厚１００ｎｍのＳｉＯ
２を形成する。次に、ゲート電極５として膜厚２００ｎ
ｍのＴａをスパッタ法により成膜し、フォトリソグラフ
ィーおよびエッチングを用いて加工する。次に、ゲート
電極５をマスクとしてドナーとなる燐を半導体層２の一
部領域に導入して、ソース・ドレイン領域３を形成す
る。このとき、例えば高周波放電プラズマによりガスを
分解して少なくとも導入すべき元素を含むイオンを生成
しそのイオンを質量分離をせずに加速電圧によって加速
して活性半導体薄層に導入する方法（イオン・ドーピン
グ法）によって、水素ガスで希釈したホスフィンガスを
用いてドナーとなる燐を導入することにより、４５０℃
程度の熱処理によって充分に不純物を活性化することが
できる。そして、層間絶縁層６として例えば常圧ＣＶＤ
法により膜厚３００ｎｍのＳｉＯ２を形成した後、フォ
トリソグラフィーおよびエッチングによってコンタクト
ホールを形成する。さらに、ソース・ドレイン電極９を
例えば膜厚５００ｎｍのＴｉを成膜し，加工して薄膜ト
ランジスタが完成する。
に、半導体層２の前駆体として、プラズマＣＶＤ法によ
り膜厚５０ｎｍの非晶質シリコンを成膜する。次に、４
５０℃１時間の熱処理により非晶質シリコン中の水素含
有量を減少させる。これは、次の結晶化工程で水素が突
沸してシリコン膜が損傷するのを防ぐためである。そし
て、例えば波長３０８ｎｍのＸｅＣｌレーザを３００ｍ
Ｊ／ｃｍ２↑程のエネルギ−密度で照射し、結晶化させ
て半導体層２として多結晶シリコンを形成する。ここ
で、結晶化の際に図１に示すように、基板を凸状に反ら
せることにより、シリコン膜の残留応力を低減すること
ができる。次に、フォトリソグラフィーおよびエッチン
グを用いて島状に加工する。その上に、ゲート絶縁層４
としてプラズマＣＶＤ法により膜厚１００ｎｍのＳｉＯ
２を形成する。次に、ゲート電極５として膜厚２００ｎ
ｍのＴａをスパッタ法により成膜し、フォトリソグラフ
ィーおよびエッチングを用いて加工する。次に、ゲート
電極５をマスクとしてドナーとなる燐を半導体層２の一
部領域に導入して、ソース・ドレイン領域３を形成す
る。このとき、例えば高周波放電プラズマによりガスを
分解して少なくとも導入すべき元素を含むイオンを生成
しそのイオンを質量分離をせずに加速電圧によって加速
して活性半導体薄層に導入する方法（イオン・ドーピン
グ法）によって、水素ガスで希釈したホスフィンガスを
用いてドナーとなる燐を導入することにより、４５０℃
程度の熱処理によって充分に不純物を活性化することが
できる。そして、層間絶縁層６として例えば常圧ＣＶＤ
法により膜厚３００ｎｍのＳｉＯ２を形成した後、フォ
トリソグラフィーおよびエッチングによってコンタクト
ホールを形成する。さらに、ソース・ドレイン電極９を
例えば膜厚５００ｎｍのＴｉを成膜し，加工して薄膜ト
ランジスタが完成する。
【００１６】以上のように構成されたこの実施の形態１
の薄膜トランジスタには、次の効果がある。非晶質シリ
コン膜に保護膜を形成・除去することによって、工程間
からのシリコンへの不純物汚染を低減し、薄膜トランジ
スタ特性の変動を抑制することができる。
の薄膜トランジスタには、次の効果がある。非晶質シリ
コン膜に保護膜を形成・除去することによって、工程間
からのシリコンへの不純物汚染を低減し、薄膜トランジ
スタ特性の変動を抑制することができる。
【００１７】なお、実施の形態１では、半導体層の前駆
体をレーザ照射による結晶化の前に熱処理をしている
が、これは膜中の水素濃度が充分小さくレーザ照射時に
シリコン膜の損傷がなければよく、水素濃度の小さな非
晶質シリコンを成膜するか、レーザ照射のエネルギーを
徐々に大きくしていくなど、膜中の水素濃度が充分小さ
くレーザ照射時にシリコン膜の損傷がなければよく、そ
の場合には熱処理を行なう必要はない。
体をレーザ照射による結晶化の前に熱処理をしている
が、これは膜中の水素濃度が充分小さくレーザ照射時に
シリコン膜の損傷がなければよく、水素濃度の小さな非
晶質シリコンを成膜するか、レーザ照射のエネルギーを
徐々に大きくしていくなど、膜中の水素濃度が充分小さ
くレーザ照射時にシリコン膜の損傷がなければよく、そ
の場合には熱処理を行なう必要はない。
【００１８】なお、実施の形態１では、半導体層の前駆
体を結晶化するためにＸｅＣｌレーザ光を照射したが、
これはシリコン膜を溶融し瞬間的に固化して結晶化でき
る方法ならば何でもよく、Ａｒイオンレーザ光の照射や
ＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌ
ｌｉｎｇ）法による熱アニールなどでもよい。
体を結晶化するためにＸｅＣｌレーザ光を照射したが、
これはシリコン膜を溶融し瞬間的に固化して結晶化でき
る方法ならば何でもよく、Ａｒイオンレーザ光の照射や
ＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌ
ｌｉｎｇ）法による熱アニールなどでもよい。
【００１９】なお、実施の形態１では、ゲート絶縁層と
してプラズマＣＶＤ法により形成したＳｉＯ２を用いた
が、ゲート絶縁膜として働くものならなんでもよく、例
えば減圧ＣＶＤ法，スパッタ法，またはＥＣＲ−ＣＶＤ
法などの成膜手法を用いて形成したＳｉＯ２やＳｉＮｘ
や、プラズマ酸化や高圧酸化などで形成したＳｉＯ２な
どでもよい。
してプラズマＣＶＤ法により形成したＳｉＯ２を用いた
が、ゲート絶縁膜として働くものならなんでもよく、例
えば減圧ＣＶＤ法，スパッタ法，またはＥＣＲ−ＣＶＤ
法などの成膜手法を用いて形成したＳｉＯ２やＳｉＮｘ
や、プラズマ酸化や高圧酸化などで形成したＳｉＯ２な
どでもよい。
【００２０】なお、実施の形態１では、ゲート電極とし
てＴａを用いたが、金属なら何でもよく、Ａｌ，Ｍｏ，
Ｔｉ，Ｃｒやこれらを主成分とする合金金属などでもよ
い。
てＴａを用いたが、金属なら何でもよく、Ａｌ，Ｍｏ，
Ｔｉ，Ｃｒやこれらを主成分とする合金金属などでもよ
い。
【００２１】なお、実施の形態１では、所定の元素を導
入する方法としてイオン・ドーピング法を用いたが、こ
れは所定の元素を導入できる方法ならば何でもよく、イ
オン注入法やプラズマドーピング法などでもよい。
入する方法としてイオン・ドーピング法を用いたが、こ
れは所定の元素を導入できる方法ならば何でもよく、イ
オン注入法やプラズマドーピング法などでもよい。
【００２２】なお、実施の形態１では、ソース・ドレイ
ン領域を形成するドナーとして燐を用いたが、これはｎ
チャネルの薄膜トランジスタを作製する場合には砒素な
どドナーとして働くものならなんでもよく、ｐチャネル
の薄膜トランジスタを作製する場合にはアルミニウムや
ほう素などアクセプターとして働くものならば何でもよ
い。
ン領域を形成するドナーとして燐を用いたが、これはｎ
チャネルの薄膜トランジスタを作製する場合には砒素な
どドナーとして働くものならなんでもよく、ｐチャネル
の薄膜トランジスタを作製する場合にはアルミニウムや
ほう素などアクセプターとして働くものならば何でもよ
い。
【００２３】なお、実施の形態１では、ソース電極およ
びドレイン電極としてチタンを用いたが、これは電極と
して働くものなら何でもよく、たとえばクロム、タンタ
ル，モリブデン、アルミニウムなどの金属や不純物を大
量にドープした多結晶シリコンやＩＴＯ等の透明導電層
等でもよい。
びドレイン電極としてチタンを用いたが、これは電極と
して働くものなら何でもよく、たとえばクロム、タンタ
ル，モリブデン、アルミニウムなどの金属や不純物を大
量にドープした多結晶シリコンやＩＴＯ等の透明導電層
等でもよい。
【００２４】なお、実施の形態１では、層間絶縁層とし
て常圧ＣＶＤ法により形成したＳｉＯ２を用いたが、こ
れは絶縁層として働くものなら何でもよく、例えば減圧
ＣＶＤ法，プラズマＣＶＤ法，スパッタ法，またはＥＣ
Ｒ−ＣＶＤ法などの成膜手法を用いて形成した窒化シリ
コンや酸化タンタルなどでもよい。
て常圧ＣＶＤ法により形成したＳｉＯ２を用いたが、こ
れは絶縁層として働くものなら何でもよく、例えば減圧
ＣＶＤ法，プラズマＣＶＤ法，スパッタ法，またはＥＣ
Ｒ−ＣＶＤ法などの成膜手法を用いて形成した窒化シリ
コンや酸化タンタルなどでもよい。
【００２５】なお、実施の形態１では、ガラス基板を用
いたが、これは表面が絶縁性のものならば何でもよく、
プラスチック基板や表面に絶縁膜を形成した金属板など
でもよい。
いたが、これは表面が絶縁性のものならば何でもよく、
プラスチック基板や表面に絶縁膜を形成した金属板など
でもよい。
【００２６】
【発明の効果】基板を凸状に反らせて、非晶質シリコン
薄膜をレーザ光線照射により結晶化させることによっ
て、シリコン膜の残留応力を低減し、それを半導体層に
用いて薄膜トランジスタの特性を向上することができる
という効果を有する。
薄膜をレーザ光線照射により結晶化させることによっ
て、シリコン膜の残留応力を低減し、それを半導体層に
用いて薄膜トランジスタの特性を向上することができる
という効果を有する。
【図１】本発明の実施の形態１における薄膜トランジス
タの製造工程の断面図
タの製造工程の断面図
【図２】従来例の薄膜トランジスタの断面図
【符号の説明】 １ ガラス基板 ２ 半導体層 ３ ソース・ドレイン領域 ４ ゲート絶縁層 ５ ゲート電極 ６ 層間絶縁層 ７ ソース・ドレイン電極
フロントページの続き Ｆターム(参考） 5F052 AA02 AA24 BB01 BB07 CA01 DA01 DA02 DB03 EA16 FA06 JA01 5F110 AA01 BB01 BB10 CC02 DD01 DD02 EE03 EE04 EE06 EE44 FF02 FF03 FF23 FF25 FF28 FF30 FF31 FF32 GG02 GG13 GG25 GG45 HJ01 HJ12 HJ13 HJ18 HJ23 HL03 HL04 HL07 HL08 NN04 NN22 NN23 NN24 NN34 NN35 PP02 PP03 PP04 PP35 PP40 QQ11
Claims (3)
- 【請求項１】 基板上の非晶質シリコン薄膜の結晶化を
行なう際に、前記非晶質シリコンの形成面が凸となるよ
うにして前記結晶化を行なうことを特徴とする薄膜の形
成方法。 - 【請求項２】 基板上に形成した非晶質シリコン薄膜に
レーザ光線を照射し結晶化を行なう際に、前記非晶質シ
リコンの形成面が凸となるようにして前記結晶化を行な
って形成した結晶性シリコン薄膜を半導体層に用いるこ
とを特徴とする薄膜トランジスタの製造方法。 - 【請求項３】 基板がガラス基板であり、且つ、半導体
層が多結晶シリコンであることを特徴とする請求項２に
記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160300A JP2002353139A (ja) | 2001-05-29 | 2001-05-29 | 薄膜の形成方法および薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160300A JP2002353139A (ja) | 2001-05-29 | 2001-05-29 | 薄膜の形成方法および薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353139A true JP2002353139A (ja) | 2002-12-06 |
Family
ID=19003735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001160300A Pending JP2002353139A (ja) | 2001-05-29 | 2001-05-29 | 薄膜の形成方法および薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353139A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101202343B1 (ko) * | 2005-12-09 | 2012-11-16 | 삼성디스플레이 주식회사 | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법 |
| CN111933582A (zh) * | 2020-08-17 | 2020-11-13 | 京东方科技集团股份有限公司 | 像素暗点化处理方法、阵列基板及其制作方法及显示装置 |
-
2001
- 2001-05-29 JP JP2001160300A patent/JP2002353139A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101202343B1 (ko) * | 2005-12-09 | 2012-11-16 | 삼성디스플레이 주식회사 | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법 |
| CN111933582A (zh) * | 2020-08-17 | 2020-11-13 | 京东方科技集团股份有限公司 | 像素暗点化处理方法、阵列基板及其制作方法及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4433405B2 (ja) | 半導体装置の製造方法 | |
| JP2001217423A (ja) | 薄膜半導体装置及び表示装置とその製造方法 | |
| US6919235B1 (en) | Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same | |
| US5834827A (en) | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method | |
| JPH06163401A (ja) | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ | |
| US6911359B2 (en) | Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device | |
| JP2000133594A (ja) | 半導体装置の作製方法 | |
| JP2002353139A (ja) | 薄膜の形成方法および薄膜トランジスタの製造方法 | |
| JP4987198B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP2003257992A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JPH07225395A (ja) | 液晶表示装置およびその製造方法 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JP2002009298A (ja) | 薄膜半導体素子とその製造方法及び液晶表示装置 | |
| JP2003149677A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH10135462A (ja) | 薄膜トランジスタ | |
| JPH10163112A (ja) | 半導体装置の製造方法 | |
| JP2001135822A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
| JP2002353138A (ja) | 薄膜の形成方法および薄膜トランジスタの製造方法 | |
| JP3417182B2 (ja) | 薄膜半導体装置の製造方法及び電子機器の製造方法 | |
| JPH0677482A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JP2006324564A (ja) | 半導体装置の製造方法 | |
| US20110121308A1 (en) | Thin film transistor and manufacturing method thereof | |
| JP2002353457A (ja) | 薄膜トランジスタアレイ及びそれを用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |