JPH0677482A - 液晶表示装置用アレイ基板の製造方法 - Google Patents
液晶表示装置用アレイ基板の製造方法Info
- Publication number
- JPH0677482A JPH0677482A JP4229987A JP22998792A JPH0677482A JP H0677482 A JPH0677482 A JP H0677482A JP 4229987 A JP4229987 A JP 4229987A JP 22998792 A JP22998792 A JP 22998792A JP H0677482 A JPH0677482 A JP H0677482A
- Authority
- JP
- Japan
- Prior art keywords
- scanning line
- serving
- aluminum
- gate electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アルミニウムの表面にヒロックを生じなく、
簡単に製造できる液晶表示装置用アレイ基板の製造方法
製造方法を提供する。 【構成】 ガラス基板１上に、スパッタ法によりアルミ
ニウム合金を２００nm堆積させ、パターン化してゲート
を兼ねた走査線２を形成し、表面に生じた表面酸化膜を
逆スパッタ法により取り除く。ゲートを兼ねた走査線２
上に、モリブデン・タンタル合金（ＭｏＴａ）膜16を１
５０nm堆積させ、４３０℃の真空アニール炉で１時間ア
ニールし、表面にアルミニウム合金層17を形成する。ア
ルミニウム合金層17を形成した後、モリブデン・タンタ
ル合金膜16のみをドライエッチングで取り除く。半導体
層10を形成し、表示電極12をＩＴＯを材料として形成す
る。アルミニウム層を堆積させソース電極を兼ねた信号
線14およびドレイン電極13を形成する。
簡単に製造できる液晶表示装置用アレイ基板の製造方法
製造方法を提供する。 【構成】 ガラス基板１上に、スパッタ法によりアルミ
ニウム合金を２００nm堆積させ、パターン化してゲート
を兼ねた走査線２を形成し、表面に生じた表面酸化膜を
逆スパッタ法により取り除く。ゲートを兼ねた走査線２
上に、モリブデン・タンタル合金（ＭｏＴａ）膜16を１
５０nm堆積させ、４３０℃の真空アニール炉で１時間ア
ニールし、表面にアルミニウム合金層17を形成する。ア
ルミニウム合金層17を形成した後、モリブデン・タンタ
ル合金膜16のみをドライエッチングで取り除く。半導体
層10を形成し、表示電極12をＩＴＯを材料として形成す
る。アルミニウム層を堆積させソース電極を兼ねた信号
線14およびドレイン電極13を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタを具
備した液晶表示装置用アレイ基板の製造方法に関する。
備した液晶表示装置用アレイ基板の製造方法に関する。
【０００２】
【従来の技術】近年、薄膜トランジスタアレイは、アク
ティブマトリクス型の液晶表示素子に適用され、コント
ラスト比の高さ、応答速度の点で他の液晶表示素子に比
べ格段に優れ、平面型表示装置の本命と目され脚光を浴
びている。
ティブマトリクス型の液晶表示素子に適用され、コント
ラスト比の高さ、応答速度の点で他の液晶表示素子に比
べ格段に優れ、平面型表示装置の本命と目され脚光を浴
びている。
【０００３】また、液晶表示装置の表示部分が大画面化
や高精細化になるに伴い、走査線の長さが長くなること
や、画素の開口率をほぼ一定にすることによる走査線の
幅が細くなることによる走査線抵抗の高抵抗化が起こ
る。このために、走査信号の波形が歪み、信号の伝播遅
延が起こる。そして、走査信号の波形の歪みおよび信号
の伝播遅延が画像の不均一となって現れ、画質低下を招
く。
や高精細化になるに伴い、走査線の長さが長くなること
や、画素の開口率をほぼ一定にすることによる走査線の
幅が細くなることによる走査線抵抗の高抵抗化が起こ
る。このために、走査信号の波形が歪み、信号の伝播遅
延が起こる。そして、走査信号の波形の歪みおよび信号
の伝播遅延が画像の不均一となって現れ、画質低下を招
く。
【０００４】したがって、画質の低下を防止するため
に、走査線抵抗を低抵抗化させる必要がある。そして、
低抵抗化のために、低抵抗金属であるアルミニウム（Ａ
ｌ）を走査線材料に使用すれば良いが、アルミニウムを
単独で用いると製造工程中の熱処理工程にてアルミニウ
ムにヒロックを生じ、走査線と信号線の層間絶縁性を大
きく悪化させる。
に、走査線抵抗を低抵抗化させる必要がある。そして、
低抵抗化のために、低抵抗金属であるアルミニウム（Ａ
ｌ）を走査線材料に使用すれば良いが、アルミニウムを
単独で用いると製造工程中の熱処理工程にてアルミニウ
ムにヒロックを生じ、走査線と信号線の層間絶縁性を大
きく悪化させる。
【０００５】そして、ヒロックを防止する方法としてア
ルミニウム上に高融点金属を積層した構造がある。この
いわゆる積層構造ゲートを用いた薄膜トランジスタアレ
イの従来例の構成を、表示用トランジスタアレイの製造
方法に基づき図２を参照して説明する。
ルミニウム上に高融点金属を積層した構造がある。この
いわゆる積層構造ゲートを用いた薄膜トランジスタアレ
イの従来例の構成を、表示用トランジスタアレイの製造
方法に基づき図２を参照して説明する。
【０００６】まず、ガラス基板１上に、アルミニウム
（Ａｌ）を材料として、ゲート電極を兼ねる走査線２を
成膜しパターン形成する。
（Ａｌ）を材料として、ゲート電極を兼ねる走査線２を
成膜しパターン形成する。
【０００７】次に、ゲートを兼ねる走査線２上にモリブ
デン・タンタル合金（ＭｏＴａ）層３を成膜し、ゲート
を兼ねる走査線２を覆うようにパターニングする。
デン・タンタル合金（ＭｏＴａ）層３を成膜し、ゲート
を兼ねる走査線２を覆うようにパターニングする。
【０００８】その後、プラズマＣＶＤ法により、ゲート
絶縁層として酸化シリコン（ＳｉＯｘ）膜４、窒化シリ
コン（ＳｉＮｘ）膜５、半導体膜としてアモルファスシ
リコン（ａ−Ｓｉ）膜６、保護膜となる窒化シリコン
（ＳｉＮｘ）膜７を順次積層する。そして、パターニン
グ後、低抵抗のアモルファスシリコン（ｎ+ ａ−Ｓｉ）
８を成膜し、半導体層10を形成する。
絶縁層として酸化シリコン（ＳｉＯｘ）膜４、窒化シリ
コン（ＳｉＮｘ）膜５、半導体膜としてアモルファスシ
リコン（ａ−Ｓｉ）膜６、保護膜となる窒化シリコン
（ＳｉＮｘ）膜７を順次積層する。そして、パターニン
グ後、低抵抗のアモルファスシリコン（ｎ+ ａ−Ｓｉ）
８を成膜し、半導体層10を形成する。
【０００９】次に、酸化シリコン膜４上に、ＩＴＯ（イ
ンジウム錫酸化膜）を材料としてスパッタリング法によ
り表示電極12を成膜し、パターン形成する。その後、ア
モルファスシリコン８，９上に、ドレイン電極13および
ソース電極を兼ねた信号線14をアルミニウムを材料とし
てスパッタリング法により成膜し、パターン形成して、
薄膜トランジスタ15のアレイを製造する。
ンジウム錫酸化膜）を材料としてスパッタリング法によ
り表示電極12を成膜し、パターン形成する。その後、ア
モルファスシリコン８，９上に、ドレイン電極13および
ソース電極を兼ねた信号線14をアルミニウムを材料とし
てスパッタリング法により成膜し、パターン形成して、
薄膜トランジスタ15のアレイを製造する。
【００１０】
【発明が解決しようとする課題】しかしながら、図２に
示す従来の技術では、ゲート電極を兼ねた走査線２のア
ルミニウムのヒロック防止のために、アルミニウムのゲ
ートを兼ねた走査線２上にモリブデン・タンタル合金層
３を積層構造とするため、パターニング工程を２回しな
ければならず、製造工程が複雑になる問題を有してい
る。
示す従来の技術では、ゲート電極を兼ねた走査線２のア
ルミニウムのヒロック防止のために、アルミニウムのゲ
ートを兼ねた走査線２上にモリブデン・タンタル合金層
３を積層構造とするため、パターニング工程を２回しな
ければならず、製造工程が複雑になる問題を有してい
る。
【００１１】本発明は、上記問題点に鑑みなされたもの
で、アルミニウムの表面にヒロックを生じなく、簡単に
製造できる液晶表示装置用アレイ基板の製造方法を提供
することを目的とする。
で、アルミニウムの表面にヒロックを生じなく、簡単に
製造できる液晶表示装置用アレイ基板の製造方法を提供
することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、絶縁性透明基
板上に、アルミニウムを主成分とした金属からなりゲー
ト電極を兼ねる走査線、このゲート電極を兼ねる走査線
上に形成されたゲート絶縁層、このゲート絶縁層に対向
する側に形成された半導体層、ソース電極を兼ねた信号
線、ドレイン電極およびパターン形成された表示電極を
有する薄膜トランジスタを具備した液晶表示装置用アレ
イ基板の製造方法において、前記ゲート電極を兼ねる走
査線に生じた表面酸化膜を取り除き、この表面酸化膜を
取り除いた後、前記ゲート電極を兼ねる走査線に高融点
金属層を積層して前記ゲート電極を兼ねる走査線の表面
に合金化し、この合金化の後、前記高融点金属層のみを
取り除くものである。
板上に、アルミニウムを主成分とした金属からなりゲー
ト電極を兼ねる走査線、このゲート電極を兼ねる走査線
上に形成されたゲート絶縁層、このゲート絶縁層に対向
する側に形成された半導体層、ソース電極を兼ねた信号
線、ドレイン電極およびパターン形成された表示電極を
有する薄膜トランジスタを具備した液晶表示装置用アレ
イ基板の製造方法において、前記ゲート電極を兼ねる走
査線に生じた表面酸化膜を取り除き、この表面酸化膜を
取り除いた後、前記ゲート電極を兼ねる走査線に高融点
金属層を積層して前記ゲート電極を兼ねる走査線の表面
に合金化し、この合金化の後、前記高融点金属層のみを
取り除くものである。
【００１３】
【作用】本発明は、合金化の妨げとなるアルミニウムを
主成分としたゲート電極を兼ねた走査線に生ずる表面酸
化膜を取り除き、このゲート電極を兼ねた走査線上に高
融点金属層を積層してゲート電極を兼ねた走査線のアル
ミニウムと高融点金属層の間で合金化して合金層を形成
することにより、アルミニウムの表面にヒロックを生じ
なく、簡単に製造できる。
主成分としたゲート電極を兼ねた走査線に生ずる表面酸
化膜を取り除き、このゲート電極を兼ねた走査線上に高
融点金属層を積層してゲート電極を兼ねた走査線のアル
ミニウムと高融点金属層の間で合金化して合金層を形成
することにより、アルミニウムの表面にヒロックを生じ
なく、簡単に製造できる。
【００１４】
【実施例】以下、本発明の一実施例の液晶表示装置用ア
レイ基板の製造方法を逆スタガー型薄膜トランジスタ
（ＴＦＴ）を用いて図１に示す製造工程に沿って説明す
る。なお、図２に示す従来例に対応する部分には、同一
符号を付して説明する。
レイ基板の製造方法を逆スタガー型薄膜トランジスタ
（ＴＦＴ）を用いて図１に示す製造工程に沿って説明す
る。なお、図２に示す従来例に対応する部分には、同一
符号を付して説明する。
【００１５】図１（ａ）に示すように、プラズマＣＶＤ
法による酸化シリコン（ＳｉＯｘ）膜付きの絶縁性透明
基板としてのガラス基板１上に、スパッタ法によりアル
ミニウム合金を２００nm堆積させ、パターン化してゲー
ト電極を兼ねた走査線２を形成する。なお、このゲート
電極を兼ねた走査線２のアルミニウム合金としては、た
とえば銅１原子パーセント、シリコン０．５原子パーセ
ント含むアルミニウム合金でもよい。
法による酸化シリコン（ＳｉＯｘ）膜付きの絶縁性透明
基板としてのガラス基板１上に、スパッタ法によりアル
ミニウム合金を２００nm堆積させ、パターン化してゲー
ト電極を兼ねた走査線２を形成する。なお、このゲート
電極を兼ねた走査線２のアルミニウム合金としては、た
とえば銅１原子パーセント、シリコン０．５原子パーセ
ント含むアルミニウム合金でもよい。
【００１６】そして、このアルミニウム合金のゲート電
極を兼ねた走査線２の表面に生じた図示しない表面酸化
膜を逆スパッタ法により取り除き、この表面酸化膜が取
り除かれた図示しないゲート電極を兼ねた走査線２上
に、高融点金属層としてモリブデン・タンタル合金（Ｍ
ｏＴａ）膜16を１５０nm堆積させる。なお、このように
表面酸化膜を取り除くことにより、合金化が妨げられる
のを防止する。このモリブデン・タンタル合金膜16を形
成した状態で、４３０℃の真空アニール炉で１時間アニ
ールし、図１（ｂ）に示すように、ゲート電極を兼ねた
走査線２のアルミニウムの表面にアルミニウム合金層17
を形成する。さらに、このアルミニウム合金層17を形成
した後、モリブデン・タンタル合金膜16のみをドライエ
ッチングで取り除く。
極を兼ねた走査線２の表面に生じた図示しない表面酸化
膜を逆スパッタ法により取り除き、この表面酸化膜が取
り除かれた図示しないゲート電極を兼ねた走査線２上
に、高融点金属層としてモリブデン・タンタル合金（Ｍ
ｏＴａ）膜16を１５０nm堆積させる。なお、このように
表面酸化膜を取り除くことにより、合金化が妨げられる
のを防止する。このモリブデン・タンタル合金膜16を形
成した状態で、４３０℃の真空アニール炉で１時間アニ
ールし、図１（ｂ）に示すように、ゲート電極を兼ねた
走査線２のアルミニウムの表面にアルミニウム合金層17
を形成する。さらに、このアルミニウム合金層17を形成
した後、モリブデン・タンタル合金膜16のみをドライエ
ッチングで取り除く。
【００１７】続いて、アルミニウム合金層17およびガラ
ス基板１上に、プラズマＣＶＤにより、ゲート絶縁層と
しての酸化シリコン（ＳｉＯｘ）膜４、窒化シリコン
（ＳｉＮｘ）膜５、アモルファスシリコン（ａ−Ｓｉ）
膜６、保護膜となる窒化シリコン（ＳｉＮｘ）７の４層
を連続堆積し、これら酸化シリコン膜４、窒化シリコン
膜５およびアモルファスシリコン膜６にて半導体層10を
構成する。そして、上層の窒化シリコン膜７をパターニ
ングし、前処理後にソース電極を兼ねた信号線14および
ドレイン電極13のコンタクトとして、ｎ型アモルファス
シリコン（ｎ+ ａ−Ｓｉ）膜８をプラズマＣＶＤ法によ
り堆積する。次に、アモルファスシリコン膜６をパター
ニングし、酸化シリコン膜４上に透明画素電極である表
示電極12をＩＴＯ（インジウム錫酸化膜）を材料として
形成する。続いて、走査線パッド部の開口18をＨＦ系エ
ッチング液でエッチング形成する。そして、スパッタ法
により、ｎ型アモルファスシリコン膜６上にアルミニウ
ム層を堆積させ、ソース電極を兼ねた信号線14およびド
レイン電極13を形成する。この後、ＲＩＥ（Ｒｅａｃｔ
ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、バックチャ
ネル上のｎ型アモルファスシリコン膜８を除去し、薄膜
トランジスタ15を有する液晶表示用アレイ基板が完成す
る。
ス基板１上に、プラズマＣＶＤにより、ゲート絶縁層と
しての酸化シリコン（ＳｉＯｘ）膜４、窒化シリコン
（ＳｉＮｘ）膜５、アモルファスシリコン（ａ−Ｓｉ）
膜６、保護膜となる窒化シリコン（ＳｉＮｘ）７の４層
を連続堆積し、これら酸化シリコン膜４、窒化シリコン
膜５およびアモルファスシリコン膜６にて半導体層10を
構成する。そして、上層の窒化シリコン膜７をパターニ
ングし、前処理後にソース電極を兼ねた信号線14および
ドレイン電極13のコンタクトとして、ｎ型アモルファス
シリコン（ｎ+ ａ−Ｓｉ）膜８をプラズマＣＶＤ法によ
り堆積する。次に、アモルファスシリコン膜６をパター
ニングし、酸化シリコン膜４上に透明画素電極である表
示電極12をＩＴＯ（インジウム錫酸化膜）を材料として
形成する。続いて、走査線パッド部の開口18をＨＦ系エ
ッチング液でエッチング形成する。そして、スパッタ法
により、ｎ型アモルファスシリコン膜６上にアルミニウ
ム層を堆積させ、ソース電極を兼ねた信号線14およびド
レイン電極13を形成する。この後、ＲＩＥ（Ｒｅａｃｔ
ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、バックチャ
ネル上のｎ型アモルファスシリコン膜８を除去し、薄膜
トランジスタ15を有する液晶表示用アレイ基板が完成す
る。
【００１８】なお、実験によればゲート電極を兼ねた走
査線２の抵抗は、平均線幅を３０μｍ、走査線長を２０
ｃｍとしたとき、約１ｋΩとなった。また、ゲート電極
を兼ねた走査線２のアルミニウムのヒロックによるゲー
ト電極を兼ねた走査線２とソース電極を兼ねた信号線14
との層間ショートは発生しなかった。
査線２の抵抗は、平均線幅を３０μｍ、走査線長を２０
ｃｍとしたとき、約１ｋΩとなった。また、ゲート電極
を兼ねた走査線２のアルミニウムのヒロックによるゲー
ト電極を兼ねた走査線２とソース電極を兼ねた信号線14
との層間ショートは発生しなかった。
【００１９】なお、モリブデン・タンタル合金膜16を構
成する金属としては、たとえばタンタル、チタン、クロ
ム、モリブデン、モリブデン・タンタル合金等を用いる
ことができる。
成する金属としては、たとえばタンタル、チタン、クロ
ム、モリブデン、モリブデン・タンタル合金等を用いる
ことができる。
【００２０】また、合金化の手段としては、モリブデン
・タンタル合金膜16の積層時のスパッタエネルギーの
み、または、積層後に熱アニールを行なえばよい。
・タンタル合金膜16の積層時のスパッタエネルギーの
み、または、積層後に熱アニールを行なえばよい。
【００２１】
【発明の効果】本発明の液晶表示装置用アレイ基板の製
造方法によれば、合金化の妨げとなるアルミニウムを主
成分としたゲート電極を兼ねた走査線に形成される表面
酸化膜を取り除き、このゲート電極を兼ねた走査線上に
高融点金属層を積層してゲート電極を兼ねた走査線のア
ルミニウムと高融点金属層の間で合金化して合金層を形
成することにより、アルミニウムの表面にヒロックを生
じなく、簡単に製造でき、アルミニウムを用いることに
より低抵抗化されるので、液晶表示装置の大画面化、高
精細化を図ることができる。
造方法によれば、合金化の妨げとなるアルミニウムを主
成分としたゲート電極を兼ねた走査線に形成される表面
酸化膜を取り除き、このゲート電極を兼ねた走査線上に
高融点金属層を積層してゲート電極を兼ねた走査線のア
ルミニウムと高融点金属層の間で合金化して合金層を形
成することにより、アルミニウムの表面にヒロックを生
じなく、簡単に製造でき、アルミニウムを用いることに
より低抵抗化されるので、液晶表示装置の大画面化、高
精細化を図ることができる。
【図１】本発明の液晶表示装置用アレイ基板の製造方法
の一実施例の製造工程を示す断面図である。
の一実施例の製造工程を示す断面図である。
【図２】従来の液晶表示装置用アレイ基板を示す断面図
である。
である。
１ 絶縁性透明基板としてのガラス基板 ２ ゲート電極を兼ねた走査線 ４ ゲート絶縁層としての酸化シリコン（ＳｉＯｘ）
膜 10 半導体層 12 表示電極 13 ドレイン電極 14 ソース電極を兼ねた信号線 15 薄膜トランジスタ 17 アルミニウム合金層
膜 10 半導体層 12 表示電極 13 ドレイン電極 14 ソース電極を兼ねた信号線 15 薄膜トランジスタ 17 アルミニウム合金層
Claims (1)
- 【請求項１】 絶縁性透明基板上に、アルミニウムを主
成分とした金属からなりゲート電極を兼ねる走査線、こ
のゲート電極を兼ねる走査線上に形成されたゲート絶縁
層、このゲート絶縁層に対向する側に形成された半導体
層、ソース電極を兼ねた信号線、ドレイン電極およびパ
ターン形成された表示電極を有する薄膜トランジスタを
具備した液晶表示装置用アレイ基板の製造方法におい
て、 前記ゲート電極を兼ねる走査線に生じた表面酸化膜を取
り除き、 この表面酸化膜を取り除いた後、前記ゲート電極を兼ね
る走査線に高融点金属層を積層して前記ゲート電極を兼
ねる走査線の表面を合金化して合金層を形成し、 この合金層形成の後、前記高融点金属層のみを取り除く
ことを特徴とする液晶表示装置用アレイ基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4229987A JPH0677482A (ja) | 1992-08-28 | 1992-08-28 | 液晶表示装置用アレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4229987A JPH0677482A (ja) | 1992-08-28 | 1992-08-28 | 液晶表示装置用アレイ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677482A true JPH0677482A (ja) | 1994-03-18 |
Family
ID=16900829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4229987A Pending JPH0677482A (ja) | 1992-08-28 | 1992-08-28 | 液晶表示装置用アレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677482A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825437A (en) * | 1995-11-21 | 1998-10-20 | Lg Electronics Inc. | Structure of a liquid crystal display device and a method of manufacturing same |
| US6946681B2 (en) | 1996-11-21 | 2005-09-20 | Samsung Electronics Co., Ltd. | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| US7456910B2 (en) * | 2000-08-08 | 2008-11-25 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| KR101236427B1 (ko) * | 2006-05-10 | 2013-02-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법 |
-
1992
- 1992-08-28 JP JP4229987A patent/JPH0677482A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825437A (en) * | 1995-11-21 | 1998-10-20 | Lg Electronics Inc. | Structure of a liquid crystal display device and a method of manufacturing same |
| US6946681B2 (en) | 1996-11-21 | 2005-09-20 | Samsung Electronics Co., Ltd. | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| US7456910B2 (en) * | 2000-08-08 | 2008-11-25 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| KR101236427B1 (ko) * | 2006-05-10 | 2013-02-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH04336530A (ja) | 液晶ディスプレイ | |
| JP2002083812A (ja) | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 | |
| JPH04372934A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH06163401A (ja) | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ | |
| JPH0677482A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH0587029B2 (ja) | ||
| JP3192813B2 (ja) | 液晶表示装置 | |
| JP3463005B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH08330599A (ja) | 薄膜トランジスタ、その製造方法及び表示装置 | |
| JP2000200763A (ja) | 半導体装置及びその作製方法 | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JP3433192B2 (ja) | 半導体装置の製造方法及び表示装置 | |
| JP3788021B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06301054A (ja) | 液晶表示装置用薄膜トランジスタアレイ基板の製造方法 | |
| JP4780830B2 (ja) | 電気光学装置およびその作製方法 | |
| JP2574837B2 (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JP2775883B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH0895085A (ja) | 半導体装置，半導体装置の製造方法，表示装置 | |
| JPH0418524A (ja) | アクティブマトリクス液晶表示パネルの製作法 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JPH04353830A (ja) | 液晶表示装置用アレイ基板 | |
| JP2001244465A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |