JP2001244465A - 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置 - Google Patents

薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置

Info

Publication number
JP2001244465A
JP2001244465A JP2000051385A JP2000051385A JP2001244465A JP 2001244465 A JP2001244465 A JP 2001244465A JP 2000051385 A JP2000051385 A JP 2000051385A JP 2000051385 A JP2000051385 A JP 2000051385A JP 2001244465 A JP2001244465 A JP 2001244465A
Authority
JP
Japan
Prior art keywords
island
film
thin film
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000051385A
Other languages
English (en)
Inventor
Yoshiaki Toyoda
善章 豊田
Genshiro Kawachi
玄士朗 河内
Takao Miwa
崇夫 三輪
Fusao Hojo
房郎 北條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000051385A priority Critical patent/JP2001244465A/ja
Publication of JP2001244465A publication Critical patent/JP2001244465A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 大型の液晶表示装置の製造に最適であり、し
きい値変動、ゲート絶縁膜の耐圧低下を防止した信頼性
の高い薄膜トランジスタ及びその製造方法を提供する。 【解決手段】 薄膜トランジスタの製造方法は、表面が
絶縁性である基板1上にオルガノシリコンナノクラスタ
ー18を塗布する工程と、前記オルガノシリコンナノク
ラスターを酸化させ酸化シリコン膜2を形成する工程
と、ソース領域、ドレイン領域、及びそれらに挟まれた
チャネル領域を有する島状非単結晶シリコン膜3を形成
する工程と、前記島状非単結晶シリコン膜上にゲート絶
縁膜5を形成する工程と、前記チャネル領域上にゲート
絶縁膜5を介してゲート電極6を形成する工程とを含む
ことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
の製造方法、薄膜トランジスタ及びこれを用いる液晶表
示装置に係り、特に、高い信頼性を有するアクティブマ
トリクス型液晶表示装置に用いることができる薄膜トラ
ンジスタ、その製造方法に関する。
【0002】
【従来の技術】パーソナルコンピュータや各種の電気機
器の表示装置として、液晶表示装置の需要が増加する
中、表示画面を大きく、価格を安くという要求が高まっ
ている。大面積化にも安価な液晶表示装置を提供するに
も、大きな基板を用いた歩留まりの良い製造プロセスを
確立することは必須である。歩留まりを低下させる1つ
の要因として、以下のことが挙げられる。絶縁性基板上
又は絶縁膜上に薄膜トランジスタ(以下TFTという)
を形成する場合、半導体層を堆積させ、エッチング処理
によりパターンニングを行い、島状半導体層を形成す
る。その後、ゲート絶縁膜を着膜させるが、島状半導体
層と絶縁性基板又は絶縁膜との段差のため、島状半導体
層の端部ではゲート絶縁膜の膜厚が、島状半導体中央部
の平らな部分と比べて薄くなる。その結果、絶縁耐圧が
低下し、半導体層端部でのゲート絶縁膜の絶縁破壊が起
こりやすくなる。この問題は、集積度の向上や高精細化
を目的に、素子を微細化するためのゲート絶縁膜を薄膜
化するとより顕著になり、ゲート絶縁膜の耐圧の著しい
低下を引き起こす。
【0003】もう一つの問題として、価格を抑えるため
にガラス基板を用いた場合、ガラス基板に含有されるナ
トリウム、カリウム等の不純物がTFT内、特にゲート
絶縁膜中に拡散し、TFTの特性を劣化させてしまう。
この防止策としては、ガラス基板とTFTとの間に、不
純物拡散防止機能を持つ絶縁膜を設けることが挙げられ
る。不純物拡散防止膜としては、酸化シリコン膜、窒化
シリコン膜等が知られており、特に窒化シリコン膜は不
純物拡散防止膜として優れた性質を持つ。しかし窒化シ
リコン膜を大面積基板全面に堆積させた場合、ガラス基
板と窒化シリコン膜の熱膨張率の違いにより、基板に反
りが生じたり、窒化シリコン膜に亀裂が発生し、歩留ま
りが低下してしまう。
【0004】
【発明が解決しようとする課題】上記の問題を解決する
ために、例えば特開平11−52426号公報に記載さ
れているように、窒化シリコン膜をガラス基板の全面に
渡って形成せず、ポリシリコン層の下部のみに選択的に
形成するという方法がある。この方法によって、膜応力
は大幅に緩和され、ガラス基板の「反り」や窒化シリコ
ン膜の亀裂などの問題が解消される。しかし、窒化シリ
コン膜を堆積後、エッチングするため工程数が増加しコ
スト高となってしまう。
【0005】島状半導体層端部のゲート絶縁膜の薄膜化
による絶縁耐圧の低下という問題に対しては、例えば特
開平6−85258号公報や特開平8−264804号
公報に記載されているように、ゲート絶縁膜と島状半導
体層との間に、島状半導体層の端部において重なりを持
つように他の絶縁膜を堆積させる方法や、島状半導体層
の端部をテーパ状に加工しなだらかな傾斜を持つように
する方法、またはその両者の組み合わせ等の方法があ
る。これらの方法によってゲート絶縁膜の耐圧の低下を
防止できる。しかし、これらの方法では絶縁膜を堆積
し、露光、現像の後パターンニングする工程が追加され
歩留まりの低下、コスト高になるなどの問題がある。ま
た、島状半導体層の端部をテーパ状に加工すると、島状
半導体層の幅に比べて実効チャネル幅は狭くなる。これ
は、回路性能を得るために必要なチャネル幅より半導体
層を大きくしなければならないということを意味し、集
積度や開口率の低下を引き起こす。特にこの問題は、集
積度、開口率の向上のため素子を微細化する程、顕著に
なる。
【0006】他の解決方法として、例えば特開平8−8
3911号公報に記載されているように、絶縁基板上に
形成した非単結晶半導体層に酸素を打ち込み直接酸化し
て、島状非単結晶半導体層とその周囲に位置する酸化膜
を形成するという方法がある。この方法によれば、半導
体層の周囲をとり囲むように絶縁膜が形成されるので島
状半導体端部におけるゲート絶縁膜の薄膜化は防止でき
る。しかし、この方法では、酸素を打ち込む工程が追加
され、設備費の増加、製造にかかる電力の増加のためコ
スト高となってしまう。
【0007】本発明は、このような問題に鑑みてなされ
たものであって、その目的とするところは、大型基板プ
ロセスに有効であり、かつガラス基板からTFTへの不
純物拡散によるTFTの特性劣化を防止する液晶表示装
置の製造方法を提供することにある。また、本発明の第
2の目的は、島状半導体層端部でのゲート絶縁膜の薄膜
化によるゲート絶縁膜の絶縁破壊を防止したTFTを従
来法よりも少ない工程数で実現し、製造コストを削減で
きる液晶表示装置の製造方法を提供することにある。さ
らに、本発明の第3の目的は、信頼性に優れ、安価な液
晶表示装置を提供することである。
【0008】
【課題を解決するための手段】前記目的を達成すべく、
本発明に係る薄膜トランジスタの製造方法は、表面が絶
縁性である基板上にオルガノシリコンナノクラスターを
塗布する工程と、前記オルガノシリコンナノクラスター
を酸化させ酸化シリコン膜を形成する工程と、ソース領
域、ドレイン領域、及びそれらに挟まれたチャネル領域
を有する島状非単結晶シリコン膜を形成する工程と、前
記島状非単結晶シリコン膜上にゲート絶縁膜を形成する
工程と、前記チャネル領域上にゲート絶縁膜を介してゲ
ート電極を形成する工程とを含むことを特徴とする。
【0009】ここでオルガノシリコンナノクラスターと
は、有機溶剤に可溶で、該溶液のTaucプロットによ
り求めたバンドギャップが3eVから1.2eVである
有機シリコン化合物をさし、テトラハロゲン化シランと
有機ハロゲン化物をアルカリ金属あるいはアルカリ土類
金属存在下で反応させ、さらにフッ酸で処理することに
よって得られる。テトラハロゲン化シランの一部をトリ
ハロゲン化シランまたはジハロゲン化シランに替えても
良い。このようにして得られたオルガノシリコンナノク
ラスターは炭化水素,アルコール,エーテル,芳香族溶
剤,極性溶媒など一般の有機溶剤に可溶である。
【0010】合成の最後にフッ酸処理を行うのは、反応
系中の酸素や水,停止材からシリコンナノクラスター中
に取り込まれている酸素原子を排除するためである。こ
れらの酸素原子はシリコン薄膜を得ようとする場合に
は、シリコン酸化膜生成の原因となり好ましくない。フ
ッ酸処理を行うことにより、酸素原子を含まないシリコ
ン薄膜前駆体としてのシリコンナノクラスターを得るこ
とができる。
【0011】オルガノシリコンナノクラスターの薄膜は
適宜選択された溶剤中にオルガノシリコンナノクラスタ
ーを溶解した溶液から、スピンコート法,ディッピング
法など湿式法による一般的な薄膜形成法で得ることがで
きる。成膜したオルガノシリコンナノクラスターを実質
的に酸素が存在しない雰囲気または還元性雰囲気中で加
熱または紫外線照射するとシリコン薄膜を得ることがで
き、酸化性雰囲気で加熱または紫外線照射すると酸化シ
リコン薄膜を得ることができる。加熱と紫外線照射を組
み合わせても良い。また実質的に酸素が存在しない雰囲
気または還元性雰囲気中でレーザ照射することによりシ
リコン薄膜を得ることも可能である。
【0012】本発明は、このオルガノシリコンナノクラ
スターを前駆体とする酸化シリコン膜上にTFTを形成
する。前述のように、オルガノシリコンナノクラスター
はテトラハロゲン化シランが原料であり、オルガノシリ
コンナノクラスターを前駆体とする酸化シリコン膜はハ
ロゲンを含む。ハロゲンにはナトリウムイオン、カリウ
ムイオン等を偏析させて捕獲、ゲッタさせる効果があ
り、ガラス基板からのTFTへの不純物拡散を効果的に
防止する。さらに不純物拡散防止の為には酸化シリコン
膜厚が厚い程その効果は大きい。オルガノシリコンナノ
クラスターはスピンコートで成膜が可能であり、大面積
の厚膜形成が容易であり、不純物によるしきい値変動を
抑えることができ、反りや亀裂は発生しない。よって本
発明は大面積のガラス基板を用いた液晶表示装置の製造
に極めて有用である。
【0013】また、オルガノシリコンナノクラスターを
酸化させる工程と、酸化させずシリコン薄膜とする工程
を適宜組み合わせて島状シリコン層とその周囲を取り囲
むように酸化シリコン膜を形成することが可能であり、
島状半導体層端部の段差を減少した構造が実現でき、ゲ
ート絶縁膜の薄膜化による絶縁耐圧の低下を防止でき
る。しかも、この技術は半導体層を形成後、露光、現
像、エッチングという従来の島状半導体層形成法よりも
少ない工程数で島状半導体層とその周囲の絶縁膜が形成
できるため、製造コストを削減することが可能である。
【0014】本発明に係る薄膜トランジスタは、表面が
絶縁性である基板上に設けられた酸化シリコン膜と、主
表面及び端面を有する複数の島状非単結晶半導体層と、
該島状非単結晶半導体層中に、ソース領域、ドレイン領
域、及びそれらに挟まれたチャネル領域を有し、前記島
状非単結晶半導体層の端面のみと接する前記酸化シリコ
ン膜上の第1の絶縁膜と、前記島状非単結晶半導体層と
前記第1の絶縁膜とを覆う第2の絶縁膜と、前記チャネ
ル領域上に前記第2の絶縁膜を介して形成されたゲート
電極と、前記ソース領域及び前記ドレイン領域と、前記
ソース領域及び前記ドレイン領域と接触するソース電極
及びドレイン電極とを有し、前記酸化シリコン膜はハロ
ゲン元素を含むことを特徴とする。
【0015】島状非単結晶半導体層と第1の絶縁膜と
は、端面のみが接するため段差が少なく、ゲート絶縁膜
の薄膜化による絶縁耐圧の低下を防止できる。酸化シリ
コン膜はハロゲン元素を含むため、ガラス基板からゲー
ト酸化膜への不純物の拡散侵入を効果的に防止できる。
【0016】本発明に係る液晶表示装置は、一対の基板
と、これらの基板に挟持された液晶層を有し、前記一対
の基板の少なくとも一方は光学的に透明であり、他方の
基板に前記した薄膜トランジスタを形成したことを特徴
とする。この発明によれば、薄膜トランジスタは絶縁耐
圧が向上し、微細化が可能であり、液晶表示装置の高精
細化を達成でき、開口率を低下することが無い。
【0017】前記した第1の絶縁膜は、ゲート線の下の
部分と島状半導体層の周囲を残して取り除かれ、ゲート
線の下の部分と島状半導体層の周囲のみに形成してある
ため、液晶表示装置の画素部分の透過率を向上させるこ
とができ、輝度の高い液晶表示装置を提供できる。ま
た、前記した第1及び第2の絶縁膜は、ゲート線の下の
部分と島状半導体層の周囲を残して同一工程で取り除か
れ、ゲート線の下の部分と島状半導体層の周囲のみに形
成してあるため、液晶表示装置の画素部分の透過率をさ
らに向上させることができ、輝度の高い液晶表示装置を
容易に提供することができる。
【0018】
【発明の実施の形態】以下、本発明に係る薄膜トランジ
スタの実施の形態を、その製造方法に沿って実施例を参
照して詳細に説明する。 (実施例1)本発明の実施例1を図1に従って述べる。
丸底フラスコにアルカリ金属として、削り状Mg金属
(64mmol)を入れ、真空下120℃で加熱し活性
化し冷却後、系を窒素雰囲気として脱水テトラヒドロフ
ラン(THF)を加える。これを0℃において超音波を
照射(60W)しながら、テトラクロロシラン(16m
mol)を加え反応させる。2.5時間反応させた後、
生成した黒褐色反応液に、tert−ブチルブロマイド
(16mmol)を反応させる。1時間反応させた後、
反応液の温度を50℃とし、さらに0.5時間反応させ
る。この反応液を蒸留水中に滴下し、濾過法により不溶
分aを回収する。回収した不溶分aを47%フッ酸中に
分散させ、30分間撹拌反応させ濾過により不溶分bを
得る。トルエンを溶媒とし不溶分bの16重量%溶液B
を調製し、オルガノシリコンナノクラスター溶液とす
る。
【0019】歪点670℃の無アルカリガラス基板(6
00mm×400mm)1上に、前記したオルガノシリ
コンナノクラスター溶液を膜厚が500nmになるよう
回転数を調整しスピンコート法により塗布し、ホットプ
レート上80℃で1分間乾燥させる。酸素雰囲気中で、
500W超高水銀ランプを用いて、図1(a)のように
紫外線16を3分間露光して、図1(b)に示す、酸化
シリコン(SiO2)膜2を得る。さらにプラズマCV
D法によりアモルファスシリコン層を50nm堆積す
る。次にXeClエキシマレーザを照射し、アモルファ
スシリコン層を結晶化してポリシリコン膜を得る。
【0020】次に、公知のホトエッチング工程により多
結晶シリコン膜をパターンニングし、図1(c)の示す
島状ポリシリコン層3を得る。その後、プラズマCVD
法によりゲート絶縁膜となるSiO2膜5を70nm堆
積し、さらにスパッタリング法によりNbを250nm
堆積する。公知のホトエッチング工程によりNbをパタ
ーンニングし、図1(d)に示すゲート電極を形成す
る。
【0021】その後のTFTの構成について図2を用い
て説明する。ゲート電極6形成の後、NチャネルTFT
に対してはゲート電極6をマスクとして、イオン打ち込
みによって高抵抗N型ポリシリコン層7を形成の後、レ
ジストをマスクとして低抵抗N型ポリシリコン層8を形
成する。PチャネルTFTに対してはゲート電極6をマ
スクとして、イオン打ち込みによって低抵抗P型ポリシ
リコン層9を形成する。高抵抗ポリシリコン層のシート
抵抗値としては20kΩ〜100kΩが、低抵抗ポリシ
リコン層のシート抵抗値としては500Ω〜10000
Ωが望ましい範囲である。さらに全体を覆うようにSi
2からなる層間絶縁膜10が形成され、層間絶縁膜1
0に設けたコンタクトスルーホールを介して、Ti/A
l/Tiの3層金属膜よりなるソース、ドレイン電極及
び配線11が形成される。ここで3層金属膜を用いたの
は、低抵抗ポリシリコン層8,9とAlとのコンタクト
抵抗、及び画素電極ITO13とAlとのコンタクト抵
抗を低減するためである。
【0022】ソース、ドレイン電極及び配線11のパタ
ーンニングの後、全体を覆うようにSi34よりなる膜
厚500nmの保護絶縁膜12を形成し、さらに保護絶
縁膜12に設けたコンタクトスルーホールを介して画素
電極ITO13と、画像表示部のNチャネルTFTのソ
ース電極とがコンタクトされている。
【0023】図3は上記のTFTを用いて作製した液晶
表示装置の周辺回路とTFTアクティブマトリクス回路
の平面図の一部で、図4は図3の等価回路である。図3
及び図4に示す液晶表示装置は、ゲートドライバ30と
ドレインドライバ31と画像表示部32とからなり、ゲ
ートドライバ30及びドレインドライバ31はCMOS
TFT34により構成される。画像表示部32はゲート
電極6と同層のゲート線36と、ソース、ドレイン電極
及び配線11と同層の信号線37とがマトリクス状に形
成されている。画像表示部32内に4つ描かれた画素部
は、それぞれスイッチング用TFT33と、ゲート絶縁
膜を誘電体としてゲート電極6と同層の容量線38とポ
リシリコン層とで構成される保持容量35と、ソース電
極を介して低抵抗ポリシリコン層と電気的に接続されて
いる画素電極13とで構成される。
【0024】図2は図3のA−A’線に沿うチャネル長
方向の断面図で、基板上に形成したTFTと画素電極I
TOまでの構成を示している。左からCMOS周辺回路
を構成するPチャネルTFT、CMOS周辺回路を構成
するNチャネルTFT、そして画像表示部でのアクティ
ブマトリクスに使用されるNチャネルTFTをそれぞれ
示す。
【0025】本発明によるTFTを用いて作製した液晶
表示装置の断面図を図5に示す。図5は図3のC−C’
線に沿う断面図である。画素スイッチング用TFTがガ
ラス基板1上に形成され、前記ガラス基板1と液晶層2
0を挟んで備えられた対向基板21を有している。前記
ガラス基板1と対向基板21には配向膜22が塗布され
ており液晶の配向を制御している。さらに、対向基板2
1には対向電極23と偏光板24とが備えられており、
前記ガラス基板1にも偏光板24が備えられている。画
素電極ITO13に電圧を印加し、液晶20の配向を変
化させることで、バックライト25からの光の透過率を
変化させ、映像を表示できる。
【0026】本発明による液晶表示装置では、不純物拡
散防止膜として窒化シリコンを用いず、スピンコート法
により500nmという厚い酸化シリコン膜2を形成し
た。よって、不純物によるしきい値変動を抑え、かつ6
00mm×400mmという大型基板を用いても反りや
亀裂が生ずることはなかった。
【0027】よって本発明の液晶表示装置の製造方法
は、窒化シリコンを下地膜として用いる必要がないため
製造プロセスの簡略化が図れるだけでなく、基板の反り
や亀裂も生じないので大型ガラス基板に最適である。さ
らにスピンコート法により酸化シリコン膜を形成するの
で厚膜を容易に厚く形成でき、不純物拡散防止にも効果
的である。
【0028】(実施例2)実施例2は、前記した実施例
1の効果に加えて、さらに島状半導体層端部におけるゲ
ート絶縁膜の薄膜化を防止する効果を有するものであ
る。実施例2で作製した液晶表示装置の平面図は、実施
例1の平面図である図3と同様であるが、その特徴は図
8の断面図で確認できる。図8は図3中のB−B’線に
沿うチャネル幅方向の断面図で、TFTのゲート電極形
成まで工程を経た状態の断面図を示す。ガラス基板1上
にバッファ層として酸化シリコン膜2を介して形成され
たポリシリコン層3及び絶縁膜4と、ポリシリコン層3
と絶縁膜4を覆うゲート絶縁膜5と、ゲート絶縁膜5上
のゲート電極6とが図示されており、前記ポリシリコン
層3と前記絶縁膜4とはお互いに端面のみが接触してお
り、ゲート絶縁膜5の薄膜化を防止している。
【0029】以下、詳細な作製手順を図6に従って述べ
る。まず、実施例1と同様の手順により歪点670℃の
無アルカリガラス基板(600mm×400mm)1上
に、第1のオルガノシリコンナノクラスター溶液を塗布
してから酸化させ、第1の酸化シリコン膜2(500n
m)を形成する。その上に実施例1で用いた第2のオル
ガノシリコンナノクラスター溶液を、膜厚が100nm
になるよう回転数を調整しスピンコート法により塗布
し、ホットプレート上80℃で1分間乾燥させて、図6
(a)に示すオルガノシリコンナノクラスター層18を
成膜する。酸素雰囲気中で、図6(b)に示すように、
遮光性マスク15を通して500W超高水銀ランプを用
いて紫外線16を3分間露光する。紫外線16を照射し
た部分は、図6(c)に示す第2の酸化シリコン(Si
2)膜4となる。
【0030】これを、真空条件下(1×10-5tor
r)500℃で1時間加熱する。ここで、シリコンナノ
クラスターの有機成分が熱分解され、紫外線未照射の部
分はアモルファスシリコンとなり、図6(d)のように
島状のアモルファスシリコン層14が形成される。次に
XeClエキシマレーザ17を照射し、アモルファスシ
リコン層14を結晶化して、図6(e)のポリシリコン
層3を得る。その後、プラズマCVD法によりゲート絶
縁膜となるSiO2膜5を100nm堆積し、さらにス
パッタリング法によりNbを250nm堆積する。公知
のホトエッチング工程によりNbをパターンニングし、
図6(f)に示すゲート電極6を形成する。その後のT
FTの構成については実施例1と同様であり、図3中の
A−A’線断面図を図7に示すが、詳細は前記と同様で
あり省略する。
【0031】本発明の実施例2によるTFTを用いた液
晶表示装置の断面図を図9に示す。図9は図3のC−
C’線に沿う断面図である。実施例2による液晶表示装
置は、下地膜、島状半導体層及びその周囲の絶縁膜が、
第1及び第2のオルガノシリコンナノクラスターから形
成されてハロゲンを含むことにより、ガラス基板からゲ
ート酸化膜への不純物の拡散侵入を防止するだけでな
く、島状半導体層端部と絶縁層とが端面のみ接して段差
を減少した構造であるため、ゲート絶縁膜の薄膜化によ
る絶縁耐圧の低下を防止でき、TFTの歩留まりが向上
する。また、島状半導体層の幅と同程度の実効チャネル
幅を得ることができ、微細化による素子寸法の縮小化に
も適用できる。よって本発明の液晶表示装置は高精細化
により素子寸法の縮小化がなされた場合でも、集積度、
開口率の低下は生じない。さらに、本発明では島状半導
体層とその周囲に形成されている絶縁層の膜厚が略同じ
であるので、その上に形成するゲート絶縁膜やゲート電
極の形成が容易になる。よってゲート絶縁膜を薄膜化す
ることが可能となり、トランジスタのオン電流を大きく
できる利点がある。
【0032】(実施例3)本発明の液晶表示装置におい
て、島状半導体層の周囲の絶縁膜4を、ゲート線の下の
部分と島状半導体層の周囲を残して取り除いた場合の例
を図10に示す。このため、第1の絶縁膜4は、ゲート
線の下の部分と島状半導体層の周囲に形成され、主に光
が透過する領域においては前記絶縁膜4が存在していな
いため、この構造によって島状半導体層端部におけるゲ
ート絶縁膜の絶縁耐圧低下の防止、ゲート電極の断線防
止等という機能を保ちつつ、より高い透過率が得られ、
液晶表示装置はより高い輝度が得られる。
【0033】(実施例4)本発明の液晶表示装置におい
て、ゲート線の下の部分と島状半導体層の周囲を残し
て、島状半導体層の周囲の絶縁膜4とゲート絶縁膜5を
同一工程で取り除いた場合の例を図11に示す。本実施
例では、島状半導体層の周囲の絶縁膜4とゲート絶縁膜
5が同じ材質であることを利用して、実施例3と同じ工
程数で、この両者を同一のエッチング処理で取り除くこ
とができる。このため、第1の絶縁膜4と第2のゲート
絶縁膜5は、ゲート線の下の部分と島状半導体層の周囲
に形成され、バックライト25の光が主に透過する領域
においては絶縁膜4,5が存在していないため、より高
い透過率が得られ、液晶表示装置はより高い輝度を実現
できる。
【0034】(実施例5)図12は実施例1から4に記
載のTFT駆動液晶表示装置の回路構成を示すブロック
図である。前記した図4は、図12の一部を示してい
る。実施例1または2に記載のTFTCMOSを用い
て、図12に示すようなTFT駆動LCD回路を構成で
きる。すなわち、画像表示部32の各画素TFT33の
制御は、コントロール回路74によって制御されるドレ
インドライバ回路31及びゲートドライバ回路30によ
って行われる。コントロール回路74はメイン回路73
によって制御される。メイン回路73は電源72から電
源を供給される。また、バックライト25は電源72に
接続されるインバータ回路71によって給電される構成
になっている。
【0035】本実施例によれば、画像表示部32とコン
トロール回路74、ドレインドライバ回路31、ゲート
ドライバ回路30を同一ガラス基板上に形成でき、液晶
パネルに周辺回路を内蔵することが可能となり、液晶表
示装置の低コスト化と高信頼性を実現できる。
【0036】(実施例6)図13は本発明の第6の実施
例であるシステムオンパネルを示すレイアウト図であ
る。実施例5を改良して、図13に示すシステムオンパ
ネルを構成できる。このシステムオンパネルは、矩形状
の表示部80の周囲に、TFT駆動回路81、82、8
3、光センサ制御ユニット84、TFT通信回路85、
TFTDRAM86、TFTSRAM87、TFTプロ
セッサ88、TFT駆動回路89を配置した構成になっ
ている。これら各部は1枚のガラス基板に組み込まれ、
トランジスタは実施例1または2に記載のもので構成さ
れている。従って、高性能で小型のシステムオンパネル
となる。
【0037】以上、実施例1から実施例6に記載の液晶
表示装置において、基板はガラス基板の他の絶縁性基板
であってもよい。基板は、一対の基板とも透明であれば
透過型の液晶表示装置に使用でき、観者に対向する基板
のみが透明であれば、反射型の液晶表示装置に使用でき
る。また、液晶はネマチック液晶等、適宜の液晶を使用
することができる。
【0038】下地膜形成時のシリコンナノクラスターの
酸化は、加熱でも良いし、紫外線照射と加熱の組み合わ
せであっても良い。紫外線照射はスループットの向上
に、加熱は膜の緻密化など膜質の良化に効果的である。
また、下地膜としては、酸化シリコン膜だけでなく、酸
化シリコンと薄い窒化シリコンとの積層膜を用いても良
い。窒化シリコンをバッファ層として用いれば、ガラス
基板内の不純物がゲート絶縁膜中に拡散侵入するのをよ
り効果的に防止できる。
【0039】アモルファスシリコンの結晶化法は熱アニ
ールによる固相成長法でも良いし、熱アニールとレーザ
アニールの組み合わせであっても良い。ゲート絶縁膜
は、オルガノシリコンナノクラスターの酸化膜であって
も良い。膜中のハロゲンの働きによりナトリウム、カリ
ウムなどの動きが抑制される。また、層間膜、保護膜等
の絶縁膜の堆積方法は、プラズマCVD法等、公知の堆
積法であっても良い。また、ゲート、ソース、ドレイン
の電極材料は、Al、Ti、Ta等公知の電極材料であ
っても良い。
【0040】また、実施例2から実施例4に記載の液晶
表示装置において、XeClエキシマレーザを照射する
前に、真空条件下(1×10-5torr)500℃で1
時間加熱するが、この工程は実質的に酸素の存在しない
雰囲気または還元性雰囲気で紫外線照射をしてもよい
し、両者を組み合わせても良い。紫外線照射はスループ
ットの向上に、加熱は膜の緻密化など膜質の良化に効果
的である。さらに、この工程を省略して、実質的に酸素
の存在しない雰囲気または還元性雰囲気でレーザ照射を
して結晶化しても良い。この場合、プロセスが簡略化さ
れるため製造コストが削減できる。
【0041】また、オルガノシリコンナノクラスターの
酸化法は、酸化性雰囲気での加熱であっても良い。この
場合、酸化の前に島状半導体層を形成しておくことが望
ましい。島状半導体層形成後の熱処理により緻密な膜が
得られる。別の製造方法として、島状半導体層となる部
分をマスクで覆い、酸化雰囲気中で加熱することにより
島状半導体層と、その周囲の絶縁膜を同時に形成する方
法も製造プロセス簡略化に有効である。さらに、マスク
を除去し紫外線またはレーザ照射により半導体層の膜質
が良化する。
【0042】本発明による液晶表示装置の製造方法に依
れば、スピンコート法によりオルガノシリコンナノクラ
スターを成膜の後、酸化シリコン膜または非単結晶シリ
コン膜を形成するため、大型基板を用いたプロセスに有
効である。また、オルガノシリコンナノクラスターから
形成した酸化シリコン膜はハロゲン元素を含むことか
ら、ガラス基板内不純物によるTFT特性の劣化を防止
できる。
【0043】さらに、島状半導体層端部の段差を減少し
た構造が実現できるため、ゲート絶縁膜の薄膜化による
絶縁耐圧の低下を防止できる。この技術は、従来の露
光、現像、エッチングという島状半導体層形成法に比
べ、露光及び加熱、または露光のみ等、従来法よりも少
ない工程数で島状半導体層とその周囲の絶縁膜が形成で
き、製造コストを削減することが可能である。また、島
状半導体層及びその周囲の絶縁膜はハロゲン元素を含む
ことから、ガラス基板内からゲート絶縁膜中への不純物
拡散侵入によるTFT特性の劣化を防止できる。本発明
の製造方法では、従来のCVD法の代わりに、スピンコ
ート法を用いるので成膜時の電力が削減できる。よっ
て、信頼性が高く、安価な液晶表示装置を提供できる。
【0044】勿論、非単結晶シリコン薄膜の製造方法
を、従来のCVD法から本発明のスピンコート法に変更
する事のみによっても、大型基板上に均一な成膜が可
能、成膜時の電力削減等の利点から製造コストが削減で
き、安価な液晶表示装置を提供できる。この時の成膜法
は上述のように、スピンコート法によりオルガノシリコ
ンナノクラスターを成膜の後、実質的に酸素の存在しな
い雰囲気または還元性雰囲気での紫外線照射でもよいし
加熱でもよい。また両者を組み合わせても良い。紫外線
照射はスループットの向上に、加熱は膜の緻密化など膜
質の良化に効果的である。紫外線照射または加熱の後、
さらにレーザ照射を行うとシリコンの結晶性が良化し、
TFTの特性が向上する。さらに紫外線照射または加熱
という工程を省略して、実質的に酸素の存在しない雰囲
気または還元性雰囲気でレーザ照射をして結晶化しても
良い。この場合、プロセスが簡略化されるため製造コス
トが削減できる。
【0045】なお、本実施例はトップゲート型TFTを
用いた液晶表示装置についての記載であったが、本発明
はボトムゲート型TFTを用いた液晶表示装置、さらに
実施例6に記載のような半導体集積回路、太陽電池、携
帯機器等にも適用できる。
【0046】
【発明の効果】以上の説明から理解できるように、本発
明の薄膜トランジスタ、その製造方法は、大型基板プロ
セスに有効で、かつTFTの信頼性を向上させる構造が
実現できる。よって信頼性に優れ、安価で動作の安定し
た液晶表示装置や、他の半導体集積回路等を提供でき
る。
【図面の簡単な説明】
【図1】本発明に係る薄膜トランジスタの実施例1の製
造工程を示す断面図。
【図2】実施例1の薄膜トランジスタのチャネル長方向
断面図。
【図3】実施例1の薄膜トランジスタを用いた半導体装
置の平面図。
【図4】図3の等価回路図。
【図5】本発明に係る実施例1の薄膜トランジスタを用
いた液晶表示装置の断面図。
【図6】本発明に係る薄膜トランジスタの実施例2の製
造工程を示す断面図。
【図7】実施例2の薄膜トランジスタのチャネル長方向
断面図。
【図8】実施例2の薄膜トランジスタのチャネル幅方向
断面図。
【図9】実施例2の薄膜トランジスタを用いた液晶表示
装置の断面図。
【図10】実施例3の薄膜トランジスタを用いた液晶表
示装置の断面図。
【図11】実施例4の薄膜トランジスタを用いた液晶表
示装置の断面図。
【図12】本発明に係る液晶表示装置の実施例5の回路
ブロック図。
【図13】本発明に係る液晶表示装置をシステムオンパ
ネルとした実施例6のレイアウト図。
【符号の説明】
1 ガラス基板 2 酸化シリコン膜(バッファ層) 3 島状ポリシリコン層(チャネル領域) 4 酸化シリコン膜(絶縁膜) 5 SiO2膜(ゲート絶縁膜) 6 ゲート電極 7 高抵抗N型ポリシリコン層 8 低抵抗N型ポリシリコン層 9 低抵抗P型ポリシリコン層 10 層間絶縁膜 11 ソース、ドレイン電極及び配線 12 保護絶縁膜 13 画素電極ITO 14 アモルファスシリコン層 15 遮光性マスク 16 紫外線 17 XeClエキシマレーザ光 18 有機成分を含むシリコンナノクラスター 20 液晶層 21 対向基板 22 配向膜 23 対向電極 24 偏光板 25 バックライト 30 ゲートドライバ 31 ドレインドライバ 32 画像表示部 33 スイッチング用TFT 34 CMOSTFT 35 保持容量 36 ゲート線 37 信号線 38 容量線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 627G (72)発明者 三輪 崇夫 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 北條 房郎 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 Fターム(参考) 2H092 JA28 JA34 JA37 JA41 JB61 KA04 KA05 KB21 MA01 MA10 MA12 MA23 MA25 MA30 NA11 NA14 NA29 5C094 AA14 AA43 AA44 BA03 BA45 CA19 EB05 GB10 5F110 AA12 AA16 AA28 BB02 BB04 BB06 BB07 BB10 CC02 DD02 DD13 DD25 EE04 EE44 FF02 FF22 FF30 GG02 GG13 GG25 GG33 GG42 GG45 HJ13 HL03 HL04 HL12 HM15 NN02 NN04 NN23 NN24 NN35 NN62 NN65 NN72 PP01 PP03 PP13 QQ11 QQ19

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 表面が絶縁性である基板上にオルガノシ
    リコンナノクラスターを塗布する工程と、前記オルガノ
    シリコンナノクラスターを酸化させ酸化シリコン膜を形
    成する工程と、ソース領域、ドレイン領域、及びそれら
    に挟まれたチャネル領域を有する島状非単結晶シリコン
    膜を形成する工程と、前記島状非単結晶シリコン膜上に
    ゲート絶縁膜を形成する工程と、前記チャネル領域上に
    ゲート絶縁膜を介してゲート電極を形成する工程とを含
    むことを特徴とする薄膜トランジスタの製造方法。
  2. 【請求項2】 前記酸化シリコン膜を形成する工程は、
    前記オルガノシリコンナノクラスターを酸化性雰囲気で
    加熱して酸化させることを特徴とする請求項1記載の薄
    膜トランジスタの製造方法。
  3. 【請求項3】 前記酸化シリコン膜を形成する工程は、
    前記オルガノシリコンナノクラスターを酸化性雰囲気で
    紫外線照射して酸化させることを特徴とする請求項1記
    載の薄膜トランジスタの製造方法。
  4. 【請求項4】 前記島状非単結晶シリコン膜は、オルガ
    ノシリコンナノクラスターを前駆体とする非単結晶シリ
    コンであることを特徴とする請求項1乃至3のいずれか
    に記載の薄膜トランジスタの製造方法。
  5. 【請求項5】 表面が絶縁性である基板上に第1のオル
    ガノシリコンナノクラスターを塗布する工程と、前記第
    1のオルガノシリコンナノクラスターを酸化させ第1の
    酸化シリコン膜を形成する工程と、前記第1の酸化シリ
    コン膜上に第2のオルガノシリコンナノクラスターを塗
    布する工程と、前記第2のオルガノシリコンナノクラス
    ターに紫外線を照射して第2の酸化シリコン膜を形成す
    る工程と、前記第2のオルガノシリコンナノクラスター
    の紫外線未照射部にソース領域、ドレイン領域、及びそ
    れらに挟まれたチャネル領域を有する島状非単結晶シリ
    コン膜を形成する工程と、前記島状非単結晶シリコン膜
    及び第2の酸化シリコン膜上にゲート絶縁膜を形成する
    工程と、前記チャネル領域上にゲート絶縁膜を介してゲ
    ート電極を形成する工程とを含むことを特徴とする薄膜
    トランジスタの製造方法。
  6. 【請求項6】 前記島状非単結晶シリコン膜を形成する
    工程は、実質的に酸素が存在しない雰囲気又は還元性雰
    囲気で加熱して形成することを特徴とする請求項4又は
    5記載の薄膜トランジスタの製造方法。
  7. 【請求項7】 前記島状非単結晶シリコン膜を形成する
    工程は、実質的に酸素が存在しない雰囲気又は還元性雰
    囲気で紫外線照射して形成することを特徴とする請求項
    4又は5記載の薄膜トランジスタの製造方法。
  8. 【請求項8】 前記島状非単結晶シリコン膜を形成する
    工程は、実質的に酸素が存在しない雰囲気又は還元性雰
    囲気でレーザ照射して形成することを特徴とする請求項
    4又は5記載の薄膜トランジスタの製造方法。
  9. 【請求項9】 前記島状非単結晶シリコン膜に、更にレ
    ーザ光を照射することを特徴とする請求項6又は7記載
    の薄膜トランジスタの製造方法。
  10. 【請求項10】 前記ゲート絶縁膜は、オルガノシリコ
    ンナノクラスターを前駆体とする酸化シリコン膜である
    ことを特徴とする請求項1乃至9のいずれかに記載の薄
    膜トランジスタの製造方法。
  11. 【請求項11】 表面が絶縁性である基板上にオルガノ
    シリコンナノクラスターを塗布する工程と、ソース領
    域、ドレイン領域、及びそれらに挟まれたチャネル領域
    を有する島状非単結晶シリコン薄膜を形成する工程と、
    前記島状非単結晶シリコン薄膜上にゲート絶縁膜を形成
    する工程と、前記チャネル領域上にゲート絶縁膜を介し
    てゲート電極を形成する工程とを含むことを特徴とする
    薄膜トランジスタの製造方法。
  12. 【請求項12】 前記島状非単結晶シリコン薄膜を形成
    する工程は、実質的に酸素が存在しない雰囲気又は還元
    性雰囲気で加熱して形成することを特徴とする請求項1
    1記載の薄膜トランジスタの製造方法。
  13. 【請求項13】 前記島状非単結晶シリコン薄膜を形成
    する工程は、実質的に酸素が存在しない雰囲気又は還元
    性雰囲気で紫外線照射して形成することを特徴とする請
    求項11記載の薄膜トランジスタの製造方法。
  14. 【請求項14】 前記島状非単結晶シリコン薄膜を形成
    する工程は、実質的に酸素が存在しない雰囲気又は還元
    性雰囲気でレーザ照射して形成することを特徴とする請
    求項11記載の薄膜トランジスタの製造方法。
  15. 【請求項15】 前記島状非単結晶シリコン薄膜に、更
    にレーザを照射することを特徴とする請求項12又は1
    3記載の薄膜トランジスタの製造方法。
  16. 【請求項16】 表面が絶縁性である基板上に設けられ
    た酸化シリコン膜と、主表面及び端面を有する複数の島
    状非単結晶半導体層と、該島状非単結晶半導体層中に、
    ソース領域、ドレイン領域、及びそれらに挟まれたチャ
    ネル領域を有し、前記島状非単結晶半導体層の端面のみ
    が接する前記酸化シリコン膜上の第1の絶縁膜と、前記
    島状非単結晶半導体層と前記第1の絶縁膜とを覆う第2
    の絶縁膜と、前記チャネル領域上に前記第2の絶縁膜を
    介して形成されたゲート電極と、前記ソース領域及び前
    記ドレイン領域と接触するソース電極及びドレイン電極
    とを有し、前記酸化シリコン膜はハロゲン元素を含むこ
    とを特徴とする薄膜トランジスタ。
  17. 【請求項17】 前記第1の絶縁膜と前記島状非単結晶
    半導体層は、ハロゲン元素を含むことを特徴とする請求
    項16記載の薄膜トランジスタ。
  18. 【請求項18】 前記第1の絶縁膜と前記島状非単結晶
    半導体層と前記第2の絶縁膜は、ハロゲン元素を含むこ
    とを特徴とする請求項16記載の薄膜トランジスタ。
  19. 【請求項19】 一対の基板と、これらの基板に挟持さ
    れた液晶層を有し、前記一対の基板の少なくとも一方は
    光学的に透明であり、他方の基板に前記請求項16乃至
    18のいずれかに記載の薄膜トランジスタを形成したこ
    とを特徴とする液晶表示装置。
  20. 【請求項20】 前記第1の絶縁膜は、ゲート線の下の
    部分と島状半導体層の周囲に形成されることを特徴とす
    る請求項19記載の液晶表示装置。
  21. 【請求項21】 前記第1及び第2の絶縁膜は、ゲート
    線の下の部分と島状半導体層の周囲に形成されることを
    特徴とする請求項19記載の液晶表示装置。
JP2000051385A 2000-02-28 2000-02-28 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置 Pending JP2001244465A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000051385A JP2001244465A (ja) 2000-02-28 2000-02-28 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000051385A JP2001244465A (ja) 2000-02-28 2000-02-28 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置

Publications (1)

Publication Number Publication Date
JP2001244465A true JP2001244465A (ja) 2001-09-07

Family

ID=18573044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000051385A Pending JP2001244465A (ja) 2000-02-28 2000-02-28 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置

Country Status (1)

Country Link
JP (1) JP2001244465A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003121812A (ja) * 2001-10-11 2003-04-23 Semiconductor Energy Lab Co Ltd 半導体表示装置の設計方法、半導体表示装置の作製方法及び半導体表示装置
US7078276B1 (en) 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
CN110061061A (zh) * 2019-04-12 2019-07-26 西交利物浦大学 一种基于纳米簇绝缘层的高性能薄膜晶体管及制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003121812A (ja) * 2001-10-11 2003-04-23 Semiconductor Energy Lab Co Ltd 半導体表示装置の設計方法、半導体表示装置の作製方法及び半導体表示装置
US6946330B2 (en) 2001-10-11 2005-09-20 Semiconductor Energy Laboratory Co., Ltd. Designing method and manufacturing method for semiconductor display device
US7498206B2 (en) 2001-10-11 2009-03-03 Semiconductor Energy Laboratory Co., Ltd. Order receiving process for manufacturing a semiconductor display device
US7078276B1 (en) 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
US7259100B2 (en) 2003-01-08 2007-08-21 Kovio, Inc. Nanoparticles and method for making the same
US7259101B2 (en) 2003-01-08 2007-08-21 Kovio, Inc. Nanoparticles and method for making the same
CN110061061A (zh) * 2019-04-12 2019-07-26 西交利物浦大学 一种基于纳米簇绝缘层的高性能薄膜晶体管及制备方法

Similar Documents

Publication Publication Date Title
KR100659921B1 (ko) 반도체 장치 및 그의 제조 방법
US6927809B2 (en) Active matrix substrate and display device
JP4798907B2 (ja) 半導体装置
JP2001085702A (ja) トップゲート形ポリシリコン薄膜トランジスター製造方法
US7755708B2 (en) Pixel structure for flat panel display
JP2003188385A (ja) 薄膜トランジスタ基板及びその製造方法
JP2003241687A (ja) 薄膜トランジスタ装置及びその製造方法
US20040155244A1 (en) Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus
KR20050029512A (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US20040051101A1 (en) Thin film transistor device, method of manufacturing the same, and thin film transistor substrate and display having the same
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
JP4223092B2 (ja) 半導体装置の作製方法
JP3244552B2 (ja) アクティブ・マトリックス型表示装置及びその製造方法
JPH09293876A (ja) 半導体素子基板およびその製造法、該基板を用いた半導体装置
JP2001244465A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置
JPH08122813A (ja) 液晶表示素子およびその製造方法
JP4366953B2 (ja) 複合半導体基板の製造方法
JP2004327539A (ja) 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器
JP2005166911A (ja) 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器
JP2001156295A (ja) 半導体装置の作製方法
JPH0784285A (ja) 液晶表示装置
JP2003297750A (ja) 半導体装置およびその作製方法
JP4792694B2 (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器
JPH0677482A (ja) 液晶表示装置用アレイ基板の製造方法
JPH10133231A (ja) 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置