JP2003297750A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP2003297750A JP2003297750A JP2002103573A JP2002103573A JP2003297750A JP 2003297750 A JP2003297750 A JP 2003297750A JP 2002103573 A JP2002103573 A JP 2002103573A JP 2002103573 A JP2002103573 A JP 2002103573A JP 2003297750 A JP2003297750 A JP 2003297750A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- silicon
- argon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000000034 method Methods 0.000 title claims abstract description 59
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 46
- 239000010703 silicon Substances 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052786 argon Inorganic materials 0.000 claims abstract description 41
- 230000007547 defect Effects 0.000 claims abstract description 26
- 229910052724 xenon Inorganic materials 0.000 claims abstract description 24
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052734 helium Inorganic materials 0.000 claims abstract description 23
- 239000001307 helium Substances 0.000 claims abstract description 23
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052743 krypton Inorganic materials 0.000 claims abstract description 23
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 21
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052754 neon Inorganic materials 0.000 claims abstract description 21
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 238000005247 gettering Methods 0.000 claims description 41
- 238000010438 heat treatment Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000012298 atmosphere Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 230000009471 action Effects 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910052762 osmium Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910052745 lead Inorganic materials 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 abstract description 24
- 239000000243 solution Substances 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 230000006798 recombination Effects 0.000 abstract description 2
- 238000005215 recombination Methods 0.000 abstract 1
- 230000035945 sensitivity Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 250
- 239000010410 layer Substances 0.000 description 54
- 229910021419 crystalline silicon Inorganic materials 0.000 description 46
- 239000000758 substrate Substances 0.000 description 27
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 230000003197 catalytic effect Effects 0.000 description 16
- 239000003054 catalyst Substances 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 238000002425 crystallisation Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229940078494 nickel acetate Drugs 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229940073455 tetraethylammonium hydroxide Drugs 0.000 description 1
- LRGJRHZIDJQFCL-UHFFFAOYSA-M tetraethylazanium;hydroxide Chemical compound [OH-].CC[N+](CC)(CC)CC LRGJRHZIDJQFCL-UHFFFAOYSA-M 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Abstract
(57)【要約】 （修正有）
【課題】 良好な表示を行うために、光リーク電流を低
減する技術を提供する。 【解決手段】 結晶性半導体層１０４にアルゴン、ゲル
マニウム、シリコン、ヘリウム、ネオン、クリプトン、
キセノンから選ばれた一種または複数種の元素を注入
し、前記元素注入による適切な密度の結晶欠陥を半導体
膜中に均一な密度で分布させ、キャリアの再結合中心と
することで、結晶性半導体層のもつ高いキャリア移動度
を損なうことなく光感度を抑制することができる。
減する技術を提供する。 【解決手段】 結晶性半導体層１０４にアルゴン、ゲル
マニウム、シリコン、ヘリウム、ネオン、クリプトン、
キセノンから選ばれた一種または複数種の元素を注入
し、前記元素注入による適切な密度の結晶欠陥を半導体
膜中に均一な密度で分布させ、キャリアの再結合中心と
することで、結晶性半導体層のもつ高いキャリア移動度
を損なうことなく光感度を抑制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、結晶性シリコン膜
を作製する技術に関する。また、本発明を適用して得ら
れた結晶性シリコン膜を含む半導体装置およびその作製
技術に関する。
を作製する技術に関する。また、本発明を適用して得ら
れた結晶性シリコン膜を含む半導体装置およびその作製
技術に関する。
【０００２】
【従来技術】少なくともチャネル形成領域、ソース領域
およびドレイン領域を含む半導体層に結晶性シリコン膜
を用いる半導体装置、代表的には薄膜トランジスタ（Th
in Film Transistor：ＴＦＴ）、ＴＦＴを組み合わせて
回路を形成し、これを内蔵して駆動回路として用いるア
クティブマトリクス型表示装置が広く用いられるように
なった。
およびドレイン領域を含む半導体層に結晶性シリコン膜
を用いる半導体装置、代表的には薄膜トランジスタ（Th
in Film Transistor：ＴＦＴ）、ＴＦＴを組み合わせて
回路を形成し、これを内蔵して駆動回路として用いるア
クティブマトリクス型表示装置が広く用いられるように
なった。
【０００３】結晶性シリコン膜は、それまでの非晶質シ
リコン膜を用いたＴＦＴの電界効果移動度（０．５〜１
ｃｍ2／Ｖｓ）と比較して高い電界効果移動度（キャリ
アの高速移動）が得られる。このため、ますます高精細
化の求められる表示装置に適するだけでなく、駆動回路
の集積化にも適していると考えられ、より結晶性のよい
シリコン膜を得るための技術開発が進められている。
リコン膜を用いたＴＦＴの電界効果移動度（０．５〜１
ｃｍ2／Ｖｓ）と比較して高い電界効果移動度（キャリ
アの高速移動）が得られる。このため、ますます高精細
化の求められる表示装置に適するだけでなく、駆動回路
の集積化にも適していると考えられ、より結晶性のよい
シリコン膜を得るための技術開発が進められている。
【０００４】このような結晶性シリコン膜を用いたＴＦ
Ｔを回路素子として用いた代表的な装置として液晶表示
装置があげられる。液晶表示装置は、低消費電力、省ス
ペースなどの利点を活かし、液晶テレビといった電気器
具の表示部やビデオカメラのビューファインダー、また
液晶プロジェクターの光学系に用いられるなど、その市
場は急速に拡大している。
Ｔを回路素子として用いた代表的な装置として液晶表示
装置があげられる。液晶表示装置は、低消費電力、省ス
ペースなどの利点を活かし、液晶テレビといった電気器
具の表示部やビデオカメラのビューファインダー、また
液晶プロジェクターの光学系に用いられるなど、その市
場は急速に拡大している。
【０００５】
【発明が解決しようとする課題】液晶プロジェクター
は、近年、一般家庭にも普及し始め、ユーザーからの高
輝度化の要求に対して、例えばキセノンアークランプ等
の強烈な光を光源に用いることで対応している。しか
し、この強烈な光源からの光が半導体層に入射すること
によってシリコン中でキャリアが誘起されて流れてしま
い、光によるリーク電流が発生してしまうという問題が
生じた。
は、近年、一般家庭にも普及し始め、ユーザーからの高
輝度化の要求に対して、例えばキセノンアークランプ等
の強烈な光を光源に用いることで対応している。しか
し、この強烈な光源からの光が半導体層に入射すること
によってシリコン中でキャリアが誘起されて流れてしま
い、光によるリーク電流が発生してしまうという問題が
生じた。
【０００６】特に連続粒界結晶など結晶性のよい（粒界
部のエネルギー障壁が小さく粒内の結晶欠陥も少ない）
シリコン膜の場合、結晶粒界の格子の整合性が良くキャ
リアライフタイムが長いため、光により励起された電子
／正孔対のライフタイムも長くそのままＴＦＴのリーク
電流（光リーク電流ともいう）となりやすい。光リーク
電流は、コントラスト低下の原因でもあるため、光リー
ク電流を低減することは重要な課題である。
部のエネルギー障壁が小さく粒内の結晶欠陥も少ない）
シリコン膜の場合、結晶粒界の格子の整合性が良くキャ
リアライフタイムが長いため、光により励起された電子
／正孔対のライフタイムも長くそのままＴＦＴのリーク
電流（光リーク電流ともいう）となりやすい。光リーク
電流は、コントラスト低下の原因でもあるため、光リー
ク電流を低減することは重要な課題である。
【０００７】光リーク電流対策としては、一般的にＴＦ
Ｔ上に遮光膜を形成することで半導体層に入射しようと
する光を遮ぎる技術開発が進められている。しかし高輝
度化の要求により年々ランプの光量が増大した結果、半
導体装置内部での回折や多重反射により発生する迷光も
光リーク要因として無視できない強度になりつつあり、
この迷光までも遮光できるような遮光膜を形成するため
には大幅な製造コストの増大が避けられないという問題
があった。
Ｔ上に遮光膜を形成することで半導体層に入射しようと
する光を遮ぎる技術開発が進められている。しかし高輝
度化の要求により年々ランプの光量が増大した結果、半
導体装置内部での回折や多重反射により発生する迷光も
光リーク要因として無視できない強度になりつつあり、
この迷光までも遮光できるような遮光膜を形成するため
には大幅な製造コストの増大が避けられないという問題
があった。
【０００８】以上の問題を鑑み、半導体膜自体の光感度
を抑制することによりＴＦＴの光リーク電流を低減し良
好な表示のできる半導体装置を実現することを課題とす
る。
を抑制することによりＴＦＴの光リーク電流を低減し良
好な表示のできる半導体装置を実現することを課題とす
る。
【０００９】
【課題を解決するための手段】本発明は、結晶性半導体
層にアルゴン、ゲルマニウム、シリコン、ヘリウム、ネ
オン、クリプトン、キセノンから選ばれた一種または複
数種の元素を注入し、前記元素注入による結晶欠陥を半
導体膜中に均一な密度で分布させたことを特徴としてい
る。
層にアルゴン、ゲルマニウム、シリコン、ヘリウム、ネ
オン、クリプトン、キセノンから選ばれた一種または複
数種の元素を注入し、前記元素注入による結晶欠陥を半
導体膜中に均一な密度で分布させたことを特徴としてい
る。
【００１０】本発明は、半導体層にシリコン、アルゴ
ン、ゲルマニウム、ヘリウム、ネオン、クリプトン、キ
セノンから選ばれた元素を含み、その濃度は、１×１０
16〜５×１０18／ｃｍ3であることを特徴としている。
ン、ゲルマニウム、ヘリウム、ネオン、クリプトン、キ
セノンから選ばれた元素を含み、その濃度は、１×１０
16〜５×１０18／ｃｍ3であることを特徴としている。
【００１１】また、半導体層に、シリコン、アルゴン、
ゲルマニウム、ヘリウム、ネオン、クリプトン、キセノ
ンから選ばれた元素を１×１０16〜５×１０18／ｃｍ3
の濃度で含み、前記元素が添加されることによって、前
記半導体層に結晶欠陥が形成されていることを特徴とし
ている。
ゲルマニウム、ヘリウム、ネオン、クリプトン、キセノ
ンから選ばれた元素を１×１０16〜５×１０18／ｃｍ3
の濃度で含み、前記元素が添加されることによって、前
記半導体層に結晶欠陥が形成されていることを特徴とし
ている。
【００１２】また、非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に金属元素を添加し、加熱処理して
結晶性半導体膜を形成する工程と、前記結晶性半導体膜
にシリコン、アルゴン、ゲルマニウム、ヘリウム、ネオ
ン、クリプトン、キセノンから選ばれた元素を添加する
工程と、を含むことを特徴としている。
前記非晶質半導体膜に金属元素を添加し、加熱処理して
結晶性半導体膜を形成する工程と、前記結晶性半導体膜
にシリコン、アルゴン、ゲルマニウム、ヘリウム、ネオ
ン、クリプトン、キセノンから選ばれた元素を添加する
工程と、を含むことを特徴としている。
【００１３】また、半導体層にシリコン、アルゴン、ゲ
ルマニウム、ヘリウム、ネオン、クリプトン、キセノン
から選ばれた元素を１×１０16〜５×１０18／ｃｍ3の
濃度で添加（注入）することにより、半導体層中に効果
的に欠陥を形成する。形成された欠陥はキャリアの再結
合中心となり半導体層に光源からの強烈な光が入射し誘
起されたキャリアを捕獲して光リーク電流を低減するこ
とができる。
ルマニウム、ヘリウム、ネオン、クリプトン、キセノン
から選ばれた元素を１×１０16〜５×１０18／ｃｍ3の
濃度で添加（注入）することにより、半導体層中に効果
的に欠陥を形成する。形成された欠陥はキャリアの再結
合中心となり半導体層に光源からの強烈な光が入射し誘
起されたキャリアを捕獲して光リーク電流を低減するこ
とができる。
【００１４】ここで半導体層中に導入する欠陥の密度は
重要である。本発明ではこの結晶欠陥を光励起キャリア
のトラップサイトとして使用することを目的にしている
が、結晶欠陥の密度が過度に大きい場合には結晶性半導
体膜のもつ高いキャリア移動度自体を損なってしまいＴ
ＦＴ性能が低下してしまう。一方結晶欠陥密度が過度に
低い場合には光励起キャリアのトラップサイト自体が減
少する結果光リークを低減する効果が薄れてしまう。こ
のように適切な結晶欠陥密度が得られるように添加元素
濃度を設定することによりＴＦＴ性能を保ったままＴＦ
Ｔの光リークを抑制することが可能となる。
重要である。本発明ではこの結晶欠陥を光励起キャリア
のトラップサイトとして使用することを目的にしている
が、結晶欠陥の密度が過度に大きい場合には結晶性半導
体膜のもつ高いキャリア移動度自体を損なってしまいＴ
ＦＴ性能が低下してしまう。一方結晶欠陥密度が過度に
低い場合には光励起キャリアのトラップサイト自体が減
少する結果光リークを低減する効果が薄れてしまう。こ
のように適切な結晶欠陥密度が得られるように添加元素
濃度を設定することによりＴＦＴ性能を保ったままＴＦ
Ｔの光リークを抑制することが可能となる。
【００１５】また、本発明による半導体膜を透過型表示
装置の画素ＴＦＴに適用することで、画素ＴＦＴへの光
入射がある程度止められない場合でも画素ＴＦＴの光リ
ーク電流を低減することができるため、入力された信号
電荷を保持することができ、表示むらや輝度バラツキが
低減でき良好なコントラストを得ることができる。
装置の画素ＴＦＴに適用することで、画素ＴＦＴへの光
入射がある程度止められない場合でも画素ＴＦＴの光リ
ーク電流を低減することができるため、入力された信号
電荷を保持することができ、表示むらや輝度バラツキが
低減でき良好なコントラストを得ることができる。
【００１６】
【発明の実施の形態】（実施形態１）本発明を用いて、
結晶性シリコン膜を形成する方法について図１を用いて
説明する。
結晶性シリコン膜を形成する方法について図１を用いて
説明する。
【００１７】基板１００上に下地絶縁膜１０１を形成す
る。下地絶縁膜１０１としては、窒化シリコン膜、酸化
シリコン膜、酸化窒化シリコン膜等を用いることができ
る。なお、基板に石英を用いる場合には、下地絶縁膜１
０１を形成する工程は省略することができる。
る。下地絶縁膜１０１としては、窒化シリコン膜、酸化
シリコン膜、酸化窒化シリコン膜等を用いることができ
る。なお、基板に石英を用いる場合には、下地絶縁膜１
０１を形成する工程は省略することができる。
【００１８】続いて、下地絶縁膜１０１上に半導体膜と
して非晶質シリコン膜１０２を形成する。非晶質シリコ
ン膜１０２は公知のＣＶＤ法、スパッタ法等を用いて、
膜厚５０〜２００ｎｍ程度で形成すればよい。
して非晶質シリコン膜１０２を形成する。非晶質シリコ
ン膜１０２は公知のＣＶＤ法、スパッタ法等を用いて、
膜厚５０〜２００ｎｍ程度で形成すればよい。
【００１９】続いて、得られた非晶質シリコン膜表面に
付着した不純物や自然酸化膜をフッ酸により除去し清浄
化してから、さらにその表面をオゾン水で処理し、極薄
い（１〜５ｎｍ）酸化膜を形成した後、シリコン膜に触
媒となる金属元素、例えばニッケルを５ｐｐｍの濃度で
含む酢酸Ｎｉ溶液を塗布して、触媒元素含有層１０３を
形成する。触媒となる金属元素（触媒元素とも言う）と
しては、ニッケル（Ｎｉ）以外に、Ｆｅ、Ｃｏ、Ｓｎ、
Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａ
ｕのいずれか一種または複数種の元素を適用することが
可能である。
付着した不純物や自然酸化膜をフッ酸により除去し清浄
化してから、さらにその表面をオゾン水で処理し、極薄
い（１〜５ｎｍ）酸化膜を形成した後、シリコン膜に触
媒となる金属元素、例えばニッケルを５ｐｐｍの濃度で
含む酢酸Ｎｉ溶液を塗布して、触媒元素含有層１０３を
形成する。触媒となる金属元素（触媒元素とも言う）と
しては、ニッケル（Ｎｉ）以外に、Ｆｅ、Ｃｏ、Ｓｎ、
Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａ
ｕのいずれか一種または複数種の元素を適用することが
可能である。
【００２０】また触媒元素の添加方法は、本実施形態で
示したように触媒元素を含む溶液をスピンコート等で塗
布する以外に、スパッタ法や蒸着法を用いて添加する方
法を用いてもよい。
示したように触媒元素を含む溶液をスピンコート等で塗
布する以外に、スパッタ法や蒸着法を用いて添加する方
法を用いてもよい。
【００２１】次いで、結晶化の工程に先立ち、４００〜
５００℃で１時間程度の加熱処理を行い、シリコン膜中
の水素を脱離させておくことが望ましい。その後、窒素
雰囲気中で５５０℃〜７００℃にて加熱処理を行う。本
実施形態では、６５０℃で１２時間の加熱処理を行うこ
とにより結晶性シリコン膜１０４を形成する。
５００℃で１時間程度の加熱処理を行い、シリコン膜中
の水素を脱離させておくことが望ましい。その後、窒素
雰囲気中で５５０℃〜７００℃にて加熱処理を行う。本
実施形態では、６５０℃で１２時間の加熱処理を行うこ
とにより結晶性シリコン膜１０４を形成する。
【００２２】なお、このようにして得られた結晶性シリ
コン膜に対して、レーザ光を照射することによりさらに
結晶性を向上させることができる。レーザ光としては、
波長４００ｎｍ以下のエキシマレーザやＹＡＧレーザの
第２高調波、第３高調波等を用いればよく、いずれにし
ても繰り返し周波数１０〜１０００Ｈｚ程度のパルスレ
ーザを用いて、レーザ光を光学系にて１００〜４００ｍ
Ｊ／ｃｍ2に集光し、９０〜９５％のオーバーラップ率
をもって結晶性シリコン膜に照射すればよい。
コン膜に対して、レーザ光を照射することによりさらに
結晶性を向上させることができる。レーザ光としては、
波長４００ｎｍ以下のエキシマレーザやＹＡＧレーザの
第２高調波、第３高調波等を用いればよく、いずれにし
ても繰り返し周波数１０〜１０００Ｈｚ程度のパルスレ
ーザを用いて、レーザ光を光学系にて１００〜４００ｍ
Ｊ／ｃｍ2に集光し、９０〜９５％のオーバーラップ率
をもって結晶性シリコン膜に照射すればよい。
【００２３】続いて、得られた結晶性シリコン膜１０４
にシリコン、アルゴン、ゲルマニウム、ヘリウム、ネオ
ン、クリプトン、キセノンから選ばれた元素を添加（注
入）する。添加方法としては、公知のイオンドーピング
法、イオン注入法または逆スパッタ法を適用すればよ
く、結晶性シリコン膜に１×１０16〜５×１０18／ｃｍ
3の濃度で含まれるように添加すればよい。
にシリコン、アルゴン、ゲルマニウム、ヘリウム、ネオ
ン、クリプトン、キセノンから選ばれた元素を添加（注
入）する。添加方法としては、公知のイオンドーピング
法、イオン注入法または逆スパッタ法を適用すればよ
く、結晶性シリコン膜に１×１０16〜５×１０18／ｃｍ
3の濃度で含まれるように添加すればよい。
【００２４】（実施形態２）実施形態１とは異なる結晶
性シリコン膜の作製方法の一例について図２を用いて説
明する。
性シリコン膜の作製方法の一例について図２を用いて説
明する。
【００２５】基板２００上に下地絶縁膜２０１を形成す
る。下地絶縁膜は、窒化シリコン膜、酸化シリコン膜、
酸化窒化シリコン膜のいずれかを適用すればよく、また
それらの膜を積層して用いてもよい。なお、基板に石英
を用いる場合には、下地絶縁膜３０１を形成する工程は
省略することもできる。
る。下地絶縁膜は、窒化シリコン膜、酸化シリコン膜、
酸化窒化シリコン膜のいずれかを適用すればよく、また
それらの膜を積層して用いてもよい。なお、基板に石英
を用いる場合には、下地絶縁膜３０１を形成する工程は
省略することもできる。
【００２６】下地絶縁膜２０１上に減圧ＣＶＤ法で非晶
質シリコン膜２０２を形成する（図２（Ａ））。スパッ
タ法やＣＶＤ法等公知の方法を用いて膜厚５０〜２００
ｎｍ程度に形成する。
質シリコン膜２０２を形成する（図２（Ａ））。スパッ
タ法やＣＶＤ法等公知の方法を用いて膜厚５０〜２００
ｎｍ程度に形成する。
【００２７】次いで非晶質シリコン膜２０２表面をフッ
酸処理して清浄化した後、シリコン膜２０２上にＣＶＤ
法等で酸化シリコンを形成し、エッチングにより開口部
を形成してマスク絶縁膜２０３を形成する（図２
（Ｂ））。
酸処理して清浄化した後、シリコン膜２０２上にＣＶＤ
法等で酸化シリコンを形成し、エッチングにより開口部
を形成してマスク絶縁膜２０３を形成する（図２
（Ｂ））。
【００２８】マスク絶縁膜２０３の開口部から露出した
シリコン膜の表面に付着した不純物や自然酸化膜をフッ
酸等により除去し、その後オゾン水で処理してシリコン
膜表面に膜厚１〜５ｎｍ程度の酸化膜を形成する。そし
て、１００ｐｐｍの濃度のＮｉを含む酢酸Ｎｉ溶液を塗
布してシリコン膜に触媒元素を添加し触媒元素含有層２
０４を形成する。触媒となる金属元素（触媒元素とも言
う）としては、ニッケル以外に、Ｆｅ、Ｃｏ、Ｓｎ、Ｐ
ｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
のいずれか一種または複数種の元素を適用することが可
能である。
シリコン膜の表面に付着した不純物や自然酸化膜をフッ
酸等により除去し、その後オゾン水で処理してシリコン
膜表面に膜厚１〜５ｎｍ程度の酸化膜を形成する。そし
て、１００ｐｐｍの濃度のＮｉを含む酢酸Ｎｉ溶液を塗
布してシリコン膜に触媒元素を添加し触媒元素含有層２
０４を形成する。触媒となる金属元素（触媒元素とも言
う）としては、ニッケル以外に、Ｆｅ、Ｃｏ、Ｓｎ、Ｐ
ｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
のいずれか一種または複数種の元素を適用することが可
能である。
【００２９】また触媒元素の添加方法は、本実施形態で
示したように触媒元素を含む溶液をスピンコート等で塗
布する以外に、スパッタ法や蒸着法を用いて添加する方
法を用いてもよい。
示したように触媒元素を含む溶液をスピンコート等で塗
布する以外に、スパッタ法や蒸着法を用いて添加する方
法を用いてもよい。
【００３０】次いで、結晶化の工程に先立ち、４００〜
５００℃で１時間程度の加熱処理を行い、シリコン膜中
の水素を脱離させておくことが望ましい。その後、窒素
雰囲気中において、５５０〜６００℃、本実施形態では
５７０℃で１２時間の加熱処理を行うことにより、触媒
元素が添加された領域にＣＧＳ核が発生し図２（Ｃ）に
示す矢印のように結晶成長し、結晶性シリコン膜２０５
が形成される（図２（Ｃ））。
５００℃で１時間程度の加熱処理を行い、シリコン膜中
の水素を脱離させておくことが望ましい。その後、窒素
雰囲気中において、５５０〜６００℃、本実施形態では
５７０℃で１２時間の加熱処理を行うことにより、触媒
元素が添加された領域にＣＧＳ核が発生し図２（Ｃ）に
示す矢印のように結晶成長し、結晶性シリコン膜２０５
が形成される（図２（Ｃ））。
【００３１】なお、このようにして得られた結晶性シリ
コン膜２０５に対して、レーザ光を照射することにより
さらに結晶性を向上させることができる。レーザ光とし
ては、波長４００ｎｍ以下のエキシマレーザやＹＡＧレ
ーザの第２高調波、第３高調波等を用いればよく、いず
れにしても繰り返し周波数１０〜１０００Ｈｚ程度のパ
ルスレーザを用いて、レーザ光を光学系にて１００〜４
００ｍＪ／ｃｍ2に集光し、９０〜９５％のオーバーラ
ップ率をもって結晶性シリコン膜に照射すればよい。
コン膜２０５に対して、レーザ光を照射することにより
さらに結晶性を向上させることができる。レーザ光とし
ては、波長４００ｎｍ以下のエキシマレーザやＹＡＧレ
ーザの第２高調波、第３高調波等を用いればよく、いず
れにしても繰り返し周波数１０〜１０００Ｈｚ程度のパ
ルスレーザを用いて、レーザ光を光学系にて１００〜４
００ｍＪ／ｃｍ2に集光し、９０〜９５％のオーバーラ
ップ率をもって結晶性シリコン膜に照射すればよい。
【００３２】続いて、得られた結晶性シリコン膜１０４
にシリコン、アルゴン、ゲルマニウム、ヘリウム、ネオ
ン、クリプトン、キセノンから選ばれた元素を添加（注
入）する。添加方法としては、公知のイオンドーピング
法、イオン注入法または逆スパッタ法を適用すればよ
く、結晶性シリコン膜に１×１０16〜５×１０18／ｃｍ
3の濃度で含まれるように添加すればよい。
にシリコン、アルゴン、ゲルマニウム、ヘリウム、ネオ
ン、クリプトン、キセノンから選ばれた元素を添加（注
入）する。添加方法としては、公知のイオンドーピング
法、イオン注入法または逆スパッタ法を適用すればよ
く、結晶性シリコン膜に１×１０16〜５×１０18／ｃｍ
3の濃度で含まれるように添加すればよい。
【００３３】このようにして得られた結晶性シリコン膜
は、光の照射によりシリコン中で誘起されたキャリアを
半導体層に効果的に形成された欠陥によって流れにくい
状態となっており、光リーク電流の発生を抑制すること
ができる。
は、光の照射によりシリコン中で誘起されたキャリアを
半導体層に効果的に形成された欠陥によって流れにくい
状態となっており、光リーク電流の発生を抑制すること
ができる。
【００３４】（実施形態３）本実施形態では、半導体層
にアルゴンを添加して欠陥を形成したＴＦＴと、欠陥を
形成しないＴＦＴについて比較する。
にアルゴンを添加して欠陥を形成したＴＦＴと、欠陥を
形成しないＴＦＴについて比較する。
【００３５】半導体層に添加（注入）したアルゴンの濃
度は０／ｃｍ3（アルゴン添加せず）３．０×１０
17／ｃｍ3５．０×１０17／ｃｍ3２．５×１０18／
ｃｍ 3６．６×１０18／ｃｍ3１．４×１０19／ｃｍ
3３．０×１０19／ｃｍ3であり、〜までのそれぞ
れのＴＦＴについて、電界効果移動度、しきい値、オフ
電流、オン電流について測定した結果を図３、４に示
す。なお、半導体層のサイズは、チャネル長Ｌ／チャネ
ル幅Ｗ＝８／８μｍである。
度は０／ｃｍ3（アルゴン添加せず）３．０×１０
17／ｃｍ3５．０×１０17／ｃｍ3２．５×１０18／
ｃｍ 3６．６×１０18／ｃｍ3１．４×１０19／ｃｍ
3３．０×１０19／ｃｍ3であり、〜までのそれぞ
れのＴＦＴについて、電界効果移動度、しきい値、オフ
電流、オン電流について測定した結果を図３、４に示
す。なお、半導体層のサイズは、チャネル長Ｌ／チャネ
ル幅Ｗ＝８／８μｍである。
【００３６】まず、アルゴン濃度が〜のＴＦＴの電
界効果移動度について図３（Ａ）に示す。アルゴン添加
濃度が〜のＴＦＴについては、アルゴンを添加して
いないのＴＦＴと遜色ない値が得られている。
界効果移動度について図３（Ａ）に示す。アルゴン添加
濃度が〜のＴＦＴについては、アルゴンを添加して
いないのＴＦＴと遜色ない値が得られている。
【００３７】続いて、アルゴン濃度が〜のＴＦＴの
しきい値について図３（Ｂ）に示す。アルゴン添加濃度
が〜のＴＦＴについては、アルゴンを添加していな
いのＴＦＴと遜色ない値が得られている。アルゴンの
濃度が高くなるにつれて、バラツキが目立っている。
しきい値について図３（Ｂ）に示す。アルゴン添加濃度
が〜のＴＦＴについては、アルゴンを添加していな
いのＴＦＴと遜色ない値が得られている。アルゴンの
濃度が高くなるにつれて、バラツキが目立っている。
【００３８】アルゴン濃度が〜のＴＦＴのオン電流
およびオフ電流については図４（Ａ）、（Ｂ）にそれぞ
れ示す。アルゴン添加濃度が〜のＴＦＴについて
は、アルゴンを添加していないのＴＦＴと遜色ないオ
ン電流値及びオフ電流値が得られている。オフ電流つい
ては、半導体膜中のアルゴン濃度が上がると上昇してし
まう傾向がみられ、オン電流については半導体膜中のア
ルゴン濃度が上がると低くなる傾向がみられる。
およびオフ電流については図４（Ａ）、（Ｂ）にそれぞ
れ示す。アルゴン添加濃度が〜のＴＦＴについて
は、アルゴンを添加していないのＴＦＴと遜色ないオ
ン電流値及びオフ電流値が得られている。オフ電流つい
ては、半導体膜中のアルゴン濃度が上がると上昇してし
まう傾向がみられ、オン電流については半導体膜中のア
ルゴン濃度が上がると低くなる傾向がみられる。
【００３９】以上のように、光リーク電流を低減するた
めに結晶性シリコン膜にアルゴンを１×１０15〜５×１
０17／ｃｍ3の濃度で添加（注入）して欠陥を形成して
もシリコン膜の性質を悪化させることはなく、ＴＦＴの
特性を低下させることもないということがわかる。そし
て、本発明により、光リーク電流を低減するために効果
的に欠陥を形成することができる。
めに結晶性シリコン膜にアルゴンを１×１０15〜５×１
０17／ｃｍ3の濃度で添加（注入）して欠陥を形成して
もシリコン膜の性質を悪化させることはなく、ＴＦＴの
特性を低下させることもないということがわかる。そし
て、本発明により、光リーク電流を低減するために効果
的に欠陥を形成することができる。
【００４０】（実施形態４）実施形態１〜３の結晶化方
法を用いて作製された結晶性シリコン膜は、膜中に触媒
元素を１×１０19／ｃｍ3の濃度で含んでおり、触媒元
素を含んだままでＴＦＴに代表される半導体素子を形成
するとオフ電流の突発的な上昇等の問題が生じてしまう
ため、シリコン膜中に含まれる触媒元素の濃度を低減さ
せることが望ましい。そこで、触媒元素の濃度を低減す
る方法の一例について図５を用いて説明する。
法を用いて作製された結晶性シリコン膜は、膜中に触媒
元素を１×１０19／ｃｍ3の濃度で含んでおり、触媒元
素を含んだままでＴＦＴに代表される半導体素子を形成
するとオフ電流の突発的な上昇等の問題が生じてしまう
ため、シリコン膜中に含まれる触媒元素の濃度を低減さ
せることが望ましい。そこで、触媒元素の濃度を低減す
る方法の一例について図５を用いて説明する。
【００４１】実施形態１乃至３のいずれかの方法を用い
て作製された結晶性シリコン膜上に開口部を有するマス
ク絶縁膜１００１を形成する。
て作製された結晶性シリコン膜上に開口部を有するマス
ク絶縁膜１００１を形成する。
【００４２】次いで、開口部から露出した結晶性シリコ
ン膜にゲッタリング作用を有する元素（周期表の１５族
に属する元素、代表的にはリンまたは、周期表の１８族
に属する元素、代表的にはアルゴン）を添加してゲッタ
リング領域（触媒元素が移動してくる領域）１００２を
形成する。
ン膜にゲッタリング作用を有する元素（周期表の１５族
に属する元素、代表的にはリンまたは、周期表の１８族
に属する元素、代表的にはアルゴン）を添加してゲッタ
リング領域（触媒元素が移動してくる領域）１００２を
形成する。
【００４３】例えば、炉を用いて４５０〜８００℃で、
４〜２４時間の加熱処理を施すことにより、触媒元素は
ゲッタリング領域に添加された元素のゲッタリング作用
によって移動し、ゲッタリング領域に捕獲される。これ
により後の素子領域（チャネル形成領域、もしくはチャ
ネル形成領域とソース領域又はドレイン領域との接合領
域）となる領域に含まれる触媒元素の濃度を低減するこ
とができる。このゲッタリング工程により、良質な結晶
質シリコン膜を得ることができる。
４〜２４時間の加熱処理を施すことにより、触媒元素は
ゲッタリング領域に添加された元素のゲッタリング作用
によって移動し、ゲッタリング領域に捕獲される。これ
により後の素子領域（チャネル形成領域、もしくはチャ
ネル形成領域とソース領域又はドレイン領域との接合領
域）となる領域に含まれる触媒元素の濃度を低減するこ
とができる。このゲッタリング工程により、良質な結晶
質シリコン膜を得ることができる。
【００４４】本実施形態は、実施形態１、２の方法を用
いて得られた結晶性シリコン膜に対して適用することが
可能である。
いて得られた結晶性シリコン膜に対して適用することが
可能である。
【００４５】（実施形態５）実施形態４とは異なる触媒
元素の濃度を低減する方法の一例について図６を用いて
説明する。
元素の濃度を低減する方法の一例について図６を用いて
説明する。
【００４６】実施形態１乃至３のいずれかの方法を用い
て作製された結晶性シリコン膜上にバリア層１１０１を
形成する。このバリア層は、ゲッタリング工程後にゲッ
タリング領域を除去する工程において、結晶性シリコン
膜をエッチャントから保護する（エッチングされない）
ように設けた層であるため、このように称することとす
る。
て作製された結晶性シリコン膜上にバリア層１１０１を
形成する。このバリア層は、ゲッタリング工程後にゲッ
タリング領域を除去する工程において、結晶性シリコン
膜をエッチャントから保護する（エッチングされない）
ように設けた層であるため、このように称することとす
る。
【００４７】バリア層１１０１の厚さは１〜１０nm程度
とし、簡便にはオゾン水で処理することにより形成され
るケミカルオキサイドをバリア層としても良い。また、
硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶
液で処理しても同様にケミカルオキサイドを形成するこ
とができる。他の方法としては、酸化雰囲気中でのプラ
ズマ処理や、酸素含有雰囲気中での紫外線照射によりオ
ゾンを発生させて酸化処理を行っても良い。また、クリ
ーンオーブンを用い、２００〜３５０℃程度に加熱して
薄い酸化膜を形成しバリア層としても良い。或いは、プ
ラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５ｎｍ
程度の酸化膜を堆積してバリア層としても良い。いずれ
にしても、ゲッタリング工程時に、触媒元素がゲッタリ
ングサイト側に移動できて、ゲッタリングサイトの除去
工程時には、エッチング液がしみこまない（結晶性シリ
コン膜をエッチング液から保護する）膜、例えば、オゾ
ン水で処理することにより形成されるケミカルオキサイ
ド膜、酸化シリコン膜（ＳｉＯx）、または多孔質膜を
用いればよい。
とし、簡便にはオゾン水で処理することにより形成され
るケミカルオキサイドをバリア層としても良い。また、
硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶
液で処理しても同様にケミカルオキサイドを形成するこ
とができる。他の方法としては、酸化雰囲気中でのプラ
ズマ処理や、酸素含有雰囲気中での紫外線照射によりオ
ゾンを発生させて酸化処理を行っても良い。また、クリ
ーンオーブンを用い、２００〜３５０℃程度に加熱して
薄い酸化膜を形成しバリア層としても良い。或いは、プ
ラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５ｎｍ
程度の酸化膜を堆積してバリア層としても良い。いずれ
にしても、ゲッタリング工程時に、触媒元素がゲッタリ
ングサイト側に移動できて、ゲッタリングサイトの除去
工程時には、エッチング液がしみこまない（結晶性シリ
コン膜をエッチング液から保護する）膜、例えば、オゾ
ン水で処理することにより形成されるケミカルオキサイ
ド膜、酸化シリコン膜（ＳｉＯx）、または多孔質膜を
用いればよい。
【００４８】次いで、バリア層１１０１上にスパッタ法
でゲッタリングサイトとして、膜中に希ガス元素を１×
１０20/cm3以上の濃度で含む第２の半導体膜（代表的に
は、非晶質シリコン膜）１１０２を２５〜２５０nmの厚
さで形成する。後に除去されるゲッタリングサイト１１
０２は結晶性シリコン膜とエッチングの選択比を大きく
するため、密度の低い膜を形成することが好ましい。
でゲッタリングサイトとして、膜中に希ガス元素を１×
１０20/cm3以上の濃度で含む第２の半導体膜（代表的に
は、非晶質シリコン膜）１１０２を２５〜２５０nmの厚
さで形成する。後に除去されるゲッタリングサイト１１
０２は結晶性シリコン膜とエッチングの選択比を大きく
するため、密度の低い膜を形成することが好ましい。
【００４９】なお、ゲッタリングサイト１１０２は、ガ
ス（Ａｒ）流量を５０（sccm）、成膜パワーを３ｋＷ、
基板温度を１５０℃、成膜圧力を０．２〜１．０Ｐａと
して成膜すると、希ガス元素を１×１０19/cm3〜１×１
０22/cm3、好ましくは、１×１０20/cm3〜１×１０21/c
m3、より好ましくは５×１０20/cm3の濃度で含み、ゲッ
タリング効果が得られる半導体膜をスパッタ法で成膜す
ることができる。
ス（Ａｒ）流量を５０（sccm）、成膜パワーを３ｋＷ、
基板温度を１５０℃、成膜圧力を０．２〜１．０Ｐａと
して成膜すると、希ガス元素を１×１０19/cm3〜１×１
０22/cm3、好ましくは、１×１０20/cm3〜１×１０21/c
m3、より好ましくは５×１０20/cm3の濃度で含み、ゲッ
タリング効果が得られる半導体膜をスパッタ法で成膜す
ることができる。
【００５０】なお、希ガス元素は半導体膜中でそれ自体
は不活性であるため、結晶質半導体膜１０５に悪影響を
及ぼすことはない。また、希ガス元素としてはヘリウム
（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプ
トン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種また
は複数種を用いる。本発明はゲッタリングサイトを形成
するためにこれら希ガス元素をイオンソースとして用い
ること、またこれら元素が含まれた半導体膜を形成し、
この膜をゲッタリングサイトとすることに特徴を有す
る。
は不活性であるため、結晶質半導体膜１０５に悪影響を
及ぼすことはない。また、希ガス元素としてはヘリウム
（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプ
トン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種また
は複数種を用いる。本発明はゲッタリングサイトを形成
するためにこれら希ガス元素をイオンソースとして用い
ること、またこれら元素が含まれた半導体膜を形成し、
この膜をゲッタリングサイトとすることに特徴を有す
る。
【００５１】ゲッタリングを確実に成し遂げるにはその
後加熱処理をすることが必要となる。加熱処理はファー
ネスアニール法やＲＴＡ法で行う。ファーネスアニール
法で行う場合には、窒素雰囲気中にて４５０〜６００℃
で０．５〜１２時間の加熱処理を行う。また、ＲＴＡ法
を用いる場合には、加熱用のランプ光源を１〜６０秒、
好ましくは３０〜６０秒点灯させ、それを１〜１０回、
好ましくは２〜６回繰り返す。ランプ光源の発光強度は
任意なものとするが、半導体膜が瞬間的には６００〜１
０００℃、好ましくは７００〜７５０℃程度にまで加熱
されるようにする。
後加熱処理をすることが必要となる。加熱処理はファー
ネスアニール法やＲＴＡ法で行う。ファーネスアニール
法で行う場合には、窒素雰囲気中にて４５０〜６００℃
で０．５〜１２時間の加熱処理を行う。また、ＲＴＡ法
を用いる場合には、加熱用のランプ光源を１〜６０秒、
好ましくは３０〜６０秒点灯させ、それを１〜１０回、
好ましくは２〜６回繰り返す。ランプ光源の発光強度は
任意なものとするが、半導体膜が瞬間的には６００〜１
０００℃、好ましくは７００〜７５０℃程度にまで加熱
されるようにする。
【００５２】ゲッタリングは、被ゲッタリング領域（捕
獲サイト）にある触媒元素が熱エネルギーにより放出さ
れ、拡散によりゲッタリングサイトに移動する。従っ
て、ゲッタリングは処理温度に依存し、より高温である
ほど短時間でゲッタリングが進むことになる。本発明に
おいて、触媒元素がゲッタリングの際に移動する距離は
図９（ｄ）において矢印で示すように、半導体膜の厚さ
程度の距離であり、比較的短時間でゲッタリングを完遂
することができる。
獲サイト）にある触媒元素が熱エネルギーにより放出さ
れ、拡散によりゲッタリングサイトに移動する。従っ
て、ゲッタリングは処理温度に依存し、より高温である
ほど短時間でゲッタリングが進むことになる。本発明に
おいて、触媒元素がゲッタリングの際に移動する距離は
図９（ｄ）において矢印で示すように、半導体膜の厚さ
程度の距離であり、比較的短時間でゲッタリングを完遂
することができる。
【００５３】ゲッタリング工程終了後、ゲッタリング領
域１１０２を選択的にエッチングして除去する。エッチ
ングの方法としては、ＣｌＦ3によるプラズマを用いな
いドライエッチング、或いはヒドラジンや、テトラエチ
ルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）
4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエッ
トエッチングで行うことができる。この時バリア層１１
０１はエッチングストッパーとして機能する。また、バ
リア層１１０１はその後フッ酸により除去すれば良い。
域１１０２を選択的にエッチングして除去する。エッチ
ングの方法としては、ＣｌＦ3によるプラズマを用いな
いドライエッチング、或いはヒドラジンや、テトラエチ
ルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）
4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエッ
トエッチングで行うことができる。この時バリア層１１
０１はエッチングストッパーとして機能する。また、バ
リア層１１０１はその後フッ酸により除去すれば良い。
【００５４】こうして触媒元素の濃度が１×１０17/cm3
以下にまで低減された結晶性シリコン膜を得ることがで
きる。本実施形態は、実施形態１、２を用いて得られた
結晶性シリコン膜に対して用いることができる。
以下にまで低減された結晶性シリコン膜を得ることがで
きる。本実施形態は、実施形態１、２を用いて得られた
結晶性シリコン膜に対して用いることができる。
【００５５】（実施形態６）本実施形態では、実施形態
１〜４で示した結晶化の方法を用いてアクティブマトリ
クス基板を形成する工程について図７〜１０を用いて説
明する。なお、本明細書において、アクティブマトリク
ス基板とは、ｎチャネル型ＴＦＴおよびｐチャネル型Ｔ
ＦＴを有する駆動回路と、画素ＴＦＴおよび保持容量を
有する画素部が同一基板上に設けられている基板のこと
をいう。
１〜４で示した結晶化の方法を用いてアクティブマトリ
クス基板を形成する工程について図７〜１０を用いて説
明する。なお、本明細書において、アクティブマトリク
ス基板とは、ｎチャネル型ＴＦＴおよびｐチャネル型Ｔ
ＦＴを有する駆動回路と、画素ＴＦＴおよび保持容量を
有する画素部が同一基板上に設けられている基板のこと
をいう。
【００５６】基板５００は、石英基板、ガラス基板、セ
ラミック基板などを用いることができる。また、シリコ
ン基板、金属基板またはステンレス基板の表面に絶縁膜
を形成した基板を用いてもよい。なお、ガラス基板を用
いる場合には、ガラス歪み点よりも１０〜２０℃低い温
度であらかじめ加熱処理しておいてもよい。
ラミック基板などを用いることができる。また、シリコ
ン基板、金属基板またはステンレス基板の表面に絶縁膜
を形成した基板を用いてもよい。なお、ガラス基板を用
いる場合には、ガラス歪み点よりも１０〜２０℃低い温
度であらかじめ加熱処理しておいてもよい。
【００５７】基板５００上にポリシリコン膜、ＷＳｉ膜
を成膜し、これらの膜に対してパターニングを施し、下
部遮光膜５０１を形成する。下部遮光膜５０１として
は、ポリシリコン膜やＷＳｉX（Ｘ＝２．０〜２．８）
膜、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料からな
る膜及びその積層構造を用いることができる。本実施例
では、ＷＳｉX（膜厚：１００ｎｍ）膜５０１ｂおよび
ポリシリコン膜（膜厚：５０ｎｍ）５０１ａの積層構造
の高い遮光性を持つ導電性材料により所定の間隔で下部
遮光膜５０１を形成した。なお、下部遮光膜５０１はゲ
ート線としての機能を有しているため、以下、下部遮光
膜にあたる部分はゲート線と称する。
を成膜し、これらの膜に対してパターニングを施し、下
部遮光膜５０１を形成する。下部遮光膜５０１として
は、ポリシリコン膜やＷＳｉX（Ｘ＝２．０〜２．８）
膜、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料からな
る膜及びその積層構造を用いることができる。本実施例
では、ＷＳｉX（膜厚：１００ｎｍ）膜５０１ｂおよび
ポリシリコン膜（膜厚：５０ｎｍ）５０１ａの積層構造
の高い遮光性を持つ導電性材料により所定の間隔で下部
遮光膜５０１を形成した。なお、下部遮光膜５０１はゲ
ート線としての機能を有しているため、以下、下部遮光
膜にあたる部分はゲート線と称する。
【００５８】ゲート線５０１を覆うように第１の絶縁膜
５０２を形成する。第１の絶縁膜５０２は１００ｎｍ程
度の膜厚を有する。この第１の絶縁膜５０２は、プラズ
マＣＶＤ法、またはスパッタ法等で形成されるシリコン
を含む絶縁膜を用いる。また、第１の絶縁膜５０２は、
酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン
膜、またはこれらを組み合わせた積層膜で形成すれば良
い。
５０２を形成する。第１の絶縁膜５０２は１００ｎｍ程
度の膜厚を有する。この第１の絶縁膜５０２は、プラズ
マＣＶＤ法、またはスパッタ法等で形成されるシリコン
を含む絶縁膜を用いる。また、第１の絶縁膜５０２は、
酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン
膜、またはこれらを組み合わせた積層膜で形成すれば良
い。
【００５９】次いで、第１の絶縁膜５０２上に、減圧Ｃ
ＶＤ法により非晶質半導体膜を形成する。非晶質半導体
膜の材料に特に限定はなく、本実施形態ではシリコン膜
を用いる。２０〜１５０ｎｍ（好ましくは３０〜８０ｎ
ｍ）の厚さで半導体膜（非晶質半導体膜、代表的には非
晶質シリコン膜）５０２をＣＶＤ法またはプラズマＣＶ
Ｄ法等の公知の方法で形成する。
ＶＤ法により非晶質半導体膜を形成する。非晶質半導体
膜の材料に特に限定はなく、本実施形態ではシリコン膜
を用いる。２０〜１５０ｎｍ（好ましくは３０〜８０ｎ
ｍ）の厚さで半導体膜（非晶質半導体膜、代表的には非
晶質シリコン膜）５０２をＣＶＤ法またはプラズマＣＶ
Ｄ法等の公知の方法で形成する。
【００６０】なお、下地絶縁膜５０１と非晶質シリコン
膜５０２とは同じ成膜法で形成することが可能であるの
で、両者を連続形成しても良い。下地絶縁膜５０１を形
成した後、一旦大気雰囲気に晒さないことでその表面の
汚染を防ぐことが可能となり、作製するＴＦＴの特性バ
ラツキやしきい値電圧の変動を低減させることができる
（図７（Ａ））。
膜５０２とは同じ成膜法で形成することが可能であるの
で、両者を連続形成しても良い。下地絶縁膜５０１を形
成した後、一旦大気雰囲気に晒さないことでその表面の
汚染を防ぐことが可能となり、作製するＴＦＴの特性バ
ラツキやしきい値電圧の変動を低減させることができる
（図７（Ａ））。
【００６１】次いで、非晶質シリコン膜５０３を結晶化
して結晶質シリコン膜５０４を形成する。まず、非晶質
シリコン膜５０３表面に付着した不純物や自然酸化膜を
フッ酸により除去し清浄化してから、さらにその表面を
オゾン水で処理し、極薄い（１〜５ｎｍ）酸化膜を形成
した後、シリコン膜に触媒となる金属元素、例えばニッ
ケルを５ｐｐｍの濃度で含む酢酸Ｎｉ溶液を塗布する。
なお、触媒元素の添加方法は上記したスピンコート法以
外にもスパッタ法や蒸着法等を用いて添加を行うことが
できる（図７（Ｂ））。
して結晶質シリコン膜５０４を形成する。まず、非晶質
シリコン膜５０３表面に付着した不純物や自然酸化膜を
フッ酸により除去し清浄化してから、さらにその表面を
オゾン水で処理し、極薄い（１〜５ｎｍ）酸化膜を形成
した後、シリコン膜に触媒となる金属元素、例えばニッ
ケルを５ｐｐｍの濃度で含む酢酸Ｎｉ溶液を塗布する。
なお、触媒元素の添加方法は上記したスピンコート法以
外にもスパッタ法や蒸着法等を用いて添加を行うことが
できる（図７（Ｂ））。
【００６２】次いで、結晶化の工程に先立ち、４００〜
５００℃で１時間程度の加熱処理を行い、シリコン膜中
の水素を脱離させておくことが望ましい。その後、窒素
雰囲気中において、５５０〜６００℃、本実施形態では
５７０℃で１２時間の加熱処理を行うことにより、触媒
元素が添加された領域に結晶核が発生し、結晶成長して
結晶性シリコン膜が形成される。なお、結晶化工程の
後、結晶質シリコン膜にレーザー照射を行って、結晶質
シリコン膜の結晶性を改善してもよい。
５００℃で１時間程度の加熱処理を行い、シリコン膜中
の水素を脱離させておくことが望ましい。その後、窒素
雰囲気中において、５５０〜６００℃、本実施形態では
５７０℃で１２時間の加熱処理を行うことにより、触媒
元素が添加された領域に結晶核が発生し、結晶成長して
結晶性シリコン膜が形成される。なお、結晶化工程の
後、結晶質シリコン膜にレーザー照射を行って、結晶質
シリコン膜の結晶性を改善してもよい。
【００６３】次いで、結晶質シリコン膜５０５上にバリ
ア層５０６を形成する。本実施形態では、成膜温度４０
０℃、ガス流量ＳｉＨ4：Ｎ2Ｏを４／８００ｓｃｃｍ、
圧力０．３９９×１０2Ｐａ、ＲＦパワー密度１０／６
００Ｗ／ｃｍ2として、酸化シリコン膜を形成した。
ア層５０６を形成する。本実施形態では、成膜温度４０
０℃、ガス流量ＳｉＨ4：Ｎ2Ｏを４／８００ｓｃｃｍ、
圧力０．３９９×１０2Ｐａ、ＲＦパワー密度１０／６
００Ｗ／ｃｍ2として、酸化シリコン膜を形成した。
【００６４】続いて、バリア層５０６上にゲッタリング
領域となる第２の半導体膜５０７を形成する。第２の半
導体膜５０７には、シリコン膜を用いればよい。また、
ゲッタリングが十分に行われるように、第２の半導体膜
５０７には希ガス元素または炭素が１×１０19〜２×１
０22／ｃｍ3の濃度で添加されている。なお、希ガス元
素を含む半導体膜の形成方法の一例としては、希ガス元
素を含む雰囲気でシリコンからなるターゲットを用い、
非晶質シリコン膜からなるゲッタリング領域５０７を形
成すればよい。また、希ガス元素としてはヘリウム（Ｈ
ｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン
（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複
数種を用い、中でも安価なガスであるアルゴン（Ａｒ）
が好ましい。
領域となる第２の半導体膜５０７を形成する。第２の半
導体膜５０７には、シリコン膜を用いればよい。また、
ゲッタリングが十分に行われるように、第２の半導体膜
５０７には希ガス元素または炭素が１×１０19〜２×１
０22／ｃｍ3の濃度で添加されている。なお、希ガス元
素を含む半導体膜の形成方法の一例としては、希ガス元
素を含む雰囲気でシリコンからなるターゲットを用い、
非晶質シリコン膜からなるゲッタリング領域５０７を形
成すればよい。また、希ガス元素としてはヘリウム（Ｈ
ｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン
（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複
数種を用い、中でも安価なガスであるアルゴン（Ａｒ）
が好ましい。
【００６５】また、一導電型の不純物元素であるリンを
含むターゲットを用いてゲッタリング領域を形成した場
合、希ガス元素によるゲッタリングに加え、リンのクー
ロン力を利用してゲッタリングを行うこともできる。
含むターゲットを用いてゲッタリング領域を形成した場
合、希ガス元素によるゲッタリングに加え、リンのクー
ロン力を利用してゲッタリングを行うこともできる。
【００６６】さらに、第２の半導体膜（ゲッタリング領
域）５０７は、ゲッタリング工程後、エッチングにより
除去するため、除去しやすい、例えば、第１の半導体膜
（結晶質シリコン膜５０５とエッチングの選択比が大き
い膜として非晶質半導体膜を用いるとよい。
域）５０７は、ゲッタリング工程後、エッチングにより
除去するため、除去しやすい、例えば、第１の半導体膜
（結晶質シリコン膜５０５とエッチングの選択比が大き
い膜として非晶質半導体膜を用いるとよい。
【００６７】加熱処理を行い、結晶質シリコン膜５０５
中に残留する触媒元素（ニッケル）をゲッタリング領域
５０７に移動させ、濃度を低減、あるいは除去するゲッ
タリングを行う。ゲッタリングを行う加熱処理として
は、強光を照射する処理または加熱処理を行い、結晶質
シリコン膜５０５に含まれるニッケルがほとんど存在し
ない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以
下、望ましくは１×１０1 7／ｃｍ3以下になるように十
分ゲッタリングする（図７（Ｃ））。
中に残留する触媒元素（ニッケル）をゲッタリング領域
５０７に移動させ、濃度を低減、あるいは除去するゲッ
タリングを行う。ゲッタリングを行う加熱処理として
は、強光を照射する処理または加熱処理を行い、結晶質
シリコン膜５０５に含まれるニッケルがほとんど存在し
ない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以
下、望ましくは１×１０1 7／ｃｍ3以下になるように十
分ゲッタリングする（図７（Ｃ））。
【００６８】次いで、バリア層５０６をエッチングスト
ッパーとして、ゲッタリング領域５０７のみをエッチン
グして選択的に除去した後、フッ酸等を用いてバリア層
５０６を除去する。
ッパーとして、ゲッタリング領域５０７のみをエッチン
グして選択的に除去した後、フッ酸等を用いてバリア層
５０６を除去する。
【００６９】このようにして結晶性シリコン膜が得られ
たら、さらに結晶質シリコン膜５０５の結晶性を向上さ
せることを目的として、酸化処理を行う。減圧ＣＶＤ装
置で２０nm厚の酸化シリコン膜を成膜し（図示せず）、
９５０℃で熱酸化処理を行って、酸化シリコン膜／酸化
シリコン膜が酸化された部分＝２０：６０ｎｍの比率で
熱酸化膜が形成される。
たら、さらに結晶質シリコン膜５０５の結晶性を向上さ
せることを目的として、酸化処理を行う。減圧ＣＶＤ装
置で２０nm厚の酸化シリコン膜を成膜し（図示せず）、
９５０℃で熱酸化処理を行って、酸化シリコン膜／酸化
シリコン膜が酸化された部分＝２０：６０ｎｍの比率で
熱酸化膜が形成される。
【００７０】熱酸化膜をエッチングした後、熱酸化処理
によって３５ｎｍ厚になった結晶質シリコン膜５０５を
パターニングし、例えば、図７（Ｄ）に示すような形状
の半導体層５０８〜５１１を形成する。
によって３５ｎｍ厚になった結晶質シリコン膜５０５を
パターニングし、例えば、図７（Ｄ）に示すような形状
の半導体層５０８〜５１１を形成する。
【００７１】次いで、半導体層５０８〜５１１を覆っ
て、第２の絶縁膜（ゲート絶縁膜）５１２ａとして３０
ｎｍ厚の酸化シリコン膜を形成する。
て、第２の絶縁膜（ゲート絶縁膜）５１２ａとして３０
ｎｍ厚の酸化シリコン膜を形成する。
【００７２】続いて、結晶性シリコン膜中に欠陥を形成
するため、シリコン、アルゴン、ゲルマニウム、ヘリウ
ム、ネオン、クリプトン、キセノンから選ばれた元素を
イオンドーピング法、イオン注入法または逆スパッタ法
等公知の方法を用いて結晶性シリコン膜に１×１０16〜
５×１０18／ｃｍ3の濃度で添加（注入）する。なお、
本実施形態では、熱酸化処理後にシリコン、アルゴン、
ゲルマニウム、ヘリウム、ネオン、クリプトン、キセノ
ンから選ばれた元素を添加（注入）して欠陥を形成して
いるが、この例に限定されず、触媒元素による結晶化工
程の後、ゲッタリング工程の後等に欠陥を形成する工程
を行ってもかまわない。
するため、シリコン、アルゴン、ゲルマニウム、ヘリウ
ム、ネオン、クリプトン、キセノンから選ばれた元素を
イオンドーピング法、イオン注入法または逆スパッタ法
等公知の方法を用いて結晶性シリコン膜に１×１０16〜
５×１０18／ｃｍ3の濃度で添加（注入）する。なお、
本実施形態では、熱酸化処理後にシリコン、アルゴン、
ゲルマニウム、ヘリウム、ネオン、クリプトン、キセノ
ンから選ばれた元素を添加（注入）して欠陥を形成して
いるが、この例に限定されず、触媒元素による結晶化工
程の後、ゲッタリング工程の後等に欠陥を形成する工程
を行ってもかまわない。
【００７３】次いで、後に保持容量２０４となる領域の
半導体層５１１を保持容量の下部電極とするために、半
導体層５１１の真上の領域のゲート絶縁膜を選択的にエ
ッチングするためのレジストからなるマスク５１３を形
成し、ゲート絶縁膜を除去してリンを添加する（図８
（Ａ））。
半導体層５１１を保持容量の下部電極とするために、半
導体層５１１の真上の領域のゲート絶縁膜を選択的にエ
ッチングするためのレジストからなるマスク５１３を形
成し、ゲート絶縁膜を除去してリンを添加する（図８
（Ａ））。
【００７４】この後、レジストからなるマスク５１３を
除去して、２層目のゲート絶縁膜５１２ｂとして５０ｎ
ｍ厚の酸化シリコン膜を形成する（図８（Ｂ））。
除去して、２層目のゲート絶縁膜５１２ｂとして５０ｎ
ｍ厚の酸化シリコン膜を形成する（図８（Ｂ））。
【００７５】半導体層５０８〜５１１を形成した後、Ｔ
ＦＴのしきい値を制御するために微量な不純物元素（ボ
ロンまたはリン）のドーピングを行ってもよい。この不
純物添加工程は、半導体膜の結晶化工程の前、半導体膜
の結晶化工程の後、または、ゲート絶縁膜５１２ａを形
成する工程の後のいずれかに行えばよい。
ＦＴのしきい値を制御するために微量な不純物元素（ボ
ロンまたはリン）のドーピングを行ってもよい。この不
純物添加工程は、半導体膜の結晶化工程の前、半導体膜
の結晶化工程の後、または、ゲート絶縁膜５１２ａを形
成する工程の後のいずれかに行えばよい。
【００７６】この後、第１の絶縁膜５０２およびゲート
絶縁膜５１２に選択的なエッチングを行って、ゲート線
５０１に到達するコンタクトホールを形成する。次い
で、ゲート絶縁膜５１２上に導電膜を形成し、パターニ
ングして各画素のチャネル形成領域上にゲート電極５１
４〜５１６、容量配線（保持容量の上部電極）５１７を
形成する。容量配線５１７が形成される領域のゲート絶
縁膜５１２は、２層目のゲート絶縁膜のみであるため他
の領域より薄くしてあり、保持容量の増大が図られてい
る。また、ゲート電極５１６は、ゲート線５０１とコン
タクトホールを通じて電気的に接続している（図８
（Ｃ））。
絶縁膜５１２に選択的なエッチングを行って、ゲート線
５０１に到達するコンタクトホールを形成する。次い
で、ゲート絶縁膜５１２上に導電膜を形成し、パターニ
ングして各画素のチャネル形成領域上にゲート電極５１
４〜５１６、容量配線（保持容量の上部電極）５１７を
形成する。容量配線５１７が形成される領域のゲート絶
縁膜５１２は、２層目のゲート絶縁膜のみであるため他
の領域より薄くしてあり、保持容量の増大が図られてい
る。また、ゲート電極５１６は、ゲート線５０１とコン
タクトホールを通じて電気的に接続している（図８
（Ｃ））。
【００７７】ゲート電極および容量配線を形成するため
の導電膜は、導電型を付与する不純物元素が添加された
ポリシリコン膜やＷＳｉx膜（x＝２．０〜２．８）、Ａ
ｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料およびその積
層構造により３００ｎｍ程度の膜厚で形成しているが、
上記の導電性材料の単層でもよい。
の導電膜は、導電型を付与する不純物元素が添加された
ポリシリコン膜やＷＳｉx膜（x＝２．０〜２．８）、Ａ
ｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料およびその積
層構造により３００ｎｍ程度の膜厚で形成しているが、
上記の導電性材料の単層でもよい。
【００７８】次いで、半導体層５０８〜５１１を活性層
としたＴＦＴを形成するため、半導体層に選択的にｎ型
またはｐ型を付与する不純物元素（以下、ｎ型不純物元
素またはｐ型不純物元素という）を添加して、低抵抗の
ソース領域およびドレイン領域、さらに、ＬＤＤ領域を
形成する。このＬＤＤ領域はソース領域及びドレイン領
域と同様に不純物元素が添加されている。
としたＴＦＴを形成するため、半導体層に選択的にｎ型
またはｐ型を付与する不純物元素（以下、ｎ型不純物元
素またはｐ型不純物元素という）を添加して、低抵抗の
ソース領域およびドレイン領域、さらに、ＬＤＤ領域を
形成する。このＬＤＤ領域はソース領域及びドレイン領
域と同様に不純物元素が添加されている。
【００７９】こうして半導体層５０８〜５１１にソース
領域とドレイン領域とに挟まれたチャネル形成領域が形
成される（図９（Ａ））。
領域とドレイン領域とに挟まれたチャネル形成領域が形
成される（図９（Ａ））。
【００８０】次いで、ゲート電極５１４〜５１６および
容量配線５１７を覆う第３の絶縁膜（第１の層間絶縁
膜）５１８を形成する。この第３の絶縁膜５１８は、酸
化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、
またはこれらの膜を組み合わせた積層膜で７０ｎｍ厚程
度に形成すればよい（図９（Ｂ））。
容量配線５１７を覆う第３の絶縁膜（第１の層間絶縁
膜）５１８を形成する。この第３の絶縁膜５１８は、酸
化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、
またはこれらの膜を組み合わせた積層膜で７０ｎｍ厚程
度に形成すればよい（図９（Ｂ））。
【００８１】次いで、第４の絶縁膜（第２の層間絶縁
膜）５１９を形成する。第４の絶縁膜は、有機絶縁物材
料膜、酸化シリコン膜、窒化シリコン膜または酸化窒化
シリコン膜のいずれかを材料として、８００ｎｍ厚で形
成する。
膜）５１９を形成する。第４の絶縁膜は、有機絶縁物材
料膜、酸化シリコン膜、窒化シリコン膜または酸化窒化
シリコン膜のいずれかを材料として、８００ｎｍ厚で形
成する。
【００８２】次いで、ゲート絶縁膜５１２、第３の絶縁
膜５１８および第４の絶縁膜５１９に、半導体層５０８
〜５１０に通じるコンタクトホールを形成する。そして
第４の絶縁膜５１９上にコンタクトホールを通じて半導
体層５０８〜５１１に達する導電膜を形成しパターニン
グすることでそれぞれのＴＦＴを電気的に接続するため
の接続配線およびソース線５２０〜５２５を形成する。
これらの配線を形成するための導電膜はＡｌ、Ｗ、Ｔ
ｉ、ＴｉＮを主成分とする膜、またはそれらの積層構造
（本実施例では、Ｔｉを含むＡｌ膜をＴｉで挟み込んだ
３層構造としている）を有する導電膜を厚さ５００ｎｍ
となるように形成し、パターニングしている。なお、ソ
ース線５２５は保持容量上部を通って、半導体層５１０
と電気的に接続されている（図９（Ｃ））。
膜５１８および第４の絶縁膜５１９に、半導体層５０８
〜５１０に通じるコンタクトホールを形成する。そして
第４の絶縁膜５１９上にコンタクトホールを通じて半導
体層５０８〜５１１に達する導電膜を形成しパターニン
グすることでそれぞれのＴＦＴを電気的に接続するため
の接続配線およびソース線５２０〜５２５を形成する。
これらの配線を形成するための導電膜はＡｌ、Ｗ、Ｔ
ｉ、ＴｉＮを主成分とする膜、またはそれらの積層構造
（本実施例では、Ｔｉを含むＡｌ膜をＴｉで挟み込んだ
３層構造としている）を有する導電膜を厚さ５００ｎｍ
となるように形成し、パターニングしている。なお、ソ
ース線５２５は保持容量上部を通って、半導体層５１０
と電気的に接続されている（図９（Ｃ））。
【００８３】次いで、接続配線を覆う第５の絶縁膜５２
６をアクリル等の有機絶縁膜から１０００ｎｍ厚に形成
する（図１０（Ａ））。第５の絶縁膜５２６上にＡｌ、
Ｔｉ、Ｗ、Ｃｒ、または黒色樹脂等の高い遮光性を持つ
膜をパターニングして遮光膜５２７を形成する。この遮
光膜５２７は画素の開口部以外を遮光するように網目状
に配置する。さらに、この遮光膜５２７を覆うように第
５の絶縁膜５２６と同じ材料からなる第６の絶縁膜５２
８を形成し、接続配線５２４に通じるコンタクトホール
を第５の絶縁膜５２６および第６の絶縁膜５２８に形成
する。
６をアクリル等の有機絶縁膜から１０００ｎｍ厚に形成
する（図１０（Ａ））。第５の絶縁膜５２６上にＡｌ、
Ｔｉ、Ｗ、Ｃｒ、または黒色樹脂等の高い遮光性を持つ
膜をパターニングして遮光膜５２７を形成する。この遮
光膜５２７は画素の開口部以外を遮光するように網目状
に配置する。さらに、この遮光膜５２７を覆うように第
５の絶縁膜５２６と同じ材料からなる第６の絶縁膜５２
８を形成し、接続配線５２４に通じるコンタクトホール
を第５の絶縁膜５２６および第６の絶縁膜５２８に形成
する。
【００８４】次いで、ＩＴＯ等の透明導電膜を１００ｎ
ｍ厚に形成し、パターニングすることで画素電極５２９
を形成する（図１０（Ｂ））。
ｍ厚に形成し、パターニングすることで画素電極５２９
を形成する（図１０（Ｂ））。
【００８５】図１１は、ここまで形成された状態の上面
図を示したものであり、図中のＡ−Ａ'線に沿った概略
断面図が図１０（Ｂ）のＡ−Ａ'線部分に相当し、Ｂ−
Ｂ'線に沿った概略断面図が図１０（Ｂ）のＢ−Ｂ'線部
分に相当する。
図を示したものであり、図中のＡ−Ａ'線に沿った概略
断面図が図１０（Ｂ）のＡ−Ａ'線部分に相当し、Ｂ−
Ｂ'線に沿った概略断面図が図１０（Ｂ）のＢ−Ｂ'線部
分に相当する。
【００８６】こうして形成されたアクティブマトリクス
基板に液晶層を配向させる配向膜を形成し、公知のセル
組み技術を用いて対向電極および配向膜が形成された対
向基板とアクティブマトリクス基板とを貼り合わせた
後、液晶を注入して封止することでアクティブマトリク
ス型液晶表示装置を完成させた。
基板に液晶層を配向させる配向膜を形成し、公知のセル
組み技術を用いて対向電極および配向膜が形成された対
向基板とアクティブマトリクス基板とを貼り合わせた
後、液晶を注入して封止することでアクティブマトリク
ス型液晶表示装置を完成させた。
【００８７】（実施形態７）本実施形態では、実施形態
６で作製されたアクティブマトリクス型液晶表示装置の
構成を説明する。
６で作製されたアクティブマトリクス型液晶表示装置の
構成を説明する。
【００８８】図８において、アクティブマトリクス基板
は基板５００上に形成された画素部と駆動回路６０５と
その他の信号処理回路とで構成される。画素部には画素
ＴＦＴ６０３と保持容量６０４とが設けられ、画素部の
周辺に設けられる駆動回路はＣＭＯＳ回路を基本として
構成されている。
は基板５００上に形成された画素部と駆動回路６０５と
その他の信号処理回路とで構成される。画素部には画素
ＴＦＴ６０３と保持容量６０４とが設けられ、画素部の
周辺に設けられる駆動回路はＣＭＯＳ回路を基本として
構成されている。
【００８９】容量配線５１７は、ソース線５２３と平行
な方向に設けられ、保持容量６０４の上部電極として機
能している。
な方向に設けられ、保持容量６０４の上部電極として機
能している。
【００９０】駆動回路６０５からは、それぞれゲート線
５０１、ソース線５２３が画素部に延在し、画素ＴＦＴ
６０３に接続している。また、フレキシブルプリント配
線板（Flexible Printed Circuit :FPC）７０１が外部
入力端子７０２に接続していて画像信号などを入力する
のに用いる。ＦＰＣ７０１は補強樹脂によって強固に接
着されており、接続配線で、それぞれの駆動回路に接続
している。また、対向基板７００には図示していない
が、遮光膜や透明電極が設けられている。本実施形態
は、実施形態１〜３で開示されたいずれかの方法を用い
て形成されたアクティブマトリクス基板を用いて作製す
ることができる。
５０１、ソース線５２３が画素部に延在し、画素ＴＦＴ
６０３に接続している。また、フレキシブルプリント配
線板（Flexible Printed Circuit :FPC）７０１が外部
入力端子７０２に接続していて画像信号などを入力する
のに用いる。ＦＰＣ７０１は補強樹脂によって強固に接
着されており、接続配線で、それぞれの駆動回路に接続
している。また、対向基板７００には図示していない
が、遮光膜や透明電極が設けられている。本実施形態
は、実施形態１〜３で開示されたいずれかの方法を用い
て形成されたアクティブマトリクス基板を用いて作製す
ることができる。
【００９１】（実施形態８）本実施形態では、画素部の
みに欠陥を形成し、画素部と駆動回路とで作り分ける本
発明の一実施形態について説明する。
みに欠陥を形成し、画素部と駆動回路とで作り分ける本
発明の一実施形態について説明する。
【００９２】同一基板上に駆動回路と画素部とを有する
アクティブマトリクス型の表示装置は、駆動回路と画素
部とを同一工程で作製することができるため製造コスト
の低減ができ、また額縁領域（画素部の周辺部分の領
域）の面積も縮小させることもできるため表示装置の小
型化等の利点が得られる。しかし、その一方で、駆動回
路と画素部とで用いられるＴＦＴに求められる特性や動
作条件は必ずしも同一ではないため、求められる特性が
得られる構造のＴＦＴを作り分けようとして、作製工程
が複雑化するといった問題もあった。
アクティブマトリクス型の表示装置は、駆動回路と画素
部とを同一工程で作製することができるため製造コスト
の低減ができ、また額縁領域（画素部の周辺部分の領
域）の面積も縮小させることもできるため表示装置の小
型化等の利点が得られる。しかし、その一方で、駆動回
路と画素部とで用いられるＴＦＴに求められる特性や動
作条件は必ずしも同一ではないため、求められる特性が
得られる構造のＴＦＴを作り分けようとして、作製工程
が複雑化するといった問題もあった。
【００９３】そこで、本実施形態では、高速応答、高速
動作が求められる駆動回路となる領域の半導体層には、
シリコン、アルゴン、ゲルマニウム、ヘリウム、ネオ
ン、クリプトン、キセノンから選ばれた一種または複数
種の元素といった元素を添加（注入）して欠陥を形成せ
ず、入力信号保持のために低リーク電流、低光リーク電
流といった特性が求められる画素部となる領域の半導体
層に上記した元素を添加（注入）して欠陥を形成し、光
リーク電流を低減する方法を示す。
動作が求められる駆動回路となる領域の半導体層には、
シリコン、アルゴン、ゲルマニウム、ヘリウム、ネオ
ン、クリプトン、キセノンから選ばれた一種または複数
種の元素といった元素を添加（注入）して欠陥を形成せ
ず、入力信号保持のために低リーク電流、低光リーク電
流といった特性が求められる画素部となる領域の半導体
層に上記した元素を添加（注入）して欠陥を形成し、光
リーク電流を低減する方法を示す。
【００９４】高速応答の必要がある駆動回路を構成する
ＴＦＴを形成する領域には、レジストマスクを形成す
る。続いて、画素部となる領域の半導体層にシリコン、
アルゴン、ゲルマニウム、ヘリウム、ネオン、クリプト
ン、キセノンから選ばれた一種または複数種の元素を１
×１０16〜５×１０18／ｃｍ3の濃度で添加して効果的
に欠陥を形成する。
ＴＦＴを形成する領域には、レジストマスクを形成す
る。続いて、画素部となる領域の半導体層にシリコン、
アルゴン、ゲルマニウム、ヘリウム、ネオン、クリプト
ン、キセノンから選ばれた一種または複数種の元素を１
×１０16〜５×１０18／ｃｍ3の濃度で添加して効果的
に欠陥を形成する。
【００９５】このようにすることで、例えば高精細な表
示を行ったり、動画表示を行う等膨大なデータを書き込
まなければならない場合に高速でデータの書き込みを行
うために金属元素を添加し良好な結晶性（例えば、配向
性良好、結晶粒が大きい）を有するシリコン膜を用いて
形成された駆動回路と、入力信号を保持し、良好な表示
を行うためにＴＦＴのオフ時のリーク電流を低く抑える
ことや半導体層に光が入射してしまった場合にも光リー
ク電流が発生しにくくする必要のある画素部とを有する
アクティブマトリクス型表示装置を実現することができ
る。
示を行ったり、動画表示を行う等膨大なデータを書き込
まなければならない場合に高速でデータの書き込みを行
うために金属元素を添加し良好な結晶性（例えば、配向
性良好、結晶粒が大きい）を有するシリコン膜を用いて
形成された駆動回路と、入力信号を保持し、良好な表示
を行うためにＴＦＴのオフ時のリーク電流を低く抑える
ことや半導体層に光が入射してしまった場合にも光リー
ク電流が発生しにくくする必要のある画素部とを有する
アクティブマトリクス型表示装置を実現することができ
る。
【００９６】本実施形態は、実施形態１〜７と組み合わ
せて適用することが可能である。
せて適用することが可能である。
【００９７】（実施形態９）本発明を実施して形成され
たＣＭＯＳ回路や画素部はアクティブマトリクス型液晶
ディスプレイ（液晶表示装置）に用いることができる。
即ち、それら液晶表示装置を表示部に組み込んだ電気器
具全てに本発明を実施できる。
たＣＭＯＳ回路や画素部はアクティブマトリクス型液晶
ディスプレイ（液晶表示装置）に用いることができる。
即ち、それら液晶表示装置を表示部に組み込んだ電気器
具全てに本発明を実施できる。
【００９８】その様な電気器具としては、プロジェクタ
ーを挙げることができる。プロジェクターの一例を図１
３、１４に示す。
ーを挙げることができる。プロジェクターの一例を図１
３、１４に示す。
【００９９】まず、図１３（Ａ）では単板式のプロジェ
クターの一例を示す。図１３（Ａ）に示すプロジェクタ
ーは、光源光学系２５０１、液晶表示装置２５０２、投
射光学系２５０３、位相差板２５０４を有している。投
射光学系２５０３は、投射レンズを備えた複数の光学レ
ンズで構成される。なお、投射光学系２５０３は１つの
投射レンズで構成されていても良い。また、図示してい
ないが、表示をカラー化するために液晶表示装置２５０
２にはカラーフィルターが形成されている。
クターの一例を示す。図１３（Ａ）に示すプロジェクタ
ーは、光源光学系２５０１、液晶表示装置２５０２、投
射光学系２５０３、位相差板２５０４を有している。投
射光学系２５０３は、投射レンズを備えた複数の光学レ
ンズで構成される。なお、投射光学系２５０３は１つの
投射レンズで構成されていても良い。また、図示してい
ないが、表示をカラー化するために液晶表示装置２５０
２にはカラーフィルターが形成されている。
【０１００】また、図１３（Ｂ）に示した単板式のプロ
ジェクターは、図１３（Ａ）の応用例であって、画素に
カラーフィルターを設ける代わりにＲＧＢ回転カラーフ
ィルター円盤２５０５を用いて表示映像のカラー化を行
っている例である。
ジェクターは、図１３（Ａ）の応用例であって、画素に
カラーフィルターを設ける代わりにＲＧＢ回転カラーフ
ィルター円盤２５０５を用いて表示映像のカラー化を行
っている例である。
【０１０１】また、図１３（Ｃ）に示した単板式のプロ
ジェクターは、カラーフィルターレス単板式プロジェク
ターとよばれており、液晶表示装置２５１６にマイクロ
レンズアレイ２５１５を設け、Ｂ用ダイクロイックミラ
ー２５１２、Ｇ用ダイクロイックミラー２５１３、Ｒ用
ダイクロイックミラー２５１４を用いて表示映像のカラ
ー化を行っている。投射光学系２５１７は投射レンズを
備えた複数の光学レンズで構成される。なお、一つのレ
ンズから構成されていてもよい。
ジェクターは、カラーフィルターレス単板式プロジェク
ターとよばれており、液晶表示装置２５１６にマイクロ
レンズアレイ２５１５を設け、Ｂ用ダイクロイックミラ
ー２５１２、Ｇ用ダイクロイックミラー２５１３、Ｒ用
ダイクロイックミラー２５１４を用いて表示映像のカラ
ー化を行っている。投射光学系２５１７は投射レンズを
備えた複数の光学レンズで構成される。なお、一つのレ
ンズから構成されていてもよい。
【０１０２】続いて、図１４（Ａ）にフロント型プロジ
ェクターを示す。フロント型プロジェクターは、投射装
置２６０１、スクリーン２６０２等を含む。
ェクターを示す。フロント型プロジェクターは、投射装
置２６０１、スクリーン２６０２等を含む。
【０１０３】図１４（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。
【０１０４】なお、図１４（Ｃ）は、図１４（Ａ）及び
図１４（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
形態は三板式の例を示したが、特に限定されず、例えば
単板式であってもよい。また、図１４（Ｃ）中において
矢印で示した光路に実施者が適宜、光学レンズや、偏光
機能を有するフィルムや、位相差を調節するためのフィ
ルム、ＩＲフィルム等の光学系を設けてもよい。
図１４（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
形態は三板式の例を示したが、特に限定されず、例えば
単板式であってもよい。また、図１４（Ｃ）中において
矢印で示した光路に実施者が適宜、光学レンズや、偏光
機能を有するフィルムや、位相差を調節するためのフィ
ルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０５】また、図１４（Ｄ）は、図１４（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施形態では、光源光学系２８０１は、リフレク
ター２８１１、光源２８１２、レンズアレイ２８１３、
２８１４、偏光変換素子２８１５、集光レンズ２８１６
で構成される。なお、図１４（Ｄ）に示した光源光学系
は一例であって特に限定されない。例えば、光源光学系
に実施者が適宜、光学レンズや、偏光機能を有するフィ
ルムや、位相差を調節するフィルム、ＩＲフィルム等の
光学系を設けてもよい。
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施形態では、光源光学系２８０１は、リフレク
ター２８１１、光源２８１２、レンズアレイ２８１３、
２８１４、偏光変換素子２８１５、集光レンズ２８１６
で構成される。なお、図１４（Ｄ）に示した光源光学系
は一例であって特に限定されない。例えば、光源光学系
に実施者が適宜、光学レンズや、偏光機能を有するフィ
ルムや、位相差を調節するフィルム、ＩＲフィルム等の
光学系を設けてもよい。
【０１０６】ただし、図１４に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の液晶表示装置の適用例は図示していな
い。
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の液晶表示装置の適用例は図示していな
い。
【０１０７】以上の様に、本発明を適用して作製された
液晶表示装置はプロジェクターに適用することができ
る。
液晶表示装置はプロジェクターに適用することができ
る。
【０１０８】
【発明の効果】半導体装置の結晶性半導体層全面にシリ
コン、アルゴン、ゲルマニウム、ヘリウム、ネオン、ク
リプトン、キセノン等を添加（注入）して適切な密度で
結晶欠陥を形成することで、結晶性半導体層のもつ高い
キャリア移動度を損なうことなく光感度を抑制すること
ができる。
コン、アルゴン、ゲルマニウム、ヘリウム、ネオン、ク
リプトン、キセノン等を添加（注入）して適切な密度で
結晶欠陥を形成することで、結晶性半導体層のもつ高い
キャリア移動度を損なうことなく光感度を抑制すること
ができる。
【０１０９】このＴＦＴを透過型表示装置の画素ＴＦＴ
に適用した場合、ＴＦＴへの光入射がある程度止められ
ない場合でも光リークが少なくコントラスト低下のない
良好な表示を得ることができる他、高いＴＦＴ性能によ
り表示装置の高周波数駆動が可能とまる。
に適用した場合、ＴＦＴへの光入射がある程度止められ
ない場合でも光リークが少なくコントラスト低下のない
良好な表示を得ることができる他、高いＴＦＴ性能によ
り表示装置の高周波数駆動が可能とまる。
【０１１０】またＴＦＴ自体の光リークが少ないことを
生かして、より簡素なＴＦＴ遮光構造のデバイスでも従
来品と同等の表示品質を得ることができ製造コストの低
減を図ることもできる。
生かして、より簡素なＴＦＴ遮光構造のデバイスでも従
来品と同等の表示品質を得ることができ製造コストの低
減を図ることもできる。
【図面の簡単な説明】
【図１】 本発明を用いた結晶化方法の一例を示す図
（実施形態１）。
（実施形態１）。
【図２】 本発明を用いた結晶化方法の一例を示す図
（実施形態２）。
（実施形態２）。
【図３】 ＴＦＴの電気特性を測定した結果を示す図
（その１）。
（その１）。
【図４】 ＴＦＴの電気特性を測定した結果を示す図
（その２）。
（その２）。
【図５】 実施の形態の一例を示す図（実施形態４）。
【図６】 実施の形態の一例を示す図（実施形態５）。
【図７】 本発明を用いて表示装置を作製するプロセス
を示す図（その１）。
を示す図（その１）。
【図８】 本発明を用いて表示装置を作製するプロセス
を示す図（その２）。
を示す図（その２）。
【図９】 本発明を用いて表示装置を作製するプロセス
を示す図（その３）。
を示す図（その３）。
【図１０】 本発明を用いて表示装置を作製するプロセ
スを示す図（その４）。
スを示す図（その４）。
【図１１】 本発明を用いて作製された表示装置の上面
図。
図。
【図１２】 本発明を用いて作製されたアクティブマト
リクス型液晶表示装置の構成を示す図。
リクス型液晶表示装置の構成を示す図。
【図１３】 本発明を適用して得られた表示装置を用い
た電気器具の一例を示す図。
た電気器具の一例を示す図。
【図１４】 本発明を適用して得られた表示装置を表示
部に用いた電気器具の一例を示す図。
部に用いた電気器具の一例を示す図。
１００ 基板
１０１ 下地絶縁膜
１０２ 非晶質シリコン膜
１０３ 触媒元素含有層
１０４ 結晶性シリコン膜
１０５ 効果的に欠陥を形成された結晶性シリコン膜
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/78 ６２７Ｇ
６２７Ｚ
(72)発明者 仲 俊一
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
(72)発明者 上田 徹
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
Ｆターム(参考） 2H092 JA25 JA29 JA33 JA39 JA42
JA46 JB13 JB38 JB42 JB51
JB58 JB61 JB69 MA29 MA35
NA25 NA27
5F052 AA02 AA11 AA17 BA02 BB02
BB07 DA02 DB01 DB02 DB07
EA16 FA06 FA19 HA06 JA01
5F110 AA16 AA21 BB02 BB04 CC02
DD01 DD02 DD03 DD05 DD13
DD14 DD15 DD17 DD25 EE03
EE04 EE05 EE09 EE14 EE28
FF02 FF09 GG02 GG13 GG25
GG28 GG29 GG32 GG33 GG34
GG43 GG44 GG47 GG51 GG52
GG58 GG60 HL01 HL03 HL04
HL06 HL12 HM15 NN03 NN04
NN22 NN23 NN24 NN27 NN42
NN44 NN46 NN47 NN48 NN49
NN72 NN73 NN78 PP01 PP03
PP04 PP05 PP10 PP13 PP23
PP29 PP34 PP35 QQ09 QQ28
Claims (13)
- 【請求項１】結晶性半導体層にアルゴン、ゲルマニウ
ム、シリコン、ヘリウム、ネオン、クリプトン、キセノ
ンから選ばれた一種または複数種の元素を導入し、前記
元素導入による結晶欠陥を半導体膜中に均一な密度で分
布させたことを特徴とする半導体装置。 - 【請求項２】半導体層に金属元素を１×１０15〜５×１
０17／ｃｍ3の濃度で含み、かつ、シリコン、アルゴ
ン、ゲルマニウム、ヘリウム、ネオン、クリプトン、キ
セノンから選ばれた一種または複数種の元素を含むこと
を特徴とする半導体装置。 - 【請求項３】半導体層に金属元素を１×１０15〜５×１
０17／ｃｍ3の濃度で含み、かつ、シリコン、アルゴ
ン、ゲルマニウム、ヘリウム、ネオン、クリプトン、キ
セノンから選ばれた一種または複数種の元素を１×１０
16〜５×１０18／ｃｍ3の濃度で含むことを特徴とする
半導体装置。 - 【請求項４】半導体層に金属元素を１×１０15〜５×１
０17／ｃｍ3の濃度で含み、かつ、前記半導体層のすべ
ての領域にシリコン、アルゴン、ゲルマニウム、ヘリウ
ム、ネオン、クリプトン、キセノンから選ばれた一種ま
たは複数種の元素を１×１０ 16〜５×１０18／ｃｍ3の
濃度で含まれることを特徴とする半導体装置。 - 【請求項５】請求項１乃至請求項４のいずれか一におい
て、前記金属元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、
Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕのい
ずれか一種または複数種の元素であることを特徴とする
半導体装置の作製方法。 - 【請求項６】非晶質半導体膜を形成する工程と、 前記非晶質半導体膜に金属元素を添加し、加熱処理して
結晶性半導体膜を形成する工程と、 前記結晶性半導体膜にシリコン、アルゴン、ゲルマニウ
ム、ヘリウム、ネオン、クリプトン、キセノンから選ば
れた元素を添加する工程と、を含むことを特徴とする半
導体装置の作製方法。 - 【請求項７】非晶質半導体膜を形成する工程と、 前記非晶質半導体膜上にマスク絶縁膜を形成する工程
と、 前記マスク絶縁膜の開口部から露出した前記非晶質半導
体膜の選択された領域に金属元素を添加する工程と、 加熱処理を行い、結晶性半導体膜を形成する工程と、 前記結晶性半導体膜にシリコン、アルゴン、ゲルマニウ
ム、ヘリウム、ネオン、クリプトン、キセノンから選ば
れた元素を添加する工程と、を含むことを特徴とする半
導体装置の作製方法。 - 【請求項８】非晶質半導体膜を形成する工程と、 前記非晶質半導体膜に金属元素を添加し、加熱処理して
結晶性半導体膜を形成する工程と、 前記結晶性半導体膜上にゲート絶縁膜を形成する工程
と、 前記結晶性半導体膜に前記ゲート絶縁膜を介してシリコ
ン、アルゴン、ゲルマニウム、ヘリウム、ネオン、クリ
プトン、キセノンから選ばれた元素を添加する工程と、
を含むことを特徴とする半導体装置の作製方法。 - 【請求項９】非晶質半導体膜を形成する工程と、 前記非晶質半導体膜に金属元素を添加し、加熱処理して
結晶性半導体膜を形成する工程と、 前記結晶性半導体膜上に絶縁膜を形成する工程と、 酸化雰囲気中で加熱処理し、熱酸化を行う工程と、 前記結晶性半導体膜にシリコン、アルゴン、ゲルマニウ
ム、ヘリウム、ネオン、クリプトン、キセノンから選ば
れた元素を添加する工程と、を含むことを特徴とする半
導体装置の作製方法。 - 【請求項１０】請求項６乃至請求項９のいずれか一にお
いて、前記結晶性半導体膜上にマスク絶縁膜を形成し、
前記マスク絶縁膜の開口部から露出した前記半導体膜の
選択された領域にゲッタリング作用を有する元素を添加
した後加熱処理することにより前記結晶性半導体膜に含
まれる金属元素を前記半導体膜に移動させる工程と、を
含むことを特徴とする半導体装置の作製方法。 - 【請求項１１】請求項１０において、前記ゲッタリング
作用を有する元素は、周期表の１３族、周期表の１５
族、もしくは周期表の１８族に属する元素の少なくとも
一種であることを特徴とする半導体装置の作製方法。 - 【請求項１２】請求項６乃至請求項１１のいずれか一に
おいて、前記結晶性半導体膜上にバリア層を形成する工
程と、 前記バリア層上に希ガス元素もしくは炭素を含む半導体
膜を形成して加熱処理して前記結晶性半導体膜に含まれ
る金属元素を前記半導体膜に移動させる工程と、を含む
ことを特徴とする半導体装置の作製方法。 - 【請求項１３】請求項６乃至請求項１２のいずれか一に
おいて、前記金属元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐ
ｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
のいずれか一種または複数種の元素であることを特徴と
する半導体装置の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103573A JP2003297750A (ja) | 2002-04-05 | 2002-04-05 | 半導体装置およびその作製方法 |
| TW092107542A TWI272667B (en) | 2002-04-05 | 2003-04-02 | Semiconductor device and manufacture method thereof |
| KR1020030021303A KR100991109B1 (ko) | 2002-04-05 | 2003-04-04 | 반도체 장치 및 그 제작 방법 |
| US10/406,591 US7129521B2 (en) | 2002-04-05 | 2003-04-04 | Semiconductor device and manufacture method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103573A JP2003297750A (ja) | 2002-04-05 | 2002-04-05 | 半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297750A true JP2003297750A (ja) | 2003-10-17 |
| JP2003297750A5 JP2003297750A5 (ja) | 2005-09-15 |
Family
ID=29389322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002103573A Withdrawn JP2003297750A (ja) | 2002-04-05 | 2002-04-05 | 半導体装置およびその作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7129521B2 (ja) |
| JP (1) | JP2003297750A (ja) |
| KR (1) | KR100991109B1 (ja) |
| TW (1) | TWI272667B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019697A (ja) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | 半導体素子及びその製造方法 |
| JP2007158290A (ja) * | 2005-12-01 | 2007-06-21 | Au Optronics Corp | 有機発光ダイオード（ｏｌｅｄ）ディスプレイパネルおよびそのポリシリコンチャネル層を形成する方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI382459B (zh) * | 2009-01-06 | 2013-01-11 | Century Display Shenxhen Co | A substrate processing apparatus for chemical vapor deposition (CVD) |
| US20200212227A1 (en) * | 2016-08-17 | 2020-07-02 | Boe Technology Group Co., Ltd. | Thin film transistor, manufacturing method thereof, array substrate, display device |
| KR20210113513A (ko) * | 2020-03-06 | 2021-09-16 | 삼성디스플레이 주식회사 | 발광 표시 장치 및 그 제조 방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420055A (en) * | 1992-01-22 | 1995-05-30 | Kopin Corporation | Reduction of parasitic effects in floating body MOSFETs |
| US5569936A (en) * | 1993-03-12 | 1996-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing crystallization catalyst |
| KR100294026B1 (ko) | 1993-06-24 | 2001-09-17 | 야마자끼 순페이 | 전기광학장치 |
| JPH0766366A (ja) * | 1993-08-26 | 1995-03-10 | Hitachi Ltd | 半導体積層構造体およびそれを用いた半導体装置 |
| US6337500B1 (en) * | 1997-06-19 | 2002-01-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100252866B1 (ko) * | 1997-12-13 | 2000-04-15 | 김영환 | 반도체소자 및 이의 제조방법 |
| US6197656B1 (en) | 1998-03-24 | 2001-03-06 | International Business Machines Corporation | Method of forming planar isolation and substrate contacts in SIMOX-SOI. |
| US6353245B1 (en) | 1998-04-09 | 2002-03-05 | Texas Instruments Incorporated | Body-tied-to-source partially depleted SOI MOSFET |
| US6333532B1 (en) | 1999-07-16 | 2001-12-25 | International Business Machines Corporation | Patterned SOI regions in semiconductor chips |
| US6352912B1 (en) * | 2000-03-30 | 2002-03-05 | International Business Machines Corporation | Reduction of reverse short channel effects by deep implantation of neutral dopants |
| JP2001291850A (ja) * | 2000-04-10 | 2001-10-19 | Hitachi Cable Ltd | 結晶シリコン薄膜の製造方法 |
| US6429097B1 (en) | 2000-05-22 | 2002-08-06 | Sharp Laboratories Of America, Inc. | Method to sputter silicon films |
| JP2002202737A (ja) * | 2000-12-28 | 2002-07-19 | Nec Corp | 発光素子の製造方法、発光素子 |
| US6858480B2 (en) | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US6444534B1 (en) * | 2001-01-30 | 2002-09-03 | Advanced Micro Devices, Inc. | SOI semiconductor device opening implantation gettering method |
| JP4939690B2 (ja) | 2001-01-30 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7141822B2 (en) | 2001-02-09 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6812081B2 (en) | 2001-03-26 | 2004-11-02 | Semiconductor Energy Laboratory Co.,.Ltd. | Method of manufacturing semiconductor device |
| US6528851B1 (en) * | 2001-05-31 | 2003-03-04 | Advanced Micro Devices, Inc. | Post-silicidation implant for introducing recombination center in body of SOI MOSFET |
-
2002
- 2002-04-05 JP JP2002103573A patent/JP2003297750A/ja not_active Withdrawn
-
2003
- 2003-04-02 TW TW092107542A patent/TWI272667B/zh not_active IP Right Cessation
- 2003-04-04 KR KR1020030021303A patent/KR100991109B1/ko not_active IP Right Cessation
- 2003-04-04 US US10/406,591 patent/US7129521B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019697A (ja) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | 半導体素子及びその製造方法 |
| US7423309B2 (en) | 2004-06-30 | 2008-09-09 | Samsung Sdi Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7772061B2 (en) | 2004-06-30 | 2010-08-10 | Samsung Mobile Display Co., Ltd. | Method for fabricating semiconductor device using two crystallization methods |
| JP2007158290A (ja) * | 2005-12-01 | 2007-06-21 | Au Optronics Corp | 有機発光ダイオード（ｏｌｅｄ）ディスプレイパネルおよびそのポリシリコンチャネル層を形成する方法 |
| US8030146B2 (en) | 2005-12-01 | 2011-10-04 | Au Optronics Corp. | Organic light emitting diode (OLED) display panel and method of forming polysilicon channel layer thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100991109B1 (ko) | 2010-11-02 |
| US7129521B2 (en) | 2006-10-31 |
| KR20030079798A (ko) | 2003-10-10 |
| US20050258421A1 (en) | 2005-11-24 |
| TWI272667B (en) | 2007-02-01 |
| TW200401345A (en) | 2004-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5393726B2 (ja) | 半導体装置の作製方法 | |
| JP4926329B2 (ja) | 半導体装置およびその作製方法、電気器具 | |
| US7033871B2 (en) | Method of manufacturing semiconductor device | |
| JP4798907B2 (ja) | 半導体装置 | |
| US20020164843A1 (en) | Method of manufacturing a semiconductor device | |
| US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
| US7297579B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003084687A (ja) | 半導体装置およびその作製方法 | |
| KR100929988B1 (ko) | 반도체 디바이스 제조 방법 | |
| JP4785258B2 (ja) | 半導体装置及びその作製方法 | |
| JP2003297750A (ja) | 半導体装置およびその作製方法 | |
| JP4176362B2 (ja) | 半導体装置の作製方法 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| JP4094324B2 (ja) | 半導体装置およびその作製方法 | |
| JP4212844B2 (ja) | 半導体装置の作製方法 | |
| JP4326734B2 (ja) | 半導体装置の作製方法 | |
| JP2000353807A (ja) | 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置 | |
| JP2001156295A (ja) | 半導体装置の作製方法 | |
| JP5153921B2 (ja) | 表示装置、及び携帯情報端末 | |
| JP4837871B2 (ja) | 半導体装置の作製方法 | |
| JP2002076349A (ja) | 半導体装置の製造方法 | |
| JPH10274787A (ja) | 半導体装置の製造方法 | |
| JP5685633B2 (ja) | 表示装置 | |
| JP5386626B2 (ja) | 表示装置 | |
| JP2004077524A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050329 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071120 |