JP4094324B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法 Download PDFInfo
- Publication number
- JP4094324B2 JP4094324B2 JP2002103543A JP2002103543A JP4094324B2 JP 4094324 B2 JP4094324 B2 JP 4094324B2 JP 2002103543 A JP2002103543 A JP 2002103543A JP 2002103543 A JP2002103543 A JP 2002103543A JP 4094324 B2 JP4094324 B2 JP 4094324B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- amorphous silicon
- heat treatment
- crystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、結晶性シリコン膜を作製する技術に関する。また、本発明を適用して得られた結晶性シリコン膜を含む半導体装置およびその作製技術に関する。
【０００２】
【従来技術】
半導体特性を用いた半導体素子としてトランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin film transistor:ＴＦＴ）が挙げられるが、なかでも特に半導体層（少なくともチャネル形成領域、ソース領域およびドレイン領域を含む）に結晶性シリコン膜を用いる薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）や、ＴＦＴを組み合わせて回路を形成しこれを内蔵して駆動回路として用いるアクティブマトリクス型表示装置が広く用いられるようになった。
【０００３】
結晶性シリコン膜は、それまでの非晶質シリコン膜を用いたＴＦＴの電界効果移動度（０．５〜１ｃｍ2／Ｖｓ）と比較して高い電界効果移動度（キャリアの高速移動）が得られる。この事により結晶性シリコン膜を用いたＴＦＴは高い電流駆動能力を持つことから、ますます高精細化の求められる表示装置に適するだけでなく、駆動回路の集積化にも適していると考えられ、より結晶性のよいシリコン膜を得るための技術開発が進められている。
【０００４】
例えば特開平１０−２２３５３３号公報には、非晶質シリコン膜に金属元素を添加して加熱処理するという次に示すような結晶化方法が記載されている。
【０００５】
▲１▼基板上に非晶質シリコン膜を形成する。
▲２▼表面に付着した不純物や表面に形成された自然酸化膜を除去するためにフッ酸処理を行った後、酸素雰囲気中で紫外光を５分間照射して非晶質シリコン膜表面に１〜５ｎｍの酸化膜を形成し、Ｎｉ濃度が１００ｐｐｍの酢酸Ｎｉ溶液を滴下してスピンドライを行い、Ｎｉ元素を塗布する。
▲３▼窒素雰囲気中で、６００℃、４時間の加熱処理を行い、結晶性シリコン膜を形成する。
▲４▼結晶性シリコン膜にレーザ光（例えば、パルス発振型ＫｒＦレーザ）を照射す
る。
▲５▼フッ酸処理して表面の酸化珪素膜を除去した後、シリコン膜上に膜厚が１００ｎｍの酸化シリコン膜をプラズマＣＶＤ法で堆積する。
▲６▼酸化シリコン膜をエッチングして開口部を形成しマスクを形成する。
▲７▼このマスクを用いて、結晶性シリコン膜に選択的にリンを注入する。ドーズ量は例えば５×１０14原子／ｃｍ2とする。
▲８▼窒素雰囲気中で６００℃、２時間の加熱処理を行う。この工程によって、マスク下方のＮｉ元素はリンが注入された領域に不可逆的に移動する（ゲッタリングされる）。
▲９▼次にＮｉ元素が移動してきた領域（ゲッタリング領域）をパターニングして除去する。
【０００６】
上記公報に記載された結晶化方法で得られるシリコン膜は、柱状の結晶の集合が多数形成され、一つの結晶の集合におけるすべての結晶は同じ配向を有している。この膜を高分解能の透過型電子顕微鏡で観察すると、結晶粒界において格子の不整合が見られず、連続的（直線的）に繋がった連続粒界結晶となっている。これは結晶粒界における未結合手がない（少ない）ことを示し、キャリアをトラップせずに高い移動度を確保できる、すなわちこの結晶化方法で得られた結晶性シリコン膜を用いて作製されたＴＦＴが単結晶シリコン膜を用いてＴＦＴを作製した場合と同程度の電気特性が得られると言われている理由である。
【０００７】
上記公報に開示された結晶化方法を適用して得られた結晶性シリコン膜を用いてＴＦＴを形成すると、実際に２００〜３００ｃｍ2／Ｖｓという高い電界効果移動度を得ることができる。
【０００８】
本出願人らは、触媒元素を用いず加熱処理を行うことにより得られた結晶性シリコン膜（単にポリシリコン等と称する）に対して、触媒元素を添加し加熱処理して得られた結晶性シリコン膜を連続粒界を有する結晶性シリコン膜（連続粒界結晶、連続粒界シリコン膜等という）として区別している。なお、触媒元素を添加し加熱処理することにより発生した核を便宜上、連続粒界結晶核という。また、本明細書において、ポリシリコンは、連続粒界を有する結晶性シリコン膜と比較してその結晶粒が小さいことから微小結晶粒とも称することとし、ポリシリコン発生核を微小結晶粒核とも称することとする。
【０００９】
【発明が解決しようとする課題】
上記した方法を用いて得られた結晶性シリコン膜を用いて作製されたＴＦＴを含む表示装置は、例えば図１４に示すような液晶プロジェクターに適用されている。
【００１０】
液晶プロジェクターに用いられる光源は、明るい表示を行うために例えばキセノンアークランプ等の強烈な光を発生するものであり、光源からの光がＴＦＴに入射しないように計らってはいるものの、装置内部での反射・回折などによる迷光がＴＦＴの半導体層に入射してしまい、この光によってシリコン中でキャリアが誘起されてしまい、光によるリーク電流が発生してしまうという問題が生じた。
【００１１】
特に連続粒界を有する結晶性シリコン膜は、結晶粒界の格子の整合性がよいため結晶粒界のエネルギー障壁が小さく、また結晶粒内の結晶欠陥も少ないためキャリアライフタイムが長い。このことにより連続粒界結晶核から成長した結晶性シリコン膜を用いたＴＦＴは良好な特性を持つ。しかし、一方で光照射下の環境では光により励起された電子／正孔対（キャリア）のライフタイムも長いことから光励起キャリアによるＴＦＴのリーク電流も大きくなってしまう。
ＴＦＴのリーク電流は、表示品質の低下の原因でもあるため、光リーク電流を低減することは重要な課題である。
【００１２】
一方で、一般的なポリシリコン膜（非晶質シリコン膜の加熱処理のみにより得られた結晶性シリコン膜）の場合には、結晶粒界のエネルギー障壁が大きく、また結晶粒内の欠陥密度も高いために光により励起された電子／正孔対のライフタイムも短く電子／正孔対の再結合により失われるため、結果的には光リーク電流を低減することができる。しかし、光リーク電流の低減という効果を得られる理由である「エネルギー障壁が大きいこと」「結晶粒内の欠陥密度が高いこと」がキャリアの電界効果移動度の低さ（１００ｃｍ2／Ｖｓ程度）につながり、結果的にＴＦＴのオン特性自体が低く回路性能が上がらず、これまでのＴＦＴ特性を得られないという問題があった。
【００１３】
以上の問題を鑑み、高いＴＦＴ性能（キャリア移動度）を保ちながら、かつ、光リーク電流を低減し、良好な表示のできる半導体装置を実現する技術を提供することを課題とする。
【００１４】
【課題を解決するための手段】
本発明者らは上記した問題を解決するために、連続粒界結晶のように高い電界効果移動度を得られるシリコン膜中に、キャリアトラップを多く含むポリシリコンなどの微小結晶を分布させ、微小結晶の不連続結晶粒界及び粒内欠陥を光励起電荷のトラップサイトとして機能させることにより高いキャリア移動度と低い光リーク電流を両立したＴＦＴを実現できる技術を提供する。
【００１５】
連続粒界結晶からなる結晶性半導体膜中に、前記連続粒界結晶とは不連続の粒界で囲まれた微小結晶粒を含む半導体層を有することを特徴としている。
【００１６】
また、連続粒界結晶からなる結晶性半導体膜中に、微小結晶粒を含む半導体層を有することを特徴としている。
【００１７】
上記発明において、前記微小結晶粒の平均粒径は、０．０１〜１μｍであることを特徴としている。
【００１８】
また、絶縁体上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜に金属元素を添加する工程と、加熱処理を行い、結晶性シリコン膜を形成する工程と、を含むことを特徴としている。
【００１９】
また、絶縁体上に５×１０6〜５×１０11個/cm2の密度で結晶核を有する非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜に金属元素を添加する工程と、加熱処理を行い、結晶性シリコン膜を形成する工程と、を含むことを特徴としている。
【００２０】
また、絶縁体上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜上にマスク絶縁膜を形成する工程と、前記非晶質シリコン膜の前記マスク絶縁膜の開口部から露出した選択された領域に金属元素を添加する工程と、加熱処理を行い、結晶性シリコン膜を形成する工程と、を含むことを特徴としている。
【００２１】
また、絶縁体上に非晶質シリコン膜を形成する工程と、第１の加熱処理を行い、非晶質シリコン膜に５×１０6〜５×１０11個/cm2の密度で結晶核を発生させる工程と、前記結晶核を有する非晶質シリコン膜に金属元素を添加する工程と、第２の加熱処理を行い、結晶性シリコン膜を形成する工程と、を含むことを特徴としている。
【００２２】
また、絶縁体上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜に金属元素を添加する工程と、第１の加熱処理を行い、結晶性シリコン膜を形成する工程と、前記結晶性シリコン膜上にバリア層、前記バリア層上に希ガス元素を含む半導体膜を形成する工程と、第２の加熱処理を行い、前記結晶性シリコン膜に添加された金属元素を前記半導体膜に移動させる工程と、
を含むことを特徴としている。
【００２３】
また、絶縁体上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜上にマスク絶縁膜を形成する工程と、前記マスク絶縁膜の開口部から露出した前記非晶質シリコン膜の選択された領域に金属元素を添加する工程と、第１の加熱処理を行い、結晶性シリコン膜を形成する工程と、前記マスク絶縁膜の開口部から露出した前記結晶性シリコン膜の選択された領域にゲッタリング作用を有する元素を添加する工程と、第２の加熱処理を行い、前記金属元素を前記ゲッタリング作用を有する元素が添加された領域に移動させる工程と、を含むことを特徴としている。
【００２４】
また、上記発明において、前記金属元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕのいずれか一種または複数種の元素であることを特徴としている。
【００２５】
また、上記発明において微小結晶粒の平均粒径および密度は連続粒界結晶の特性を損なわずにＴＦＴの光リークを効果的に抑制できる範囲を与えている。微小結晶粒のサイズが、作製するＴＦＴのチャネル幅よりも有意に小さい場合以外は特性の低い微小結晶粒の特性がＴＦＴ性能の支配要因となりＴＦＴ性能を落としてしまう。また微小結晶粒の密度が過度に高い場合も同様であり、一方微小結晶粒密度が過度に低い場合には光励起キャリアのトラップサイト自体が減少する結果、光リーク電流を低減する効果が薄れてしまう。従って、本発明のように、適切な微小結晶粒のサイズと密度を設定することによりＴＦＴ性能を保ったままＴＦＴの光リークを抑制することが可能となる。
【００２６】
このように、予め微小結晶（ポリシリコン）を含む非晶質シリコンに触媒金属を添加し、触媒効果によりそれ以上のポリシリコンの発生を抑制しながら連続粒界シリコン結晶を成長させ、連続粒界結晶薄膜中に微小結晶粒を均一に分布させた薄膜を得ることができる。この結晶性薄膜により作成されたＴＦＴは高いキャリア移動度を持ちながら、ＴＦＴのオフ時には光励起キャリアが微小粒（ポリシリコン）周辺の不連続粒界または結晶粒内の欠陥によりトラップ・再結合により失われるため光リーク電流が少ないという特性を併せ持つことができる。
【００２７】
【発明の実施形態】
（実施形態１）
本発明を用いて、結晶性シリコン膜を形成する方法について図１を用いて説明する。
【００２８】
基板１００上に下地絶縁膜１０１を形成する。下地絶縁膜１０１としては、窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、基板に石英を用いる場合には、下地絶縁膜１０１を形成する工程は省略することができる。
【００２９】
続いて、下地絶縁膜１０１上に半導体膜としてシリコン膜１０２を形成する。本実施形態では、減圧ＣＶＤ法でシリコン膜を形成する。原料ガスとして、シランもしくはジシランを用い、４５０〜６００℃で膜厚が２０〜１５０ｎｍのシリコン膜を形成する。本実施形態では、４６５℃、０．５ｔｏｒｒ、Ｓｉ2Ｈ4／Ｈｅのガス流量比が２５０／３００ｓｃｃｍという条件で膜厚５０ｎｍのシリコン膜を形成する。ここで形成されたシリコン膜は、微小結晶粒（ポリシリコン）を５×１０6〜５×１０11個／ｃｍ2で含む非晶質シリコン膜である。
【００３０】
続いて、得られた非晶質シリコン膜表面に付着した不純物や自然酸化膜をフッ酸により除去し清浄化してから、さらにその表面をオゾン水で処理し、極薄い（１〜５nm）酸化膜を形成した後、シリコン膜に触媒となる金属元素、例えばニッケルを５ppmの濃度で含む酢酸Ｎｉ溶液を塗布して、触媒元素含有層１０３を形成する。触媒となる金属元素（触媒元素とも言う）としては、ニッケル（Ｎｉ）以外に、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕのいずれか一種または複数種の元素を適用することが可能である。
【００３１】
また触媒元素の添加方法は、本実施形態で示したように触媒元素を含む溶液をスピンコート等で塗布する以外に、スパッタ法や蒸着法を用いて添加する方法を用いてもよい。
【００３２】
次いで、結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、シリコン膜中の水素を脱離させておくことが望ましい。その後、窒素雰囲気中で５５０℃〜７００℃にて加熱処理を行う。本実施形態では、５７０℃で１２時間の加熱処理を行うことにより結晶性シリコン膜１０４を形成する。この加熱処理の際は触媒効果により触媒金属に起因する連続粒界結晶の成長が優先的に進み新たな微小結晶（ポリシリコン）の発生・成長は起こらない。
【００３３】
なお、このようにして得られた結晶性シリコン膜に対して、レーザ光を照射することによりさらに結晶性を向上させることができる。レーザ光としては、波長４００ｎｍ以下のエキシマレーザやＹＡＧレーザの第２高調波、第３高調波等を用いればよく、いずれにしても繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザを用いて、レーザ光を光学系にて１００〜４００ｍＪ／ｃｍ2に集光し、９０〜９５％のオーバーラップ率をもって結晶性シリコン膜に照射すればよい。
【００３４】
以上のような結晶化方法により連続粒界結晶中に微小結晶粒（ポリシリコン）が均一に分布した結晶性シリコン薄膜が得られる。
【００３５】
（実施形態２）
実施形態１とは異なる結晶性シリコン膜の作製方法の一例について図２を用いて説明する。
【００３６】
基板２００上に下地絶縁膜２０１を形成する。下地絶縁膜は、窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜のいずれかを適用すればよく、またそれらの膜を積層して用いてもよい。なお、基板に石英を用いる場合には、下地絶縁膜３０１を形成する工程は省略することもできる。
【００３７】
下地絶縁膜２０１上に減圧ＣＶＤ法でシリコン膜２０２を形成する（図２（Ａ））。原料ガスとして、シランもしくはジシランを用い、４５０〜６００℃で膜厚が２０〜１５０ｎｍのシリコン膜を形成する。本実施形態では、４６５℃、０．５ｔｏｒｒ、Ｓｉ2Ｈ4／Ｈｅのガス流量比が２５０／３００ｓｃｃｍという成膜条件で膜厚５０ｎｍのシリコン膜を形成する。ここで形成されたシリコン膜は、微小結晶（ポリシリコン）を５×１０6〜５×１０11個／ｃｍ2で含む非晶質シリコン膜である。
【００３８】
次いで非晶質シリコン膜２０２表面をフッ酸処理して清浄化した後、シリコン膜２０２上にＣＶＤ法等で酸化シリコンを形成し、エッチングにより開口部を形成してマスク絶縁膜２０３を形成する（図２（Ｂ））。
【００３９】
マスク絶縁膜２０３の開口部から露出したシリコン膜の表面に付着した不純物や自然酸化膜をフッ酸等により除去し、その後オゾン水で処理してシリコン膜表面に膜厚１〜５ｎｍ程度の酸化膜を形成する。そして、１００ｐｐｍの濃度のＮｉを含む酢酸Ｎｉ溶液を塗布してシリコン膜に触媒元素を添加し触媒元素含有層２０４を形成する。触媒となる金属元素（触媒元素とも言う）としては、ニッケル以外に、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕのいずれか一種または複数種の元素を適用することが可能である。
【００４０】
また触媒元素の添加方法は、本実施形態で示したように触媒元素を含む溶液をスピンコート等で塗布する以外に、スパッタ法や蒸着法を用いて添加する方法を用いてもよい。
【００４１】
次いで、結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、シリコン膜中の水素を脱離させておくことが望ましい。その後、窒素雰囲気中において、５５０〜６００℃、本実施形態では５７０℃で１２時間の加熱処理を行うことにより、触媒元素が添加された領域に連続粒界結晶核が発生し図２（Ｃ）に示す矢印のように結晶成長し、結晶性シリコン膜２０５が形成される（図２（Ｃ））。この加熱処理の際は触媒効果により触媒金属に起因する連続粒界結晶の成長が優先的に進み新たな微小結晶（ポリシリコン）の発生・成長は起こらない。
【００４２】
なお、このようにして得られた結晶性シリコン膜２０５に対して、レーザ光を照射することによりさらに結晶性を向上させることができる。レーザ光としては、波長４００ｎｍ以下のエキシマレーザやＹＡＧレーザの第２高調波、第３高調波等を用いればよく、いずれにしても繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザを用いて、レーザ光を光学系にて１００〜４００ｍＪ／ｃｍ2に集光し、９０〜９５％のオーバーラップ率をもって結晶性シリコン膜に照射すればよい。
【００４３】
以上のような結晶化方法により連続粒界結晶中にポリシリコンの微小結晶粒が均一に分布した結晶性シリコン薄膜が得られる。
【００４４】
（実施形態３）
実施形態１、２とは異なる結晶性シリコン膜の作製方法の一例について図３、４を用いて説明する。
【００４５】
基板３００、４００上に下地絶縁膜３０１、４０１を形成する。下地絶縁膜は窒化シリコン膜、酸化シリコン膜、もしくは酸化窒化シリコン膜を用いて形成すればよい。続けて膜厚２０〜１００ｎｍの第１の非晶質シリコン膜３０２、４０２を形成する。なお、下地絶縁膜３０１、４０１は積層構造としてもよい。また、基板に石英を用いる場合には、下地絶縁膜３０１、４０１を形成する工程は省略することもできる（図３（Ａ）、図４（Ａ））。
【００４６】
第１の非晶質シリコン膜を形成したら５５０〜７００℃、本実施形態では６５０℃で１時間加熱処理を行って、非晶質シリコン膜に微小結晶（ポリシリコン）核を発生させ、微小結晶（ポリシリコン）核を均一に有する第２の非晶質シリコン膜３０３、４０３を形成する（図３（Ｂ）、図４（Ｂ））。
【００４７】
続いて、均一に微小結晶核（ポリシリコン）を含む第２の非晶質シリコン膜３０３、４０３に触媒元素を添加し、触媒元素含有層３０４、４０５を形成する。触媒元素の添加方法としては、実施形態１のように全面に触媒元素含有層３０４を形成する方法または実施形態２に記載されたマスク絶縁膜４０４を形成し、マスク絶縁膜４０４の開口部から露出したシリコン膜の選択された領域に触媒元素含有層４０５を形成する方法のいずれかを用いればよい（図３（Ｃ）、図４（Ｃ））。
【００４８】
触媒元素を添加した後、加熱処理を行って結晶性シリコン膜を形成する。本実施形態では、非晶質シリコン膜に加熱処理を行うことによって微小結晶核（ポリシリコン）を発生させ、その後さらに触媒元素を添加して第２の加熱処理を行うことによって連続粒界結晶核を発生させている。このように処理することで、第２の加熱処理の際は、触媒効果により触媒金属に起因する連続粒界結晶の成長が優先的に進み新たな微小結晶核（ポリシリコン）の発生・成長は行われず、連続粒界結晶薄膜中に微小結晶粒（ポリシリコン）が分布した結晶性シリコン膜３０５、４０６を得ることができる（図３（Ｄ）、図４（Ｄ））。この際連続粒界結晶とポリシリコン微小結晶粒の粒界は不連続粒界となっている。
【００４９】
（実施形態４）
実施形態１〜３の結晶化方法を用いて作製された結晶性シリコン膜は、膜中に触媒元素を１×１０19／ｃｍ3の濃度で含んでおり、触媒元素を含んだままでＴＦＴに代表される半導体素子を形成するとオフ電流の突発的な上昇等の問題が生じてしまうため、シリコン膜中に含まれる触媒元素の濃度を低減させることが望ましい。そこで、触媒元素の濃度を低減する方法の一例について図５を用いて説明する。
【００５０】
実施形態１乃至３のいずれかの方法を用いて作製された結晶性シリコン膜上に開口部を有するマスク絶縁膜１００１を形成する。
【００５１】
次いで、開口部から露出した結晶性シリコン膜にゲッタリング作用を有する元素（周期表の１５族に属する元素、代表的にはリンまたは、周期表の１８族に属する元素、代表的にはアルゴン）を添加してゲッタリング領域（触媒元素が移動してくる領域）１００２を形成する。
【００５２】
例えば、炉を用いて４５０〜８００℃で、４〜２４時間の加熱処理を施すことにより、触媒元素はゲッタリング領域に添加された元素のゲッタリング作用によって移動し、ゲッタリング領域に捕獲される。これにより後の素子領域（チャネル形成領域、もしくはチャネル形成領域とソース領域又はドレイン領域との接合領域）となる領域に含まれる触媒元素の濃度を低減することができる。このゲッタリング工程により、良質な結晶質シリコン膜を得ることができる。
【００５３】
本実施形態は、実施形態１〜３の結晶化方法のいずれとも組み合わせて適用することが可能である。
【００５４】
（実施形態５）
実施形態４とは異なる触媒元素の濃度を低減する方法の一例について図６を用いて説明する。
【００５５】
実施形態１乃至３のいずれかの方法を用いて作製された結晶性シリコン膜上にバリア層１１０１を形成する。このバリア層は、ゲッタリング工程後にゲッタリング領域を除去する工程において、結晶性シリコン膜をエッチャントから保護する（エッチングされない）ように設けた層であるため、このように称することとする。
【００５６】
バリア層１１０１の厚さは１〜１０nm程度とし、簡便にはオゾン水で処理することにより形成されるケミカルオキサイドをバリア層としても良い。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行っても良い。また、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しバリア層としても良い。或いは、プラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５ｎｍ程度の酸化膜を堆積してバリア層としても良い。いずれにしても、ゲッタリング工程時に、触媒元素がゲッタリングサイト側に移動できて、ゲッタリングサイトの除去工程時には、エッチング液がしみこまない（結晶性シリコン膜をエッチング液から保護する）膜、例えば、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜（ＳｉＯx）、または多孔質膜を用いればよい。
【００５７】
次いで、バリア層１１０１上にスパッタ法でゲッタリングサイトとして、膜中に希ガス元素を１×１０20/cm3以上の濃度で含む第２の半導体膜（代表的には、非晶質シリコン膜）１１０２を２５〜２５０nmの厚さで形成する。後に除去されるゲッタリングサイト１１０２は結晶性シリコン膜とエッチングの選択比を大きくするため、密度の低い膜を形成することが好ましい。
【００５８】
なお、ゲッタリングサイト１１０２は、ガス（Ａｒ）流量を５０（sccm）、成膜パワーを３ｋＷ、基板温度を１５０℃、成膜圧力を０．２〜１．０Ｐａとして成膜すると、希ガス元素を１×１０19/cm3〜１×１０22/cm3、好ましくは、１×１０20/cm3〜１×１０21/cm3、より好ましくは５×１０20/cm3の濃度で含み、ゲッタリング効果が得られる半導体膜をスパッタ法で成膜することができる。
【００５９】
なお、希ガス元素は半導体膜中でそれ自体は不活性であるため、結晶質半導体膜１０５に悪影響を及ぼすことはない。また、希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。本発明はゲッタリングサイトを形成するためにこれら希ガス元素をイオンソースとして用いること、またこれら元素が含まれた半導体膜を形成し、この膜をゲッタリングサイトとすることに特徴を有する。
【００６０】
ゲッタリングを確実に成し遂げるにはその後加熱処理をすることが必要となる。加熱処理はファーネスアニール法やＲＴＡ法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行う。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
【００６１】
ゲッタリングは、被ゲッタリング領域（捕獲サイト）にある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。本発明において、触媒元素がゲッタリングの際に移動する距離は図９（ｄ）において矢印で示すように、半導体膜の厚さ程度の距離であり、比較的短時間でゲッタリングを完遂することができる。
【００６２】
ゲッタリング工程終了後、ゲッタリング領域１１０２を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層１１０１はエッチングストッパーとして機能する。また、バリア層１１０１はその後フッ酸により除去すれば良い。
【００６３】
こうして触媒元素の濃度が１×１０17/cm3以下にまで低減された結晶性シリコン膜を得ることができる。本実施形態は、実施形態１〜３に示した結晶化方法のいずれとも組み合わせて用いることができる。
【００６４】
（実施形態６）
本実施形態では、実施形態１〜４で示した結晶化の方法を用いてアクティブマトリクス基板を形成する工程について図７〜１０を用いて説明する。なお、本明細書において、アクティブマトリクス基板とは、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを有する駆動回路と、画素ＴＦＴおよび保持容量を有する画素部が同一基板上に設けられている基板のことをいう。
【００６５】
基板５００は、石英基板、ガラス基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成した基板を用いてもよい。なお、ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃低い温度であらかじめ加熱処理しておいてもよい。
【００６６】
基板５００上にポリシリコン膜、ＷＳｉ膜を成膜し、これらの膜に対してパターニングを施し、下部遮光膜５０１を形成する。下部遮光膜５０１としては、ポリシリコン膜やＷＳｉX（Ｘ＝２．０〜２．８）膜、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料からなる膜及びその積層構造を用いることができる。本実施例では、ＷＳｉX（膜厚：１００ｎｍ）膜５０１ｂおよびポリシリコン膜（膜厚：５０ｎｍ）５０１ａの積層構造の高い遮光性を持つ導電性材料により所定の間隔で下部遮光膜５０１を形成した。なお、下部遮光膜５０１はゲート線としての機能を有しているため、以下、下部遮光膜にあたる部分はゲート線と称する。
【００６７】
ゲート線５０１を覆うように第１の絶縁膜５０２を形成する。第１の絶縁膜５０２は１００ｎｍ程度の膜厚を有する。この第１の絶縁膜５０２は、プラズマＣＶＤ法、またはスパッタ法等で形成されるシリコンを含む絶縁膜を用いる。また、第１の絶縁膜５０２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。
【００６８】
次いで、第１の絶縁膜５０２上に、減圧ＣＶＤ法により非晶質半導体膜を形成する。非晶質半導体膜の材料に特に限定はなく、本実施形態ではシリコン膜を用いる。２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで微小結晶（ポリシリコン）核を均一に含む半導体膜（非晶質半導体膜、代表的には非晶質シリコン膜）５０２を、減圧ＣＶＤ法またはプラズマＣＶＤ法で形成する。本実施形態では、プラズマＣＶＤ法を用い、成膜温度は２５０〜３５０℃でおこない、本実施例では例えば３２０℃とし、モノシラン（ＳｉＨ4）を用いた。モノシランに限らず、ジシラン（Ｓｉ2Ｈ6）、またはトリシラン（Ｓｉ3Ｈ8）を用いてもよい。これらをＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。この際、高周波電力は０．０２〜０．１０Ｗ／ｃｍ2が適当であり、本実施例では０．０５５Ｗ／ｃｍ2を用いた。また、モノシランの流量は２０ｓｃｃｍとする。以上のようにして、非晶質シリコン膜５０２を６５ｎｍの厚さに形成した。
【００６９】
なお、下地絶縁膜５０１と非晶質シリコン膜５０２とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地絶縁膜５０１を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図７（Ａ））。
【００７０】
次いで、非晶質シリコン膜５０３を結晶化して結晶質シリコン膜５０４を形成する。まず、微小結晶（ポリシリコン）核を均一に有する非晶質シリコン膜５０３表面に付着した不純物や自然酸化膜をフッ酸により除去し清浄化してから、さらにその表面をオゾン水で処理し、極薄い（１〜５ｎｍ）酸化膜を形成した後、シリコン膜に触媒となる金属元素、例えばニッケルを５ｐｐｍの濃度で含む酢酸Ｎｉ溶液を塗布する。なお、触媒元素の添加方法は上記したスピンコート法以外にもスパッタ法や蒸着法等を用いて添加を行うことができる（図７（Ｂ））。
【００７１】
次いで、結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、シリコン膜中の水素を脱離させておくことが望ましい。その後、窒素雰囲気中において、５５０〜６００℃、本実施形態では５７０℃で１２時間の加熱処理を行うことにより、触媒元素が添加された領域に連続粒界結晶核が発生し成長して結晶性シリコン膜が形成される。
なお、結晶化工程の後、結晶質シリコン膜にレーザー照射を行って、結晶質シリコン膜の結晶性を改善してもよい。
【００７２】
次いで、結晶質シリコン膜５０５上にバリア層５０６を形成する。本実施形態では、成膜温度４００℃、ガス流量ＳｉＨ4：Ｎ2Ｏが４／８００ｓｃｃｍ、圧力０．３９９×１０2Ｐａ、ＲＦパワー密度１０／６００Ｗ／ｃｍ2として、酸化シリコン膜を形成した。
【００７３】
続いて、バリア層５０６上にゲッタリング領域となる第２の半導体膜５０７を形成する。第２の半導体膜５０７には、シリコン膜を用いればよい。また、ゲッタリングが十分に行われるように、第２の半導体膜５０７には希ガス元素または炭素が１×１０19〜２×１０22／ｃｍ3の濃度で添加されている。なお、希ガス元素を含む半導体膜の形成方法の一例としては、希ガス元素を含む雰囲気でシリコンからなるターゲットを用い、非晶質シリコン膜からなるゲッタリング領域５０７を形成すればよい。また、希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用い、中でも安価なガスであるアルゴン（Ａｒ）が好ましい。
【００７４】
また、一導電型の不純物元素であるリンを含むターゲットを用いてゲッタリング領域を形成した場合、希ガス元素によるゲッタリングに加え、リンのクーロン力を利用してゲッタリングを行うこともできる。
【００７５】
さらに、第２の半導体膜（ゲッタリング領域）５０７は、ゲッタリング工程後、エッチングにより除去するため、除去しやすい、例えば、第１の半導体膜（結晶質シリコン膜５０５とエッチングの選択比が大きい膜として非晶質半導体膜を用いるとよい。
【００７６】
加熱処理を行い、結晶質シリコン膜５０５中に残留する触媒元素（ニッケル）をゲッタリング領域５０７に移動させ、濃度を低減、あるいは除去するゲッタリングを行う。ゲッタリングを行う加熱処理としては、強光を照射する処理または加熱処理を行い、結晶質シリコン膜５０５に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする（図７（Ｃ））。
【００７７】
次いで、バリア層５０６をエッチングストッパーとして、ゲッタリング領域５０７のみをエッチングして選択的に除去した後、フッ酸等を用いてバリア層５０６を除去する。
【００７８】
このようにして、連続粒界結晶中にポリシリコンの微小結晶粒が均一に分布した結晶性シリコン薄膜が得られる。その後さらに結晶性シリコン膜５０５の品質を向上させることを目的として、酸化処理を行う。減圧ＣＶＤ装置で２０ｎｍ厚の酸化シリコン膜を成膜し（図示せず）、９５０℃で熱酸化処理を行って、酸化シリコン膜／酸化シリコン膜が酸化された部分＝２０：６０（ｎｍ）の比率で熱酸化膜が形成される。
【００７９】
熱酸化膜をエッチングした後、熱酸化処理によって３５ｎｍ厚になった結晶質シリコン膜５０５をパターニングし、例えば、図７（Ｄ）に示すような形状の半導体層５０８〜５１１を形成する。
【００８０】
次いで、半導体層５０８〜５１１を覆って、第２の絶縁膜（ゲート絶縁膜）５１２として３０ｎｍ厚の酸化シリコン膜を形成する。次いで、後に保持容量２０４となる領域の半導体層５１１を保持容量の下部電極とするために、半導体層５１１の真上の領域のゲート絶縁膜を選択的にエッチングするためのレジストからなるマスク５１３を形成し、ゲート絶縁膜を除去してリンを添加する（図８（Ａ））。
【００８１】
この後、レジストからなるマスク５１３を除去して、２層目のゲート絶縁膜５１２ｂとして５０ｎｍ厚の酸化シリコン膜を形成する（図８（Ｂ））。
【００８２】
半導体層５０８〜５１１を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。この不純物添加工程は、半導体膜の結晶化工程の前、半導体膜の結晶化工程の後、または、ゲート絶縁膜５１２ａを形成する工程の後のいずれかに行えばよい。
【００８３】
この後、第１の絶縁膜５０２およびゲート絶縁膜５１２に選択的なエッチングを行って、ゲート線５０１に到達するコンタクトホールを形成する。次いで、ゲート絶縁膜５１２上に導電膜を形成し、パターニングして各画素のチャネル形成領域上にゲート電極５１４〜５１６、容量配線（保持容量の上部電極）５１７を形成する。容量配線５１７が形成される領域のゲート絶縁膜５１２は、２層目のゲート絶縁膜のみであるため他の領域より薄くしてあり、保持容量の増大が図られている。また、ゲート電極５１６は、ゲート線５０１とコンタクトホールを通じて電気的に接続している（図８（Ｃ））。
【００８４】
ゲート電極および容量配線を形成するための導電膜は、導電型を付与する不純物元素が添加されたポリシリコン膜やＷＳｉx膜（x＝２．０〜２．８）、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料およびその積層構造により３００ｎｍ程度の膜厚で形成しているが、上記の導電性材料の単層でもよい。
【００８５】
次いで、半導体層５０８〜５１１を活性層としたＴＦＴを形成するため、半導体層に選択的にｎ型またはｐ型を付与する不純物元素（以下、ｎ型不純物元素またはｐ型不純物元素という）を添加して、低抵抗のソース領域およびドレイン領域、さらに、ＬＤＤ領域を形成する。このＬＤＤ領域はソース領域及びドレイン領域と同様に不純物元素が添加されている。
【００８６】
こうして半導体層５０８〜５１１にソース領域とドレイン領域とに挟まれたチャネル形成領域が形成される（図９（Ａ））。
【００８７】
次いで、ゲート電極５１４〜５１６および容量配線５１７を覆う第３の絶縁膜（第１の層間絶縁膜）５１８を形成する。この第３の絶縁膜５１８は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、またはこれらの膜を組み合わせた積層膜で７０ｎｍ厚程度に形成すればよい（図９（Ｂ））。
【００８８】
次いで、第４の絶縁膜（第２の層間絶縁膜）５１９を形成する。第４の絶縁膜は、有機絶縁物材料膜、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜のいずれかを材料として、８００ｎｍ厚で形成する。
【００８９】
次いで、ゲート絶縁膜５１２、第３の絶縁膜５１８および第４の絶縁膜５１９に、半導体層５０８〜５１０に通じるコンタクトホールを形成する。そして第４の絶縁膜５１９上にコンタクトホールを通じて半導体層５０８〜５１１に達する導電膜を形成しパターニングすることでそれぞれのＴＦＴを電気的に接続するための接続配線およびソース線５２０〜５２５を形成する。これらの配線を形成するための導電膜はＡｌ、Ｗ、Ｔｉ、ＴｉＮを主成分とする膜、またはそれらの積層構造（本実施例では、Ｔｉを含むＡｌ膜をＴｉで挟み込んだ３層構造としている）を有する導電膜を厚さ５００ｎｍとなるように形成し、パターニングしている。なお、ソース線５２５は保持容量上部を通って、半導体層５１０と電気的に接続されている（図９（Ｃ））。
【００９０】
次いで、接続配線を覆う第５の絶縁膜５２６をアクリル等の有機絶縁膜から１０００ｎｍ厚に形成する（図１０（Ａ））。第５の絶縁膜５２６上にＡｌ、Ｔｉ、Ｗ、Ｃｒ、または黒色樹脂等の高い遮光性を持つ膜をパターニングして遮光膜５２７を形成する。この遮光膜５２７は画素の開口部以外を遮光するように網目状に配置する。さらに、この遮光膜５２７を覆うように第５の絶縁膜５２６と同じ材料からなる第６の絶縁膜５２８を形成し、接続配線５２４に通じるコンタクトホールを第５の絶縁膜５２６および第６の絶縁膜５２８に形成する。
【００９１】
次いで、ＩＴＯ等の透明導電膜を１００ｎｍ厚形成し、パターニングすることで画素電極５２９を形成する（図１０（Ｂ））。
【００９２】
図１１は、ここまで形成された状態の上面図を示したものであり、図中のＡ−Ａ'線に沿った概略断面図が図１０（Ｂ）のＡ−Ａ'線部分に相当し、Ｂ−Ｂ'線に沿った概略断面図が図１０（Ｂ）のＢ−Ｂ'線部分に相当する。
【００９３】
こうして形成されたアクティブマトリクス基板に液晶層を配向させる配向膜を形成し、公知のセル組み技術を用いて対向電極および配向膜が形成された対向基板とアクティブマトリクス基板とを貼り合わせた後、液晶を注入して封止することでアクティブマトリクス型液晶表示装置を完成させた。
【００９４】
（実施形態７）
本実施形態では、実施形態６で作製されたアクティブマトリクス型液晶表示装置の構成を説明する。
【００９５】
図８において、アクティブマトリクス基板は基板５００上に形成された画素部と駆動回路６０５とその他の信号処理回路とで構成される。画素部には画素ＴＦＴ６０３と保持容量６０４とが設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。
【００９６】
容量配線５１７は、ソース線５２３と平行な方向に設けられ、保持容量６０４の上部電極として機能している。
【００９７】
駆動回路６０５からは、それぞれゲート線５０１、ソース線５２３が画素部に延在し、画素ＴＦＴ６０３に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit :FPC）７０１が外部入力端子７０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ７０１は補強樹脂によって強固に接着されており、接続配線で、それぞれの駆動回路に接続している。また、対向基板７００には図示していないが、遮光膜や透明電極が設けられている。
本実施形態は、実施形態１〜３で開示されたいずれかの方法を用いて形成されたアクティブマトリクス基板を用いて作製することができる。
【００９８】
（実施形態８）
本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶ディスプレイ（液晶表示装置）に用いることができる。即ち、それら液晶表示装置を表示部に組み込んだ電気器具全てに本発明を実施できる。
【００９９】
その様な電気器具としては、プロジェクターを挙げることができる。プロジェクターの一例を図１３、１４に示す。
【０１００】
まず、図１３（Ａ）では単板式のプロジェクターの一例を示す。図１３（Ａ）に示すプロジェクターは、光源光学系２５０１、液晶表示装置２５０２、投射光学系２５０３、位相差板２５０４を有している。投射光学系２５０３は、投射レンズを備えた複数の光学レンズで構成される。なお、投射光学系２５０３は１つの投射レンズで構成されていても良い。また、図示していないが、表示をカラー化するために液晶表示装置２５０２にはカラーフィルターが形成されている。
【０１０１】
また、図１３（Ｂ）に示した単板式のプロジェクターは、図１３（Ａ）の応用例であって、画素にカラーフィルターを設ける代わりにＲＧＢ回転カラーフィルター円盤２５０５を用いて表示映像のカラー化を行っている例である。
【０１０２】
また、図１３（Ｃ）に示した単板式のプロジェクターは、カラーフィルターレス単板式プロジェクターとよばれており、液晶表示装置２５１６にマイクロレンズアレイ２５１５を設け、Ｂ用ダイクロイックミラー２５１２、Ｇ用ダイクロイックミラー２５１３、Ｒ用ダイクロイックミラー２５１４を用いて表示映像のカラー化を行っている。投射光学系２５１７は投射レンズを備えた複数の光学レンズで構成される。なお、一つのレンズから構成されていてもよい。
【０１０３】
続いて、図１４（Ａ）ではフロント型プロジェクターを示す。フロント型プロジェクターは、投射装置２６０１、スクリーン２６０２等を含む。
【０１０４】
図１４（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【０１０５】
なお、図１４（Ｃ）は、図１４（Ａ）及び図１４（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。図１４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０６】
また、図１４（Ｄ）は、図１４（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施形態では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０７】
ただし、図１４に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【０１０８】
以上の様に、本発明を用いて作製された液晶表示装置はプロジェクターに適用することができる。
【０１０９】
【発明の効果】
本発明により得られる結晶性シリコン膜は、連続粒界結晶からなる結晶性半導体膜中に、微小結晶粒（ポリシリコン）を含んでおり、これがキャリアのトラップサイトとして機能するため、半導体層に光が照射されてキャリアが励起されたとしても、電子／正孔対のライフタイムを短くすることができ、光リーク電流を低くすることができ、かつ高い電界効果移動度を保つことができる。
【０１１０】
このような結晶性シリコン膜を例えば表示装置の画素部のスイッチング素子（スイッチングＴＦＴ）に用いれば、もし装置の構造上内部で迷光が発生しＴＦＴの半導体層に入射してキャリアが誘起されてしまったとしても、光リーク電流を抑制することができる。また、ＴＦＴ自体で光感度（光リーク電流）を低減することができるため、より簡素な遮光構造を採用することができ、製造コストの低減を実現することも可能である。
【図面の簡単な説明】
【図１】 本発明を用いた結晶化方法の一例を示す図（実施形態１）。
【図２】 本発明を用いた結晶化方法の一例を示す図（実施形態２）。
【図３】 本発明を用いた結晶化方法の一例を示す図（実施形態３）。
【図４】 本発明を用いた結晶化方法の一例を示す図（実施形態３）。
【図５】 実施の形態の一例を示す図（実施形態４）。
【図６】 実施の形態の一例を示す図（実施形態５）。
【図７】 本発明を用いて表示装置を作製するプロセスを示す図（その１）。
【図８】 本発明を用いて表示装置を作製するプロセスを示す図（その２）。
【図９】 本発明を用いて表示装置を作製するプロセスを示す図（その３）。
【図１０】 本発明を用いて表示装置を作製するプロセスを示す図（その４）。
【図１１】 本発明を用いて作製された表示装置の上面図。
【図１２】 本発明を用いて作製されたアクティブマトリクス型液晶表示装置の構成を示す図。
【図１３】 本発明を適用して得られた表示装置を用いた電気器具の一例を示す図。
【図１４】 本発明を適用して得られた表示装置を用いた電気器具の一例を示す図。
【符号の説明】
１００ 基板
１０１ 下地絶縁膜
１０２ 微小結晶（ポリシリコン）核を均一に含む非晶質シリコン膜
１０３ 触媒元素含有層
１０４ 自然発生核および連続粒界結晶核から成長した結晶粒を均一に含む結晶性シリコン膜
【発明の属する技術分野】
本発明は、結晶性シリコン膜を作製する技術に関する。また、本発明を適用して得られた結晶性シリコン膜を含む半導体装置およびその作製技術に関する。
【０００２】
【従来技術】
半導体特性を用いた半導体素子としてトランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin film transistor:ＴＦＴ）が挙げられるが、なかでも特に半導体層（少なくともチャネル形成領域、ソース領域およびドレイン領域を含む）に結晶性シリコン膜を用いる薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）や、ＴＦＴを組み合わせて回路を形成しこれを内蔵して駆動回路として用いるアクティブマトリクス型表示装置が広く用いられるようになった。
【０００３】
結晶性シリコン膜は、それまでの非晶質シリコン膜を用いたＴＦＴの電界効果移動度（０．５〜１ｃｍ2／Ｖｓ）と比較して高い電界効果移動度（キャリアの高速移動）が得られる。この事により結晶性シリコン膜を用いたＴＦＴは高い電流駆動能力を持つことから、ますます高精細化の求められる表示装置に適するだけでなく、駆動回路の集積化にも適していると考えられ、より結晶性のよいシリコン膜を得るための技術開発が進められている。
【０００４】
例えば特開平１０−２２３５３３号公報には、非晶質シリコン膜に金属元素を添加して加熱処理するという次に示すような結晶化方法が記載されている。
【０００５】
▲１▼基板上に非晶質シリコン膜を形成する。
▲２▼表面に付着した不純物や表面に形成された自然酸化膜を除去するためにフッ酸処理を行った後、酸素雰囲気中で紫外光を５分間照射して非晶質シリコン膜表面に１〜５ｎｍの酸化膜を形成し、Ｎｉ濃度が１００ｐｐｍの酢酸Ｎｉ溶液を滴下してスピンドライを行い、Ｎｉ元素を塗布する。
▲３▼窒素雰囲気中で、６００℃、４時間の加熱処理を行い、結晶性シリコン膜を形成する。
▲４▼結晶性シリコン膜にレーザ光（例えば、パルス発振型ＫｒＦレーザ）を照射す
る。
▲５▼フッ酸処理して表面の酸化珪素膜を除去した後、シリコン膜上に膜厚が１００ｎｍの酸化シリコン膜をプラズマＣＶＤ法で堆積する。
▲６▼酸化シリコン膜をエッチングして開口部を形成しマスクを形成する。
▲７▼このマスクを用いて、結晶性シリコン膜に選択的にリンを注入する。ドーズ量は例えば５×１０14原子／ｃｍ2とする。
▲８▼窒素雰囲気中で６００℃、２時間の加熱処理を行う。この工程によって、マスク下方のＮｉ元素はリンが注入された領域に不可逆的に移動する（ゲッタリングされる）。
▲９▼次にＮｉ元素が移動してきた領域（ゲッタリング領域）をパターニングして除去する。
【０００６】
上記公報に記載された結晶化方法で得られるシリコン膜は、柱状の結晶の集合が多数形成され、一つの結晶の集合におけるすべての結晶は同じ配向を有している。この膜を高分解能の透過型電子顕微鏡で観察すると、結晶粒界において格子の不整合が見られず、連続的（直線的）に繋がった連続粒界結晶となっている。これは結晶粒界における未結合手がない（少ない）ことを示し、キャリアをトラップせずに高い移動度を確保できる、すなわちこの結晶化方法で得られた結晶性シリコン膜を用いて作製されたＴＦＴが単結晶シリコン膜を用いてＴＦＴを作製した場合と同程度の電気特性が得られると言われている理由である。
【０００７】
上記公報に開示された結晶化方法を適用して得られた結晶性シリコン膜を用いてＴＦＴを形成すると、実際に２００〜３００ｃｍ2／Ｖｓという高い電界効果移動度を得ることができる。
【０００８】
本出願人らは、触媒元素を用いず加熱処理を行うことにより得られた結晶性シリコン膜（単にポリシリコン等と称する）に対して、触媒元素を添加し加熱処理して得られた結晶性シリコン膜を連続粒界を有する結晶性シリコン膜（連続粒界結晶、連続粒界シリコン膜等という）として区別している。なお、触媒元素を添加し加熱処理することにより発生した核を便宜上、連続粒界結晶核という。また、本明細書において、ポリシリコンは、連続粒界を有する結晶性シリコン膜と比較してその結晶粒が小さいことから微小結晶粒とも称することとし、ポリシリコン発生核を微小結晶粒核とも称することとする。
【０００９】
【発明が解決しようとする課題】
上記した方法を用いて得られた結晶性シリコン膜を用いて作製されたＴＦＴを含む表示装置は、例えば図１４に示すような液晶プロジェクターに適用されている。
【００１０】
液晶プロジェクターに用いられる光源は、明るい表示を行うために例えばキセノンアークランプ等の強烈な光を発生するものであり、光源からの光がＴＦＴに入射しないように計らってはいるものの、装置内部での反射・回折などによる迷光がＴＦＴの半導体層に入射してしまい、この光によってシリコン中でキャリアが誘起されてしまい、光によるリーク電流が発生してしまうという問題が生じた。
【００１１】
特に連続粒界を有する結晶性シリコン膜は、結晶粒界の格子の整合性がよいため結晶粒界のエネルギー障壁が小さく、また結晶粒内の結晶欠陥も少ないためキャリアライフタイムが長い。このことにより連続粒界結晶核から成長した結晶性シリコン膜を用いたＴＦＴは良好な特性を持つ。しかし、一方で光照射下の環境では光により励起された電子／正孔対（キャリア）のライフタイムも長いことから光励起キャリアによるＴＦＴのリーク電流も大きくなってしまう。
ＴＦＴのリーク電流は、表示品質の低下の原因でもあるため、光リーク電流を低減することは重要な課題である。
【００１２】
一方で、一般的なポリシリコン膜（非晶質シリコン膜の加熱処理のみにより得られた結晶性シリコン膜）の場合には、結晶粒界のエネルギー障壁が大きく、また結晶粒内の欠陥密度も高いために光により励起された電子／正孔対のライフタイムも短く電子／正孔対の再結合により失われるため、結果的には光リーク電流を低減することができる。しかし、光リーク電流の低減という効果を得られる理由である「エネルギー障壁が大きいこと」「結晶粒内の欠陥密度が高いこと」がキャリアの電界効果移動度の低さ（１００ｃｍ2／Ｖｓ程度）につながり、結果的にＴＦＴのオン特性自体が低く回路性能が上がらず、これまでのＴＦＴ特性を得られないという問題があった。
【００１３】
以上の問題を鑑み、高いＴＦＴ性能（キャリア移動度）を保ちながら、かつ、光リーク電流を低減し、良好な表示のできる半導体装置を実現する技術を提供することを課題とする。
【００１４】
【課題を解決するための手段】
本発明者らは上記した問題を解決するために、連続粒界結晶のように高い電界効果移動度を得られるシリコン膜中に、キャリアトラップを多く含むポリシリコンなどの微小結晶を分布させ、微小結晶の不連続結晶粒界及び粒内欠陥を光励起電荷のトラップサイトとして機能させることにより高いキャリア移動度と低い光リーク電流を両立したＴＦＴを実現できる技術を提供する。
【００１５】
連続粒界結晶からなる結晶性半導体膜中に、前記連続粒界結晶とは不連続の粒界で囲まれた微小結晶粒を含む半導体層を有することを特徴としている。
【００１６】
また、連続粒界結晶からなる結晶性半導体膜中に、微小結晶粒を含む半導体層を有することを特徴としている。
【００１７】
上記発明において、前記微小結晶粒の平均粒径は、０．０１〜１μｍであることを特徴としている。
【００１８】
また、絶縁体上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜に金属元素を添加する工程と、加熱処理を行い、結晶性シリコン膜を形成する工程と、を含むことを特徴としている。
【００１９】
また、絶縁体上に５×１０6〜５×１０11個/cm2の密度で結晶核を有する非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜に金属元素を添加する工程と、加熱処理を行い、結晶性シリコン膜を形成する工程と、を含むことを特徴としている。
【００２０】
また、絶縁体上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜上にマスク絶縁膜を形成する工程と、前記非晶質シリコン膜の前記マスク絶縁膜の開口部から露出した選択された領域に金属元素を添加する工程と、加熱処理を行い、結晶性シリコン膜を形成する工程と、を含むことを特徴としている。
【００２１】
また、絶縁体上に非晶質シリコン膜を形成する工程と、第１の加熱処理を行い、非晶質シリコン膜に５×１０6〜５×１０11個/cm2の密度で結晶核を発生させる工程と、前記結晶核を有する非晶質シリコン膜に金属元素を添加する工程と、第２の加熱処理を行い、結晶性シリコン膜を形成する工程と、を含むことを特徴としている。
【００２２】
また、絶縁体上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜に金属元素を添加する工程と、第１の加熱処理を行い、結晶性シリコン膜を形成する工程と、前記結晶性シリコン膜上にバリア層、前記バリア層上に希ガス元素を含む半導体膜を形成する工程と、第２の加熱処理を行い、前記結晶性シリコン膜に添加された金属元素を前記半導体膜に移動させる工程と、
を含むことを特徴としている。
【００２３】
また、絶縁体上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜上にマスク絶縁膜を形成する工程と、前記マスク絶縁膜の開口部から露出した前記非晶質シリコン膜の選択された領域に金属元素を添加する工程と、第１の加熱処理を行い、結晶性シリコン膜を形成する工程と、前記マスク絶縁膜の開口部から露出した前記結晶性シリコン膜の選択された領域にゲッタリング作用を有する元素を添加する工程と、第２の加熱処理を行い、前記金属元素を前記ゲッタリング作用を有する元素が添加された領域に移動させる工程と、を含むことを特徴としている。
【００２４】
また、上記発明において、前記金属元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕのいずれか一種または複数種の元素であることを特徴としている。
【００２５】
また、上記発明において微小結晶粒の平均粒径および密度は連続粒界結晶の特性を損なわずにＴＦＴの光リークを効果的に抑制できる範囲を与えている。微小結晶粒のサイズが、作製するＴＦＴのチャネル幅よりも有意に小さい場合以外は特性の低い微小結晶粒の特性がＴＦＴ性能の支配要因となりＴＦＴ性能を落としてしまう。また微小結晶粒の密度が過度に高い場合も同様であり、一方微小結晶粒密度が過度に低い場合には光励起キャリアのトラップサイト自体が減少する結果、光リーク電流を低減する効果が薄れてしまう。従って、本発明のように、適切な微小結晶粒のサイズと密度を設定することによりＴＦＴ性能を保ったままＴＦＴの光リークを抑制することが可能となる。
【００２６】
このように、予め微小結晶（ポリシリコン）を含む非晶質シリコンに触媒金属を添加し、触媒効果によりそれ以上のポリシリコンの発生を抑制しながら連続粒界シリコン結晶を成長させ、連続粒界結晶薄膜中に微小結晶粒を均一に分布させた薄膜を得ることができる。この結晶性薄膜により作成されたＴＦＴは高いキャリア移動度を持ちながら、ＴＦＴのオフ時には光励起キャリアが微小粒（ポリシリコン）周辺の不連続粒界または結晶粒内の欠陥によりトラップ・再結合により失われるため光リーク電流が少ないという特性を併せ持つことができる。
【００２７】
【発明の実施形態】
（実施形態１）
本発明を用いて、結晶性シリコン膜を形成する方法について図１を用いて説明する。
【００２８】
基板１００上に下地絶縁膜１０１を形成する。下地絶縁膜１０１としては、窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、基板に石英を用いる場合には、下地絶縁膜１０１を形成する工程は省略することができる。
【００２９】
続いて、下地絶縁膜１０１上に半導体膜としてシリコン膜１０２を形成する。本実施形態では、減圧ＣＶＤ法でシリコン膜を形成する。原料ガスとして、シランもしくはジシランを用い、４５０〜６００℃で膜厚が２０〜１５０ｎｍのシリコン膜を形成する。本実施形態では、４６５℃、０．５ｔｏｒｒ、Ｓｉ2Ｈ4／Ｈｅのガス流量比が２５０／３００ｓｃｃｍという条件で膜厚５０ｎｍのシリコン膜を形成する。ここで形成されたシリコン膜は、微小結晶粒（ポリシリコン）を５×１０6〜５×１０11個／ｃｍ2で含む非晶質シリコン膜である。
【００３０】
続いて、得られた非晶質シリコン膜表面に付着した不純物や自然酸化膜をフッ酸により除去し清浄化してから、さらにその表面をオゾン水で処理し、極薄い（１〜５nm）酸化膜を形成した後、シリコン膜に触媒となる金属元素、例えばニッケルを５ppmの濃度で含む酢酸Ｎｉ溶液を塗布して、触媒元素含有層１０３を形成する。触媒となる金属元素（触媒元素とも言う）としては、ニッケル（Ｎｉ）以外に、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕのいずれか一種または複数種の元素を適用することが可能である。
【００３１】
また触媒元素の添加方法は、本実施形態で示したように触媒元素を含む溶液をスピンコート等で塗布する以外に、スパッタ法や蒸着法を用いて添加する方法を用いてもよい。
【００３２】
次いで、結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、シリコン膜中の水素を脱離させておくことが望ましい。その後、窒素雰囲気中で５５０℃〜７００℃にて加熱処理を行う。本実施形態では、５７０℃で１２時間の加熱処理を行うことにより結晶性シリコン膜１０４を形成する。この加熱処理の際は触媒効果により触媒金属に起因する連続粒界結晶の成長が優先的に進み新たな微小結晶（ポリシリコン）の発生・成長は起こらない。
【００３３】
なお、このようにして得られた結晶性シリコン膜に対して、レーザ光を照射することによりさらに結晶性を向上させることができる。レーザ光としては、波長４００ｎｍ以下のエキシマレーザやＹＡＧレーザの第２高調波、第３高調波等を用いればよく、いずれにしても繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザを用いて、レーザ光を光学系にて１００〜４００ｍＪ／ｃｍ2に集光し、９０〜９５％のオーバーラップ率をもって結晶性シリコン膜に照射すればよい。
【００３４】
以上のような結晶化方法により連続粒界結晶中に微小結晶粒（ポリシリコン）が均一に分布した結晶性シリコン薄膜が得られる。
【００３５】
（実施形態２）
実施形態１とは異なる結晶性シリコン膜の作製方法の一例について図２を用いて説明する。
【００３６】
基板２００上に下地絶縁膜２０１を形成する。下地絶縁膜は、窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜のいずれかを適用すればよく、またそれらの膜を積層して用いてもよい。なお、基板に石英を用いる場合には、下地絶縁膜３０１を形成する工程は省略することもできる。
【００３７】
下地絶縁膜２０１上に減圧ＣＶＤ法でシリコン膜２０２を形成する（図２（Ａ））。原料ガスとして、シランもしくはジシランを用い、４５０〜６００℃で膜厚が２０〜１５０ｎｍのシリコン膜を形成する。本実施形態では、４６５℃、０．５ｔｏｒｒ、Ｓｉ2Ｈ4／Ｈｅのガス流量比が２５０／３００ｓｃｃｍという成膜条件で膜厚５０ｎｍのシリコン膜を形成する。ここで形成されたシリコン膜は、微小結晶（ポリシリコン）を５×１０6〜５×１０11個／ｃｍ2で含む非晶質シリコン膜である。
【００３８】
次いで非晶質シリコン膜２０２表面をフッ酸処理して清浄化した後、シリコン膜２０２上にＣＶＤ法等で酸化シリコンを形成し、エッチングにより開口部を形成してマスク絶縁膜２０３を形成する（図２（Ｂ））。
【００３９】
マスク絶縁膜２０３の開口部から露出したシリコン膜の表面に付着した不純物や自然酸化膜をフッ酸等により除去し、その後オゾン水で処理してシリコン膜表面に膜厚１〜５ｎｍ程度の酸化膜を形成する。そして、１００ｐｐｍの濃度のＮｉを含む酢酸Ｎｉ溶液を塗布してシリコン膜に触媒元素を添加し触媒元素含有層２０４を形成する。触媒となる金属元素（触媒元素とも言う）としては、ニッケル以外に、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕのいずれか一種または複数種の元素を適用することが可能である。
【００４０】
また触媒元素の添加方法は、本実施形態で示したように触媒元素を含む溶液をスピンコート等で塗布する以外に、スパッタ法や蒸着法を用いて添加する方法を用いてもよい。
【００４１】
次いで、結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、シリコン膜中の水素を脱離させておくことが望ましい。その後、窒素雰囲気中において、５５０〜６００℃、本実施形態では５７０℃で１２時間の加熱処理を行うことにより、触媒元素が添加された領域に連続粒界結晶核が発生し図２（Ｃ）に示す矢印のように結晶成長し、結晶性シリコン膜２０５が形成される（図２（Ｃ））。この加熱処理の際は触媒効果により触媒金属に起因する連続粒界結晶の成長が優先的に進み新たな微小結晶（ポリシリコン）の発生・成長は起こらない。
【００４２】
なお、このようにして得られた結晶性シリコン膜２０５に対して、レーザ光を照射することによりさらに結晶性を向上させることができる。レーザ光としては、波長４００ｎｍ以下のエキシマレーザやＹＡＧレーザの第２高調波、第３高調波等を用いればよく、いずれにしても繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザを用いて、レーザ光を光学系にて１００〜４００ｍＪ／ｃｍ2に集光し、９０〜９５％のオーバーラップ率をもって結晶性シリコン膜に照射すればよい。
【００４３】
以上のような結晶化方法により連続粒界結晶中にポリシリコンの微小結晶粒が均一に分布した結晶性シリコン薄膜が得られる。
【００４４】
（実施形態３）
実施形態１、２とは異なる結晶性シリコン膜の作製方法の一例について図３、４を用いて説明する。
【００４５】
基板３００、４００上に下地絶縁膜３０１、４０１を形成する。下地絶縁膜は窒化シリコン膜、酸化シリコン膜、もしくは酸化窒化シリコン膜を用いて形成すればよい。続けて膜厚２０〜１００ｎｍの第１の非晶質シリコン膜３０２、４０２を形成する。なお、下地絶縁膜３０１、４０１は積層構造としてもよい。また、基板に石英を用いる場合には、下地絶縁膜３０１、４０１を形成する工程は省略することもできる（図３（Ａ）、図４（Ａ））。
【００４６】
第１の非晶質シリコン膜を形成したら５５０〜７００℃、本実施形態では６５０℃で１時間加熱処理を行って、非晶質シリコン膜に微小結晶（ポリシリコン）核を発生させ、微小結晶（ポリシリコン）核を均一に有する第２の非晶質シリコン膜３０３、４０３を形成する（図３（Ｂ）、図４（Ｂ））。
【００４７】
続いて、均一に微小結晶核（ポリシリコン）を含む第２の非晶質シリコン膜３０３、４０３に触媒元素を添加し、触媒元素含有層３０４、４０５を形成する。触媒元素の添加方法としては、実施形態１のように全面に触媒元素含有層３０４を形成する方法または実施形態２に記載されたマスク絶縁膜４０４を形成し、マスク絶縁膜４０４の開口部から露出したシリコン膜の選択された領域に触媒元素含有層４０５を形成する方法のいずれかを用いればよい（図３（Ｃ）、図４（Ｃ））。
【００４８】
触媒元素を添加した後、加熱処理を行って結晶性シリコン膜を形成する。本実施形態では、非晶質シリコン膜に加熱処理を行うことによって微小結晶核（ポリシリコン）を発生させ、その後さらに触媒元素を添加して第２の加熱処理を行うことによって連続粒界結晶核を発生させている。このように処理することで、第２の加熱処理の際は、触媒効果により触媒金属に起因する連続粒界結晶の成長が優先的に進み新たな微小結晶核（ポリシリコン）の発生・成長は行われず、連続粒界結晶薄膜中に微小結晶粒（ポリシリコン）が分布した結晶性シリコン膜３０５、４０６を得ることができる（図３（Ｄ）、図４（Ｄ））。この際連続粒界結晶とポリシリコン微小結晶粒の粒界は不連続粒界となっている。
【００４９】
（実施形態４）
実施形態１〜３の結晶化方法を用いて作製された結晶性シリコン膜は、膜中に触媒元素を１×１０19／ｃｍ3の濃度で含んでおり、触媒元素を含んだままでＴＦＴに代表される半導体素子を形成するとオフ電流の突発的な上昇等の問題が生じてしまうため、シリコン膜中に含まれる触媒元素の濃度を低減させることが望ましい。そこで、触媒元素の濃度を低減する方法の一例について図５を用いて説明する。
【００５０】
実施形態１乃至３のいずれかの方法を用いて作製された結晶性シリコン膜上に開口部を有するマスク絶縁膜１００１を形成する。
【００５１】
次いで、開口部から露出した結晶性シリコン膜にゲッタリング作用を有する元素（周期表の１５族に属する元素、代表的にはリンまたは、周期表の１８族に属する元素、代表的にはアルゴン）を添加してゲッタリング領域（触媒元素が移動してくる領域）１００２を形成する。
【００５２】
例えば、炉を用いて４５０〜８００℃で、４〜２４時間の加熱処理を施すことにより、触媒元素はゲッタリング領域に添加された元素のゲッタリング作用によって移動し、ゲッタリング領域に捕獲される。これにより後の素子領域（チャネル形成領域、もしくはチャネル形成領域とソース領域又はドレイン領域との接合領域）となる領域に含まれる触媒元素の濃度を低減することができる。このゲッタリング工程により、良質な結晶質シリコン膜を得ることができる。
【００５３】
本実施形態は、実施形態１〜３の結晶化方法のいずれとも組み合わせて適用することが可能である。
【００５４】
（実施形態５）
実施形態４とは異なる触媒元素の濃度を低減する方法の一例について図６を用いて説明する。
【００５５】
実施形態１乃至３のいずれかの方法を用いて作製された結晶性シリコン膜上にバリア層１１０１を形成する。このバリア層は、ゲッタリング工程後にゲッタリング領域を除去する工程において、結晶性シリコン膜をエッチャントから保護する（エッチングされない）ように設けた層であるため、このように称することとする。
【００５６】
バリア層１１０１の厚さは１〜１０nm程度とし、簡便にはオゾン水で処理することにより形成されるケミカルオキサイドをバリア層としても良い。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行っても良い。また、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しバリア層としても良い。或いは、プラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５ｎｍ程度の酸化膜を堆積してバリア層としても良い。いずれにしても、ゲッタリング工程時に、触媒元素がゲッタリングサイト側に移動できて、ゲッタリングサイトの除去工程時には、エッチング液がしみこまない（結晶性シリコン膜をエッチング液から保護する）膜、例えば、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜（ＳｉＯx）、または多孔質膜を用いればよい。
【００５７】
次いで、バリア層１１０１上にスパッタ法でゲッタリングサイトとして、膜中に希ガス元素を１×１０20/cm3以上の濃度で含む第２の半導体膜（代表的には、非晶質シリコン膜）１１０２を２５〜２５０nmの厚さで形成する。後に除去されるゲッタリングサイト１１０２は結晶性シリコン膜とエッチングの選択比を大きくするため、密度の低い膜を形成することが好ましい。
【００５８】
なお、ゲッタリングサイト１１０２は、ガス（Ａｒ）流量を５０（sccm）、成膜パワーを３ｋＷ、基板温度を１５０℃、成膜圧力を０．２〜１．０Ｐａとして成膜すると、希ガス元素を１×１０19/cm3〜１×１０22/cm3、好ましくは、１×１０20/cm3〜１×１０21/cm3、より好ましくは５×１０20/cm3の濃度で含み、ゲッタリング効果が得られる半導体膜をスパッタ法で成膜することができる。
【００５９】
なお、希ガス元素は半導体膜中でそれ自体は不活性であるため、結晶質半導体膜１０５に悪影響を及ぼすことはない。また、希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。本発明はゲッタリングサイトを形成するためにこれら希ガス元素をイオンソースとして用いること、またこれら元素が含まれた半導体膜を形成し、この膜をゲッタリングサイトとすることに特徴を有する。
【００６０】
ゲッタリングを確実に成し遂げるにはその後加熱処理をすることが必要となる。加熱処理はファーネスアニール法やＲＴＡ法で行う。ファーネスアニール法で行う場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理を行う。また、ＲＴＡ法を用いる場合には、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度にまで加熱されるようにする。
【００６１】
ゲッタリングは、被ゲッタリング領域（捕獲サイト）にある触媒元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動する。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。本発明において、触媒元素がゲッタリングの際に移動する距離は図９（ｄ）において矢印で示すように、半導体膜の厚さ程度の距離であり、比較的短時間でゲッタリングを完遂することができる。
【００６２】
ゲッタリング工程終了後、ゲッタリング領域１１０２を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層１１０１はエッチングストッパーとして機能する。また、バリア層１１０１はその後フッ酸により除去すれば良い。
【００６３】
こうして触媒元素の濃度が１×１０17/cm3以下にまで低減された結晶性シリコン膜を得ることができる。本実施形態は、実施形態１〜３に示した結晶化方法のいずれとも組み合わせて用いることができる。
【００６４】
（実施形態６）
本実施形態では、実施形態１〜４で示した結晶化の方法を用いてアクティブマトリクス基板を形成する工程について図７〜１０を用いて説明する。なお、本明細書において、アクティブマトリクス基板とは、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを有する駆動回路と、画素ＴＦＴおよび保持容量を有する画素部が同一基板上に設けられている基板のことをいう。
【００６５】
基板５００は、石英基板、ガラス基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成した基板を用いてもよい。なお、ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃低い温度であらかじめ加熱処理しておいてもよい。
【００６６】
基板５００上にポリシリコン膜、ＷＳｉ膜を成膜し、これらの膜に対してパターニングを施し、下部遮光膜５０１を形成する。下部遮光膜５０１としては、ポリシリコン膜やＷＳｉX（Ｘ＝２．０〜２．８）膜、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料からなる膜及びその積層構造を用いることができる。本実施例では、ＷＳｉX（膜厚：１００ｎｍ）膜５０１ｂおよびポリシリコン膜（膜厚：５０ｎｍ）５０１ａの積層構造の高い遮光性を持つ導電性材料により所定の間隔で下部遮光膜５０１を形成した。なお、下部遮光膜５０１はゲート線としての機能を有しているため、以下、下部遮光膜にあたる部分はゲート線と称する。
【００６７】
ゲート線５０１を覆うように第１の絶縁膜５０２を形成する。第１の絶縁膜５０２は１００ｎｍ程度の膜厚を有する。この第１の絶縁膜５０２は、プラズマＣＶＤ法、またはスパッタ法等で形成されるシリコンを含む絶縁膜を用いる。また、第１の絶縁膜５０２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。
【００６８】
次いで、第１の絶縁膜５０２上に、減圧ＣＶＤ法により非晶質半導体膜を形成する。非晶質半導体膜の材料に特に限定はなく、本実施形態ではシリコン膜を用いる。２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで微小結晶（ポリシリコン）核を均一に含む半導体膜（非晶質半導体膜、代表的には非晶質シリコン膜）５０２を、減圧ＣＶＤ法またはプラズマＣＶＤ法で形成する。本実施形態では、プラズマＣＶＤ法を用い、成膜温度は２５０〜３５０℃でおこない、本実施例では例えば３２０℃とし、モノシラン（ＳｉＨ4）を用いた。モノシランに限らず、ジシラン（Ｓｉ2Ｈ6）、またはトリシラン（Ｓｉ3Ｈ8）を用いてもよい。これらをＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。この際、高周波電力は０．０２〜０．１０Ｗ／ｃｍ2が適当であり、本実施例では０．０５５Ｗ／ｃｍ2を用いた。また、モノシランの流量は２０ｓｃｃｍとする。以上のようにして、非晶質シリコン膜５０２を６５ｎｍの厚さに形成した。
【００６９】
なお、下地絶縁膜５０１と非晶質シリコン膜５０２とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地絶縁膜５０１を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図７（Ａ））。
【００７０】
次いで、非晶質シリコン膜５０３を結晶化して結晶質シリコン膜５０４を形成する。まず、微小結晶（ポリシリコン）核を均一に有する非晶質シリコン膜５０３表面に付着した不純物や自然酸化膜をフッ酸により除去し清浄化してから、さらにその表面をオゾン水で処理し、極薄い（１〜５ｎｍ）酸化膜を形成した後、シリコン膜に触媒となる金属元素、例えばニッケルを５ｐｐｍの濃度で含む酢酸Ｎｉ溶液を塗布する。なお、触媒元素の添加方法は上記したスピンコート法以外にもスパッタ法や蒸着法等を用いて添加を行うことができる（図７（Ｂ））。
【００７１】
次いで、結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、シリコン膜中の水素を脱離させておくことが望ましい。その後、窒素雰囲気中において、５５０〜６００℃、本実施形態では５７０℃で１２時間の加熱処理を行うことにより、触媒元素が添加された領域に連続粒界結晶核が発生し成長して結晶性シリコン膜が形成される。
なお、結晶化工程の後、結晶質シリコン膜にレーザー照射を行って、結晶質シリコン膜の結晶性を改善してもよい。
【００７２】
次いで、結晶質シリコン膜５０５上にバリア層５０６を形成する。本実施形態では、成膜温度４００℃、ガス流量ＳｉＨ4：Ｎ2Ｏが４／８００ｓｃｃｍ、圧力０．３９９×１０2Ｐａ、ＲＦパワー密度１０／６００Ｗ／ｃｍ2として、酸化シリコン膜を形成した。
【００７３】
続いて、バリア層５０６上にゲッタリング領域となる第２の半導体膜５０７を形成する。第２の半導体膜５０７には、シリコン膜を用いればよい。また、ゲッタリングが十分に行われるように、第２の半導体膜５０７には希ガス元素または炭素が１×１０19〜２×１０22／ｃｍ3の濃度で添加されている。なお、希ガス元素を含む半導体膜の形成方法の一例としては、希ガス元素を含む雰囲気でシリコンからなるターゲットを用い、非晶質シリコン膜からなるゲッタリング領域５０７を形成すればよい。また、希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用い、中でも安価なガスであるアルゴン（Ａｒ）が好ましい。
【００７４】
また、一導電型の不純物元素であるリンを含むターゲットを用いてゲッタリング領域を形成した場合、希ガス元素によるゲッタリングに加え、リンのクーロン力を利用してゲッタリングを行うこともできる。
【００７５】
さらに、第２の半導体膜（ゲッタリング領域）５０７は、ゲッタリング工程後、エッチングにより除去するため、除去しやすい、例えば、第１の半導体膜（結晶質シリコン膜５０５とエッチングの選択比が大きい膜として非晶質半導体膜を用いるとよい。
【００７６】
加熱処理を行い、結晶質シリコン膜５０５中に残留する触媒元素（ニッケル）をゲッタリング領域５０７に移動させ、濃度を低減、あるいは除去するゲッタリングを行う。ゲッタリングを行う加熱処理としては、強光を照射する処理または加熱処理を行い、結晶質シリコン膜５０５に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする（図７（Ｃ））。
【００７７】
次いで、バリア層５０６をエッチングストッパーとして、ゲッタリング領域５０７のみをエッチングして選択的に除去した後、フッ酸等を用いてバリア層５０６を除去する。
【００７８】
このようにして、連続粒界結晶中にポリシリコンの微小結晶粒が均一に分布した結晶性シリコン薄膜が得られる。その後さらに結晶性シリコン膜５０５の品質を向上させることを目的として、酸化処理を行う。減圧ＣＶＤ装置で２０ｎｍ厚の酸化シリコン膜を成膜し（図示せず）、９５０℃で熱酸化処理を行って、酸化シリコン膜／酸化シリコン膜が酸化された部分＝２０：６０（ｎｍ）の比率で熱酸化膜が形成される。
【００７９】
熱酸化膜をエッチングした後、熱酸化処理によって３５ｎｍ厚になった結晶質シリコン膜５０５をパターニングし、例えば、図７（Ｄ）に示すような形状の半導体層５０８〜５１１を形成する。
【００８０】
次いで、半導体層５０８〜５１１を覆って、第２の絶縁膜（ゲート絶縁膜）５１２として３０ｎｍ厚の酸化シリコン膜を形成する。次いで、後に保持容量２０４となる領域の半導体層５１１を保持容量の下部電極とするために、半導体層５１１の真上の領域のゲート絶縁膜を選択的にエッチングするためのレジストからなるマスク５１３を形成し、ゲート絶縁膜を除去してリンを添加する（図８（Ａ））。
【００８１】
この後、レジストからなるマスク５１３を除去して、２層目のゲート絶縁膜５１２ｂとして５０ｎｍ厚の酸化シリコン膜を形成する（図８（Ｂ））。
【００８２】
半導体層５０８〜５１１を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。この不純物添加工程は、半導体膜の結晶化工程の前、半導体膜の結晶化工程の後、または、ゲート絶縁膜５１２ａを形成する工程の後のいずれかに行えばよい。
【００８３】
この後、第１の絶縁膜５０２およびゲート絶縁膜５１２に選択的なエッチングを行って、ゲート線５０１に到達するコンタクトホールを形成する。次いで、ゲート絶縁膜５１２上に導電膜を形成し、パターニングして各画素のチャネル形成領域上にゲート電極５１４〜５１６、容量配線（保持容量の上部電極）５１７を形成する。容量配線５１７が形成される領域のゲート絶縁膜５１２は、２層目のゲート絶縁膜のみであるため他の領域より薄くしてあり、保持容量の増大が図られている。また、ゲート電極５１６は、ゲート線５０１とコンタクトホールを通じて電気的に接続している（図８（Ｃ））。
【００８４】
ゲート電極および容量配線を形成するための導電膜は、導電型を付与する不純物元素が添加されたポリシリコン膜やＷＳｉx膜（x＝２．０〜２．８）、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料およびその積層構造により３００ｎｍ程度の膜厚で形成しているが、上記の導電性材料の単層でもよい。
【００８５】
次いで、半導体層５０８〜５１１を活性層としたＴＦＴを形成するため、半導体層に選択的にｎ型またはｐ型を付与する不純物元素（以下、ｎ型不純物元素またはｐ型不純物元素という）を添加して、低抵抗のソース領域およびドレイン領域、さらに、ＬＤＤ領域を形成する。このＬＤＤ領域はソース領域及びドレイン領域と同様に不純物元素が添加されている。
【００８６】
こうして半導体層５０８〜５１１にソース領域とドレイン領域とに挟まれたチャネル形成領域が形成される（図９（Ａ））。
【００８７】
次いで、ゲート電極５１４〜５１６および容量配線５１７を覆う第３の絶縁膜（第１の層間絶縁膜）５１８を形成する。この第３の絶縁膜５１８は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、またはこれらの膜を組み合わせた積層膜で７０ｎｍ厚程度に形成すればよい（図９（Ｂ））。
【００８８】
次いで、第４の絶縁膜（第２の層間絶縁膜）５１９を形成する。第４の絶縁膜は、有機絶縁物材料膜、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜のいずれかを材料として、８００ｎｍ厚で形成する。
【００８９】
次いで、ゲート絶縁膜５１２、第３の絶縁膜５１８および第４の絶縁膜５１９に、半導体層５０８〜５１０に通じるコンタクトホールを形成する。そして第４の絶縁膜５１９上にコンタクトホールを通じて半導体層５０８〜５１１に達する導電膜を形成しパターニングすることでそれぞれのＴＦＴを電気的に接続するための接続配線およびソース線５２０〜５２５を形成する。これらの配線を形成するための導電膜はＡｌ、Ｗ、Ｔｉ、ＴｉＮを主成分とする膜、またはそれらの積層構造（本実施例では、Ｔｉを含むＡｌ膜をＴｉで挟み込んだ３層構造としている）を有する導電膜を厚さ５００ｎｍとなるように形成し、パターニングしている。なお、ソース線５２５は保持容量上部を通って、半導体層５１０と電気的に接続されている（図９（Ｃ））。
【００９０】
次いで、接続配線を覆う第５の絶縁膜５２６をアクリル等の有機絶縁膜から１０００ｎｍ厚に形成する（図１０（Ａ））。第５の絶縁膜５２６上にＡｌ、Ｔｉ、Ｗ、Ｃｒ、または黒色樹脂等の高い遮光性を持つ膜をパターニングして遮光膜５２７を形成する。この遮光膜５２７は画素の開口部以外を遮光するように網目状に配置する。さらに、この遮光膜５２７を覆うように第５の絶縁膜５２６と同じ材料からなる第６の絶縁膜５２８を形成し、接続配線５２４に通じるコンタクトホールを第５の絶縁膜５２６および第６の絶縁膜５２８に形成する。
【００９１】
次いで、ＩＴＯ等の透明導電膜を１００ｎｍ厚形成し、パターニングすることで画素電極５２９を形成する（図１０（Ｂ））。
【００９２】
図１１は、ここまで形成された状態の上面図を示したものであり、図中のＡ−Ａ'線に沿った概略断面図が図１０（Ｂ）のＡ−Ａ'線部分に相当し、Ｂ−Ｂ'線に沿った概略断面図が図１０（Ｂ）のＢ−Ｂ'線部分に相当する。
【００９３】
こうして形成されたアクティブマトリクス基板に液晶層を配向させる配向膜を形成し、公知のセル組み技術を用いて対向電極および配向膜が形成された対向基板とアクティブマトリクス基板とを貼り合わせた後、液晶を注入して封止することでアクティブマトリクス型液晶表示装置を完成させた。
【００９４】
（実施形態７）
本実施形態では、実施形態６で作製されたアクティブマトリクス型液晶表示装置の構成を説明する。
【００９５】
図８において、アクティブマトリクス基板は基板５００上に形成された画素部と駆動回路６０５とその他の信号処理回路とで構成される。画素部には画素ＴＦＴ６０３と保持容量６０４とが設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。
【００９６】
容量配線５１７は、ソース線５２３と平行な方向に設けられ、保持容量６０４の上部電極として機能している。
【００９７】
駆動回路６０５からは、それぞれゲート線５０１、ソース線５２３が画素部に延在し、画素ＴＦＴ６０３に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit :FPC）７０１が外部入力端子７０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ７０１は補強樹脂によって強固に接着されており、接続配線で、それぞれの駆動回路に接続している。また、対向基板７００には図示していないが、遮光膜や透明電極が設けられている。
本実施形態は、実施形態１〜３で開示されたいずれかの方法を用いて形成されたアクティブマトリクス基板を用いて作製することができる。
【００９８】
（実施形態８）
本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶ディスプレイ（液晶表示装置）に用いることができる。即ち、それら液晶表示装置を表示部に組み込んだ電気器具全てに本発明を実施できる。
【００９９】
その様な電気器具としては、プロジェクターを挙げることができる。プロジェクターの一例を図１３、１４に示す。
【０１００】
まず、図１３（Ａ）では単板式のプロジェクターの一例を示す。図１３（Ａ）に示すプロジェクターは、光源光学系２５０１、液晶表示装置２５０２、投射光学系２５０３、位相差板２５０４を有している。投射光学系２５０３は、投射レンズを備えた複数の光学レンズで構成される。なお、投射光学系２５０３は１つの投射レンズで構成されていても良い。また、図示していないが、表示をカラー化するために液晶表示装置２５０２にはカラーフィルターが形成されている。
【０１０１】
また、図１３（Ｂ）に示した単板式のプロジェクターは、図１３（Ａ）の応用例であって、画素にカラーフィルターを設ける代わりにＲＧＢ回転カラーフィルター円盤２５０５を用いて表示映像のカラー化を行っている例である。
【０１０２】
また、図１３（Ｃ）に示した単板式のプロジェクターは、カラーフィルターレス単板式プロジェクターとよばれており、液晶表示装置２５１６にマイクロレンズアレイ２５１５を設け、Ｂ用ダイクロイックミラー２５１２、Ｇ用ダイクロイックミラー２５１３、Ｒ用ダイクロイックミラー２５１４を用いて表示映像のカラー化を行っている。投射光学系２５１７は投射レンズを備えた複数の光学レンズで構成される。なお、一つのレンズから構成されていてもよい。
【０１０３】
続いて、図１４（Ａ）ではフロント型プロジェクターを示す。フロント型プロジェクターは、投射装置２６０１、スクリーン２６０２等を含む。
【０１０４】
図１４（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【０１０５】
なお、図１４（Ｃ）は、図１４（Ａ）及び図１４（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。図１４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０６】
また、図１４（Ｄ）は、図１４（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施形態では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０７】
ただし、図１４に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【０１０８】
以上の様に、本発明を用いて作製された液晶表示装置はプロジェクターに適用することができる。
【０１０９】
【発明の効果】
本発明により得られる結晶性シリコン膜は、連続粒界結晶からなる結晶性半導体膜中に、微小結晶粒（ポリシリコン）を含んでおり、これがキャリアのトラップサイトとして機能するため、半導体層に光が照射されてキャリアが励起されたとしても、電子／正孔対のライフタイムを短くすることができ、光リーク電流を低くすることができ、かつ高い電界効果移動度を保つことができる。
【０１１０】
このような結晶性シリコン膜を例えば表示装置の画素部のスイッチング素子（スイッチングＴＦＴ）に用いれば、もし装置の構造上内部で迷光が発生しＴＦＴの半導体層に入射してキャリアが誘起されてしまったとしても、光リーク電流を抑制することができる。また、ＴＦＴ自体で光感度（光リーク電流）を低減することができるため、より簡素な遮光構造を採用することができ、製造コストの低減を実現することも可能である。
【図面の簡単な説明】
【図１】 本発明を用いた結晶化方法の一例を示す図（実施形態１）。
【図２】 本発明を用いた結晶化方法の一例を示す図（実施形態２）。
【図３】 本発明を用いた結晶化方法の一例を示す図（実施形態３）。
【図４】 本発明を用いた結晶化方法の一例を示す図（実施形態３）。
【図５】 実施の形態の一例を示す図（実施形態４）。
【図６】 実施の形態の一例を示す図（実施形態５）。
【図７】 本発明を用いて表示装置を作製するプロセスを示す図（その１）。
【図８】 本発明を用いて表示装置を作製するプロセスを示す図（その２）。
【図９】 本発明を用いて表示装置を作製するプロセスを示す図（その３）。
【図１０】 本発明を用いて表示装置を作製するプロセスを示す図（その４）。
【図１１】 本発明を用いて作製された表示装置の上面図。
【図１２】 本発明を用いて作製されたアクティブマトリクス型液晶表示装置の構成を示す図。
【図１３】 本発明を適用して得られた表示装置を用いた電気器具の一例を示す図。
【図１４】 本発明を適用して得られた表示装置を用いた電気器具の一例を示す図。
【符号の説明】
１００ 基板
１０１ 下地絶縁膜
１０２ 微小結晶（ポリシリコン）核を均一に含む非晶質シリコン膜
１０３ 触媒元素含有層
１０４ 自然発生核および連続粒界結晶核から成長した結晶粒を均一に含む結晶性シリコン膜
Claims (9)
- 絶縁体上に非晶質シリコン膜を形成し、
第１の加熱処理を行い、非晶質シリコン膜に結晶核を発生させ、
前記結晶核を有する非晶質シリコン膜に金属元素を添加し、
第２の加熱処理を行い、結晶性シリコン膜を形成することを特徴とする半導体装置の作製方法。 - 絶縁体上に非晶質シリコン膜を形成し、
第１の加熱処理を行い、非晶質シリコン膜に結晶核を発生させ、
前記結晶核を有する非晶質シリコン膜上に開口部を有するマスク絶縁膜を形成し、
前記マスク絶縁膜を介して前記結晶核を有する非晶質シリコン膜に金属元素を添加し、
第２の加熱処理を行い、結晶性シリコン膜を形成することを特徴とする半導体装置の作製方法。 - 絶縁体上に非晶質シリコン膜を形成し、
第１の加熱処理を行い、非晶質シリコン膜に結晶核を発生させ、
前記結晶核を有する非晶質シリコン膜に金属元素を添加し、
第２の加熱処理を行い、結晶性シリコン膜を形成し、
前記結晶性シリコン膜に開口部を有するマスク絶縁膜を形成し、
前記マスク絶縁膜を介して前記結晶性シリコン膜に選択的にゲッタリング作用を有する元素を添加してゲッタリング領域を形成し、
第３の加熱処理を行い、前記金属元素を前記ゲッタリング領域に移動させることを特徴とする半導体装置の作製方法。 - 絶縁体上に非晶質シリコン膜を形成し、
第１の加熱処理を行い、非晶質シリコン膜に結晶核を発生させ、
前記結晶核を有する非晶質シリコン膜上に開口部を有する第１のマスク絶縁膜を形成し、
前記第１のマスク絶縁膜を介して前記結晶核を有する非晶質シリコン膜に金属元素を添加し、
第２の加熱処理を行い、結晶性シリコン膜を形成し、
前記結晶性シリコン膜に開口部を有する第２のマスク絶縁膜を形成し、
前記第２のマスク絶縁膜を介して前記結晶性シリコン膜に選択的にゲッタリング作用を有する元素を添加してゲッタリング領域を形成し、
第３の加熱処理を行い、前記金属元素を前記ゲッタリング領域に移動させることを特徴とする半導体装置の作製方法。 - 請求項３または請求項４に記載の前記ゲッタリング作用を有する元素は、１５属に属する元素または１８属に属する元素であることを特徴とする半導体装置の作製方法。
- 絶縁体上に非晶質シリコン膜を形成し、
第１の加熱処理を行い、非晶質シリコン膜に結晶核を発生させ、
前記結晶核を有する非晶質シリコン膜に金属元素を添加し、
第２の加熱処理を行い、結晶性シリコン膜を形成し、
前記結晶性シリコン膜上にバリア層を形成し、
前記バリア層上に希ガス元素を１×１０ ２０ ／ｃｍ ３ 以上の濃度で含む半導体層を形成し、
第３の加熱処理を行い、前記金属元素を前記半導体層に移動させることを特徴とする半導体装置の作製方法。 - 絶縁体上に非晶質シリコン膜を形成し、
第１の加熱処理を行い、非晶質シリコン膜に結晶核を発生させ、
前記結晶核を有する非晶質シリコン膜上に開口部を有するマスク絶縁膜を形成し、
前記マスク絶縁膜を介して前記結晶核を有する非晶質シリコン膜に金属元素を添加し、
第２の加熱処理を行い、結晶性シリコン膜を形成し、
前記結晶性シリコン膜上にバリア層を形成し、
前記バリア層上に希ガス元素を１×１０ ２０ ／ｃｍ ３ 以上の濃度で含む半導体層を形成し、
第３の加熱処理を行い、前記金属元素を前記半導体層に移動させることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項７のいずれか一項において、前記結晶性シリコン膜には、結晶粒が分布していることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項８のいずれか一項において、前記金属元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕのいずれか一種または複数種の元素であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103543A JP4094324B2 (ja) | 2002-04-05 | 2002-04-05 | 半導体装置およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103543A JP4094324B2 (ja) | 2002-04-05 | 2002-04-05 | 半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297749A JP2003297749A (ja) | 2003-10-17 |
| JP4094324B2 true JP4094324B2 (ja) | 2008-06-04 |
Family
ID=29389307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002103543A Expired - Fee Related JP4094324B2 (ja) | 2002-04-05 | 2002-04-05 | 半導体装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4094324B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101782696B (zh) * | 2010-02-25 | 2012-06-20 | 信利半导体有限公司 | 液晶显示器处理方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038351A1 (ja) * | 2004-09-30 | 2006-04-13 | Sharp Kabushiki Kaisha | 結晶質半導体膜およびその製造方法 |
| TWI665778B (zh) * | 2014-02-05 | 2019-07-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置、模組及電子裝置 |
| US10763207B2 (en) * | 2017-11-21 | 2020-09-01 | Samsung Electronics Co., Ltd. | Interconnects having long grains and methods of manufacturing the same |
-
2002
- 2002-04-05 JP JP2002103543A patent/JP4094324B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101782696B (zh) * | 2010-02-25 | 2012-06-20 | 信利半导体有限公司 | 液晶显示器处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003297749A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5393726B2 (ja) | 半導体装置の作製方法 | |
| JP4926329B2 (ja) | 半導体装置およびその作製方法、電気器具 | |
| JP4267266B2 (ja) | 半導体装置の作製方法 | |
| US7605029B2 (en) | Method of manufacturing semiconductor device | |
| US7202119B2 (en) | Method of manufacturing semiconductor device | |
| KR100870624B1 (ko) | 반도체막, 반도체 디바이스 및 그것들의 제조방법 | |
| JP4718700B2 (ja) | 半導体装置の作製方法 | |
| US20020164843A1 (en) | Method of manufacturing a semiconductor device | |
| US20070063199A1 (en) | Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof | |
| US7199027B2 (en) | Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen | |
| US7091110B2 (en) | Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer | |
| US6756608B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4785258B2 (ja) | 半導体装置及びその作製方法 | |
| JP4450900B2 (ja) | 半導体装置の作製方法 | |
| JP4094324B2 (ja) | 半導体装置およびその作製方法 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| KR100991109B1 (ko) | 반도체 장치 및 그 제작 방법 | |
| JP4176362B2 (ja) | 半導体装置の作製方法 | |
| JP4212844B2 (ja) | 半導体装置の作製方法 | |
| JP4326734B2 (ja) | 半導体装置の作製方法 | |
| JP2004022900A (ja) | 半導体装置の作製方法 | |
| JP4837871B2 (ja) | 半導体装置の作製方法 | |
| JP4342843B2 (ja) | 半導体装置の作製方法 | |
| JP2004031543A (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4094324 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |